JP2009254164A

JP2009254164A - Digital converter

Info

Publication number: JP2009254164A
Application number: JP2008100582A
Authority: JP
Inventors: Yasuhiro Tanaka; 靖弘田中; Haruyuki Yoshioka; 春幸吉岡; Toshiyuki Tabuchi; 俊行田渕
Original assignee: Diamond Electric Manufacturing Co Ltd
Current assignee: Diamond Electric Manufacturing Co Ltd
Priority date: 2008-04-08
Filing date: 2008-04-08
Publication date: 2009-10-29

Abstract

<P>PROBLEM TO BE SOLVED: To provide a digital converter for eliminating a shunt resistor. <P>SOLUTION: The digital converter has: a voltage boosting chopper 4; a rectification circuit 2 for supplying an input current I to a coil L in the voltage boosting chopper 4; and a computer circuit 3 for repetitively implementing a PWM control of an IGBT in the voltage chopper 4 in a predetermined control cycle, and is operated by different algorithms based on a determination result while it determines a continuous mode in which the input current to the coil is not interrupted or a discontinuous mode in which the input current to the coil is interrupted in the middle of the control cycle. The continuous mode and the discontinuous mode are determined based on measurement values of a coil charge start current in each control cycle, an AC input voltage to the voltage boosting chopper and a DC output voltage from the voltage boosting chopper, a control time of a PWM waveform in each control cycle and an inductance value of the coil. The coil charge start current is determined based on a voltage measurement value between a collector terminal and an emitter terminal of the IGBT. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、昇圧チョッパを用いたデジタルコンバータに関し、特に、電流検出用の抵抗素子を排除して、電力消費を抑制すると共に装置を小型化できるデジタルコンバータに関する。 The present invention relates to a digital converter using a step-up chopper, and more particularly, to a digital converter that eliminates a current detection resistor element to reduce power consumption and reduce the size of the apparatus.

出願人は先に、一般のコイルも使用可能な構成でありながら、入力電流の広い範囲で精密な制御が可能なデジタルコンバータについて提案している（特許文献１）。
特願２００４−２６８１３５号 The applicant has previously proposed a digital converter capable of precise control over a wide range of input current while having a configuration in which a general coil can be used (Patent Document 1).
Japanese Patent Application No. 2004-268135

この発明では、昇圧チョッパを構成するコイルへの入力電流が、制御サイクル中に途切れない連続モードか、制御サイクルの途中で途絶える不連続モードかを判定しつつ、その判定結果に基づくアルゴリズムでスイッチング素子をＯＮ／ＯＦＦ制御して、昇圧チョッパをＰＷＭ制御している。 In this invention, it is determined whether the input current to the coil constituting the step-up chopper is a continuous mode that is not interrupted during the control cycle or a discontinuous mode that is interrupted during the control cycle, and the switching element is used with an algorithm based on the determination result. Is ON / OFF controlled, and the boost chopper is PWM controlled.

連続モードか不連続モードかの判別式は、次回の制御サイクルの充電開始電流（入力電流）の予測値Ｉｖ（ｎ−１）に関して、下記の通りに与えられ、
Ｉｖ（ｎ−１）＝ａｄ１−［Ｖａｃ（ｎ−１）×Ｔｓ＋Ｔ×｛Ｖｄｃ（ｎ−１）−Ｖａｃ（ｎ−１）｝−Ｔｏｎ（ｎ−１）×Ｖｄｃ（ｎ−１）］／Ｌ・・・（判別式） The discriminant between the continuous mode and the discontinuous mode is given as follows with respect to the predicted value Iv (n−1) of the charging start current (input current) of the next control cycle,
Iv (n-1) = ad1- [Vac (n-1) * Ts + T * {Vdc (n-1) -Vac (n-1)}-Ton (n-1) * Vdc (n-1)] / L ... (discriminant)

今回の制御サイクル（ｎ−１）の最終タイミング（＝次回の制御サイクルの開始タイミング）における入力電流値Ｉｖ（ｎ−１）を、今回の制御サイクル（ｎ−１）の開始タイミングにおける入力電流の計測値ａｄ１、交流入力電圧Ｖａｃ（ｎ−１）、及び直流出力電圧Ｖｄｃ（ｎ−１）と、前回の制御サイクルで決定された制御オン時間Ｔｏｎ（ｎ−１）とに基づいて判定し、Ｉｖ（ｎ−１）が正か否かに応じて、連続モードか不連続モードかを確定している。 The input current value Iv (n−1) at the final timing of the current control cycle (n−1) (= start timing of the next control cycle) is calculated from the input current value Iv (n−1) at the start timing of the current control cycle (n−1). A determination is made based on the measured value ad1, the AC input voltage Vac (n-1), the DC output voltage Vdc (n-1), and the control on time Ton (n-1) determined in the previous control cycle, Depending on whether Iv (n-1) is positive, it is determined whether the mode is continuous mode or discontinuous mode.

そして、不連続モードでは、制御オン時間Ｔｏｎ（ｎ）が、
Ｔｏｎ（ｎ）＝［｛２×Ｔ×Ｌ×Ｉａｖ（ｎ）×（Ｖｄｃ（ｎ）−Ｖａｃ（ｎ））｝／｛Ｖａｃ（ｎ）×Ｖｄｃ（ｎ）｝］^１／２に設定され、連続モードでは、制御オン時間Ｔｏｎ（ｎ）が、
Ｔｏｎ＝Ｔ−［｛２×Ｔ×Ｌ×｛Ｉｖ（ｎ−１）−Ｉａｖ（ｎ）｝／Ｖｄｃ（ｎ）｝＋Ｔ×Ｔ×Ｖａｃ（ｎ）／Ｖｄｃ（ｎ）］^１／２に設定される。 In the discontinuous mode, the control on time Ton (n) is
Ton (n) = [{2 × T × L × Iav (n) × (Vdc (n) −Vac (n))} / {Vac (n) × Vdc (n)}] ^1/2 In continuous mode, the control on time Ton (n) is
Ton = T − [{2 × T × L × {Iv (n−1) −Iav (n)} / Vdc (n)} + T × T × Vac (n) / Vdc (n)] ^1/2 Is done.

上記したアルゴリズムでは、今回の制御サイクル（ｎ−１）の開始タイミングにおける入力電流値ａｄ２＝Ｉｖ（ｎ−２）を計測する必要がある。そこで、特許文献１に記載の発明では、スイッチング素子の電流路にシャント抵抗を直列接続し、シャント抵抗の両端電圧に基づいて、入力電流値ａｄ２＝Ｉｖ（ｎ−２）を特定するようにしている。 In the above algorithm, it is necessary to measure the input current value ad2 = Iv (n−2) at the start timing of the current control cycle (n−1). Therefore, in the invention described in Patent Document 1, a shunt resistor is connected in series to the current path of the switching element, and the input current value ad2 = Iv (n−2) is specified based on the voltage across the shunt resistor. Yes.

しかしながら、上記の方式を採る場合には、抵抗値のバラツキが少なく、且つ、温度による特性のバラツキも少ない高精度のシャント抵抗が要求されるため、その分だけ製造コストが増加するという問題がある。 However, in the case of adopting the above-described method, there is a problem that the manufacturing cost increases correspondingly because a high-precision shunt resistor is required which has little variation in resistance value and little variation in characteristics due to temperature. .

また、検出感度を高めるためシャント抵抗の抵抗値を大きくすると、シャント抵抗での無駄な消費電力が問題となる。さらに、シャント抵抗の抵抗値の大小に拘らず、そこには大電流が流れる分だけ抵抗素子が大型化し、その実装面積を広く必要とするので、装置全体を小型化する上での大きな障害ともなる。 Further, if the resistance value of the shunt resistor is increased in order to increase the detection sensitivity, useless power consumption at the shunt resistor becomes a problem. In addition, regardless of the resistance value of the shunt resistor, the resistance element is increased in size by the amount of large current flowing therethrough and requires a large mounting area, which is a major obstacle to downsizing the entire device. Become.

本発明は、上記の問題点に鑑みてなされたものであって、シャント抵抗を排除することのできるデジタルコンバータを提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a digital converter that can eliminate shunt resistance.

上記の目的を達成するため、本発明は、コイル及びスイッチング素子を備えた昇圧チョッパと、前記コイルに入力電流を供給する整流回路と、前記スイッチング素子を所定の制御サイクルで繰返しＰＷＭ制御するコンピュータ回路とを有し、コイルへの入力電流が制御サイクル中に途切れない連続モードか、制御サイクルの途中で途絶える不連続モードかを判定しつつ、その判定結果に基づいて異なるアルゴリズムでＰＷＭ制御を行うデジタルコンバータであって、前記スイッチング素子は、入力端子と出力端子と共通端子とを有して構成され、前記連続モードか前記不連続モードかの判定は、各制御サイクルのコイル充電開始電流、昇圧チョッパへの交流入力電圧、及び昇圧チョッパの直流出力電圧の各計測値と、各制御サイクルにおけるＰＭＷ波の制御時間と、コイルのインダクタンス値とに基づいて決定され、前記コイル充電開始電流は、前記スイッチング素子の出力端子と共通端子との間の電圧計測値に基づいて決定される。 To achieve the above object, the present invention provides a step-up chopper provided with a coil and a switching element, a rectifier circuit that supplies an input current to the coil, and a computer circuit that repeatedly PWM-controls the switching element in a predetermined control cycle. Digital that performs PWM control with a different algorithm based on the determination result, whether the continuous mode in which the input current to the coil is not interrupted during the control cycle or the discontinuous mode that is interrupted in the middle of the control cycle In the converter, the switching element includes an input terminal, an output terminal, and a common terminal, and the determination of the continuous mode or the discontinuous mode is performed by determining a coil charging start current, a boost chopper in each control cycle. Each measured value of AC input voltage to DC and DC output voltage of boost chopper and in each control cycle And control time of MW waves, are determined based on an inductance value of the coil, the coil charging start current is determined based on the voltage measurement between the output terminal of the switching element and the common terminal.

前記コイルのインダクタンス値は、好ましくは、前記スイッチング素子のＯＮ遷移時とＯＦＦ遷移時における、出力端子と共通端子との間の電圧計測値に基づいて決定される。また、前記スイッチング素子に流れる電流値と、前記スイッチング素子の出力端子と共通端子との間の電圧値との関係が、予め特定されてコンピュータ回路に記憶されているのが好適である。また、上記の各発明では、連続モードか不連続モードかの判定結果に対応して選択される一対の演算式によって、前記ＰＭＷ制御の制御時間Ｔｏｎ（ｎ）が決定されるのが典型的である。 The inductance value of the coil is preferably determined based on a voltage measurement value between the output terminal and the common terminal at the time of ON transition and OFF transition of the switching element. Moreover, it is preferable that the relationship between the value of the current flowing through the switching element and the voltage value between the output terminal and the common terminal of the switching element is specified in advance and stored in a computer circuit. In each of the above inventions, typically, the control time Ton (n) of the PMW control is determined by a pair of arithmetic expressions selected corresponding to the determination result of the continuous mode or the discontinuous mode. is there.

上記した本発明によれば、シャント抵抗を使用することなく高精度のＰＷＭ制御が可能となる。 According to the present invention described above, highly accurate PWM control can be performed without using a shunt resistor.

以下、実施例に基づいて本発明を更に詳細に説明する。図１（ａ）は、ソフトウェア制御によるデジタルコンバータ１の回路図であり、このデジタルコンバータ１は、モータ制御システムの一部として組み込まれている。 Hereinafter, the present invention will be described in more detail based on examples. FIG. 1A is a circuit diagram of a digital converter 1 under software control, and this digital converter 1 is incorporated as a part of a motor control system.

図示のデジタルコンバータ１では、単相交流電圧（例えば２００Ｖ）が、全波整流回路２で整流されて脈流となった後、昇圧チョッパ４によって所定の直流電圧Ｖｄｃ（例えば３５０Ｖ）に変換される。この変換動作において、ワンチップマイコン３は、昇圧チョッパ４をＰＷＭ(Pulse Width Modulation)制御している。 In the illustrated digital converter 1, a single-phase AC voltage (for example, 200 V) is rectified by the full-wave rectifier circuit 2 to become a pulsating current, and then converted into a predetermined DC voltage Vdc (for example, 350 V) by the boost chopper 4. . In this conversion operation, the one-chip microcomputer 3 controls the boost chopper 4 by PWM (Pulse Width Modulation).

また、ワンチップマイコン３は、インバータ回路５を制御して、三相モータＭを駆動している。なお、全波整流回路２の出力端子とアースラインとの間には、リップル抑制用のコンデンサＣｉｎが接続されている。 The one-chip microcomputer 3 controls the inverter circuit 5 to drive the three-phase motor M. A ripple suppression capacitor Cin is connected between the output terminal of the full-wave rectifier circuit 2 and the ground line.

図示の通り、コンデンサＣｉｎとコイルＬとスイッチング素子Ｑとで閉回路が形成され、全波整流回路２の脈流出力（Ｖａｃ）が、コイルＬに供給されている。スイッチング素子Ｑは、具体的には、絶縁ゲート型バイポーラトランジスタＩＧＢＴ(Insulated Gate Bipolar Transistor)である。そして、スイッチング素子Ｑのゲート端子には、ワンチップマイコン３から出力されたＰＷＭ波が、バッファ回路ＤＲを通して供給され、スイッチング素子Ｑのコレクタ端子は、ダイオードＤのアノード端子に接続されている。また、スイッチング素子Ｑのエミッタ端子は、アースラインに接続され、ダイオードＤのカソード端子は、平滑コンデンサＣに接続され、平滑コンデンサＣの他端はアースラインに接続されている。 As illustrated, a closed circuit is formed by the capacitor Cin, the coil L, and the switching element Q, and the pulsating output (Vac) of the full-wave rectifier circuit 2 is supplied to the coil L. Specifically, the switching element Q is an insulated gate bipolar transistor IGBT (Insulated Gate Bipolar Transistor). A PWM wave output from the one-chip microcomputer 3 is supplied to the gate terminal of the switching element Q through the buffer circuit DR, and the collector terminal of the switching element Q is connected to the anode terminal of the diode D. The emitter terminal of the switching element Q is connected to the earth line, the cathode terminal of the diode D is connected to the smoothing capacitor C, and the other end of the smoothing capacitor C is connected to the earth line.

実施例の昇圧チョッパ４は、上記の通り構成されているので、スイッチング素子ＱがＯＮ動作すると、脈流入力電圧Ｖａｃが、スイッチング素子ＱとコイルＬとで短絡されて、コイルＬに充電電流が流れる。そして、この状態で、スイッチング素子ＱがＯＮ状態からＯＦＦ状態に変わると、ダイオードＤがＯＮ状態となって、コイルＬの放電電流が、コイルＬ→ダイオードＤ→平滑コンデンサＣの経路で流れ、平滑コンデンサＣが充電される。 Since the step-up chopper 4 of the embodiment is configured as described above, when the switching element Q is turned on, the pulsating input voltage Vac is short-circuited between the switching element Q and the coil L, and the charging current is supplied to the coil L. Flowing. In this state, when the switching element Q is changed from the ON state to the OFF state, the diode D is turned ON, and the discharge current of the coil L flows along the path of the coil L → the diode D → the smoothing capacitor C. Capacitor C is charged.

上記した昇圧チョッパ４の動作を実現するため、ワンチップマイコン３は、信号入力部ＩＮ１〜ＩＮ３を通して、スイッチング素子Ｑのコレクタ・エミッタ間の電圧Ｖｃｅと、入力交流（脈流）電圧Ｖａｃと、出力直流電圧Ｖｄｃとを取得している。そして、ワンチップマイコン３に内蔵されたＡ／ＤコンバータＡＤ１〜ＡＤ４によって、それぞれがデジタル変換される。信号入力部ＩＮ１〜ＩＮ３は、抵抗分圧回路とＯＰアンプ増幅回路とで構成されており、信号入力部ＩＮ１には、数μＳ程度の遅延時間Ｔｓだけ、入力電圧値を維持する電圧保持回路が設けられている。 In order to realize the operation of the step-up chopper 4, the one-chip microcomputer 3 outputs the voltage Vce between the collector and the emitter of the switching element Q, the input AC (pulsating current) voltage Vac, and the output through the signal input units IN1 to IN3. DC voltage Vdc is acquired. Then, each of them is digitally converted by the A / D converters AD1 to AD4 built in the one-chip microcomputer 3. The signal input units IN1 to IN3 are composed of a resistance voltage dividing circuit and an OP amplifier amplifier circuit. The signal input unit IN1 includes a voltage holding circuit that maintains an input voltage value for a delay time Ts of about several μS. Is provided.

電圧保持回路の構成は特に限定されないが、この実施例では遅延回路で構成されている。遅延回路で確保される遅延時間は、Ａ／ＤコンバータＡＤ１，ＡＤ４が動作開始指令を受けてから動作開始までの遅れ時間Ｔｓに一致させている（図１（ｂ）参照）。 The configuration of the voltage holding circuit is not particularly limited, but in this embodiment, it is configured by a delay circuit. The delay time ensured by the delay circuit is made to coincide with the delay time Ts from when the A / D converters AD1 and AD4 receive the operation start command until the operation starts (see FIG. 1B).

この実施例では、ＰＷＭ波の立上り時及び立下り時において、各々、Ａ／ＤコンバータＡＤ１とＡ／ＤコンバータＡＤ４とを動作させて、スイッチング素子Ｑのコレクタ・エミッタ間電圧Ｖｃｅを取得している。そして、このＡ／Ｄ変換の動作時には、不可避的に遅延時間Ｔｓが生じるが、信号入力部ＩＮ１の遅延回路が機能することで、ＰＷＭ波の立上り時及び立下り時におけるコレクタ・エミッタ間電圧Ｖｃｅを正確に取得することができる。 In this embodiment, at the rise and fall of the PWM wave, the A / D converter AD1 and the A / D converter AD4 are operated to acquire the collector-emitter voltage Vce of the switching element Q. . During the A / D conversion operation, the delay time Ts is inevitably generated. However, the delay circuit of the signal input unit IN1 functions so that the collector-emitter voltage Vce at the rise and fall of the PWM wave is achieved. Can be obtained accurately.

このような信号入力部ＩＮ１〜ＩＮ３及びＡ／ＤコンバータＡＤ１〜ＡＤ４を通して取得されたデータは、ワンチップマイコン３によって演算処理され、ＰＷＭ信号のＯＮ時間（以下、制御オン時間という）が算出される。本実施例では、この演算処理時に、スイッチング素子ＱのＶｃｅ−Ｉｃ特性を記憶している変換テーブルＴＢＬが使用される。 The data acquired through the signal input units IN1 to IN3 and the A / D converters AD1 to AD4 are processed by the one-chip microcomputer 3 to calculate the ON time of the PWM signal (hereinafter referred to as control on time). . In the present embodiment, the conversion table TBL storing the Vce-Ic characteristics of the switching element Q is used during this calculation process.

そして、算出された制御オン時間を有するＰＷＭ信号は、ワンチップマイコン３のＭＴＵ（マルチファンクションタイマパルスユニット）から、バッファ回路ＤＲを通してスイッチング素子Ｑのゲート端子に供給される。また、ワンチップマイコン３は、信号入力部ＩＮ４と信号出力部ＯＵＴを介してインバータ回路５に接続されており、三相モータＭをインバータ制御している。 The PWM signal having the calculated control ON time is supplied from the MTU (multifunction timer pulse unit) of the one-chip microcomputer 3 to the gate terminal of the switching element Q through the buffer circuit DR. The one-chip microcomputer 3 is connected to the inverter circuit 5 through the signal input unit IN4 and the signal output unit OUT, and controls the three-phase motor M by inverter.

図２（ａ）は、コレクタ電流Ｉｃの最大定格値が２００Ａを超えるスイッチング素子（ＩＧＢＴ）Ｑについて、その製造メーカから提供されたＶｃｅ−Ｉｃ特性を図示したものである。図２（ａ）に示す通り、ゲート端子とエミッタ端子間に加えるゲート電圧Ｖｇｅに対応して飽和特性が相違するものの、そのスイッチング素子にとっての低電流領域（０〜３０Ａ程度）では、ほぼ直線的なＶｃｅ−Ｉｃ特性を有している（図２（ｂ））。そして、このＶｃｅ−Ｉｃ特性の素子間のバラツキは、比較的少ないことが実験的に確認されており、また、素子間の特性のバラツキは、製品出荷時に、適切に校正することも可能である。 FIG. 2A illustrates the Vce-Ic characteristic provided by the manufacturer for a switching element (IGBT) Q having a maximum rated current value of the collector current Ic exceeding 200A. As shown in FIG. 2A, although the saturation characteristics are different corresponding to the gate voltage Vge applied between the gate terminal and the emitter terminal, in the low current region (about 0 to 30 A) for the switching element, it is almost linear. Vce-Ic characteristics (FIG. 2B). Further, it has been experimentally confirmed that the variation in the Vce-Ic characteristic between the elements is relatively small, and the characteristic variation between the elements can be appropriately calibrated at the time of product shipment. .

そこで、本実施例では、デジタルコンバータの動作中、適宜なタイミングで、スイッチング素子Ｑのコレクタ−エミッタ間電圧Ｖｃｅを計測し、その計測値に基づいて変換テーブルＴＢＬを参照して、各タイミングでのコレクタ電流Ｉｃを特定している。そのため、従来までのようなシャント抵抗が不要となり、その結果、製造コストを抑制できると共に、無駄な消費電力の問題が解消される。また、大型の抵抗素子が排除される分だけ、装置小型化の要請に応えることもできる。 Therefore, in this embodiment, during the operation of the digital converter, the collector-emitter voltage Vce of the switching element Q is measured at an appropriate timing, and the conversion table TBL is referred to based on the measured value, and at each timing. The collector current Ic is specified. Therefore, the conventional shunt resistor is not required, and as a result, the manufacturing cost can be suppressed and the problem of wasteful power consumption is solved. In addition, it is possible to meet the demand for downsizing the device as much as the large resistive element is eliminated.

以下、ワンチップマイコン３の具体的な制御動作を説明するに先立って、昇圧チョッパ４に関して、その制御原理から説明する。図３は、ワンチップマイコン３から出力されるＰＷＭ波と、昇圧チョッパ４のコイルＬに流れる電流の関係を図示したタイムチャートである。 Hereinafter, prior to describing a specific control operation of the one-chip microcomputer 3, the boost chopper 4 will be described from its control principle. FIG. 3 is a time chart illustrating the relationship between the PWM wave output from the one-chip microcomputer 3 and the current flowing through the coil L of the boost chopper 4.

図示の通り、コイルＬにはコイル充電電流とコイル放電電流による三角波が流れるが、コイルＬに蓄えられたエネルギーが十分であって連続的に電流が流れる連続モード（図３（ａ）参照）と、エネルギーが不十分であるため、電流が途中で途切れる不連続モード（図３（ｂ）参照）とがある。 As shown in the figure, a triangular wave due to a coil charging current and a coil discharging current flows through the coil L, but a continuous mode in which the energy stored in the coil L is sufficient and the current flows continuously (see FIG. 3A). Since there is insufficient energy, there is a discontinuous mode (see FIG. 3B) in which the current is interrupted in the middle.

本実施例では、何れの動作モードにあるかに応じて、異なるＰＷＭ制御を行っているので、先ず、動作モードを判定する判定式を説明する。図３のタイムチャートにおいて、今現在が、制御サイクル（ｎ−１）であるとする。そして、この制御サイクル（ｎ−１）中の計測値に基づいて、次の制御サイクル（ｎ）における制御オン時間Ｔｏｎ（ｎ）を決定することを考える。なお、交流入力電圧の周波数は５０Ｈｚ又は６０Ｈｚであるが、十分迅速に制御するため、本実施例では、制御周期Ｔを４５．６μＳにしている。 In this embodiment, since different PWM control is performed depending on which operation mode is in use, first, a determination formula for determining the operation mode will be described. In the time chart of FIG. 3, it is assumed that the current time is the control cycle (n−1). Then, it is considered that the control on time Ton (n) in the next control cycle (n) is determined based on the measured value in the control cycle (n−1). Note that the frequency of the AC input voltage is 50 Hz or 60 Hz, but in order to control it sufficiently quickly, in this embodiment, the control cycle T is set to 45.6 μS.

以下、コイルＬ１のインダクタンス値をＬとして、回路方程式を説明する。コイル充電時（スイッチング素子ＯＮ）における回路方程式は、Ｖａｃ（ｎ−１）＝Ｌ×｛Ｉｐ（ｎ−１）−Ｉｖ（ｎ−２）｝／Ｔｏｎ（ｎ−１）・・・（式１）となる。ここで、Ｉｖ（ｎ−２）はコイル充電開始電流、Ｉｐ（ｎ−１）はコイル充電ピーク電流、Ｔｏｎ（ｎ−１）は制御オン時間であり、それぞれ制御サイクル（ｎ−１）における値である。また、Ｖａｃ（ｎ−１）は制御サイクル（ｎ−１）における入力電圧であるが、電源周波数に対して、制御周期Ｔ（＝４５．６μＳ）が十分短いのでＶａｃ（ｎ−１）を一定値とみなすことができる。 Hereinafter, the circuit equation will be described with the inductance value of the coil L1 as L. The circuit equation during coil charging (switching element ON) is Vac (n−1) = L × {Ip (n−1) −Iv (n−2)} / Ton (n−1) (Equation 1 ) Here, Iv (n-2) is a coil charging start current, Ip (n-1) is a coil charging peak current, and Ton (n-1) is a control ON time, and each value in the control cycle (n-1). It is. Vac (n−1) is an input voltage in the control cycle (n−1). Since the control cycle T (= 45.6 μS) is sufficiently short with respect to the power supply frequency, Vac (n−1) is constant. Can be regarded as a value.

一方、コイル放電時（スイッチング素子ＯＦＦ）における回路方程式は、Ｖｄｃ（ｎ−１）−Ｖａｃ（ｎ−１）＝Ｌ×｛Ｉｐ（ｎ−１）−Ｉｖ（ｎ−１）｝／Ｔｏｆｆ（ｎ−１）・・・（式２）となる。ここで、Ｖｄｃ（ｎ−１）はコンデンサＣの両端電圧、Ｉｖ（ｎ−１）は今回の制御サイクル終了時のコイル電流（つまり、次回の制御サイクルのコイル充電開始電流）であり、Ｔｏｆｆ（ｎ−１）はＯＦＦ時間であり、それぞれ制御サイクル（ｎ−１）における値である。 On the other hand, the circuit equation at the time of coil discharge (switching element OFF) is Vdc (n−1) −Vac (n−1) = L × {Ip (n−1) −Iv (n−1)} / Toff (n -1) (Expression 2). Here, Vdc (n−1) is a voltage across the capacitor C, Iv (n−1) is a coil current at the end of the current control cycle (that is, a coil charging start current in the next control cycle), and Toff ( n-1) is the OFF time, and is a value in the control cycle (n-1).

（式１）及び（式２）からＩｐ（ｎ−１）を消去してＩｖ（ｎ−１）について解くと、Ｉｖ（ｎ−１）＝Ｉｖ（ｎ−２）＋Ｔ／Ｌ×［｛Ｖａｃ（ｎ−１）−Ｖｄｃ（ｎ−１）｝＋Ｔｏｎ（ｎ−１）×Ｖｄｃ（ｎ−１）］・・・（式３）となる。なお、制御周期Ｔは、Ｔ＝Ｔｏｎ（ｎ−１）＋Ｔｏｆｆ（ｎ−１）である。 If Ip (n−1) is eliminated from (Equation 1) and (Equation 2) and Iv (n−1) is solved, Iv (n−1) = Iv (n−2) + T / L × [{Vac (N−1) −Vdc (n−1)} + Ton (n−1) × Vdc (n−1)] (Equation 3) The control period T is T = Ton (n−1) + Toff (n−1).

上記の（式３）において、Ｉｖ（ｎ−１）＞０であれば連続モード、Ｉｖ（ｎ−１）≦０であれば不連続モードとなる。但し、（式３）は、今回の制御サイクル（ｎ−１）におけるコイル充電開始電流Ｉｖ（ｎ−２）を用いて、次回の制御サイクル（ｎ）におけるコイル充電開始電流Ｉｖ（ｎ−１）を求めているので、充電開始電流Ｉｖ（ｎ−２）が正確でないと、連続モードか不連続モードかの判定が狂うことになる。すなわち、Ｉｖ（ｎ−２）を一つ手前の制御サイクルにおける制御オン時間（Ｔｏｎ（ｎ−２））などに基づく予測演算によって決定したのでは、（式３）の演算によって誤差が累積されることになり、制御の指示値自体が目標から外れて発散してしまうおそれがある。 In the above (Formula 3), if Iv (n−1)> 0, the continuous mode is selected, and if Iv (n−1) ≦ 0, the discontinuous mode is set. However, (Formula 3) uses the coil charging start current Iv (n-2) in the current control cycle (n-1), and the coil charging start current Iv (n-1) in the next control cycle (n). Therefore, if the charging start current Iv (n−2) is not accurate, the determination of the continuous mode or the discontinuous mode will be wrong. That is, if Iv (n−2) is determined by a prediction calculation based on the control on time (Ton (n−2)) in the immediately preceding control cycle, an error is accumulated by the calculation of (Equation 3). As a result, the control instruction value itself may diverge from the target.

そこで、この実施例では、制御サイクルごとに、コイル充電開始時（つまり、ＰＷＭ波の立上り時）に、Ａ／ＤコンバータＡＤ１を起動させて、スイッチング素子Ｑのコレクタ−エミッタ間電圧Ｖｃｅを計測し、その後、変換テーブルＴＢＬを参照することで、入力電流Ｉｖ（ｎ−２）を特定している。なお、Ａ／ＤコンバータＡＤ１が動作を開始するまでに生じる時間遅れＴｓに対応して、信号入力部ＩＮ１に遅延回路が設けられているのは前述した通りである。 Therefore, in this embodiment, at each control cycle, at the start of coil charging (that is, at the rise of the PWM wave), the A / D converter AD1 is activated to measure the collector-emitter voltage Vce of the switching element Q. Thereafter, the input current Iv (n−2) is specified by referring to the conversion table TBL. As described above, the signal input unit IN1 is provided with a delay circuit corresponding to the time delay Ts generated until the A / D converter AD1 starts operating.

また、その他のパラメータＬ，Ｖａｃ（ｎ−１），Ｖｄｃ（ｎ−１）についても、Ａ／ＤコンバータＡＤ１〜ＡＤ３からの計測値などに基づいて特定できるので、（式３）に基づいて、今回の制御サイクル（ｎ−１）の終了タイミングにおける入力電流Ｉｖ（ｎ−１）、言い換えると、次回の制御サイクルのコイル充電開始電流Ｉｖ（ｎ−１）を特定することができる。そして、このようにして求めたコイル充電開始電流Ｉｖ（ｎ−１）が正か否かに応じて、連続モードか不連続モードかを正確に判定でき、それに応じた最適な制御が可能となる。 Further, since the other parameters L, Vac (n−1), and Vdc (n−1) can also be specified based on measured values from the A / D converters AD1 to AD3, based on (Equation 3), The input current Iv (n-1) at the end timing of the current control cycle (n-1), in other words, the coil charging start current Iv (n-1) of the next control cycle can be specified. Then, depending on whether the coil charging start current Iv (n-1) obtained in this way is positive or not, it is possible to accurately determine whether it is a continuous mode or a discontinuous mode, and it is possible to perform optimal control accordingly. .

ところで、直流出力電圧Ｖｄｃ（ｎ−１）は、必ずしも、制御サイクル毎に更新される必要はないので、本実施例では、１ｍＳ毎に値が更新されるＶｄｃ（ｉ）を使用している（図９のステップＳＴ３０参照）。したがって、本実施例の判別式は、正確には、Ｉｖ（ｎ−１）＝Ｉｖ（ｎ−２）＋Ｔ／Ｌ×［｛Ｖａｃ（ｎ−１）−Ｖｄｃ（ｉ）｝＋Ｔｏｎ（ｎ−１）×Ｖｄｃ（ｉ）］・・・（式３’）となる。 By the way, the DC output voltage Vdc (n−1) does not necessarily need to be updated every control cycle. Therefore, in this embodiment, Vdc (i) whose value is updated every 1 mS is used ( (See step ST30 in FIG. 9). Therefore, the discriminant of the present embodiment is, exactly, Iv (n−1) = Iv (n−2) + T / L × [{Vac (n−1) −Vdc (i)} + Ton (n−1) ) × Vdc (i)] (Equation 3 ′).

また、直流出力電圧として、図９のステップＳＴ３８の処理で算出される過去０．５秒間の平均値Ｖｄｃを使用しても良く、この場合には、Ｉｖ（ｎ−１）＝Ｉｖ（ｎ−２）＋Ｔ／Ｌ×［｛Ｖａｃ（ｎ−１）−Ｖｄｃ｝＋Ｔｏｎ（ｎ−１）×Ｖｄｃ］・・・（式３”）の判別式が採用される。 Further, as the DC output voltage, the average value Vdc for the past 0.5 seconds calculated in the process of step ST38 in FIG. 9 may be used. In this case, Iv (n−1) = Iv (n− 2) A discriminant of + T / L × [{Vac (n−1) −Vdc} + Ton (n−1) × Vdc] (Formula 3 ″) is employed.

＜不連続モード＞
続いて、各制御サイクル中のコイル平均電流Ｉａｖに基づいて、制御オン時間Ｔｏｎ（ｎ）を算出する方法について説明する。先ず、不連続モードにおける制御オン時間Ｔｏｎ（ｎ）を算出する（図３（ｂ）参照）。 <Discontinuous mode>
Next, a method for calculating the control on time Ton (n) based on the coil average current Iav during each control cycle will be described. First, the control on time Ton (n) in the discontinuous mode is calculated (see FIG. 3B).

コイル充電時における回路方程式は、Ｖａｃ（ｎ）＝Ｌ×｛Ｉｐ（ｎ）−Ｉｖ（ｎ−１）｝／Ｔｏｎ（ｎ）となるが、不連続モードゆえに、Ｉｖ（ｎ−１）＝０であり、結局、Ｖａｃ（ｎ）＝Ｌ×Ｉｐ（ｎ）／Ｔｏｎ（ｎ）・・・（式６）となる。ここで、Ｖａｃ（ｎ）は交流入力電圧、Ｉｐ（ｎ）はコイル充電ピーク時の電流値、Ｉｖ（ｎ−１）はコイル充電開始時の電流値、Ｔｏｎ（ｎ）は制御オン時間である。 The circuit equation at the time of charging the coil is Vac (n) = L × {Ip (n) −Iv (n−1)} / Ton (n), but Iv (n−1) = 0 because of the discontinuous mode. In the end, Vac (n) = L × Ip (n) / Ton (n) (Formula 6). Here, Vac (n) is the AC input voltage, Ip (n) is the current value at the coil charging peak, Iv (n−1) is the current value at the start of coil charging, and Ton (n) is the control on time. .

一方、コイル放電時における回路方程式は、Ｖｄｃ（ｎ）−Ｖａｃ（ｎ）＝Ｌ／Ｔｃｕｔ（ｎ）×｛Ｉｐ（ｎ）−Ｉｖ（ｎ）｝となる。なお、Ｔｃｕｔ（ｎ）は、コイル充電ピーク状態の電流値Ｉｐ（ｎ）が、放電されてゼロになるまでの時間である（図３（ｂ）参照）。ここでは不連続モードの回路方程式を問題にしているので、Ｉｖ（ｎ）＝０となり、Ｖｄｃ（ｎ）−Ｖａｃ（ｎ）＝Ｌ／Ｔｃｕｔ（ｎ）×Ｉｐ（ｎ）・・・（式７）となる。また、この制御サイクルにおける入力電流の平均値Ｉａｖ（ｎ）は、Ｉａｖ（ｎ）＝｛Ｉｐ（ｎ）×Ｔｏｎ（ｎ）＋Ｉｐ（ｎ）×Ｔｃｕｔ（ｎ）｝／（２×Ｔ）・・・（式８）となる。 On the other hand, the circuit equation at the time of coil discharge is Vdc (n) −Vac (n) = L / Tcut (n) × {Ip (n) −Iv (n)}. Tcut (n) is a time until the current value Ip (n) in the coil charge peak state is discharged and becomes zero (see FIG. 3B). Since the circuit equation in the discontinuous mode is considered here, Iv (n) = 0, and Vdc (n) −Vac (n) = L / Tcut (n) × Ip (n) (Expression 7) ) The average value Iav (n) of the input current in this control cycle is Iav (n) = {Ip (n) × Ton (n) + Ip (n) × Tcut (n)} / (2 × T). (Formula 8)

そして、これら（式６）〜（式８）をＴｏｎ（ｎ）について解くと、Ｔｏｎ（ｎ）×Ｔｏｎ（ｎ）＝｛２×Ｔ×Ｌ×Ｉａｖ（ｎ）×（Ｖｄｃ（ｎ）−Ｖａｃ（ｎ））｝／｛Ｖａｃ（ｎ）×Ｖｄｃ（ｎ）｝・・・(式９）と算出される。 Then, when these (Equation 6) to (Equation 8) are solved for Ton (n), Ton (n) × Ton (n) = {2 × T × L × Iav (n) × (Vdc (n) −Vac (N))} / {Vac (n) × Vdc (n)} (Equation 9)

＜連続モード＞
続いて、連続モードにおける制御オン時間Ｔｏｎ（ｎ）を算出する（図３（ａ）参照）。コイル充電時における回路方程式は、Ｖａｃ（ｎ）＝Ｌ×｛Ｉｐ（ｎ）−Ｉｖ（ｎ−１）｝／Ｔｏｎ（ｎ）・・・（式１０）となる。一方、コイル放電時における回路方程式は、Ｖｄｃ（ｎ）−Ｖａｃ（ｎ）＝Ｌ／Ｔｏｆｆ（ｎ）×｛Ｉｐ（ｎ）−Ｉｖ（ｎ）｝・・・（式１１）となる。ここで、Ｔｏｆｆ（ｎ）＝Ｔ−Ｔｏｎ（ｎ）であり、コイル放電開始から次回の制御サイクルにおけるコイル充電開始までの時間である。 <Continuous mode>
Subsequently, the control on time Ton (n) in the continuous mode is calculated (see FIG. 3A). A circuit equation at the time of coil charging is Vac (n) = L × {Ip (n) −Iv (n−1)} / Ton (n) (Equation 10). On the other hand, the circuit equation at the time of coil discharge is Vdc (n) −Vac (n) = L / Toff (n) × {Ip (n) −Iv (n)} (Equation 11). Here, Toff (n) = T−Ton (n), which is the time from the start of coil discharge to the start of coil charge in the next control cycle.

そして、この制御サイクルにおける平均電流Ｉａｖ（ｎ）は、Ｉａｖ（ｎ）＝［｛Ｉｐ（ｎ）＋Ｉｖ（ｎ−１）｝×Ｔｏｎ（ｎ）＋｛Ｉｐ（ｎ）＋Ｉｖ（ｎ）｝×Ｔｏｆｆ（ｎ）］／｛２×Ｔ｝・・・（式１２）となる。ここで、Ｉｐ（ｎ），Ｉｖ（ｎ）を消去しつつ（式１０）〜（式１２）をＴｏｆｆ（ｎ）について解くと、Ｔｏｆｆ（ｎ）×Ｔｏｆｆ（ｎ）＝［２×Ｔ×Ｌ×｛Ｉｖ（ｎ−１）−Ｉａｖ（ｎ）｝／Ｖｄｃ（ｎ）］＋Ｔ×Ｔ×Ｖａｃ（ｎ）／Ｖｄｃ（ｎ）・・・（式１３）となるので、結局、Ｔｏｎ（ｎ）は、Ｔｏｎ＝Ｔ−Ｔｏｆｆ（ｎ）・・・（式１４）と算出される。 The average current Iav (n) in this control cycle is Iav (n) = [{Ip (n) + Iv (n−1)} × Ton (n) + {Ip (n) + Iv (n)} × Toff. (N)] / {2 × T} (Expression 12) Here, when (Equation 10) to (Equation 12) are solved for Toff (n) while erasing Ip (n) and Iv (n), Toff (n) × Toff (n) = [2 × T × L * {Iv (n-1) -Iav (n)} / Vdc (n)] + T * T * Vac (n) / Vdc (n) (Formula 13) Therefore, Ton (n) Is calculated as Ton = T−Toff (n) (Equation 14).

本実施例では、不連続モードか連続モードかに応じて、（式９）か又は（式１４）を用いて制御オン時間Ｔｏｎ（ｎ）を算出するが、その演算には、次回の制御サイクル（ｎ）における、交流入力電圧Ｖａｃ（ｎ）、直流出力電圧Ｖｄｃ（ｎ）、及び平均入力電流Ｉａｖ（ｎ）の予測パラメータが必要となる。 In this embodiment, the control on-time Ton (n) is calculated using (Equation 9) or (Equation 14) according to the discontinuous mode or the continuous mode. Prediction parameters for the AC input voltage Vac (n), the DC output voltage Vdc (n), and the average input current Iav (n) in (n) are required.

交流入力電圧Ｖａｃ（ｎ）については、今回の交流入力電圧の計測値Ｖａｃ（ｎ−１）と、前回の交流入力電圧の計測値Ｖａｃ（ｎ−２）に基づいて予測することとし、具体的には、今回の計測値Ｖａｃ（ｎ−１）に、制御サイクル（ｎ−２）と制御サイクル（ｎ−１）計測値の差分を加算して以下の通りとする。Ｖａｃ（ｎ）＝２×Ｖａｃ（ｎ−１）−Ｖａｃ（ｎ−２）・・・（式１５）
一方、直流出力電圧Ｖｄｃ（ｎ）については、直流電圧についての過去の計測値の平均値Ｖｄｃを採用する。平均値Ｖｄｃの算出法は適宜に決定されるが、この実施例では０．５秒毎に実行される平均化処理によって過去０．５秒間の計測値を平均化して、直流出力電圧Ｖｄｃとしている（図９のステップＳＴ３８参照）。この直流出力電圧Ｖｄｃは、メモリの適当なワークエリアに格納されており、このワークエリアの値Ｖｄｃが０．５秒毎に更新されるようになっている。 The AC input voltage Vac (n) is predicted based on the current AC input voltage measurement value Vac (n-1) and the previous AC input voltage measurement value Vac (n-2). The difference between the control cycle (n-2) and the control cycle (n-1) measurement value is added to the current measurement value Vac (n-1) as follows. Vac (n) = 2 × Vac (n−1) −Vac (n−2) (Equation 15)
On the other hand, for the DC output voltage Vdc (n), an average value Vdc of past measurement values for the DC voltage is adopted. Although the calculation method of the average value Vdc is determined as appropriate, in this embodiment, the measured values for the past 0.5 seconds are averaged by the averaging process executed every 0.5 seconds to obtain the DC output voltage Vdc. (See step ST38 in FIG. 9). This DC output voltage Vdc is stored in an appropriate work area of the memory, and the value Vdc of this work area is updated every 0.5 seconds.

したがって、この場合には、不連続モードで、Ｔｏｎ（ｎ）×Ｔｏｎ（ｎ）＝｛２×Ｔ×Ｌ×Ｉａｖ（ｎ）×（Ｖｄｃ−Ｖａｃ（ｎ））｝／｛Ｖａｃ（ｎ）×Ｖｄｃ｝・・・(式９’）となり、一方、連続モードでは、Ｔｏｆｆ（ｎ）×Ｔｏｆｆ（ｎ）＝［２×Ｔ×Ｌ×｛Ｉｖ（ｎ−１）−Ｉａｖ（ｎ）｝／Ｖｄｃ］＋Ｔ×Ｔ×Ｖａｃ（ｎ）／Ｖｄｃ・・・（式１３’）、Ｔｏｎ＝Ｔ−Ｔｏｆｆ（ｎ）・・・（式１４’）となる。 Therefore, in this case, in the discontinuous mode, Ton (n) × Ton (n) = {2 × T × L × Iav (n) × (Vdc−Vac (n))} / {Vac (n) × On the other hand, in continuous mode, Toff (n) × Toff (n) = [2 × T × L × {Iv (n−1) −Iav (n)} / Vdc. ] + T × T × Vac (n) / Vdc (Equation 13 ′), Ton = T−Toff (n) (Equation 14 ′).

但し、０．５秒間の平均値Ｖｄｃを使用するのに変えて、Ａ／ＤコンバータＡＤ３の出力値ＡＤ３を１ｍＳ毎に取得したＶｄｃ（ｉ）の値を使用しても良い。この場合には、不連続モードで、Ｔｏｎ（ｎ）×Ｔｏｎ（ｎ）＝｛２×Ｔ×Ｌ×Ｉａｖ（ｎ）×（Ｖｄｃ（ｉ）−Ｖａｃ（ｎ））｝／｛Ｖａｃ（ｎ）×Ｖｄｃ（ｉ）｝・・・(式９’’）となり、一方、連続モードでは、Ｔｏｆｆ（ｎ）×Ｔｏｆｆ（ｎ）＝［２×Ｔ×Ｌ×｛Ｉｖ（ｎ−１）−Ｉａｖ（ｎ）｝／Ｖｄｃ（ｉ）］＋Ｔ×Ｔ×Ｖａｃ（ｎ）／Ｖｄｃ（ｉ）・・・（式１３’’）、Ｔｏｎ＝Ｔ−Ｔｏｆｆ（ｎ）・・・（式１４’’）となる。 However, instead of using the average value Vdc for 0.5 seconds, the value of Vdc (i) obtained from the output value AD3 of the A / D converter AD3 every 1 mS may be used. In this case, in the discontinuous mode, Ton (n) × Ton (n) = {2 × T × L × Iav (n) × (Vdc (i) −Vac (n))} / {Vac (n) × Vdc (i)} (Equation 9 ″) On the other hand, in continuous mode, Toff (n) × Toff (n) = [2 × T × L × {Iv (n−1) −Iav ( n)} / Vdc (i)] + T × T × Vac (n) / Vdc (i) (Equation 13 ″), Ton = T−Toff (n) (Equation 14 ″) Become.

また、平均入力電流Ｉａｖ（ｎ）の予測値は、交流入力電圧Ｖａｃ（ｎ）の予測値との関係からＩａｖ（ｎ）＝β×Ｖａｃ（ｎ）とする。ここでゲインβは、直流出力電圧の基準値（目標値）Ｖｏと、上記の平均化された直流出力電圧Ｖｄｃと、を比較しながら、その差ＶｅｒｒがゼロになるようにＰＩ制御によって調整する。 The predicted value of the average input current Iav (n) is Iav (n) = β × Vac (n) from the relationship with the predicted value of the AC input voltage Vac (n). Here, the gain β is adjusted by PI control so that the difference Verr becomes zero while comparing the reference value (target value) Vo of the DC output voltage and the averaged DC output voltage Vdc. .

すなわち、Ｖｅｒｒ＝Ｖｏ−Ｖｄｃ・・・（式１６）であり、Ｖｏ＝Ｖａｃ（ｐｋ）＋α・・・（式１７）である。ここで、直流出力電圧の基準値Ｖｏは、交流入力電圧（脈流）の波高値Ｖａｃ（ｐｋ）に、コイルＬによる昇圧量αを加算したものに設定する。このように設定することによって、入力電圧値に応じた効率の高い変換が可能となる。また、コイルＬによる昇圧量を小さくできるので、大型化しない適当なサイズで安価で軽量のコイルを選択することが可能となる。なお、コイルＬのインダクタンス最適値は、一般に、Ｌ＝Ｖａｃ×Ｖａｃ×（Ｖｄｃ−Ｖａｃ）／｛γ×Ｐａｃ×Ｖｄｃ／Ｔ｝の設計式に基づいて決定されるが、本実施例では、入力電圧値Ｖａｃに対応して出力電圧値Ｖｄｃを設定するので、コイルのインダクタンス値がほぼ最適値を常に維持する。なお、上記の設計式において、γは入力電流のリプル含有率、Ｔは制御周期、Ｐａｃは最大入力電力、Ｖａｃは入力電圧の瞬時値である。 That is, Verr = Vo−Vdc (Expression 16), and Vo = Vac (pk) + α (Expression 17). Here, the reference value Vo of the DC output voltage is set to a value obtained by adding the amount of boost α by the coil L to the peak value Vac (pk) of the AC input voltage (pulsating flow). By setting in this way, conversion with high efficiency according to the input voltage value is possible. In addition, since the amount of pressure boosted by the coil L can be reduced, it is possible to select an inexpensive and lightweight coil with an appropriate size that does not increase in size. The optimum inductance value of the coil L is generally determined based on a design formula of L = Vac × Vac × (Vdc−Vac) / {γ × Pac × Vdc / T}. Since the output voltage value Vdc is set in correspondence with the voltage value Vac, the inductance value of the coil always maintains an almost optimum value. In the above design formula, γ is the ripple content of the input current, T is the control period, Pac is the maximum input power, and Vac is the instantaneous value of the input voltage.

以上、図３に基づいて、ＰＷＭ制御の制御原理を説明したので、次に、このような制御動作を実現するワンチップマイコン３について具体的に説明する。 As described above, the control principle of the PWM control has been described based on FIG. 3. Next, the one-chip microcomputer 3 that realizes such a control operation will be specifically described.

図４は、ワンチップマイコン３の内部構成図を例示したものであり、ここでは、シングルチップＲＩＳＣマイコンＳＨ７０４６（株ルネサステクノロジー）を使用している。このワンチップマイコン３は、ＣＰＵコア３０と、クロック発生部３１と、ＡＤ変換部３２と、マルチファンクションタイマパルスユニット（ＭＴＵ）３３とを内蔵している。この実施例のクロック発生部３１は、５０ＭＨｚのシステムクロックを発振しており、システムクロックを二分周した２５ＭＨｚの周辺クロックＰΦがＭＴＵ３３に供給されている。そして、この周辺クロックＰΦは、その後分周されることなく、そのまま計数クロック（周波数２５ＭＨｚ）としてＭＴＵ３３のカウンタに供給される。 FIG. 4 illustrates an internal configuration diagram of the one-chip microcomputer 3. Here, a single-chip RISC microcomputer SH7046 (Renesas Technology Corp.) is used. The one-chip microcomputer 3 includes a CPU core 30, a clock generation unit 31, an AD conversion unit 32, and a multifunction timer pulse unit (MTU) 33. The clock generator 31 of this embodiment oscillates a 50 MHz system clock, and a 25 MHz peripheral clock PΦ obtained by dividing the system clock by two is supplied to the MTU 33. Then, the peripheral clock PΦ is supplied to the counter of the MTU 33 as it is as a counting clock (frequency 25 MHz) without being divided thereafter.

図５は、ＡＤ変換部３２の内部構成を概略的に図示したものである。このＡＤ変換部３２は、８チャネルのアナログ入力端子ＡＮ８〜ＡＮ１５を有しており、入力されたアナログ信号は、逐次比較方式によりＡＤ変換され、ＡＤ変換後のデジタルデータ（分解能１０ビット）は、データレジスタＡＤＤＲ８〜ＡＤＤＲ１５に格納される。 FIG. 5 schematically illustrates the internal configuration of the AD conversion unit 32. The AD conversion unit 32 has 8-channel analog input terminals AN8 to AN15. The input analog signal is AD converted by a successive approximation method, and digital data after AD conversion (resolution 10 bits) is: Stored in data registers ADDR8 to ADDR15.

この実施例では、昇圧チョッパ４の動作状態を示す各アナログ信号は、信号入力部ＩＮ１〜ＩＮ３を経由して、上記したＡＤ変換部３２に供給されており、ＡＤ変換部３２は、実質的に、３チャネルのＡ／ＤコンバータＡＤ１〜ＡＤ３と、１チャンネルのＡ／ＤコンバータＡＤ４として機能している。 In this embodiment, each analog signal indicating the operation state of the step-up chopper 4 is supplied to the above-described AD conversion unit 32 via the signal input units IN1 to IN3. It functions as a three-channel A / D converter AD1 to AD3 and a one-channel A / D converter AD4.

すなわち、Ａ／ＤコンバータＡＤ１〜ＡＤ３は、連続スキャンモードで動作するよう設定されている。また、各制御サイクルにおけるＰＷＭ波の立上り時に、ＭＴＵ３３からＡＤ変換開始トリガ（図５参照）を受けるよう設定されており、このＡＤ変換開始トリガに起因して、Ａ／ＤコンバータＡＤ１〜ＡＤ３が、その順番にＡＤ変換動作を実行するよう設定されている。ここで、Ａ／ＤコンバータＡＤ１は、スイッチング素子Ｑのコレクタ−エミッタ電圧を取得し、Ａ／ＤコンバータＡＤ２とＡ／ＤコンバータＡＤ３は、交流入力電圧Ｖａｃと直流出力電圧Ｖｄｃを取得し（図１（ａ）参照）、取得値は、各々、対応するデータレジスタＡＤＤＲｉに記憶される。 That is, the A / D converters AD1 to AD3 are set to operate in the continuous scan mode. Further, it is set to receive an AD conversion start trigger (see FIG. 5) from the MTU 33 at the rising edge of the PWM wave in each control cycle, and the A / D converters AD1 to AD3 are caused by the AD conversion start trigger. The AD conversion operation is set to be executed in that order. Here, the A / D converter AD1 acquires the collector-emitter voltage of the switching element Q, and the A / D converter AD2 and the A / D converter AD3 acquire the AC input voltage Vac and the DC output voltage Vdc (FIG. 1). (See (a)), each acquired value is stored in the corresponding data register ADDRi.

一方、Ａ／ＤコンバータＡＤ４は、シングルモードで動作するよう設定されている。また、各制御サイクルにおけるＰＷＭ波の立下り時に、ＭＴＵ３３からＡＤ変換開始トリガを受けるよう設定されており、このＡＤ変換開始トリガに起因して、Ａ／ＤコンバータＡＤ４が、スイッチング素子Ｑのコレクタ−エミッタ電圧Ｖｃｅを取得し、取得値は、対応するデータレジスタＡＤＤＲｉに記憶される。また、このような処理が終わると、ＣＰＵコア３０に対して、割込み信号（ＡＤＩ割込み）を出力するよう設定されている。 On the other hand, the A / D converter AD4 is set to operate in a single mode. The AD conversion start trigger is set to be received from the MTU 33 at the falling edge of the PWM wave in each control cycle. Due to this AD conversion start trigger, the A / D converter AD4 is connected to the collector of the switching element Q. The emitter voltage Vce is acquired, and the acquired value is stored in the corresponding data register ADDRi. In addition, when such processing is completed, an interrupt signal (ADI interrupt) is set to be output to the CPU core 30.

したがって、ＣＰＵコア３０は、ＡＤＩ割込みに起因する割込み処理プログラムにおいて、ＡＤ変換された各入力データＶｃｅ，Ｖａｃ，Ｖｄｃに基づく演算処理を行い、制御オン時間Ｔｏｎを算出することになる。先に説明した通り、スイッチング素子Ｑのコレクタ−エミッタ電圧Ｖｃｅは、ＰＷＭ波の立上り時と立下り時に取得される。 Therefore, the CPU core 30 performs arithmetic processing based on the AD-converted input data Vce, Vac, and Vdc in the interrupt processing program caused by the ADI interrupt, and calculates the control on time Ton. As described above, the collector-emitter voltage Vce of the switching element Q is acquired when the PWM wave rises and falls.

図６は、ＭＴＵ（マルチファンクションタイマパルスユニット）３３の内部構成を図示したものである。このＭＴＵ３３は、５チャネル(channel_0〜channel_4)の１６ビットタイマにより構成されており、各種のレジスタへの設定データに基づいて、任意のパルス幅のＰＷＭ波を出力できるようになっている。 FIG. 6 illustrates the internal configuration of an MTU (multifunction timer pulse unit) 33. The MTU 33 is composed of a 5-bit (channel_0 to channel_4) 16-bit timer, and can output a PWM wave having an arbitrary pulse width based on data set in various registers.

本実施例の場合、ＭＴＵ３３の各設定は、以下の通りである。 In the case of the present embodiment, each setting of the MTU 33 is as follows.

＜ＡＤ変換部３２に関連する設定＞
ＴＧＲＡ＿０(チャネル０のジェネラルレジスタＡ)のコンペアマッチによりＡＤ変換開始トリガを発生させる。そして、このＡＤ変換開始トリガによって、３チャネルのＡ／ＤコンバータＡＤ１〜ＡＤ３が、連続スキャンモードの動作を開始する。 <Settings related to the AD conversion unit 32>
An AD conversion start trigger is generated by a compare match of TGRA_0 (channel 0 general register A). Then, with this AD conversion start trigger, the three-channel A / D converters AD1 to AD3 start the operation in the continuous scan mode.

また、ＴＧＲＡ＿１(チャネル１のジェネラルレジスタＡ)のコンペアマッチによりＡＤ変換開始トリガを発生させる。そして、このＡＤ変換開始トリガによって、Ａ／ＤコンバータＡＤ４が、シングルモードで動作を開始する。 Also, an AD conversion start trigger is generated by a compare match of TGRA_1 (channel 1 general register A). Then, by this AD conversion start trigger, the A / D converter AD4 starts operation in the single mode.

＜ＣＰＵコア３０への割込み要求の設定＞
ＴＧＲＡ＿０(チャネル０のジェネラルレジスタＡ)のコンペアマッチによりＣＰＵコアに割込み要求信号を発生させる。この割込み要求信号に応じて、ＣＰＵコア３０は、ＴＧＲＡ＿０〜ＴＧＲＡ＿１（チャネル０とチャネル１のジェネラルレジスタＡ）、及びＴＧＲＢ＿０（チャネル０のジェネラルレジスタＢ）に設定値を書込む。チャネル０の２つのジェネラルレジスタＴＧＲＡ＿０，ＴＧＲＢ＿０への設定値は、ＭＴＵ３３から出力される３相のＰＷＭ波の立上りタイミング、及び立下りタイミングを規定する数値である。 <Setting of interrupt request to CPU core 30>
An interrupt request signal is generated in the CPU core by a compare match of TGRA_0 (channel 0 general register A). In response to this interrupt request signal, the CPU core 30 writes the set values to TGRA_0 to TGRA_1 (general registers A of channel 0 and channel 1) and TGRB_0 (general register B of channel 0). The set values in the two general registers TGRA_0 and TGRB_0 of channel 0 are numerical values that define the rising timing and falling timing of the three-phase PWM wave output from the MTU 33.

一方、チャネル１のジェネラルレジスタＴＧＲＡ＿１への設定値は、ＰＷＭ波の立下り時にＡＤ変換開始トリガを発生させための数値であり、チャネル０のジェネラルレジスタＴＧＲＢ＿０への設定値と同じ制御オン時間Ｔｏｎが設定される。 On the other hand, the set value in the general register TGRA_1 of the channel 1 is a numerical value for generating an AD conversion start trigger at the fall of the PWM wave, and the same control ON time Ton as the set value in the general register TGRB_0 of the channel 0 is set. Is set.

＜ＭＴＵ３３の動作に関する設定＞
［設定（１）］チャネル０〜４のうち、チャネル０〜１を「同期動作」に設定する。そして、チャネル０のカウンタクリア要因を「ＴＧＲＡ＿０（チャネル０のジェネラルレジスタＡ）のコンペアマッチ」に設定し、チャネル１のカウンタクリア要因を「同期クリア」に設定する。したがって、チャネル０及び１のタイマカウンタＴＣＮＴ＿０〜ＴＣＮＴ＿１は、ＴＧＲＡ＿０のコンペアマッチ時に同期してクリアされる。 <Settings related to the operation of the MTU 33>
[Setting (1)] Of channels 0 to 4, channels 0 to 1 are set to "synchronous operation". Then, the channel 0 counter clearing factor is set to “TGRA — 0 (channel 0 general register A) compare match”, and the channel 1 counter clearing factor is set to “synchronous clear”. Therefore, the timer counters TCNT_0 to TCNT_1 of the channels 0 and 1 are cleared in synchronization with the TGRA_0 compare match.

［設定（２）］チャネル０を「ＰＷＭモード１」に設定する。ＰＷＭモード１では、ＴＧＲＡ（ジェネラルレジスタＡ）とＴＧＲＢ（ジェネラルレジスタＢ）とをペアで使用することになり、ＴＩＯＣＡ端子（ＭＴＵ３３のＰＷＭ出力端子）からＴＧＲＡとＴＧＲＢのコンペアマッチによるＰＷＭ波が出力される。 [Setting (2)] Set channel 0 to “PWM mode 1”. In PWM mode 1, TGRA (general register A) and TGRB (general register B) are used in pairs, and a PWM wave is output from the TIOCA terminal (the PWM output terminal of MTU33) by a TGRA and TGRB compare match. The

［設定（３）］ＴＧＲＡ＿０（チャネル０のジェネラルレジスタＡ）に、ＴＧＲＡ＿０のコンペアマッチによる割込み要求に応じて、ＣＰＵコア３０が初期値（＝１１４０）を書き込む。一方、ＴＧＲＢ＿０（チャネル０のジェネラルレジスタＢ）と、ＴＧＲＡ＿１（チャネル１のジェネラルレジスタＡ）には、Ｔｏｎを書込む。なお、Ｔｏｎは、制御サイクル毎に算出される制御オン時間である。 [Setting (3)] The CPU core 30 writes an initial value (= 1140) to TGRA_0 (general register A of channel 0) in response to an interrupt request due to a TGRA_0 compare match. On the other hand, Ton is written in TGRB_0 (general register B of channel 0) and TGRA_1 (general register A of channel 1). Note that Ton is a control ON time calculated for each control cycle.

［設定（４）］ＴＩＯＣＡ端子（ＭＴＵ３３のＰＷＭ出力端子）の出力レベルは、ＴＧＲＡ＿０（ジェネラルレジスタＡ）のコンペアマッチ時と、ＴＧＲＢ＿０（ジェネラルレジスタＢ）のコンペアマッチ時に変化する。そして、ＴＩＯＣＡ＿０の出力は、各チャネルのＴＩＯＲ（タイマＩＯコントロールレジスタ）への初期設定により、ＴＧＲＡ＿０のコンペアマッチでＨレベルに立ち上がり、ＴＧＲＢ＿０のコンペアマッチでＬレベルに立下るよう設定されている。 [Setting (4)] The output level of the TIOCA terminal (PWM output terminal of the MTU 33) changes at the time of compare match of TGRA_0 (general register A) and at the time of compare match of TGRB_0 (general register B). The output of TIOCA_0 is set to rise to H level at the TGRA_0 compare match and to L level at the TGRB_0 compare match by initial setting to the TIOR (timer IO control register) of each channel.

［設定（５）］タイマカウンタＴＣＮＴの計数クロックは、周辺クロックＰΦと同じ２５ＭＨｚ（周期４０ｎＳ）とする。 [Setting (5)] The counting clock of the timer counter TCNT is set to 25 MHz (period 40 nS), which is the same as the peripheral clock PΦ.

ＭＴＵ３３は、上記のように設定されて動作する。図７（ａ）は、ＭＴＵ３３の動作に関連して、各チャネル０〜１のタイマカウンタＴＣＮＴ(TCNT_0〜TCNT_1)と、各ジェネラルレジスタ(TGRA_0〜TGRA_１,TGRB_0)との関係、及び、各ＴＩＯＣＡ端子(TIOCA_0)から出力されるＰＷＭ波を図示したものである。 The MTU 33 is set and operated as described above. FIG. 7A shows the relationship between the timer counters TCNT (TCNT_0 to TCNT_1) of the channels 0 to 1 and the general registers (TGRA_0 to TGRA_1, TGRB_0) and the TIOCA terminals in relation to the operation of the MTU 33. The PWM wave output from (TIOCA_0) is illustrated.

先に説明した通り、本実施例では、初期値１１４０に設定されたＴＧＲＡ＿０のコンペアマッチ時に、チャネル０〜１のタイマカウンタＴＣＮＴ＿０〜ＴＣＮＴ＿１が同期してクリアされる。そのため、各タイマカウンタＴＣＮＴは、０〜１１３９を循環する１１４０進カウンタとして機能する。一方、タイマカウンタＴＣＮＴの計数クロックは、２５ＭＨｚ（周期４０ｎＳ）であるから、タイマカウンタは、４５．６μＳ（＝１１４０×４０ｎＳ）を一周期（制御周期Ｔ）として循環動作することになり、ＰＷＭ制御のキャリア周波数は約２２ＫＨｚとなる。 As described above, in this embodiment, the timer counters TCNT_0 to TCNT_1 of the channels 0 to 1 are synchronously cleared at the time of the TGRA_0 compare match set to the initial value 1140. Therefore, each timer counter TCNT functions as a 1140 base counter that circulates from 0 to 1139. On the other hand, since the count clock of the timer counter TCNT is 25 MHz (period 40 nS), the timer counter circulates with 45.6 μS (= 1140 × 40 nS) as one period (control period T), and PWM control is performed. The carrier frequency is about 22 KHz.

チャネル０のＴＧＲＡ＿０（ジェネラルレジスタＡ）には、チャネル０のＴＧＲＡ（ＴＧＲＡ＿０）のコンペアマッチ時（つまり、各タイマカウンタＴＣＮＴの同期クリア時）に生じる割込みにより、ＣＰＵコア３０によって、１１４０が書込まれる。また、この割込み処理時には、チャネル０のＴＧＲＢ＿０（ジェネラルレジスタＢ）と、チャネル１のＴＧＲＡ＿１（ジェネラルレジスタＡ）には、Ｔｏｎが書込まれる。 1140 is written to TGRA_0 (general register A) of channel 0 by CPU core 30 due to an interrupt that occurs at the time of a compare match of TGRA (TGRA_0) of channel 0 (that is, when each timer counter TCNT is synchronously cleared). . In this interrupt processing, Ton is written in TGRB_0 (general register B) of channel 0 and TGRA_1 (general register A) of channel 1.

以上の設定のため、タイマカウンタＴＣＮＴがクリアされるのに合わせて、ＴＩＯＣＡ＿０（チャネル０のＴＩＯＣＡ端子）はＨレベルに立ち上がる。その後、チャネル０のタイマカウンタＴＣＮＴ＿０が進行して、ＴＧＲＢ＿０（チャネル０のジェネラルレジスタＢ）の値であるＴｏｎに一致すると、ＴＩＯＣＡ＿０はＬレベルに立下がる。このタイミングでは、ＴＧＲＡ＿１（チャネル１のジェネラルレジスタＡ）の初期値Ｔｏｎに一致するので、変換開始トリガが発生される。 Due to the above settings, TIOCA_0 (the TIOCA terminal of channel 0) rises to the H level as the timer counter TCNT is cleared. Thereafter, when the timer counter TCNT_0 of the channel 0 advances and coincides with Ton which is the value of TGRB_0 (general register B of the channel 0), the TIOCA_0 falls to the L level. At this timing, since it matches the initial value Ton of TGRA_1 (general register A of channel 1), a conversion start trigger is generated.

図７（ｂ）は、ＴＧＲＡ＿０(チャネル０のジェネラルレジスタＡ)のコンペアマッチに基づくＣＰＵコア３０の割込み処理を図示したものである。先に説明した通り、各制御周期の最初のタイミングで（ＴＧＲＡ＿０のコンペアマッチ時）、ＣＰＵコア３０は、ＭＴＵ３３のＴＧＲＢ＿０とＴＧＲＡ＿１に、パルス幅が制御オン時間Ｔｏｎとなる設定値を書込む。なお、この制御オン時間Ｔｏｎは、一つ手前の制御サイクルにおいて算出された値である。 FIG. 7B illustrates the interrupt processing of the CPU core 30 based on the compare match of TGRA — 0 (channel 0 general register A). As described above, at the first timing of each control cycle (at the time of TGRA_0 compare match), the CPU core 30 writes a set value at which the pulse width becomes the control on time Ton in TGRB_0 and TGRA_1 of the MTU 33. The control on time Ton is a value calculated in the immediately preceding control cycle.

図７（ｃ）は、ＴＧＲＡ＿０(チャネル０のジェネラルレジスタＡ)のコンペアマッチによるＡＤ変換開始トリガに関して図示したものである。図示の通り、各制御周期の最初のタイミングで（ＴＧＲＡ＿０のコンペアマッチ時）、ＡＤ変換開始トリガがＭＴＵ３３からＡＤ変換部３２に供給され、これに呼応して、Ａ／ＤコンバータＡＤ１〜ＡＤ３が連続スキャンモードで動作して、この順番にＡＤ変換動作を実行する。 FIG. 7C illustrates an AD conversion start trigger based on a compare match of TGRA — 0 (general register A of channel 0). As shown in the figure, at the first timing of each control cycle (when a compare match of TGRA_0), an AD conversion start trigger is supplied from the MTU 33 to the AD conversion unit 32, and in response, the A / D converters AD1 to AD3 are continuously provided. The AD conversion operation is executed in this order by operating in the scan mode.

また、ＰＷＭ波の立下り時には（ＴＧＲＡ＿１のコンペアマッチ時）にも、ＡＤ変換開始トリガがＭＴＵ３３からＡＤ変換部３２に供給され、これに呼応して、Ａ／ＤコンバータＡＤ４がシングルモードで動作して、ＡＤ変換動作を実行する。そして、Ａ／ＤコンバータＡＤ４がＡＤ変換を終了すると、ＣＰＵコア３０に対して、ＡＤ変換終了割込み信号を出力する。 In addition, an AD conversion start trigger is supplied from the MTU 33 to the AD conversion unit 32 at the falling edge of the PWM wave (when a compare match of TGRA_1), and in response to this, the A / D converter AD4 operates in a single mode. The AD conversion operation is executed. When the A / D converter AD4 finishes AD conversion, it outputs an AD conversion end interrupt signal to the CPU core 30.

以上の通り、ＭＴＵ３３は、ＣＰＵコア３０及びＡＤ変換部３２と協働して、約５０μＳの制御周期ＴでＰＷＭ波を出力している。図８〜図９は、図３の制御動作を実現するワンチップマイコン３の処理内容を示すフローチャートである。図３に示す制御処理は、４５．６μＳ毎に繰り返されるＭＴＵ３３によるＰＷＭ波の出力動作（図７（ａ）、図８（ａ）参照）と、１ｍＳ毎に起動されるタイマ割込みＴＭ＿ＩＮＴ（図９）と、ＡＤ変換動作が完了すると起動されるＡＤ変換終了割込みＡＤ＿ＩＮＴ（図８（ｂ））とを中心に構成されている。 As described above, the MTU 33 cooperates with the CPU core 30 and the AD conversion unit 32 to output a PWM wave with a control period T of about 50 μS. 8 to 9 are flowcharts showing the processing contents of the one-chip microcomputer 3 that realizes the control operation of FIG. The control process shown in FIG. 3 includes a PWM wave output operation (see FIGS. 7A and 8A) performed by the MTU 33 repeated every 45.6 μS, and a timer interrupt TM_INT activated every 1 mS (FIG. 9). ) And an AD conversion end interrupt AD_INT (FIG. 8B) that is started when the AD conversion operation is completed.

以下、図８（ａ）に基づいて、ＭＴＵ３３の動作内容を確認する。タイマカウンタＴＣＮＴは、４５．６μＳ（＝計数クロックの１１４０個分）毎に同期してクリアされる。このクリア時にＣＰＵコア３０に割込みがかかり（ＳＴ１）、ＣＰＵコア３０は、ＴＧＲＡ＿０〜ＴＲＧＡ＿１及びＴＧＲＢ＿０への書込み処理によって各ＰＷＭ波の立下りタイミングを規定する（図７（ｂ）参照）。また、タイマカウンタＴＣＮＴのクリア時に、ＡＤ変換部３３に対してＡＤ変換開始トリガが供給される（ＳＴ２）。その他、タイマカウンタＴＣＮＴのクリア後に、ＭＴＵ３３によってＰＷＭ波が生成される（ＳＴ３）。 Hereinafter, the operation content of the MTU 33 is confirmed based on FIG. The timer counter TCNT is cleared in synchronization every 45.6 μS (= 1140 count clocks). At the time of clearing, the CPU core 30 is interrupted (ST1), and the CPU core 30 defines the falling timing of each PWM wave by the writing process to TGRA_0 to TRGA_1 and TGRB_0 (see FIG. 7B). Further, when the timer counter TCNT is cleared, an AD conversion start trigger is supplied to the AD conversion unit 33 (ST2). In addition, after the timer counter TCNT is cleared, a PWM wave is generated by the MTU 33 (ST3).

その後、ＴＧＲＡ＿０のコンペアマッチ時に、ＰＷＭ波が立下ると共に、ＡＤ変換開始トリガがＭＴＵ３３からＡＤ変換部３２に供給され、これに呼応して、Ａ／ＤコンバータＡＤ４が動作して、スイッチング素子Ｑのコレクタ−エミッタ間電圧Ｖｃｅを取得する。そして、このＡＤ変換処理を完了すると、ＣＰＵコア３０に、ＡＤ変換終了割込みがかかる（ＳＴ４）。 Thereafter, at the time of the TGARA_0 compare match, the PWM wave falls and an AD conversion start trigger is supplied from the MTU 33 to the AD conversion unit 32. In response to this, the A / D converter AD4 operates, and the switching element Q The collector-emitter voltage Vce is acquired. When this AD conversion process is completed, an AD conversion end interrupt is applied to the CPU core 30 (ST4).

＜ＡＤ変換終了割込みＡＤ＿ＩＮＴ＞
Ａ／ＤコンバータＡＤ４のＡＤ変換動作が終了すると、図８（ｂ）に示す割込み処理ＡＤ＿ＩＮＴによって制御演算が実行される。先ず、Ａ／ＤコンバータＡＤ１，ＡＤ４の出力値ａｄ１，ａｄ４を取得する（ＳＴ１０）。これらの値は、各々、ＰＷＭ波の立上り時と立下り時における、スイッチング素子Ｑのコレクタ−エミッタ間電圧Ｖｃｅを意味する。 <AD conversion end interrupt AD_INT>
When the AD conversion operation of the A / D converter AD4 is completed, the control calculation is executed by the interrupt process AD_INT shown in FIG. First, the output values ad1, ad4 of the A / D converters AD1, AD4 are acquired (ST10). These values mean the collector-emitter voltage Vce of the switching element Q when the PWM wave rises and falls, respectively.

そこで、次に、変換テーブルＴＢＬを検索して、コレクタ−エミッタ間電圧Ｖｃｅに対応するコレクタ電流Ｉｃを特定する。ここでは、ＰＷＭ波の立上り時の出力値ａｄ１に対応してＩ_ＳＴが特定され、ＰＷＭ波の立下り時の出力値ａｄ４に対応してＩ_ＥＤが特定されたことにする。 Therefore, next, the conversion table TBL is searched to identify the collector current Ic corresponding to the collector-emitter voltage Vce. Here, the I _ST is specified corresponds to the output value ad1 at the rise of the PWM wave, I _ED is that identified in response to the output value ad4 during the fall of the PWM wave.

続いて、Ａ／ＤコンバータＡＤ２の出力値ａｄ２（交流入力電圧Ｖａｃ（ｎ−１））を取得して、この制御サイクルにおける入力電圧Ｖａｃを特定する（ＳＴ１１）。そして、コイルのインダクタンス値ＬをＬ＝Ｖａｃ×Ｔｏｎ／（Ｉ_ＥＤ−Ｉ_ＳＴ）と算出する（ＳＴ１１）。コイルＬは、そこに流れる直流重畳電流（平均電流）に応じて、そのインダクタンス値が変化する場合が多いので、この実施例では、制御サイクル毎にインダクタンス値を算出している。 Subsequently, the output value ad2 (AC input voltage Vac (n-1)) of the A / D converter AD2 is acquired, and the input voltage Vac in this control cycle is specified (ST11). Then, the inductance value L of the coil is calculated as L = Vac × Ton / (I _ED −I _ST ) (ST11). Since the inductance value of the coil L often changes depending on the DC superimposed current (average current) flowing therethrough, in this embodiment, the inductance value is calculated for each control cycle.

続いて、電圧予測式Ｖａｃ（ｎ）＝２×Ｖａｃ（ｎ−１）−Ｖａｃ（ｎ−２）に基づいてＶａｃ（ｎ）を算出する（ＳＴ１２）。次に、Ａ／ＤコンバータＡＤ３の出力値ａｄ３（直流出力電圧Ｖｄｃ（ｎ−１））を取得する（ＳＴ１３）。 Subsequently, Vac (n) is calculated based on the voltage prediction formula Vac (n) = 2 × Vac (n−1) −Vac (n−2) (ST12). Next, the output value ad3 (DC output voltage Vdc (n-1)) of the A / D converter AD3 is acquired (ST13).

続いて、Ｉａｖ（ｎ）＝β×Ｖａｃ（ｎ）の計算によって、入力電流指令値Ｉａｖ（ｎ）を算出する（ＳＴ１４）。なお。必要な積算パラメータβの値は、図９に示すタイマ割込み処理ＴＭ＿ＩＮＴにおいて１ｍＳ毎に更新されて適宜なワークエリアに格納されている。 Subsequently, the input current command value Iav (n) is calculated by calculating Iav (n) = β × Vac (n) (ST14). Note that. A necessary value of the integration parameter β is updated every 1 mS in the timer interrupt process TM_INT shown in FIG. 9 and stored in an appropriate work area.

次に、ステップＳＴ１０の処理で特定されたコイル電流Ｉ_ＳＴ（＝Ｉｖ（ｎ−２））と、ステップＳＴ１１の処理で算出されたコイルのインダクタンス値Ｌと、ステップＳＴ１２の処理で取得された交流入力電圧値Ｖａｃ（ｎ−１）と、この制御サイクルにおける制御オン時間Ｔｏｎ（ｎ−１）と、直流出力電圧値Ｖｄｃ（ｉ）とに基づいて、（式５’）の判別式に基づいて、コイル充電開始電流Ｉｖ（ｎ−１）を算出する（ＳＴ１５）。そして、コイル充電開始電流Ｉｖ（ｎ−１）の値（正か否か）に応じて、連続モードとして制御すべきか不連続モードとして制御すべきかを決定する（ＳＴ１６）。なお、（式５’）に代えて（式５’’）の判別式を用いても良いのは、前述の通りである。 Next, the coil current I _ST (= Iv (n−2)) specified in the process in step ST10, the coil inductance value L calculated in the process in step ST11, and the alternating current acquired in the process in step ST12. Based on the input voltage value Vac (n−1), the control ON time Ton (n−1) in this control cycle, and the DC output voltage value Vdc (i), based on the discriminant of (Expression 5 ′) The coil charging start current Iv (n-1) is calculated (ST15). Then, according to the value (whether positive or not) of the coil charging start current Iv (n−1), it is determined whether the control should be controlled as the continuous mode or the discontinuous mode (ST16). As described above, the discriminant of (Equation 5 ″) may be used instead of (Equation 5 ′).

ここでＩｖ（ｎ−１）≦０であって不連続モードであった場合には、Ｉｖ（ｎ−１）＝０に設定すると共に、（式９’）または（式９’’）の演算式に基づいて制御オン時間Ｔｏｎ（ｎ）を算出する（ＳＴ１７）。一方、Ｉｖ（ｎ−１）＞であって連続モードであった場合には、（式１４’）（式１４’’）の演算式に基づいて制御オン時間Ｔｏｎ（ｎ）を算出する（ＳＴ１８）。 Here, when Iv (n−1) ≦ 0 and the discontinuous mode is set, Iv (n−1) = 0 is set and the calculation of (Expression 9 ′) or (Expression 9 ″) is performed. Based on the equation, the control ON time Ton (n) is calculated (ST17). On the other hand, if Iv (n−1)> and the continuous mode is set, the control on-time Ton (n) is calculated based on the arithmetic expression of (Expression 14 ′) (Expression 14 ″) (ST18). ).

そして、算出された制御オン時間Ｔｏｎ（ｎ）について、それが制御上限値と制御下限値を超えていないことを条件に、次回の制御サイクル（ｎ）の制御オン時間としてＰＷＭ用バッファ領域にＴｏｎ（ｎ）の値を設定する（ＳＴ１９）。このようにしてＰＷＭ用バッファに書込まれたＴｏｎ（ｎ）は、次の制御サイクル開始時の割込み時に使用され、ＭＴＵ３３のＴＧＲＢ＿０（チャネル０のジェネラルレジスタＢ）と、ＴＧＲＡ＿１（チャネル１のジェネラルレジスタＡ）にＴｏｎが書込まれる。 Then, on the condition that the calculated control ON time Ton (n) does not exceed the control upper limit value and the control lower limit value, the Ton in the PWM buffer area is set as the control ON time of the next control cycle (n). The value of (n) is set (ST19). The Ton (n) written in the PWM buffer in this way is used at the time of interruption at the start of the next control cycle, and MTG 33's TGRB_0 (channel 0 general register B) and TGRA_1 (channel 1 general register). Ton is written in A).

但し、算出された制御オン時間Ｔｏｎ（ｎ）が、上限値か下限値を超えている場合には、ＰＷＭ用バッファに、それぞれ制御上限値又は制御下限値を設定する。 However, when the calculated control ON time Ton (n) exceeds the upper limit value or the lower limit value, the control upper limit value or the control lower limit value is set in the PWM buffer.

＜タイマ割込みＴＭ＿ＩＮＴ＞
続いて、上記したＡＤ変換終了割込みＡＤ＿ＩＮＴとは独立して、１ｍＳ毎に開始されるタイマ割込みＴＭ＿ＩＮＴについて図９のフローチャートに基づいて説明する。 <Timer interrupt TM_INT>
Next, the timer interrupt TM_INT started every 1 mS independently of the above-described AD conversion end interrupt AD_INT will be described with reference to the flowchart of FIG.

タイマ割込みＴＭ＿ＩＮＴでは、先ず、Ａ／ＤコンバータＡＤ３の出力であるＶｄｃ（ｉ）を取得する（ＳＴ３０）。なお、Ａ／ＤコンバータＡＤ３は４５．６μＳ毎にＡＤ変換動作を実行するが、タイマ割込みＩＮＴ１では、ＡＤ変換された出力直流電圧を１ｍＳ毎に取得することになる。以下、取得した直流電圧をＶｄｃ（ｉ）と表現する。 In the timer interrupt TM_INT, first, Vdc (i), which is the output of the A / D converter AD3, is acquired (ST30). The A / D converter AD3 executes an AD conversion operation every 45.6 μS, but the timer interrupt INT1 acquires the AD converted output DC voltage every 1 mS. Hereinafter, the acquired DC voltage is expressed as Vdc (i).

次に、ＳＵＭ←ＳＵＭ＋Ｖｄｃ（ｉ）の演算を実行して、取得した出力直流電圧Ｖｄｃ（ｉ）の値をワークエリアの平均算出バッファＳＵＭに加算する（ＳＴ３１）。また、Ａ／ＤコンバータＡＤ２の出力である交流入力電圧Ｖａｃ（ｉ）を取得して（ＳＴ３２）、交流入力電圧Ｖａｃ（ｉ）と、メモリに保存されている波高最大値Ｖａｃ（ｐｋ）とを対比する（ＳＴ３３）。 Next, the calculation of SUM ← SUM + Vdc (i) is executed, and the acquired value of the output DC voltage Vdc (i) is added to the average calculation buffer SUM in the work area (ST31). Also, the AC input voltage Vac (i), which is the output of the A / D converter AD2, is acquired (ST32), and the AC input voltage Vac (i) and the peak value Vac (pk) stored in the memory are obtained. Contrast (ST33).

そして、Ｖａｃ（ｉ）＞Ｖａｃ（ｐｋ）であれば、Ｖａｃ（ｐｋ）←Ｖａｃ（ｉ）の演算によって、メモリに記憶されている波高最大値Ｖａｃ（ｐｋ）の値を更新する（ＳＴ３４）。このようにして交流入力電圧の波高値Ｖａｃ（ｐｋ）を求めた後、カウンタＣＴをデクリメント処理し（ＳＴ３５）、カウンタ値ＣＴがゼロか否かを判定する（ＳＴ３６）。 If Vac (i)> Vac (pk), the maximum wave height value Vac (pk) stored in the memory is updated by calculating Vac (pk) ← Vac (i) (ST34). After obtaining the peak value Vac (pk) of the AC input voltage in this way, the counter CT is decremented (ST35), and it is determined whether or not the counter value CT is zero (ST36).

ここで、カウンタ値ＣＴがＣＴ＝０となると、平均算出バッファＳＵＭの値を１／５００倍することで、出力直流電圧Ｖｄｃ（ｉ）の平均値を求める（ＳＴ３７）。そして、この平均値によって直流出力電圧Ｖｄｃを特定する（ＳＴ３８）。 Here, when the counter value CT becomes CT = 0, the average value of the output DC voltage Vdc (i) is obtained by multiplying the value of the average calculation buffer SUM by 1/500 (ST37). Then, the DC output voltage Vdc is specified by this average value (ST38).

このようにして直流出力電圧Ｖｄｃが求めれば、平均算出バッファＳＵＭとカウンタＣＴの値を初期設定し（ＳＴ３９）、Ｖｏ←Ｖａｃ（ｐｋ）＋αの演算によって出力直流電圧の基準値（目標値）Ｖｏを算出する（ＳＴ４０）。αは、入力交流電圧の波高値Ｖａｃ（ｐｋ）と比較した場合の、コイルＬにおける昇圧分である。そして、出力基準電圧Ｖｏと、計測値から得られる出力平均電圧Ｖｄｃとの差を算出する（ＳＴ４１）。具体的には、Ｖｅｒｒ（ｉ）←Ｖｏ−Ｖｄｃの演算を行う。 When the DC output voltage Vdc is obtained in this way, the values of the average calculation buffer SUM and the counter CT are initialized (ST39), and the reference value (target value) Vo of the output DC voltage is calculated by calculating Vo ← Vac (pk) + α. Is calculated (ST40). α is a boosted amount in the coil L when compared with the peak value Vac (pk) of the input AC voltage. Then, the difference between the output reference voltage Vo and the output average voltage Vdc obtained from the measured value is calculated (ST41). Specifically, Verr (i) ← Vo−Vdc is calculated.

以上の結果に基づき、ＰＩ制御による指令値βを算出してタイマ割込み処理ＩＮＴ１を終える（ＳＴ４２）。ここで、指令値βの算出は、β＝Ｖｅｒｒ（ｉ）×Ｋｐ＋｛Ｖｅｒｒ（ｉ）×Ｋｉ＋Ｖｅｒｒ（ｉ−１）’×Ｋｉ｝の演算式によるが、Ｖｅｒｒ（ｉ−１）’×Ｋｉは、前回（ｉ−１）の積分制御値であって、Ｖｅｒｒ（ｉ−１）’×Ｋｉ＝Ｖｅｒｒ（ｉ−１）×Ｋｉ＋Ｖｅｒｒ（ｉ−２）’×Ｋｉとして算出されていた値である。 Based on the above result, the command value β by the PI control is calculated, and the timer interrupt process INT1 is finished (ST42). Here, the calculation of the command value β is based on an arithmetic expression of β = Verr (i) × Kp + {Verr (i) × Ki + Verr (i−1) ′ × Ki}, where Verr (i−1) ′ × Ki is , The previous integration control value (i−1), which is a value calculated as Verr (i−1) ′ × Ki = Verr (i−1) × Ki + Verr (i−2) ′ × Ki.

以上、本発明の実施例について詳細に説明したが、具体的な記載内容は特に本発明を限定するものではない。例えば、図１の実施例の場合には、整流回路２に、単一の昇圧チョッパ４が接続される回路を例示したが、複数の昇圧チョッパ４ｉを整流回路２に並列接続して、昇圧チョッパ４ｉを構成する各スイッチング素子Ｑｉを、位相の異なる複数のＰＷＭ波で駆動する回路にも、本発明を好適に適用できるのは勿論である。 As mentioned above, although the Example of this invention was described in detail, the concrete description content does not specifically limit this invention. For example, in the embodiment of FIG. 1, a circuit in which a single boost chopper 4 is connected to the rectifier circuit 2 is illustrated. However, a plurality of boost choppers 4 i are connected in parallel to the rectifier circuit 2 to increase the boost chopper. Of course, the present invention can be suitably applied to a circuit in which each switching element Qi constituting 4i is driven by a plurality of PWM waves having different phases.

図１０は、３個の昇圧チョッパ４ａ〜４ｃを、整流回路２に並列接続した回路例であり、ここでは、ＩＧＢＴで構成されたスイッチング素子Ｑ１〜Ｑ３が、位相が１２０度ずつ遅れたＰＷＭ波（ＰＷＭ１〜ＰＷＭ３）で駆動される。この場合も、入力交流電圧Ｖａｃと、出力直流電圧Ｖｄｃと、各スイッチング素子Ｑ１〜Ｑ３のＶｃｅ（コレクタ−エミッタ間電圧）が計測される。 FIG. 10 is a circuit example in which three boost choppers 4a to 4c are connected in parallel to the rectifier circuit 2. Here, the switching elements Q1 to Q3 formed of IGBTs are PWM waves whose phases are delayed by 120 degrees. Driven by (PWM1 to PWM3). Also in this case, the input AC voltage Vac, the output DC voltage Vdc, and Vce (collector-emitter voltage) of each of the switching elements Q1 to Q3 are measured.

但し、簡易的には、全てのスイッチング素子Ｑ１〜Ｑ３のＶｃｅを計測するのではなく、スイッチング素子Ｑ１のみについて、そのＯＮ遷移時とＯＦＦ遷移時のＶｃｅを計測して、変換テーブルＴＢＬを参照することでコレクタ電流Ｉ_ＳＴ，Ｉ_ＥＤを特定し、その特定値Ｉ_ＳＴ，Ｉ_ＥＤに基づいて制御オン時間Ｔｏｎを算出したのでよい。 However, for simplicity, Vce of all the switching elements Q1 to Q3 is not measured, but only the switching element Q1 is measured for Vce at the time of ON transition and OFF transition, and the conversion table TBL is referred to. Thus, the collector currents I _ST and I _ED are specified, and the control on-time Ton is calculated based on the specified values I _ST and I _ED .

実施例に係るデジタルコンバータを示す回路ブロック図である。It is a circuit block diagram which shows the digital converter which concerns on an Example. ＩＧＢＴのＶｃｅ−Ｉｃ特性を図示したものである。The Vce-Ic characteristic of IGBT is illustrated. 制御周期とコイルの充放電動作との関係を説明するタイムチャートである。It is a time chart explaining the relationship between a control period and the charging / discharging operation | movement of a coil. ワンチップマイコンの内部構成を示すブロック図である。It is a block diagram which shows the internal structure of a one-chip microcomputer. ＡＤ変換部の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of an AD conversion part. ＭＴＵの内部構成を示すブロック図である。It is a block diagram which shows the internal structure of MTU. ＭＴＵの動作を説明するタイムチャートである。It is a time chart explaining operation | movement of MTU. ＭＴＵとＡＤ変換割込みの動作内容を示すフローチャートである。It is a flowchart which shows the operation | movement content of MTU and AD conversion interruption. タイマ割込みの動作内容を示すフローチャートである。It is a flowchart which shows the operation | movement content of a timer interruption. 別の実施例に係るデジタルコンバータを示す回路ブロック図である。It is a circuit block diagram which shows the digital converter which concerns on another Example.

Explanation of symbols

Ｌコイル
Ｑスイッチング素子（ＩＧＢＴ）
１デジタルコンバータ
２整流回路
３コンピュータ回路（ワンチップマイコン）
４昇圧チョッパ L Coil Q Switching element (IGBT)
1 Digital converter 2 Rectifier circuit 3 Computer circuit (one-chip microcomputer)
4 Boost chopper

Claims

A step-up chopper provided with a coil and a switching element, a rectifier circuit for supplying an input current to the coil, and a computer circuit for PWM controlling the switching element repeatedly in a predetermined control cycle,
A digital converter that performs PWM control with a different algorithm based on the determination result while determining whether the input current to the coil is a continuous mode that is not interrupted during the control cycle or a discontinuous mode that is interrupted during the control cycle,
The switching element includes an input terminal, an output terminal, and a common terminal,
The determination of the continuous mode or the discontinuous mode is made by measuring the coil charging start current of each control cycle, the AC input voltage to the boost chopper, and the DC output voltage of the boost chopper, and the PMW wave in each control cycle. Determined based on the control time and the inductance value of the coil,
The digital converter according to claim 1, wherein the coil charging start current is determined based on a voltage measurement value between an output terminal and a common terminal of the switching element.

2. The digital converter according to claim 1, wherein the inductance value of the coil is determined based on a measured voltage value between the output terminal and the common terminal at the time of ON transition and OFF transition of the switching element.

The digital converter according to claim 1 or 2, wherein a relationship between a value of a current flowing through the switching element and a voltage value between an output terminal and a common terminal of the switching element is specified in advance and stored in a computer circuit. .

The digital converter according to any one of claims 1 to 3, wherein a control time Ton (n) of the PMW control is determined by a pair of arithmetic expressions selected corresponding to a determination result of the continuous mode or the discontinuous mode. .