JPH09271176A - Power-system linked inverter device, and waveform generating device - Google Patents

Power-system linked inverter device, and waveform generating device

Info

Publication number
JPH09271176A
JPH09271176A JP8076889A JP7688996A JPH09271176A JP H09271176 A JPH09271176 A JP H09271176A JP 8076889 A JP8076889 A JP 8076889A JP 7688996 A JP7688996 A JP 7688996A JP H09271176 A JPH09271176 A JP H09271176A
Authority
JP
Japan
Prior art keywords
power
output
voltage
phase
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8076889A
Other languages
Japanese (ja)
Other versions
JP3391178B2 (en
Inventor
Makoto Kasugai
誠 春日井
Naoki Nishio
直樹 西尾
Eiji Ichikawa
英治 市川
Kazunori Sakanobe
和憲 坂廼辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP07688996A priority Critical patent/JP3391178B2/en
Publication of JPH09271176A publication Critical patent/JPH09271176A/en
Application granted granted Critical
Publication of JP3391178B2 publication Critical patent/JP3391178B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/56Power conversion systems, e.g. maximum power point trackers

Abstract

PROBLEM TO BE SOLVED: To reduce the harmonic components of a sine wave current of a power-system linked power converting means, by generating the output voltage command value of the power converting means so as to add to it the correcting quantity for correcting the originating raising or lowering portion of an actual power system voltage from a control delay time generated in the term extending from the sensing of the AC power system voltage to the outputting of the power converting means voltage. SOLUTION: A correcting means 23 for generating a correcting quantity >=V output a carrying portion of a power system voltage Vs as the correction quantity >=V. The varying portion ΔV occurs in the term extending from the time when the phase of a commercial AC power system 2 is sensed until a power converting circuit 3 outputs a voltage obtained as an output voltage reference. That is, the correcting means 23 has both a phase leading means 24 for leading by θ/2 the phase of a normalized sine wave signal S2 whose phase and period are sensed from the power system voltage Vs and which is in phase with the voltage Vs and a sampling-time outputting means 25. The correcting quantity ΔV is added to the instantaneous value Vs of the power system voltage toe obtain a corrected command value Vs * of the power system voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、太陽光発電やバイ
オガス発電等の直流電力を交流電力に変換し、交流電力
系統に系統連系させて電力を供給する系統連系インバー
タ装置及び波形発生装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a grid interconnection inverter device and a waveform generator for converting direct current power such as solar power generation and biogas power generation into alternating current power and connecting the system to an alternating current power system to supply power. It relates to the device.

【0002】[0002]

【従来の技術】上記この種の系統連系インバータ装置と
しては、例えば太陽電池が発電した直流電力を系統連系
インバータ装置により交流電力に変換して、交流電力系
統とともに負荷に電力を供給するものがある。太陽電池
で発電される電力は通常においては負荷で消費される
が、余剰電力がある場合には交流電力系統に送電(逆潮
流)され、また電力が不足する場合には交流電力系統か
ら不足分の電力が補われる。
2. Description of the Related Art An example of a grid interconnection inverter device of this type is one in which DC power generated by a solar cell is converted into AC power by a grid interconnection inverter device to supply power to a load together with an AC power system. There is. The power generated by the solar cell is normally consumed by the load, but if there is surplus power, it is transmitted to the AC power system (reverse power flow). Power is supplemented.

【0003】従来の系統連系インバータ装置は、例えば
図13に示すように太陽電池で発電された直流電力を電
力変換回路100で交流電力に変換し、その交流電力を
フィルタ101及び変圧器102を介して交流電力系統
103に供給するものである。この系統連系インバータ
装置では、交流電力系統103の系統電圧は計器用変圧
器104により検出され、フィルタ回路105を介して
系統電圧に対して位相のない正弦波信号Vs(sinω
t)が形成され、制御手段に入力される。制御手段によ
り、この正弦波信号Vsに、電流最大値相当の一定量の
電流振幅基準値Im*が乗算器106により乗算され電
流基準値I*が得られる。
In a conventional grid-connected inverter device, for example, as shown in FIG. 13, a DC power generated by a solar cell is converted into AC power by a power conversion circuit 100, and the AC power is supplied to a filter 101 and a transformer 102. The power is supplied to the AC power system 103 via the AC power system 103. In this system interconnection inverter device, the system voltage of the AC power system 103 is detected by the instrument transformer 104, and the sine wave signal Vs (sinω) having no phase with respect to the system voltage is detected via the filter circuit 105.
t) is formed and input to the control means. The control means multiplies this sine wave signal Vs by a fixed amount of current amplitude reference value Im * corresponding to the maximum current value by the multiplier 106 to obtain the current reference value I *.

【0004】電流基準値I*は電力変換回路100の出
力側に接続された変流器107によって検出された電流
検出値Isと比較され、その偏差ΔIが制御手段の比例
積分増幅器108によって増幅される。この比例積分増
幅器108の出力と、正弦波信号Vsとの加算により出
力電圧基準値V*得られ、この出力電圧基準値V*に従
ってPWM制御器109を介して電力変換回路100の
スイッチング素子が制御される。これにより、電力変換
回路100は出力電流Isが電流振幅基準値Im*に対
応する電力指令値となるように運転される。この場合、
出力電流Isは交流電力系統103と同じ位相の正弦波
電流であり、力率1の運転が可能となる。
The current reference value I * is compared with the current detection value Is detected by the current transformer 107 connected to the output side of the power conversion circuit 100, and its deviation ΔI is amplified by the proportional-integral amplifier 108 of the control means. It An output voltage reference value V * is obtained by adding the output of the proportional-plus-integral amplifier 108 and the sine wave signal Vs, and the switching element of the power conversion circuit 100 is controlled via the PWM controller 109 according to the output voltage reference value V *. To be done. Thereby, the power conversion circuit 100 is operated so that the output current Is becomes the power command value corresponding to the current amplitude reference value Im *. in this case,
The output current Is is a sine wave current having the same phase as that of the AC power system 103, and operation with a power factor of 1 is possible.

【0005】制御手段の上述のような制御動作に必要な
直流電源は、電源回路により電力変換回路100の交流
出力から生成され、制御手段やPWM制御器109に供
給される。電源回路は、コンデンサインプット型の回路
構成のものが多く採用されており、受給点から得た交流
電力を整流し、電解コンデンサで平滑し、降圧回路によ
り降圧してPWM制御器109を駆動するための±15
Vの電源と制御手段に必要な+5Vの電源を作り出し、
制御手段及びPWM制御器109に供給している。
The DC power supply required for the above control operation of the control means is generated from the AC output of the power conversion circuit 100 by the power supply circuit and supplied to the control means and the PWM controller 109. A capacitor input type circuit configuration is often used as a power supply circuit to drive the PWM controller 109 by rectifying the AC power obtained from the receiving point, smoothing it with an electrolytic capacitor, and stepping it down with a step-down circuit. ± 15
Create the + 5V power supply required for the V power supply and control means,
It is supplied to the control means and the PWM controller 109.

【0006】電力変換回路100の出力電流を交流電力
系統103と同じ位相の整った波形の正弦波電流とする
には、検出した系統電圧に対して位相のない正規化され
た正弦波信号を生成する必要があり、例えば、図14に
示すような正弦波出力装置が適用されている系統連系イ
ンバータ装置もある。この正弦波出力装置は、系統電圧
(図15の1)を入力し、基準電圧0Vと比較し、入力
した交流電圧の極性を出力する電圧比較器200と、時
間計測をする基準となる一定周波数のクロック信号(図
15の3)を出力する発振器201を備えている。電圧
比較器200は、入力した交流電圧が0Vより高いとき
はHを出力し、低いときはLを出力するのでその出力波
形は図15の2に示すようになる。電圧比較器200の
出力と、発振器201からのクロック信号は立上り検出
器202に入力される。
In order to make the output current of the power conversion circuit 100 a sine wave current having a waveform with the same phase as the AC power system 103, a normalized sine wave signal having no phase with respect to the detected system voltage is generated. There is also a grid-connected inverter device to which a sine wave output device as shown in FIG. 14 is applied. This sine wave output device inputs a system voltage (1 in FIG. 15), compares it with a reference voltage of 0 V, outputs a polarity of the input AC voltage, and a constant frequency serving as a reference for time measurement. The oscillator 201 for outputting the clock signal (3 in FIG. 15) is provided. The voltage comparator 200 outputs H when the input AC voltage is higher than 0 V, and outputs L when the input AC voltage is low, so that the output waveform is as shown by 2 in FIG. The output of the voltage comparator 200 and the clock signal from the oscillator 201 are input to the rising edge detector 202.

【0007】立上り検出器202は、電圧比較器200
の出力の立上がり時に、図15の4に示すようなパルス
を発生する。立上り検出器202の出力と発振器201
のクロック信号は現在時間カウンタ203に入力され、
現在時間カウンタ203は、立上り検出器202のパル
スで0にクリアされ、発振器201のクロック信号で値
を増分するので、その出力波形は図15の5のようにな
る。この現在時間カウンタ203の出力の最大値(0に
クリアされる直前の最大値)が、立上り検出器202の
パルスで周期レジスタ204に保持されるようになって
いる(図15の6)。現在時間カウンタ203の出力は
除算器205によって周期レジスタ204の出力で割ら
れ、入力信号の周期に対する現在の位相(図15の7)
が、サインテーブル206に出力される。サインテーブ
ル206は位相の信号を入力して正弦計算値を出力する
ルークアップテーブルであり、現在の位相に対する図1
5の8に示す正弦波を出力する。
The rising edge detector 202 is a voltage comparator 200.
At the rise of the output of, the pulse as shown by 4 in FIG. 15 is generated. Output of rising edge detector 202 and oscillator 201
Clock signal is input to the current time counter 203,
The present time counter 203 is cleared to 0 by the pulse of the rise detector 202 and increments its value by the clock signal of the oscillator 201, so that its output waveform is as shown by 5 in FIG. The maximum value of the output of the present time counter 203 (the maximum value immediately before being cleared to 0) is held in the period register 204 by the pulse of the rising edge detector 202 (6 in FIG. 15). The output of the current time counter 203 is divided by the output of the period register 204 by the divider 205 to obtain the current phase with respect to the period of the input signal (7 in FIG. 15).
Is output to the signature table 206. The sine table 206 is a rook-up table that inputs a phase signal and outputs a sine calculation value.
The sine wave shown in 8 of 5 is output.

【0008】これにより、系統電圧に同期した正弦波が
得られる。図15では分り易くするために発振器201
の出力を低く表わしているので、得られる正弦波も時間
軸方向分解能の低いものとなっているが、実際には発振
器201の出力は十分な高周波にされているので歪みの
少ない正弦波が得られるものである。
As a result, a sine wave synchronized with the system voltage can be obtained. The oscillator 201 is shown in FIG.
, The obtained sine wave also has low resolution in the time-axis direction, but in reality, the output of the oscillator 201 is set to a sufficiently high frequency so that a sine wave with little distortion is obtained. It is what is done.

【0009】[0009]

【発明が解決しようとする課題】上記のような従来の系
統連系インバータ装置では、上述のように電力変換回路
100の出力電圧基準値V*を、電流振幅基準値Im*
と交流電力系統103から検出した正弦波信号Vsの積
によって得られた電流基準値I*と電流検出値Isの偏
差ΔI(I*−Is)を比例積分増幅し、交流電力系統
103から検出した実際の系統電圧Vsを加算して得て
いる。
In the conventional grid-connected inverter device as described above, the output voltage reference value V * of the power conversion circuit 100 is changed to the current amplitude reference value Im * as described above.
And the deviation ΔI (I * -Is) between the current reference value I * and the detected current value Is obtained by the product of the sine wave signal Vs detected from the AC power system 103 are proportionally and integral amplified and detected from the AC power system 103. It is obtained by adding the actual system voltage Vs.

【0010】しかしながら、系統電圧から交流電力系統
103の位相を検出してから、出力電圧基準値V*によ
る出力を電力変換回路100が出力するまでには、制御
手段における演算遅れ時間があり、電力変換手段100
が電圧を出力した時には、実際の系統電圧の位相は既
に、演算遅れ時間の分だけ位相が進んでいる。このよう
な場合には、整った綺麗な電流を交流電力系統103に
供給することは困難になる。
However, there is a calculation delay time in the control means between the detection of the phase of the AC power system 103 from the system voltage and the output of the power conversion circuit 100 by the output voltage reference value V *, and the Conversion means 100
When the voltage is output, the phase of the actual system voltage has already advanced by the operation delay time. In such a case, it becomes difficult to supply a neat and clean current to the AC power system 103.

【0011】即ち、出力電圧基準値V*を、電流基準値
I*と電流検出値Isと系統電圧Vsとにより表わす
と、V*=Vs+PI(I*−Is)である。ここでP
Iは比例積分定数である。通常は、制御手段のサンプリ
ング周波数を、系統電圧の周波数(50Hz,60H
z)に対して十分高い周波数(例えば20kHz)とし
て制御している。系統電圧が上昇中の時は、図16に拡
大して示すように、サンプリング時間における時間t1
の時に交流電力系統103に電流値it1*(A)流す
ために、時間t0の時に検出した電流検出値it0とi
t1*の偏差ΔI(ΔI=it1*−it0)と比例積
分定数PIとの積が、時間t1の時に交流電力系統10
3にit1*(A)流すために、系統電圧Vsより出力
電圧基準値V*を上げる分である。
That is, when the output voltage reference value V * is represented by the current reference value I *, the current detection value Is and the system voltage Vs, V * = Vs + PI (I * -Is). Where P
I is a proportional integral constant. Normally, the sampling frequency of the control means is set to the frequency of the system voltage (50Hz, 60H
z) is controlled as a sufficiently high frequency (for example, 20 kHz). When the system voltage is increasing, as shown in an enlarged view in FIG. 16, the time t1 in the sampling time is increased.
In order to flow the current value it1 * (A) into the AC power system 103 at the time, the current detection values it0 and i detected at the time t0
When the product of the deviation ΔI (ΔI = it1 * -it0) of t1 * and the proportional integral constant PI is time t1, the AC power system 10
In order to pass it1 * (A) to 3, the output voltage reference value V * is raised from the system voltage Vs.

【0012】ところが、実際にit1*(A)流すつも
りが、時間t1の時には実際の系統電圧Vsはt1の時
より大きくなっているため、ラインインピーダンスに対
して電力変換回路100の出力電圧が不足し、it1*
(A)流すことはできない。従って、実際の電力変換回
路100の出力電流Isが、理想とする電流指令値I*
(t1)よりも減少し、次の時間t2の時に流すべく電
流指令値I*(t2)との偏差ΔI(it2*−it
1)が増えることになる。
However, although it is actually intended to flow it1 * (A), at time t1, the actual system voltage Vs is larger than at time t1, so the output voltage of the power conversion circuit 100 is insufficient with respect to the line impedance. And it1 *
(A) It cannot be flushed. Therefore, the actual output current Is of the power conversion circuit 100 is the ideal current command value I *.
The deviation ΔI (it2 * -it) from the current command value I * (t2) is to be reduced at the time t2, which is smaller than (t1).
1) will increase.

【0013】また、系統電圧が下降中の時は、図17に
拡大して示すように、サンプリング時間における時間t
1の時に交流電力系統103に電流値it1*(A)流
すために、時間t0の時に検出した電流検出値it0と
it1*の偏差ΔI(it1*−it0)と比例積分定
数PIとの積(系統電圧下降中はΔI<0)が、時間t
1の時に交流電力系統103にit1*(A)流すため
に、系統電圧Vsより出力電圧基準値V*を下げる分で
ある。
Further, when the system voltage is decreasing, as shown in an enlarged view in FIG.
In order to flow the current value it1 * (A) in the AC power system 103 when the value is 1, the product of the deviation ΔI (it1 * -it0) between the detected current value it0 and it1 * detected at the time t0 and the proportional integral constant PI ( ΔI <0) while the system voltage is decreasing, but at time t
When it is 1, the output voltage reference value V * is lowered from the system voltage Vs in order to flow it1 * (A) to the AC power system 103.

【0014】ところが、この場合も実際にはit1*
(A)流すつもりが、時間t1の時には、実際の系統電
圧Vsはt1の時より小さくなっているため、電力変換
回路100の出力電圧と系統電圧との電位差が増えてい
るため交流電力系統103に電流が多く流れ、実際の電
力変換回路100の出力電流Isが、理想とする電流指
令値I*(t1)よりも増え、次の時間t2の時に流す
べく電流指令値I*(t2)との偏差ΔI(it2*−
it1)が増えることになる。
However, in this case as well, it1 * is actually
(A) Although it is intended to flow, at time t1, the actual system voltage Vs is smaller than at time t1, and therefore the potential difference between the output voltage of the power conversion circuit 100 and the system voltage increases, so the AC power system 103 A large amount of current flows, the actual output current Is of the power conversion circuit 100 increases more than the ideal current command value I * (t1), and the current command value I * (t2) is supplied at the next time t2. Deviation of ΔI (it2 *-
It1) will increase.

【0015】このように制御に使う制御量である偏差Δ
Iが増加すると演算の誤差が増すため、結果的には交流
電力系統103に流す正弦波電流の高調波成分が増加す
ることになり、整った綺麗な電流を交流電力系統103
に供給することが困難になる。
As described above, the deviation Δ which is the control amount used for the control
As I increases, the calculation error increases. As a result, the harmonic component of the sine wave current flowing in the AC power system 103 increases, and a clean and tidy current is supplied to the AC power system 103.
Difficult to supply to.

【0016】また、制御手段の動作に必要な電源を作る
電源回路の電力の受給点が、フィルタ101より後方の
交流電力系統103側におかれているため、電源回路の
電流リップル分が電源回路の受給点より流れ込み電流波
形の高調波成分が増加してしまうといった問題点もあ
る。
Further, since the power receiving point of the power supply circuit for producing the power supply necessary for the operation of the control means is located on the side of the AC power system 103 behind the filter 101, the current ripple of the power supply circuit is the power ripple. There is also a problem that the harmonic components of the current waveform flowing in from the receiving point of are increased.

【0017】また、電力変換回路100の出力の制御に
必要な正弦波を生成する従来の正弦波出力装置において
は、入力した系統電圧のゼロクロス付近にノイズが乗っ
た場合(図18の1)、周期レジスタ204の内容が小
さくなり、除算器205の出力の位相は図18の7のよ
うに大きくなって、サインテーブル206の出力は図1
8の8に示すように周波の高いサイン波形を出力してし
まう。この波形は入力電圧とは全く異る出力であり、電
力変換回路100の適正な制御には不都合な信号が生成
されることになる。
Further, in the conventional sine wave output device for generating a sine wave necessary for controlling the output of the power conversion circuit 100, when noise is present near the zero cross of the input system voltage (1 in FIG. 18), The contents of the period register 204 become smaller, the phase of the output of the divider 205 becomes larger as shown by 7 in FIG. 18, and the output of the sine table 206 becomes as shown in FIG.
A sine waveform with a high frequency is output as shown in 8 of 8. This waveform is an output that is completely different from the input voltage, and a signal that is inconvenient for proper control of the power conversion circuit 100 will be generated.

【0018】この正弦波出力装置で時間軸方向分解能を
上げるには、発振器201の出力の周波数を高くする必
要がある。例えば、時間軸方向分解能を1μ秒とし、5
0Hzの電源周期の20m秒まで計測するには、現在時
間カウンタ203及び周期レジスタ204は最低15B
IT必要となり、実際には時間軸方向分解能を上げるこ
とはかなり難しい。
In order to improve the time-axis direction resolution with this sine wave output device, it is necessary to increase the frequency of the output of the oscillator 201. For example, if the time-axis direction resolution is 1 μsec, 5
To measure up to 20 msec of the power supply cycle of 0 Hz, the current time counter 203 and the cycle register 204 are at least 15B.
IT is required, and it is actually difficult to improve the time-axis direction resolution.

【0019】本発明は上記した従来の問題点を解消する
ためになされたもので、その課題とするところは、高調
波成分の少ない波形精度の高い電流を交流電力系統へ供
給できる系統連系インバータ装置を得ることであり、波
形精度を高めるための波形発生装置を得ることである。
The present invention has been made in order to solve the above-mentioned conventional problems, and its object is to provide a grid interconnection inverter capable of supplying a current with a high waveform accuracy with few harmonic components to an AC power system. It is to obtain a device, and to obtain a waveform generator for improving waveform accuracy.

【0020】[0020]

【課題を解決するための手段】前記課題を達成するため
に請求項1に係る系統連系インバータ装置は、電力変換
手段に対する出力電圧指令値を、電流指令値と、実際の
電流値との偏差を比例積分増幅し、実際の系統電圧を加
算して得る時に、系統電圧に制御遅れ時間による実際の
系統電圧の上昇分、下降分を補正する補正量を加えて電
力変換手段に対する出力電圧指令値を生成するようにし
たものである。
In order to achieve the above object, a grid interconnection inverter device according to a first aspect of the present invention provides an output voltage command value for a power conversion means, a deviation between a current command value and an actual current value. Is obtained by adding the actual system voltage by proportional-integral amplification, and adding the correction amount for correcting the actual system voltage increase and decrease due to the control delay time to the system voltage to obtain the output voltage command value for the power conversion means. Is generated.

【0021】前記課題を達成するために請求項2に係る
系統連系インバータ装置は、電力変換手段に対する出力
電圧指令値を、電流指令値と、実際の電流値との偏差を
比例積分増幅し、実際の系統電圧を加算して得る時に、
交流電力系統の系統電圧の位相と周波数とから系統電圧
に同期した正規化された正弦波信号を生成し、この正弦
波信号の位相をπ/2進相させた正弦波信号を用いて制
御遅れ時間による実際の系統電圧の上昇分・下降分を補
正する補正量を加えて上記電力変換手段に対する出力電
圧指令値を生成するようにしたものである。
In order to achieve the above object, a system interconnection inverter device according to a second aspect of the present invention proportionally-integrates and amplifies a deviation between a current command value and an actual current value for an output voltage command value for the power conversion means, When adding the actual system voltage,
A normalized sine wave signal that is synchronized with the system voltage is generated from the phase and frequency of the system voltage of the AC power system, and a control delay is performed using a sine wave signal that is the phase of this sine wave signal made π / binary. The output voltage command value for the power conversion means is generated by adding a correction amount for correcting the actual rise / fall of the system voltage due to time.

【0022】前記課題を達成するために請求項3に係る
系統連系インバータ装置は、交流電力系統に接続され、
直流電力を交流電力に変換し出力する電力変換手段と、
この電力変換手段に交流電力系統の系統周波数と系統電
圧に同期した交流電力を発生させる制御手段とを備えた
系統連系インバータ装置について、その制御手段の制御
動作に必要な電力を生成する電源回路をコンデンサイン
プット型の回路構成とし、その電源回路の電力の受給点
を、電力変換手段に対する電流指令値を得るために設け
られた電力変換手段の出力電流を検出する電流検出部の
近傍にしたものである。
In order to achieve the above object, the grid-connected inverter device according to claim 3 is connected to an AC power system,
Power conversion means for converting DC power into AC power and outputting the AC power,
A power supply circuit that generates electric power necessary for the control operation of the power conversion means, in a grid interconnection inverter device including control means for generating AC power synchronized with the grid frequency and grid voltage of the AC power grid. Is a capacitor input type circuit configuration, and the power receiving point of the power supply circuit is in the vicinity of a current detection unit for detecting the output current of the power conversion unit provided to obtain a current command value for the power conversion unit. Is.

【0023】前記課題を達成するために請求項4に係る
系統連系インバータ装置は、交流電力系統に接続され、
直流電力を交流電力に変換し出力する電力変換手段を、
交流電力系統の系統電圧から系統周波数とゼロクロス点
を測定する位相検出手段と、この位相検出手段により得
られた系統位相により正規化された正弦波を生成する正
弦波発生手段とを備えた制御手段により、交流電力系統
の系統周波数と系統電圧に同期した交流電力を発生させ
るようにした系統連系インバータ装置であって、その位
相検出手段を、系統電圧を入力信号として入力し、この
入力信号を一定時間間隔でデジタル信号に変換するA/
D変換器と、このA/D変換器のデジタル信号の出力を
一定の過去に亘り記憶するとともに、記憶したデジタル
信号をサンプリング周期毎に記憶内容を更新するデータ
バッファと、このデータバッファ内のデジタル信号を入
力し、これらの平均値を抽出する平均値検出器と、デー
タバッファ内のデジタル信号によるデータそれぞれにつ
いて、仮定原点からの時間を乗算し、加算した結果を上
記仮定原点からの時間の自乗和で割ることにより傾きを
検出する傾き検出器と、データバッファの出力と、平均
値検出器の信号を入力して、入力信号のゼロクロス点を
求めるゼロクロス検出器とを備えたものである。
In order to achieve the above object, the grid-connected inverter device according to claim 4 is connected to an AC power system,
A power conversion means for converting DC power into AC power and outputting it.
Control means provided with phase detection means for measuring a system frequency and a zero-cross point from the system voltage of the AC power system, and sine wave generation means for generating a sine wave normalized by the system phase obtained by the phase detection means. According to the present invention, a system interconnection inverter device configured to generate AC power synchronized with a system frequency and a system voltage of an AC power system, the phase detection means of which inputs the system voltage as an input signal and outputs this input signal. A / to convert to digital signal at regular time intervals
A D converter, a data buffer that stores the digital signal output of this A / D converter for a certain period of time, and updates the stored contents of the stored digital signal at each sampling cycle, and a digital buffer in this data buffer. A signal is input and the average value detector that extracts these average values and each of the digital signal data in the data buffer is multiplied by the time from the hypothetical origin, and the addition result is the square of the time from the hypothetical origin. It is provided with a slope detector for detecting a slope by dividing by a sum, a data buffer output, and a zero-cross detector for inputting a signal of an average value detector to obtain a zero-cross point of the input signal.

【0024】前記課題を達成するために請求項5に係る
系統連系インバータ装置は、請求項4にかかる前記手段
におけるゼロクロス検出器に、ゼロクロス検出器の出力
により起動され、平均値検出器と傾き検出器の信号によ
り入力信号のゼロクロスまでの時間を計測する交点検出
器と、この交点検出器の出力により初期化され、処理の
周期毎に処理周期を加算する現在時間レジスタと、交点
検出器の出力と、現在時間レジスタの内容から入力信号
の周期を計算して保持する周期レジスタと、現在時間レ
ジスタの出力を周期レジスタの出力で除算して入力信号
の現在の位相を検出する除算器とを接続したものであ
る。
In order to achieve the above-mentioned object, a grid interconnection inverter device according to a fifth aspect of the present invention is such that the zero-cross detector in the means according to the fourth aspect is activated by the output of the zero-cross detector, and an average value detector and a slope are obtained. An intersection detector that measures the time to the zero crossing of the input signal by the signal of the detector, a current time register that is initialized by the output of this intersection detector and adds the processing cycle for each processing cycle, and the intersection detector An output, a period register that calculates and holds the period of the input signal from the contents of the current time register, and a divider that divides the output of the current time register by the output of the period register to detect the current phase of the input signal. It is connected.

【0025】前記課題を達成するために請求項6に係る
系統連系インバータ装置は、請求項5に係る前記手段に
おける除算器に、除算器の出力である入力信号の現在の
位相を入力して、その位相に対応した正弦のデータを読
み出すサインテーブルを備えたものである。
In order to achieve the above object, the grid interconnection inverter device according to a sixth aspect of the present invention inputs the present phase of the input signal, which is the output of the divider, to the divider in the means according to the fifth aspect. , A sine table for reading out sine data corresponding to the phase.

【0026】前記課題を達成するために請求項7に係る
波形発生装置は、交流系統の電圧から周波数とゼロクロ
ス点を測定する位相検出手段と、この位相検出手段によ
り得られた位相により正規化された正弦波を生成する正
弦波発生手段とを、上記電圧を入力信号として入力し、
この入力信号を一定時間間隔でデジタル信号に変換する
A/D変換器と、このA/D変換器のデジタル信号の出
力を一定の過去に亘り記憶するとともに、記憶したデジ
タル信号をサンプリング周期毎に記憶内容を更新するデ
ータバッファと、このデータバッファ内のデジタル信号
を入力し、これらの平均値を抽出する平均値検出器と、
上記データバッファ内のデジタル信号によるデータそれ
ぞれについて、仮定原点からの時間を乗算し、加算した
結果を上記仮定原点からの時間の自乗和で割ることによ
り傾きを検出する傾き検出器と、上記データバッファの
出力と、上記平均値検出器の信号を入力して、上記入力
信号のゼロクロス点を求めるゼロクロス検出器と、この
ゼロクロス検出器の出力により起動され、上記平均値検
出器と上記傾き検出器の信号により上記入力信号のゼロ
クロスまでの時間を計測する交点検出器と、この交点検
出器の出力により初期化され、処理の周期毎に処理周期
を加算する現在時間レジスタと、上記交点検出器の出力
と、上記現在時間レジスタの内容から上記入力信号の周
期を計算して保持する周期レジスタと、上記現在時間レ
ジスタの出力を上記周期レジスタの出力で除算して入力
信号の現在の位相を検出する除算器と、上記除算器の出
力である入力信号の現在の位相を入力して、その位相に
対応した波形のデータを読み出すテーブルとにより構成
したものである。
In order to achieve the above object, a waveform generator according to a seventh aspect of the present invention is a phase detecting means for measuring a frequency and a zero cross point from a voltage of an AC system, and a phase obtained by the phase detecting means is normalized. And a sine wave generating means for generating a sine wave, by inputting the voltage as an input signal,
An A / D converter that converts this input signal into a digital signal at fixed time intervals, and the output of the digital signal of this A / D converter is stored for a certain period of time, and the stored digital signal is sampled at each sampling cycle. A data buffer for updating the stored content, an average value detector for inputting the digital signal in the data buffer and extracting the average value of these,
A slope detector that detects the slope by multiplying the time from the hypothetical origin for each of the digital signal data in the data buffer and dividing the added result by the sum of squares of the time from the hypothetical origin, and the data buffer. The output of, and the signal of the average value detector is input, a zero-cross detector that obtains the zero-cross point of the input signal, and the output of this zero-cross detector is activated, and the average value detector and the inclination detector An intersection detector that measures the time until the zero crossing of the input signal by a signal, a current time register that is initialized by the output of this intersection detector, and adds the processing cycle for each processing cycle, and the output of the intersection detector The cycle register that calculates and holds the cycle of the input signal from the contents of the current time register, and the output of the current time register. A table that inputs the current phase of the input signal that is the output of the divider and the divider that detects the current phase of the input signal by dividing by the output of the period register and reads the waveform data corresponding to that phase. It is composed of and.

【0027】[0027]

【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。 発明の実施の形態1.図1はこの実施の形態1の系統連
系インバータ装置を適用した系統連系型太陽光発電シス
テムを示した構成図である。この系統連系型太陽光発電
システムでは、太陽電池1は系統連系インバータ装置に
接続され、系統連系インバータ装置は、PWM制御(パ
ルス幅変調制御)によって、太陽電池1が発電した直流
電力を50Hz/60Hzの交流電力に変換して、商用
交流電力系統2に供給するように構成されている。
Embodiments of the present invention will now be described with reference to the drawings. First Embodiment of the Invention FIG. 1 is a configuration diagram showing a grid-connected photovoltaic power generation system to which the grid-connected inverter device according to the first embodiment is applied. In this grid-connected solar power generation system, the solar cell 1 is connected to a grid-connected inverter device, and the grid-connected inverter device outputs DC power generated by the solar cell 1 by PWM control (pulse width modulation control). It is configured to be converted to AC power of 50 Hz / 60 Hz and supplied to the commercial AC power system 2.

【0028】系統連系インバータ装置は、電力変換回路
3、制御回路4、連系用開閉器5を主体に構成されてい
る。電力変換回路3は、IGBTブリッジとして、4つ
のスイッチングトランジスタQ1〜Q4により構成さ
れ、各スイッチングトランジスタQ1〜Q4にはそれぞ
れフライホイールダイオードが逆極性に接続され、各ス
イッチングトランジスタQ1〜Q4は、ゲートドライブ
信号を生成するPWM制御器6により、一相分のスイッ
チングトランジスタQ1,Q4、Q3,Q2が同時にO
Nすることのないように交互にON/OFF駆動され
る。電力変換回路3の入力側には太陽電池1側から順
に、逆流防止用のダイオード7、入力側ノイズフィルタ
8、入力コンデンサ9、昇圧チョッパ回路10、入力コ
ンデンサ11がそれぞれ接続されている。また、電力変
換回路3の出力側は、出力フィルタとしてのチョークコ
イル12、平滑コンデンサ13、出力側ノイズフィルタ
14、連系用開閉器5を介して商用交流電力系統2に接
続されている。
The system interconnection inverter device is mainly composed of a power conversion circuit 3, a control circuit 4, and an interconnection switch 5. The power conversion circuit 3 is composed of four switching transistors Q1 to Q4 as an IGBT bridge, flywheel diodes are connected in reverse polarity to the respective switching transistors Q1 to Q4, and the respective switching transistors Q1 to Q4 are gate driven. By the PWM controller 6 which generates a signal, the switching transistors Q1, Q4, Q3 and Q2 for one phase are simultaneously turned on.
It is driven ON / OFF alternately so that it does not occur N times. A diode 7 for backflow prevention, an input side noise filter 8, an input capacitor 9, a step-up chopper circuit 10, and an input capacitor 11 are sequentially connected to the input side of the power conversion circuit 3 from the solar cell 1 side. The output side of the power conversion circuit 3 is connected to the commercial AC power system 2 via a choke coil 12 as an output filter, a smoothing capacitor 13, an output side noise filter 14, and an interconnection switch 5.

【0029】逆流防止用のダイオード7は、太陽電池1
側へ電流が流れるのを阻止し、入力側ノイズフィルタ8
は、電力変換回路3内部で発生するノイズが、外部に流
出することを防止する。入力コンデンサ9は、太陽電池
1から流れる直流電流のリプル分を少なくする働きをす
る。昇圧チョッパ回路10は、商用交流電力系統2に連
系するために太陽電池1の電圧を昇圧し、IGBT15
により所定の電圧になるようにチョッピング幅が制御さ
れる。電力変換回路3の出力は、入力コンデンサ11の
直流電圧をスイッチングトランジスタQ1〜Q4でON
/OFFするため矩形波となる。この矩形波はチョーク
コイル12と平滑コンデンサ13からなる出力フィルタ
によって正弦波に変換され、連系用開閉器5、商用トラ
ンス16を介して商用交流電力系統2に供給される。
The diode 7 for preventing backflow is the solar cell 1
Input side noise filter 8
Prevents the noise generated inside the power conversion circuit 3 from flowing out. The input capacitor 9 serves to reduce the ripple of the direct current flowing from the solar cell 1. The step-up chopper circuit 10 boosts the voltage of the solar cell 1 so as to be connected to the commercial AC power system 2, and the IGBT 15
The chopping width is controlled so that the voltage becomes a predetermined voltage. The output of the power conversion circuit 3 turns on the DC voltage of the input capacitor 11 by the switching transistors Q1 to Q4.
Since it is turned off, it becomes a rectangular wave. This rectangular wave is converted into a sine wave by the output filter including the choke coil 12 and the smoothing capacitor 13, and is supplied to the commercial AC power system 2 via the interconnection switch 5 and the commercial transformer 16.

【0030】制御回路4は、PWM制御器6により電力
変換回路3を構成しているスイッチングトランジスタQ
1〜Q4を駆動し、電力変換回路3に系統電圧の位相に
同期した電流を商用交流電力系統2に出力させる。制御
回路4にはトランス等により商用交流電力系統2の系統
電圧Vsが取り込まれ、位相検出回路17により商用交
流電力系統2の系統周波数とゼロクロス点が測定され、
商用交流電力系統2の位相が検出され、正弦波生成回路
18に入力される。正弦波生成回路18は、正弦波の瞬
時値を求める演算回路でもあり、これにより正規化され
た正弦波の瞬時値(S2)が得られる。
The control circuit 4 is a switching transistor Q which constitutes the power conversion circuit 3 by the PWM controller 6.
1 to Q4 are driven to cause the power conversion circuit 3 to output a current synchronized with the phase of the system voltage to the commercial AC power system 2. The system voltage Vs of the commercial AC power system 2 is taken into the control circuit 4 by a transformer or the like, and the system frequency and the zero-cross point of the commercial AC power system 2 are measured by the phase detection circuit 17,
The phase of the commercial AC power system 2 is detected and input to the sine wave generation circuit 18. The sine wave generation circuit 18 is also an arithmetic circuit that obtains an instantaneous value of a sine wave, and thereby a normalized instantaneous value (S2) of a sine wave is obtained.

【0031】また、制御回路4には、太陽電池1の出力
電圧(S3)と出力電流(S4)も取り込まれ、電流指
令演算回路19により太陽電池1の出力電力が計算され
る。電流指令演算回路19は、前回の出力電力と比較し
ながら出力可能な電流の実効値を決め電流指令値(S
5)を出力する。制御回路4は電流指令演算回路19の
出力と正弦波生成回路18の出力により、通常よく知ら
れている最大電力点追従制御を行なう。
The output voltage (S3) and output current (S4) of the solar cell 1 are also taken into the control circuit 4, and the output power of the solar cell 1 is calculated by the current command calculation circuit 19. The current command calculation circuit 19 determines the effective value of the current that can be output while comparing it with the previous output power, and the current command value (S
5) is output. The control circuit 4 uses the output of the current command calculation circuit 19 and the output of the sine wave generation circuit 18 to perform the well-known maximum power point tracking control.

【0032】即ち、電流指令値(S5)と正規化された
正弦波(sinωt.ωは角周波数)の瞬時値(S2)
が乗算器20により乗算され、時間tの時に出力すべき
電流の指令値I*(S6)(√2I・sinωt)が得
られる。この電流指令値I*(S6)と、変流器21に
より検出された電力変換回路3の実際の出力の電流値I
s(S7)との差分S8(I*−Is)が比例積分増幅
器22により増幅され、系統電圧の瞬時値Vs(S1)
と、補正手段23により算出された系統電圧の補正量Δ
V(S12)分を加算した系統電圧指令値Vs*(S1
0)が、比例積分増幅器22の出力に加算され、電力変
換回路3の出力電圧の指令値V*(S9)が得られる。
この電圧指令値V*(S9)に従ってPWM制御器6が
スイッチングトランジスタQ1〜Q4にゲートドライブ
信号を出力する。
That is, the instantaneous value (S2) of the sine wave (sin ωt.ω is an angular frequency) normalized with the current command value (S5).
Is multiplied by the multiplier 20 to obtain the command value I * (S6) (√2I · sinωt) of the current to be output at the time t. This current command value I * (S6) and the current value I of the actual output of the power conversion circuit 3 detected by the current transformer 21
The difference S8 (I * -Is) from s (S7) is amplified by the proportional-plus-integral amplifier 22, and the instantaneous value Vs (S1) of the system voltage.
And the correction amount Δ of the system voltage calculated by the correction means 23.
System voltage command value Vs * (S1
0) is added to the output of the proportional-plus-integral amplifier 22, and the command value V * (S9) of the output voltage of the power conversion circuit 3 is obtained.
The PWM controller 6 outputs a gate drive signal to the switching transistors Q1 to Q4 according to the voltage command value V * (S9).

【0033】瞬時的には、変流器21により検出された
実電流の瞬時値Is(S7)が、電流指令値I*(S
6)より小さい場合は、系統電圧Vs(S1)より電力
変換回路3の出力電圧V*(S9)を高くしてラインイ
ンピーダンスを介して商用交流電力系統2に電流を流
す。実電流の瞬時値Is(S7)が電流指令値I*(S
6)より大きくなれば、電力変換回路3の出力電圧V*
(S9)を低くして商用交流電力系統2に電流を流さな
いようにする。即ち、実電流の瞬時値Is(S7)が電
流指令値I*(S6)に等しくなるように制御すること
によって、商用交流電力系統2に50Hz/60Hzの
正弦波電流を供給する。これは、図1の制御回路4中で
判断し、V*(S9)の電圧指令によりスイッチングト
ランジスタQ1〜Q4のIGBTブリッジで電圧を上げ
たり下げたりするのである。
Instantaneously, the instantaneous value Is (S7) of the actual current detected by the current transformer 21 becomes the current command value I * (S
When it is smaller than 6), the output voltage V * (S9) of the power conversion circuit 3 is made higher than the system voltage Vs (S1), and a current is supplied to the commercial AC power system 2 via the line impedance. The instantaneous value Is (S7) of the actual current is the current command value I * (S
6) If it becomes larger than the output voltage V * of the power conversion circuit 3,
(S9) is lowered so that no current flows in the commercial AC power system 2. That is, by controlling so that the instantaneous value Is (S7) of the actual current becomes equal to the current command value I * (S6), a 50 Hz / 60 Hz sine wave current is supplied to the commercial AC power system 2. This is determined in the control circuit 4 of FIG. 1, and the voltage is raised or lowered by the IGBT bridge of the switching transistors Q1 to Q4 according to the voltage command of V * (S9).

【0034】補正量ΔV(S12)を生成する補正手段
23は、系統電圧Vs(S1)から商用交流電力系統2
の位相を検出した時間から、電力変換回路3が出力電圧
基準として得られた電圧を出力する時間までに変化した
系統電圧Vs(S1)の変化分を補正量ΔV(S12)
として出力するものである。即ち、補正手段23は、系
統電圧Vsから位相と周期を検出して得られた系統電圧
Vsと同位相の正規化された正弦波信号(S2)の位相
をπ/2進める進相手段24と、制御情報を得るサンプ
リング時間Tを出力するサンプリング時間出力手段25
とを備え、進相手段24の出力にサンプリング時間出力
手段25の出力の積算出力を出す。
The correction means 23 for generating the correction amount ΔV (S12) uses the commercial AC power system 2 from the system voltage Vs (S1).
Of the system voltage Vs (S1) that has changed from the time when the phase is detected to the time when the power conversion circuit 3 outputs the voltage obtained as the output voltage reference.
Is output. That is, the correction means 23 is a phase advance means 24 for advancing the phase of the normalized sine wave signal (S2) having the same phase as the system voltage Vs obtained by detecting the phase and the cycle from the system voltage Vs by π / 2. , Sampling time output means 25 for outputting sampling time T for obtaining control information
And the integrated output of the sampling time output means 25 is output to the output of the phase advance means 24.

【0035】商用交流電力系統2の実際の電圧の瞬時値
Vs(t)は、波高値をVmとすると、Vs=Vmsi
nωtで表わすことができる。サンプリング時間T
(秒)遅れた電圧Vs(t+T)は、Vmsin(ωt
+T’)と表わすことができる。ここでT’はωTであ
る。このT(秒)の間の電圧差ΔVは、ΔV=Vs(t
+T)−Vs(t)=Vmsin(ωt+T’)−Vm
sinωt=Vm(sin(ωt+T’)−sinω
t)=Vm(2cos((ωt+T’+ωt)/2)s
in((ωt+T’−ωt/2))=Vm(2cos
(ωt+T’/2)sin(T’/2)となる。
The instantaneous value Vs (t) of the actual voltage of the commercial AC power system 2 is Vs = Vmsi when the peak value is Vm.
It can be represented by nωt. Sampling time T
The voltage Vs (t + T) delayed by (second) is Vmsin (ωt
+ T ') can be represented. Here, T ′ is ωT. The voltage difference ΔV during this T (second) is ΔV = Vs (t
+ T) −Vs (t) = Vmsin (ωt + T ′) − Vm
sin ωt = Vm (sin (ωt + T ′) − sin ω
t) = Vm (2cos ((ωt + T ′ + ωt) / 2) s
in ((ωt + T′−ωt / 2)) = Vm (2cos
(Ωt + T ′ / 2) sin (T ′ / 2).

【0036】ここで通常、制御のサンプリング時間T
は、例えばサンプリング周波数が20kHzのときで
は、50マイクロ秒と非常に短いため、上記の式におい
てT’=0とすると、ωt+T’/2→ωtまた、si
n(T’/2)→T’/2とおくことができ、結局、電
位差ΔVはVmcosωt・Tと表わすことができる。
系統電圧から検出された系統電圧と同位相の正規化され
た正弦波信号(S2)が得られているため、この信号を
用いて電位差ΔVを算出する。即ち、ΔV=Vmcos
ωt・Tの式において、cosωt=sin(ωt+π
/2)であるので、正弦波信号(S2)の位相をπ/2
進んだ信号(S11)を生成し、これに系統電圧の波高
値26とサンプリング時間Tを掛けたものが補正すべき
電位差ΔV(S12)として得られる。系統電圧の補正
された指令値Vs*(S10)は、系統電圧の瞬時値V
s(S1)に上記の補正量(電位差ΔV)を加算して得
ることができる。
Here, normally, the control sampling time T
Is very short, for example, 50 microseconds when the sampling frequency is 20 kHz. Therefore, if T ′ = 0 in the above equation, ωt + T ′ / 2 → ωt
It is possible to set n (T ′ / 2) → T ′ / 2, and in the end, the potential difference ΔV can be expressed as Vmcosωt · T.
Since the normalized sine wave signal (S2) having the same phase as the system voltage detected from the system voltage is obtained, the potential difference ΔV is calculated using this signal. That is, ΔV = Vmcos
In the formula of ωt · T, cos ωt = sin (ωt + π
/ 2), the phase of the sine wave signal (S2) is π / 2.
The advanced signal (S11) is generated and multiplied by the peak value 26 of the system voltage and the sampling time T to obtain the potential difference ΔV (S12) to be corrected. The corrected command value Vs * (S10) of the system voltage is the instantaneous value V of the system voltage.
It can be obtained by adding the above correction amount (potential difference ΔV) to s (S1).

【0037】このように補正量ΔVを系統電圧の瞬時値
Vs(S1)に加算することによる効果は次のとおりで
ある。系統電圧が上昇中の拡大図を示す図2において、
サンプリング時間Tにおける時間t1の時に商用交流電
力系統2に電流値it1*(A)流すために、時間t0
の時に検出した電流検出値it0とit1*の偏差ΔI
(ΔI=it1*−it0)と比例積分定数PIとの積
が、時間t1の時に商用交流電力系統2にit1*
(A)流すために、系統電圧Vsより電力変換回路3の
出力電圧を上げる分である。時間t0の時に、図1の電
流指令演算回路19でt1の時にit1*(A)流せと
いう指令が出る。
The effect obtained by adding the correction amount ΔV to the instantaneous value Vs (S1) of the system voltage in this way is as follows. In FIG. 2 showing an enlarged view of the system voltage rising,
In order to flow the current value it1 * (A) to the commercial AC power system 2 at the time t1 in the sampling time T, the time t0
Deviation of current detection value it0 and it1 * detected at
The product of (ΔI = it1 * -it0) and the proportional integral constant PI is it1 * in the commercial AC power system 2 at time t1.
(A) The output voltage of the power conversion circuit 3 is increased from the system voltage Vs in order to flow. At time t0, the current command calculation circuit 19 in FIG. 1 issues a command to flow it1 * (A) at time t1.

【0038】時間t1の時には実際の系統電圧Vsは大
きくなっているため、予め時間t0の時に系統電圧が上
昇する分(補正量ΔVである)加算するので、ラインイ
ンピーダンスに対して、電力変換回路3の出力電圧V*
は、商用交流電力系統2に電流値it1*(A)流せる
だけの電圧になっている。即ち、理想とする電流指令値
I*(t1)に近づけることができ、次の時間t2の時
に流すべく電流指令値I*(t2)との偏差ΔI(it
2*−it1)を補正量ΔVを加算しないときに比べ格
段に減少させることができる。
Since the actual system voltage Vs is large at time t1, the amount of increase in system voltage (correction amount ΔV) is added in advance at time t0, so that the power conversion circuit is added to the line impedance. 3 output voltage V *
Is a voltage that allows a current value it1 * (A) to flow in the commercial AC power system 2. That is, it is possible to approach the ideal current command value I * (t1), and the deviation ΔI (it from the current command value I * (t2) to flow at the next time t2.
2 * -it1) can be significantly reduced as compared with the case where the correction amount ΔV is not added.

【0039】また、系統電圧が下降中の時は、図3に拡
大して示すように、サンプリング時間Tにおける時間t
1の時に商用交流電力系統2に電流値it1*(A)流
すために、時間t0の時に検出した電流検出値it0と
it1*の偏差ΔI(it1*−it0)と比例積分定
数PIとの積(系統電圧下降中はΔI<0)が、時間t
1の時に商用交流電力系統2にit1*(A)流すため
に、出力電圧を下げる分である。
Further, when the system voltage is decreasing, as shown in an enlarged view in FIG.
In order to flow the current value it1 * (A) into the commercial AC power system 2 when 1, the product of the deviation ΔI (it1 * -it0) between the current detection values it0 and it1 * detected at time t0 and the proportional integral constant PI. (While the system voltage is decreasing, ΔI <0), the time t
In the case of 1, the output voltage is lowered in order to flow it1 * (A) to the commercial AC power system 2.

【0040】時間t1の時には、系統電圧Vsは小さく
なるため、予め時間t0の時に系統電圧が下降する分
(ΔV<0)を加算するので、電力変換回路3の出力電
圧と系統電圧との電位差は、ちょうど電流It1*
(A)流せる分になっており、実際の電力変換回路3の
出力電流Isが、理想とする電流指令値I*(t1)に
近づく。次の時間t2の時に流すべく電流指令値I*
(t2)との偏差ΔI(it2*−it1)を補正量Δ
Vを加算しないときに比べ減少させることができる。
Since the system voltage Vs becomes small at time t1, the amount by which the system voltage drops at time t0 (ΔV <0) is added in advance, so the potential difference between the output voltage of the power conversion circuit 3 and the system voltage is added. Is the current It1 *
(A) Since the current can flow, the actual output current Is of the power conversion circuit 3 approaches the ideal current command value I * (t1). The current command value I * to flow at the next time t2
Deviation ΔI (it2 * -it1) from (t2) is the correction amount Δ
It can be reduced compared to when V is not added.

【0041】以上のように、制御する偏差量を減少させ
ることにより演算の誤差が減少し、結果的には商用交流
電力系統2に流す正弦波電流の高調波成分が減少し、波
形精度の高い電流波形を商用交流電力系統2に供給する
ことができる。
As described above, by reducing the deviation amount to be controlled, the calculation error is reduced, and as a result, the harmonic component of the sine wave current flowing in the commercial AC power system 2 is reduced, and the waveform accuracy is high. The current waveform can be supplied to the commercial AC power system 2.

【0042】また、補正量ΔVを算出する際に用いてい
る余弦波信号を、系統電圧から検出された系統電圧と同
位相の正規化された正弦波信号の位相をπ/2進んだ信
号として用いることにより、わざわざ余弦波信号のデー
タをメモリーに格納しなくて済むので、補正のために費
やすメモリー領域を節約することができる。系統電圧が
上昇中か下降中かは図1の位相検出回路17で商用交流
電力系統2の周期や電位をモニターできるため、上昇か
下降かはソフトウェア内のフラグなどで分る。
The cosine wave signal used when calculating the correction amount ΔV is a signal obtained by advancing the phase of the normalized sine wave signal having the same phase as the system voltage detected from the system voltage by π / 2. By using it, it is not necessary to store the data of the cosine wave signal in the memory, so that the memory area spent for the correction can be saved. Whether the system voltage is rising or falling can be monitored by the phase detection circuit 17 of FIG. 1 by the phase detection circuit 17 and therefore, whether the system voltage is rising or falling can be known by a flag or the like in the software.

【0043】なお、補正量ΔVは、制御のサンプリング
時間Tと系統電圧の波高値26によってその値が決まる
ので、予め商用交流電力系統2の一周期分の位相に対す
る補正量ΔVをメモリーに格納しておき、実際の系統電
圧にこの補正量ΔVを加算して電力変換回路3の出力電
圧指令値V*を得るようにすることもできる。
Since the correction amount ΔV is determined by the control sampling time T and the peak value 26 of the system voltage, the correction amount ΔV for the phase of one cycle of the commercial AC power system 2 is stored in the memory in advance. The correction amount ΔV can be added to the actual system voltage to obtain the output voltage command value V * of the power conversion circuit 3.

【0044】また、商用交流電力系統2の一周期中の補
正量ΔVは、図4に示すように位相が0度と180度の
ゼロクロス点が最も大きく、位相が90度と270度の
波高値点が最も小さくなっていて、補正量ΔVの値は、
位相が0度から90度までは漸減し、90度から180
度までは大きく、また、位相が180度から270度ま
では漸減し、270度から360度までは大きくなるの
で、補正量のデータとしては1/4周期分だけ有ればよ
く、位相に応じてこのデータを使用してもよい。
As shown in FIG. 4, the correction amount ΔV in one cycle of the commercial AC power system 2 has the largest zero-cross points at the phases 0 ° and 180 °, and the peak values at the phases 90 ° and 270 °. The point is the smallest, and the value of the correction amount ΔV is
The phase gradually decreases from 0 degrees to 90 degrees, and from 90 degrees to 180 degrees
Since the phase is large up to 180 degrees, the phase gradually decreases from 180 degrees to 270 degrees, and increases from 270 degrees to 360 degrees, the correction amount data only needs to be 1/4 cycle. Lever data may be used.

【0045】例えば、図4に示すように位相が0度の時
の補正データをD0、位相が90度の1サンプリング時
間前の補正データをDnとし、位相が90度の時の補正
データはDnを用い、位相が90度の1サンプリング時
間前の補正データはD(n−1)を用い、位相が進む毎
に位相0度から位相90度の1サンプリング時間前まで
の補正データD0〜D(n−1)を逆に使用していく。
さらに、位相が180度から270度の1サンプリング
時間前までの時は、補正量が次第に小さくなるので、補
正データとしてはD0からD(n−1)の順に使用す
る。そして、位相が270度から360度の1サンプリ
ング時間前までは、補正量が大きくなるので、補正デー
タはD(n−1)からD0の順に使用していく。このよ
うにすることにより、商用交流電力系統2の一周期分の
補正データの1/4のデータ数で補正を行なうことがで
きる。
For example, as shown in FIG. 4, the correction data when the phase is 0 degrees is D0, the correction data one sampling time before the phase is 90 degrees is Dn, and the correction data when the phase is 90 degrees is Dn. Correction data D (n-1) for one sampling time before the phase is 90 degrees, and correction data D0-D (from 0 degrees to one sampling time before the phase 90 degrees are used every time the phase advances. n-1) is used in reverse.
Further, when the phase is 180 degrees to 270 degrees before one sampling time, the correction amount gradually decreases, so that the correction data is used in the order of D0 to D (n-1). Then, since the correction amount increases until one sampling time before the phase is 270 degrees to 360 degrees, the correction data is used in the order of D (n-1) to D0. By doing so, the correction can be performed with the number of quarters of the correction data for one cycle of the commercial AC power system 2.

【0046】このインバータは、あくまでも何Aの電流
を流しなさいという電流指令が元であり、実際に商用交
流電力系統2に流れている電流Is(S7)に対して指
令された電流が大きいか小さいかを偏差を見て(Δ
I)、動作させるが、インバータの出力としては電圧と
して出力するため結局は、実際の商用交流電力系統2の
系統電圧よりも、どのくらい電圧を上げたり下げたりす
れば指令された電流を流せるかということで、PI(I
*−Is)がまさに、このどのくらい電圧を上げたり下
げたりする分であり、Vsはあくまでも系統電圧であ
り、ΔVを加算することはVsの精度を上げていること
である。
This inverter is based on a current command to flow a current of just A. The commanded current is larger or smaller than the current Is (S7) actually flowing in the commercial AC power system 2. Or see the deviation (Δ
I), it operates, but since it outputs as a voltage as the output of the inverter, in the end, how much the voltage can be raised or lowered compared to the actual system voltage of the commercial AC power system 2 to flow the commanded current? Therefore, PI (I
* -Is) is exactly how much this voltage is raised or lowered, Vs is just the system voltage, and adding ΔV is raising the accuracy of Vs.

【0047】発明の実施の形態2.この実施の形態2の
系統連系インバータ装置は、図5に示すように電力変換
回路3の制御に必要な電源を生成し供給する電源回路に
特徴を持つものであり、電源回路にかかる構成以外は上
述した実施の形態1で示した系統連系インバータ装置と
同じである。従って、実施の形態1のものと同一部分は
同一の符号を用い、それらについての説明は省略する。
Second Embodiment of the Invention The grid-connected inverter device according to the second embodiment is characterized by a power supply circuit that generates and supplies a power supply necessary for controlling the power conversion circuit 3 as shown in FIG. 5, except for the configuration related to the power supply circuit. Is the same as the grid-connected inverter device described in the first embodiment. Therefore, the same parts as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted.

【0048】制御回路4の動作に必要な直流電源は、電
源回路27により電力変換回路3の交流出力から生成さ
れ、制御回路4に供給される。この電源回路27は、コ
ンデンサインプット型の回路構成であり、受給点28か
ら得た交流電力を整流し、電解コンデンサで平滑し、降
圧回路により降圧してPWM制御器6を駆動するための
±15Vの電源と制御回路4に必要な+5Vの電源を作
り出し、制御回路4及びPWM制御器6に供給してい
る。この実施の形態2の系統連系インバータ装置では、
電源回路27の受給点28が、電力変換回路3の出力側
に接続された電流検出用の変流器21の近傍でチョーク
コイル12より前段に設けられている。
The DC power supply required for the operation of the control circuit 4 is generated from the AC output of the power conversion circuit 3 by the power supply circuit 27 and supplied to the control circuit 4. This power supply circuit 27 has a capacitor input type circuit configuration, and rectifies the AC power obtained from the receiving point 28, smoothes it with an electrolytic capacitor, steps down with a step-down circuit, and drives the PWM controller 6 by ± 15V. The power supply of +5 V required for the control circuit 4 and the control circuit 4 is generated and supplied to the control circuit 4 and the PWM controller 6. In the grid-connected inverter device according to the second embodiment,
The power receiving point 28 of the power supply circuit 27 is provided in the vicinity of the current detecting current transformer 21 connected to the output side of the power conversion circuit 3 and before the choke coil 12.

【0049】コンデンサインプット型の電源回路27に
おいては電流リップルが発生するものである。この電流
リップルが電源回路27の受給点28から商用交流電力
系統2へ流れ込むと、図6の1に示すように電流波形の
高調波成分が増加してしまうことになるが、電源回路2
7の受給点28を電力変換回路3の出力側に接続された
電流検出用の変流器21の近傍にすることにより電流波
形の高調波成分の増加を防止することができる。
A current ripple is generated in the capacitor input type power supply circuit 27. When this current ripple flows into the commercial AC power system 2 from the power receiving point 28 of the power supply circuit 27, the harmonic component of the current waveform increases as shown in 1 of FIG.
It is possible to prevent the harmonic component of the current waveform from increasing by making the receiving point 28 of No. 7 near the current detecting current transformer 21 connected to the output side of the power conversion circuit 3.

【0050】実施の形態1でも述べたように、制御回路
4は電流指令演算回路19の出力と正弦波生成回路18
の出力により、最大電力点追従制御を行なう。実際には
電流指令値I*(S6)と、変流器21により検出され
た電力変換回路3の実際の出力の電流値Is(S7)と
の差分S8(I*−Is)が比例積分増幅器22により
増幅され、系統電圧の瞬時値Vs(S1)と、補正手段
23により算出された系統電圧の補正量ΔV(S12)
分を加算した系統電圧指令値Vs*(S10)が、比例
積分増幅器22の出力に加算され、電力変換回路3の出
力電圧の指令値V*(S9)が得られ、この電圧指令値
V*(S9)に従ってPWM制御器6がスイッチングト
ランジスタQ1〜Q4にゲートドライブ信号を出力す
る。
As described in the first embodiment, the control circuit 4 controls the output of the current command calculation circuit 19 and the sine wave generation circuit 18.
Maximum power point tracking control is performed by the output of. Actually, the difference S8 (I * -Is) between the current command value I * (S6) and the current value Is (S7) of the actual output of the power conversion circuit 3 detected by the current transformer 21 is the proportional-integral amplifier. 22 and the instantaneous value Vs (S1) of the system voltage and the correction amount ΔV (S12) of the system voltage calculated by the correction means 23.
The system voltage command value Vs * (S10) obtained by adding the minutes is added to the output of the proportional-plus-integral amplifier 22 to obtain the command value V * (S9) of the output voltage of the power conversion circuit 3, and this voltage command value V * According to (S9), the PWM controller 6 outputs a gate drive signal to the switching transistors Q1 to Q4.

【0051】従って、電源回路27の受給点28から流
れ込んだ電源回路27の電流リップルを含んだ電流が変
流器21により、電力変換回路3の出力の電流値Is
(S7)として検出されることになり、この電流値Is
(S7)と電流指令値I*(S6)との差分S8(I*
−Is)が比例積分増幅器22により増幅され、PWM
制御器6のゲートドライブ信号が生成されることにな
る。即ち、電源回路27により生じた電流リップル分が
考慮されて電圧指令値V*(S9)が決定され、これに
より電力変換回路3が制御されるので、図6の2に示す
ように波形精度の高い電流波形が商用交流電力系統2に
出力されることになる。これ以外の機能は実施の形態1
のものと同じである。
Therefore, the current including the current ripple of the power supply circuit 27 flowing from the receiving point 28 of the power supply circuit 27 is output by the current transformer 21 to the current value Is of the output of the power conversion circuit 3.
The current value Is is detected as (S7).
(S7) and current command value I * (S6) difference S8 (I *
-Is) is amplified by the proportional-plus-integral amplifier 22, and PWM
The gate drive signal of the controller 6 will be generated. That is, the voltage command value V * (S9) is determined in consideration of the amount of current ripple generated by the power supply circuit 27, and the power conversion circuit 3 is controlled by this, so that the waveform accuracy shown in 2 of FIG. A high current waveform will be output to the commercial AC power system 2. Other functions are the same as those of the first embodiment.
Is the same as

【0052】発明の実施の形態3.この実施の形態3の
系統連系インバータ装置の特徴は、図1に示した系統連
系インバータ装置における位相検出回路17と正弦波生
成回路18とに特徴を持つものであり、これ以外の他の
構成は上述した実施の形態1で示した系統連系インバー
タ装置と同じである。従って、図1はこれをそのまま援
用するとともに実施の形態1のものと同一部分は同一の
符号を用いそれらについての説明は省略する。図7は信
号処理ブロック図を示し、各構成要素により電圧瞬時値
データを入力とし、ゼロクロスを求めゼロクロスを起点
とした現在時間を演算して、正弦波データすなわち基準
信号を発生する。
Third Embodiment of the Invention The feature of the grid-connected inverter device according to the third embodiment is that the phase detection circuit 17 and the sine wave generation circuit 18 in the grid-connected inverter device shown in FIG. The configuration is the same as that of the grid interconnection inverter device described in the first embodiment. Therefore, FIG. 1 uses this as it is, and the same parts as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted. FIG. 7 shows a signal processing block diagram, in which the voltage instantaneous value data is input by each component, the zero cross is obtained, the current time from the zero cross as a starting point is calculated, and sine wave data, that is, a reference signal is generated.

【0053】この実施の形態3の系統連系インバータ装
置は、電力変換回路3に系統電圧の位相に同期した電流
を商用交流電力系統2に出力させるために必要な正規化
された正弦波を得る位相検出回路17と正弦波生成回路
18とを図7に示すように構成したものである。即ち、
位相検出回路17と正弦波生成回路18とからなる正弦
波出力回路は、図7に示すように、A/D変換器29、
データバッファ30、平均値検出器31、傾き検出器3
2、ゼロクロス検出器33、交点検出器34、現在時間
レジスタ35、周期レジスタ36、除算器37、サイン
テーブル38とから構成されている。図8は図7の各部
の動作波形を示したものである。
The grid-connected inverter device according to the third embodiment obtains a normalized sine wave necessary for causing the power conversion circuit 3 to output a current synchronized with the phase of the grid voltage to the commercial AC power system 2. The phase detection circuit 17 and the sine wave generation circuit 18 are configured as shown in FIG. That is,
As shown in FIG. 7, the sine wave output circuit including the phase detection circuit 17 and the sine wave generation circuit 18 has an A / D converter 29,
Data buffer 30, average value detector 31, inclination detector 3
2, a zero cross detector 33, an intersection detector 34, a current time register 35, a cycle register 36, a divider 37, and a sine table 38. FIG. 8 shows operation waveforms of the respective parts of FIG.

【0054】A/D変換器29は図8に示すような系統
電圧を入力信号として入力し、この入力信号を一定時間
間隔hでデジタル信号に変換する。データバッファ30
は、A/D変換器29のデジタル信号の出力を一定の過
去に亘り記憶し、記憶したデジタル信号をサンプリング
周期毎に記憶内容を更新し、最新のn個のデータをレジ
スタZ(−n+1),Z(−n+2)・・・Z(0)に
保持する。平均値検出器31は、データバッファ30内
のデータを入力し、これらの平均値を抽出する。傾き検
出器32は、平均値検出器31と、データバッファ30
内のデータそれぞれについて、仮定原点からの時間を乗
算し、加算した結果を仮定原点からの時間の自乗和で割
ることにより傾きを検出する。ゼロクロス検出器33
は、データバッファ30の出力と平均値検出器31の信
号を入力して、入力信号のゼロクロス点を求める。
The A / D converter 29 inputs a system voltage as shown in FIG. 8 as an input signal and converts this input signal into a digital signal at a constant time interval h. Data buffer 30
Stores the output of the digital signal of the A / D converter 29 for a certain period of time, updates the stored content of the stored digital signal at each sampling cycle, and stores the latest n data in the register Z (-n + 1). , Z (−n + 2) ... Z (0). The average value detector 31 inputs the data in the data buffer 30 and extracts these average values. The inclination detector 32 includes an average value detector 31 and a data buffer 30.
The slope is detected by multiplying the time from the hypothetical origin with respect to each of the data in, and dividing the added result by the sum of squares of the time from the hypothetical origin. Zero cross detector 33
Inputs the output of the data buffer 30 and the signal of the average value detector 31 to obtain the zero-cross point of the input signal.

【0055】交点検出器34は、ゼロクロス検出器33
の出力により起動され、平均値検出器31と傾き検出器
32の信号により入力信号のゼロクロスまでの時間を計
測する。現在時間レジスタ35は、交点検出器34の出
力により初期化され、処理の周期毎に処理周期を加算す
る。周期レジスタ36は、交点検出器34の出力と現在
時間レジスタ35の内容から入力信号の周期を計算して
保持する。除算器37は、現在時間レジスタ35の出力
を周期レジスタ36の出力で除算して入力信号の現在の
位相を検出する。サインテーブル38は、除算器37の
出力である入力信号の現在の位相を入力して、その位相
に対応した正弦のデータをテーブルより読み出し、正規
化した正弦波(S2)を出力する。
The intersection detector 34 is the zero-cross detector 33.
Is started by the output of the above, and the time until the zero cross of the input signal is measured by the signals of the average value detector 31 and the inclination detector 32. The current time register 35 is initialized by the output of the intersection detector 34, and adds the processing cycle for each processing cycle. The cycle register 36 calculates and holds the cycle of the input signal from the output of the intersection detector 34 and the contents of the current time register 35. The divider 37 divides the output of the current time register 35 by the output of the period register 36 to detect the current phase of the input signal. The sine table 38 inputs the current phase of the input signal which is the output of the divider 37, reads the sine data corresponding to the phase from the table, and outputs a normalized sine wave (S2).

【0056】図9は図7の動作のフローチャートであ
り、各部の動作波形は図8に示す。図9のフローチャー
トで示すように、一定時間間隔h毎に制御回路4により
行なわれる割り込み処理により、現在時間レジスタ35
の内容Cに割り込み間隔hが加えられ(図9の#1)、
データバッファ30内のデータのシフトが行なわれ、デ
ータバッファ30は最新のn個のデータを保持する(図
9の#2)。ここで、レジスタZ(−i)は、現在より
h・i時間だけ前のA/D変換器29のA/D変換値を
保持している。最新のデータをレジスタZ(0)に入力
するため、レジスタZ(−n+1)=レジスタZ(−n
+2),レジスタZ(−n+2)=レジスタZ(−n+
3)・・・レジスタZ(−n)=Z(0)とデータをシ
フトする。続いて系統電圧である入力信号をA/D変換
し、レジスタZ(0)にセーブする(図9の#3)。こ
れによりデータバッファ30には現在までの最新のn個
のデータが保持される。
FIG. 9 is a flow chart of the operation of FIG. 7, and the operation waveform of each part is shown in FIG. As shown in the flow chart of FIG. 9, the interrupt processing performed by the control circuit 4 at regular time intervals h causes the current time register 35
Interrupt interval h is added to the content C of (# 1 in FIG. 9),
The data in the data buffer 30 is shifted, and the data buffer 30 holds the latest n pieces of data (# 2 in FIG. 9). Here, the register Z (-i) holds the A / D conversion value of the A / D converter 29 that is h · i before the present time. Since the latest data is input to the register Z (0), register Z (−n + 1) = register Z (−n
+2), register Z (-n + 2) = register Z (-n +)
3) ... Shift data with register Z (-n) = Z (0). Then, the input signal which is the system voltage is A / D converted and saved in the register Z (0) (# 3 in FIG. 9). As a result, the data buffer 30 holds the latest n pieces of data up to the present.

【0057】次に、図9の#4において平均値検出器3
1によりデータバッファ30の内容の平均値a0が求め
られ、図9の#5において傾き検出器32によりデータ
列の傾きa1が求められる(図10参照)。傾きa1
は、データバッファ30内のデータのそれぞれについて
仮定原点からの時間(処理の時間間隔hで割った)を乗
算し、加算したものを仮定原点からの時間の自乗和で割
ることにより得られ、これはデータバッファ30内のデ
ータについて最小自乗法により求めた回帰直線Bの傾き
である。
Next, in # 4 of FIG. 9, the average value detector 3
The average value a0 of the contents of the data buffer 30 is obtained by 1, and the inclination a1 of the data string is obtained by the inclination detector 32 in # 5 of FIG. 9 (see FIG. 10). Slope a1
Is obtained by multiplying the time from the hypothetical origin (divided by the processing time interval h) for each of the data in the data buffer 30 and dividing the sum by the sum of squares of the time from the hypothetical origin. Is the slope of the regression line B obtained by the method of least squares for the data in the data buffer 30.

【0058】図9の#6,#7において平均値検出器3
1の出力とデータバッファ30の出力とによりゼロクロ
スの検出が行なわれる。図9の#6,#7において、j
を予め決めた0〜n−1の任意の整数とし、a00,a
01,a02,a03を予め決めた適当な整数とし、極
性フラグを入力信号の極性が正の時1、負の時0を保持
するフラグとすると、極性フラグが0でかつ、平均値a
0がa00〜a01間にあり、データバッファ30のZ
−jが正となった時(図9の#6でYES)には、図9
の#8において、入力信号の電圧波形がゼロクロスした
点から現在までの時間tkが図10に示すように、tk
={1/2(n−1)+a0/a1}・hにより求めら
れ、図9の#9において前回のゼロクロスを起点とする
今回のゼロクロスでの時間Tが求められ、周期レジスタ
36が更新される。ここで、時間Tは、前回のゼロクロ
スを起点とする現在までの時間がCであるので、T=C
−tkで求められる。
The average value detector 3 in # 6 and # 7 of FIG.
The zero cross is detected by the output of 1 and the output of the data buffer 30. In # 6 and # 7 of FIG. 9, j
Be an arbitrary integer from 0 to n−1, and a00, a
If 01, a02, and a03 are predetermined appropriate integers, and the polarity flag is a flag that holds 1 when the polarity of the input signal is positive and holds 0 when the polarity of the input signal is negative, the polarity flag is 0 and the average value a
0 is between a00 and a01, and Z of the data buffer 30
When -j becomes positive (YES in # 6 of FIG. 9),
10, the time tk from the point where the voltage waveform of the input signal crossed zero to the present is tk as shown in FIG.
= {1/2 (n-1) + a0 / a1} · h, the time T at the current zero cross starting from the previous zero cross is found at # 9 in FIG. 9, and the cycle register 36 is updated. It Here, the time T is C since the previous zero cross is the starting point, so T = C
-Tk is required.

【0059】また、今回のゼロクロスから現在までの時
間はtkなので、現在時間レジスタ35の内容Cを図9
の#10においてC=tkと、新たなゼロクロスを起点
とする時間に置き換える。そして、この場合はゼロクロ
スを認識したとして図9の#11で極性フラグを1と
し、図9の#14において除算器37により、現在の時
間Cを周期データTで割り位相Pを求める。この位相P
をサインテーブル38に入力し図9の#14においてテ
ーブルより位相に対応した正弦の値Sを読み出し、これ
により正規化された正弦波が出力される。この正弦波は
入力信号の系統電圧と位相が同じで歪みの少ないもので
ある。
Since the time from the current zero cross to the present is tk, the content C of the present time register 35 is shown in FIG.
In # 10, C = tk is replaced with a time starting from a new zero cross. Then, in this case, assuming that the zero cross is recognized, the polarity flag is set to 1 in # 11 of FIG. 9, and the current time C is divided by the periodic data T to obtain the phase P by the divider 37 in # 14 of FIG. This phase P
Is input to the sine table 38, the sine value S corresponding to the phase is read from the table in # 14 of FIG. 9, and the normalized sine wave is output. This sine wave has the same phase as the system voltage of the input signal and has little distortion.

【0060】図9の#6でNOのときは、図9の#7で
極性フラグが1でかつ、平均値a0がa02〜a03の
間にあり、データバッファ30のZ−jが負となった時
(図9の#7でYES)に、図9の#12において入力
信号の極性が負に変化したとして極性フラグを0とし
て、図9の#13〜#14の処理を行なう。そうでない
とき(図9の#7でNO)には入力信号の極性に変化が
ないものとして、そのまま図9の#13〜#14の処理
を行なう。
If NO in # 6 of FIG. 9, the polarity flag is 1 in # 7 of FIG. 9, the average value a0 is between a02 and a03, and Zj of the data buffer 30 becomes negative. 9 (YES in # 7 of FIG. 9), the polarity flag of the input signal is changed to negative in # 12 of FIG. 9, the polarity flag is set to 0, and the processes of # 13 to # 14 of FIG. 9 are performed. Otherwise (NO in # 7 of FIG. 9), it is assumed that the polarity of the input signal has not changed, and the processes of # 13 to # 14 in FIG. 9 are performed as they are.

【0061】入力信号である系統電圧にノイズが乗った
場合、図11に示すように実際のゼロクロス点から現在
までの時間ukに対し、この実施の形態3のものでは現
在時間の出力である交点検出器34の出力はtkとな
り、時間ukに対するずれは小さく抑えられる。なお、
図11に示すvkは従来の技術の項で説明した正弦波出
力装置での現在時間の時間出力であり、実際の時間uk
に対する乖離は随分大きくなる。これ以外の機能は実施
の形態1で示した系統連系インバータ装置と同じであ
る。
When noise is added to the system voltage which is the input signal, as shown in FIG. 11, the intersection point which is the output of the current time in the third embodiment with respect to the time uk from the actual zero cross point to the present time. The output of the detector 34 becomes tk, and the deviation with respect to the time uk can be suppressed to be small. In addition,
The vk shown in FIG. 11 is the time output of the current time in the sine wave output device described in the section of the related art, and the actual time uk
The deviation from The other functions are the same as those of the system interconnection inverter device shown in the first embodiment.

【0062】前述の傾き検出器32による傾きの検出
は、最小自乗法により求めた回帰直線Bの係数を統計手
法により求めることにより行なわれる。即ち、図12に
おいてデータは、データの組である(k−i,xk−
i)、i=0,1・・・N−1で示される横軸方向が当
間隔1のN組の点とし、回帰直線BをX=a0+a1・
Iとおくと、a0及びa1は次式により求められる。
The detection of the inclination by the inclination detector 32 described above is performed by obtaining the coefficient of the regression line B obtained by the least square method by a statistical method. That is, the data in FIG. 12 is a set of data (k-i, xk-
i), i = 0, 1 ... N−1, where the horizontal axis represents N sets of points with the interval 1 and the regression line B is X = a0 + a1.
When I is set, a0 and a1 are calculated by the following equations.

【0063】[0063]

【数1】 [Equation 1]

【数2】 [Equation 2]

【0064】ここで、数2の[Mathematical formula-see original document]

【数3】 はN・k−1/2(N−1)・Nであって、これが0即
ち、k=1/2(N−1)となるようにkを選べば、a
0及びa1は次式に示すようになる。
(Equation 3) Is N · k−1 / 2 (N−1) · N, and if k is selected so that this is 0, that is, k = ½ (N−1), then a
0 and a1 are as shown in the following equation.

【0065】[0065]

【数4】 (Equation 4)

【数5】 (Equation 5)

【0066】X=a0+a1・IがX=0と交わるゼロ
クロス点I0は、I0=−a0/a1である。最も右側
のkでのサンプル点は仮定原点から1/2(N−1)の
位置となるため、ゼロクロス点からkまでのI軸(時間
軸)上の長さは、1/2(N−1)+a0/a1であ
り、データの間隔がhの場合は{1/2(N−1)+a
0/a1}・hとなる。これにより一定のA/D変換時
間間隙h(デジタル制御では一般に50μsec)より
も細かな分解能でゼロクロス位置を検出できる。また系
統電圧を入力としてインバータを制御している場合は、
新規な装置が不要で、プログラムを追加してこのゼロク
ロス検出が可能となる。
The zero-cross point I0 where X = a0 + a1I intersects X = 0 is I0 = -a0 / a1. Since the sampling point at k on the rightmost side is at a position of 1/2 (N-1) from the hypothetical origin, the length on the I axis (time axis) from the zero cross point to k is 1/2 (N-). 1) + a0 / a1 and {1/2 (N-1) + a when the data interval is h
0 / a1} · h. As a result, the zero-cross position can be detected with a finer resolution than the constant A / D conversion time gap h (generally 50 μsec in digital control). When controlling the inverter with the system voltage as input,
No new device is required, and a program can be added to enable this zero-cross detection.

【0067】[0067]

【発明の効果】以上、実施の形態による説明からも明ら
かなように請求項1と請求項2の発明によれば、電力変
換手段の出力電圧の指令値を求める際に、実際の交流電
力系統の系統電圧を検出してから電力変換手段が出力す
るまでに生じる制御遅れ時間による実系統電圧の上昇分
・下降分を補正する補正量を加えて電力変換手段に対す
る出力電圧指令値を生成するので、交流電力系統に流す
電流の指令値と実際の電流値との偏差を小さくでき、制
御量が減少し演算の誤差を少なくすることができる。従
って、交流電力系統に流す正弦波電流の高調波成分が減
少し、波形精度の高い綺麗な電流を交流電力系統に供給
することができ、良好な電力品質を確保することができ
る。
As is apparent from the description of the embodiment, according to the inventions of claims 1 and 2, when the command value of the output voltage of the power conversion means is obtained, the actual AC power system is obtained. Since the output voltage command value for the power conversion means is generated by adding the correction amount for correcting the increase / decrease of the actual system voltage due to the control delay time that occurs from the detection of the system voltage of the above to the output of the power conversion means. The deviation between the command value of the current flowing in the AC power system and the actual current value can be reduced, the control amount can be reduced, and the calculation error can be reduced. Therefore, the harmonic component of the sinusoidal current flowing in the AC power system is reduced, a clean current with high waveform accuracy can be supplied to the AC power system, and good power quality can be secured.

【0068】請求項3の発明によれば、電源回路により
生じた電流リップル分を含む電流が検出され、電流リッ
プル分が考慮された電圧指令が制御手段によりなされる
ことになるので、電力変換回路が交流電力系統に供給す
る電流波形は波形精度の高いものとなり、良好な電力品
質を確保することができる。
According to the invention of claim 3, the current including the current ripple component generated by the power supply circuit is detected, and the voltage command in consideration of the current ripple component is issued by the control means. The current waveform supplied to the AC power system has high waveform accuracy, and good power quality can be secured.

【0069】請求項4及び請求項5並びに請求項6の発
明によれば、A/D変換器の変換時間間隔よりも細かな
分解能でゼロクロス位置を検出することができ、A/D
変換器への入力信号にノイズが乗った時もゼロクロスの
検出精度を低下しにくくすることができる。従って、交
流電力系統に流す電流の指令値と実際の電流値との偏差
を小さくでき、演算の誤差も少なくなるので、交流電力
系統に流す正弦波電流の波形精度が高くなり、良好な電
力品質を確保することができる。
According to the inventions of claim 4, claim 5, and claim 6, the zero-cross position can be detected with a resolution finer than the conversion time interval of the A / D converter.
Even when noise is added to the input signal to the converter, it is possible to make it difficult to reduce the detection accuracy of the zero cross. Therefore, the deviation between the command value of the current flowing in the AC power system and the actual current value can be reduced, and the error in calculation is also reduced, so the waveform accuracy of the sine wave current flowing in the AC power system is high, and good power quality is obtained. Can be secured.

【0070】請求項7の発明によれば、A/D変換器の
変換時間間隔よりも細かな分解能でゼロクロス位置を検
出することができ、波形精度の良好な波形発生装置が得
られる。
According to the invention of claim 7, the zero-cross position can be detected with a resolution finer than the conversion time interval of the A / D converter, and a waveform generator with good waveform accuracy can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】発明の実施の形態1,3の系統連系インバータ
装置のブロック構成図である。
FIG. 1 is a block configuration diagram of a grid interconnection inverter device according to first and third embodiments of the present invention.

【図2】発明の実施の形態1の動作を系統電圧が上昇中
について拡大して示す説明図である。
FIG. 2 is an explanatory diagram showing the operation of the first embodiment of the present invention in an enlarged manner while the system voltage is increasing.

【図3】発明の実施の形態1の動作を系統電圧が下降中
について拡大して示す説明図である。
FIG. 3 is an explanatory diagram showing the operation of the first embodiment of the present invention in an enlarged manner while the system voltage is decreasing.

【図4】発明の実施の形態1の動作説明図である。FIG. 4 is an operation explanatory diagram of the first embodiment of the invention.

【図5】発明の実施の形態2の系統連系インバータ装置
のブロック構成図である。
FIG. 5 is a block configuration diagram of a grid interconnection inverter device according to a second embodiment of the invention.

【図6】発明の実施の形態2の動作説明図である。FIG. 6 is an operation explanatory diagram of the second embodiment of the invention.

【図7】発明の実施の形態3の系統連系インバータにお
ける正弦波出力回路の信号処理ブロック図である。
FIG. 7 is a signal processing block diagram of a sine wave output circuit in a grid interconnection inverter according to a third embodiment of the invention.

【図8】図7の各部の信号波形図である。FIG. 8 is a signal waveform diagram of each part of FIG.

【図9】発明の実施の形態3の正弦波出力に関するフロ
ーチャートである。
FIG. 9 is a flowchart regarding a sine wave output according to the third embodiment of the invention.

【図10】図7の入力信号波形のゼロクロス部分での拡
大図である。
10 is an enlarged view of a zero cross portion of the input signal waveform of FIG.

【図11】図7の入力信号波形にノイズが乗った状態を
示す説明図である。
11 is an explanatory diagram showing a state in which noise is added to the input signal waveform of FIG. 7.

【図12】発明の実施の形態3の系統連系インバータに
おける最小自乗法によるゼロクロス検出の計算に関する
説明図である。
FIG. 12 is an explanatory diagram related to calculation of zero-cross detection by the method of least squares in the grid interconnection inverter according to the third embodiment of the invention.

【図13】従来の系統連系インバータ装置のブロック構
成図である。
FIG. 13 is a block configuration diagram of a conventional grid interconnection inverter device.

【図14】従来の正弦波出力装置のブロック構成図であ
る。
FIG. 14 is a block diagram of a conventional sine wave output device.

【図15】図14の装置の各部の信号波形図である。15 is a signal waveform diagram of each part of the device of FIG.

【図16】従来の系統連系インバータの動作説明図であ
る。
FIG. 16 is an operation explanatory diagram of a conventional grid interconnection inverter.

【図17】従来の系統連系インバータの動作説明図であ
る。
FIG. 17 is an operation explanatory diagram of a conventional grid interconnection inverter.

【図18】図14の装置の入力信号にノイズが乗った状
態で示す各部の信号波形図である。
FIG. 18 is a signal waveform diagram of each part shown in a state where noise is added to an input signal of the device of FIG.

【符号の説明】[Explanation of symbols]

1 太陽電池 2 商用交流電力系統 3 電力変換回路 4 制御回路 6 PWM制御器 17 位相検出回路 18 正弦波生成回路 19 電流指令演算回路 21 変流器 22 比例積分増幅器 23 補正手段 24 進相手段 25 サンプリング時間出力手段 27 電源回路 28 受給点 29 A/D変換器 30 データバッファ 31 平均値検出器 32 傾き検出器 33 ゼロクロス検出器 34 交点検出器 35 現在時間レジスタ 36 周期レジスタ 37 除算器 38 サインテーブル 1 Solar Battery 2 Commercial AC Power System 3 Power Conversion Circuit 4 Control Circuit 6 PWM Controller 17 Phase Detection Circuit 18 Sine Wave Generation Circuit 19 Current Command Calculation Circuit 21 Current Transformer 22 Proportional Integral Amplifier 23 Correcting Means 24 Phase Advance Means 25 Sampling Time output means 27 Power supply circuit 28 Receiving point 29 A / D converter 30 Data buffer 31 Average value detector 32 Slope detector 33 Zero cross detector 34 Intersection detector 35 Current time register 36 Period register 37 Divider 38 Sign table

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H02N 6/00 H02N 6/00 H02P 7/63 302 H02P 7/63 302R 302L (72)発明者 坂廼辺 和憲 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical indication location H02N 6/00 H02N 6/00 H02P 7/63 302 H02P 7/63 302R 302L (72) Inventor Saka Kazunori Hirobe 2-3-3 Marunouchi, Chiyoda-ku, Tokyo Sanryo Electric Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 交流電力系統に接続され、直流電力を交
流電力に変換し出力する電力変換手段と、この電力変換
手段に上記交流電力系統の系統周波数と系統電圧に同期
した交流電力を発生させる制御手段とを備えた系統連系
インバータ装置であって、実際の上記交流電力系統の系
統電圧を検出してから上記電力変換手段が出力するまで
に生じる制御遅れを補償すべく、上記制御手段により上
記電力変換手段に電圧を出力させる際に、位相検出手段
により得られた上記交流電力系統の系統電圧の位相と周
波数とから系統電圧に同期した正規化された正弦波信号
を生成し、この正弦波信号を用いて補正手段により制御
遅れ時間による実際の系統電圧の上昇分・下降分を補正
する補正量を加えて上記電力変換手段に対する出力電圧
指令値を生成することを特徴とする系統連系インバータ
装置。
1. A power conversion unit that is connected to an AC power system and that converts DC power into AC power and outputs the AC power, and causes the power conversion unit to generate AC power synchronized with the system frequency and the system voltage of the AC power system. A system interconnection inverter device including a control means, wherein the control means compensates for a control delay that occurs from the detection of the actual system voltage of the AC power system to the output of the power conversion means. When the voltage is output to the power conversion means, a normalized sine wave signal synchronized with the system voltage is generated from the phase and frequency of the system voltage of the AC power system obtained by the phase detection means, and this sine wave is generated. The output voltage command value for the power conversion means is generated by adding the correction amount for correcting the actual rise / fall of the system voltage due to the control delay time by the correction means using the wave signal. And a grid-connected inverter device.
【請求項2】 交流電力系統に接続され、直流電力を交
流電力に変換し出力する電力変換手段と、この電力変換
手段に上記交流電力系統の系統周波数と系統電圧に同期
した交流電力を発生させる制御手段とを備えた系統連系
インバータ装置であって、実際の上記交流電力系統の系
統電圧を検出してから上記電力変換手段が出力するまで
に生じる制御遅れを補償すべく、上記制御手段により電
力変換手段に電圧を出力させる際に、位相検出手段によ
り得られた上記交流電力系統の系統電圧の位相と周波数
とから系統電圧に同期した正規化された正弦波信号を生
成し、この正弦波信号の位相をπ/2進ませた正弦波信
号を用いて制御遅れ時間による実際の系統電圧の上昇分
・下降分を補正する補正量を加えて上記電力変換手段に
対する出力電圧指令値を生成することを特徴とする系統
連系インバータ装置。
2. A power conversion means that is connected to an AC power system and converts DC power into AC power and outputs the AC power, and causes the power conversion means to generate AC power synchronized with the system frequency and the system voltage of the AC power system. A system interconnection inverter device including a control means, wherein the control means compensates for a control delay that occurs from the detection of the actual system voltage of the AC power system to the output of the power conversion means. When the voltage is output to the power conversion means, a normalized sine wave signal synchronized with the system voltage is generated from the phase and frequency of the system voltage of the AC power system obtained by the phase detection means, and this sine wave is generated. An output voltage command to the power conversion means by using a sine wave signal obtained by advancing the phase of the signal by π / 2 and adding a correction amount for correcting the actual rise / fall of the system voltage due to the control delay time. System interconnection inverter device and generates a.
【請求項3】 交流電力系統に接続され、直流電力を交
流電力に変換し出力する電力変換手段と、この電力変換
手段に上記交流電力系統の系統周波数と系統電圧に同期
した交流電力を発生させる制御手段とを備えた系統連系
インバータ装置であって、上記制御手段の動作に必要な
電力を生成する電源回路をコンデンサインプット型の回
路構成とし、その電源回路の電力の受給点を、上記電力
変換手段に対する電流指令値を得るために設けられた上
記電力変換手段の出力電流を検出する電流検出部の近傍
にしたことを特徴とする系統連系インバータ装置。
3. A power conversion means connected to an AC power system for converting DC power into AC power and outputting the AC power, and AC power synchronized with the system frequency and the system voltage of the AC power system in the power conversion means. A grid interconnection inverter device including a control means, wherein a power supply circuit for generating the electric power necessary for the operation of the control means has a capacitor input type circuit configuration, and the power receiving point of the power supply circuit is the power A grid interconnection inverter device, characterized in that it is provided in the vicinity of a current detection unit for detecting an output current of the power conversion unit provided to obtain a current command value for the conversion unit.
【請求項4】 交流電力系統に接続され、直流電力を交
流電力に変換し出力する電力変換手段を、上記交流電力
系統の系統電圧から系統周波数とゼロクロス点を測定す
る位相検出手段と、この位相検出手段により得られた系
統位相により正規化された正弦波を生成する正弦波発生
手段とを備えた制御手段により、上記交流電力系統の系
統周波数と系統電圧に同期した交流電力を発生させるよ
うにした系統連系インバータ装置であって、上記位相検
出手段を、 上記系統電圧を入力信号として入力し、この入力信号を
一定時間間隔でデジタル信号に変換するA/D変換器
と、 このA/D変換器のデジタル信号の出力を一定の過去に
亘り記憶するとともに、記憶したデジタル信号をサンプ
リング周期毎に記憶内容を更新するデータバッファと、 このデータバッファ内のデジタル信号を入力し、これら
の平均値を抽出する平均値検出器と、 上記データバッファ内のデジタル信号によるデータそれ
ぞれについて、仮定原点からの時間を乗算し、加算した
結果を上記仮定原点からの時間の自乗和で割ることによ
り傾きを検出する傾き検出器と、 上記データバッファの出力と、上記平均値検出器の信号
を入力して、上記入力信号のゼロクロス点を求めるゼロ
クロス検出器とを備えたことを特徴とする系統連系イン
バータ装置。
4. A power conversion means connected to an AC power system for converting DC power into AC power and outputting the power, and phase detecting means for measuring a system frequency and a zero-cross point from a system voltage of the AC power system, and a phase detecting means. By the control means having a sine wave generation means for generating a sine wave normalized by the system phase obtained by the detection means, to generate AC power in synchronization with the system frequency and the system voltage of the AC power system. And an A / D converter for inputting the system voltage as an input signal to the phase detecting means and converting the input signal into a digital signal at constant time intervals, and the A / D converter. A data buffer for storing the output of the digital signal of the converter for a certain period of time, and updating the stored content of the stored digital signal at each sampling cycle; The digital signal in the data buffer is input, the average value detector that extracts these average values, and the data from the digital signal in the above data buffer is multiplied by the time from the hypothetical origin, and the result of addition is assumed above. A slope detector that detects the slope by dividing it by the sum of squares of the time from the origin, a zero cross detector that inputs the output of the data buffer and the signal of the average value detector to obtain the zero cross point of the input signal. And a grid interconnection inverter device.
【請求項5】 請求項4に記載の系統連系インバータ装
置であって、ゼロクロス検出器の出力により起動され、
平均値検出器と傾き検出器の信号により入力信号のゼロ
クロスまでの時間を計測する交点検出器と、 この交点検出器の出力により初期化され、処理の周期毎
に処理周期を加算する現在時間レジスタと、 上記交点検出器の出力と、上記現在時間レジスタの内容
から上記入力信号の周期を計算して保持する周期レジス
タと、 上記現在時間レジスタの出力を上記周期レジスタの出力
で除算して入力信号の現在の位相を検出する除算器とに
より構成したことを特徴とする系統連系インバータ装
置。
5. The grid-connected inverter device according to claim 4, which is activated by an output of a zero-cross detector,
An intersection detector that measures the time to the zero cross of the input signal by the signal of the average value detector and the inclination detector, and a current time register that is initialized by the output of this intersection detector and adds the processing cycle for each processing cycle. An output of the intersection detector, a cycle register for calculating and holding the cycle of the input signal from the contents of the current time register, and an output of the current time register divided by the output of the cycle register for input signal And a divider that detects the current phase of the inverter.
【請求項6】 請求項5に記載の系統連系インバータ装
置であって、除算器の出力である入力信号の現在の位相
を入力して、その位相に対応した正弦のデータを読み出
すサインテーブルとを備えたことを特徴とする系統連系
インバータ装置。
6. The system interconnection inverter device according to claim 5, wherein a sine table for inputting the current phase of the input signal that is the output of the divider and reading sine data corresponding to the phase. A system interconnection inverter device characterized by being provided with.
【請求項7】 交流系統の電圧から周波数とゼロクロス
点を測定する位相検出手段と、この位相検出手段により
得られた位相により正規化された正弦波を生成する正弦
波発生手段とを、 上記電圧を入力信号として入力し、この入力信号を一定
時間間隔でデジタル信号に変換するA/D変換器と、 このA/D変換器のデジタル信号の出力を一定の過去に
亘り記憶するとともに、記憶したデジタル信号をサンプ
リング周期毎に記憶内容を更新するデータバッファと、 このデータバッファ内のデジタル信号を入力し、これら
の平均値を抽出する平均値検出器と、 上記データバッファ内のデジタル信号によるデータそれ
ぞれについて、仮定原点からの時間を乗算し、加算した
結果を上記仮定原点からの時間の自乗和で割ることによ
り傾きを検出する傾き検出器と、 上記データバッファの出力と、上記平均値検出器の信号
を入力して、上記入力信号のゼロクロス点を求めるゼロ
クロス検出器と、 このゼロクロス検出器の出力により起動され、上記平均
値検出器と上記傾き検出器の信号により上記入力信号の
ゼロクロスまでの時間を計測する交点検出器と、 この交点検出器の出力により初期化され、処理の周期毎
に処理周期を加算する現在時間レジスタと、 上記交点検出器の出力と、上記現在時間レジスタの内容
から上記入力信号の周期を計算して保持する周期レジス
タと、 上記現在時間レジスタの出力を上記周期レジスタの出力
で除算して入力信号の現在の位相を検出する除算器と、 上記除算器の出力である入力信号の現在の位相を入力し
て、その位相に対応した波形のデータを読み出すテーブ
ルとにより構成したことを特徴とする波形発生装置。
7. A phase detecting means for measuring a frequency and a zero-cross point from a voltage of an AC system, and a sine wave generating means for generating a sine wave normalized by the phase obtained by the phase detecting means, Is inputted as an input signal, the input signal is converted into a digital signal at a constant time interval, and the output of the digital signal of the A / D converter is stored and stored for a certain period of time. A data buffer that updates the stored contents of a digital signal at each sampling cycle, an average value detector that inputs the digital signal in this data buffer and extracts the average value of these, and the data by the digital signal in the data buffer , The slope is detected by multiplying the time from the hypothetical origin and dividing the added result by the sum of squares of the time from the hypothetical origin. Detector, the output of the data buffer, and the signal of the average value detector are input to obtain the zero-cross point of the input signal, and the output of this zero-cross detector activates the average value An intersection detector that measures the time to the zero cross of the input signal by the detector and the signal of the inclination detector, and a current time register that is initialized by the output of this intersection detector and adds the processing cycle for each processing cycle. An output of the intersection detector, a cycle register for calculating and holding the cycle of the input signal from the contents of the current time register, and an output of the current time register divided by the output of the cycle register for input signal Input the current phase of the input signal that is the output of the divider and the divider that detects the current phase of, and read the waveform data corresponding to that phase. A waveform generator characterized by comprising a table.
JP07688996A 1996-03-29 1996-03-29 Grid-connected inverter device and waveform generator Expired - Lifetime JP3391178B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07688996A JP3391178B2 (en) 1996-03-29 1996-03-29 Grid-connected inverter device and waveform generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07688996A JP3391178B2 (en) 1996-03-29 1996-03-29 Grid-connected inverter device and waveform generator

Publications (2)

Publication Number Publication Date
JPH09271176A true JPH09271176A (en) 1997-10-14
JP3391178B2 JP3391178B2 (en) 2003-03-31

Family

ID=13618215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07688996A Expired - Lifetime JP3391178B2 (en) 1996-03-29 1996-03-29 Grid-connected inverter device and waveform generator

Country Status (1)

Country Link
JP (1) JP3391178B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000245063A (en) * 1999-02-18 2000-09-08 Hitachi Ltd Electric power system simulation equipment
JP2001027971A (en) * 1999-07-15 2001-01-30 Nippon Telegr & Teleph Corp <Ntt> Digital data storage device
GB2388974A (en) * 2003-01-21 2003-11-26 Solargen Solutions Ltd A solar power generation and illumination system
JP2004242451A (en) * 2003-02-07 2004-08-26 Sanyo Electric Co Ltd Inverter arrangement and control method for inverter arrangement
JP2006204067A (en) * 2005-01-24 2006-08-03 Kawamura Electric Inc System interconnection inverter of distributed power supply, and method of system interconnection
JP2007325365A (en) * 2006-05-30 2007-12-13 Kawamura Electric Inc Grid-connected inverter device
JP2011229199A (en) * 2010-04-15 2011-11-10 Mitsubishi Electric Corp Power conversion equipment
JP2016208811A (en) * 2015-04-27 2016-12-08 エルエス産電株式会社Lsis Co., Ltd. Energy storage system
WO2018185963A1 (en) * 2017-04-03 2018-10-11 住友電気工業株式会社 Power conversion device and control method thereof
DE102022105632A1 (en) 2021-03-12 2022-09-15 Toyota Jidosha Kabushiki Kaisha Intermediate inverter and method of manufacturing an intermediary inverter

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000245063A (en) * 1999-02-18 2000-09-08 Hitachi Ltd Electric power system simulation equipment
JP2001027971A (en) * 1999-07-15 2001-01-30 Nippon Telegr & Teleph Corp <Ntt> Digital data storage device
GB2388974A (en) * 2003-01-21 2003-11-26 Solargen Solutions Ltd A solar power generation and illumination system
JP2004242451A (en) * 2003-02-07 2004-08-26 Sanyo Electric Co Ltd Inverter arrangement and control method for inverter arrangement
JP4654043B2 (en) * 2005-01-24 2011-03-16 河村電器産業株式会社 System connection inverter for distributed power source and system connection method
JP2006204067A (en) * 2005-01-24 2006-08-03 Kawamura Electric Inc System interconnection inverter of distributed power supply, and method of system interconnection
JP2007325365A (en) * 2006-05-30 2007-12-13 Kawamura Electric Inc Grid-connected inverter device
JP2011229199A (en) * 2010-04-15 2011-11-10 Mitsubishi Electric Corp Power conversion equipment
JP2016208811A (en) * 2015-04-27 2016-12-08 エルエス産電株式会社Lsis Co., Ltd. Energy storage system
US9859815B2 (en) 2015-04-27 2018-01-02 Lsis Co., Ltd. Energy storage system
WO2018185963A1 (en) * 2017-04-03 2018-10-11 住友電気工業株式会社 Power conversion device and control method thereof
JP2018183035A (en) * 2017-04-03 2018-11-15 住友電気工業株式会社 Power conversion device and control method thereof
DE102022105632A1 (en) 2021-03-12 2022-09-15 Toyota Jidosha Kabushiki Kaisha Intermediate inverter and method of manufacturing an intermediary inverter

Also Published As

Publication number Publication date
JP3391178B2 (en) 2003-03-31

Similar Documents

Publication Publication Date Title
US6771522B2 (en) Inverter parallel operation system
US20070036212A1 (en) Digital Controller Based Power Factor Correction Circuit
JP3391178B2 (en) Grid-connected inverter device and waveform generator
JPH0789743B2 (en) Rectifier power supply circuit
CN101682271A (en) Power converter
JP2010110936A (en) Method and device for displaying electric power of electric injection molding machine
JP6762680B2 (en) Solar power system
JP4565451B2 (en) Digital converter and control method thereof
KR100548086B1 (en) Direct current ground fault detecting device and system linking generator using the direct current ground fault detecting device
US20200169187A1 (en) Control apparatus for power conversion system
JP2009254041A (en) Distributed power supply system
JPH09201058A (en) Ac-dc converter
JP3488861B2 (en) DC power supply
JP5521291B2 (en) Control device and control method for power conversion device
EP3316471A1 (en) Conversion device and method for controlling the same
JP2002204597A (en) Inverter-control type generator
JP2001169553A (en) Switched mode rectifier
JP3070606B1 (en) Power converter
WO2019097835A1 (en) Power conversion device
JP2009254164A (en) Digital converter
JP2001268924A (en) Output voltage correcting method for portable generator
JP2001037252A (en) Method of generating sine-wave for controlling power factor compensation
JP2695152B2 (en) Rectifier power supply
JP2006025550A (en) Frequency detection device and distributed power supply device
JP4654043B2 (en) System connection inverter for distributed power source and system connection method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term