JP2009253258A - Method for manufacturing wiring substrate, and wiring substrate - Google Patents
Method for manufacturing wiring substrate, and wiring substrate Download PDFInfo
- Publication number
- JP2009253258A JP2009253258A JP2008103528A JP2008103528A JP2009253258A JP 2009253258 A JP2009253258 A JP 2009253258A JP 2008103528 A JP2008103528 A JP 2008103528A JP 2008103528 A JP2008103528 A JP 2008103528A JP 2009253258 A JP2009253258 A JP 2009253258A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- conductor
- recess
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、プリント配線基板などの配線基板、および、その製造方法に関するものである。 The present invention relates to a wiring board such as a printed wiring board and a manufacturing method thereof.
プリント配線基板等の配線基板は、基本的に、絶縁層の表面に銅などの導体をめっきし(導体層形成工程)、任意の配線パターンに従ってエッチングして(回路形成工程)製造される。エッチングにより形成された配線パターンをもつ配線回路には、電子部品などが接続される。また、両面に配線回路を形成したものや、多層配線基板を形成する際には、絶縁層に、他の導体層(配線回路)同士を接続するための貫通孔(スルーホール)が形成される(絶縁層加工工程)。 A wiring board such as a printed wiring board is basically manufactured by plating a conductor such as copper on the surface of an insulating layer (conductor layer forming step) and etching it according to an arbitrary wiring pattern (circuit forming step). An electronic component or the like is connected to a wiring circuit having a wiring pattern formed by etching. In addition, when a wiring circuit is formed on both surfaces or a multilayer wiring board is formed, a through hole (through hole) for connecting other conductor layers (wiring circuits) to each other is formed in the insulating layer. (Insulating layer processing step).
ここで、配線基板において、従来から、絶縁層と導体との密着性を向上させることが課題となっている。例えば、特許文献1に開示されているように、プリント配線基板の製造プロセスにおいて、絶縁層の表面を化学的なエッチングにより粗面化した後に、めっきを施している。絶縁層の表面に細かな凹凸を形成して表面積を大きくすることで、絶縁層表面と導体との接触面積を大きくし、密着性を向上させている。
ところで、配線回路を形成する回路形成工程において、エッチングの進行方向は、絶縁層の表面に垂直方向であると共に、当該表面と平行な方向でもある放射状である。つまり、表面上の導体層は、深くエッチングするほど、広くエッチングされる。 By the way, in the circuit formation process for forming the wiring circuit, the etching progressing direction is a radial direction that is perpendicular to the surface of the insulating layer and parallel to the surface. That is, the conductor layer on the surface is etched wider as it is etched deeper.
これによれば、配線間距離が小さい配線回路をエッチングにより形成しようとすると、広くエッチングできないため、エッチング可能な深さも制限される。従って、この場合、配線間の導体を完全にエッチングするためには、表面上のめっき(導体層)の厚さを薄くすることが望ましい。 According to this, when a wiring circuit having a small distance between wirings is formed by etching, it cannot be etched widely, and the etching depth is limited. Therefore, in this case, in order to completely etch the conductor between the wirings, it is desirable to reduce the thickness of the plating (conductor layer) on the surface.
しかしながら、めっきの厚さを薄くすると、粗面化した絶縁層表面の凸部分上の導体がさらに薄くなり、断線しやすくなってしまう。従って、配線間距離が小さい配線回路を形成するときなどは、エッチングによる絶縁層表面の表面粗さを小さくし、最薄となる導体の厚さを確保しなければならなかった。 However, if the thickness of the plating is reduced, the conductor on the convex portion of the roughened insulating layer surface is further thinned, and disconnection is likely to occur. Therefore, when forming a wiring circuit with a small distance between wirings, it has been necessary to reduce the surface roughness of the insulating layer surface by etching and secure the thickness of the thinnest conductor.
従来、上記のように、絶縁層表面の表面粗さを小さくすると、その分絶縁層表面と導体との接触面積が小さくなり、密着性が低下してしまうという問題があった。さらに、化学的なエッチングにおいて、絶縁層の表面粗さを調整することは容易でなく、製造効率の面でも問題がある。 Conventionally, when the surface roughness of the surface of the insulating layer is reduced as described above, there is a problem that the contact area between the surface of the insulating layer and the conductor is reduced correspondingly, resulting in a decrease in adhesion. Furthermore, in chemical etching, it is not easy to adjust the surface roughness of the insulating layer, and there is a problem in terms of manufacturing efficiency.
本発明は、このような事情に鑑みてなされたものであり、導体の配線パターンにかかわらず、容易かつ効率的に絶縁層と導体との密着性を向上させることができる配線基板の製造方法および配線基板を提供することを目的とする。 The present invention has been made in view of such circumstances, and a method of manufacturing a wiring board that can easily and efficiently improve the adhesion between an insulating layer and a conductor, regardless of the wiring pattern of the conductor, and An object is to provide a wiring board.
本発明の配線基板の製造方法は、絶縁層の表面に導体からなる導体層を密着形成する導体層形成工程と、エッチングにより導体層から配線回路を形成する回路形成工程と、を備える配線基板の製造方法であって、さらに、前記導体層形成工程の前工程として、レーザーにより絶縁層上で配線回路が形成される領域に凹部を形成する凹部形成工程を備えることを特徴とする。なお前記凹部形成工程と前記導体層形成工程との間に他の工程を備えていてもよい。 A method of manufacturing a wiring board according to the present invention includes a conductor layer forming step of closely forming a conductor layer made of a conductor on the surface of an insulating layer, and a circuit forming step of forming a wiring circuit from the conductor layer by etching. It is a manufacturing method, Comprising: It further has the recessed part formation process which forms a recessed part in the area | region where a wiring circuit is formed on an insulating layer with a laser as a pre-process of the said conductor layer formation process, It is characterized by the above-mentioned. In addition, you may provide the other process between the said recessed part formation process and the said conductor layer formation process.
これによれば、レーザーにより形成された凹部があるため、絶縁層表面と導体との接触面積は大きくなり、絶縁層表面と導体層との密着性は向上する。そして、この凹部は、絶縁層表面上において、後の回路形成工程で配線回路が形成される領域に形成される。導体層形成時に表面粗さを粗くして、導体層の薄化を考慮する必要がなくなる。これにより、上記領域外でほぼ均一に導体層の厚さを確保でき、断線は生じにくくなる。また、凹部が配線回路下にあることで、回路形成工程以後も、絶縁層表面と配線回路との優れた密着性を維持することができる。 According to this, since there is a recess formed by a laser, the contact area between the surface of the insulating layer and the conductor is increased, and the adhesion between the surface of the insulating layer and the conductor layer is improved. And this recessed part is formed in the area | region where a wiring circuit is formed in a subsequent circuit formation process on the insulating layer surface. There is no need to consider the thinning of the conductor layer by roughening the surface roughness when forming the conductor layer. Thereby, the thickness of the conductor layer can be ensured almost uniformly outside the region, and disconnection hardly occurs. Further, since the concave portion is under the wiring circuit, excellent adhesion between the insulating layer surface and the wiring circuit can be maintained even after the circuit formation step.
さらに、本発明によれば、レーザーを用いることで、凹部の形成(深さおよび位置の調整等)が容易となり、密着性を向上させたい部分に対して所望の凹部を形成できる。つまり、容易かつ選択的に密着強度を高めることが可能となる。 Furthermore, according to the present invention, by using a laser, it becomes easy to form a concave portion (adjustment of depth and position, etc.), and a desired concave portion can be formed in a portion where adhesion is desired to be improved. That is, it is possible to easily and selectively increase the adhesion strength.
また、他の工程で用いられるレーザーを利用して凹部を形成するため、密着性を向上させるための特別な装置を付加することなく、効率的に製造できる。レーザーは、例えば、絶縁層に対し、他層間の配線回路をつなぐ貫通孔を形成するために用いられている。 Moreover, since the recess is formed using a laser used in another process, it can be efficiently manufactured without adding a special device for improving the adhesion. Lasers are used, for example, to form through holes that connect wiring circuits between other layers to an insulating layer.
なお、本発明において、凹部は、基本的に凹部の全体が上記領域内に収まるように形成されるが、凹部の一部が領域外となるように形成されていてもよい。後者の場合、領域外に位置する凹部の一部が、周囲の配線領域と重ならないように形成される。つまり、凹部は、1本の配線下にのみ位置し、配線同士を短絡させないように形成される。また、凹部は複数形成されてもよい。 In the present invention, the recess is basically formed so that the entire recess fits in the region. However, the recess may be formed so that a part of the recess is outside the region. In the latter case, a part of the recess located outside the region is formed so as not to overlap the surrounding wiring region. In other words, the recess is located only under one wiring and is formed so as not to short-circuit the wirings. A plurality of recesses may be formed.
ここで、本発明における絶縁層加工工程では、複数の凹部を上記領域(配線回路)に沿って形成することが好ましい。これにより、絶縁層表面と配線回路との接触面積を効率的に大きくでき、当該密着性はさらに向上する。例えば、複数の凹部を、配線回路における電流の流れる方向に沿って形成することが好ましい。 Here, in the insulating layer processing step of the present invention, it is preferable to form a plurality of recesses along the region (wiring circuit). Thereby, the contact area between the insulating layer surface and the wiring circuit can be efficiently increased, and the adhesion is further improved. For example, it is preferable to form a plurality of recesses along the direction of current flow in the wiring circuit.
ここで、凹部形成工程の後、さらに、凹部表面を含む絶縁層の表面をエッチングにより粗面化する粗面化工程を備えることが好ましい。これにより、凹部表面を含む絶縁層表面に細かな凹凸が形成され、さらに密着性が向上する。 Here, it is preferable to further include a roughening step of roughening the surface of the insulating layer including the concave surface by etching after the concave portion forming step. Thereby, fine irregularities are formed on the surface of the insulating layer including the concave surface, and the adhesion is further improved.
また、本発明は、配線基板としても特徴がある。すなわち、本発明の配線基板は、絶縁層と、絶縁層の表面上に密着形成される導体からなる配線回路と、を備える配線基板であって、絶縁層は、表面上で配線回路が形成される領域に前記レーザーにより形成された凹部を有しており、配線回路は、凹部表面を含む絶縁層の表面上に密着形成されていることを特徴とする。これにより、上記同様の効果を有する。 The present invention is also characterized as a wiring board. That is, the wiring board of the present invention is a wiring board comprising an insulating layer and a wiring circuit made of a conductor formed in close contact with the surface of the insulating layer, and the insulating layer has a wiring circuit formed on the surface. And the wiring circuit is formed in close contact with the surface of the insulating layer including the surface of the recess. This has the same effect as described above.
本発明の配線基板の製造方法および配線基板によれば、導体の配線パターンにかかわらず、容易かつ効率的に絶縁層表面と導体との密着性を向上させることができる。 According to the method for manufacturing a wiring board and the wiring board of the present invention, the adhesion between the surface of the insulating layer and the conductor can be easily and efficiently improved regardless of the wiring pattern of the conductor.
次に、実施形態を挙げ、本発明をより詳しく説明する。本実施形態では、ビルドアップ構造のプリント配線基板を例としている。一般に、ビルドアップ構造のプリント配線基板は、両面に銅の配線回路が形成されたコア基板(絶縁層)と、コア基板の両面に積層された複数のビルドアップ層とを備えている。各ビルドアップ層は、樹脂からなる絶縁層と、絶縁層の表面に形成された配線回路とを有している。絶縁層(コア基板を含む)には、各層の配線回路同士を接続するための貫通孔(スルーホール)が設けられている。 Next, the present invention will be described in more detail with reference to embodiments. In this embodiment, a printed wiring board having a build-up structure is taken as an example. In general, a printed wiring board having a build-up structure includes a core substrate (insulating layer) on which copper wiring circuits are formed on both sides, and a plurality of build-up layers stacked on both sides of the core substrate. Each build-up layer has an insulating layer made of resin and a wiring circuit formed on the surface of the insulating layer. The insulating layer (including the core substrate) is provided with a through hole (through hole) for connecting the wiring circuits of the respective layers.
以下、本実施形態におけるプリント配線基板1の製造方法について図面を参照して説明する。図1は、製造の概略フローを示す図である。図2は、コア基板2の平面図である。図3は、銅めっき5が形成されたコア基板2の平面図である。図4は、1層形成後のプリント配線基板1の平面図である。図5は、図4におけるB−B線断面図である。なお、図面は、説明の便宜上、模式的に表す。
Hereinafter, the manufacturing method of the printed wiring board 1 in this embodiment is demonstrated with reference to drawings. FIG. 1 is a diagram showing a schematic flow of manufacturing. FIG. 2 is a plan view of the
まず、図1に示すように、絶縁層加工工程(101)において、樹脂製のコア基板2をレーザー照射装置(図示せず)にセットする。そして、レーザーを複数回ショットし、コア基板2の表面2aの所定位置に貫通孔3を形成する。ここでの貫通孔3は、コア基板2の両面に設けられる配線回路同士を接続するためのものである。コア基板2に積層されたビルドアップ層の貫通孔は、コア基板2上の配線回路とビルドアップ層上の配線回路とをつなぐ。つまり、本実施形態にあっては、貫通孔3は、部分的に各層をつなぐものであり、ドリル等の機械加工で形成される全層を貫通するようなスルーホールと比較して、小径に形成される。この貫通孔3を形成するレーザーにより形成された本実施形態の凹部4は、小径に形成でき、あらゆる配線パターンに適応することができる。なお、コア基板2は、本発明における「絶縁層」に含まれる。
First, as shown in FIG. 1, in the insulating layer processing step (101), the resin-made
続いて、凹部形成工程(102)において、さらに上記レーザー照射装置を用いて、貫通孔3とは別に、コア基板2の表面2aに凹部4を形成する。ここで、凹部4は、図2および図5に示すように、平面視形状がおよそ円形で平面直交断面がおよそ台形となっている。
Subsequently, in the recess forming step (102), the
この凹部4は、コア基板2を貫通しておらず、表面2aのうち、配線回路6の下方となる領域A(図2の点線で囲まれた部位)に形成される。つまり、この工程で、レーザーによって、表面2a上で配線回路6が形成される領域Aに、非貫通の凹部4を形成する。そして、凹部4は、領域A(配線回路)に沿って複数箇所形成される。1つの凹部4は、レーザーの加工条件(ショット回数やレーザーしぼりの調整等)により、領域A内に収まり且つ非貫通となるように形成される。
The
続いて、導体層形成工程(103)において、図3に示すように、コア基板2の表面2a上に銅めっき5を施す。めっきは、無電解めっき、電解めっき等、公知の方法で行う。銅めっき5は、凹部4を充填すると共に、表面2a上に密着形成される(図5参照)。表面2aからの銅めっき5の厚さは、およそ12〜18μmとなっている。
Subsequently, in the conductor layer forming step (103), copper plating 5 is applied on the
続いて、回路形成工程(104)において、エッチングにより銅めっき5から配線回路6を形成する。簡単に説明すると、まず、銅めっき5上にレジストを積層し、レジストを配線パターンに合わせてパターン形成する。そして、銅めっき5のエッチングを行った後、レジストを剥離する。これにより、レジストが残っていた部分に対応した銅めっき5がコア基板2の表面2a上に残り、図4に示すように、レジストの配線パターンに応じた配線回路6が形成される。本実施形態においては、配線回路6の配線幅がおよそ50μmで、隣り合う配線の離間距離がおよそ50μmとなっている。以上により一つの層が形成される。
Subsequently, in the circuit forming step (104), the
ここで、さらにビルドアップ層を形成する場合(105:Yes)、コア基板2の表面2aおよび配線回路6上に、樹脂からなる絶縁層を積層する(106)。そして、図1に示すように、絶縁層加工工程(101)に戻り、上記工程を行う。これを繰り返すことで複数のビルドアップ層が形成される。各ビルドアップ層では、上記同様、絶縁層に凹部が形成され、その上に配線回路が形成される。
Here, when a buildup layer is further formed (105: Yes), an insulating layer made of resin is laminated on the
ビルドアップ層を形成しない場合(105:No)、製造工程は終了する。なお、図示しないコア基板2のもう一方側(裏側)の表面は、上記表面2a側の層形成の後(あるいは同時、または交互)に層形成される。もう一方側表面の各層にあっても、上記のように凹部を形成してもよい。以上により、プリント配線基板1は製造される。また、図示しないが、配線回路6上に電子部品が配置されたり、コア基板2(絶縁層)上にソルダーレジストが形成されたりもする。
When the buildup layer is not formed (105: No), the manufacturing process ends. The surface on the other side (back side) of the core substrate 2 (not shown) is formed after (or at the same time or alternately) the layer formation on the
ここで、本実施形態の効果について説明する。本実施形態の製造方法によれば、レーザーにより形成された凹部4があるため、表面2aと銅との接触面積は大きくなり、コア基板2(絶縁層)と銅めっき5との密着性は向上する。そして、この凹部4は、表面2a上において、後に回路形成工程(104)で配線回路6が形成される領域Aに形成される。従って、凹部4は、配線回路6下に位置し、銅がエッチングされる部分(領域A外)のエッチング深さに影響を与えない。つまり、領域A外に均一な銅めっき5の厚さを確保でき、断線は生じにくくなる。また、凹部4が配線回路6下にあることで、回路形成工程(104)以後も、コア基板2と配線回路6との優れた密着性を維持することができる。
Here, the effect of this embodiment will be described. According to the manufacturing method of the present embodiment, since there is the
さらに、本実施形態によれば、絶縁層加工工程(101)で用いられるレーザーを利用して凹部4を形成するため、密着性を向上させるための特別な装置を付加することなく、効率的に製造できる。また、レーザーを用いることで、凹部4の形成(深さおよび位置の調整等)が容易となり、密着性を向上させたい部分に対して所望の凹部4を形成できる。つまり、容易かつ選択的に密着強度を高めることが可能となる。本実施形態のように配線幅や配線間距離が小さい配線パターンであっても、レーザーを用いることで容易かつ効率的に密着性を向上させることができる。
Furthermore, according to this embodiment, since the
そして、本実施形態では、凹部4が領域A(配線回路6の電流経路)に沿って形成される。従って、より効率的に密着性を向上させることができる。図示しないが、凹部4は、領域Aの全領域に沿って断続的に形成されていてもよく、より密着性が向上する。
In the present embodiment, the
また、上記製造工程に粗面化工程を加えてもよい。凹部形成工程(102)の後に、絶縁層(コア基板2を含む)をエッチングすることで、凹部4を含む表面に細かな凹凸を形成する。その後、粗面化した絶縁層の表面に導体層を形成する(103)。本実施形態では、凹部4により密着性が向上しているため、粗面化による凹凸を小さくしても密着性の面で問題が生じない。つまり、凹凸の大きさは、密着性を考慮することなく、小さいもので足り、導体厚さと密着性とのバランスという難しい調整を必要としない。つまり、比較的容易にさらなる密着性向上を図れる。
Moreover, you may add a roughening process to the said manufacturing process. After the recess forming step (102), the insulating layer (including the core substrate 2) is etched to form fine irregularities on the surface including the
また、製造工程の順序は可能な範囲で入れ替えてもよい。例えば、図1において、絶縁層加工工程(101)と凹部形成工程(102)とを入れ替えてもよいし、同時にしてもよい。 Moreover, you may replace the order of a manufacturing process in the possible range. For example, in FIG. 1, the insulating layer processing step (101) and the recess forming step (102) may be interchanged or may be performed simultaneously.
また、凹部4の形状は、上記に限られない。例えば、図6に示すように、平面視形状が楕円状となるように形成されてもよい。これによれば、効率的に密着性を向上させることができる。また、図7に示すように、凹部4の一部が領域A外となっていてもよい。ただし、この場合、配線領域A1にある凹部4が周囲の配線領域A2に進入しないように形成される。つまり、凹部4は、配線同士を短絡させないように形成される。また、凹部4の平面直交断面(図5)の形状も上記に限らず、半円状、矩形、または、内部側に拡幅する形状であってもよい。
Moreover, the shape of the recessed
また、このプリント配線基板1は、以下のように表現することができる。プリント配線基板1は、図5に示すように、絶縁層2と、絶縁層2の表面2a上に密着形成される導体からなる配線回路6と、を備える配線基板であって、絶縁層2は、表面2a上で配線回路6が形成される領域Aにレーザーにより形成された凹部4を有しており、配線回路6は、凹部4表面を含む絶縁層2の表面2a上に密着形成されている。このプリント配線基板1は、上記同様の効果を有する。
The printed wiring board 1 can be expressed as follows. As shown in FIG. 5, the printed wiring board 1 is a wiring board that includes an insulating
1:プリント配線基板、
2:コア基板(絶縁層)、2a:表面
3:貫通孔、4:凹部、5:銅めっき(導電層)、
6:配線回路、
A:領域
1: Printed circuit board,
2: core substrate (insulating layer), 2a: surface 3: through-hole, 4: recessed portion, 5: copper plating (conductive layer),
6: Wiring circuit
A: Area
Claims (4)
さらに、前記導体層形成工程の前工程として、レーザーにより前記絶縁層上で前記配線回路が形成される領域に凹部を形成する凹部形成工程を備えることを特徴とする配線基板の製造方法。 A method of manufacturing a wiring board comprising: a conductor layer forming step of closely forming a conductor layer made of a conductor on a surface of an insulating layer; and a circuit forming step of forming a wiring circuit from the conductor layer by etching,
Furthermore, the manufacturing method of the wiring board characterized by providing the recessed part formation process which forms a recessed part in the area | region where the said wiring circuit is formed on the said insulating layer with a laser as a pre-process of the said conductor layer formation process.
前記絶縁層は、前記表面上で前記配線回路が形成される領域に前記レーザーにより形成された凹部を有しており、
前記配線回路は、前記凹部表面を含む前記絶縁層の表面上に密着形成されていることを特徴とする配線基板。 A wiring board comprising: an insulating layer; and a wiring circuit made of a conductor formed in close contact with the surface of the insulating layer,
The insulating layer has a recess formed by the laser in a region where the wiring circuit is formed on the surface;
The wiring board, wherein the wiring circuit is formed in close contact with the surface of the insulating layer including the surface of the recess.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008103528A JP2009253258A (en) | 2008-04-11 | 2008-04-11 | Method for manufacturing wiring substrate, and wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008103528A JP2009253258A (en) | 2008-04-11 | 2008-04-11 | Method for manufacturing wiring substrate, and wiring substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009253258A true JP2009253258A (en) | 2009-10-29 |
Family
ID=41313618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008103528A Pending JP2009253258A (en) | 2008-04-11 | 2008-04-11 | Method for manufacturing wiring substrate, and wiring substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009253258A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07116870A (en) * | 1993-10-26 | 1995-05-09 | Matsushita Electric Works Ltd | Processing method for surface of base material |
JPH10308562A (en) * | 1997-05-08 | 1998-11-17 | Mitsui Chem Inc | Resin board and its production |
-
2008
- 2008-04-11 JP JP2008103528A patent/JP2009253258A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07116870A (en) * | 1993-10-26 | 1995-05-09 | Matsushita Electric Works Ltd | Processing method for surface of base material |
JPH10308562A (en) * | 1997-05-08 | 1998-11-17 | Mitsui Chem Inc | Resin board and its production |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8618424B2 (en) | Multilayer wiring substrate and method of manufacturing the same | |
KR102518566B1 (en) | Printed wiring board and method for manufacturing same | |
KR101506785B1 (en) | Printed Circuit Board | |
US7665208B2 (en) | Through hole forming method | |
JP2006237088A (en) | Method of manufacturing multilayer printed wiring board | |
JP2015109392A (en) | Manufacturing method of wiring board | |
JP2020188209A (en) | Printed wiring board and manufacturing method thereof | |
JP2013106034A (en) | Manufacturing method of printed circuit board | |
JP2013062293A (en) | Manufacturing method of multilayer wiring board | |
JP2006339350A (en) | Printed wiring board and its manufacturing method | |
KR20160038285A (en) | Circuit board and manufacturing mehtod thereof | |
CN106332444B (en) | Circuit board and manufacturing method thereof | |
JP5375537B2 (en) | Printed wiring board and manufacturing method thereof | |
JP2009253258A (en) | Method for manufacturing wiring substrate, and wiring substrate | |
JP2005197648A (en) | Method for manufacturing a circuit board wired by electroplating | |
JP2019029559A (en) | Multilayer wiring board and manufacturing method thereof | |
JP2007165642A (en) | Component mounting substrate | |
JP6523039B2 (en) | Printed wiring board and method of manufacturing the same | |
JP2016127248A (en) | Multilayer wiring board | |
JP2006253372A (en) | Multi-layer printed wiring board and its manufacturing method | |
JP2009088337A (en) | Printed circuit board and its manufacturing method | |
JP2006339349A (en) | Printed wiring board and method of manufacturing same | |
JP2017098390A (en) | Wiring board manufacturing method | |
JP2009277863A (en) | Method of manufacturing wiring substrate | |
KR102186150B1 (en) | Printed circuit board using the insulating film and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111013 |
|
A131 | Notification of reasons for refusal |
Effective date: 20111018 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |