JP2009246226A - Method and apparatus for forming hole, and program - Google Patents
Method and apparatus for forming hole, and program Download PDFInfo
- Publication number
- JP2009246226A JP2009246226A JP2008092688A JP2008092688A JP2009246226A JP 2009246226 A JP2009246226 A JP 2009246226A JP 2008092688 A JP2008092688 A JP 2008092688A JP 2008092688 A JP2008092688 A JP 2008092688A JP 2009246226 A JP2009246226 A JP 2009246226A
- Authority
- JP
- Japan
- Prior art keywords
- film
- regions
- region
- forming
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、基板上の膜の複数領域にホールを形成するホール形成方法、ホール形成装置及びプログラムに関する。 The present invention relates to a hole forming method, a hole forming apparatus, and a program for forming holes in a plurality of regions of a film on a substrate.
半導体装置の製造工程においては、基板上のシリコン酸化膜に引出電極用等のコンタクトホール(以下ホールという)が多数形成される。これらのホールはフォトリソグラフィ工程、エッチング工程及びレジスト剥離工程を経て形成される。近年では高密度でのホール形成が要求されているが、フォトリソグラフィ工程における露光装置の解像度にも限界がある。従来は、最初に半分だけホールを形成し、その後に再び露光を行い既に形成されたホールの隙間にホールを形成する技術が提案されている(例えば特許文献1参照)。
しかしながら、従来の技術では2回の露光が必要となり、またホールを、酸素ラジカルを含む雰囲気中でシュリンクさせる必要もあった。さらに、2回目の露光においては、位置精度を向上させる必要もあった。 However, the conventional technique requires two exposures, and it is also necessary to shrink holes in an atmosphere containing oxygen radicals. Furthermore, in the second exposure, it is necessary to improve the position accuracy.
本発明は斯かる事情に鑑みてなされたものであり、その目的は、複数の他の領域に囲まれる一の領域を選択し、当該一の領域を除く他の領域に突起物を形成することにより、1回の露光でより多くのホールを形成することが可能なホール形成方法、ホール形成装置及びプログラムを提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to select one region surrounded by a plurality of other regions and form protrusions in other regions other than the one region. Accordingly, it is an object of the present invention to provide a hole forming method, a hole forming apparatus, and a program capable of forming more holes in one exposure.
本発明に係るホール形成方法は、基板上の膜の複数領域にホールを形成するホール形成方法において、ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に突起物を形成する工程と、前記膜及び前記突起物上に補助膜を形成する工程と、エッチバックにより前記突起物を囲むサイドウォールを形成する工程と、前記突起物をエッチングする工程と、前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングする工程とを備えることを特徴とする。 The hole forming method according to the present invention is a hole forming method in which holes are formed in a plurality of regions of a film on a substrate, and a plurality of other regions surrounding one region of the plurality of regions serving as hole formation positions are formed on the film. Forming a protrusion on the film, forming an auxiliary film on the film and the protrusion, forming a sidewall surrounding the protrusion by etch back, etching the protrusion, A step of etching the plurality of other regions and the film in one region using the sidewall as a mask.
本発明に係るホール形成方法は、前記突起物を形成する工程は、ホールの形成位置となる4以上の複数領域の内、一の領域を囲む3以上の複数の他の領域の膜上に突起物を形成することを特徴とする。 In the hole forming method according to the present invention, in the step of forming the protrusion, the protrusion is formed on a film in a plurality of other regions of three or more surrounding one region out of the plurality of regions of four or more serving as hole formation positions. It is characterized by forming an object.
本発明に係るホール形成方法は、前記突起物を形成する工程は、前記膜上に第1膜を形成する工程と、ホールの形成位置となる4以上の複数領域の内、一の領域を囲む3以上の複数の他の領域の前記第1膜上にフォトレジストを形成する工程と、該フォトレジストをマスクに前記第1膜をエッチングし突起物を形成する工程とを含むことを特徴とする。 In the hole forming method according to the present invention, the step of forming the protrusion surrounds one region among the step of forming the first film on the film and the four or more regions serving as the hole formation positions. A step of forming a photoresist on the first film in a plurality of other regions of three or more, and a step of etching the first film using the photoresist as a mask to form a protrusion. .
本発明に係るホール形成装置は、基板上の膜の複数領域にホールを形成するホール形成装置において、ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板をエッチング装置へ搬送する搬送手段を備え、前記エッチング装置の制御部は、エッチバックにより前記突起物を囲むサイドウォールを形成する手段と、前記突起物をエッチングする手段と、前記サイドウォールをマスクに前記複数の他の領域及び一の領域の前記膜をエッチングする手段とを実行することを特徴とする。 A hole forming apparatus according to the present invention is a hole forming apparatus that forms holes in a plurality of regions of a film on a substrate, and is formed on a plurality of other regions surrounding one region among the plurality of regions serving as hole formation positions. And a transport means for transporting the substrate on which the auxiliary film is formed on the film to an etching apparatus, and the controller of the etching apparatus has a sidewall surrounding the protrusion by etch back. Forming means; etching means for etching the protrusion; and means for etching the plurality of other regions and the film in one region using the sidewall as a mask.
本発明に係るプログラムは、基板上の膜の複数領域にホールを形成するエッチング装置を制御するコンピュータに用いられるプログラムにおいて、コンピュータに、ホールの形成位置となる複数領域の内、他の複数の領域に囲まれる一の領域を除く前記他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板が搬送されたか否かを判断するステップと、該ステップにより基板が搬送されたと判断した場合に、エッチバックにより前記突起物を囲むサイドウォールを形成するステップと、前記突起物をエッチングするステップと、前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングするステップとを実行させることを特徴とする。 The program according to the present invention is a program used in a computer for controlling an etching apparatus that forms holes in a plurality of regions of a film on a substrate. The computer further includes a plurality of other regions among a plurality of regions serving as hole formation positions. Determining whether or not the protrusion formed on the film in the other region excluding the one region surrounded by the substrate and the substrate on which the auxiliary film is formed on the film are transported, When it is determined that the substrate has been transported, a step of forming a sidewall surrounding the protrusion by etching back, a step of etching the protrusion, and the plurality of other regions and the one of the other regions using the sidewall as a mask. Etching the film in a region.
本発明にあっては、ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に突起物を形成する。具体的には、4以上の複数領域の内、一の領域を囲む3つ以上の他の領域の膜上に突起物を形成する。次いで、膜及び突起物上に補助膜を形成する。補助膜はエッチバックされる。このエッチバックにより突起物を囲むサイドウォールが形成される。サイドウォールに囲まれる円柱はエッチングされる。最後に、サイドウォールをマスクに他の複数の領域及び一の領域の膜をエッチングする。 In the present invention, the protrusion is formed on the film of the plurality of other regions surrounding the one region among the plurality of regions serving as the hole forming positions. Specifically, a protrusion is formed on the film of three or more other regions surrounding one region among the four or more regions. Next, an auxiliary film is formed on the film and the protrusion. The auxiliary film is etched back. By this etch back, a sidewall surrounding the projection is formed. The cylinder surrounded by the sidewall is etched. Finally, a plurality of other regions and the film in one region are etched using the sidewall as a mask.
本発明にあっては、ホールの形成位置となる複数領域の内、他の複数の領域に囲まれる一の領域を除く他の領域の膜上に突起物を形成し、当該突起物に基づくサイドウォールを形成する。そしてサイドウォールをマスクに複数の他の領域及び一の領域の膜をエッチングする。従って一つのサイドウォールにより他の領域に対応する膜がエッチングされる。さらに、複数のサイドウォールにより囲まれる一の領域に対応する膜もがエッチングされる。このように、他の領域に係る突起物の形成に基づくサイドウォールの形成により、一度の露光だけで、他の領域のみならず一の領域に対応するホール形成位置に高密度で、またより短い工程でホールを形成することが可能となる等、本発明は優れた効果を奏する。 In the present invention, a protrusion is formed on the film of the other region excluding one region surrounded by the other plurality of regions among the plurality of regions serving as hole formation positions, and the side based on the protrusion Form a wall. Then, a plurality of other regions and one region of the film are etched using the sidewall as a mask. Accordingly, a film corresponding to another region is etched by one sidewall. Further, the film corresponding to one region surrounded by the plurality of sidewalls is also etched. As described above, the formation of the side wall based on the formation of the protrusions related to the other region enables high-density and shorter at the hole forming position corresponding to one region as well as the other region by only one exposure. The present invention has excellent effects, such as being able to form holes in the process.
実施の形態1
以下本発明の実施の形態を、図面を参照して説明する。図1はホール形成装置1の概要を示す模式的平面図である。ホール形成装置1は第1搬入室401、第1成膜室61、スピンコータ63、第1真空搬送用ロボット41(以下、第1ロボット41)、第2搬入室402、第2成膜室62、第1処理室501、露光装置70、エッチング装置10、第2処理室502、第2真空搬送用ロボット(以下、第2ロボット42)、排出室403、及び、真空ゲートG等を含んで構成される。基板Wはシリコンウエハでありホール形成装置1内へ搬送される。以下では基板WをウエハWと読み替えて説明する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic plan view showing an outline of the
第1搬入室401、第1成膜室61、スピンコータ63、第1処理室501、及び第2搬入室402は第1ロボット41を中心にその周囲に設けられており、各装置及び室は密閉性を有する真空ゲートGを介して接続されている。同様に、第2成膜室62、露光装置70、第2搬入室402、エッチング装置10、第2処理室502及び搬出室403は第2ロボット42を中心にその周囲に設けられており、各装置及び室は密閉性を有する真空ゲートGを介して接続されている。また第1成膜室61、第2成膜室62、エッチング装置10、及び露光装置70等は相互に通信網Nを介して接続されており、所定のプロトコルにより情報の送受信を行う。なお、本実施の形態においては、露光装置70、第1成膜室61及びエッチング装置10等を一体的に連結した形態を示すが、あくまで一例であり、図1に示す構成に限るものではない。
The first carry-in
図2はホールの形成位置を示す説明図である。図2(a)はホールを形成すべき領域を示す図である。白丸で示す領域C1、C2がホールの形成位置に該当する。図2(b)はフォトマスク70Mに形成されるパターンM1を示す図である。フォトマスク70Mは透光性の石英基板で形成され、フォトマスク70M上にクロム等によりパターンM1が形成される。具体的には図2(a)に示す4つの領域(他の領域)C1、C1、C1、C1に囲まれる領域(一の領域)C2を除く領域C1、C1、・・・に対応する領域についてパターンM1、M1、・・・をフォトマスク70M上に形成する。本例では、4つの他の領域C1、C1、C1、C1が格子状に配置されている。換言すれば平面視正方形の各頂点上にその中心を有する他の領域C1、C1、C1、C1が配置される。4つの他の領域C1、C1、C1、C1の中心に位置する領域を一の領域C2として説明する。
FIG. 2 is an explanatory view showing the formation positions of holes. FIG. 2A shows a region where a hole is to be formed. Regions C1 and C2 indicated by white circles correspond to hole formation positions. FIG. 2B shows a pattern M1 formed on the
図2(b)に示す如くハッチングが施された丸で示すパターンM1、M1、・・・がフォトマスク70M上に形成される。一方、点線の丸で示すM2は、理解を容易にするために図示したものである。点線の丸で示すM2は、ホールの形成領域であるが、一の領域C2に対応するため、フォトマスク70M上にパターンが形成されない。なお、本実施の形態においては露光装置70においてポジ型を用いる例を説明するが、ネガ型を用いても良いことはもちろんである。
Patterns M1, M1,... Shown by hatched circles are formed on the
図3乃至図7はホールの形成工程を示す工程図である。図3乃至図7における(a)乃至(h)の順に沿って、ホール形成工程を説明する。ウエハWは第1搬入室401に搬送される。第1ロボット41は第1搬入室401に搬送されたウエハWを第1成膜室61へ搬送する。第1成膜室61では、CVD(Chemical Vapor Deposition)、ALD(Atomic Layer Deposition)または、スパッタリング等により、ウエハW上に膜51が形成される。以下では、CVDによりウエハW上に、シリコン酸化膜(SiO2 )51を形成する例を説明する。第1成膜室61は、約900℃程度のスチーム雰囲気中で酸素とシリコンとを反応させることにより、ウエハW上に、ホールが形成されるシリコン酸化膜51を成長させる。なお、ウエハWとシリコン酸化膜51との間には他の膜が成膜されていても良い。
3 to 7 are process diagrams showing a hole forming process. The hole forming process will be described in the order of (a) to (h) in FIGS. The wafer W is transferred to the
第1成膜室61は、シリコン酸化膜51の成膜後、シリコン酸化膜51上に第1膜52を成膜する。この第1膜52は例えばアモルファスシリコン膜、ポリシリコン膜またはシリコン窒化膜(Si3 N4 )等である。以下では第1膜52をアモルファスシリコン膜52であるものとして説明し、またウエハW及びウエハW上の成膜物等をまとめて試料Sという。第1成膜室61は、SiH4 ガスを供給すると共にウエハWを加熱することにより、シリコン酸化膜51上にアモルファスシリコン膜52を成膜する。その後第1成膜室61は成膜処理を終了する。
In the first
第1ロボット41はシリコン酸化膜51及びアモルファスシリコン膜52の成膜が終了した場合、試料Sを第1成膜室61から取り出し、試料Sをスピンコータ63へ搬送する。スピンコータ63ではアモルファスシリコン膜52上にフォトレジスト液が滴下される。スピンコータ63は試料Sを高速回転させ、均一な厚さのフォトレジスト薄膜53を塗布する。フォトレジスト薄膜53の塗布を終えた場合、第1ロボット41は試料Sをスピンコータ63から取り出し、取り出した試料Sを第2搬入室402へ搬送する。
When the formation of the
第2ロボット42は試料Sが第2搬入室402へ搬送されたと判断した場合、試料Sを露光装置70へ搬送する。露光装置70には予め図2で説明したパターンM1、M1、・・・が形成されたフォトマスク70Mが装着されている。図3(a)は露光工程を示す工程図である。図3乃至図7において上段に示す図はフォトマスク70Mまたは試料Sの平面図であり、下段に示す図は図3のIII−III線で示すフォトマスク70Mまたは試料Sの模式的断面図である。なおIII−III線の記載は図4以降では省略する。露光装置70は、フォトマスク70Mと試料Sとを目合わせした後、フォトマスク70Mを通してレーザ光をフォトレジスト薄膜53に照射する。
When the
図3(a)に示す如く、パターンM1が形成された領域を除く領域上にレーザ光が照射される。第2ロボット42は試料Sに対する露光処理後、試料Sを露光装置70から取り出し、現像処理を行うべく再び第2搬入室402へ試料Sを搬送する。第1ロボット41は第2搬入室402に搬送された試料Sを第1処理室501へ搬送する。図3(b)はフォトレジスト薄膜53の除去工程を示す工程図である。第1処理室501にはスピンデベロッパが設けられている。第1処理室501では現像液がフォトレジスト薄膜53上に塗布され、露光されたフォトレジスト薄膜53が溶解し、それ以外のパターンM1に対応する領域上の残存フォトレジスト薄膜531は溶解せずに残存する。図3(b)に示す如く、アモルファスシリコン膜52上にはパターンM1に対応する領域に残存フォトレジスト薄膜531が突設される。
As shown in FIG. 3A, the laser light is irradiated on the region excluding the region where the pattern M1 is formed. After the exposure process for the sample S, the
残存フォトレジスト薄膜531の形成後、ポストベーク等を経て、第1ロボット41は試料Sを第1処理室501から取り出し、取り出した試料Sを第2搬入室402へ搬送する。第2ロボット42は試料Sが第2搬入室402へ搬送されたと判断した場合、次に試料Sをエッチング装置10へ搬送する。エッチング装置10ではアモルファスシリコン膜52等を含む各膜のエッチングが行われる。エッチングはウェット式またはドライ式のいずれかが用いられるが、本実施の形態においては、試料SにRIE(Reactive Ion Etching)処理を施すプラズマ処理装置を用いる形態につき説明する。以下ではエッチング装置10をプラズマ処理装置10と読み替えて説明する。
After the formation of the remaining photoresist
図8はプラズマ処理装置10の構成を示す模式的断面図である。プラズマ処理装置10はチャンバ11、CPU(central processing unit)及び各種ソフトウェア処理を実行するプログラムを記憶したメモリ等を備える制御部210、並びに、通信網Nに接続されたLAN(local area network)カード等の通信部211等を含んで構成される。
FIG. 8 is a schematic cross-sectional view showing the configuration of the
プラズマ処理装置10は、例えば、直径が300nmの試料Sを収容するチャンバ11を有し、チャンバ11内には試料Sを載置する円柱状のサセプタ12が配置されている。プラズマ処理装置10では、チャンバ11の内側壁とサセプタ12の側面とによって、サセプタ12上方のガスをチャンバ11の外へ排出する流路として機能する側方排気路13が形成される。この側方排気路13の途中にはバッフル板14が配置される。
The
バッフル板14は多数の孔を有する板状部材であり、チャンバ11を上部と下部に仕切る仕切り板として機能する。バッフル板14によって仕切られたチャンバ11の上部には、試料Sを載置するサセプタ12等が配置され、後述するプラズマが発生する。以下、チャンバ11の上部を「反応室」と称する。また、チャンバ11の下部(以下、「排気室(マニホールド)」という。)にはチャンバ11内のガスを排出する粗引き排気管15及び本排気管16が開口する。粗引き排気管15にはDP(Dry Pump)(図示せず)が接続され、本排気管16にはTMP(Turbo Molecular Pump)(図示せず)が接続される。また、バッフル板14は反応室17の後述する処理空間S1において発生するイオンまたはラジカルを捕捉又は反射してこれらのマニホールド18への漏洩を防止する。
The
粗引き排気管15、本排気管16、DP及びTMP等は排気装置を構成し、粗引き排気管15及び本排気管16は反応室17のガスを、マニホールド18を介してチャンバ11の外部へ排出する。具体的には、粗引き排気管15はチャンバ11内を大気圧から低真空状態まで減圧し、本排気管16は粗引き排気管15と協働してチャンバ11内を大気圧から低真空状態より低い圧力である高真空状態(例えば、133Pa(1Torr)以下)まで減圧する。サセプタ12には下部高周波電源20が整合器(Matcher)22を介して接続されており、下部高周波電源20は、所定の高周波電力をサセプタ12に供給する。これにより、サセプタ12は下部電極として機能する。また、整合器22は、サセプタ12からの高周波電力の反射を低減して高周波電力のサセプタ12への供給効率を最大にする。
The roughing
サセプタ12の内部上方には、導電膜からなる円板状のESC電極板23が配置されている。ESC電極板23には直流電源24が電気的に接続されている。試料Sは、直流電源24からESC電極板23に印加された直流電圧により発生するクーロン力又はジョンソン・ラーベック(Johnsen-Rahbek)力によってサセプタ12の上面に吸着保持される。また、サセプタ12の上方には、サセプタ12の上面に吸着保持された試料Sの周りを囲うように円環状のフォーカスリング25が配設される。このフォーカスリング25は、後述する処理空間S1に露出し、該処理空間S1においてプラズマを試料Sの表面に向けて収束し、RIE処理の効率を向上させる。
A disc-shaped
また、サセプタ12の内部には、例えば、円周方向に延在する環状の冷媒室26が設けられる。この冷媒室26には、チラーユニット(図示しない)から冷媒用配管27を介して所定温度の冷媒、例えば、冷却水やガルデンが循環供給され、当該冷媒の温度によってサセプタ12上面に吸着保持された試料Sの処理温度が制御される。
Further, for example, an annular
サセプタ12の上面の試料Sが吸着保持される部分(以下、「吸着面」という。)には、複数の伝熱ガス供給孔28が開口している。これら複数の伝熱ガス供給孔28は、伝熱ガス供給ライン30を介して伝熱ガス供給部(図示しない)に接続され、該伝熱ガス供給部は伝熱ガスとしてのヘリウムガスを、伝熱ガス供給孔28を介して吸着面及び試料Sの裏面の間隙に供給する。吸着面及び試料Sの裏面の間隙に供給されたヘリウムガスは試料Sの熱をサセプタ12に伝熱する。
A plurality of heat transfer gas supply holes 28 are opened in a portion of the upper surface of the
また、サセプタ12の吸着面には、サセプタ12の上面から突出自在なリフトピンとしての複数のプッシャーピン33が配置されている。これらのプッシャーピン33は、モータ(図示せず)とボールねじ(図示せず)を介して接続され、ボールねじによって直線運動に変換されたモータの回転運動に起因して吸着面から自在に突出する。試料SにRIE処理を施すために試料Sを吸着面に吸着保持する場合、プッシャーピン33はサセプタ12に収容され、RIE処理が施された試料Sをチャンバ11から搬出する場合、プッシャーピン33はサセプタ12の上面から突出して試料Sをサセプタ12から離間させて上方へ持ち上げる。
A plurality of pusher pins 33 as lift pins that can protrude from the upper surface of the
チャンバ11(反応室17)の天井部には、サセプタ12と対向するようにガス導入シャワーヘッド34(処理ガス供給装置)が配置されている。ガス導入シャワーヘッド34には整合器35を介して上部高周波電源36が接続されており、上部高周波電源36は所定の高周波電力をガス導入シャワーヘッド34に供給するので、ガス導入シャワーヘッド34は上部電極として機能する。なお、整合器35の機能は上述した整合器22の機能と同じである。
A gas introduction shower head 34 (processing gas supply device) is disposed on the ceiling of the chamber 11 (reaction chamber 17) so as to face the
ガス導入シャワーヘッド34は、多数のガス穴37を有する天井電極板38と、該天井電極板38を着脱可能に支持する電極支持体39とを有する。また、電極支持体39の内部にはバッファ室29が設けられ、このバッファ室29には処理ガス導入管41が接続されている。ガス導入シャワーヘッド34は、処理ガス導入管41からバッファ室29へ供給された処理ガスを、ガス穴37を経由してチャンバ11(反応室17)内へ供給する。供給される処理ガスは例えば、CF4 、または、C4 F8 ,O2 ,Ar等である。
The gas
また、チャンバ11の側壁には、プッシャーピン33によってサセプタ12から上方へ持ち上げられた試料Sの高さに対応する位置に試料Sの搬出入口G1が設けられ、搬出入口G1には、該搬出入口G1を開閉する真空ゲートGが取り付けられている。このプラズマ処理装置10のチャンバ11内では、上述したように、サセプタ12及びガス導入シャワーヘッド34に高周波電力を供給する。そして、サセプタ12及びガス導入シャワーヘッド34の間の処理空間S1に高周波電力を印加することにより、処理空間S1においてガス導入シャワーヘッド34から供給された処理ガスを高密度のプラズマにしてイオンまたはラジカルを発生させ、イオン等によって試料Sにエッチングを施す。
The side wall of the chamber 11 is provided with an inlet / outlet G1 for the sample S at a position corresponding to the height of the sample S lifted upward from the
図4(c)はアモルファスシリコン膜52のエッチング工程を示す工程図である。プラズマ処理装置10は処理空間S1においてガス導入シャワーヘッド34から例えばO2ガス及びHBrガスを供給する。プラズマ処理装置10はこれらのガスをプラズマ化し、残存フォトレジスト薄膜531をマスクとしてアモルファスシリコン膜52をエッチングし、円柱状の突起物521、521、・・・を形成する。この円柱状の突起物521(以下、円柱521という)の直径は例えば40nm、高さを直径の2倍程度である80nmとすればよい。また円柱521の断面における中心と、平面視における上下左右に位置する他の円柱521の断面における中心との距離は、80nmとすればよい。なお、以上述べた数値はあくまで一例でありこれに限るものではない。
FIG. 4C is a process diagram showing an etching process of the
平面視においてシリコン酸化膜51上に格子状に円柱521が形成された試料Sは、第2ロボット42によりプラズマ処理装置10から取り出され、第2処理室502へ搬送される。図4(d)は残存フォトレジスト薄膜531の溶解工程を示す工程図である。第2処理室502では図4(d)に示す如く、円柱521の頭部に残った残存フォトレジスト薄膜531を除去する処理が行われる。第2処理室502にはウェット剥離装置が設けられており、剥離液により円柱521上の残存フォトレジスト薄膜531を剥離する。第2ロボット42は残存フォトレジスト薄膜531の剥離後、試料Sを第2処理室502から取り出し、第2成膜室62へ搬送する。
The sample S in which the
図5(e)は補助膜54の成膜工程を示す工程図である。第2成膜室62ではシリコン酸化膜51及び円柱521上に図5(e)に示す如く補助膜54を成膜する。補助膜54は例えば、シリコン窒化膜(Si3 N4 )またはポリシリコン膜等を用いればよい。以下では補助膜54としてシリコン窒化膜54を用いた例を説明する。第2成膜室62では、反応ガス(SiH4 、NH3 及びN2 )を用いたプラズマCVDによりシリコン窒化膜54がシリコン膜51及び円柱521上に成膜される。シリコン窒化膜54の成膜後、第2ロボット42は、第2成膜室62から試料Sを取り出し、プラズマ処理装置10へ試料Sを搬送する。
FIG. 5E is a process diagram showing a process of forming the
図5(f)はエッチバック工程を示す工程図である。プラズマ処理装置10は処理ガス導入管41Aから処理ガスを供給し、シリコン窒化膜54のエッチバックを行い、円柱521の周囲に平面視ドーナツ状のサイドウォール541を形成する。処理ガスとしては、例えばCF4 ガス、CHF3 ガス、Arガス、O2 ガス、CH2 F2 ガス及びF2 ガスである。プラズマ処理装置10は処理ガスをプラズマ化し、異方性ドライエッチングによりシリコン窒化膜54をエッチバックする。図5(e)に示す如く、円柱521の断面視における肩部分、すなわち2時位置及び10時位置近傍のシリコン窒化膜54は他の部分に対して厚みが大きいことから、当該他の部分に係るシリコン窒化膜54がなくなるまでエッチングを行った場合、図5(f)に示す如く、サイドウォール541が残存する。なお、エッチバック工程を含む各種制御は、制御部210に記憶されたプログラムに従い実行される。
FIG. 5F is a process diagram showing an etch-back process. The
図6(g)は円柱521のエッチング工程を示す工程図である。プラズマ処理装置10はガス導入シャワーヘッド34から処理ガスを供給し、サイドウォール541を除いて、アモルファスシリコンからなる円柱521をエッチングする。具体的にはプラズマ処理装置10は、ガス導入シャワーヘッド34から例えばO2 ガス及びHBrガスを供給する。プラズマ処理装置10はこれらのガスをプラズマ化し、サイドウォール541を除いて、円柱521、521、・・・をエッチングする。
FIG. 6G is a process diagram showing an etching process of the
これによりシリコン酸化膜51上には多数のサイドウォール541が格子状に残存することになる。図6(h)はシリコン酸化膜51のエッチング工程を示す工程図である。プラズマ処理装置10はガス導入シャワーヘッド34から処理ガスを供給し、サイドウォール541をマスクとして、シリコン酸化膜51をエッチングし、ホール511、512を形成する。具体的にはプラズマ処理装置10は、ガス導入シャワーヘッド34から例えばArガス及びC4 F8 ガスを供給する。プラズマ処理装置10はこれらのガスをプラズマ化し、サイドウォール541をマスクとして、シリコン酸化膜51をエッチングする。これにより、一つの平面視環状のサイドウォール541内周により囲まれる他の領域C1についてホール511が形成されることとなる。これと同時に、4つのサイドウォール541、541、541、541外周により囲まれる一の領域C2についてホール512が形成されることになる。
As a result, a large number of
図7(i)はサイドウォール541のエッチング工程を示す工程図である。プラズマ処理装置10はガス導入シャワーヘッド34から処理ガスを供給し、窒化シリコンからなるサイドウォール541をエッチングする。具体的には、プラズマ処理装置10は、ガス導入シャワーヘッド34から例えばCF4 ガス、CHF3 ガス、Arガス、O2 ガス、CH2 F2 ガス及びF2 ガスを供給する。プラズマ処理装置10はこれらのガスをプラズマ化し、シリコン酸化膜51上のサイドウォール541をエッチングすることにより、除去する。
FIG. 7I is a process diagram showing an etching process of the
図7(i)に示す如く白丸で示す格子状の4つのホール511、511、511、511で囲む中央部に星形のホール512が形成される。このホール512は図2(a)に示す一の領域C2に対応するものであり、ホール511は他の領域C1に対応するものである。同様に、ホール512は図2(b)に点線で示すパターンM2に対応するものであり、ホール511はパターンM1に対応するものである。なお、図7においてはホール511とホール512との識別を容易にするためにホール512の形状を星形で示したが、エッチングによりホール511と同じく略円形となる。このように、平面視正方形の頂点上にその中心を有する円柱521を所定距離間にて形成する。そして当該円柱521の周囲に形成されるサイドウォール541をマスクに、エッチングする。これにより円柱521部分に他の領域C1に対応するホール511を形成し、さらに正方形の略中心を中心とする一の領域C2に対応するホール512を形成する。当該工程を実行することで一度の露光により解像度を超えた高密度でのホールの形成が可能となる。
As shown in FIG. 7I, a star-shaped
実施の形態2
実施の形態2はホールの形成位置が異なる形態に関する。実施の形態1においては4つの他の領域に係る円柱521、521、521、521を平面視における正方形の頂点上に形成し、その略中央部にこれら円柱521、521、521、521に囲まれる一の領域に係るホール512を形成したが、これに限るものではない。少なくとも3つ以上の他の領域に係る円柱521が、その略中央部に位置する一の領域を囲む形で形成するようにしても良い。
Embodiment 2
The second embodiment relates to a different form of hole formation. In the first embodiment,
図9は円柱521を平面視において三角形状に形成する工程を模式的に示す説明図である。図9(a)はホールの形成位置を示す説明図である。一の領域C2の周辺には、一の領域C2の中心から所定距離範囲内に位置する3つの他の領域C1、C1、C1が存在する。他の領域C1、C1、C1は平面視における正三角形の頂点上に形成され、その略中央部にこれらに囲まれる一の領域C2が存在する。なお、本実施の形態においては他の領域C1が正三角形の頂点上に配置され、その略中央部に一の領域C2が存在する例を説明するが、必ずしも厳密に正三角形である必要はなく、多少のズレがあっても良い。また略中央部に位置する一の領域C2も厳密に中心に存在する必要はなく多少のズレがあっても良い。同様に、実施の形態1で述べた4つの他の領域C1も厳密に平面視における正方形の頂点上に存在する必要はなく、多少のズレがあっても良い。また実施の形態1における一の領域C2も厳密に中央に位置する必要はなく、多少のズレがあっても良い。
FIG. 9 is an explanatory view schematically showing a process of forming the
図9(b)はフォトマスク70Mに形成されるパターンM1の配置例を示す説明図である。フォトマスク70M上には他の領域C1に対応する3つのパターンM1、M1、M1が、他の領域C1、C1、C1と相似形となるよう形成される。一の領域C2に対応する点線で示すパターンM2は、ホール形成位置であるにもかかわらず、パターンは形成されない。図9(c)はシリコン酸化膜51のエッチング工程後の状態を示す平面図である。図9(c)は、図6(h)に対応するものである。なお、説明を容易にするために、3角形を構成する3つの点以外の成膜物についての記載は省略している。サイドウォール541、541、541は平面視正三角形状に形成される。
FIG. 9B is an explanatory diagram showing an arrangement example of the pattern M1 formed on the
サイドウォール541をマスクにシリコン酸化膜51がエッチングされ、一つのサイドウォール541内周で囲まれるホール511、及び、3つのサイドウォール541、541、541外周で囲まれるホール512が形成される。図9(d)はサイドウォール541のエッチング工程後の状態を示す平面図である。図9(d)は図7(i)に対応するものである。他の領域C1、C1、C1に対応してホール511、511、511が正三角の頂点上に形成される。また一の領域C2に対応して、3つのホール511、511、511の略中央部にホール512が形成される。
The
図10は円柱521を平面視において5角形状に形成する工程を模式的に示す説明図である。上述した如く、領域の総数は少なくとも4以上であればよく、以下に述べるように他の領域C1により構成される形状は、5角形以上であっても良い。図10(a)はホールの形成位置を示す説明図である。一の領域C2の周辺には、一の領域C2の中心から所定距離範囲内に位置する5つの他の領域C1、C1、C1、C1、C1が存在する。他の領域C1、C1、C1、C1、C1はその中心が平面視における正5角形の頂点上に配置される。他の領域C1、C1、C1、C1、C1の略中央部にこれらに囲まれる一の領域C2が存在する。なお、一の領域C2及び他の領域C1に多少のズレがあっても良いことはもちろんである。
FIG. 10 is an explanatory view schematically showing a process of forming the
図10(b)はフォトマスク70Mに形成されるパターンM1の配置例を示す説明図である。フォトマスク70M上には他の領域C1に対応する5つのパターンM1、M1、M1、M1、M1が、他の領域C1、C1、C1、C1、C1と相似形となるよう形成される。一の領域C2に対応する点線で示すパターンM2は、ホール形成位置であるにもかかわらず、パターンは形成されない。図10(c)はシリコン酸化膜51のエッチング工程後の状態を示す平面図である。図10(c)は、図6(h)に対応するものである。なお、説明を容易にするために、5角形を構成する5つの点以外の成膜物についての記載は省略している。サイドウォール541、541、541、541、541は平面視5角形状に形成される。
FIG. 10B is an explanatory diagram showing an arrangement example of the pattern M1 formed on the
サイドウォール541をマスクにシリコン酸化膜51がエッチングされ、一のサイドウォール541内周に囲まれるホール511、及び、5つのサイドウォール541、541、541、541、541外周に囲まれるホール512が形成される。図10(d)はサイドウォール541のエッチング工程後の状態を示す平面図である。図10(d)は図7(i)に対応するものである。他の領域C1、C1、C1、C1、C1に対応してホール511、511、511、511、511が平面視正5角形の頂点上に形成される。また一の領域C2に対応して、5つのホール511、511、511、511、511の略中央部にホール512が形成される。
The
図11は円柱521を平面視において平行四辺形状に形成する工程を模式的に示す説明図である。図11(a)はホールの形成位置を示す説明図である。4つの他の領域C1、C1、C1、C1はその中心が平面視平行四辺形の頂点上に配置される。一の領域C2はその中心が一対の他の領域C1、C1を結ぶ線分と、当該線分と交差する一対の他の領域C1、C1を結ぶ線分との交点上に存在する。なお、一の領域C2及び他の領域C1に多少のズレがあっても良いことはもちろんである。
FIG. 11 is an explanatory view schematically showing a process of forming the
図11(b)はフォトマスク70Mに形成されるパターンM1の配置例を示す説明図である。フォトマスク70M上には他の領域C1に対応する4つのパターンM1、M1、M1、M1が、他の領域C1、C1、C1、C1と相似形となるよう形成される。一の領域C2に対応する点線で示すパターンM2は、ホール形成位置であるにもかかわらず、パターンは形成されない。図11(c)はシリコン酸化膜51のエッチング工程後の状態を示す平面図である。図11(c)は、図6(h)に対応するものである。なお、説明を容易にするために、平行四辺形を構成する4つの点以外の成膜物についての記載は省略している。サイドウォール541、541、541、541は平面視平行四辺形状に形成される。
FIG. 11B is an explanatory diagram showing an arrangement example of the pattern M1 formed on the
サイドウォール541をマスクにシリコン酸化膜51がエッチングされ、一のサイドウォール541内周に囲まれるホール511、及び、4つのサイドウォール541、541、541、541外周に囲まれるホール512が形成される。図11(d)はサイドウォール541のエッチング工程後の状態を示す平面図である。図11(d)は図7(i)に対応するものである。他の領域C1、C1、C1、C1に対応してホール511、511、511、511の中心が平面視平行四辺形の頂点上に形成される。また一の領域C2に対応して、4つのホール511、511、511、511の略中央部にホール512が形成される。
The
本実施の形態2は以上の如き構成としてあり、その他の構成及び作用は実施の形態1と同様であるので、対応する部分には同一の参照番号を付してその詳細な説明を省略する。 The second embodiment is configured as described above, and the other configurations and operations are the same as those of the first embodiment. Therefore, corresponding parts are denoted by the same reference numerals, and detailed description thereof is omitted.
実施の形態3
図12は実施の形態3に係るプラズマ処理装置10の構成を示す模式的断面図である。制御部210はCPU218、RAM(Random Access Memory)212、入力部213及び記憶部215等を含んで構成される。CPU218は、バス217を介して制御部210のハードウェア各部と接続されていて、記憶部215に記憶された制御プログラム215Pに従いプラズマ処理装置10を制御する。入力部213は操作ボタン等から構成され、温度、ガス流入量及びエッチング時間等を含むエッチング条件が入力される。CPU218は入力部213から入力されたエッチング条件を記憶部215に記憶する。CPU218は制御プログラム215Pを実行し、記憶部215に記憶したエッチング条件に従いプラズマ処理装置10を制御する。
Embodiment 3
FIG. 12 is a schematic cross-sectional view showing the configuration of the
実施の形態1及び2に係るプラズマ処理装置10を動作させるためのプログラムは、本実施の形態3のように、記録媒体読み取り装置(図示せず)にCD−ROM等の可搬型記録媒体1Aを読み取らせて記憶部215に記憶、または、図示しないインターネット等の通信網を介して接続される他のコンピュータ(図示せず)からダウンロードすることも可能である。
A program for operating the
図13はホール形成処理の手順を示すフローチャートである。CPU218はシリコン酸化膜51及び円柱521上にシリコン窒化膜54が成膜された試料S(図5(e))が搬送されたか否かを判断する(ステップS121)。具体的にはCPU218は通信部211を介して接続される第2成膜室62から送信されるシリコン窒化膜54の成膜済み情報を受信したか否かを判断する。CPU218はシリコン窒化膜54の成膜済み情報受信後に試料Sが搬送された場合、当該試料Sはシリコン酸化膜51及び円柱521上にシリコン窒化膜54が成膜された試料Sであると判断し、ステップS121以降の処理を実行する。
FIG. 13 is a flowchart showing the procedure of the hole forming process. The
CPU218はシリコン酸化膜51及び円柱521上にシリコン窒化膜54が成膜された試料Sが搬送されていないと判断した場合(ステップS121でNO)、以上の処理を繰り返す。一方CPU218はシリコン酸化膜51及び円柱521上にシリコン窒化膜54が成膜された試料Sが搬送されたと判断した場合(ステップS121でYES)、記憶部215に記憶したエッチング条件を読み出し、プラズマ処理装置10を制御することによりサイドウォール541を形成する(ステップS122)。CPU218は円柱521をエッチングする(ステップS123)。
When the
続いてCPU218はサイドウォール541をマスクにシリコン酸化膜51をエッチングし、ホール511,512を形成する(ステップS124)。CPU218は最後にサイドウォール541をエッチングする(ステップS125)。なお、ステップS122乃至ステップS125の具体的な処理内容は実施の形態1で述べたとおりであるので詳細な説明は省略する。
Subsequently, the
本実施の形態3は以上の如き構成としてあり、その他の構成及び作用は実施の形態1及び2と同様であるので、対応する部分には同一の参照番号を付してその詳細な説明を省略する。 The third embodiment is configured as described above, and the other configurations and operations are the same as those of the first and second embodiments. Therefore, corresponding parts are denoted by the same reference numerals, and detailed description thereof is omitted. To do.
1 ホール形成装置
1A 可搬型記録媒体
10 プラズマ処理装置
41 第1ロボット
42 第2ロボット
51 シリコン酸化膜
52 アモルファスシリコン膜
53 フォトレジスト薄膜
54 シリコン窒化膜
61 第1成膜室
62 第2成膜室
63 スピンコータ
70 露光装置
70M フォトマスク
210 制御部
211 通信部
215 記憶部
215P 制御プログラム
218 CPU
401 第1搬入室
402 第2搬入室
403 排出室
501 第1処理室
502 第2処理室
511、512 ホール
521 円柱
531 残存フォトレジスト薄膜
541 サイドウォール
C1、C2 領域
G 真空ゲート
M1 パターン
N 通信網
S 試料
W ウエハ
DESCRIPTION OF
401
Claims (5)
ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に突起物を形成する工程と、
前記膜及び前記突起物上に補助膜を形成する工程と、
エッチバックにより前記突起物を囲むサイドウォールを形成する工程と、
前記突起物をエッチングする工程と、
前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングする工程と
を備えることを特徴とするホール形成方法。 In a hole forming method for forming holes in a plurality of regions of a film on a substrate,
Forming a protrusion on a film of a plurality of other regions surrounding one region of the plurality of regions serving as hole formation positions;
Forming an auxiliary film on the film and the protrusion;
Forming a sidewall surrounding the protrusion by etch back;
Etching the protrusions;
Etching the plurality of other regions and the film in one region using the sidewall as a mask.
ホールの形成位置となる4以上の複数領域の内、一の領域を囲む3以上の複数の他の領域の膜上に突起物を形成する
ことを特徴とする請求項1に記載のホール形成方法。 The step of forming the protrusion includes
2. The hole forming method according to claim 1, wherein a protrusion is formed on a film of a plurality of other regions of three or more surrounding one region among the plurality of regions of four or more serving as hole formation positions. .
前記膜上に第1膜を形成する工程と、
ホールの形成位置となる4以上の複数領域の内、一の領域を囲む3以上の複数の他の領域の前記第1膜上にフォトレジストを形成する工程と、
該フォトレジストをマスクに前記第1膜をエッチングし突起物を形成する工程と
を含むことを特徴とする請求項2に記載のホール形成方法。 The step of forming the protrusion includes
Forming a first film on the film;
A step of forming a photoresist on the first film in three or more other regions surrounding one region among four or more regions serving as hole formation positions;
The hole forming method according to claim 2, further comprising: etching the first film using the photoresist as a mask to form a protrusion.
ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板をエッチング装置へ搬送する搬送手段を備え、
前記エッチング装置の制御部は、
エッチバックにより前記突起物を囲むサイドウォールを形成する手段と、
前記突起物をエッチングする手段と、
前記サイドウォールをマスクに前記複数の他の領域及び一の領域の前記膜をエッチングする手段と
を実行することを特徴とするホール形成装置。 In a hole forming apparatus that forms holes in a plurality of regions of a film on a substrate,
A protrusion formed on a film in a plurality of other regions surrounding one region among a plurality of regions serving as hole formation positions, and a substrate on which an auxiliary film is formed on the film are transferred to an etching apparatus. A transport means,
The control unit of the etching apparatus
Means for forming sidewalls surrounding the protrusions by etch back;
Means for etching the protrusions;
And a means for etching the plurality of other regions and the film in one region using the sidewall as a mask.
コンピュータに、
ホールの形成位置となる複数領域の内、他の複数の領域に囲まれる一の領域を除く前記他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板が搬送されたか否かを判断するステップと、
該ステップにより基板が搬送されたと判断した場合に、エッチバックにより前記突起物を囲むサイドウォールを形成するステップと、
前記突起物をエッチングするステップと、
前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングするステップと
を実行させるプログラム。 In a program used in a computer for controlling an etching apparatus that forms holes in a plurality of regions of a film on a substrate,
On the computer,
Protrusions formed on the film of the other region excluding one region surrounded by a plurality of other regions among the plurality of regions serving as hole formation positions, and an auxiliary film formed on the film Determining whether the substrate has been transported;
If it is determined that the substrate has been transported by the step, forming a sidewall that surrounds the protrusion by etch back; and
Etching the protrusions;
Etching the plurality of other regions and the film in one region using the sidewall as a mask.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092688A JP2009246226A (en) | 2008-03-31 | 2008-03-31 | Method and apparatus for forming hole, and program |
PCT/JP2009/050760 WO2009122764A1 (en) | 2008-03-31 | 2009-01-20 | Hole forming method, hole forming apparatus, and program |
TW98110458A TW200949935A (en) | 2008-03-31 | 2009-03-30 | Hole forming method, hole forming apparatus, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092688A JP2009246226A (en) | 2008-03-31 | 2008-03-31 | Method and apparatus for forming hole, and program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009246226A true JP2009246226A (en) | 2009-10-22 |
Family
ID=41135164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008092688A Pending JP2009246226A (en) | 2008-03-31 | 2008-03-31 | Method and apparatus for forming hole, and program |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2009246226A (en) |
TW (1) | TW200949935A (en) |
WO (1) | WO2009122764A1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120004109A (en) * | 2010-07-06 | 2012-01-12 | 주식회사 하이닉스반도체 | Method for fabricating contact hole in semiconductor device |
KR101355930B1 (en) * | 2012-07-27 | 2014-01-28 | 한국과학기술원 | Methods of manufacturing vertical silicon nano tubes using sidewall spacer technique and metal-assisted chemical etching process and vertical silicon nano tubes manufactured by the same |
JP2014187246A (en) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | Semiconductor device, and method of manufacturing the same |
US10096603B2 (en) | 2015-08-19 | 2018-10-09 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103456606B (en) * | 2012-06-04 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | A kind of method for the formation of hard mask layer |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63258020A (en) * | 1987-04-15 | 1988-10-25 | Nec Corp | Formation of element isolation pattern |
JPH06224161A (en) * | 1992-11-04 | 1994-08-12 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
JPH0774157A (en) * | 1993-08-31 | 1995-03-17 | Sony Corp | Manufacture of slide state device |
-
2008
- 2008-03-31 JP JP2008092688A patent/JP2009246226A/en active Pending
-
2009
- 2009-01-20 WO PCT/JP2009/050760 patent/WO2009122764A1/en active Application Filing
- 2009-03-30 TW TW98110458A patent/TW200949935A/en unknown
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120004109A (en) * | 2010-07-06 | 2012-01-12 | 주식회사 하이닉스반도체 | Method for fabricating contact hole in semiconductor device |
KR101653149B1 (en) * | 2010-07-06 | 2016-09-02 | 에스케이하이닉스 주식회사 | Method for fabricating contact hole in semiconductor device |
KR101355930B1 (en) * | 2012-07-27 | 2014-01-28 | 한국과학기술원 | Methods of manufacturing vertical silicon nano tubes using sidewall spacer technique and metal-assisted chemical etching process and vertical silicon nano tubes manufactured by the same |
JP2014187246A (en) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | Semiconductor device, and method of manufacturing the same |
US10096603B2 (en) | 2015-08-19 | 2018-10-09 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2009122764A1 (en) | 2009-10-08 |
TW200949935A (en) | 2009-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI489545B (en) | Substrate handling method | |
JP4652140B2 (en) | Plasma etching method, control program, computer storage medium | |
JP2004507086A (en) | Substrate processing method and processing system | |
JP5473962B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
JP2006203035A (en) | Plasma etching method | |
TWI791328B (en) | Method of forming pixel isolation structure on semiconductor substrate and semiconductor structure | |
WO2009122764A1 (en) | Hole forming method, hole forming apparatus, and program | |
JP2010192825A (en) | Substrate processing method | |
TWI820059B (en) | Protective film forming method | |
JP4933763B2 (en) | Solid-state imaging device manufacturing method, thin-film device manufacturing method, and program | |
JP2005217240A (en) | Dry etching apparatus and method therefor | |
US7608544B2 (en) | Etching method and storage medium | |
WO2013190812A1 (en) | Method for production of semiconductor device, semiconductor device, and production system for semiconductor device | |
JP2007317889A (en) | Etching method | |
JP5089871B2 (en) | Manufacturing method of semiconductor device | |
WO2024157943A1 (en) | Substrate processing method and substrate processing system | |
WO2024111454A1 (en) | Dry developing method and dry developing device | |
TW201942408A (en) | Processing method | |
WO2024024922A1 (en) | Substrate processing method and substrate processing apparatus | |
WO2024024373A1 (en) | Method for processing substrate, and system for processing substrate | |
JP7292014B2 (en) | MICRO LENS MANUFACTURING METHOD AND PLASMA PROCESSING APPARATUS | |
US20220406609A1 (en) | Plasma processing method, plasma processing apparatus, and plasma processing system | |
TW202437029A (en) | Dry developing method and dry developing device | |
JP5484363B2 (en) | Substrate processing method | |
JP5058478B2 (en) | Semiconductor device manufacturing method, plasma processing method, semiconductor device manufacturing apparatus, control program, and computer storage medium |