KR101355930B1 - Methods of manufacturing vertical silicon nano tubes using sidewall spacer technique and metal-assisted chemical etching process and vertical silicon nano tubes manufactured by the same - Google Patents
Methods of manufacturing vertical silicon nano tubes using sidewall spacer technique and metal-assisted chemical etching process and vertical silicon nano tubes manufactured by the same Download PDFInfo
- Publication number
- KR101355930B1 KR101355930B1 KR1020120082380A KR20120082380A KR101355930B1 KR 101355930 B1 KR101355930 B1 KR 101355930B1 KR 1020120082380 A KR1020120082380 A KR 1020120082380A KR 20120082380 A KR20120082380 A KR 20120082380A KR 101355930 B1 KR101355930 B1 KR 101355930B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- vertical
- manufacturing
- nanotube
- nanotubes
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 56
- 239000002184 metal Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 93
- 239000002620 silicon nanotube Substances 0.000 title description 7
- 229910021430 silicon nanotube Inorganic materials 0.000 title description 7
- 238000003486 chemical etching Methods 0.000 title 1
- 239000002071 nanotube Substances 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 30
- 230000003197 catalytic effect Effects 0.000 claims abstract description 26
- 238000000059 patterning Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 69
- 239000003054 catalyst Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 10
- 239000007864 aqueous solution Substances 0.000 claims description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229920001400 block copolymer Polymers 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000000243 solution Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000007743 anodising Methods 0.000 claims 1
- 239000002070 nanowire Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 3
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- -1 silicon or germanium Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
- 231100000925 very toxic Toxicity 0.000 description 1
- 239000002918 waste heat Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
- B82B1/001—Devices without movable or flexible elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
- B82B3/0009—Forming specific nanostructures
- B82B3/0019—Forming specific nanostructures without movable or flexible elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Carbon And Carbon Compounds (AREA)
Abstract
Description
본 발명은 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조에 관한 것으로, 보다 상세하게는 촉매 금속을 패터닝하는 공정에 있어서 측벽 스페이서 공정을 사용함으로써, 수십 나노미터 크기의 고리 패턴을 쉽게 가능하게 하고, 또한 이러한 촉매 금속 패턴을 바탕으로 촉매 금속 식각 방법을 이용하여 실리콘 수직 나노튜브 구조를 용이하게 제조할 수 있는, 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조에 관한 것이다.The present invention relates to a method for manufacturing a vertical nanotube structure using sidewall spacer technology and a catalyst metal etching method, and a vertical nanotube structure produced thereby, and more particularly, by using a sidewall spacer process in a process for patterning a catalyst metal. Sidewall spacer technology and catalytic metal etching method, which facilitates ring patterns of several tens of nanometers in size, and also facilitates the fabrication of silicon vertical nanotube structures using catalytic metal etching methods based on such catalytic metal patterns. It relates to a vertical nanotube structure manufacturing method and a vertical nanotube structure produced thereby.
현재 고유가 시대에 따라 에너지 문제를 해결하기 위한 다양한 기술들이 등장하고 있는 가운데 폐열과 지열 등을 이용하여 에너지를 생산하는 열전 소자 기술 역시 대두되고 있다. 일반적인 열전 소자 재료들이 매우 독성이 강하고 희귀 금속이므로 실리콘을 이용하여 제작하고자 한다. 벌크 상태의 실리콘의 열전 소자 성능은 좋지 않지만, 나노미터 크기의 실리콘은 표면에서 포논의 산란 현상 때문에 열전도도가 급격히 낮아지게 되고 그에 따라서 좋은 열전 성능을 보인다. 이러한 대표적인 구조가 실리콘 나노선이며, 실리콘 나노튜브 역시 나노미터의 두께를 가지면 나노선과 흡사한 성능을 보일 수 있다.In the current high oil price era, various technologies for solving energy problems are emerging, and thermoelectric device technology that generates energy using waste heat and geothermal heat is also emerging. Since general thermoelectric materials are very toxic and rare metals, they are intended to be manufactured using silicon. Although the thermoelectric performance of bulk silicon is not good, nanometer sized silicon has a very low thermal conductivity due to the scattering of phonons on the surface and thus shows good thermoelectric performance. Such a representative structure is silicon nanowires, and silicon nanotubes may exhibit performance similar to nanowires if they have a nanometer thickness.
종래의 나노튜브 구조는 고가의 전자 빔 리소그래피 공정을 통하여 패터닝되므로, 제조공정의 경제성이 떨어지고, 대면적 기판에서의 나노튜브 구조의 제조가 대단히 어렵다는 문제가 있다. Since the conventional nanotube structure is patterned through an expensive electron beam lithography process, there is a problem that the economical efficiency of the manufacturing process is inferior, and it is very difficult to manufacture the nanotube structure on a large area substrate.
따라서, 본 발명이 해결하고자 하는 과제는 수직 실리콘 나노튜브 구조를 고가의 전자 빔 리소그라피 공정 없이도, 측벽 스페이서 공정과 촉매 금속 식각 방법을 이용하여 공정비용을 낮추고 대면적 웨이퍼 단위에서도 쉽게 제조할 수 있는 방법을 제공하는 것이다. Therefore, the problem to be solved by the present invention is a method that can reduce the cost of the vertical silicon nanotube structure using a sidewall spacer process and a catalytic metal etching method without an expensive electron beam lithography process and can be easily manufactured even in a large area wafer unit To provide.
본 발명이 해결하고자 하는 또 다른 과제는 나노선 구조와 같은 포논 산란 효과를 가지면서, 더 큰 직경을 가질 수 있으므로 기계적으로 더 안정적인 구조의 수직 실리콘 나노튜브 구조를 제공하는 것이다.Another problem to be solved by the present invention is to provide a vertical silicon nanotube structure of a mechanically more stable structure because it can have a larger diameter, while having a phonon scattering effect such as nanowire structure.
상기 과제를 해결하기 위하여, 본 발명은 기판에 원형의 홀을 패터닝하는 단계; 상기 패터닝된 홀의 측벽에 스페이서를 형성하는 단계; 상기 기판 및 홀 상에 촉매 금속을 증착하는 단계; 상기 홀의 측벽에 형성된 스페이서를 제거하는 단계; 및 상기 촉매 금속이 증착된 기판을 식각액에 접촉시켜, 상기 스페이서가 형성된 영역을 제외한 기판 물질을 식각하여, 수직 나노튜브를 제조하는 단계를 포함하는 것을 특징으로 하는 수직 나노튜브 제조방법을 제공한다. In order to solve the above problems, the present invention comprises the steps of patterning a circular hole in the substrate; Forming spacers on sidewalls of the patterned holes; Depositing a catalytic metal on the substrate and the hole; Removing the spacers formed on the sidewalls of the holes; And contacting the substrate on which the catalyst metal is deposited with an etchant to etch the substrate material except for the region in which the spacer is formed, thereby preparing vertical nanotubes.
본 발명의 일 실시예에서, 상기 기판은 4족 또는 3-5족 화합물을 포함한다.In one embodiment of the invention, the substrate comprises a Group 4 or Group 3-5 compound.
본 발명의 일 실시예에서, 상기 기판은 실리콘 기판이다.In one embodiment of the invention, the substrate is a silicon substrate.
본 발명의 일 실시예에서,상기 기판에 홀을 패터닝하는 단계는, 포토리소그라피 공정, 양극 산화 공정 또는 블록공중합체 주형 공정으로 진행되는 것을 특징으로 한다.In one embodiment of the present invention, the step of patterning the hole in the substrate, characterized in that the progress in the photolithography process, anodization process or block copolymer molding process.
본 발명의 일 실시예에서, 상기 스페이서의 두께에 따라 상기 수직 나노튜브의 두께가 결정된다.In one embodiment of the present invention, the thickness of the vertical nanotube is determined according to the thickness of the spacer.
본 발명의 일 실시예에서,상기 촉매 금속은 은, 금 및 백금으로 이루어진 군으로부터 선택된 1종 이상이다.In one embodiment of the present invention, the catalytic metal is one or more selected from the group consisting of silver, gold and platinum.
본 발명의 일 실시예에서, 상기 촉매 금속 증착 시, 상기 홀의 측벽에 형성된 스페이서는 상기 증착된 촉매 금속 사이로 노출된다.In one embodiment of the present invention, during deposition of the catalyst metal, spacers formed on the sidewalls of the holes are exposed between the deposited catalyst metals.
본 발명의 일 실시예에서, 상기 식각액은 HF와 H2O2 수용액이다.In one embodiment of the present invention, the etchant is HF and H 2 O 2 aqueous solution.
본 발명의 일 실시예에서, 상기 촉매 금속은, 스퍼터링 (Sputtering), 열 기상 증착 (Thermal evaporator) 또는 화학적 기상 증착 공정에 따라 증착된다.In one embodiment of the present invention, the catalytic metal is deposited according to a sputtering, thermal evaporator or chemical vapor deposition process.
본 발명의 일 실시예에서, 상기 식각액과 상기 촉매 금속이 증착된 기판과의 접촉시간에 따라 상기 수직 나노튜브의 길이가 결정된다.In one embodiment of the present invention, the length of the vertical nanotube is determined according to the contact time between the etchant and the substrate on which the catalyst metal is deposited.
본 발명의 일 실시예에서, 상기 스페이서는 실리콘 산화물 또는 실리콘 질화물을 포함한다.In one embodiment of the invention, the spacer comprises silicon oxide or silicon nitride.
본 발명의 일 실시예에서, 상기 스페이서를 제거하는 단계는, 상기 스페이서를 습식 식각 방식으로 제거하는 방식으로 진행된다.In an embodiment of the present disclosure, the removing of the spacer is performed by removing the spacer by a wet etching method.
본 발명은 또한 상술한 수직 나노튜브 제조방법에 따라 제조된 수직 나노튜브를 제공한다. The present invention also provides a vertical nanotube manufactured according to the above-described vertical nanotube manufacturing method.
본 발명은 또한 상술한 방식에 따라 기판 상에 제조된 수직 나노튜브를 상기 기판으로부터 분리하여 나노튜브를 제조하는 단계; 및 상기 제조된 나노튜브를 회수하는 단계를 포함하는 것을 특징으로 하는 나노튜브 제조방법을 제공한다. The present invention also provides a method for preparing a nanotube, the method comprising the steps of: separating a vertical nanotube manufactured on a substrate according to the above-described method from the substrate; And it provides a nanotube manufacturing method comprising the step of recovering the prepared nanotube.
본 발명의 일 실시예에서, 상기 수직 나노튜브를 상기 기판으로부터 분리하는 단계는, 상기 수직 나노튜브가 제조된 기판을 용액 상에서 초음파처리하는 방식으로 진행된다. In one embodiment of the present invention, the separating of the vertical nanotubes from the substrate is performed by sonicating the substrate on which the vertical nanotubes are prepared on a solution.
본 발명의 일 실시예에서, 상기 회수된 나노튜브는 복수 개이다.In one embodiment of the invention, the plurality of recovered nanotubes.
본 발명은 또한 기판; 상기 기판상에 형성된 적어도 하나 이상의 수직 나노튜브를 포함하며, 상기 수직 나노튜브는 상기 기판으로부터 식각되어 형성된 것을 특징으로 하는 수직 나노튜브를 제공한다. The invention also provides a substrate; And at least one vertical nanotube formed on the substrate, wherein the vertical nanotubes are etched from the substrate to provide vertical nanotubes.
본 발명의 일 실시예에서, 상기 수직 나노튜브는, 상기 기판에 선택적으로 적층된 촉매 금속에 의하여 화학적으로 식각되며, 여기에서 상기 수직 나노튜브가 형성되는 기판 영역에는 상기 촉매 금속이 적층되지 않는다. In one embodiment of the present invention, the vertical nanotubes are chemically etched by the catalytic metal selectively stacked on the substrate, wherein the catalytic metal is not deposited in the substrate region where the vertical nanotubes are formed.
본 발명의 일 실시예에서, 상기 수직 나노튜브가 형성되는 기판 영역은, 상기 기판에 형성된 홀의 측벽 스페이서에 대응된다.In one embodiment of the present invention, the substrate region in which the vertical nanotubes are formed corresponds to sidewall spacers of holes formed in the substrate.
본 발명에 의하면, 수십 나노미터의 두께를 가지는 수직 실리콘 나노 튜브 구조를 수십 나노미터의 패터닝 기술 없이 손쉽게 제작 가능하다. 또한, 수십 나노미터의 두께를 가지는 나노 튜브 구조는 기존의 수십 나노미터 직경을 가지는 나노선 구조에 비하여 기계적으로 강하게 버틸 수 있는 장점이 있으며, 직경이 수십 나노미터인 나노선 구조에서 나타나는 포논 산란 특성을 크기가 수십 나노미터 보다 직경이 큰 나노 튜브 구조에서도 가질 수 있다. 따라서 본 발명에 따른 방법을 이용하여 나노튜브를 제조하는 경우, 나노튜브가 가지는 높은 기계적인 안정성 때문에 기존의 수십 나노미터의 직경을 가지고 길이가 마이크로미터 크기인 실리콘 나노선 또는 나노튜브에서 발생하는 나노선 뭉침(번들링) 현상이 일어나지 않고 각각의 나노 튜브가 독립적인 구조를 유지할 수 있다. 또한, 이러한 장점으로 인하여 나노선 또는 나노튜브간의 누설 열, 전류 등이 발생하지 않고 수직 구조에서의 상부 전극 형성에 있어서도 장점을 보유하고 있다고 볼 수 있다. 더 나아가 본 발명은 높은 해상력의 전자 빔 리소그라피 공정 없이 나노튜브를 쉽게 제작될 수 있는 장점 또한 있다. According to the present invention, a vertical silicon nanotube structure having a thickness of several tens of nanometers can be easily manufactured without patterning technology of several tens of nanometers. In addition, the nanotube structure having a thickness of several tens of nanometers has an advantage of being able to withstand mechanically stronger than the nanowire structure having a diameter of several tens of nanometers. It can also have nanotube structures larger in diameter than tens of nanometers in size. Therefore, when manufacturing the nanotubes using the method according to the present invention, because of the high mechanical stability of the nanotubes generated in silicon nanowires or nanotubes having a diameter of several tens of nanometers and a micrometer in length It is possible for each nanotube to maintain its independent structure without the occurrence of line bunching. In addition, due to these advantages, there is no leakage heat, current, or the like between the nanowires or the nanotubes, and it can be seen that it has an advantage in forming the upper electrode in the vertical structure. Furthermore, the present invention also has the advantage that nanotubes can be easily manufactured without a high resolution electron beam lithography process.
도 1은 본 발명의 일 실시 예에 따른 수직 나노튜브 제조방법의 단계도이다.
도 2 내지 8은 본 발명의 일 실시예에 따른 수직 나노튜브 제조방법을 설명하는 도면이다.1 is a step diagram of a vertical nanotube manufacturing method according to an embodiment of the present invention.
2 to 8 illustrate a vertical nanotube manufacturing method according to an embodiment of the present invention.
이하, 본 발명의 도면을 참조하여 상세하게 설명하고자 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. Hereinafter, the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms.
본 발명은 상술한 종래의 나노튜브 제조 공정의 문제점을 해결하기 위하여, 측벽 스페이서 공정과 촉매 금속 식각 공정을 결합시켰다. The present invention combines the sidewall spacer process and the catalytic metal etching process in order to solve the problems of the conventional nanotube manufacturing process described above.
일반적으로, 측벽 스페이서 공정은 CMOS 공정에서 포토리소그라피 공정의 한계를 극복하기 위해서 사용되는 기술로, 단차가 있는 구조에서 어떤 물질을 균일하게 증착하고 난 후, 비등방성 식각 방법을 이용하여 식각을 하게 되면 단차가 있는 부분의 두께는 다른 부분보다 두께가 더 두꺼우므로, 남겨진 부분이 측벽 스페이서 형태로 남겨지게 된다. In general, the sidewall spacer process is a technique used to overcome the limitations of the photolithography process in the CMOS process, after uniformly depositing a material in a stepped structure and then etching using an anisotropic etching method Since the stepped portion is thicker than the other portions, the remaining portion is left in the form of sidewall spacers.
이러한 측벽 스페이서 두께는 리소그라피 방법이 아닌 물질의 증착과 식각에 의해 생겨나는 나노미터 크기의 패턴으로, 이러한 패턴을 활용하면 리소그라피 공정 없이 수십 나노미터의 패턴을 제작할 수 있다는 장점이 있다.The sidewall spacer thickness is a nanometer size pattern generated by deposition and etching of a material rather than a lithography method. By using such a pattern, a pattern of tens of nanometers can be manufactured without a lithography process.
또한 촉매 금속 식각 공정은 실리콘 기판에서 금, 은, 백금과 같은 금속을 패터닝한 후 HF와 H2O2 수용액에 담그게 되면, 금속들이 촉매 역할을 하게 되며 촉매 금속 하부에 위치한 실리콘이 산화되면서 식각되는 공정이다. 이러한 현상들로 인해 촉매 금속이 덮여 있지 않은 부분이 남게 되어 수직 나노선 형태의 구조를 띄게 된다. In addition, the catalytic metal etching process patterns metals such as gold, silver, and platinum on a silicon substrate and immerses them in an HF and H 2 O 2 aqueous solution, whereby the metals act as catalysts and the silicon under the catalyst metal is oxidized to etch. It is a process. These phenomena leave uncovered portions of the catalytic metal, resulting in a vertical nanowire structure.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면들을 참조하여 상세하게 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시 예에 따른 수직 나노튜브 제조방법의 단계도이다.1 is a step diagram of a vertical nanotube manufacturing method according to an embodiment of the present invention.
도 1을 참조하면, 먼저 기판에 원형의 홀을 패터닝한다. 여기에서 원형의 홀은 상기 기판 또는 기판 상에 적층된 증착층을 소정 깊이만큼 음각시킨 형태로서, 상기 홀은 수직을 이루는 것이 바람직하다. 상기 홀을 패터닝하는 공정은 종래의 일반적인 반도체 공정이 될 수 있는데, 예를 들어 반도체 공정에서 일반적으로 사용되는 포토리소그라피 공정이나, 알루미늄 양극산화(AAO), 또는 블록공중합체 자기조립 주형을 마스크로 이용한 식각 공정 등이 상기 홀 패터닝 공정에서 사용될 수 있다. Referring to FIG. 1, first, circular holes are patterned in a substrate. Here, the circular hole is formed by engraving the substrate or the deposition layer stacked on the substrate by a predetermined depth, and the hole is preferably vertical. The hole patterning process may be a conventional general semiconductor process, for example, a photolithography process commonly used in a semiconductor process, an aluminum anodization (AAO), or a block copolymer self-assembly mold is used as a mask. Etching processes and the like may be used in the hole patterning process.
이후, 상기 패터닝된 홀의 측벽에 스페이서를 형성하는데, 상기 스페이서는 추후 진행되는 촉매 금속이 증착되지 않는 영역, 즉, 촉매 금속 식각이 일어나지 않는 영역이 된다. Thereafter, spacers are formed on the sidewalls of the patterned holes, and the spacers are areas where no further catalytic metal is deposited, that is, regions where no catalytic metal etching occurs.
이후, 상기 기판 및 홀 상에 촉매 금속을 증착하는데, 이때 상기 촉매 금속은 상기 스페이서를 덮지 않는 것이 바람직하다. 왜냐하면, 상기 습식 식각 공정에 따라 스페이서를 제거하는 공정에서, 상기 증착된 촉매 금속이 스페이서를 마스킹할 수 있기 때문이다. Thereafter, a catalyst metal is deposited on the substrate and the hole, wherein the catalyst metal preferably does not cover the spacer. This is because the deposited catalyst metal may mask the spacer in the process of removing the spacer by the wet etching process.
이후, 상기 촉매 금속이 증착된 기판을 식각액에 접촉시켜, 상기 스페이서가 형성된 영역을 제외한 기판 물질을 식각하여, 수직 나노튜브를 제조한다. 이로써 스페이서 형성 영역, 즉 원형 홀의 측벽 영역에 따라, 나노튜브가 제조된다. Thereafter, the substrate on which the catalyst metal is deposited is contacted with an etchant to etch the substrate material except for the region in which the spacer is formed, thereby manufacturing vertical nanotubes. This produces nanotubes according to the spacer forming region, that is, the sidewall region of the circular hole.
이하 도면을 이용하여 본 발명에 따른 수직 나노튜브 제조방법을 상세히 설명한다. Hereinafter, a vertical nanotube manufacturing method according to the present invention will be described in detail with reference to the drawings.
도 2 내지 8은 본 발명의 일 실시예에 따른 수직 나노튜브 제조방법을 설명하는 도면이다.2 to 8 illustrate a vertical nanotube manufacturing method according to an embodiment of the present invention.
도 2는 본 발명에 따른 공정의 기판(110)을 나타낸다. 상기 기판(110)은 실리콘이나 게르마늄 등과 같은 4족 화합물 또는 갈륨-비소 등과 같은 3-5족 화합물을 적어도 하나 이상 포함할 수 있는데, 본 발명의 일 실시예에서 상기 기판(110)은 실리콘 기판이었다. 실리콘 기판(110)인 경우, 실리콘 기판(110)의 방향성은 상관없으며, 일반적인 클리닝 공정을 마친 기판을 이용하여 사용한다.2 shows a
도 3에서는 도 2에서 준비된 기판(110)에 홀 구조 패터닝을 하는 공정을 나타낸다.In FIG. 3, a hole structure patterning process is performed on the
도 3을 참조하면, 포토리소그라피 공정의 경우 홀 구조의 크기에 따라서 컨택 포토리소그라피 외에 스캐너와 같은 장비도 사용가능하다. 이때 사용되는 포토레지스트(120)의 두께는 측벽 스페이서의 형성에 있어서 종횡비를 결정할 수 있다. 높은 종횡비를 얻기 위해서는 포토레지스트(120)의 두께는 수백 나노미터 두께가 되어야 한다. 또한 이 포토레지스트(120)는 안정적인 측벽 스페이서 형성을 위하여 단차가 90도의 급격한 단차를 가져야 한다. 또한 포토리소그라피 공정 외에도 상술한 바와 같이 홀 구조를 형성할 수 있는 AAO(Anodic Aluminum Oxide) 또는 블록공중합체와 같은 자기조립 주형들을 마스크로 사용하여 홀 구조를 패터닝할 수 있다. 이때 사용된 패터닝 물질에서도 앞서 설명한 포토레지스트와 같이 측벽에서 90도의 급격한 단차를 가져야 한다.Referring to FIG. 3, in the photolithography process, equipment such as a scanner may be used in addition to the contact photolithography according to the size of the hole structure. The thickness of the
도 4는 홀 구조가 패터닝 된 기판 위에 측벽 스페이서를 만들고자 하는 물질을 증착하는 단계를 설명하는 도면이다.FIG. 4 is a view for explaining a step of depositing a material to make sidewall spacers on a substrate having a hole structure patterned.
도 4의 공정에서, 상기 스페이서 물질로 임의의 모든 물질이 사용될 수 있으나, 후속 공정에서 측벽 스페이서 식각이 손쉽게 가능할 수 있도록 실리콘산화물(SiO2) 또는 실리콘질화물(Si3N4)과 같이 일반적인 CMOS 공정에서 다양하게 사용되고 호환성이 좋은 물질이 바람직하다. 증착 물질(130)의 두께는 패터닝 된 물질의 단차를 충분히 덮을 수 있도록 설정해야하며, 상기 증착 방법은 물질에 따라서 물리, 화학 기상 증착 방법이 사용 가능하다. 이러한 스페이서 형성 공정은 반도체 공정에서 널리 사용되는 공정이므로, 스페이서 형성 공정에 대한 상세한 설명은 이하 생략한다. In the process of FIG. 4, any material may be used as the spacer material, but a general CMOS process such as silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ) may be easily used for sidewall spacer etching in a subsequent process. A variety of used and compatible materials are preferred. The thickness of the
도 5는 비등방성 식각을 이용하여 기판 전체를 균일하게 식각하여 상대적으로 두껍게 증착된 홀 구조의 측벽 부분만 증착 물질(130)이 남도록 식각하는 공정을 설명하는 도면이다.FIG. 5 is a view illustrating a process of etching the entire substrate uniformly using anisotropic etching so that only the sidewall portion of the hole structure deposited relatively thick is left so that the
도 5를 참조하면, 상기 공정을 통하여 홀의 측벽(130)에 남은 패터닝 물질, 즉 스페이서를 제외한 증착 물질은 모두 제거되며. 이 과정에서 사용되는 비등방성 식각으로 일반적으로 건식 식각이 사용될 수 있다. 또한 남은 패터닝 물질을 제거하는 방법으로는 일반적으로 포토레지스트의 경우, O2 플라즈마 방법이 이용된다. 또한, 측벽 스페이서 물질(130) 증착 두께와 건식 식각의 정도에 의하여 측벽 스페이서의 두께가 결정된다. 이때, 측벽 스페이서 두께에 의하여 고리 형태의 패턴 두께가 결정되므로, 상기 측벽 스페이서(130) 두께는 추후 제조될 수직 나노튜브의 두께에 대응한다. Referring to FIG. 5, the patterning material remaining on the
도 6은 상기 측벽 스페이서가 형성된 기판 상에 촉매 금속(150)을 증착하는 공정을 설명한다. 이때 촉매 금속으로 사용될 수 있는 금속은 촉매 금속 식각이 가능한 물질로서 은, 금, 백금들이 있으며, 상기 금속들의 증착 방법은 스퍼터링 (Sputtering), 열기상 증착 (Thermal evaporator)과 같은 물리 기상 증착 방법과 화학 기상 증착 방법들이 이용될 수 있으며, 본 발명의 범위는 특정 촉매 금속 증착 방식에 제한되지 않는다. 일반적으로 금속 촉매 식각 방법을 이용하기 위해서는 20nm 정도의 금을 증착하며, 증착된 촉매 금속이 너무 두껍다면, 식각 과정이 원활하게 진행되기 어려울 수 있으므로 비교적 정확한 두께 조절이 필요하다.6 illustrates a process of depositing a
도 7은 도 6에서 촉매 금속이 증착된 후 측벽 스페이서 부분(130)을 제거함으로써, 고리 형태의 패턴을 형상하는 과정을 설명하는 도면이다.FIG. 7 illustrates a process of forming a ring-shaped pattern by removing the
도 7을 참조하면, 만약 측벽 스페이서(130)가 일반적인 유전체 SiO2와 같은 물질로 구성되어 있다면, HF 수용액을 이용한 습식 식각 과정을 통하여 촉매 금속의 손상 없이 짧은 시간 안에 손쉽게 스페이서만 제거가 가능하다. Referring to FIG. 7, if the
또한 이 과정에서 측벽 스페이서(130)의 종횡비가 너무 낮다면, 20nm 정도의 두께로 촉매 금속을 증착하는 동안, 측벽 스페이서(130)가 완전하게 다 덮여지게 되어 측벽 스페이서 식각되기 위한 수용액이 침투하지 못하도록 막아 식각이 되지 않을 수 있다. 따라서, 높은 종횡비로 측벽 스페이서가 제작하여 상기 촉매 금속이 상기 측벽 스페이서를 덮지 않는 것이 바람직하다. In addition, if the aspect ratio of the
도 8은 도 7에서 상기 패터닝된 촉매 금속(150)을 HF와 H2O2 혼합 수용액에 접촉시켜 촉매 금속 식각 공정을 기판에서 진행하는 공정을 설명하는 도면이다.FIG. 8 is a view illustrating a process of performing a catalytic metal etching process on a substrate by contacting the patterned
도 8에서는 촉매 금속이 적층된 기판 영역에서만 수직 방향으로 식각이 진행된다. 즉, 수직 나노튜브 형성 영역이 아닌 기판 영역에 적층된 촉매 금속은, 화학 반응에 촉매로 작용하여 실리콘 기판을 식각하게 되며, 실제로 반응에 직접 참여하지 않으므로 식각이 되는 동안 실리콘 기판에 계속 잔존하는 상태로 유지된다. 또한 HF와 H2O2의 비율과 조성을 조절하거나 식각하는 수용액의 온도를 조절함으로써 실리콘 나노튜브(110)의 식각 속도 및 결정학적 배향을 조절 가능하다.In FIG. 8, the etching is performed in the vertical direction only in the region of the substrate on which the catalyst metal is stacked. That is, the catalytic metal deposited on the substrate region instead of the vertical nanotube forming region acts as a catalyst in the chemical reaction to etch the silicon substrate, and thus does not actually participate directly in the reaction, and thus remains on the silicon substrate during the etching. Is maintained. In addition, by adjusting the ratio and composition of HF and H 2 O 2 or the temperature of the aqueous solution to etch the etching rate and crystallographic orientation of the
이상의 공정을 통하여 완성된 수직 나노튜브 구조체는, 기판; 상기 기판상에 형성된 적어도 하나 이상의 수직 나노튜브를 포함하며, 상기 수직 나노튜브는 상기 기판으로부터 식각되어 형성된 형태이다. The vertical nanotube structure completed through the above process, the substrate; At least one vertical nanotube formed on the substrate, wherein the vertical nanotubes are formed by etching from the substrate.
즉, 본 발명의 일 실시예에서 기판 상에 연장되어 형성된 상기 수직 나노튜브는, 상기 기판에 선택적으로 적층된 촉매 금속에 의하여 화학적으로 식각되며, 여기에서 상기 수직 나노튜브가 형성되는 기판 영역에는 상기 촉매 금속이 적층되지 않는다. 따라서, 촉매 금속 식각 공정 중 촉매 금속이 적층된 기판 영역에서만 수직 방향으로 식각이 진행된다. That is, in one embodiment of the present invention, the vertical nanotubes formed on the substrate are chemically etched by the catalytic metal selectively stacked on the substrate, wherein the vertical nanotubes are formed on the substrate region where the vertical nanotubes are formed. No catalytic metal is deposited. Therefore, the etching is performed in the vertical direction only in the substrate region in which the catalyst metal is stacked during the catalyst metal etching process.
본 발명의 또 다른 일 실시예는 기판의 수직 식각에 따라 제조된 수직 나노튜브를 상기 기판으로부터 분리하여, 나노튜브를 제조한다. 즉, 도 8에서 제조된 상기 수직 나노튜브는 상기 기판으로부터 기계적 또는 화학적 방식으로 분리될 수 있는데, 예를 들어 기판에 성장시킨 나노 튜브룰 조각낸 후, IPA 또는 수용액에 이를 담지시킨 상태로 소니케이터 등과 같은 초음파 장치에 넣어 초음파 처리한다. 이에 따라 기판으로부터 분리된 후, 부유하는 나노튜브를 피펫 등으로 회수하여, 복수 개의 나노튜브를 제조할 수 있다. Another embodiment of the present invention is to separate the vertical nanotubes prepared by the vertical etching of the substrate from the substrate, thereby producing a nanotube. That is, the vertical nanotubes manufactured in FIG. 8 may be separated from the substrate in a mechanical or chemical manner. For example, after the nanotubes are grown on the substrate, the vertical nanotubes may be fragmented, and then SonyK may be supported in IPA or an aqueous solution. Ultrasonic treatment by putting in an ultrasonic device such as a ruter. Accordingly, after the separation from the substrate, the floating nanotubes can be recovered by a pipette or the like to prepare a plurality of nanotubes.
이상 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the present invention has been described with reference to exemplary embodiments thereof, it will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the appended claims. .
Claims (19)
상기 패터닝된 홀의 측벽에 스페이서를 형성하는 단계;
상기 기판 및 홀 상에 촉매 금속을 증착하는 단계;
상기 홀의 측벽에 형성된 스페이서를 제거하는 단계; 및
상기 촉매 금속이 증착된 기판을 식각액에 접촉시켜, 상기 스페이서가 형성된 영역을 제외한 기판 물질을 식각하여, 수직 나노튜브를 제조하는 단계를 포함하는 것을 특징으로 하는 수직 나노튜브 제조방법.Patterning circular holes in the substrate;
Forming spacers on sidewalls of the patterned holes;
Depositing a catalytic metal on the substrate and the hole;
Removing the spacers formed on the sidewalls of the holes; And
Contacting the substrate on which the catalyst metal is deposited with an etchant to etch the substrate material except for the region where the spacer is formed, thereby manufacturing vertical nanotubes.
상기 기판은 4족 또는 3-5족 화합물을 포함하는 것을 특징으로 하는 수직 나노튜브 제조방법.The method of claim 1,
The substrate is a vertical nanotube manufacturing method characterized in that it comprises a Group 4 or Group 3-5 compound.
상기 기판은 실리콘 기판인 것을 특징으로 하는 수직 나노튜브 제조방법.3. The method of claim 2,
The substrate is a vertical nanotube manufacturing method, characterized in that the silicon substrate.
포토리소그라피 공정, 양극 산화 공정 또는 블록공중합체 주형 공정으로 진행되는 것을 특징으로 하는 수직 나노튜브 제조방법.The method of claim 1, wherein the step of patterning a hole in the substrate,
A vertical nanotube manufacturing method characterized in that it proceeds to a photolithography process, anodizing process or a block copolymer molding process.
상기 스페이서의 두께에 따라 상기 수직 나노튜브의 두께가 결정되는 것을 특징으로 하는 수직 나노튜브 제조방법.The method of claim 1,
Vertical nanotubes manufacturing method characterized in that the thickness of the vertical nanotubes are determined according to the thickness of the spacer.
상기 촉매 금속은 은, 금 및 백금으로 이루어진 군으로부터 선택된 1종 이상인 것을 특징으로 하는 수직 나노튜브 제조방법.The method of claim 1,
The catalytic metal is a vertical nanotube manufacturing method, characterized in that at least one selected from the group consisting of silver, gold and platinum.
상기 촉매 금속 증착 시, 상기 홀의 측벽에 형성된 스페이서는 상기 증착된 촉매 금속 사이로 노출되는 것을 특징으로 하는 수직 나노튜브 제조방법.The method of claim 1,
During deposition of the catalytic metal, the spacers formed on the sidewalls of the holes are exposed between the deposited catalytic metals.
상기 식각액은 HF와 H2O2 수용액인 것을 특징으로 하는 수직 나노튜브 제조방법.6. The method of claim 5,
The etching solution is a vertical nanotube manufacturing method, characterized in that the HF and H 2 O 2 aqueous solution.
상기 촉매 금속은, 스퍼터링 (Sputtering), 열 기상 증착 (Thermal evaporator) 또는 화학적 기상 증착 공정에 따라 증착되는 것을 특징으로 하는 수직 나노튜브 제조방법.The method of claim 1,
The catalytic metal is a vertical nanotube manufacturing method characterized in that the deposition by a sputtering, thermal vapor deposition (Thermal evaporator) or chemical vapor deposition process.
상기 식각액과 상기 촉매 금속이 증착된 기판과의 접촉시간에 따라 상기 수직 나노튜브의 길이가 결정되는 것을 특징으로 하는 수직 나노튜브 제조방법.The method of claim 8,
The length of the vertical nanotubes is determined according to the contact time between the etchant and the substrate on which the catalyst metal is deposited.
상기 스페이서는 실리콘 산화물 또는 실리콘 질화물을 포함하는 것을 특징으로 하는 수직 나노튜브 제조방법.The method of claim 1,
The spacer is a vertical nanotube manufacturing method characterized in that it comprises silicon oxide or silicon nitride.
상기 스페이서를 습식 식각 방식으로 제거하는 방식으로 진행되는 것을 특징으로 하는 수직 나노튜브 제조방법. The method of claim 11, wherein removing the spacers,
Vertical nanotube manufacturing method characterized in that the progress in the manner of removing the spacers by a wet etching method.
상기 제조된 나노튜브를 회수하는 단계를 포함하는 것을 특징으로 하는 나노튜브 제조방법.A method of manufacturing a nanotube by separating a vertical nanotube prepared on a substrate according to any one of claims 1 to 12 from the substrate; And
Nanotube manufacturing method comprising the step of recovering the prepared nanotube.
상기 수직 나노튜브가 제조된 기판을 용액 상에서 초음파처리하는 방식으로 진행되는 것을 특징으로 하는 나노튜브 제조방법.The method of claim 14, wherein separating the vertical nanotubes from the substrate comprises:
The method of manufacturing a nanotube, characterized in that the vertical nanotubes are produced by sonicating the substrate on a solution.
상기 회수된 나노튜브는 복수 개인 것을 특징으로 하는 나노튜브 제조방법.
16. The method of claim 15,
Nanotube manufacturing method, characterized in that the plurality of recovered nanotubes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120082380A KR101355930B1 (en) | 2012-07-27 | 2012-07-27 | Methods of manufacturing vertical silicon nano tubes using sidewall spacer technique and metal-assisted chemical etching process and vertical silicon nano tubes manufactured by the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120082380A KR101355930B1 (en) | 2012-07-27 | 2012-07-27 | Methods of manufacturing vertical silicon nano tubes using sidewall spacer technique and metal-assisted chemical etching process and vertical silicon nano tubes manufactured by the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101355930B1 true KR101355930B1 (en) | 2014-01-28 |
Family
ID=50146526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120082380A KR101355930B1 (en) | 2012-07-27 | 2012-07-27 | Methods of manufacturing vertical silicon nano tubes using sidewall spacer technique and metal-assisted chemical etching process and vertical silicon nano tubes manufactured by the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101355930B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101627430B1 (en) * | 2014-12-04 | 2016-06-03 | 한국과학기술원 | Methods of metal nano ring formation in large wafer-scale using sidewall spacer technique and method of transferring the metal nano ring formation using the same |
| WO2023277296A1 (en) * | 2021-06-28 | 2023-01-05 | 서울대학교 산학협력단 | Nano-tube semiconductor device and shear force sensor comprising same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246226A (en) * | 2008-03-31 | 2009-10-22 | Tokyo Electron Ltd | Method and apparatus for forming hole, and program |
-
2012
- 2012-07-27 KR KR1020120082380A patent/KR101355930B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246226A (en) * | 2008-03-31 | 2009-10-22 | Tokyo Electron Ltd | Method and apparatus for forming hole, and program |
Non-Patent Citations (1)
| Title |
|---|
| 논문(2010) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101627430B1 (en) * | 2014-12-04 | 2016-06-03 | 한국과학기술원 | Methods of metal nano ring formation in large wafer-scale using sidewall spacer technique and method of transferring the metal nano ring formation using the same |
| WO2023277296A1 (en) * | 2021-06-28 | 2023-01-05 | 서울대학교 산학협력단 | Nano-tube semiconductor device and shear force sensor comprising same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Guarini et al. | Process integration of self-assembled polymer templates into silicon nanofabrication | |
| US7736954B2 (en) | Methods for nanoscale feature imprint molding | |
| US20120107562A1 (en) | Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same | |
| CN104716032B (en) | The method of multiple structure widths is printed using spacer double patterning | |
| TW202105559A (en) | Large area metrology and process control for anisotropic chemical etching | |
| US9852870B2 (en) | Method for the fabrication of electron field emission devices including carbon nanotube field electron emisson devices | |
| JP2011523376A (en) | Two-dimensional self-assembled sub-lithography nanoscale structure and method for manufacturing the same (two-dimensional patterning using self-organized material) | |
| JP7135080B2 (en) | Method for reducing pore diameter using atomic layer deposition and etching | |
| KR101353373B1 (en) | A fabrication method of the vertically aligned silicon nano-structure used by metal-assisted chemical etching method, a vertically alligned silicon nano-structure fabricated by this method, and a device comprising the vertically alligned silicon nano-structure. | |
| US7060587B2 (en) | Method for forming macropores in a layer and products obtained thereof | |
| KR101355930B1 (en) | Methods of manufacturing vertical silicon nano tubes using sidewall spacer technique and metal-assisted chemical etching process and vertical silicon nano tubes manufactured by the same | |
| US7514282B2 (en) | Patterned silicon submicron tubes | |
| US20080166878A1 (en) | Silicon nanostructures and fabrication thereof | |
| KR100809929B1 (en) | The method of manufacturing nano wire | |
| CN109727858A (en) | Orient self assembly template transfer method | |
| KR20200077646A (en) | Method of forming miicrstructure and nanostructure using metal assisted chemical etching | |
| US8795772B2 (en) | Method of forming nano-pads of catalytic metal for growth of single walled carbon nanotubes | |
| KR100810983B1 (en) | Vertical Nanowire Growth Method at Selectve Locations, Semiconductor Nanodevice comprising Vertical Nanowire, and Fabrication Method thereof | |
| TW200941573A (en) | Method for manufacturing semiconductor device | |
| CN110620033B (en) | Method for manufacturing metal nanowire or sheet and nanowire or sheet | |
| CN105719961A (en) | Stacked nanowire fabrication method | |
| KR101103484B1 (en) | Method for fabricating roll stamp | |
| KR101581783B1 (en) | Channel structure based on a nanofluidic channel and method of manufacturing the same | |
| KR101172358B1 (en) | Method for manufacturing silicon nanowires | |
| Lee et al. | Patterning Anodic Porous Alumina with Resist Developers for Patterned Nanowire Formation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |