JP2009245967A - MANUFACTURING METHOD OF ZnO-BASED SEMICONDUCTOR DEVICE AND ZnO-BASED SEMICONDUCTOR DEVICE - Google Patents

MANUFACTURING METHOD OF ZnO-BASED SEMICONDUCTOR DEVICE AND ZnO-BASED SEMICONDUCTOR DEVICE Download PDF

Info

Publication number
JP2009245967A
JP2009245967A JP2008087389A JP2008087389A JP2009245967A JP 2009245967 A JP2009245967 A JP 2009245967A JP 2008087389 A JP2008087389 A JP 2008087389A JP 2008087389 A JP2008087389 A JP 2008087389A JP 2009245967 A JP2009245967 A JP 2009245967A
Authority
JP
Japan
Prior art keywords
zno
plane
based semiconductor
substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008087389A
Other languages
Japanese (ja)
Other versions
JP5346171B2 (en
Inventor
Satoshi Okada
智 岡田
Michihiro Sano
道宏 佐野
Taiji Kotani
泰司 小谷
Tadashi Horio
直史 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2008087389A priority Critical patent/JP5346171B2/en
Publication of JP2009245967A publication Critical patent/JP2009245967A/en
Application granted granted Critical
Publication of JP5346171B2 publication Critical patent/JP5346171B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a ZnO-based semiconductor device suitable for the excellent division of a ZnO-based semiconductor light emitting element for instance. <P>SOLUTION: The manufacturing method of the ZnO-based semiconductor device includes: a scribing step of forming a scribe groove on the -C surface of a ZnO-based semiconductor member which has a wrutzite structure and whose upper surface is a +C surface and lower surface is the -C surface; and a braking step of braking the ZnO-based semiconductor member by pressing a member for cleavage to a position above the scribe groove of the +C surface. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、ZnO系半導体装置の製造方法及びZnO系半導体装置に関し、例えば、発光に適したZnO系半導体装置の製造方法及びZnO系半導体装置に関する。   The present invention relates to a method for manufacturing a ZnO-based semiconductor device and a ZnO-based semiconductor device, for example, a method for manufacturing a ZnO-based semiconductor device suitable for light emission and a ZnO-based semiconductor device.

一般に、発光素子は、基板面内に並べて多数個同時形成された後、例えばスクライブ及びブレーキングにより個々の発光素子に分割される。通常の素子分割方法として、発光素子が形成された側の各発光素子間の隙間にスクライブ溝を形成し、その裏面側よりナイフエッジで加圧劈開する。サファイア基板上に形成された窒化ガリウム系半導体発光素子について、このような分割方法が、例えば特許文献1に開示されている。   In general, a large number of light emitting elements are formed side by side in the substrate surface, and then divided into individual light emitting elements by, for example, scribing and breaking. As a normal element dividing method, a scribe groove is formed in a gap between each light emitting element on the side where the light emitting element is formed, and pressure cleavage is performed with a knife edge from the back side. For example, Patent Document 1 discloses such a dividing method for a gallium nitride based semiconductor light-emitting element formed on a sapphire substrate.

この方法では、各発光素子間に形成したスクライブ溝の底から劈開を進行させて、各発光素子の端面を画定できる。端面が発光素子の発光層を横切って発光素子が損傷される不具合が防止される。   In this method, the end face of each light emitting element can be defined by proceeding with cleavage from the bottom of the scribe groove formed between the light emitting elements. The problem that the light emitting element is damaged by the end surface crossing the light emitting layer of the light emitting element is prevented.

特許文献2は、サファイア基板上の窒化ガリウム系半導体発光素子について、他の素子分割方法を開示する。特許文献2では、発光素子が形成された側の各発光素子間に割り溝をエッチングで形成し、その裏面側にスクライブ溝を形成して素子分割を行い、発光素子が形成された側の端面の位置が、割り溝内に配置されるようにしている。   Patent Document 2 discloses another element dividing method for a gallium nitride based semiconductor light emitting element on a sapphire substrate. In Patent Document 2, a split groove is formed by etching between each light emitting element on the side where the light emitting element is formed, and a scribe groove is formed on the back surface side to perform element division, and an end face on the side where the light emitting element is formed Is arranged in the split groove.

酸化亜鉛(ZnO)は、例えば、高効率な発光材料として期待されており、ZnO系半導体を用いた発光素子が提案されている。ウルツァイト構造のC面ZnO基板上にZnO系半導体発光素子を形成する場合、−C面(O面)側よりも+C面(Zn面)側に形成することが望ましい。例えば、ZnOの結晶特性から、−C面側は酸溶液等によるエッチングレートが非常に高く素子形成が困難であり、+C面側はエッチングレートが低く素子形成しやすい(特願2007−291591号参照)。また例えば、特許文献3に開示されているように、成長面を+C面とする場合、成長面を−C面とする場合に比べて、p型不純物NのZnO結晶への添加濃度を高くでき、良好な発光素子を形成しやすい。   For example, zinc oxide (ZnO) is expected as a highly efficient light-emitting material, and a light-emitting element using a ZnO-based semiconductor has been proposed. When forming a ZnO-based semiconductor light emitting element on a C-plane ZnO substrate having a wurtzite structure, it is desirable to form it on the + C plane (Zn plane) side rather than the −C plane (O plane) side. For example, due to the crystal characteristics of ZnO, the etching rate with an acid solution or the like is very high on the −C plane side, and it is difficult to form an element. ). Further, for example, as disclosed in Patent Document 3, when the growth surface is the + C plane, the concentration of p-type impurity N added to the ZnO crystal can be higher than when the growth surface is the −C plane. It is easy to form a good light emitting element.

特許第2748354号公報Japanese Patent No. 2748354 特許第2780618号公報Japanese Patent No. 2780618 特開2002−326895号公報JP 2002-326895 A

本願発明者らの研究により、C面ZnO基板上の+C面上にZnO系半導体発光素子を形成したとき、発光素子側にスクライブ溝を形成し、その裏面側からブレーキングを行うと、スクライブ溝のチッピングが酷く、また、スクライブ溝底から劈開が進行せずに、発光層を横切って劈開が生じ、発光素子が損傷する不具合が発生しやすいことがわかった。   According to the present inventors' research, when a ZnO-based semiconductor light emitting device is formed on the + C surface on the C-plane ZnO substrate, a scribe groove is formed on the light emitting device side and braking is performed from the back surface side. It was found that chipping of the light emitting element was severe, and cleavage did not proceed from the bottom of the scribe groove, but cleavage occurred across the light emitting layer, and the light emitting element was easily damaged.

本発明の一目的は、例えばZnO系半導体発光素子の良好な分割に適したZnO系半導体装置の製造方法を提供することである。   An object of the present invention is to provide a method for manufacturing a ZnO-based semiconductor device suitable for, for example, good division of a ZnO-based semiconductor light emitting element.

本発明の他の目的は、このようなZnO系半導体装置の製造方法で得ることができる、良好に分割されたZnO系半導体装置を提供することである。   Another object of the present invention is to provide a well-divided ZnO-based semiconductor device that can be obtained by such a method of manufacturing a ZnO-based semiconductor device.

本発明の一観点によれば、ウルツァイト構造を持ち、上面が+C面で下面が−C面であるZnO系半導体部材の前記−C面にスクライブ溝を形成するスクライブ工程と、前記+C面の、前記スクライブ溝の上方の位置に劈開用部材を押し当てて、ZnO系半導体部材を割るブレーキング工程とを有するZnO系半導体装置の製造方法が提供される。   According to one aspect of the present invention, a scribing step of forming a scribe groove in the −C plane of a ZnO-based semiconductor member having a wurtzite structure, the upper surface is a + C plane and the lower surface is a −C plane, There is provided a method for manufacturing a ZnO-based semiconductor device, comprising a breaking step of pressing a cleavage member against a position above the scribe groove to break the ZnO-based semiconductor member.

本発明の他の観点によれば、ウルツァイト構造を持つZnO系半導体からなり、上面が+C面で下面が−C面であり、該−C面側の縁にスクライブ溝が形成され、該+C面側から荷重劈開によるブレーキングで割られて端面が形成された第1の部分と、前記第1の部分の前記+C面の縁から内側に引き下がった領域上に配置され、第1の導電型を有する第1のZnO系半導体層、及び該第1のZnO系半導体層上方に形成され前記第1の導電型と反対の第2の導電型を有する第2のZnO系半導体層を含む第2の部分とを有するZnO系半導体装置が提供される。   According to another aspect of the present invention, the semiconductor device is made of a ZnO-based semiconductor having a wurtzite structure, the upper surface is a + C plane, the lower surface is a -C plane, and a scribe groove is formed at the edge on the -C plane side. A first portion having an end face formed by breaking by load cleavage from the side, and a region of the first portion that is pulled inward from the edge of the + C surface; A first ZnO-based semiconductor layer having a second ZnO-based semiconductor layer formed above the first ZnO-based semiconductor layer and having a second conductivity type opposite to the first conductivity type. A ZnO-based semiconductor device having a portion is provided.

ウルツァイト構造のZnO系半導体部材の−C面にスクライブ溝を形成し、反対の+C面側から加圧劈開を行うと、例えば、スクライブ溝底に深さ方向に派生クラックが生じやすく、分割された部材の端面の位置を、スクライブ溝底を通るように制御しやすい。   When a scribe groove is formed on the -C face of a ZnO-based semiconductor member having a wurtzite structure and pressure cleaving is performed from the opposite + C face side, for example, a derivative crack is likely to be generated in the depth direction at the bottom of the scribe groove, and is divided. It is easy to control the position of the end face of the member so that it passes through the bottom of the scribe groove.

まず、ウルツァイト構造の酸化亜鉛(ZnO)結晶について説明する。   First, a wurtzite structure zinc oxide (ZnO) crystal will be described.

図1(A)に、ウルツァイト構造の面方位を示す。C面(0001)、A面(11−20)、M面(10−10)等の結晶面が存在する。C面に対し、A面及びM面が直交する。また、C面とA面(M面)に直交する面はM面(A面)である。   FIG. 1A shows the surface orientation of the wurtzite structure. There are crystal planes such as C plane (0001), A plane (11-20), and M plane (10-10). The A plane and the M plane are orthogonal to the C plane. A plane perpendicular to the C plane and the A plane (M plane) is the M plane (A plane).

図1(B)に、ウルツァイト構造のZnO結晶のc軸<0001>方向の原子配置を示す。黒丸がZn原子を示し、白丸がO原子を示す。O原子の並ぶO原子面(O面)とZn原子の並ぶZn原子面(Zn面)とがc軸方向に交互に積層されており、ウルツァイト構造のZnO結晶のC面は、Zn面である+C面と、O面である−C面とに分類される。c軸方向の一端側が+C面となり、その反対側が−C面となる。なお、Zn面である+C面側が+δ正に分極し、O面である−C面側が−δ負に分極している。   FIG. 1B shows an atomic arrangement in the c-axis <0001> direction of a wurtzite structure ZnO crystal. Black circles indicate Zn atoms, and white circles indicate O atoms. O atom planes in which O atoms are arranged (O plane) and Zn atom planes in which Zn atoms are arranged (Zn plane) are alternately laminated in the c-axis direction, and the C plane of the wurtzite structure ZnO crystal is the Zn plane. It is classified into + C plane and -C plane which is O plane. One end side in the c-axis direction is a + C plane, and the opposite side is a -C plane. The + C plane side that is the Zn plane is polarized positively by + δ, and the −C plane side that is the O plane is polarized negatively by −δ.

図1(C)に、C面ZnO基板の概略斜視図を示す。C面ZnO基板は、一方の面に+C面が露出し、その裏面に−C面が露出するZnO基板である。   FIG. 1C shows a schematic perspective view of a C-plane ZnO substrate. The C-plane ZnO substrate is a ZnO substrate in which the + C plane is exposed on one side and the -C plane is exposed on the back side.

次に、実施例のZnO系半導体発光素子に用いる発光ダイオード(LED)動作層付きZnO系半導体基板(以下単に、動作層付き基板と呼ぶこともある)の構成例について説明する。なお、ZnO系半導体とは、少なくともZnとOとを含むものとする。   Next, a configuration example of a ZnO-based semiconductor substrate with a light-emitting diode (LED) operation layer (hereinafter sometimes simply referred to as a substrate with an operation layer) used in the ZnO-based semiconductor light-emitting element of the embodiment will be described. Note that the ZnO-based semiconductor includes at least Zn and O.

図2は、動作層付き基板の概略断面図である。支持基板1としてn型導電性で厚さ400μmのC面ZnO単結晶基板を用意する。C面ZnO基板1は、一方の面11が+C面であり、その裏面10が−C面である。   FIG. 2 is a schematic cross-sectional view of a substrate with an operation layer. An n-type conductive C-plane ZnO single crystal substrate having a thickness of 400 μm is prepared as the support substrate 1. In the C-plane ZnO substrate 1, one surface 11 is a + C surface, and the back surface 10 is a -C surface.

C面ZnO基板1の+C面11上に、C面ZnO基板1側から、緩衝層として厚さ10nmのZnO層2、厚さ300nmのn型MgZnO層3、不純物を添加しないZnO/MgZnOを厚さ2.5nm/7nmで3ペア積層した多重量子井戸(MQW)構造の発光層4、及び、p型不純物を添加した厚さ100nmのp型MgZnO層5を積層して、動作層付き基板を作製した。   On the + C plane 11 of the C-plane ZnO substrate 1, from the C-plane ZnO substrate 1 side, a ZnO layer 2 having a thickness of 10 nm, an n-type MgZnO layer 3 having a thickness of 300 nm, and ZnO / MgZnO not added with impurities are thickened. 3 layers of 2.5 nm / 7 nm stacked multi-quantum well (MQW) structure light emitting layer 4 and p-type MgZnO layer 5 having a thickness of 100 nm to which p-type impurities are added are stacked to form a substrate with an operation layer. Produced.

緩衝層2を例えば300℃の低温で成長させ、n型MgZnO層3、発光層4、p型MgZnO層5を例えば600℃〜850℃の高温で成長させる。なお、緩衝層2及びn型MgZnO層3については、特にGa等のn型不純物をドープせずともn型の導電型を得ることができる。p型MgZnO層5に添加するp型不純物としては、Nが用いられる。今回用意した動作層付き基板は、ラジオ周波数(RF)プラズマガンにより酸素ラジカルを供給できるラジカルソース分子線エピタキシ(RS−MBE)装置にて作製した。   The buffer layer 2 is grown at a low temperature of, for example, 300 ° C., and the n-type MgZnO layer 3, the light emitting layer 4, and the p-type MgZnO layer 5 are grown at a high temperature of, for example, 600 ° C. to 850 ° C. Note that the buffer layer 2 and the n-type MgZnO layer 3 can obtain an n-type conductivity without doping with an n-type impurity such as Ga. N is used as the p-type impurity added to the p-type MgZnO layer 5. The substrate with an operation layer prepared this time was manufactured by a radical source molecular beam epitaxy (RS-MBE) apparatus capable of supplying oxygen radicals by a radio frequency (RF) plasma gun.

緩衝層2〜p型MgZnO層5は、C面ZnO基板1の+C面11上に、成長面極性が+C面となるようにエピタキシャル成長されている。動作層付き基板の最上面であるp型MgZnO層5の表面12が+C面となっている。   The buffer layer 2 to the p-type MgZnO layer 5 are epitaxially grown on the + C plane 11 of the C-plane ZnO substrate 1 so that the growth plane polarity is the + C plane. The surface 12 of the p-type MgZnO layer 5 which is the uppermost surface of the substrate with an operation layer is a + C plane.

発光素子等の半導体素子に適用可能な半導体積層構造は多様に存在するが、最低限必要な機能層は、pn接合を形成するp型層及びn型層の2層である。ただし、発光素子として用いられる場合、p型層とn型層との間に発光層が挿入された構成が一般的である。ここでは代表的な例として、p型層とn型層とが発光層を介して接合する構成を挙げている。また、発光層の例として、MQW構造を挙げている。   There are various semiconductor stacked structures applicable to semiconductor elements such as light emitting elements, but the minimum required functional layers are two layers, a p-type layer and an n-type layer forming a pn junction. However, when used as a light-emitting element, a configuration in which a light-emitting layer is inserted between a p-type layer and an n-type layer is common. Here, as a typical example, a configuration in which a p-type layer and an n-type layer are joined via a light emitting layer is given. An MQW structure is given as an example of the light emitting layer.

緩衝層2、n型MgZnO層3、発光層4、及びp型MgZnO層5の積層構造をまとめて、LED動作層6と呼ぶこととする。なお、動作層付き基板のLED動作層6側(+C面側)を上側または表側と呼び、ZnO支持基板1側(−C面側)を下側または裏側と呼ぶこととする。   The laminated structure of the buffer layer 2, the n-type MgZnO layer 3, the light emitting layer 4, and the p-type MgZnO layer 5 will be collectively referred to as an LED operation layer 6. The LED operation layer 6 side (+ C surface side) of the substrate with the operation layer is referred to as the upper side or the front side, and the ZnO support substrate 1 side (−C surface side) is referred to as the lower side or the back side.

ところで、MgO結晶は、安定結晶構造として立方晶構造の岩塩構造を取る。対して、ZnO結晶は、六方晶構造であるウルツァイト構造を取る。近年の研究の結果、ZnO結晶とMgO結晶との混晶は、すなわち、ZnOのZnがMgで置換されたMgZnO結晶は、Mg組成が18%程度までは安定に六方晶構造を取り、準平衡状態ならMg組成が50%程度まで六方晶構造を保てるとの知見が得られている。   By the way, the MgO crystal takes a cubic rock salt structure as a stable crystal structure. On the other hand, the ZnO crystal takes a wurtzite structure which is a hexagonal crystal structure. As a result of recent research, a mixed crystal of ZnO crystal and MgO crystal, that is, MgZnO crystal in which Zn in ZnO is substituted with Mg has a hexagonal structure stably up to about 18% Mg composition, and is quasi-equilibrium The knowledge that the hexagonal crystal structure can be maintained up to about 50% of the Mg composition in the state has been obtained.

つまり、MgZn(1−x)Oは、Mg組成xが0≦x<0.5の範囲でウルツァイト構造にできる。用意した動作層付き基板では、ウルツァイト構造となるように、MgZnOのMg組成を選択した(p型MgZnO層及びn型MgZnO層のMg組成比0.2、発光層のバリア層のMgZnO層の組成比0.15)。また、動作層付き基板を成膜装置から取り出してから、後述のように個々の素子にするまでの工程(特に、電極の合金化・透明化工程のRTA処理)において、最高処理温度を500℃以下に抑えた。 That is, Mg x Zn (1-x) 2 O can have a wurtzite structure when the Mg composition x is in the range of 0 ≦ x <0.5. In the prepared substrate with an operation layer, the Mg composition of MgZnO was selected so as to have a wurtzite structure (the Mg composition ratio of the p-type MgZnO layer and the n-type MgZnO layer was 0.2, the composition of the MgZnO layer of the light emitting layer) Ratio 0.15). In addition, the maximum processing temperature is 500 ° C. in the process (especially the RTA process in the alloying / transparent process of the electrode) from taking out the substrate with the operation layer from the film forming apparatus to forming individual elements as described later. Suppressed to below.

次に、本発明の第1の実施例によるZnO系半導体発光素子の製造方法について説明する。上述のような動作層付き基板面内に、多数個並んだ同一構造の発光素子を同時形成し、個々の発光素子に分離する。   Next, a method for manufacturing a ZnO-based semiconductor light emitting device according to the first embodiment of the present invention will be described. A large number of light-emitting elements having the same structure are simultaneously formed on the surface of the substrate with the operation layer as described above and separated into individual light-emitting elements.

図3(A)は第1の実施例の発光素子の概略上面図であり、図3(B)は図3(A)の1点鎖線AA’に沿った第1の実施例の発光素子の概略断面図であり、図3(C)は第1の実施例の発光素子の概略下面図である。なお、これらの図は、特に、1つの発光素子とその近傍を示す。   3A is a schematic top view of the light emitting device of the first embodiment, and FIG. 3B is a diagram of the light emitting device of the first embodiment along the one-dot chain line AA ′ in FIG. FIG. 3C is a schematic sectional view, and FIG. 3C is a schematic bottom view of the light emitting device of the first embodiment. Note that these drawings particularly show one light emitting element and its vicinity.

個々の発光素子の平面形状(ダイサイズ)は、一対の辺がa軸<11−20>に平行で、他の一対の辺がm軸<10−10>に平行である正方形に設定され、一辺の長さは例えば400μmである。   The planar shape (die size) of each light emitting element is set to a square with a pair of sides parallel to the a-axis <11-20> and the other pair of sides parallel to the m-axis <10-10>. The length of one side is 400 μm, for example.

まず、フォトリソグラフィーにより、p型MgZnO層5の上に、p側電極20の形状で開口したレジストマスクを形成する。p側電極20の平面形状は、例えば、一対の辺がa軸に平行で、他の一対の辺がm軸に平行な正方形であり、一辺の長さは例えば270μmである。   First, a resist mask opened in the shape of the p-side electrode 20 is formed on the p-type MgZnO layer 5 by photolithography. The planar shape of the p-side electrode 20 is, for example, a square in which a pair of sides is parallel to the a-axis and the other pair of sides is parallel to the m-axis, and the length of one side is 270 μm, for example.

電子ビーム(EB)蒸着にて、Niを厚さ0.3nm〜10nm積層し、さらにAuを厚さ5nm〜20nm積層して、p型MgZnO層5上にp側電極20を形成する。その後、リフトオフ法によりマスク開口部以外の電極材料を除去する。   The p-side electrode 20 is formed on the p-type MgZnO layer 5 by electron beam (EB) vapor deposition with a thickness of 0.3 nm to 10 nm and a thickness of 5 nm to 20 nm. Thereafter, the electrode material other than the mask opening is removed by a lift-off method.

なお、複数材料(例えばNi、Au)が動作層付き基板側から積層された構造を、動作層付き基板側の材料ほど左側に配置して、Ni/Au等と記載することとする。   Note that a structure in which a plurality of materials (for example, Ni, Au) are stacked from the substrate side with the operating layer is arranged on the left side as the material on the substrate side with the operating layer is described as Ni / Au or the like.

形成したp側電極20を、ラピッドサーマルアニーラー(RTA)にて、酸素雰囲気下で500℃、30秒熱処理し、合金化及びNi/Au層の酸化透明化を行った。   The formed p-side electrode 20 was heat-treated in a rapid thermal annealer (RTA) at 500 ° C. for 30 seconds in an oxygen atmosphere to perform alloying and oxidization and transparency of the Ni / Au layer.

次に、フォトリソグラフィーにより、p側電極20の上に、p側電極パッド21の形状で開口したレジストマスクを形成する。p側電極パッド21の平面形状は、例えば直径100μmの円形である。   Next, a resist mask opened in the shape of the p-side electrode pad 21 is formed on the p-side electrode 20 by photolithography. The planar shape of the p-side electrode pad 21 is, for example, a circle having a diameter of 100 μm.

EB蒸着で、Ni/Pt/Auを、1nm〜10nm/100nm/1000nmの厚みで積層して、p側電極20上にp側電極パッド21を形成する。その後、リフトオフ法にてマスク開口部以外の蒸着材料を除去する。   Ni / Pt / Au is laminated with a thickness of 1 nm to 10 nm / 100 nm / 1000 nm by EB vapor deposition to form a p-side electrode pad 21 on the p-side electrode 20. Thereafter, the vapor deposition material other than the mask opening is removed by a lift-off method.

次に、フォトリソグラフィーにより、p側電極パッド21及びp側電極20を覆ってp型MgZnO層5の上に、輪郭溝30の形状で開口したレジストマスクを形成する。輪郭溝30は、個々の発光素子の外形に沿った正方格子形状の溝であり、pn接合が配置された厚さ部分について、隣り合う発光素子同士を分離する。   Next, a resist mask that covers the p-side electrode pad 21 and the p-side electrode 20 and opens in the shape of the contour groove 30 is formed on the p-type MgZnO layer 5 by photolithography. The contour groove 30 is a square lattice-shaped groove along the outer shape of each light emitting element, and separates adjacent light emitting elements with respect to the thickness portion where the pn junction is disposed.

ウエットエッチングにより、開口部のp型MgZnO層5、発光層4、n型MgZnO層3、及び緩衝層2を取り除き、底面にZnO基板1の上面(+C面)が露出する深さの輪郭溝30を形成する。エッチャントとして、例えばエチレンジアミン四酢酸2ナトリウム(EDTA)とエチレンジアミン(EDA)の10:1混合溶液を用いることができる。次いで、レジストマスクを洗浄除去する。なお、輪郭溝30形成のエッチングとして、リアクティブイオンエッチング(RIE)を用いることもできる。   The p-type MgZnO layer 5, the light emitting layer 4, the n-type MgZnO layer 3, and the buffer layer 2 in the opening are removed by wet etching, and the contour groove 30 has a depth that exposes the upper surface (+ C surface) of the ZnO substrate 1 on the bottom surface. Form. As the etchant, for example, a 10: 1 mixed solution of ethylenediaminetetraacetic acid disodium (EDTA) and ethylenediamine (EDA) can be used. Next, the resist mask is removed by washing. Note that reactive ion etching (RIE) can also be used as the etching for forming the contour groove 30.

輪郭溝30形成により、p型MgZnO層5上面からZnO基板1上面までの厚さ部分が、各発光素子の設定された外形(一辺400μmの正方形)から内側に引き下がった形状に残される。残された動作層部分を、LED動作層部分7と呼ぶこととする。   By forming the contour groove 30, the thickness portion from the upper surface of the p-type MgZnO layer 5 to the upper surface of the ZnO substrate 1 is left in a shape drawn inward from the set outer shape (a square having a side of 400 μm). The remaining operation layer portion is referred to as an LED operation layer portion 7.

LED動作層部分7の平面形状は、例えば、一対の辺がa軸に平行で、他の一対の辺がm軸に平行な正方形であり、一辺の長さは例えば300μmである。輪郭溝30の幅(隣り合う素子のLED動作層部分7間の距離)が、例えば100μmである。   The planar shape of the LED operation layer portion 7 is, for example, a square in which a pair of sides is parallel to the a axis and the other pair of sides is parallel to the m axis, and the length of one side is, for example, 300 μm. The width of the contour groove 30 (the distance between the LED operation layer portions 7 of adjacent elements) is, for example, 100 μm.

次に、動作層付き基板のLED動作層側を保護基板に貼り付け、それを研削盤にセットし、元の厚さ400μmのZnO基板1を厚さ170μmまで研削した。続けて研磨装置にて研削面が鏡面になるまで研磨材の番手を徐々に下げて(粒径を小さくして)磨き、厚さ約150μmに仕上げた。   Next, the LED operation layer side of the substrate with the operation layer was attached to a protective substrate, which was set on a grinding machine, and the original 400 μm thick ZnO substrate 1 was ground to a thickness of 170 μm. Subsequently, the polishing material was gradually lowered (reduced the particle size) and polished to a thickness of about 150 μm until the ground surface became a mirror surface with a polishing apparatus.

次に、フォトリソグラフィーにより、動作層付き基板のZnO基板1の裏面上に、n側電極22の形状で開口したレジストマスクを形成する。n側電極22の平面形状は、例えば、一対の辺がa軸に平行で、他の一対の辺がm軸に平行な正方形であり、一辺の長さは例えば270μmである。   Next, a resist mask having an opening in the shape of the n-side electrode 22 is formed on the back surface of the ZnO substrate 1 as the operation layer-attached substrate by photolithography. The planar shape of the n-side electrode 22 is, for example, a square in which a pair of sides is parallel to the a-axis and the other pair of sides is parallel to the m-axis, and the length of one side is, for example, 270 μm.

EB蒸着でTi/Auを10nm〜100nm/300nm〜1000nmの厚みで積層して、ZnO基板1の裏面上にn側電極22を形成する。その後、リフトオフ法にてマスク開口部以外の蒸着材料を除去する。   Ti / Au is laminated with a thickness of 10 nm to 100 nm / 300 nm to 1000 nm by EB vapor deposition to form an n-side electrode 22 on the back surface of the ZnO substrate 1. Thereafter, the vapor deposition material other than the mask opening is removed by a lift-off method.

図3(C)に示すように、ZnO基板1の裏側では、隣り合う発光素子のn側電極22の間に、ZnO基板1の−C面が露出する。−C面の露出領域31は、a軸方向に細長い領域と、m軸方向に細長い領域とが交差して構成される正方格子状である。   As shown in FIG. 3C, on the back side of the ZnO substrate 1, the -C plane of the ZnO substrate 1 is exposed between the n-side electrodes 22 of the adjacent light emitting elements. The exposed region 31 on the −C plane has a square lattice shape in which a region elongated in the a-axis direction and a region elongated in the m-axis direction intersect.

a軸方向に細長い領域の中心線が中心線32aであり、m軸方向に細長い領域の中心線が中心線32mである。隣接する2本の中心線32aと、隣接する2本の中心線32mとが構成する正方形が、各発光素子の設定された外形と一致する。   The center line of the region elongated in the a-axis direction is the center line 32a, and the center line of the region elongated in the m-axis direction is the center line 32m. A square formed by the two adjacent center lines 32a and the two adjacent center lines 32m matches the set outer shape of each light emitting element.

次に、−C面の露出領域31に、中心線32aに沿って、a軸方向に延在するスクライブ溝を形成するとともに、中心線32mに沿って、m軸方向に延在するスクライブ溝を形成する。   Next, a scribe groove extending in the a-axis direction along the center line 32a is formed in the exposed region 31 of the -C plane, and a scribe groove extending in the m-axis direction along the center line 32m is formed. Form.

輪郭溝30の正方格子状の底の、a軸方向に細長い部分の中心線が中心線34aであり、m軸方向に細長い部分の中心線が中心線34mである。輪郭溝30の底の中心線34が、基板1裏側の露出領域31の中心線32の垂直上方、つまりスクライブ溝の垂直上方に配置される。   The center line of the elongated portion in the a-axis direction of the bottom of the square lattice shape of the contour groove 30 is the center line 34a, and the center line of the elongated portion in the m-axis direction is the center line 34m. The center line 34 at the bottom of the contour groove 30 is disposed vertically above the center line 32 of the exposed region 31 on the back side of the substrate 1, that is, vertically above the scribe groove.

次に、輪郭溝30の底である+C面に、中心線34aに沿ってブレーキング装置のナイフエッジを押し当て加圧劈開することにより、m軸方向に関して素子分割するとともに、中心線34mに沿ってナイフエッジを押し当て加圧劈開することにより、a軸方向に関して素子分割する。   Next, the knife edge of the braking device is pressed against the + C plane which is the bottom of the contour groove 30 along the center line 34a, and is cleaved under pressure, thereby dividing the element in the m-axis direction and along the center line 34m. Then, the element is divided in the a-axis direction by pressing the knife edge and cleaving under pressure.

スクライブ工程は、スクライブ溝を、輪郭溝の底の下方に、底の長さ方向に延在するように形成し、ブレーキング工程は、ナイフエッジを、輪郭溝の底に、底の長さ方向に沿って押し当てている。   In the scribing process, a scribe groove is formed so as to extend in the length direction of the bottom below the bottom of the contour groove, and in the breaking process, the knife edge is formed in the bottom direction of the bottom of the contour groove. Is pushing along.

ブレーキングにより、理想的には、a軸方向に延在する中心線32a、34aを含むM面の劈開面と、m軸方向に延在する中心線32m、34mを含むA面の劈開面とが得られ、これらが各発光素子の設定上の端面となる。   Due to the braking, ideally, a cleavage plane of the M plane including the center lines 32a and 34a extending in the a-axis direction, and a cleavage plane of the A plane including the center lines 32m and 34m extending in the m-axis direction, Are obtained, and these become the setting end faces of the respective light emitting elements.

次に、実施例のスクライブ及びブレーキングについてさらに説明するとともに、比較例のスクライブ及びブレーキングについて説明する。比較例は、第1の実施例と同様にして、動作層付き基板のLED動作層側に、p側電極、p側電極パッド、及び輪郭溝を形成し、基板を研削・研磨し、さらに動作層付き基板の基板裏面にn側電極を形成する。その後のスクライブ及びブレーキングが第1の実施例と異なる。   Next, the scribing and braking of the example will be further described, and the scribing and braking of the comparative example will be described. In the comparative example, as in the first embodiment, a p-side electrode, a p-side electrode pad, and a contour groove are formed on the LED operation layer side of the substrate with the operation layer, and the substrate is ground and polished. An n-side electrode is formed on the back surface of the substrate with a layer. Subsequent scribing and braking is different from the first embodiment.

まず、比較例のスクライブ及びブレーキングについて説明する。   First, scribing and braking of a comparative example will be described.

図7(A)は、比較例のスクライブ工程を説明するための概略断面図である。比較例では、基板1表側の+C面が露出した輪郭溝30の底の中心線34に沿ってスクライブツール140の刃先を移動させて、スクライブ溝133を形成する。   FIG. 7A is a schematic cross-sectional view for explaining a scribing process of a comparative example. In the comparative example, the scribe groove 133 is formed by moving the cutting edge of the scribe tool 140 along the center line 34 at the bottom of the contour groove 30 where the + C surface on the front side of the substrate 1 is exposed.

スクライブツールのポイント(刃先)には幾種もの種類が存在する。ダイヤモンドの結晶構造で、刃先が3方向に付いた3ポイントツールと、刃先が4方向に付いた4ポイントツールとに分けられる。また、刃先に先端側を使うトゥポイントツールと、後端側を使うヒールポイントツールとに分けられる。   There are several types of scribing tool points. The crystal structure of diamond is divided into a three-point tool with a cutting edge in three directions and a four-point tool with a cutting edge in four directions. Also, it can be divided into a toe point tool that uses the tip side as the cutting edge and a heel point tool that uses the back side.

図8は、比較例のスクライブ溝を+C面法線方向から観察した顕微鏡写真と、スクライブ溝の断面形状を示す概略断面図である。スクライブツールとして、3ポイントのトゥポイントツールを用い、刃先角70°、刃先荷重100gの条件でスクライブを行った。スクライブ溝133は、刃先軌跡の両脇でチッピングが酷く、またスクライブ溝底から派生クラックが発生しなかった。   FIG. 8 is a micrograph obtained by observing the scribe groove of the comparative example from the + C plane normal direction, and a schematic cross-sectional view showing a cross-sectional shape of the scribe groove. As a scribing tool, a three-point toe point tool was used, and scribing was performed under conditions of a cutting edge angle of 70 ° and a cutting edge load of 100 g. The scribe groove 133 was severely chipped on both sides of the blade locus, and no derived crack was generated from the bottom of the scribe groove.

図7(B)は、比較例のブレーキング工程を説明するための概略断面図である。基板1裏側の−C面露出領域31に、中心線32に沿ってナイフエッジ141を押し当て、ZnO基板1を荷重劈開して、各発光素子に分離する。図8に示したような、刃先軌跡の両脇でチッピングが酷く、またスクライブ溝底から派生クラックが発生していない状態でブレーキングを行うことに起因して、スクライブ溝から外れた位置にブレーキング切断面151が生じやすく、ブレーキング切断面151がLED動作層部分7を横切って、LED動作層部分7が破壊されやすい。なお、ブレーキングで形成された断面を、ブレーキング切断面と呼ぶこととする。   FIG. 7B is a schematic cross-sectional view for explaining the braking process of the comparative example. The knife edge 141 is pressed along the center line 32 against the -C surface exposed region 31 on the back side of the substrate 1 to cleave the ZnO substrate 1 to separate the light emitting elements. As shown in FIG. 8, the brake is applied to a position off the scribe groove due to severe chipping on both sides of the blade locus and braking in a state where no derivative crack is generated from the bottom of the scribe groove. The breaking cutting surface 151 is likely to occur, the breaking cutting surface 151 crosses the LED operation layer portion 7, and the LED operation layer portion 7 is easily broken. In addition, suppose that the cross section formed by braking is called a breaking cut surface.

なお、スクライブツールとして、4ポイントのヒールポイントツールを用い、刃先荷重50g〜150gの条件でスクライブを行った場合でも、傾向は略同様であり、LED動作層部分7が破壊されやすい。   In addition, even when using a 4-point heel point tool as a scribing tool and scribing under the condition of a cutting edge load of 50 g to 150 g, the tendency is substantially the same, and the LED operation layer portion 7 is easily destroyed.

次に、実施例のスクライブ及びブレーキングについて説明する。実施例では、比較例とは反対に、−C面側にスクライブ溝を形成し、+C面側にナイフエッジを当てる。   Next, scribing and braking according to the embodiment will be described. In the embodiment, contrary to the comparative example, a scribe groove is formed on the −C plane side, and a knife edge is applied to the + C plane side.

図4(A)は、実施例のスクライブ工程を説明するための概略断面図である。基板1裏側の−C面露出領域31の中心線32に沿ってスクライブツール40の刃先を移動させて、スクライブ溝33を形成する。スクライブ溝33の底から基板厚さ方向(深さ方向)に派生クラック50が形成される。   FIG. 4A is a schematic cross-sectional view for explaining the scribing process of the embodiment. The cutting edge of the scribe tool 40 is moved along the center line 32 of the −C surface exposed region 31 on the back side of the substrate 1 to form the scribe groove 33. Derived cracks 50 are formed in the substrate thickness direction (depth direction) from the bottom of the scribe groove 33.

図5は、実施例のスクライブ溝を−C面法線方向から観察した顕微鏡写真と、スクライブ溝の断面形状を示す概略断面図である。スクライブツールとして4ポイントのヒールポイントツールを用い、刃先角52°、刃先荷重100gの条件でスクライブを行った。スクライブ溝33は、刃先軌跡の両脇でチッピングが抑えられ、またスクライブ溝底から基板厚さ方向に派生クラック50が形成されている。   FIG. 5 is a micrograph of the scribe groove of the example observed from the normal direction of the -C plane, and a schematic cross-sectional view showing the cross-sectional shape of the scribe groove. A 4-point heel point tool was used as the scribe tool, and scribing was performed under the conditions of a blade edge angle of 52 ° and a blade edge load of 100 g. In the scribe groove 33, chipping is suppressed on both sides of the cutting edge locus, and a derivative crack 50 is formed in the substrate thickness direction from the scribe groove bottom.

なお、4ポイントのヒールポイントツールは、広い圧接面を必要とするが、基板裏面のn側電極側からは問題なく使える。また、ヒールポイントツールは、チッピングを抑えたスクライブに好適である。   The 4-point heel point tool requires a wide pressure contact surface, but can be used without any problem from the n-side electrode side on the back surface of the substrate. The heel point tool is suitable for scribing with reduced chipping.

図4(B)は、実施例のブレーキング工程を説明するための概略断面図である。輪郭溝30の底の中心線34に沿ってナイフエッジ41を押し当て、ZnO基板1を荷重劈開して、各発光素子に分離する。図5に示したような、刃先軌跡の両脇でチッピングが抑えられ、またスクライブ溝33の底から基板厚さ方向に派生クラック50が形成された状態でブレーキングを行うことにより、派生クラック50に沿ってブレーキング切断面51が生じやすく、ブレーキング切断面51の上端が輪郭溝30の底内に現れやすい。これにより、ほぼ設定通りの外形となるように各発光素子が分割され、LED動作層部分7の破壊が防止される。   FIG. 4B is a schematic cross-sectional view for explaining the braking process of the embodiment. The knife edge 41 is pressed along the center line 34 at the bottom of the contour groove 30, and the ZnO substrate 1 is cleaved by load to separate the light emitting elements. As shown in FIG. 5, the chipping is suppressed on both sides of the blade locus, and braking is performed in a state where the derivative crack 50 is formed in the substrate thickness direction from the bottom of the scribe groove 33, thereby causing the derivative crack 50. The breaking cut surface 51 is likely to be formed along the upper edge of the contour groove 30, and the upper end of the braking cut surface 51 is likely to appear in the bottom of the contour groove 30. Thereby, each light emitting element is divided | segmented so that it may become a substantially external shape as set, and destruction of the LED operation | movement layer part 7 is prevented.

以上説明したように、実施例のスクライブ及びブレーキング方法は、−C面側にスクライブを行い+C面側からブレーキングを行うことにより、+C面側にスクライブを行い−C面側からブレーキングを行う方法に比べて、ZnO系半導体素子の良好な分割がしやすい。   As described above, the scribing and braking method of the embodiment performs scribing on the + C plane side by scribing on the −C plane side and braking on the + C plane side, and braking on the −C plane side. Compared to the method to be performed, the ZnO-based semiconductor element can be easily divided.

なお、動作層付き基板の表側(LED動作層側)と裏側(基板側)とでスクライブ溝形成特性が同一であり、表側に形成したスクライブ溝の底にも基板厚さ方向の派生クラックが形成されるのならば、ブレーキングの際に、この派生クラックを通るブレーキング切断面が形成されやすく、LED動作層側の分割位置をスクライブ溝の位置と一致させることが容易となろう。このようにできるならば、LED動作層部分を横切ってブレーキング切断面が生成される問題が発生しないので、表側にスクライブを行い裏側からブレーキングを行う方がよいことになる。   Note that the scribe groove formation characteristics are the same on the front side (LED operation layer side) and back side (substrate side) of the substrate with the operation layer, and a derivative crack in the substrate thickness direction is also formed on the bottom of the scribe groove formed on the front side. If this is done, a braking cut surface passing through the derived crack is likely to be formed at the time of braking, and it will be easy to match the division position on the LED operation layer side with the position of the scribe groove. If it can do in this way, there will be no problem that a breaking cut surface is generated across the LED operation layer portion, so it is better to scribe on the front side and brake from the back side.

GaNもZnOと同様にウルツァイト構造を取り、例えばInGaN系LEDではC面GaN基板が用いられる。C面GaN基板では、+C面側と−C面側とでスクライブ溝形成特性が同様でありLED動作層形成側に良好にスクライブを行いその裏側からブレーキングを行うことができる。   GaN has a wurtzite structure like ZnO. For example, in an InGaN-based LED, a C-plane GaN substrate is used. In the C-plane GaN substrate, the scribe groove formation characteristics are the same on the + C plane side and the −C plane side, and the LED operation layer formation side can be scribed well and braking can be performed from the back side.

しかし、C面ZnO基板の+C面側にLED動作層を形成した場合は、上述のように、表側(LED動作層側)にスクライブを行い裏側(基板側)からブレーキングを行うと、スクライブ溝底に派生クラックが形成され難く、ブレーキング切断面がスクライブ溝から外れることにより、LED動作層が破損する懸念がある。   However, when the LED operation layer is formed on the + C surface side of the C-plane ZnO substrate, as described above, when scribing is performed on the front side (LED operation layer side) and braking is performed from the back side (substrate side), the scribe groove Derived cracks are unlikely to be formed at the bottom, and there is a concern that the LED operating layer may be damaged when the breaking cut surface is detached from the scribe groove.

本願発明者らは、C面ZnO基板の−C面をスクライブした場合、+C面をスクライブする場合よりも、チッピングの抑えられたタイトなスクライブ溝が形成されやすく、さらに、スクライブ溝の底に厚さ方向に派生クラックが形成されやすいことを見出した。なお、−C面では厚さ方向に(表面と垂直方向に)クラックが発生しやすいのに対し、+C面では面内方向に(表面と平行方向に)クラックが発生しやすいこともわかった。   The inventors of the present application, when scribing the −C plane of the C-plane ZnO substrate, forms a tight scribe groove with reduced chipping more easily than when scribing the + C plane, and further, a thick scribe groove is formed at the bottom of the scribe groove. It was found that derivative cracks are easily formed in the vertical direction. It was also found that cracks were likely to occur in the thickness direction (in the direction perpendicular to the surface) on the -C plane, whereas cracks were likely to occur in the in-plane direction (in a direction parallel to the surface) on the + C plane.

そして、C面ZnO基板の+C面側にLED動作層を形成したZnO系半導体素子に対し、−C面側にスクライブ溝を形成し、+C面側にナイフエッジを当ててブレーキングを行うことにより、良好な素子分割が容易となることを見出した。なお、スクライブ応力による潜傷が、LED動作層形成側と反対側の基板表面付近に留まるため、LED動作層の動作不良を誘引する欠陥が生じ難いという利点もある。   Then, for the ZnO-based semiconductor element in which the LED operation layer is formed on the + C plane side of the C-plane ZnO substrate, a scribe groove is formed on the −C plane side, and a knife edge is applied to the + C plane side for braking. It has been found that good element division becomes easy. In addition, since the latent scratch due to the scribe stress remains in the vicinity of the substrate surface on the side opposite to the LED operation layer forming side, there is also an advantage that a defect that induces an operation failure of the LED operation layer hardly occurs.

ウルツァイト構造の結晶は、一般に、M面で劈開されやすく、A面で劈開され難い。そのため、A面に沿って劈開しようとするとき、A面から逸れたブレーキング切断面となりやすい。そこで一般に、3ポイントのトゥポイントツールが用いられる。3ポイントツールは、結晶を押し広げる応力が強く、スクライブ溝からクラックを発生させやすい。   In general, a wurtzite crystal is easily cleaved on the M-plane and hardly cleaved on the A-plane. Therefore, when it is going to cleave along A surface, it becomes easy to become a braking cutting surface which deviated from A surface. Therefore, in general, a three-point to-point tool is used. The three-point tool has a strong stress that spreads the crystal and is likely to generate a crack from the scribe groove.

しかし、本願発明者らは、C面ZnO基板の−C面をスクライブする場合、3ポイントのトゥポイントツールよりも、4ポイントのヒールポイントツールの方が適していることを見出した。   However, the present inventors have found that a 4-point heel point tool is more suitable than a 3-point toe point tool when scribing the -C plane of a C-plane ZnO substrate.

4ポイントのヒールポイントツールは、ポイントの応力が面と垂直に入りやすい。これを例えば、刃先角度52°、刃先荷重100gの条件で用いることにより、−C面に対し垂直方向にクラックを導入しやすくした。4ポイントのヒールポイントツールは、また、チッピングの抑制にも効果的である。   The 4-point heel point tool tends to cause point stress to be perpendicular to the surface. For example, by using this under the conditions of a cutting edge angle of 52 ° and a cutting edge load of 100 g, cracks can be easily introduced in the direction perpendicular to the −C plane. The 4-point heel point tool is also effective in suppressing chipping.

なお、刃先角度(ツール設定角度)は52°に限らず、50°〜54°の範囲とすることが好ましい。また、ZnO結晶はモース硬度が4と中程度なので、スクライブでの刃先荷重を150g以上とするとチッピングが顕著になる。−C面のスクライブでは、刃先荷重80g〜120gの範囲が最適であった。   The blade edge angle (tool setting angle) is not limited to 52 °, but is preferably in the range of 50 ° to 54 °. Since the ZnO crystal has a Mohs hardness of about 4, the chipping becomes noticeable when the cutting edge load at scribe is 150 g or more. For scribing on the -C surface, the blade load in the range of 80 to 120 g was optimal.

次に、輪郭溝の好適な幅について説明する。試験の結果、m軸方向に延在するスクライブ溝によりA面の劈開面を得ようとする場合でも、a軸方向に延在するスクライブ溝によりM面の劈開面を得ようとする場合でも、スクライブ溝の底に生じたクラックの基板法線方向からの傾きは、18°以上となることは少なかった。   Next, a preferable width of the contour groove will be described. As a result of the test, even when trying to obtain the cleaved surface of the A surface by the scribe groove extending in the m-axis direction, even when trying to obtain the cleaved surface of the M surface by the scribe groove extending in the a-axis direction, The inclination of the crack generated at the bottom of the scribe groove from the normal direction of the substrate was rarely 18 ° or more.

従って、図3(B)に示すように、スクライブ溝を形成する基板1裏面の中心線32を含み基板法線方向から18°傾いた面60が輪郭溝30の底と交わるように、輪郭溝30の幅を広く設定しておけば、ブレーキング切断面の上端が輪郭溝30の底内に現れ、ブレーキング切断面がLED動作層部分7を横切る可能性を低くできる。輪郭溝30の幅をこのように設定することにより、素子分割工程の歩留まりが70%〜90%まで著しく向上した。なお、これは素子形状が正方形でなく例えば長方形であっても有効である。なお、+C面側からスクライブして−C面側からブレーキングした場合の歩留まりは20%〜30%程度である。   Therefore, as shown in FIG. 3B, the contour groove is formed such that a surface 60 including the center line 32 on the back surface of the substrate 1 forming the scribe groove and inclined by 18 ° from the normal direction of the substrate intersects the bottom of the contour groove 30. If the width of 30 is set wide, the upper end of the breaking cut surface appears in the bottom of the contour groove 30, and the possibility that the breaking cut surface crosses the LED operation layer portion 7 can be reduced. By setting the width of the contour groove 30 in this way, the yield of the element dividing process is remarkably improved to 70% to 90%. This is effective even if the element shape is not square but is rectangular, for example. The yield when scribing from the + C plane side and braking from the -C plane side is about 20% to 30%.

ブレーキング工程でナイフエッジを当てる輪郭溝30の底から、基板1裏面上のスクライブ溝までの厚さを、ブレーキング切断厚さと呼ぶこととする。第1の実施例では、ブレーキング切断厚さが、研削・研磨後の基板1の厚さ150μmである。   The thickness from the bottom of the contour groove 30 to which the knife edge is applied in the braking process to the scribe groove on the back surface of the substrate 1 is referred to as a breaking cutting thickness. In the first embodiment, the breaking cut thickness is 150 μm of the substrate 1 after grinding and polishing.

tan18°は約0.325であるので、ブレーキング切断厚さが150μmであるとき、輪郭溝30の中心線34から48.7μm(150μm×0.325)ずつ以上の幅を確保しておけば、ブレーキング切断面の上端を輪郭溝30の底内に収められる。第1の実施例では、ブレーキング時の基板1の厚さ150μmに対し、輪郭溝30の幅を、中心線34から両側に50μmずつ確保し、100μmにしている。   Since tan 18 ° is about 0.325, when the breaking cut thickness is 150 μm, it is necessary to secure a width of 48.7 μm (150 μm × 0.325) or more from the center line 34 of the contour groove 30. The upper end of the breaking cut surface is stored in the bottom of the contour groove 30. In the first embodiment, with respect to the thickness of the substrate 1 at the time of braking of 150 μm, the width of the contour groove 30 is ensured by 50 μm on both sides from the center line 34 to 100 μm.

輪郭溝形成により、隣り合う発光素子のLED動作層部分間のLED動作層が取り除かれる。LED動作層が取り除かれた輪郭溝の底に、ブレーキング工程でナイフエッジが当てられるので、ナイフエッジが発光層にダメージを与えない利点がある。なお、輪郭溝は、スクライブ及びブレーキング工程における劈開性に影響を与えるものではない。   By forming the contour groove, the LED operation layer between the LED operation layer portions of the adjacent light emitting elements is removed. Since the knife edge is applied to the bottom of the contour groove from which the LED operation layer is removed in the braking process, there is an advantage that the knife edge does not damage the light emitting layer. Note that the contour groove does not affect the cleavage property in the scribing and braking process.

次に、第2の実施例によるZnO系半導体発光素子の製造方法について説明する。第2の実施例は、第1の実施例と輪郭溝30の深さが異なる。以下、第1の実施例との違いについて説明する。   Next, a method for manufacturing a ZnO-based semiconductor light emitting device according to the second embodiment will be described. The second embodiment differs from the first embodiment in the depth of the contour groove 30. The difference from the first embodiment will be described below.

図6(A)は第2の実施例の発光素子の概略上面図であり、図6(B)は図6(A)の1点鎖線AA’に沿った第2の実施例の発光素子の概略断面図である。   6A is a schematic top view of the light emitting device of the second embodiment, and FIG. 6B is a diagram of the light emitting device of the second embodiment along the one-dot chain line AA ′ in FIG. It is a schematic sectional drawing.

第1の実施例と同様にして、p側電極20及びp側電極21を形成する。次に、第1の実施例と同様に、輪郭溝30の形状で開口したレジストマスクを形成する。   Similarly to the first embodiment, the p-side electrode 20 and the p-side electrode 21 are formed. Next, as in the first embodiment, a resist mask opened in the shape of the contour groove 30 is formed.

次に、RIEにより、レジストマスク開口部のp型MgZnO層5、発光層4、及びn型MgZnO層3の一部の厚さ部分を取り除き、底面にn型MgZnO層3が露出する深さの輪郭溝30を形成する。次いで、レジストマスクを洗浄除去する。   Next, by RIE, the p-type MgZnO layer 5, the light emitting layer 4, and the n-type MgZnO layer 3 are partially removed from the opening of the resist mask, and the n-type MgZnO layer 3 is exposed to a depth at the bottom. A contour groove 30 is formed. Next, the resist mask is removed by washing.

次に、第1の実施例と同様にして、基板1を研削・研磨して薄くし、n側電極22を形成し、さらにスクライブ及びブレーキングを行って、各発光素子を分離する。   Next, in the same manner as in the first embodiment, the substrate 1 is ground and polished to form a thin film, the n-side electrode 22 is formed, and further, scribing and breaking are performed to separate each light emitting element.

例えば、研削・研磨後の基板1の厚さは、第1の実施例と同様に150μmとする。p型MgZnO層5、発光層4、n型MgZnO層3、及び緩衝層2の厚みが、例えばそれぞれ100nm、28.5nm(2.5nm/7.5nmの積層×3)、400nm、及び10nmである。輪郭溝30の深さを、例えば250nmとすると、輪郭溝30の底から基板1上面までの厚みは、288.5nmとなり、基板1の厚みを足したブレーキング切断厚さは、約150.3nmとなる。   For example, the thickness of the substrate 1 after grinding / polishing is set to 150 μm as in the first embodiment. The thicknesses of the p-type MgZnO layer 5, the light-emitting layer 4, the n-type MgZnO layer 3, and the buffer layer 2 are, for example, 100 nm, 28.5 nm (2.5 nm / 7.5 nm stack × 3), 400 nm, and 10 nm, respectively. is there. When the depth of the contour groove 30 is, for example, 250 nm, the thickness from the bottom of the contour groove 30 to the upper surface of the substrate 1 is 288.5 nm, and the breaking cut thickness obtained by adding the thickness of the substrate 1 is about 150.3 nm. It becomes.

tan18°は約0.325であるので、輪郭溝30の中心線34を挟んで48.8μm(150.3μm×0.325)ずつ以上の幅を確保しておけば、ブレーキング切断面の上端を輪郭溝30の底内に収められる。第2の実施例でも、例えば、輪郭溝30の幅を100μmとすればよい。   Since tan18 ° is about 0.325, if the width of 48.8 μm (150.3 μm × 0.325) or more is secured across the center line 34 of the contour groove 30, the upper end of the braking cut surface In the bottom of the contour groove 30. Also in the second embodiment, for example, the width of the contour groove 30 may be set to 100 μm.

ブレーキングにより、第1の実施例ではZnO基板1を割るが、第2の実施例ではZnO基板1に加えその上のn型MgZnO層3も割る。実験の結果、ウルツァイト構造のMgZnO結晶は、ZnO結晶と同様な劈開特性を持っていたので、第1の実施例と同様にして第2の実施例の発光素子も分割できる。   By breaking, the ZnO substrate 1 is broken in the first embodiment, but the n-type MgZnO layer 3 is also broken in addition to the ZnO substrate 1 in the second embodiment. As a result of the experiment, the MgZnO crystal having the wurtzite structure has the same cleavage characteristics as the ZnO crystal, so that the light emitting device of the second embodiment can be divided in the same manner as the first embodiment.

なお、Mg以外、例えばSeやSやCd等が導入され、ウルツァイト構造が保たれたZnO系半導体部材であっても、ZnO結晶と同様な劈開特性を示すであろう。   In addition, even ZnO-based semiconductor members in which Se, S, Cd, or the like other than Mg is introduced and the wurtzite structure is maintained will exhibit the same cleavage characteristics as ZnO crystals.

第2の実施例では、n型MgZnO層3を残すので、ブレーキング切断厚さとして、研削・研磨後の基板1の厚さに加えて、エッチングで残ったn型MgZnO層3の厚さ及び緩衝層2の厚さが含まれる。基板1の厚さは、研削・研磨で調整することができ、n型MgZnO層3の厚さは、輪郭溝30形成時のエッチングで調整することができる。   In the second embodiment, since the n-type MgZnO layer 3 is left, in addition to the thickness of the substrate 1 after grinding and polishing, the thickness of the n-type MgZnO layer 3 remaining after etching and The thickness of the buffer layer 2 is included. The thickness of the substrate 1 can be adjusted by grinding and polishing, and the thickness of the n-type MgZnO layer 3 can be adjusted by etching when the contour groove 30 is formed.

第1の実施例で説明したように、輪郭溝30の幅を、ブレーキング切断厚さのtan18°の2倍以上確保することにより、ブレーキング切断面上端が輪郭溝30の底内に現れやすくなり、LED動作層部分の破壊が抑制される。   As described in the first embodiment, by ensuring the width of the contour groove 30 to be at least twice tan18 ° of the breaking cutting thickness, the upper end of the braking cut surface is likely to appear in the bottom of the contour groove 30. Thus, destruction of the LED operation layer portion is suppressed.

なお、ブレーキング切断厚さが薄いほど、輪郭溝30の幅を狭くできることになり、同一サイズの基板から得られる素子数量を多くできることになる。この観点からは、第1の実施例の輪郭溝構造の方が、有効性は高いといえる。なお、基板1上面より深い輪郭溝形成により、ブレーキング切断厚さをさらに薄くする方法も考えられる。   Note that the thinner the breaking cutting thickness, the narrower the width of the contour groove 30 and the larger the number of elements obtained from the same size substrate. From this viewpoint, it can be said that the contour groove structure of the first embodiment is more effective. Note that a method of further reducing the breaking cutting thickness by forming a contour groove deeper than the upper surface of the substrate 1 is also conceivable.

なお、n型MgZnO層3はZnO基板1のC面上に成長されるが、n型MgZnO層3の成長面極性が−C面になってしまうと、基板1裏面のスクライブ溝から伸びてn型MgZnO層3との界面に達したブレーキング切断面が、面内方向に伸びて、LED動作層部分7が剥離される。このような不具合を防止するため、LED動作層6は、ZnO基板1のC面上に、成長面がC面となるように成長させることが重要である。   The n-type MgZnO layer 3 is grown on the C plane of the ZnO substrate 1, but when the growth plane polarity of the n-type MgZnO layer 3 becomes the -C plane, the n-type MgZnO layer 3 extends from the scribe groove on the back surface of the substrate 1 and n. The breaking cut surface reaching the interface with the type MgZnO layer 3 extends in the in-plane direction, and the LED operation layer portion 7 is peeled off. In order to prevent such a problem, it is important that the LED operation layer 6 is grown on the C plane of the ZnO substrate 1 so that the growth plane is the C plane.

第1及び第2の実施例の分割された各発光素子の特徴は、以下のようにまとめられる。動作層付き基板の基板1裏面から輪郭溝30の底までの厚さ部分を第1の部分と呼び、それより上のLED動作層部分7を第2の部分と呼ぶこととする。   The characteristics of the divided light emitting elements of the first and second embodiments can be summarized as follows. The thickness portion from the back of the substrate 1 of the substrate with the operation layer to the bottom of the contour groove 30 is referred to as a first portion, and the LED operation layer portion 7 above it is referred to as a second portion.

第1の部分は、ウルツァイト構造を持つZnO系半導体からなり、上面が+C面で下面が−C面であり、−C面側の縁にスクライブ溝が形成され、+C面側から荷重劈開によるブレーキングで割られて端面が形成されている。   The first part is made of a ZnO-based semiconductor having a wurtzite structure, the upper surface is a + C plane, the lower surface is a -C plane, a scribe groove is formed at the edge on the -C plane side, and a brake by load cleavage from the + C plane side. An end surface is formed by being divided by the ring.

第2の部分は、第1の部分の+C面の縁から内側に引き下がった領域上に配置され、第1の導電型を有する第1のZnO系半導体層、及び第1のZnO系半導体層上方に形成され第1の導電型と反対の第2の導電型を有する第2のZnO系半導体層を含む。   The second portion is disposed on a region pulled inward from the edge of the + C plane of the first portion, and is located above the first ZnO-based semiconductor layer having the first conductivity type and the first ZnO-based semiconductor layer. And a second ZnO-based semiconductor layer having a second conductivity type opposite to the first conductivity type.

また、スクライブ溝を含み、第1の部分の下面である−C面の法線方向から18°傾いた面を考えたとき、この面と、第1の部分の上面である+C面との交わる位置が、第2の部分より外側に配置される。   Further, when a surface including a scribe groove and inclined by 18 ° from the normal direction of the −C surface that is the lower surface of the first portion is intersected with the + C surface that is the upper surface of the first portion. The position is arranged outside the second portion.

なお、以上の実施例では、発光素子の分割を例に説明したが、−C面側にスクライブ溝を形成し+C面側から荷重劈開する分割技術は、ウルツァイト構造を持ち、一方が+C面で他方が−C面のZnO系半導体部材一般を良好に分割するために利用できよう。   In the above embodiments, the light emitting element is divided as an example. However, the dividing technique in which a scribe groove is formed on the −C plane side and the load is cleaved from the + C plane side has a wurtzite structure, and one is a + C plane. The other can be used to satisfactorily divide a ZnO-based semiconductor member having a -C plane.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

図1(A)は、ウルツァイト構造の面方位を示す概略斜視図であり、図1(B)は、ウルツァイト構造のZnO結晶のc軸方向の原子配置を示す概略図であり、図1(C)は、C面ZnO基板の概略斜視図である。1A is a schematic perspective view showing the surface orientation of the wurtzite structure, and FIG. 1B is a schematic view showing the atomic arrangement in the c-axis direction of the ZnO crystal of the wurtzite structure. ) Is a schematic perspective view of a C-plane ZnO substrate. 図2は、動作層付き基板の概略断面図である。FIG. 2 is a schematic cross-sectional view of a substrate with an operation layer. 図3(A)〜図3(C)は、それぞれ、第1の実施例の発光素子の、概略上面図、概略断面図、及び概略下面図である。FIGS. 3A to 3C are a schematic top view, a schematic cross-sectional view, and a schematic bottom view, respectively, of the light emitting device of the first example. 図4(A)は、実施例のスクライブ工程を説明するための概略断面図であり、図4(B)は、実施例のブレーキング工程を説明するための概略断面図である。FIG. 4A is a schematic cross-sectional view for explaining the scribing process of the embodiment, and FIG. 4B is a schematic cross-sectional view for explaining the braking process of the embodiment. 図5は、実施例のスクライブ溝の顕微鏡写真と、スクライブ溝の断面形状を示す概略断面図である。FIG. 5: is a schematic sectional drawing which shows the microscope picture of the scribe groove | channel of an Example, and the cross-sectional shape of a scribe groove | channel. 図6(A)及び図6(B)は、それぞれ、第2の実施例の発光素子の、概略上面図及び概略断面図である。FIGS. 6A and 6B are a schematic top view and a schematic cross-sectional view, respectively, of the light emitting device of the second embodiment. 図7(A)は、比較例のスクライブ工程を説明するための概略断面図であり、図7(B)は、比較例のブレーキング工程を説明するための概略断面図である。FIG. 7A is a schematic cross-sectional view for explaining the scribing process of the comparative example, and FIG. 7B is a schematic cross-sectional view for explaining the braking process of the comparative example. 図8は、比較例のスクライブ溝の顕微鏡写真と、スクライブ溝の断面形状を示す概略断面図である。FIG. 8 is a schematic cross-sectional view showing a micrograph of a scribe groove of a comparative example and a cross-sectional shape of the scribe groove.

符号の説明Explanation of symbols

1 C面ZnO基板
2 緩衝層
3 n型MgZnO層
4 発光層
5 p型MgZnO層
6 LED動作層
7 LED動作層部分
10 −C面
11、12 +C面
20 p側電極
21 p側電極パッド
22 n側電極
30 輪郭溝
31 −C面の露出領域
32 (露出領域31上の)中心線
32a (露出領域31上の)a軸方向の中心線
32m (露出領域31上の)m軸方向の中心線
33 スクライブ溝
34 (輪郭溝30の底の)中心線
34a (輪郭溝30の底の)a軸方向の中心線
34m (輪郭溝30の底の)m軸方向の中心線
40 スクライブツール
41 ナイフエッジ
50 派生クラック
51 ブレーキング切断面
1 C-plane ZnO substrate 2 Buffer layer 3 n-type MgZnO layer 4 Light-emitting layer 5 p-type MgZnO layer 6 LED operation layer 7 LED operation layer portion 10 -C surface 11, 12 + C surface 20 p-side electrode 21 p-side electrode pad 22 n Side electrode 30 Contour groove 31 -C surface exposed region 32 (on exposed region 31) center line 32a (on exposed region 31) a-axis direction center line 32m (on exposed region 31) m-axis direction center line 33 Scribe groove 34 Center line 34a (bottom of contour groove 30) a-axis center line 34m (bottom of contour groove 30) m-axis center line 40 (bottom of contour groove 30) Scribe tool 41 Knife edge 50 Derived crack 51 Breaking cut surface

Claims (7)

ウルツァイト構造を持ち、上面が+C面で下面が−C面であるZnO系半導体部材の前記−C面にスクライブ溝を形成するスクライブ工程と、
前記+C面の、前記スクライブ溝の上方の位置に劈開用部材を押し当てて、ZnO系半導体部材を割るブレーキング工程と
を有するZnO系半導体装置の製造方法。
A scribing step of forming a scribe groove in the −C plane of a ZnO-based semiconductor member having a wurtzite structure, the upper surface being a + C plane and the lower surface being a −C plane;
A manufacturing method of a ZnO-based semiconductor device, comprising: a breaking step of pressing a cleavage member against a position of the + C plane above the scribe groove to break the ZnO-based semiconductor member.
前記ZnO系半導体部材は、C面ZnO系半導体基板、該C面ZnO系半導体基板の+C面側上方に形成され第1の導電型を有する第1のZnO系半導体層、及び該第1のZnO系半導体層上方に形成され前記第1の導電型と反対の第2の導電型を有する第2のZnO系半導体層を含み、さらに、
前記ZnO系半導体部材に、前記+C面側から、前記第1のZnO系半導体層が露出する深さよりも深い輪郭溝を形成する工程を有し、
前記スクライブ工程は、前記スクライブ溝を、前記輪郭溝の底の下方に該底の長さ方向に延在するように形成し、前記ブレーキング工程は、前記劈開用部材を、該輪郭溝の底に、該底の長さ方向に沿って押し当てる請求項1に記載のZnO系半導体装置の製造方法。
The ZnO-based semiconductor member includes a C-plane ZnO-based semiconductor substrate, a first ZnO-based semiconductor layer having a first conductivity type formed on the + C-plane side of the C-plane ZnO-based semiconductor substrate, and the first ZnO A second ZnO-based semiconductor layer formed above the semiconductor layer and having a second conductivity type opposite to the first conductivity type;
Forming a contour groove deeper than a depth at which the first ZnO-based semiconductor layer is exposed from the + C plane side in the ZnO-based semiconductor member;
In the scribing step, the scribe groove is formed so as to extend in a length direction of the bottom below the bottom of the contour groove, and in the breaking step, the cleavage member is formed on the bottom of the contour groove. The method of manufacturing a ZnO-based semiconductor device according to claim 1, wherein the method is pressed along the length direction of the bottom.
前記スクライブ工程は、4ポイントのヒールポイントツールで前記スクライブ溝を形成する請求項1または2に記載のZnO系半導体装置の製造方法。   3. The method for manufacturing a ZnO-based semiconductor device according to claim 1, wherein in the scribing step, the scribe groove is formed with a four-point heel point tool. 前記スクライブ工程は、前記4ポイントのヒールポイントツールの刃先角度を50°〜54°の範囲とし、刃先荷重を80g〜120gの範囲とする請求項3に記載のZnO系半導体装置の製造方法。   The said scribing process is a manufacturing method of the ZnO type | system | group semiconductor device of Claim 3 which makes the blade edge angle of the said 4 point heel point tool into the range of 50 degrees-54 degrees, and makes the blade edge load into the range of 80 g-120 g. 前記スクライブ工程は、前記−C面にa軸方向に延在するスクライブ溝とm軸方向に延在するスクライブ溝とを形成する請求項1〜4のいずれか1項に記載のZnO系半導体装置の製造方法。   5. The ZnO-based semiconductor device according to claim 1, wherein the scribing step forms a scribe groove extending in the a-axis direction and a scribe groove extending in the m-axis direction on the −C plane. Manufacturing method. ウルツァイト構造を持つZnO系半導体からなり、上面が+C面で下面が−C面であり、該−C面側の縁にスクライブ溝が形成され、該+C面側から荷重劈開によるブレーキングで割られて端面が形成された第1の部分と、
前記第1の部分の前記+C面の縁から内側に引き下がった領域上に配置され、第1の導電型を有する第1のZnO系半導体層、及び該第1のZnO系半導体層上方に形成され前記第1の導電型と反対の第2の導電型を有する第2のZnO系半導体層を含む第2の部分と
を有するZnO系半導体装置。
It is made of a ZnO-based semiconductor having a wurtzite structure. The upper surface is a + C plane and the lower surface is a -C plane. A scribe groove is formed at the edge on the -C plane side, and is broken by braking by load cleavage from the + C plane side. A first portion having an end face formed thereon;
A first ZnO-based semiconductor layer having a first conductivity type is disposed on a region extending inward from the edge of the + C plane of the first portion, and is formed above the first ZnO-based semiconductor layer. And a second portion including a second ZnO-based semiconductor layer having a second conductivity type opposite to the first conductivity type.
前記スクライブ溝を含み前記−C面の法線方向から18°傾いた面を考えたとき、この面と前記+C面との交わる位置が、前記第2の部分の外側に配置される請求項6に記載のZnO系半導体装置。   7. When a plane including the scribe groove and inclined by 18 ° from the normal direction of the −C plane is considered, a position where the plane and the + C plane intersect is disposed outside the second portion. A ZnO-based semiconductor device described in 1.
JP2008087389A 2008-03-28 2008-03-28 Manufacturing method of ZnO-based semiconductor device and ZnO-based semiconductor device Expired - Fee Related JP5346171B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008087389A JP5346171B2 (en) 2008-03-28 2008-03-28 Manufacturing method of ZnO-based semiconductor device and ZnO-based semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008087389A JP5346171B2 (en) 2008-03-28 2008-03-28 Manufacturing method of ZnO-based semiconductor device and ZnO-based semiconductor device

Publications (2)

Publication Number Publication Date
JP2009245967A true JP2009245967A (en) 2009-10-22
JP5346171B2 JP5346171B2 (en) 2013-11-20

Family

ID=41307575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008087389A Expired - Fee Related JP5346171B2 (en) 2008-03-28 2008-03-28 Manufacturing method of ZnO-based semiconductor device and ZnO-based semiconductor device

Country Status (1)

Country Link
JP (1) JP5346171B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181668A (en) * 2010-03-01 2011-09-15 Stanley Electric Co Ltd METHOD OF MANUFACTURING ZnO-BASED SEMICONDUCTOR ELEMENT, AND ZnO-BASED SEMICONDUCTOR ELEMENT
JP2014011358A (en) * 2012-06-29 2014-01-20 Toshiba Mach Co Ltd Laser dicing method
JP2014187351A (en) * 2013-02-20 2014-10-02 Toyoda Gosei Co Ltd Light-emitting device
KR20180137249A (en) * 2017-06-16 2018-12-27 엘지전자 주식회사 Display device using semiconductor light emitting device and method for manufacturing
CN112740365A (en) * 2018-09-26 2021-04-30 三星钻石工业股份有限公司 Breaking method of substrate with metal film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079526A (en) * 2003-09-03 2005-03-24 Tecdia Kk Scribing tool and its holder, and apparatus
WO2007126158A1 (en) * 2006-04-27 2007-11-08 Panasonic Corporation Semiconductor light emitting element and wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079526A (en) * 2003-09-03 2005-03-24 Tecdia Kk Scribing tool and its holder, and apparatus
WO2007126158A1 (en) * 2006-04-27 2007-11-08 Panasonic Corporation Semiconductor light emitting element and wafer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181668A (en) * 2010-03-01 2011-09-15 Stanley Electric Co Ltd METHOD OF MANUFACTURING ZnO-BASED SEMICONDUCTOR ELEMENT, AND ZnO-BASED SEMICONDUCTOR ELEMENT
JP2014011358A (en) * 2012-06-29 2014-01-20 Toshiba Mach Co Ltd Laser dicing method
JP2014187351A (en) * 2013-02-20 2014-10-02 Toyoda Gosei Co Ltd Light-emitting device
KR20180137249A (en) * 2017-06-16 2018-12-27 엘지전자 주식회사 Display device using semiconductor light emitting device and method for manufacturing
KR102434868B1 (en) 2017-06-16 2022-08-22 엘지전자 주식회사 Display device using semiconductor light emitting device
CN112740365A (en) * 2018-09-26 2021-04-30 三星钻石工业股份有限公司 Breaking method of substrate with metal film
CN112740365B (en) * 2018-09-26 2024-01-09 三星钻石工业股份有限公司 Breaking method of substrate with metal film

Also Published As

Publication number Publication date
JP5346171B2 (en) 2013-11-20

Similar Documents

Publication Publication Date Title
JP5179068B2 (en) Method for manufacturing compound semiconductor device
CN111095483B (en) Method for removing substrate by cutting technology
JP2001085736A (en) Method for manufacturing nitride semiconductor chip
JP5245904B2 (en) Manufacturing method of semiconductor laser device
US8222670B2 (en) Semiconductor light emitting element and method for manufacturing same
JP2011129765A (en) Manufacturing method for semiconductor light-emitting element
KR100874077B1 (en) Nitride semiconductor laser device and method of manufacturing the same
JP2001176823A (en) Method for manufacturing nitride semiconductor chip
US20120187454A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
JP2007329459A (en) Nitride semiconductor laser element, and method for manufacturing same
WO2006041134A1 (en) Nitride compound semiconductor element and production method therefor
JP4710148B2 (en) Manufacturing method of nitride semiconductor chip
JP5346171B2 (en) Manufacturing method of ZnO-based semiconductor device and ZnO-based semiconductor device
JP2011068503A (en) Nitride semiconductor substrate
JP5377016B2 (en) Manufacturing method of semiconductor device
JP2009043913A (en) Semiconductor device and manufacturing method thereof
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
JP2008277323A (en) Semiconductor light-emitting element and wafer
JP5313596B2 (en) Zinc oxide based semiconductor device and method for manufacturing the same
JP2009267059A (en) Semiconductor light emitting element and method for manufacturing the same
JP2009170611A (en) SINGLE CRYSTAL SUBSTRATE AND FABRICATION PROCESS OF GaN-BASED LED DEVICE
JP2009184860A (en) Substrate and epitaxial wafer
CN110534625B (en) Light emitting module and method for manufacturing light emitting module
JP2009170610A (en) GaN-BASED LED DEVICE AND ITS FABRICATION PROCESS
JP4224952B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130816

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5346171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees