JP2009236611A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009236611A
JP2009236611A JP2008081509A JP2008081509A JP2009236611A JP 2009236611 A JP2009236611 A JP 2009236611A JP 2008081509 A JP2008081509 A JP 2008081509A JP 2008081509 A JP2008081509 A JP 2008081509A JP 2009236611 A JP2009236611 A JP 2009236611A
Authority
JP
Japan
Prior art keywords
plating
semiconductor device
external electrode
plating film
probe contactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008081509A
Other languages
English (en)
Inventor
Kyura Randei
キュラ ランディ
Arboleda Aristotle
アルボレダ アリストテル
Cadsawan Emmanuel Jr
カドサワン ジュニア エマニュエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SANYO SEMICONDUCTOR MANUFACTURING PHILLIPPINES CORP
Sanyo Electric Co Ltd
System Solutions Co Ltd
Sanyo Semiconductor Manufacturing Philippines Corp
Original Assignee
SANYO SEMICONDUCTOR MANUFACTURING PHILLIPPINES CORP
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Sanyo Semiconductor Manufacturing Philippines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SANYO SEMICONDUCTOR MANUFACTURING PHILLIPPINES CORP, Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd, Sanyo Semiconductor Manufacturing Philippines Corp filed Critical SANYO SEMICONDUCTOR MANUFACTURING PHILLIPPINES CORP
Priority to JP2008081509A priority Critical patent/JP2009236611A/ja
Publication of JP2009236611A publication Critical patent/JP2009236611A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】
鉛フリー化に対応した半導体装置の製造方法では、外部電極の表面にSn−Bi合金などのめっき膜が形成されている。このため、プローブコンタクタと外部電極との接触抵抗を小さくすることが困難であった。
【解決手段】
本発明に係る半導体装置の製造方法では、半導体装置の電気的特性を測定する工程において、先端部5bに、第1めっき膜3を構成する金属材料と実質的に同一の材料が被覆されたプローブコンタクタ5を外部電極1に触針することを特徴とする。
【選択図】 図1

Description

本発明は半導体装置の製造方法に関し、特に、鉛フリー化に対応した半導体装置の製造方法に関する。
ICやLSIなどの半導体装置の製造工程では、半導体ウエハに多数のチップが形成された後、各チップの電気的特性を測定し、動作特性の良否判定が行われる。この測定には、一般にプローバを用いて行われる。プローバは、被検査体となる各チップのリードやボンディングパッド等の外部電極にプローブコンタクタを触針してチップに試験信号を送り、その応答を監視することで、チップの電気的特性を測定する。
プローブコンタクタは、一般にW(タングステン)やNi(ニッケル)を材料として形成されている。しかし、近年の半導体装置の高集積化に伴い、プローブコンタクタの先端も微細化されてきており、WやNiのみを材料とするプローブコンタクタでは接触抵抗値が大きくなってしまう。
そこで、プローブコンタクタの接触抵抗値を小さくするため、特許文献1には、表面に導電性が良好なAu(金)が被覆されたプローブコンタクタが述べられている。このプローブコンタクタは、外部電極に触針するのはWよりも抵抗が低いAuであるから、接触抵抗値を小さくすることができる。
特開平6−300782
図6は、従来技術に係る半導体装置の外部電極近傍の断面図を示す。外部電極18は、半導体装置を構成する内部素子(不図示)と電気的に接続されたものであって、導電部材19と、導電部材19上に形成されためっき膜20と、から構成される。そして、めっき膜20にプローバ(不図示)のプローブコンタクタ21が触針されて、チップの電気的特性が測定される。
ここで、従来では、めっき膜20は、Sn(スズ)とPb(鉛)の合金である鉛はんだが一般に用いられていた。しかし、近年、鉛はんだに含まれるPbは、電子機器の廃棄による土壌汚染など、環境面で深刻な課題として取り上げられている。そして、現在では欧州連合よりRoHS指令が発令され、Pbを含むはんだを用いた電子機器は、欧州へ輸出することができなくなった。
そこで、半導体装置の鉛フリー化に対応すべく、めっき膜20として、例えば、Sn−Bi(ビスマス)、Sn−Ag(銀)など、Pbフリーの合金めっきが提案されている。なお、PbフリーのめっきとしてSnの単層めっきではなく合金めっきが提案されたのは、Snの単層めっきではめっき表面の酸化による実装不良等の問題が発生しやすいからである。
また、めっき膜の大部分をSnからなる膜で構成し、その上にSn−Bi、Sn−Agなど合金の膜で被覆した二層めっき構造も提案されている。希少金属であるBi、Agなどの使用量を抑制するためである。
しかし、いずれにおいても、外部電極18の最表面には前記の合金めっきが形成されているため、外部電極18の最表面は硬質となっている。このため、プローブコンタクタ21の表面にAuが被覆されている場合、Auは軟質であるため、プローブコンタクタ21が外部電極18に触針した際、プローブコンタクタ21の表面からAuが削れやすくなってしまうという課題があった。
一方、当該課題があっても、プローブコンタクタ21の表面にAuを厚く被覆すれば、プローブコンタクタ21が多数回の電気的測定を良好に行うことができる。しかし、希少金属であるAuを多く使用する方法は、製造コストが増大するのみならず、環境保護の観点からも好ましくない。
本発明の目的は、鉛フリー化に対応した半導体装置を製造するにあたり、チップの電気的特性を低コストで良好に測定できる半導体装置の製造方法を提供することである。
上記に鑑み、本発明に係る半導体装置の製造方法は、複数の外部電極を備えた半導体装置の製造方法であって、前記外部電極を形成する工程は、前記半導体装置の内部素子と電気的に接続されるとともに外部に露出した導電部材の表面にめっき構造を形成する工程を含んで構成され、前記半導体装置の電気的特性を測定する工程は、前記めっき構造の金属材料の主成分と同一材料が主成分として表面に被覆されたプローブコンタクタを前記外部電極に触針する工程を含んで構成されることが好ましい。
また好ましくは、前記めっき構造は、前記導電部材上に形成される第1めっき膜と、前記第1めっき膜上に形成される第2めっき膜と、を含んで構成され、前記第1めっき膜は、Snを金属材料の成分として形成され、前記第2めっき膜は、Snを金属材料の主成分とし、BiまたはAgのいずれか一方を金属材料の副成分とした合金により形成され、前記プローブコンタクタは、表面にSnが被覆されていることが好ましい。この場合において、前記めっき構造は、前記外部電極を第1めっき液に浸漬して前記導電部材上に前記第1めっき膜を形成する工程と、前記外部電極を第2めっき液に浸漬して前記第1めっき膜上に第2めっき膜を形成する工程と、を順次含んで構成され、前記プローブコンタクタは、前記第1めっき液に浸漬されることにより、表面にSnが被覆されることが好ましい。
また好ましくは、前記めっき構造は、Snを金属材料の主成分とし、BiまたはAgのいずれか一方を金属材料の副成分とした単層の合金めっき膜からなることであってもよい。
また、前記プローブコンタクタは、所定の先端部にのみSnが被覆されていても、本発明を同様に適用できる。
上記構成により、本発明に係る半導体装置の製造方法では、プローブコンタクタの表面形状が、外部電極の表面形状と実質的に同一となる。このため、プローブコンタクタが外部電極に触針した際、プローブコンタクタと外部電極との接触面積が大きくなり、電気的測定時の接触抵抗値が小さくなる。
また、本発明では、プローブコンタクタの表面に被覆する金属をSnとしても適用可能である。この場合、プローブコンタクタにAu、Biなどの貴金属を被覆することが不要となり、製造コストを抑制できる。
また、本発明では、めっき構造を、Snからなる膜と、希少金属を含んだSnーBiなど合金の膜との二層めっき構造で構成した場合においても、プローブコンタクタの表面には、外部電極の最表面における合金めっき膜を構成するSn−Biではなく、Snのみを金属材料として被覆することができる。これは、二層めっき構造では、Snの膜の厚さは、Sn−Biなどの膜の厚さの2〜10倍程度で構成されるため、外部電極の表面形状はSnの膜と実質的に同一となるからである。この場合において、プローブコンタクタは、Snのみの膜を形成する際に使用する第1めっき液に侵漬されて、表面にSnが被覆される。このため、プローブコンタクタと外部電極との表面形状を低コストで良好に近似させることができる。
また、本発明では、めっき構造がSn−Biなどの合金の単層で構成されていても、プローブコンタクタの表面には、Snのみを金属材料として被覆することができる。つまり、合金のめっき膜であってもBiはSnに比べてわずかに含まれているだけであるから、外部電極の表面構造は、Snの膜と実質的に同一だからである。
以下に、図面を用いて本発明に係る実施形態につき詳細に説明する。
以下では、導電部材上に二層めっき構造が形成された外部電極を有する半導体装置の製造方法を例にして説明する。
図1(a)は、各チップの電気的測定工程における外部電極近傍の断面図を示す。この電気的測定では、プローバ(不図示)を用いて、被検査体となる各チップの外部電極1にプローブコンタクタ5aを触針してチップに試験信号を送り、その応答を監視することで、チップの電気的特性を測定する。
外部電極1は、半導体装置を構成する内部素子(不図示)と電気的に接続されたものであって、導電部材2と、導電部材2上に順次形成された第1めっき膜3及び第2めっき膜4とからなる。
導電部材2は、Cuの単体若しくは合金、又はFe−Ni合金などからなり、リードやボンディングパッドなどに相当する。
第1めっき膜3は、例えばSnからなるめっきからなる。ここで、第1めっき膜3は、例えば8μm程度の膜厚で形成される。このため、第1めっき膜3の表面形状は、導電部材2の表面形状に影響を受けず、Snのめっき膜に特有の形状となる。
第2めっき膜4は、例えばSn−Biからなる合金のめっきからなり、例えば3μmの膜厚で形成される。鉛フリー化にあたっては、第2めっき膜4を省き、Snの第1めっき膜3のみから構成することも考えられるが、このような単層めっき構造にすると、Snのめっき膜の表面が酸化して実装不良やウイスカが発生し、端子間のショートなどを誘発してしまうため、ピン間隔が微細化されたパッケージには不適切である。
ここで、第1めっき膜3、第2めっき膜4の膜厚をそれぞれt1、t2とすると、t2/t1は、約0.1〜0.5となるように設計される。第2めっき膜4の膜厚を小さくすることで、Biなどの希少金属の使用量を抑制するためである。
一般にイオン化傾向の近似する材料によるめっきは、めっき膜の表面形状が近似する。この点、SnとBiとでは、イオン化傾向が近いため、めっき膜の表面形状が近似している。また、前記のとおり、t2/t1は、約0.1〜0.5である。よって、外部電極1の表面形状は、膜厚の大きい第1めっき膜3の凹凸にほぼ順応している。つまり、外部電極1の表面構造は、Snからなる第1めっき膜3の表面構造と実質的に同一となっている。
一方、プローブコンタクタ5aは、NiやWなどから形成される。そして、プローブコンタクタ5aの先端部5bには、Snが表面に被服されている。ここで、Snは、材料費が高価ではないため、低コストで先端部5bに厚く形成することができる。このため、先端部5bの表面構造は、被検査体となる外部電極1の表面構造と実質的に同一となる。
図1(b)は、図1(a)の破線で囲む部分の拡大図を示す。前記の通り、プローブコンタクタ5aの先端部5bと、外部電極1の第2めっき膜4との表面形状は、実質的に同一となる。このため、本実施形態に係る半導体装置の製造方法では、半導体装置の電気的特性を測定する工程において、プローブコンタクタ5aを外部電極1に触針する際、先端部5bと外部電極1との接触面積が大きくなる。よって、先端部5bと外部電極1との接触抵抗が小さくなり、プローバは電気的測定時において微弱な信号電流の応答も正確に検知できる。
前記の外部電極1に対して、実際に導電率を測定したところ、42アロイからなるプローブコンタクタ5aの先端部5bに何らめっき膜を形成しない場合、導電率は72k−mhoとなった。一方、本実施形態に係るプローブコンタクタ5aを用いた場合、導電率は8.7m−mhoとなり大幅に低減された。
また、本実施形態では、従来技術の如くプローブコンタクタ21にAuなどの高価な金属材料を被覆する必要がないため、製造コストを抑制できる。また、プローブコンタクタ21にSnを低コストで厚く形成できるため、長時間にわたり、良好に電気的測定が可能となる。
図2は、上記外部電極1を形成する際におけるめっきのプロセスフローの一部を示す。プロセスフローは、プレディップ工程6、第1めっき工程7、第2めっき工程8、及び水洗工程9と、を順次含んで構成される。
プレディップ工程6は、導電部材2から酸化膜を除去して、導電部材2の表面を活性状態にするものである。
第1めっき工程3は、外部電極1を第1めっき液に浸漬して、導電部材2上にSnからなる第1めっき膜3を形成するものである。第1めっき液は、実質的にSnのみからなる金属材料と、この金属材料を溶かす有機酸、溶剤、添加剤及び純水などで構成される。
第2めっき工程8は、外部電極1を第2めっき液に浸漬して、第1めっき膜3上にSn−Bi合金からなる第2めっき膜4を形成するものである。第2めっき液は、Snを主成分としBiを副成分とした金属材料と、この金属材料を溶かす有機酸、溶剤、添加剤及び純粋などで構成される。第2めっき液は、例えば、Sn:Bi=97(重量%):3(重量%)となるように濃度が管理される。
水洗工程9は、水洗洋浴槽に導電部材、第1めっき膜3及び第2めっき膜4を水洗用浴槽に浸漬して、めっき面の洗浄を行うものである。
以上の工程では、第1めっき液及び第2めっき液において、第2めっき液におけるBiを除く他の成分を同一とすることが望ましい。これにより、第1めっき工程7から第2めっき工程8へと移行する際、第1めっき液が第2めっき液に持ち込まれても第2めっき液の構成が乱されなくなり、第1めっき工7程と第2めっき工程8との間に水洗工程を設ける必要がなくなる。つまり、薬品及び洗浄水の使用量を削減するとともに排水による環境負荷を低減できる。
そして、本実施形態では、プローブコンタクタ5aを第1めっき工程7において用いた第1めっき液に侵食することを特徴とする。これにより、先端部5b及び外部電極1の表面形状を良好に近づけることができる。
なお、プローブコンタクタ5aを第2めっき液に侵食しても、第2めっき液におけるBiの濃度は小さいため、先端部5b及び外部電極1の表面構造を実質的に同一にすることはできる。しかし、この場合には、プローブコンタクタ5aに希少金属であるBiを付着させてしまい、製造コストが増大するなどの問題が生じる。この点、本実施形態では、プローブコンタクタ5aの先端部5bに付着するのは、金属材料としてSnのみであるから、製造コストの増大が抑制される。
本発明は、製造コストの増大を抑制しつつ、プローブコンタクタ5aの先端部5b及び外部電極1の表面構造を実質的に同一にする点に特徴がある。したがって、外部電極1の製造方法としては、他の方法であってもよい。
図3は、上記外部電極を形成する際における他のめっきのプロセスフローの一部を示す。このプロセスフローは、プレディップ工程10、第1めっき工程11、第1水洗工程12、第2めっき工程13、及び水洗工程14と、を順次含んで構成される。
つまり、先に示したプロセスフローと異なり、本実施形態においては、第1めっき工程11の後に、第1水洗工程12を含んでいる。当該プロセスは、例えば、第1めっき工程11で用いる第1めっき液と、第2めっき工程13で用いる第2めっき液とにおいて、それぞれのめっき液を構成する添加剤などが異なる場合などに有効である。
そして、本実施形態においても、プローブコンタクタ5aは、第1めっき工程11において用いた第1めっき液に侵食することを特徴とする。これにより、先端部5b及び外部電極1の表面形状を良好に近づけることができる。
以上、上記実施形態では、プローブコンタクタ5aには、めっき構造の主成分である第1めっき膜と同一の金属材料が被覆される構成される。これにより、希少金属を使用することなくプローブコンタクタ5aの先端部5bと外部電極1との表面形状を実質的に同一にして接触抵抗値を小さくできる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
例えば、上記の実施例では、外部電極1は2層めっき構造で構成されていた。しかし、本発明はこれに限定されない。
図4は、外部電極15が単層めっき構造である場合における各チップの電気的測定工程における外部電極15近傍の断面図を示す。この電気的測定でも、プローバ(不図示)を用いて、被検査体となる各チップの外部電極15にプローブコンタクタ5aを触針してチップに試験信号を送り、その応答を監視することで、チップの電気的特性を測定する。
本実施形態では、外部電極15は、導電部材2と、導電部材2上に形成されためっき膜16とからなる。そして、めっき膜16は、例えばSn−Biからなる合金の単層めっき膜からなる。つまり、本実施形態では、めっき構造として、金属材料がSnのみからなる層を含まず、Sn−Bi合金の単層のめっき膜16からなる。
この場合であっても、SnとBiとの濃度比は、例えばSn:Bi=97(重量%):3(重量%)となるように構成される。したがって、外部電極15の最表面は、Snのみからなるめっき構造と実質的に同一となる。したがって、本実施形態であっても、プローブコンタクタ5aには、第1めっき液のようにBiを含んで金属材料を被覆しなくても、第1めっき液の主成分であるSnのみを被覆すればよい。これにより、製造コストの増大を抑制しつつ、良好にチップの電気的測定を行うことができる。
また、実施形態では、合金のめっき膜として、Sn−Biのめっき膜が使用されていた。しかし、本発明は、めっき膜の主成分とプローブコンタクタに被覆する金属材料の主成分が同一であればよいのであって、合金のめっき膜を構成する副成分はBiに限定されない。副成分として、例えば、Ag,Cuなどで構成されても、本発明は同様に適用できる。
また、電気的測定時の低オン抵抗にのみ着目すると、プローブコンタクタ5aの先端部5bには、Sn−Bi合金のめっき膜、Biのめっき膜などが被覆されるものであってもよい。
また、本発明のおけるプローブコンタクタは、様々なコンタクトストラクチャに適用される。図5は、半導体装置17の外部電極15がリードである場合に好適なプローブコンタクタのコンタクトストラクチャの平面図を示す。つまり、コンタクタは、プローバ本体16に接続された複数のプローブコンタクタ5aを含んで構成される。プローブコンタクタaは、被検査体となる外部電極15の位置及び形状に対応して配置される。そして、プローブコンタクタ5aは、外部電極15と接触する近傍である先端部5bにのみSnが被覆されている。このように先端部5bにのみSnが被覆されていれば、先端部5bと外部電極15との接触面積は大きくなるため、チップの電気的特性を良好に測定できる。また、先端部5bにのみSnが被覆されているため、数度の電気的特性の測定の後、プローブコンタクタ5aからSnを剥がすとともに、プローブコンタクタ5aに再度Snを被覆することが容易になる。なお、当然ながら、プローブコンタクタ5aの全面にSnが被覆されていても、本発明は上記実施形態と同様に適用できる。
本発明の実施形態に係る外部電極近傍の断面図を示す。 本発明の実施形態に係るめっき工程のフローを示す。 本発明の実施形態に係るめっき工程のフローを示す。 本発明の実施形態に係る外部電極近傍の断面図を示す。 本発明の実施形態に係るプローブコンタクタの平面図を示す。 従来技術に係る外部電極近傍の断面図を示す。
符号の説明
1 外部電極
2 導電部材
3 第1めっき膜
4 第2めっき膜
5a プローブコンタクタ
5b 先端部

Claims (5)

  1. 複数の外部電極を備えた半導体装置の製造方法であって、
    前記外部電極を形成する工程は、前記半導体装置の内部素子と電気的に接続されるとともに外部に露出した導電部材の表面にめっき構造を形成する工程を含んで構成され、
    前記半導体装置の電気的特性を測定する工程は、前記めっき構造の金属材料の主成分と同一材料が主成分として表面に被覆されたプローブコンタクタを前記外部電極に触針する工程を含んで構成されること、を特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記めっき構造は、前記導電部材上に形成される第1めっき膜と、前記第1めっき膜上に形成される第2めっき膜と、を含んで構成され、
    前記第1めっき膜は、Snを金属材料の成分として形成され、
    前記第2めっき膜は、Snを金属材料の主成分とし、BiまたはAgのいずれか一方を金属材料の副成分とした合金により形成され、
    前記プローブコンタクタは、表面にSnが被覆されていること、を特徴とする半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法において、
    前記めっき構造は、前記外部電極を第1めっき液に浸漬して前記導電部材上に前記第1めっき膜を形成する工程と、前記外部電極を第2めっき液に浸漬して前記第1めっき膜上に第2めっき膜を形成する工程と、を順次含んで構成され、
    前記プローブコンタクタは、前記第1めっき液に浸漬されることにより、表面にSnが被覆されること、を特徴とする半導体装置の製造方法。
  4. 請求項1に記載の半導体装置の製造方法において、
    前記めっき構造は、Snを金属材料の主成分とし、BiまたはAgのいずれか一方を金属材料の副成分とした単層の合金めっき膜からなること、を特徴とする半導体装置の製造方法。
  5. 請求項1〜4のいずれかに記載の半導体装置の製造方法であって、
    前記プローブコンタクタは、所定の先端部にのみSnが被覆されていること、を特徴とする半導体装置の製造方法。
JP2008081509A 2008-03-26 2008-03-26 半導体装置の製造方法 Pending JP2009236611A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008081509A JP2009236611A (ja) 2008-03-26 2008-03-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008081509A JP2009236611A (ja) 2008-03-26 2008-03-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009236611A true JP2009236611A (ja) 2009-10-15

Family

ID=41250753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008081509A Pending JP2009236611A (ja) 2008-03-26 2008-03-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009236611A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200106305A (ko) * 2019-03-04 2020-09-14 (주)디팜스테크 선 이온화 도금부가 형성되어 신뢰성을 높일 수 있는 반도체 소켓용 접촉 핀

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513638A (ja) * 1991-07-02 1993-01-22 Nec Kyushu Ltd 半導体装置
JPH10229152A (ja) * 1996-12-10 1998-08-25 Furukawa Electric Co Ltd:The 電子部品用リード材、それを用いたリードおよび半導体装置
JPH11330340A (ja) * 1998-05-21 1999-11-30 Hitachi Ltd 半導体装置およびその実装構造体
JP2005069711A (ja) * 2003-08-27 2005-03-17 Japan Electronic Materials Corp プローブカード及びそれに使用する接触子
JP2006162422A (ja) * 2004-12-07 2006-06-22 Japan Electronic Materials Corp プローブカード
JP2006234428A (ja) * 2005-02-22 2006-09-07 Omron Corp コンタクトプローブおよび検査装置
JP2007040743A (ja) * 2005-08-01 2007-02-15 Japan Electronic Materials Corp プローブ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513638A (ja) * 1991-07-02 1993-01-22 Nec Kyushu Ltd 半導体装置
JPH10229152A (ja) * 1996-12-10 1998-08-25 Furukawa Electric Co Ltd:The 電子部品用リード材、それを用いたリードおよび半導体装置
JPH11330340A (ja) * 1998-05-21 1999-11-30 Hitachi Ltd 半導体装置およびその実装構造体
JP2005069711A (ja) * 2003-08-27 2005-03-17 Japan Electronic Materials Corp プローブカード及びそれに使用する接触子
JP2006162422A (ja) * 2004-12-07 2006-06-22 Japan Electronic Materials Corp プローブカード
JP2006234428A (ja) * 2005-02-22 2006-09-07 Omron Corp コンタクトプローブおよび検査装置
JP2007040743A (ja) * 2005-08-01 2007-02-15 Japan Electronic Materials Corp プローブ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200106305A (ko) * 2019-03-04 2020-09-14 (주)디팜스테크 선 이온화 도금부가 형성되어 신뢰성을 높일 수 있는 반도체 소켓용 접촉 핀
KR102163843B1 (ko) * 2019-03-04 2020-10-12 (주)디팜스테크 선 이온화 도금부가 형성되어 신뢰성을 높일 수 있는 반도체 소켓용 접촉 핀

Similar Documents

Publication Publication Date Title
US7213329B2 (en) Method of forming a solder ball on a board and the board
JP5334416B2 (ja) 電気接触子及び電気部品用ソケット
KR100551514B1 (ko) 프로브 카드의 제조 방법
KR20010033836A (ko) 프로브 카드의 프로빙 피처에 축적된 땜납 제거 방법
JP4247719B2 (ja) 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法
US20050162177A1 (en) Multi-signal single beam probe
US9084339B2 (en) Wiring substrate and method of manufacturing the same
US20060081981A1 (en) Method of forming a bond pad on an I/C chip and resulting structure
KR20070029812A (ko) 프린트 배선 기판, 그 제조 방법 및 반도체 장치
JPH10501928A (ja) プローブカードのプローブチップを洗浄する方法およびこの方法を実施するための装置
US20090243640A1 (en) Conductive contact pin and semiconductor testing equipment
US6784556B2 (en) Design of interconnection pads with separated probing and wire bonding regions
KR20060109365A (ko) 인쇄회로기판 및 그 표면처리방법
US20060017171A1 (en) Formation method and structure of conductive bumps
JP3458684B2 (ja) コンタクトプローブ
JP2008078032A (ja) 接続装置
JP4262699B2 (ja) 配線基板
JP2001337110A (ja) プローブピンおよびプローブカード
JP4421550B2 (ja) プローブ及びプローブカード
JP2009236611A (ja) 半導体装置の製造方法
JP3553413B2 (ja) 半導体装置の製造方法
JP2010044983A (ja) 接触子及びその製造方法、ならびに前記接触子を備える接続装置及びその製造方法
JP2011214965A (ja) プローブ
US20170227580A1 (en) Vertical Probe Card
JP2000206149A (ja) プロ―ブカ―ドおよび被検査体の電気特性検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110425

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507