JP2009231093A - エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル - Google Patents

エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル Download PDF

Info

Publication number
JP2009231093A
JP2009231093A JP2008075871A JP2008075871A JP2009231093A JP 2009231093 A JP2009231093 A JP 2009231093A JP 2008075871 A JP2008075871 A JP 2008075871A JP 2008075871 A JP2008075871 A JP 2008075871A JP 2009231093 A JP2009231093 A JP 2009231093A
Authority
JP
Japan
Prior art keywords
electrode
pixel
pixel electrode
insulating film
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008075871A
Other languages
English (en)
Other versions
JP2009231093A5 (ja
JP5286865B2 (ja
Inventor
Toshiaki Azuma
俊明 東
Kazunori Morimoto
和紀 森本
Yasushi Mizutani
康司 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008075871A priority Critical patent/JP5286865B2/ja
Publication of JP2009231093A publication Critical patent/JP2009231093A/ja
Publication of JP2009231093A5 publication Critical patent/JP2009231093A5/ja
Application granted granted Critical
Publication of JP5286865B2 publication Critical patent/JP5286865B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

【課題】有機エレクトロルミネッセンス素子から放射される光により画素トランジスタが劣化することを防止する。
【解決手段】基板2の上面に形成された画素電極20a及び画素トランジスタ21,22と、画素電極20aの外周部及び画素トランジスタ21,22を被覆するように形成された保護絶縁膜32と、保護絶縁膜32の上部であって画素トランジスタ21,22と対応する位置に形成された遮光層8と、遮光層8及び保護絶縁膜32の上部に形成された隔壁6と、画素電極20aの上部に形成された有機化合物層20bと、有機化合物層20b、隔壁6及び遮光層8の上部に形成された対向電極20aと、を備えるエレクトロルミネッセンスディスプレイパネル10である。
【選択図】図3

Description

本発明は、エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネルに関する。
有機エレクトロルミネッセンス素子はアノードとカソードとの間に有機化合物層が介在した積層構造を為しており、アノードとカソードの間に順バイアス電圧が印加されると、有機化合物層内で電子と正孔が再結合引き起こして有機化合物層が発光する。それぞれ赤、緑、青に発光する複数の有機エレクトロルミネッセンス素子をサブピクセルとして基板上にマトリクス状に配列し、画像表示を行うエレクトロルミネッセンスディスプレイパネルが実現化されている。
アクティブ駆動の場合、画素トランジスタを基板上に形成した後、画素トランジスタを覆う保護絶縁膜を形成し、保護絶縁膜の上に画素電極を形成した後に画素電極上に有機化合物層を形成する構造が知られている(例えば、特許文献1参照)。
特開2007−234391号公報
ところで、図17に示すように、製造プロセスの簡略化のために、基板上に画素トランジスタ121と画素電極120aとを形成し、画素トランジスタ121及び画素電極120aを覆う保護絶縁膜132に画素電極120aを露出させる露出孔133を形成し、画素電極120a上に有機化合物層120bを形成する構造が検討されている。
しかし、保護絶縁膜132は光を透過させるため、この構造では、図17に示すように、有機化合物層120bから側方に放出される光や絶縁基板102で反射した光が保護絶縁膜132に入射し、隔壁106を通過して対向電極120dで反射されて画素トランジスタ121に到達することが考えられる。このような場合、画素トランジスタ121に光劣化を引き起こすなどの不都合が考えられる。
本発明の課題は、有機エレクトロルミネッセンス素子から放射される光により画素トランジスタが劣化することを防止することである。
請求項1に記載の発明は、エレクトロルミネッセンスパネルであって、基板の上面に形成された画素電極に接続された画素トランジスタと、前記画素電極の外周部及び前記画素トランジスタを被覆するように形成された保護絶縁膜と、前記保護絶縁膜の上部であって前記画素トランジスタと対応する位置に形成された遮光層と、前記遮光層及び前記保護絶縁膜の上部に形成された隔壁と、前記画素電極の上部に形成された有機化合物層と、前記有機化合物層、前記隔壁及び前記遮光層の上部に形成された対向電極と、を備えることを特徴とする。
請求項2に記載の発明は、エレクトロルミネッセンスパネルであって、基板の上面に形成された画素電極に接続された画素トランジスタと、前記画素トランジスタの上部に形成された遮光層と、前記画素電極の外周部及び前記遮光層を被覆するように形成された保護絶縁膜と、前記保護絶縁膜の上部に形成された隔壁と、前記画素電極の上部に形成された有機化合物層と、前記有機化合物層及び前記隔壁の上部に形成された対向電極と、を備えることを特徴とする。
請求項3に記載の発明は、エレクトロルミネッセンスパネルであって、基板の上面に形成された遮光層及び画素電極と、前記遮光層の上部に形成され、前記画素電極に接続された画素トランジスタと、前記画素電極の外周部及び前記画素トランジスタを被覆するように形成された保護絶縁膜と、前記保護絶縁膜の上部に形成された隔壁と、前記画素電極の上部に形成された有機化合物層と、前記有機化合物層及び前記隔壁の上部に形成された対向電極と、を備えることを特徴とする。
請求項4に記載の発明は、エレクトロルミネッセンスパネルであって、基板の上面に形成された画素トランジスタに接続された画素電極と、前記画素電極の外周部及び前記画素トランジスタを被覆するように形成された保護絶縁膜と、前記保護絶縁膜の上部に形成された隔壁と、前記画素電極の上部に形成された有機化合物層と、前記有機化合物層及び前記隔壁の上部に形成された対向電極と、を備え、前記基板上に成膜された金属膜をパターニングすることにより前記画素トランジスタのゲート電極と同時に形成され、かつ前記ゲート電極と絶縁された遮光層をさらに備えることを特徴とする。
請求項5に記載の発明は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に介在する有機化合物層と、前記画素電極に接続された画素トランジスタと、を有する基板を備えたエレクトロルミネッセンスパネルの製造方法であって、前記画素トランジスタを被覆する保護絶縁膜上において、前記画素トランジスタと対応する位置に遮光層を形成することを特徴とする。
請求項6に記載の発明は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に介在する有機化合物層と、前記画素電極に接続された画素トランジスタと、を有する基板を備えたエレクトロルミネッセンスパネルの製造方法であって、前記画素トランジスタの上部に遮光層を形成し、前記遮光層及び前記画素電極を被覆する保護絶縁膜の上部に隔壁を形成することを特徴とする。
請求項7に記載の発明は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に介在する有機化合物層と、前記画素電極に接続された画素トランジスタと、を有する基板を備えたエレクトロルミネッセンスパネルの製造方法であって、前記基板上に遮光層を形成し、前記遮光層の上部に前記画素トランジスタを形成することを特徴とする。
請求項8に記載の発明は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に介在する有機化合物層と、前記画素電極に接続され、ゲート電極及び半導体膜が設けられた画素トランジスタと、を有する基板を備えたエレクトロルミネッセンスパネルの製造方法であって、前記基板上に金属膜を成膜し、パターニングすることで前記ゲート電極を形成するとともに、前記ゲート電極の周囲に前記ゲート電極とは絶縁された遮光層を形成し、前記ゲート電極及び前記遮光層を被覆するゲート絶縁膜を形成し、前記ゲート絶縁膜の上部に前記半導体膜を形成することを特徴とする。
本発明によれば、有機エレクトロルミネッセンス素子から放射される光により画素トランジスタが劣化することを防止することができる。
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。また、以下の説明において、エレクトロルミネッセンス(Electro Luminescence)という用語をELと略称する。
図1は、本発明の実施形態に係るELディスプレイパネル10における1つのサブピクセルの回路図であり、図2は1つのサブピクセルの平面図であり、図3は図2のIII−III矢視断面図である。このELディスプレイパネル10においては、赤、青及び緑のサブピクセルによって1ドットの画素が構成され、このような画素がマトリクス状に配列されている。水平方向の配列に着目すると赤のサブピクセル、青のサブピクセル、緑のサブピクセルの順に繰り返し配列され、垂直方向の配列に着目すると同じ色が一列に配列されている。
このELディスプレイパネル10においては、サブピクセルに各種の信号を出力するために、複数の走査線25、信号線24及び供給線26が設けられている。走査線25及び供給線26と、信号線24とは互いに直行する方向に延在している。
サブピクセルは、2つのnチャネル型トランジスタ21,22と、キャパシタ27と、有機EL素子20とを有する。2つのnチャネル型トランジスタ21,22及びキャパシタ27は、走査線25、信号線24及び供給線26の入力信号に応じて有機EL素子20に電圧を印加する。
図2、図3に示すように、透明な絶縁基板2の上にトランジスタ21,22のゲート電極21G,22Gが設けられるとともに、キャパシタ27の一方の電極27a、信号線24が設けられ、これらが共通のゲート絶縁膜31によって被覆されている。なお、図2に示すように、電極27aとゲート電極21とは一体に形成されている。
ゲート絶縁膜31の上には、図3に示すように、トランジスタ21,22の半導体膜21a,22a、チャネル保護膜21b,22b、不純物半導体膜21c,21d,22c,22d、ソース電極21S,22S及びドレイン電極21D,22D、走査線25及び供給線26が設けられている。なお、図2に示すように、ドレイン電極21Dは供給線26と一体に形成されており、ソース電極22Sはコンタクトホール28aによりゲート電極21G及び電極27aと導通されており、信号線24はコンタクトホール28bによりドレイン電極22Dと導通されており、走査線25はコンタクトホール28cによりゲート電極22と導通されている。
また、ゲート絶縁膜31の上には、サブピクセル電極20a(画素電極)及びキャパシタ27の他方の電極27bがマトリクス状に配列されている。なお、図2に示すように、サブピクセル電極20aと電極27bとは一体に形成されている。
これらサブピクセル電極20a及び電極27bは、気相成長法によってゲート絶縁膜31上に成膜された導電性膜(例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO))をフォトリソグラフィー法及びエッチング法を用いてパターニングすることによって形成されたものである。サブピクセル電極20aはトランジスタ21のソース電極21Sの一部と重なるように形成され、ソース電極21Sと導通している。
トランジスタ21,22のソース電極21S,22S及びドレイン電極21D,22D、キャパシタ27の他方の電極27b、走査線25及び供給線26、サブピクセル電極20aは共通の保護絶縁膜32によって被覆されている。保護絶縁膜32のサブピクセル電極20aの部分にはサブピクセル電極20aを露出させる露出孔33が形成されている。露出孔33が形成されることにより保護絶縁膜32はサブピクセル電極20aの間を縫うように網目状に形成されるとともにサブピクセル電極20aの一部外縁部に重なり、サブピクセル電極20aを囲繞している。露出孔33内に後述する有機EL層20bが形成される。
なお、絶縁基板2から保護絶縁膜32までの積層構造がトランジスタアレイパネル50である。
保護絶縁膜32上には、図2、図3に示すように、トランジスタ21,22と対応する位置に、有機EL素子20から放出される光を反射しない遮光層8が設けられている。遮光層8としては、有機EL素子20から放出される光を吸収する材料を用いることができ、例えば、TFT−LCDでブラックマトリックス(BM)として汎用されている樹脂BMを使用することができる。汎用型樹脂BMの多くはネガ型の感光性樹脂の中にカーボンブラックやチタンブラックなどの黒色顔料を分散させたものである。
あるいは、遮光層8として、有機EL素子20から放射される光を反射する反射膜を設けてもよい。反射膜としては、例えば酸化クロムIII(Cr23)等の金属をPVD等により成膜した金属薄膜等を用いることができる。
また、保護絶縁膜32及び遮光層8の上部には、トランジスタ21,22及び信号線24と対応する位置に、隔壁6が形成されている。隔壁6は、例えばポリイミド等の樹脂により形成されたものであり、トランジスタ21,22の各電極、走査線25、信号線24、供給線26よりも十分に厚い。
サブピクセル電極20a上には正孔注入層20e、発光層20fが順に積層されて有機EL層20b(有機化合物層)が形成されている。正孔注入層20eは、導電性高分子であるPEDOT及びドーパントであるPSSからなり、発光層20fは、ポリフェニレンビニレン系発光材料やポリフルオレン系発光材料等の共役ポリマーからなる。なお、有機EL層20bは発光層の上にさらに電子輸送層を設けても良い。また、有機EL層20bはサブピクセル電極20aの上に形成された発光層、電子輸送層からなる二層構造であっても良いし、担体輸送層と発光層との組合せは任意に設定できる。また、これらの層構造において適切な層間に担体輸送を制限するインタレイヤ層が介在した積層構造であっても良いし、その他の積層構造であっても良い。
正孔注入層20e及び発光層20fは、湿式塗布法(例えば、インクジェット法)によって成膜される。この場合、正孔注入層20eとなるPEDOT及びPSSを含有する有機化合物含有液をサブピクセル電極20aに塗布して成膜し、その後、発光層20fとなる共役ポリマー発光材料を含有する有機化合物含有液を塗布して成膜するが、厚膜の隔壁6が設けられているので、隣り合うサブピクセル電極20aに塗布された有機化合物含有液が隔壁6を越えて混ざり合うことを防止することができる。
なお、サブピクセルが赤の場合には発光層20fが赤色に発光し、サブピクセルが緑の場合には発光層20fが緑色に発光し、サブピクセルが青の場合には発光層20fが青色に発光するように、それぞれの材料を設定する。
発光層20f上には、有機EL素子20のカソードを構成する電子注入層20cが成膜されている。電子注入層20cは、全てのサブピクセルに共通して形成される共通電極である。電子注入層20cは、サブピクセル電極20aよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金より1〜10nmの厚さに形成されている。あるいは、電子注入層20cは、上記各種材料の層が積層された積層構造となっていても良い。
電子注入層20c、隔壁6及び遮光層8の上部には、例えばアルミニウム、クロム、銀やパラジウム銀系の合金等の導電性材料を気相成長法によって100nm以上成膜することによって対向電極20dが形成されている。
サブピクセル電極20a、有機EL層20b、電子注入層20c、対向電極20dの順に積層されたものが有機EL素子20である。
なお、図示しないが、対向電極20dの上には、封止層が堆積されており、封止層は表示部3全体を被覆するように形成されている。つまり、封止層は、複数の有機EL素子10全体を被覆するように形成されている。封止層は、絶縁性を有し、例えば、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂、熱可塑性樹脂又は光硬化性樹脂等からなり、これらの樹脂にシリカ充填材等を加えたものでもよい。封止層は有機EL素子20が外気に露出されることを防ぐ役割を果たす。
次に、ELディスプレイパネル10を製造する製造工程について説明する。まず、図4〜図13を用いてトランジスタアレイパネル50の製造工程について説明する。なお、図4〜図13において、(a)は図3と同じ断面の図であり、(b)はコンタクトホール28aにおける断面図である。
まず、図4に示すように、絶縁基板2の上部にべた一面にゲート金属35を成膜し、パターニングすることで、ゲート21G,22G及び電極27a、信号線24を形成する。次に、図5に示すように、これらを被覆するゲート絶縁膜31、半導体膜21a,22aとなるアモルファスシリコン又はポリシリコンからなる半導体層36、及び、半導体層36の上に窒化シリコン又は酸化シリコンの層37をべた一面に形成する。次に、図6に示すように、窒化シリコン又は酸化シリコンの層37をパターニングすることでチャネル保護膜21b,22bを形成する。
次に、図7に示すように、不純物半導体膜21c,21d,22c,22dとなるn型の不純物イオンを含むアモルファスシリコンからなる層(n+シリコン層38)をべた一面に形成する。次に、図8に示すように、コンタクトホール28a,28b,28c及び露出孔33が形成される位置のゲート絶縁膜31、半導体層、及びn+シリコン層にゲート金属が露出するように孔を形成する。
次に、ソース・ドレイン金属39をべた一面にする。このとき、ゲート絶縁膜31、半導体層36、及びn+シリコン層38に形成された孔の部分でゲート金属35とソース・ドレイン金属39とが接合され導通し、コンタクトホール28a,28b,28cが形成される。
次に、図9に示すように、ソース・ドレイン金属39をパターニングすることでソース電極21S,22S及びドレイン電極21D,22D、走査線25及び供給線26を形成する。
次に、図10に示すように、気相成長法によって導電性膜を成膜し、パターニングすることでサブピクセル電極20a及びキャパシタ27の他方の電極27bを形成する。
次に、図11に示すように、トランジスタ21,22のソース電極21S,22S及びドレイン電極21D,22D、キャパシタ27の他方の電極27b、走査線25及び供給線26、及びサブピクセル電極20aを覆う保護絶縁膜32をべた一面に形成し、サブピクセル電極20aの部分に露出孔33を形成する。
次に、図12に示すように、保護絶縁膜32の上部であってトランジスタ21,22と対応する位置に、遮光層8を形成する。その後、保護絶縁膜32及び遮光層8の上部にポリイミド等の樹脂をべた一面に塗布し、図13に示すように、トランジスタ21,22及び信号線24と対応する位置の上部に残すようにパターニングすることで隔壁6を網目状に形成する。以上により、トランジスタアレイパネル50が形成される。
次に、トランジスタアレイパネル50上へ有機EL素子20を形成し、ELディスプレイパネル10を製造する製造工程について説明する。
まず、トランジスタアレイパネル50を洗浄する。次に、サブピクセル電極20aの表面を、有機EL層20bの形成に使用する有機化合物含有液に対して親液化させる。例えば有機化合物含有液に親水性の溶剤を用いる場合には、酸素プラズマ処理やUVオゾン処理等を施すことにより親水化させる。
次に、親水性の溶剤に対して溶解性を示し且つ疎水性の溶剤に対して難溶性又は不溶性である正孔注入材料(例えば導電性高分子であるPEDOT及びドーパントとなるPSS)を水に溶解した有機化合物含有液をサブピクセル電極20aに塗布する。塗布方法としては、インクジェット法(液滴吐出法)、その他の印刷方法を用いても良いし、ディップコート法、スピンコート法といったコーティング法を用いても良い。サブピクセル電極20aごとに独立して正孔注入層20eを成膜するためには、インクジェット法等の印刷方法が好ましい。
このように湿式塗布法により正孔注入層20eを形成した場合、厚膜の隔壁6が設けられているから、隣り合うサブピクセル電極20aに塗布された有機化合物含有液が隔壁6を越えて混ざり合わない。そのため、サブピクセル電極20aごとに独立して正孔注入層20eを形成することができる。
正孔注入層20eを形成した後、正孔注入層20eを大気に曝露した状態で、ホットプレートを用いてトランジスタアレイパネル50を160〜200℃の温度で乾燥させ、残留溶媒の除去を行う。
次に、発光色が赤、緑、青の共役ポリマー発光材料をそれぞれ疎水性の有機溶剤(例えば、テトラリン、テトラメチルベンゼン、メシチレン)に溶かし、赤、緑、青それぞれの有機化合物含有液を準備する。そして、赤のサブピクセルの正孔注入層20e上には赤の有機化合物含有液を塗布し、緑のサブピクセルの正孔注入層20e上には緑の有機化合物含有液を塗布し、青のサブピクセルの正孔注入層20e上には青の有機化合物含有液を塗布する。これにより、正孔注入層20e上に発光層20fを成膜する。塗布方法としてはインクジェット法(液滴吐出法)、その他の印刷方法を用いて、色ごとに塗り分けを行う。
このように湿式塗布法により正孔注入層20e及び発光層20fを形成した場合、厚膜の隔壁6が設けられているから、隣り合うサブピクセルに塗布された有機化合物含有液が隔壁6を越えて混ざり合わない。そのため、サブピクセルごとに独立して発光層20fを形成することができる。
次に、不活性ガス雰囲気(例えば、窒素ガス雰囲気)下でホットプレートによってトランジスタアレイパネル50を乾燥させ、残留溶媒の除去を行う。なお、真空中でシーズヒータによる乾燥を行っても良い。
次に、気相成長法により電子注入層20cを成膜する。具体的には、真空蒸着法によってCa又はBaの薄膜を成膜する。次に、気相成長法により対向電極20dを電子注入層20c、保護絶縁膜32、隔壁6及び遮光層8の上部に成膜する。
以上により、トランジスタアレイパネル50上に有機EL素子20が形成される。
最後に、例えば、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂、熱可塑性樹脂又は光硬化性樹脂等を対向電極20dの上部に塗布し、硬化させて封止層を形成する。
以上により、ELディスプレイパネル10が完成する。
本実施形態によれば、保護絶縁膜32を介してトランジスタ21,22の上部に遮光層8が設けられているため、有機EL素子20から保護絶縁膜32に入射した光や、さらに隔壁6を通過して対向電極20dとの界面で反射された光が遮光層8により吸収されるため、トランジスタ21,22に到達することを防止することができる。
なお、本発明は、上記実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行ってもよい。
例えば、プリンタヘッドの露光装置にも応用することができる。
<変形例1>
例えば、図14に示すように、絶縁性を有し、かつ、有機EL素子20から放出される光を吸収または反射する材料からなる遮光層11をトランジスタ21,22を覆うように設けてもよい。遮光層11としては、例えばネガ型の感光性樹脂の中にカーボンブラックやチタンブラックなどの黒色顔料を分散させた汎用型樹脂BMを用いることができる。この場合、上記のトランジスタアレイパネル50の製造工程において、サブピクセル電極20a及びキャパシタ27の他方の電極27bを形成した後、遮光層11を形成してから、保護絶縁膜32を形成する。
図14の場合においても、有機EL素子20から放射された光が遮光層11で吸収または反射されるため、トランジスタ21,22に到達することを防止することができる。
<変形例2>
あるいは、図15に示すように、基板2の上面であって、トランジスタ21,22が形成される部分に、絶縁性を有し、かつ、有機EL素子20から放出される光を吸収または反射する材料からなる遮光層12を設けてもよい。遮光層12としては、例えばネガ型の感光性樹脂の中にカーボンブラックやチタンブラックなどの黒色顔料を分散させた汎用型樹脂BMを用いることができる。この場合、上記のトランジスタアレイパネル50の製造工程において、絶縁基板2の上面に遮光層12を形成してた後、ゲート金属35を成膜し、パターニングする。
図15の場合においても、有機EL素子20から放射され絶縁基板2の内部で反射された光が遮光層12で吸収または反射されるため、トランジスタ21,22に到達することを防止することができる。
<変形例3>
あるいは、図16に示すように、ゲート金属35をパターニングすることで、ゲート電極21G,22Gや信号線24の近傍に、ゲート電極21G,22Gや信号線24とは絶縁された遮光層13を形成してもよい。図16の場合においても、有機EL素子20から放射され絶縁基板2の内部で反射された光が遮光層12で吸収または反射されるため、トランジスタ21,22に到達することを防止することができる。
なお、本発明は、上記実施の形態と変形例3,4のいずれか1つとの組み合わせ、または変形例2と変形例3,4のいずれか1つとの組み合わせにより、有機EL素子20から放射された光が遮光層11で吸収または反射され、トランジスタ21、22に到達することを防止できるとともに、絶縁基板2の内部で反射された光も遮光層12で吸収または反射されることでトランジスタ21、22に到達することを防止することができるという、二重の効果を得ることができる。
本発明の実施形態に係るELディスプレイパネル10における1つのサブピクセルの回路図である。 ELディスプレイパネル10の1つのサブピクセルの平面図である。 図2のIII−III矢視断面図である。 (a)は図3と同じ断面における、(b)はコンタクトホール28aにおける、ELディスプレイパネル10を製造する製造工程について説明するための断面図である。 (a)は図3と同じ断面における、(b)はコンタクトホール28aにおける、ELディスプレイパネル10を製造する製造工程について説明するための断面図である。 (a)は図3と同じ断面における、(b)はコンタクトホール28aにおける、ELディスプレイパネル10を製造する製造工程について説明するための断面図である。 (a)は図3と同じ断面における、(b)はコンタクトホール28aにおける、ELディスプレイパネル10を製造する製造工程について説明するための断面図である。 (a)は図3と同じ断面における、(b)はコンタクトホール28aにおける、ELディスプレイパネル10を製造する製造工程について説明するための断面図である。 (a)は図3と同じ断面における、(b)はコンタクトホール28aにおける、ELディスプレイパネル10を製造する製造工程について説明するための断面図である。 (a)は図3と同じ断面における、(b)はコンタクトホール28aにおける、ELディスプレイパネル10を製造する製造工程について説明するための断面図である。 (a)は図3と同じ断面における、(b)はコンタクトホール28aにおける、ELディスプレイパネル10を製造する製造工程について説明するための断面図である。 (a)は図3と同じ断面における、(b)はコンタクトホール28aにおける、ELディスプレイパネル10を製造する製造工程について説明するための断面図である。 (a)は図3と同じ断面における、(b)はコンタクトホール28aにおける、ELディスプレイパネル10を製造する製造工程について説明するための断面図である。 本発明の第1の変形例に係るELディスプレイパネル10を示す断面図である。 本発明の第2の変形例に係るELディスプレイパネル10を示す断面図である。 本発明の第3の変形例に係るELディスプレイパネル10を示す断面図である。 従来のELディスプレイパネル110を示す断面図である。
符号の説明
2 基板
6 隔壁
7 封止層
8,11,12,13 遮光層
10 ELディスプレイパネル
20 エレクトロルミネッセンス素子
21,22 画素トランジスタ
21G,22G ゲート電極
20a 画素電極
32 保護絶縁膜
33 露出孔
20b 有機化合物層
20d 対向電極

Claims (8)

  1. 基板の上面に形成された画素電極に接続された画素トランジスタと、
    前記画素電極の外周部及び前記画素トランジスタを被覆するように形成された保護絶縁膜と、
    前記保護絶縁膜の上部であって前記画素トランジスタと対応する位置に形成された遮光層と、
    前記遮光層及び前記保護絶縁膜の上部に形成された隔壁と、
    前記画素電極の上部に形成された有機化合物層と、
    前記有機化合物層、前記隔壁及び前記遮光層の上部に形成された対向電極と、を備えることを特徴とするエレクトロルミネッセンスパネル。
  2. 基板の上面に形成された画素電極に接続された画素トランジスタと、
    前記画素トランジスタの上部を覆うように形成された遮光層と、
    前記画素電極の外周部及び前記遮光層を被覆するように形成された保護絶縁膜と、
    前記保護絶縁膜の上部に形成された隔壁と、
    前記画素電極の上部に形成された有機化合物層と、
    前記有機化合物層及び前記隔壁の上部に形成された対向電極と、を備えることを特徴とするエレクトロルミネッセンスパネル。
  3. 基板の上面に形成された遮光層及び画素電極と、
    前記遮光層の上部に形成され、前記画素電極に接続された画素トランジスタと、
    前記画素電極の外周部及び前記画素トランジスタを被覆するように形成された保護絶縁膜と、
    前記保護絶縁膜の上部に形成された隔壁と、
    前記画素電極の上部に形成された有機化合物層と、
    前記有機化合物層及び前記隔壁の上部に形成された対向電極と、を備えることを特徴とするエレクトロルミネッセンスパネル。
  4. 基板の上面に形成され、ゲート電極を有する画素トランジスタに接続された画素電極と、
    前記画素電極の外周部及び前記画素トランジスタを被覆するように形成された保護絶縁膜と、
    前記保護絶縁膜の上部に形成された隔壁と、
    前記画素電極の上部に形成された有機化合物層と、
    前記有機化合物層及び前記隔壁の上部に形成された対向電極と、を備え、
    前記基板上に成膜された金属膜をパターニングすることにより前記画素トランジスタのゲート電極と同時に形成され、かつ前記ゲート電極と絶縁された遮光層をさらに備えることを特徴とするエレクトロルミネッセンスパネル。
  5. 画素電極と、対向電極と、前記画素電極と前記対向電極との間に介在する有機化合物層と、前記画素電極に接続された画素トランジスタと、を有する基板を備えたエレクトロルミネッセンスパネルの製造方法であって、
    前記画素トランジスタを被覆する保護絶縁膜上において、前記画素トランジスタと対応する位置に遮光層を形成することを特徴とするエレクトロルミネッセンスパネルの製造方法。
  6. 画素電極と、対向電極と、前記画素電極と前記対向電極との間に介在する有機化合物層と、前記画素電極に接続された画素トランジスタと、を有する基板を備えたエレクトロルミネッセンスパネルの製造方法であって、
    前記画素トランジスタの上部に遮光層を形成し、
    前記遮光層及び前記画素電極を被覆する保護絶縁膜の上部に隔壁を形成することを特徴とするエレクトロルミネッセンスパネルの製造方法。
  7. 画素電極と、対向電極と、前記画素電極と前記対向電極との間に介在する有機化合物層と、前記画素電極に接続された画素トランジスタと、を有する基板を備えたエレクトロルミネッセンスパネルの製造方法であって、
    前記基板上に遮光層を形成し、
    前記遮光層の上部に前記画素トランジスタを形成することを特徴とするエレクトロルミネッセンスパネルの製造方法。
  8. 画素電極と、対向電極と、前記画素電極と前記対向電極との間に介在する有機化合物層と、前記画素電極に接続され、ゲート電極及び半導体膜が設けられた画素トランジスタと、を有する基板を備えたエレクトロルミネッセンスパネルの製造方法であって、
    前記基板上に金属膜を成膜し、パターニングすることで前記ゲート電極を形成するとともに、前記ゲート電極の周囲に前記ゲート電極とは絶縁された遮光層を形成し、
    前記ゲート電極及び前記遮光層を被覆するゲート絶縁膜を形成し、
    前記ゲート絶縁膜の上部に前記半導体膜を形成することを特徴とするエレクトロルミネッセンスパネルの製造方法。
JP2008075871A 2008-03-24 2008-03-24 エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル Expired - Fee Related JP5286865B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008075871A JP5286865B2 (ja) 2008-03-24 2008-03-24 エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008075871A JP5286865B2 (ja) 2008-03-24 2008-03-24 エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル

Publications (3)

Publication Number Publication Date
JP2009231093A true JP2009231093A (ja) 2009-10-08
JP2009231093A5 JP2009231093A5 (ja) 2011-05-06
JP5286865B2 JP5286865B2 (ja) 2013-09-11

Family

ID=41246257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008075871A Expired - Fee Related JP5286865B2 (ja) 2008-03-24 2008-03-24 エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル

Country Status (1)

Country Link
JP (1) JP5286865B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023281352A1 (ja) * 2021-07-08 2023-01-12 株式会社半導体エネルギー研究所 表示装置、表示装置の作製方法、表示モジュール、及び電子機器
WO2023002297A1 (ja) * 2021-07-21 2023-01-26 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109404A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd El表示装置
JP2001125510A (ja) * 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型el表示装置
JP2002132186A (ja) * 2000-10-27 2002-05-09 Nec Corp アクティブマトリクス有機el表示装置及びその製造方法
JP2003249376A (ja) * 2001-12-18 2003-09-05 Seiko Epson Corp 表示装置及び電子機器
JP2005005252A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置および電子機器
JP2005108736A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 有機el素子および有機elパネル
JP2007114726A (ja) * 2005-09-26 2007-05-10 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
JP2007213026A (ja) * 2006-01-10 2007-08-23 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2007234391A (ja) * 2006-03-01 2007-09-13 Seiko Epson Corp エレクトロルミネッセンス表示装置及び電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001125510A (ja) * 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型el表示装置
JP2001109404A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd El表示装置
JP2002132186A (ja) * 2000-10-27 2002-05-09 Nec Corp アクティブマトリクス有機el表示装置及びその製造方法
JP2003249376A (ja) * 2001-12-18 2003-09-05 Seiko Epson Corp 表示装置及び電子機器
JP2005005252A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置および電子機器
JP2005108736A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 有機el素子および有機elパネル
JP2007114726A (ja) * 2005-09-26 2007-05-10 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
JP2007213026A (ja) * 2006-01-10 2007-08-23 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2007234391A (ja) * 2006-03-01 2007-09-13 Seiko Epson Corp エレクトロルミネッセンス表示装置及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023281352A1 (ja) * 2021-07-08 2023-01-12 株式会社半導体エネルギー研究所 表示装置、表示装置の作製方法、表示モジュール、及び電子機器
WO2023002297A1 (ja) * 2021-07-21 2023-01-26 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法

Also Published As

Publication number Publication date
JP5286865B2 (ja) 2013-09-11

Similar Documents

Publication Publication Date Title
JP5476878B2 (ja) 発光パネルの製造方法
KR101980233B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US10497902B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
JP2009238456A (ja) エレクトロルミネッセンスパネル
US8174179B2 (en) Organic light emitting display apparatus
JP6688701B2 (ja) 有機el表示パネル、及び有機el表示パネルの製造方法
US8282436B2 (en) Light emitting device, electronic device, and method of manufacturing light emitting device
KR20150003009A (ko) 유기전계 발광소자 및 이의 제조 방법
JP5678740B2 (ja) 有機el表示装置および電子機器
WO2012133206A1 (ja) 有機エレクトロルミネセンスディスプレイパネル及びその製造方法
JP2009123618A (ja) 有機el表示装置及びその製造方法
JP2009230990A (ja) エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル
JP2010056025A (ja) 発光パネル及び発光パネルの製造方法
JP5286865B2 (ja) エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル
JP2009070704A (ja) 表示装置及びその製造方法
JP2010079146A (ja) 表示装置及び表示装置の製造方法
JP2008004362A (ja) 表示装置及びその製造方法
JP2010282807A (ja) 発光パネル
JP2009239046A (ja) エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル
JP6040553B2 (ja) 発光デバイス、発光デバイスの製造方法及び電子機器
JP2010205580A (ja) エレクトロルミネッセンスパネル
JP2012069876A (ja) 有機el素子及びその製造方法
JP4930303B2 (ja) 表示装置の製造方法
JP2009064071A (ja) 画像読取装置及び画像読取装置の製造方法
CN115707314A (zh) 显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110322

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Ref document number: 5286865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees