JP2009223920A - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP2009223920A
JP2009223920A JP2009161210A JP2009161210A JP2009223920A JP 2009223920 A JP2009223920 A JP 2009223920A JP 2009161210 A JP2009161210 A JP 2009161210A JP 2009161210 A JP2009161210 A JP 2009161210A JP 2009223920 A JP2009223920 A JP 2009223920A
Authority
JP
Japan
Prior art keywords
hdd
information processing
storage
units
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009161210A
Other languages
English (en)
Other versions
JP4797093B2 (ja
Inventor
Katsuya Niigata
克矢 新潟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009161210A priority Critical patent/JP4797093B2/ja
Publication of JP2009223920A publication Critical patent/JP2009223920A/ja
Application granted granted Critical
Publication of JP4797093B2 publication Critical patent/JP4797093B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

【課題】複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができる情報処理装置を提供する。
【解決手段】情報処理をそれぞれ実行する複数の情報処理ユニット（５０1、５０2、５０3、・・・）と、複数の情報処理ユニット（５０1、５０2、５０3、・・・）の一部をなし、着脱自在に実装された複数の記憶ユニット（５１1、５１2）と、複数の記憶ユニット（５１1、５１2）に物理的に分散実装され、冗長構成を採る複数の記憶装置（５２Ａ1、５２Ａ2、５２Ｂ1、５２Ｂ2）と、複数の情報処理ユニット（５０1、５０2、５０3、・・・）にそれぞれ実装され、複数の記憶装置（５２Ａ1、５２Ａ2、５２Ｂ1、５２Ｂ2）にアクセスする複数のＨＤＤコントローラ（５６Ａ1、５６Ｂ2）とを備えている。
【選択図】図１

Description

本発明は、複数の情報処理ユニットが実装される集合型サーバ装置等の情報処理装置（コンピュータ装置）に関するものであり、特に、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができる情報処理装置に関するものである。
第９図は、従来のコンピュータ装置１０の外観構成を示す斜視図である。このコンピュータ装置１０は、例えば、サーバ装置であり、筐体１１に、図示しないＣＰＵ（Central Processing Unit）や、ＨＤＤ（ハードディスクコントローラ）等を備えてなる。
また、筐体１１の前面には、２つのスロット１２1および１２2が形成されている。これらのスロット１２1および１２2には、ＨＤＤ（ハードディスク）１３1およびＨＤＤ１３2が着脱自在に実装されている。
これらのＨＤＤ１３1およびＨＤＤ１３2は、ＨＤＤコントローラにより読み書きが制御され、ＣＰＵで取り扱う各種データを記憶する大容量記憶装置である。また、ＨＤＤ１３1およびＨＤＤ１３2は、冗長構成とされている。
すなわち、ＨＤＤ１３1およびＨＤＤ１３2においては、ミラーリングにより同一のデータがそれぞれ記憶され、一方のＨＤＤが故障しても、他方のＨＤＤによりリカバリが可能とされている。
また、コンピュータ装置１０においては、運用を停止させることなく、ＨＤＤ１３1、ＨＤＤ１３2のうち、故障したＨＤＤを活性交換（ホットスワップ）可能な機能を備えている。
従って、ＨＤＤ１３1に障害が発生した場合には、ＨＤＤ１３2によりデータがリカバリされ、さらに、コンピュータ装置１０の運用を停止させることなく、故障したＨＤＤ１３1がスロット１２1から引き抜かれた後、代替用のＨＤＤ（図示略）がスロット１２1に実装される。
第１０図は、従来のコンピュータ装置２０の外観構成を示す斜視図である。このコンピュータ装置２０は、筐体２１に、カード型の複数の情報処理ユニット３０1〜３０nが実装可能な集合サーバ装置（ブレードサーバ装置）である。情報処理ユニット３０1〜３０nのそれぞれは、コンピュータ装置１０（図９参照）と同様の機能を備えている。
また、筐体２１の前面には、ｎ個のスロット２２1〜２２nが形成されている。これらのスロット２２1〜２２nには、情報処理ユニット３０1〜３０nが着脱自在に実装されている。
第１１図は、第１０図に示したＸ−Ｘ’線視断面図である。同図において、第１０図の各部に対応する部分には同一の符号を付ける。同図において、バックプレーン２３は、筐体２１の内部に設けられており、情報処理ユニット３０1〜３０n（第１０図参照）と物理的および電気的に接続される。また、バックプレーン２３は、情報処理ユニット３０1〜３０nへ電力を供給したり、インタフェースをとる機能を備えている。
情報処理ユニット３０1は、カード状のプリント基板３１1、ＨＤＤ３２Ａ1、ＨＤＤ３２Ｂ1、ＣＰＵ３３1、ＨＤＤコントローラ３４1から構成されており、前述したように、コンピュータ装置１０と同様にしてサーバ機能を備えている。
これらのＨＤＤ３２Ａ1、ＨＤＤ３２Ｂ1、ＣＰＵ３３1およびＨＤＤコントローラ３４1は、プリント基板３１1に実装されている。情報処理ユニット３０1は、コネクタ３５1を介して、バックプレーン２３に実装されている。
これらのＨＤＤ３２Ａ1およびＨＤＤ３２Ｂ1は、ＨＤＤコントローラ３４1により読み書きが制御され、ＣＰＵ３３1で取り扱う各種データを記憶する大容量記憶装置である。また、ＨＤＤ３２Ａ1およびＨＤＤ３２Ｂ1は、冗長構成とされている。
すなわち、ＨＤＤ３２Ａ1およびＨＤＤ３２Ｂ1においては、ミラーリングにより同一のデータがそれぞれ記憶され、一方のＨＤＤが故障しても、他方のＨＤＤによりリカバリが可能とされている。従って、ＨＤＤ３２Ａ1に障害が発生した場合には、ＨＤＤ３２Ｂ1によりデータがリカバリされる。
特開平１１−１８４６４３号公報
ところで、前述したように従来のコンピュータ装置２０（第１０図および第１１図）においては、第１１図に示した情報処理ユニット３０1でＨＤＤ３２Ａ1およびＨＤＤ３２Ｂ1が冗長構成が採られているため、一方のＨＤＤが故障しても、他方のＨＤＤによりリカバリが可能であるが、故障したＨＤＤを活性交換することができないという問題点があった。
すなわち、ＨＤＤ３２Ａ1とＨＤＤ３２Ｂ1とが同一のプリント基板３１1に実装されているため、故障したＨＤＤ３２Ａ1を交換する場合には、プリント基板３１1ごとバックプレーン２３から外し、情報処理ユニット３０1（サーバ）の運用を停止させた状態で、故障したＨＤＤ３２Ａ1を代替用のＨＤＤに交換した後、情報処理ユニット３０1をバックプレーン２３に再実装しなければならない。
本発明は、上記に鑑みてなされたもので、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができる情報処理装置を提供することを目的としている。
上記目的を達成するために、本発明は、情報処理をそれぞれ実行する複数の情報処理ユニットと、前記複数の情報処理ユニットに物理的に分散実装され、冗長構成を採る複数の記憶装置と、前記複数の記憶装置にアクセスする制御手段と、を備えたことを特徴とする。
この発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該情報処理ユニットを取り外しても、制御手段が他の情報処理ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができる。
また、本発明は、情報処理をそれぞれ実行する複数の情報処理ユニットと、前記複数の情報処理ユニットの一部をなし、着脱自在に実装された複数の記憶ユニットと、前記複数の記憶ユニットに物理的に分散実装され、冗長構成を採る複数の記憶装置と、前記複数の情報処理ユニットにそれぞれ実装され、前記複数の記憶装置にアクセスする複数の制御手段と、を備えたことを特徴とする。
この発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットの一部をなし着脱自在に実装された複数の記憶ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該記憶ユニットを取り外しても、制御手段が他の記憶ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができる。
また、本発明は、サーバ機能をそれぞれ備えた複数の情報処理ユニットと、前記複数の情報処理ユニットに物理的に分散実装され、冗長構成を採る複数の記憶装置と、前記複数の記憶装置にアクセスする制御手段と、を備えたことを特徴とする。
この発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該情報処理ユニットを取り外しても、制御手段が他の情報処理ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができる。
また、本発明は、サーバ機能をそれぞれ備えた複数の情報処理ユニットと、前記複数の情報処理ユニットの一部をなし、着脱自在に実装された複数の記憶ユニットと、前記複数の記憶ユニットに物理的に分散実装され、冗長構成を採る複数の記憶装置と、前記複数の情報処理ユニットにそれぞれ実装され、前記複数の記憶装置にアクセスする複数の制御手段と、を備えたことを特徴とする。
この発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットの一部をなし着脱自在に実装された複数の記憶ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該記憶ユニットを取り外しても、制御手段が他の記憶ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができる。
本発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該情報処理ユニットを取り外しても、制御手段が他の情報処理ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができるという効果を奏する。
また、本発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットの一部をなし着脱自在に実装された複数の記憶ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該記憶ユニットを取り外しても、制御手段が他の記憶ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができるという効果を奏する。
また、本発明によれば、情報処理ユニットにサーバ機能を持たせることとしたので、複数の情報処理ユニットを有するサーバにおいて、冗長構成が採られた記憶装置を活性交換することができるという効果を奏する。
また、本発明によれば、情報処理ユニットに着脱自在に実装された記憶装置が利用できない場合に、他の情報処理ユニットに実装された記憶装置を利用することとしたので、利用できない記憶装置を活性交換することができるという効果を奏する。
第１図は、本発明にかかる実施の形態１の構成を示す概略平面図である。 第２図は、第１図に示したＹ−Ｙ’線視断面図である。 第３図は、同実施の形態１における活性交換方法を説明する図である。 第４図は、同実施の形態１における活性交換方法を説明する図である。 第５図は、同実施の形態１における活性交換方法を説明する図である。 第６図は、本発明にかかる実施の形態２の構成を示す概略平面図である。 第７図は、同実施の形態２における活性交換方法を説明する図である。 第８図は、同実施の形態２における活性交換方法を説明する図である。 第９図は、従来のコンピュータ装置１０の外観構成を示す斜視図である。 第１０図は、従来のコンピュータ装置２０の外観構成を示す斜視図である。 第１１図は、第１０図に示したＸ−Ｘ’線視断面図である。
以下、図面を参照して本発明にかかる実施の形態１および２について詳細に説明する。
第１図は、本発明にかかる実施の形態１の構成を示す概略平面図である。第２図は、第１図に示したＹ−Ｙ’線視断面図である。これらの図において、第１０図および第１１図の各部に対応する部分には同一の符号を付ける。
第１図に示したコンピュータ装置４０は、筐体２１に、カード型の複数の情報処理ユニット５０1、５０2、５０3、・・・が実装可能な集合サーバ装置（ブレードサーバ装置）である。
同図においては、情報処理ユニット５０1、５０2、５０3、・・・のそれぞれが、第１０図に示した情報処理ユニット３０1、３０2等のように垂直状態で実装されるが、平面的に図示されている。
筐体２１のスロット２２1、２２2、２２3、・・・には、情報処理ユニット５０1、５０2、５０3、・・・が着脱自在に実装されている。
バックプレーン４１は、筐体２１の内部に設けられており、コネクタ５７1、５７2、・・・を介して、情報処理ユニット５０1、５０2、・・・と物理的および電気的に接続される（第２図参照）。また、バックプレーン４１は、情報処理ユニット５０1、５０2、５０3、・・・へ電力を供給したり、インタフェースをとる機能を備えている。
情報処理ユニット５０1、５０2、５０3、・・・のそれぞれは、コンピュータ装置１０（第９図参照）と同様にして、サーバ機能を備えている。
また、情報処理ユニット５０1、５０2、５０3、・・・においては、２台で１組とされている。同図では、情報処理ユニット５０1と情報処理ユニット５０2とが１組とされている。
情報処理ユニット５０1は、記憶ユニット５１1およびプロセッサユニット５４1から構成されている。記憶ユニット５１1とプロセッサユニット５４1とは、コネクタ５３1を介して、着脱自在とされている。記憶ユニット５１1は、同一基板上にＨＤＤ５２Ａ1およびＨＤＤ５２Ｂ1を備えている。プロセッサユニット５４1は、同一基板上にＣＰＵ５５Ａ1およびＨＤＤコントローラ５６Ａ1を備えている。
一方、情報処理ユニット５０2は、記憶ユニット５１2およびプロセッサユニット５４2から構成されている。記憶ユニット５１2とプロセッサユニット５４2とは、コネクタ５３2を介して、着脱自在とされている。記憶ユニット５１2は、同一基板上にＨＤＤ５２Ａ2およびＨＤＤ５２Ｂ2を備えている。プロセッサユニット５４2は、同一基板上にＣＰＵ５５Ｂ2およびＨＤＤコントローラ５６Ｂ2を備えている。
ここで、情報処理ユニット５０1および情報処理ユニット５０2において、同図に（Ａ）で記載された要素（ＨＤＤ５２Ａ1、ＨＤＤ５２Ａ2、ＣＰＵ５５Ａ1、ＨＤＤコントローラ５６Ａ1）は、グループＡを構成している。このグループＡは、２台のＨＤＤにより冗長構成が採られた１台のコンピュータ装置１０（第９図参照）に相当する。
グループＡにおいて、ＨＤＤ５２Ａ1およびＨＤＤ５２Ａ2は、ＨＤＤコントローラ５６Ａ1により読み書きが制御され、ＣＰＵ５５Ａ1で取り扱う各種データを記憶する大容量記憶装置である。
すなわち、ＨＤＤ５２Ａ1は、コネクタ５３1を介して、ＨＤＤコントローラ５６Ａ1に接続されている。他方のＨＤＤ５２Ａ2は、コネクタ５３2、プロセッサユニット５４2、コネクタ５７2、バックプレーン４１およびコネクタ５７1を介して、ＨＤＤコントローラ５６Ａ1に接続されている。
また、これらのＨＤＤ５２Ａ1およびＨＤＤ５２Ａ2は、物理的に離れた記憶ユニット（記憶ユニット５１1、記憶ユニット５１2）に分散実装されている。
一方、同図に（Ｂ）で記載された要素（ＨＤＤ５２Ｂ1、ＨＤＤ５２Ｂ2、ＣＰＵ５５Ｂ2、ＨＤＤコントローラ５６Ｂ2）は、グループＢを構成している。このグループＢは、２台のＨＤＤにより冗長構成が採られたもう１台のコンピュータ装置１０（第９図参照）に相当する。
グループＢにおいて、ＨＤＤ５２Ｂ1およびＨＤＤ５２Ｂ2は、ＨＤＤコントローラ５６Ｂ2により読み書きが制御され、ＣＰＵ５５Ｂ2で取り扱う各種データを記憶する大容量記憶装置である。
すなわち、ＨＤＤ５２Ｂ1は、コネクタ５３1、プロセッサユニット５４1、コネクタ５７1、バックプレーン４１およびコネクタ５７2を介して、ＨＤＤコントローラ５６Ｂ2に接続されている。ＨＤＤ５２Ｂ2は、コネクタ５３2を介して、ＨＤＤコントローラ５６Ｂ2に接続されている。
また、これらのＨＤＤ５２Ｂ1およびＨＤＤ５２Ｂ2は、物理的に離れた記憶ユニット（記憶ユニット５１1、記憶ユニット５１2）に分散実装されている。
つぎに、第３図〜第５図を参照しつつ、実施の形態１における活性交換方法について説明する。以下では、第３図に示したように、ＨＤＤ５２Ａ2が故障した場合に、情報処理ユニット５０1および情報処理ユニット５０2の運用を停止させることなく、該ＨＤＤ５２Ａ2を活性交換する例について説明する。
第３図において、Ａグループにおける記憶ユニット５１2のＨＤＤ５２Ａ2が故障した場合には、冗長構成をなす他方のＨＤＤ５２Ａ1によりデータのリカバリが行われるため、継続運用が可能となる。
ここで、Ａグループでは、ＨＤＤ５２Ａ2の故障により冗長構成が採られていないため、ＨＤＤ５２Ａ2の活性交換が実施される。すなわち、第４図に示したように、記憶ユニット５１2が単体で取り外され、プロセッサユニット５４2と分離される。
この場合、Ａグループでは、ＨＤＤ５２Ａ1が現用として、ＣＰＵ５５Ａ1およびＨＤＤコントローラ５６Ａ1にアクセスされ、上記活性交換作業の影響を受けることなく、継続的に運用される。
同様にして、Ｂグループでも、ＨＤＤ５２Ｂ1が現用として、ＣＰＵ５５Ｂ2およびＨＤＤコントローラ５６Ｂ2にアクセスされ、上記活性交換作業の影響を受けることなく、継続的に運用される。
また、引き抜かれた記憶ユニット５１2においては、故障しているＨＤＤ５２Ａ2が代替用のＨＤＤ５２Ａ2’と交換される。
そして、交換後、記憶ユニット５１2は、第５図に示したように、コネクタ５３2を介して、プロセッサユニット５４2に実装される。これにより、コンピュータ装置４０は、故障前の状態に復旧される。
以上説明したように、実施の形態１によれば、冗長構成を採る複数のＨＤＤ５２Ａ1、ＨＤＤ５２Ａ2（記憶装置）を、複数の情報処理ユニット５０1、５０2の一部をなし着脱自在に実装された複数の記憶ユニット５１1、５１2に物理的に分散実装することとしたので、一つのＨＤＤ５２Ａ2が故障し、当該記憶ユニット５１2を取り外しても、ＨＤＤコントローラ５６Ａ1が他の記憶ユニット５１1に実装されたＨＤＤ５２Ａ1にアクセス可能であるため、複数の情報処理ユニット５０1、５０2において、冗長構成が採られたＨＤＤを活性交換することができる。
さて、上述した実施の形態１においては、２台の情報処理ユニット（情報処理ユニット５０1および情報処理ユニット５０2）を１組として、ＨＤＤの活性交換を可能とする構成例について説明したが、３台（または、４台以上）の情報処理ユニットを１組として、ＨＤＤの活性交換を可能とする構成例としてもよい。以下では、この構成例を実施の形態２として説明する。
第６図は、本発明にかかる実施の形態２の構成を示す概略平面図である。この図において、第１図の各部に対応する部分には同一の符号を付ける。
第６図に示したコンピュータ装置６０は、筐体２１に、カード型の複数の情報処理ユニット７０1、７０2、７０3、・・・が実装可能な集合サーバ装置（ブレードサーバ装置）である。
筐体２１のスロット２２1、２２2、２２3、・・・には、情報処理ユニット７０1、７０2、７０3、・・・が着脱自在に実装されている。
バックプレーン７８は、筐体２１の内部に設けられており、コネクタ７７1、７７2、７７3、・・・を介して、情報処理ユニット７０1、７０2、７０3、・・・と物理的および電気的に接続される。また、バックプレーン７８は、情報処理ユニット７０1、７０2、７０3、・・・へ電力を供給したり、インタフェースをとる機能を備えている。
情報処理ユニット７０1、７０2、７０3、・・・のそれぞれは、コンピュータ装置１０（第９図参照）と同様にして、サーバ機能を備えている。
また、情報処理ユニット７０1、７０2、７０3、・・・においては、３台で１組とされている。同図では、情報処理ユニット７０1、情報処理ユニット７０2および情報処理ユニット７０3が１組とされている。
情報処理ユニット７０1は、記憶ユニット７１1およびプロセッサユニット７４1から構成されている。記憶ユニット７１1とプロセッサユニット７４1とは、コネクタ７３1を介して、着脱自在とされている。記憶ユニット７１1は、同一基板上にＨＤＤ７２Ａ1、ＨＤＤ７２Ｂ1およびＨＤＤ７２Ｃ1を備えている。プロセッサユニット７４1は、同一基板上にＣＰＵ７５Ａ1およびＨＤＤコントローラ７６Ａ1を備えている。
また、情報処理ユニット７０2は、記憶ユニット７１2およびプロセッサユニット７４2から構成されている。記憶ユニット７１2とプロセッサユニット７４2とは、コネクタ７３2を介して、着脱自在とされている。記憶ユニット７１2は、同一基板上にＨＤＤ７２Ａ2、ＨＤＤ７２Ｂ2およびＨＤＤ７２Ｃ2を備えている。プロセッサユニット７４2は、同一基板上にＣＰＵ７５Ｂ2およびＨＤＤコントローラ７６Ｂ2を備えている。
また、情報処理ユニット７０3は、記憶ユニット７１3およびプロセッサユニット７４3から構成されている。記憶ユニット７１3とプロセッサユニット７４3とは、コネクタ７３3を介して、着脱自在とされている。記憶ユニット７１3は、同一基板上にＨＤＤ７２Ａ3、ＨＤＤ７２Ｂ3およびＨＤＤ７２Ｃ3を備えている。プロセッサユニット７４3は、同一基板上にＣＰＵ７５Ｃ3およびＨＤＤコントローラ７６Ｃ3を備えている。
ここで、情報処理ユニット７０1、情報処理ユニット７０2および情報処理ユニット７０3において、同図に（Ａ）で記載された要素（ＨＤＤ７２Ａ1、ＨＤＤ７２Ａ2、ＨＤＤ７２Ａ3、ＣＰＵ７５Ａ1、ＨＤＤコントローラ７６Ａ1）は、グループＡを構成している。このグループＡは、３台のＨＤＤにより冗長構成（ｎ＋１冗長構成）が採られた１台のコンピュータ装置１０（第９図参照）に相当する。
グループＡにおいて、ＨＤＤ７２Ａ1、ＨＤＤ７２Ａ2およびＨＤＤ７２Ａ3は、ＨＤＤコントローラ７６Ａ1により読み書きが制御され、ＣＰＵ７５Ａ1で取り扱う各種データを記憶する大容量記憶装置である。
すなわち、ＨＤＤ７２Ａ1は、コネクタ７３1を介して、ＨＤＤコントローラ７６Ａ1に接続されている。また、ＨＤＤ７２Ａ2は、コネクタ７３2、プロセッサユニット７４2、コネクタ７７2、バックプレーン７８およびコネクタ７７1を介して、ＨＤＤコントローラ７６Ａ1に接続されている。
また、ＨＤＤ７２Ａ3は、コネクタ７３3、プロセッサユニット７４3、コネクタ７７3、バックプレーン７８およびコネクタ７７1を介して、ＨＤＤコントローラ７６Ａ1に接続されている。
また、これらのＨＤＤ７２Ａ1、ＨＤＤ７２Ａ2およびＨＤＤ７２Ａ3は、物理的に離れた記憶ユニット（記憶ユニット７１1、記憶ユニット７１2、記憶ユニット７１3）に分散実装されている。
同様にして、同図に（Ｂ）で記載された要素（ＨＤＤ７２Ｂ1、ＨＤＤ７２Ｂ2、ＨＤＤ７２Ｂ3、ＣＰＵ７５Ｂ2、ＨＤＤコントローラ７６Ｂ2）は、グループＢを構成している。このグループＢは、３台のＨＤＤにより冗長構成（ｎ＋１冗長構成）が採られた１台のコンピュータ装置１０（第９図参照）に相当する。
グループＢにおいて、ＨＤＤ７２Ｂ1、ＨＤＤ７２Ｂ2およびＨＤＤ７２Ｂ3は、ＨＤＤコントローラ７６Ｂ2により読み書きが制御され、ＣＰＵ７５Ｂ2で取り扱う各種データを記憶する大容量記憶装置である。
すなわち、ＨＤＤ７２Ｂ1は、コネクタ７３1、プロセッサユニット７４1、コネクタ７７1、バックプレーン７８およびコネクタ７７2を介して、ＨＤＤコントローラ７６Ｂ2に接続されている。
また、ＨＤＤ７２Ｂ2は、コネクタ７３2を介して、ＨＤＤコントローラ７６Ｂ2に接続されている。また、ＨＤＤ７２Ｂ3は、コネクタ７３3、プロセッサユニット７４3、コネクタ７７3、バックプレーン７８およびコネクタ７７2を介して、ＨＤＤコントローラ７６Ｂ2に接続されている。
また、これらのＨＤＤ７２Ｂ1、ＨＤＤ７２Ｂ2およびＨＤＤ７２Ｂ3は、物理的に離れた記憶ユニット（記憶ユニット７１1、記憶ユニット７１2、記憶ユニット７１3）に分散実装されている。
同様にして、同図に（Ｃ）で記載された要素（ＨＤＤ７２Ｃ1、ＨＤＤ７２Ｃ2、ＨＤＤ７２Ｃ3、ＣＰＵ７５Ｃ3、ＨＤＤコントローラ７６Ｃ3）は、グループＣを構成している。このグループＣは、３台のＨＤＤにより冗長構成（ｎ＋１冗長構成）が採られた１台のコンピュータ装置１０（第９図参照）に相当する。
グループＣにおいて、ＨＤＤ７２Ｃ1、ＨＤＤ７２Ｃ2およびＨＤＤ７２Ｃ3は、ＨＤＤコントローラ７６Ｃ3により読み書きが制御され、ＣＰＵ７５Ｃ3で取り扱う各種データを記憶する大容量記憶装置である。
すなわち、ＨＤＤ７２Ｃ1は、コネクタ７３1、プロセッサユニット７４1、コネクタ７７1、バックプレーン７８およびコネクタ７７3を介して、ＨＤＤコントローラ７６Ｃ3に接続されている。
また、ＨＤＤ７２Ｃ2は、コネクタ７３2、プロセッサユニット７４2、コネクタ７７2、バックプレーン７８およびコネクタ７７3を介して、ＨＤＤコントローラ７６Ｃ3に接続されている。また、ＨＤＤ７２Ｃ3は、コネクタ７３3を介して、ＨＤＤコントローラ７６Ｃ3に接続されている。
また、これらのＨＤＤ７２Ｃ1、ＨＤＤ７２Ｃ2およびＨＤＤ７２Ｃ3は、物理的に離れた記憶ユニット（記憶ユニット７１1、記憶ユニット７１2、記憶ユニット７１3）に分散実装されている。
つぎに、第６図〜第８図を参照しつつ、実施の形態２における活性交換方法について説明する。以下では、第６図に示したように、ＨＤＤ７２Ａ2が故障した場合に、情報処理ユニット７０1、情報処理ユニット７０2および情報処理ユニット７０3の運用を停止させることなく、該ＨＤＤ７２Ａ2を活性交換する例について説明する。
第６図において、Ａグループにおける記憶ユニット７１2のＨＤＤ７２Ａ2が故障した場合には、冗長構成をなす他のＨＤＤ７２Ａ1（またはＨＤＤ７２Ａ3）によりデータのリカバリが行われるため、継続運用が可能となる。
ここで、Ａグループでは、ＨＤＤ７２Ａ2の故障により、ＨＤＤ７２Ａ2の活性交換が実施される。すなわち、第７図に示したように、記憶ユニット７１2が単体で取り外され、プロセッサユニット７４2と分離される。
この場合、Ａグループでは、ＨＤＤ７２Ａ1（またはＨＤＤ７２Ａ3）が現用として、ＣＰＵ７５Ａ1およびＨＤＤコントローラ７６Ａ1にアクセスされ、上記活性交換作業の影響を受けることなく、継続的に運用される。
同様にして、Ｂグループでも、ＨＤＤ７２Ｂ1（またはＨＤＤ７２Ｂ3）が現用として、ＣＰＵ７５Ｂ2およびＨＤＤコントローラ７６Ｂ2にアクセスされ、上記活性交換作業の影響を受けることなく、継続的に運用される。
同様にして、Ｃグループでも、ＨＤＤ７２Ｃ1（またはＨＤＤ７２Ｃ3）が現用として、ＣＰＵ７５Ｃ3およびＨＤＤコントローラ７６Ｃ3にアクセスされ、上記活性交換作業の影響を受けることなく、継続的に運用される。
また、引き抜かれた記憶ユニット７１2においては、故障しているＨＤＤ７２Ａ2が代替用のＨＤＤ７２Ａ2’と交換される。
そして、交換後、記憶ユニット７１2は、第８図に示したように、コネクタ７３2を介して、プロセッサユニット７４2に実装される。これにより、コンピュータ装置６０は、故障前の状態に復旧される。
以上説明したように、実施の形態２によれば、実施の形態１と同様の効果を奏する。
以上本発明にかかる実施の形態１および２について図面を参照して詳述してきたが、具体的な構成例はこれら実施の形態１および２に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
以上のように、本発明にかかるコンピュータ装置は、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置の活性交換に対して有用である。
１０ コンピュータ装置
１１ 筐体
１２1、１２2 スロット
１３1、１３2 ＨＤＤ（ハードディスク）
２１ 筐体
２２１〜２２n スロット
３０１〜３０n 情報処理ユニット
３１1 プリント基板
３２Ａ1、３２Ｂ1 ＨＤＤ
３３1 ＣＰＵ
３４1 ＨＤＤコントローラ
４０ コンピュータ装置
４１ バックプレーン
５０１、５０２ 情報処理ユニット
５１１、５１２ 記憶ユニット
５２Ａ１、５２Ｂ１、５２Ａ２、５２Ｂ２ ＨＤＤ
５３１、５３２ コネクタ
５４１，５４２ プロセッサユニット
５５Ａ１、５５Ｂ２ ＣＰＵ
５６Ａ１、５６Ｂ２ ＨＤＤコントローラ
５７１、５７２ コネクタ
６０ コンピュータ装置
７０１〜７０３ 情報処理ユニット
７１１〜７１３ 記憶ユニット
７２Ａ１〜７２Ａ３、７２Ｂ１〜７２Ｂ３、７２Ｃ１〜７２Ｃ３ ＨＤＤ
７３１〜７３３ コネクタ
７４１〜７４３ プロセッサユニット
７５Ａ１、７５Ｂ２、７５Ｃ３ ＣＰＵ
７６Ａ１、７６Ｂ２、７６Ｃ３ ＨＤＤコントローラ
７７１〜７７３ コネクタ
７８ バックプレーン

Claims (2)

  1. 各々が、処理部と、記憶装置を制御するコントローラとを有する複数の処理ユニットと、
    前記処理ユニットに対して着脱可能に接続される、複数の記憶装置を搭載する複数の記憶ユニットと、を備え、
    前記複数の記憶ユニットの各々は、前記処理ユニットの数に等しい数の記憶装置を搭載し、
    前記コントローラは、自身が搭載された処理ユニットに接続される記憶ユニットに搭載された記憶装置のいずれかと、他の処理ユニットに接続される記憶ユニットに搭載され且つ他のコントローラが制御しない記憶装置とを制御することを特徴とする、情報処理装置。
  2. 処理部と、記憶装置を制御するコントローラとを有する複数の処理ユニットと、
    前記処理ユニットに対して着脱可能に接統され、複数の記憶装置を搭載する複数の記憶ユニットと、
    前記複数の処理ユニットが着脱白在に接続されるバックプレーンと、を備え、
    前記コントローラは、自身が搭載された処理ユニットに接続される記憶ユニットに搭載された記憶装置のいずれかを制御するとともに、他の処理ユニットに接続される記憶ユニットに搭載され且つ他のコントローラが制御しない記憶装置を、前記バックプレーンを介して制御することを特徴とする、情報処理装置。
JP2009161210A 2009-07-07 2009-07-07 情報処理装置 Expired - Lifetime JP4797093B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009161210A JP4797093B2 (ja) 2009-07-07 2009-07-07 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009161210A JP4797093B2 (ja) 2009-07-07 2009-07-07 情報処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005507752A Division JP4812431B2 (ja) 2003-08-14 2003-08-14 コンピュータ装置

Publications (2)

Publication Number Publication Date
JP2009223920A true JP2009223920A (ja) 2009-10-01
JP4797093B2 JP4797093B2 (ja) 2011-10-19

Family

ID=41240552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009161210A Expired - Lifetime JP4797093B2 (ja) 2009-07-07 2009-07-07 情報処理装置

Country Status (1)

Country Link
JP (1) JP4797093B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334006A (ja) * 1992-06-04 1993-12-17 Mitsubishi Electric Corp 論理ボリュームシステム
JPH0844501A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd ディスクシステムとその製造方法
JPH08137631A (ja) * 1994-11-15 1996-05-31 Hitachi Ltd ディスクアレイ装置
JPH0916343A (ja) * 1995-06-30 1997-01-17 Toshiba Corp ディスクドライブシステム
JPH09204319A (ja) * 1996-01-29 1997-08-05 Nec Field Service Ltd オンラインデータ復旧システム
JP2003084922A (ja) * 2001-09-06 2003-03-20 Shigeki Iwamoto データ保存方法及び電子計算機

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334006A (ja) * 1992-06-04 1993-12-17 Mitsubishi Electric Corp 論理ボリュームシステム
JPH0844501A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd ディスクシステムとその製造方法
JPH08137631A (ja) * 1994-11-15 1996-05-31 Hitachi Ltd ディスクアレイ装置
JPH0916343A (ja) * 1995-06-30 1997-01-17 Toshiba Corp ディスクドライブシステム
JPH09204319A (ja) * 1996-01-29 1997-08-05 Nec Field Service Ltd オンラインデータ復旧システム
JP2003084922A (ja) * 2001-09-06 2003-03-20 Shigeki Iwamoto データ保存方法及び電子計算機

Also Published As

Publication number Publication date
JP4797093B2 (ja) 2011-10-19

Similar Documents

Publication Publication Date Title
JP5022803B2 (ja) 記憶制御装置
JP3264465B2 (ja) 記憶システム
TW201826909A (zh) 用於計算平台的模組化托架形式因子
US9645940B2 (en) Apparatus and method for accessing a non-volatile memory blade using multiple controllers in a non-volatile memory based storage device
EP1933325A2 (en) Storage controller
US20150134880A1 (en) Apparatus and method for routing information in a non-volatile memory-based storage device
JP2009211510A (ja) ディスクアレイ装置
JP2006215664A (ja) 記憶システム及びその電源制御方法、アダプタ装置及びその電源制御方法並びに記憶制御装置及びその制御方法
JP2017531856A (ja) アクティブストレージユニットおよびアレイ
JP2009301136A (ja) 電子装置、電子装置の電源投入方法及びプログラム
JP5147586B2 (ja) ストレージ装置及びその制御方法
US20210271623A1 (en) Data storage system with supplemental processing bus
JP4812431B2 (ja) コンピュータ装置
JP4797093B2 (ja) 情報処理装置
US20140304547A1 (en) Drive array apparatus, controller, data storage apparatus and method for rebuilding drive array
JP2007188421A (ja) 電源供給制御装置および電源供給制御方法
EP3069253A1 (en) Apparatus and method for routing information in a non-volatile memory-based storage device
KR100893342B1 (ko) 컴퓨터 장치 및 집합 서버 장치
KR100862935B1 (ko) 컴퓨터 장치 및 집합 서버 장치
WO2016006108A1 (ja) ストレージおよびその制御方法
JP2006268169A (ja) ディスクアレイシステム、ディスクアレイ装置、その電源制御方法
JP2003345530A (ja) 記憶システム
JP3547411B2 (ja) 記憶システム
JP2006172680A (ja) レイドストライピングハードディスク
JP2008134809A (ja) メモリ制御システム、メモリ制御装置、メモリ制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110801

R150 Certificate of patent or registration of utility model

Ref document number: 4797093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

EXPY Cancellation because of completion of term