JP2009217154A

JP2009217154A - Image display device

Info

Publication number: JP2009217154A
Application number: JP2008062834A
Authority: JP
Inventors: Mitsuyoshi Nakatani; 充良中谷
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2008-03-12
Filing date: 2008-03-12
Publication date: 2009-09-24

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image display device, reducing the time required for display by shortening the time for fetching a change in Vth of a transistor for driving a TFT, which changes depending on conditions such as a driving current and a driving time. <P>SOLUTION: The image display device includes a Vth compensating nonvolatile memory, a data transfer mechanism for transferring data from the Vth compensating nonvolatile memory to a Vth compensating memory in starting a system, and a data transfer mechanism for reading Vth data from an organic EL display at the system end, and transferring the same to the Vth compensating nonvolatile memory. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、有機ＥＬ素子を使用した画像表示装置に係り、有機ＥＬ素子ディスプレイの特性変化を補正する駆動回路を有する画像表示装置に関する。 The present invention relates to an image display apparatus using an organic EL element, and more particularly to an image display apparatus having a drive circuit that corrects a change in characteristics of an organic EL element display.

有機ＥＬディスプレイの駆動方式において、画素毎駆動するアクティブマトリクス駆動方式では、ＴＦＴ（Thin Film Transistor）が使用されることが多い。このＴＦＴには、アモルファスＴＦＴと呼ばれるものがあり、安価に製造できるため、大画面の液晶ディスプレイ等で、多く使用されている。 In an organic EL display driving method, a TFT (Thin Film Transistor) is often used in an active matrix driving method in which each pixel is driven. Some of these TFTs are called amorphous TFTs and can be manufactured at low cost, so they are often used in large-screen liquid crystal displays and the like.

有機ＥＬディスプレイについて、アモルファスＴＦＴを使用してアクティブマトリクス駆動方式を実現する際に課題となるのは、ＴＦＴを構成するトランジスタのＶｔｈ（閾値電圧）の変化（Ｖｔｈシフトとも呼ばれる）である。これは駆動電流や駆動時間等の条件によりＴＦＴのＶｔｈ特性が変化することである。この現象は、非特許文献１に記載されているように、広く知られている。またこの現象の対策としては各種の方式が知られている。例えば、特許文献１には、ＯＬＥＤ素子駆動トランジスタの駆動モードと測定モードを指定し、測定モードにおいて駆動トランジスタの特性を示す被測定データを取得して補正データをメモリに記憶し、駆動モードにおいて、補正データに基づいて階調データを補正して駆動する発明が記載されている。 Regarding an organic EL display, a problem in realizing an active matrix driving method using an amorphous TFT is a change in Vth (threshold voltage) (also referred to as a Vth shift) of a transistor constituting the TFT. This is because the Vth characteristic of the TFT changes depending on conditions such as the drive current and drive time. This phenomenon is widely known as described in Non-Patent Document 1. Various methods are known as countermeasures against this phenomenon. For example, Patent Document 1 specifies a driving mode and a measurement mode of an OLED element driving transistor, acquires measured data indicating characteristics of the driving transistor in the measurement mode, stores correction data in a memory, and in the driving mode, An invention is described in which gradation data is corrected based on the correction data for driving.

従来技術による画像表示装置を含むシステム９００を図１８に示し、その動作を以下に示す。
システム９００は、有機ＥＬディスプレイ１０１と、ソースドライバ１０２と、ゲートドライバ１０３と、Ｖｔｈ補償回路１０４と、フレームメモリ１０９と、ＭＰＵ１１０と、フラッシュメモリ１１１と、ＲＡＭ１１２と、システムバス１１３とを備え、Ｖｔｈ補償回路１０４は、Ｖｔｈ補償メモリ１０５と、加算器１０７と、Ｖｔｈ補償制御回路１０８とを備える。 A system 900 including an image display device according to the prior art is shown in FIG.
The system 900 includes an organic EL display 101, a source driver 102, a gate driver 103, a Vth compensation circuit 104, a frame memory 109, an MPU 110, a flash memory 111, a RAM 112, and a system bus 113. The compensation circuit 104 includes a Vth compensation memory 105, an adder 107, and a Vth compensation control circuit 108.

図１９は、図１８に示すシステム９００のＶｔｈ補償データの取り込み動作を説明する図である。
図１９に示すように、Ｖｔｈ補償回路１０４は、有機ＥＬディスプレイ１０１のＶｔｈの変化を知るために、ソースドライバ１０２と、ゲートドライバ１０３とを制御し、測定対象となる画素の行をゲートドライバ１０３で選択し、その行の画素のＶｔｈをソースドライバ１０２で取り込み、取り込んだデータをＡＤコンバータで量子化し、Ｖｔｈ補償回路１０４のＶｔｈ補償メモリ１０５に補償データ（以下Ｖｔｈデータとする。）として記憶させる。 FIG. 19 is a diagram for explaining the Vth compensation data capturing operation of system 900 shown in FIG.
As shown in FIG. 19, the Vth compensation circuit 104 controls the source driver 102 and the gate driver 103 to know the change in Vth of the organic EL display 101, and sets the row of the pixel to be measured to the gate driver 103. The Vth of the pixel in the row is captured by the source driver 102, the captured data is quantized by the AD converter, and stored in the Vth compensation memory 105 of the Vth compensation circuit 104 as compensation data (hereinafter referred to as Vth data). .

ここで、Ｖｔｈ補償メモリ１０５に記憶するＶｔｈデータとしては、表示の際にＶｔｈ補償制御回路１０８で演算された結果に対応する内容に変更したデータとしてもよい。具体的には、例えば事前に知りえた有機ＥＬディスプレイ１０１を駆動するＤＡコンバータの特性のバラツキや、配線抵抗の特性のバラツキ等の、Ｖｔｈ以外の補正情報をＭＰＵ１１０で加味したものを設定することもできる。 Here, the Vth data stored in the Vth compensation memory 105 may be data changed to the content corresponding to the result calculated by the Vth compensation control circuit 108 at the time of display. Specifically, for example, the MPU 110 may be set with correction information other than Vth, such as variations in characteristics of DA converters that drive the organic EL display 101 known in advance and variations in wiring resistance characteristics. it can.

図２０は、図１８に示すシステム９００のＶｔｈ補償データを使用して画像を表示する動作を説明する図である。
図２０に示すように、Ｖｔｈ補償制御回路１０８は、フレームメモリ１０９の画素データと、Ｖｔｈ補償メモリ１０５に記憶された上記画素データに対応する画素のＶｔｈデータとを加算器１０７で加算して、駆動信号としてソースドライバ１０２に送信し、その画素に対応する行を選択するようにゲートドライバ１０３にも信号を送信する。このように画素データに、Ｖｔｈ補償メモリ１０５に記憶された画素毎のＶｔｈデータを加算することにより、Ｖｔｈ変動が相殺され、Ｖｔｈ補償した画像の表示を行うことができる。 FIG. 20 is a diagram for explaining an operation of displaying an image using the Vth compensation data of the system 900 shown in FIG.
As shown in FIG. 20, the Vth compensation control circuit 108 adds the pixel data of the frame memory 109 and the Vth data of the pixel corresponding to the pixel data stored in the Vth compensation memory 105 by the adder 107, A signal is transmitted to the source driver 102 as a drive signal, and a signal is also transmitted to the gate driver 103 so as to select a row corresponding to the pixel. In this way, by adding the Vth data for each pixel stored in the Vth compensation memory 105 to the pixel data, the Vth variation is canceled out, and a Vth compensated image can be displayed.

なお、アクティブマトリクス駆動方式では、画素は継続的に発光している。画像表示装置は、一定のフレームレート（1秒間に６０フレームや１２０フレームなどが多い。）で画像を更新、つまり新しい画像で上書きをしている。静止画像の場合でも、このフレームレートで上書きされている。動画像の表示では、新しい画像が次々更新されて表示されるので人間の目には動画として認識される。 In the active matrix driving method, the pixels emit light continuously. The image display device updates an image at a constant frame rate (there are many 60 frames or 120 frames per second), that is, overwrites with a new image. Even in the case of a still image, it is overwritten at this frame rate. In displaying moving images, new images are updated and displayed one after another, so that they are recognized as moving images by human eyes.

特開２００７−２５６７３３号公報（段落００２５〜００２７等）JP 2007-256733 A (paragraphs 0025 to 0027, etc.) ＳＩＤ０６ＤＩＧＥＳＴＰ．１５４７〜Ｐ．１５５０SID 06 DIGEST P.M. 1547-P. 1550

以上に述べたＶｔｈ補正回路は、電源投入時やシステムの起動時にＶｔｈデータを取り込み、Ｖｔｈ補償メモリ１０５に設定して、表示する必要がある。図２１にそのフローを示す。図２１に示すように、従来のシステムでは、電源投入（ステップＳ１００１）後、Ｖｔｈをリードし（ステップＳ１００２）、ＶｔｈデータをＶｔｈ補償メモリにライトし（ステップＳ１００３）、この動作を全ての画素について繰り返し（ステップＳ１００４、ステップＳ１００６）、その後画像を表示する（ステップＳ１００５）。従って、画像を表示する際にＶｔｈ補償データを読取りＶｔｈ補償メモリ１０５へ書き込む時間が必要であるため、画像を表示するまでに時間がかかるという課題があった。 The Vth correction circuit described above needs to capture Vth data when the power is turned on or when the system is started, set it in the Vth compensation memory 105, and display it. FIG. 21 shows the flow. As shown in FIG. 21, in the conventional system, after power-on (step S1001), Vth is read (step S1002), Vth data is written to the Vth compensation memory (step S1003), and this operation is performed for all pixels. Repeat (step S1004, step S1006), and then display an image (step S1005). Therefore, when displaying an image, it takes time to read the Vth compensation data and write it to the Vth compensation memory 105, so that it takes time to display the image.

例えば、表示画素が２４０ＲＧＢ×３２０のディスプレイにおいて、各サブピクセル（Ｒ、Ｇ、Ｂ画素のそれぞれ）のデータ取得に１０μｓ程度必要な場合には、Ｖｔｈデータを読み取る時間として、２４０×３×３２０×１０μｓ＝２３０４ｍｓの時間が必要となるため、その分画像の表示が遅れるという問題があった。 For example, in a display with 240 RGB × 320 display pixels, if it takes about 10 μs to acquire data of each sub-pixel (R, G, and B pixels), the time for reading Vth data is 240 × 3 × 320 × Since a time of 10 μs = 2304 ms is required, there is a problem that image display is delayed by that amount.

上記課題を解決するために、本発明は、
１）Ｖｔｈ補償不揮発メモリ
２）システム起動時に、Ｖｔｈ補償不揮発メモリからＶｔｈ補償メモリへのデータ転送機構
３）システム終了時に、有機ＥＬディスプレイからＶｔｈデータを取り込み、Ｖｔｈ補償不揮発メモリへのデータ転送機構
の手段を備えることを特徴とする。 In order to solve the above problems, the present invention provides:
1) Vth compensation nonvolatile memory 2) Data transfer mechanism from Vth compensation nonvolatile memory to Vth compensation memory at system startup 3) Data transfer mechanism to Vth compensation nonvolatile memory by fetching Vth data from organic EL display at system termination Means are provided.

これにより、表示装置の起動時（システム起動時）には、Ｖｔｈ補償不揮発メモリのデータが読み取られ、Ｖｔｈ補償メモリに書き込まれ、表示装置の稼動時には、Ｖｔｈ補償メモリとフレームメモリの画像データに基づいて表示が行われ、表示装置の終了時（電源断、システムダウン時）には、Ｖｔｈデータが取り込まれ、Ｖｔｈ補償不揮発メモリに格納されるという作用をもたらす。 Thereby, when the display device is started (system startup), the data in the Vth compensation nonvolatile memory is read and written to the Vth compensation memory, and when the display device is in operation, it is based on the image data in the Vth compensation memory and the frame memory. When the display device is terminated (when the power is turned off or the system is down), Vth data is fetched and stored in the Vth compensation nonvolatile memory.

本発明によれば、システム起動時に事前に取得していた、Ｖｔｈデータを利用することにより、表示までの時間を短縮することができ、また、システム終了時にＶｔｈデータを取り込むことにより、駆動時間に応じて劣化するＶｔｈデータの最新の特性を取得することが可能となり、また、上記の最新の特性データを不揮発性メモリに保持することにより、次回システム起動時までそのデータが蓄積されており、有効に活用できるという優れた効果を奏する。 According to the present invention, the time to display can be shortened by using the Vth data acquired in advance at the time of system startup, and the drive time can be reduced by taking in the Vth data at the end of the system. It is possible to acquire the latest characteristics of Vth data that deteriorates accordingly, and by holding the above-mentioned latest characteristics data in the non-volatile memory, the data is accumulated until the next system startup and is effective. It has an excellent effect of being able to be used.

以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の第1の実施形態による画像表示装置の一例としてシステム１００の構成を示す図である。システム１００は、有機ＥＬディスプレイ１０１と、ソースドライバ１０２と、ゲートドライバ１０３と、Ｖｔｈ補償回路１０４と、フレームメモリ１０９と、ＭＰＵ１１０と、フラッシュメモリ１１１と、ＲＡＭ１１２と、システムバス１１３とを備え、Ｖｔｈ補償回路１０４は、Ｖｔｈ補償メモリ１０５と、Ｖｔｈ補償不揮発メモリ１０６と、加算器１０７と、Ｖｔｈ補償制御回路１０８とを備える。Ｖｔｈ補償制御回路１０８は、Ｖｔｈ補償回路１０４の内部にあり、各種の動作（メモリの読出し、書込みなど）を実現する上でＶｔｈ補償メモリ１０５やＶｔｈ補償不揮発メモリ１０６などのハードウェアを制御する信号（例えば、メモリ選択信号、読み出し信号、書込み信号）などや加算器１０７に加算を実行させる制御信号などを、動作に応じて発生させる。また、Ｖｔｈ補償回路１０４の出力は、ソースドライバ１０２及びゲートドライバ１０３に送信され、これにより有機ＥＬディスプレイ１０１が駆動される。 Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a diagram showing a configuration of a system 100 as an example of an image display apparatus according to the first embodiment of the present invention. The system 100 includes an organic EL display 101, a source driver 102, a gate driver 103, a Vth compensation circuit 104, a frame memory 109, an MPU 110, a flash memory 111, a RAM 112, and a system bus 113. The compensation circuit 104 includes a Vth compensation memory 105, a Vth compensation nonvolatile memory 106, an adder 107, and a Vth compensation control circuit 108. The Vth compensation control circuit 108 is a signal that controls the hardware such as the Vth compensation memory 105 and the Vth compensation non-volatile memory 106 in order to realize various operations (memory read, write, etc.) inside the Vth compensation circuit 104. (For example, a memory selection signal, a read signal, a write signal) and a control signal for causing the adder 107 to perform addition are generated according to the operation. The output of the Vth compensation circuit 104 is transmitted to the source driver 102 and the gate driver 103, thereby driving the organic EL display 101.

図２は、本発明の第１の実施形態におけるＶｔｈ補償を実現するための回路構成例２００を示す図であり、図３は、有機ＥＬディスプレイ１０１が図２に示す回路を複数並べて構成されることを示す図である。
図２において、回路構成例２００は、ソースドライバ１０２と、サブピクセル回路２１０とを備える。サブピクセル回路２１０は、有機ＥＬ素子２１１と、Ｖｔｈの補償の対象となる駆動トランジスタ２１２と、コンデンサ２１３とを備えている。このサブピクセル回路２１０には、駆動電源ライン２２１、ゲート信号１２２２、ゲート信号２２２３、ソース信号２２４が入力される構造になっている。またソースドライバ１０２は、プリチャージ回路２０１と、ＤＡコンバータ２０２と、ＡＤコンバータ２０３とを備えている。 FIG. 2 is a diagram showing a circuit configuration example 200 for realizing Vth compensation in the first embodiment of the present invention, and FIG. 3 is a diagram in which the organic EL display 101 is configured by arranging a plurality of circuits shown in FIG. FIG.
In FIG. 2, the circuit configuration example 200 includes a source driver 102 and a subpixel circuit 210. The subpixel circuit 210 includes an organic EL element 211, a drive transistor 212 that is a target for Vth compensation, and a capacitor 213. The subpixel circuit 210 has a structure in which a drive power supply line 221, a gate signal 1 222, a gate signal 2 223, and a source signal 224 are input. The source driver 102 includes a precharge circuit 201, a DA converter 202, and an AD converter 203.

図４は、サブピクセル回路２１０におけるＶｔｈ特性の取り込み時のタイミングチャートを示す図である。
図４において、プリチャージ区間４０１でプリチャージ回路２０１からサブピクセル回路２１０を駆動し、コンデンサ２１３にチャージを行う。この時、ゲート信号１２２２及びゲート信号２２２３は有効（Highレベル）にされる。次にディスチャージ区間４０２においてゲート信号１２２２を無効（Lowレベル）にし、コンデンサ２１３を放電させる。その後Ｖｔｈ補償電圧計測区間４０３において、ゲート信号１２２２を有効にし、Ｖｔｈ補償電圧４０４を取り込む。 FIG. 4 is a diagram showing a timing chart at the time of taking in the Vth characteristic in the subpixel circuit 210.
In FIG. 4, the subpixel circuit 210 is driven from the precharge circuit 201 in the precharge section 401 to charge the capacitor 213. At this time, the gate signal 1 222 and the gate signal 2 223 are made valid (High level). Next, in the discharge section 402, the gate signal 1 222 is disabled (Low level), and the capacitor 213 is discharged. Thereafter, in the Vth compensation voltage measurement section 403, the gate signal 1 222 is validated and the Vth compensation voltage 404 is captured.

なお、通常の表示（画像データの更新）時には、ゲート信号２２２３は有効にせず、駆動回路をゲート信号１２２２により駆動する。このタイミングチャートを図５に示す。
図５において、表示時における有機ＥＬトランジスタ１０１のゲートソース間電圧Ｖｇｓ２１４は、Ｖｔｈ補償電圧４０４に相当するＶｔｈ補償メモリ１０５のデータと、画像電圧５０２に相当するフレームメモリ１０９から得られる画像情報を加算器１０７において加算し、その結果をＤＡコンバータ２０２で電圧としたものである。 Note that the gate signal 2 223 is not validated during normal display (image data update), and the drive circuit is driven by the gate signal 1 222. This timing chart is shown in FIG.
In FIG. 5, the gate-source voltage Vgs 214 of the organic EL transistor 101 at the time of display is obtained by adding the data of the Vth compensation memory 105 corresponding to the Vth compensation voltage 404 and the image information obtained from the frame memory 109 corresponding to the image voltage 502. The result is added by the converter 107 and converted into a voltage by the DA converter 202.

以上のように構成されたシステムにおけるＶｔｈ補償データ取得のフローチャートを図６に示し、上述の構成を詳細にして示すシステム７００の部分構成図を図７に示す。
システム７００は、フレームメモリデータバッファ７１１と、表示アドレス発生器７１２と、アドレスバス７２１と、データバス７２２とを備え、Ｖｔｈ補償回路１０４は、Ｖｔｈ補償メモリアドレスバッファ７０１と、Ｖｔｈ補償メモリデータバッファ７０２と、Ｖｔｈ補償不揮発メモリアドレスバッファ７０３と、Ｖｔｈ補償不揮発メモリデータバッファ７０４と、アドレスバッファ７０５と、データバッファ７０６とを備える。その他の構成は、図１に示すシステム１００と同じである。このシステム７００を参照して、以下に本実施形態の動作を説明する。 FIG. 6 shows a flowchart of Vth compensation data acquisition in the system configured as described above, and FIG. 7 shows a partial configuration diagram of a system 700 showing the above configuration in detail.
The system 700 includes a frame memory data buffer 711, a display address generator 712, an address bus 721, and a data bus 722. The Vth compensation circuit 104 includes a Vth compensation memory address buffer 701 and a Vth compensation memory data buffer 702. A Vth compensation nonvolatile memory address buffer 703, a Vth compensation nonvolatile memory data buffer 704, an address buffer 705, and a data buffer 706. Other configurations are the same as those of the system 100 shown in FIG. The operation of this embodiment will be described below with reference to this system 700.

１）画像表示装置のシステム起動時
（１）ＭＰＵ１１０は、アドレスバッファ７０５とＶｔｈ補償不揮発メモリアドレスバッファ７０３とを介して、Ｖｔｈ不揮発性メモリ１０６に制御信号を送信してアドレスを指定し、Ｖｔｈ補償不揮発メモリデータバッファ７０４とデータバッファ７０６とを介してＶｔｈ補償不揮発メモリ１０６のデータを読み込む。その動作を図８に示す。この場合、システム終了時にＶｔｈ補償不揮発メモリ１０６に、各画素の駆動条件を変更するための補正データであるＶｔｈデータが格納されているため、ＭＰＵ１１０はＶｔｈ補償メモリ１０５ではなく、Ｖｔｈ補償不揮発メモリ１０６からＶｔｈデータを読み込む。 1) At the time of system startup of the image display apparatus (1) The MPU 110 transmits a control signal to the Vth nonvolatile memory 106 via the address buffer 705 and the Vth compensation nonvolatile memory address buffer 703 to specify an address, and Vth compensation Data in the Vth compensation nonvolatile memory 106 is read through the nonvolatile memory data buffer 704 and the data buffer 706. The operation is shown in FIG. In this case, since Vth data, which is correction data for changing the driving conditions of each pixel, is stored in the Vth compensation nonvolatile memory 106 at the time of system termination, the MPU 110 is not the Vth compensation memory 105 but the Vth compensation nonvolatile memory 106. Read Vth data.

（２）（１）においてＭＰＵ１１０に読み込まれたＶｔｈデータは、Ｖｔｈ補償メモリ１０５の所定のアドレスに書き込まれる。このときＭＰＵ１１０は、アドレスバッファ７０５とＶｔｈ補償メモリアドレスバッファ７０１とを介して、Ｖｔｈ補償メモリ１０５に制御信号を送信してアドレスを指定し、データバッファ７０６とＶｔｈ補償メモリデータバッファ７０２とを介して、読み込まれたＶｔｈデータをＶｔｈ補償メモリ１０５に書き込む。その動作を図９に示す。
以上の（１）と（２）の動作は、全画素分のデータに対して実施されるまで繰り返し行われる。 (2) The Vth data read into the MPU 110 in (1) is written at a predetermined address in the Vth compensation memory 105. At this time, the MPU 110 transmits a control signal to the Vth compensation memory 105 via the address buffer 705 and the Vth compensation memory address buffer 701 to specify an address, and passes through the data buffer 706 and the Vth compensation memory data buffer 702. The read Vth data is written into the Vth compensation memory 105. The operation is shown in FIG.
The above operations (1) and (2) are repeated until they are performed on the data for all pixels.

２）画像表示装置の稼動時
（１）表示アドレス発生器７１２からのアドレス情報に基づき、フレームメモリ１０９から表示情報のデータが出力される。一方同一のアドレス情報からＶｔｈ補償メモリ１０５のＶｔｈデータが読み出される。表示情報のデータは、フレームメモリデータバッファ７１１を介して、加算器１０７に送信され、上述のＶｔｈデータと加算され、ソースドライバ１０２へ送信され、この加算結果に基づき表示が行われる。この表示時のデータフローを図１０に示す。 2) When the image display device is in operation (1) Based on the address information from the display address generator 712, display information data is output from the frame memory 109. On the other hand, the Vth data of the Vth compensation memory 105 is read from the same address information. The display information data is transmitted to the adder 107 via the frame memory data buffer 711, added to the above-described Vth data, transmitted to the source driver 102, and displayed based on the addition result. The data flow at the time of display is shown in FIG.

３）画像表示装置のシステム終了時（電源オフ時も含む）
（１）ＭＰＵ１１０は、有機ＥＬディスプレイ１０１からソースドライバ１０２とデータバッファ７０６とを介してＶｔｈデータを取り込む。この動作を図１１に示す。また、この動作は図６のステップＳ６０１、Ｓ６０２に対応する。 3) When the image display system ends (including when the power is turned off)
(1) The MPU 110 takes in Vth data from the organic EL display 101 via the source driver 102 and the data buffer 706. This operation is shown in FIG. This operation corresponds to steps S601 and S602 in FIG.

（２）（１）でＭＰＵ１１０に取り込まれたＶｔｈデータは、Ｖｔｈ補償不揮発メモリ１０６の所定のアドレスに書き込まれる。このときＭＰＵ１１０は、アドレスバッファ７０５とＶｔｈ補償不揮発メモリアドレスバッファ７０３とを介して、Ｖｔｈ不揮発性メモリ１０６に制御信号を送信してアドレスを指定し、データバッファ７０６とＶｔｈ補償不揮発メモリデータバッファ７０４とを介してＶｔｈデータをＶｔｈ補償不揮発メモリ１０６の所定のアドレスに書き込む。ここで、Ｖｔｈ補償不揮発メモリ１０６書き込まれるＶｔｈデータとしては、表示の際にＶｔｈ補償制御回路１０８で演算された結果に対応する内容に変更したデータとしてもよい。具体的には、例えば事前に知りえた有機ＥＬディスプレイ１０１を駆動するＤＡコンバータの特性のバラツキや、配線抵抗の特性のバラツキ等の、Ｖｔｈ以外の補正情報をＭＰＵ１１０で加味したものを設定することもできる。この動作を図１２に示す。また、この動作は図６のステップＳ６０３に対応する。
以上の（１）と（２）の動作は、全画素に対して実施されるまで繰り返し行われる。この動作は、図６のステップＳ６０４〜Ｓ６０６に対応する。 (2) The Vth data taken into the MPU 110 in (1) is written to a predetermined address in the Vth compensation nonvolatile memory 106. At this time, the MPU 110 transmits a control signal to the Vth nonvolatile memory 106 via the address buffer 705 and the Vth compensation nonvolatile memory address buffer 703 to specify an address, and the data buffer 706 and the Vth compensation nonvolatile memory data buffer 704 Vth data is written to a predetermined address of the Vth compensation nonvolatile memory 106 via Here, the Vth data written to the Vth compensation nonvolatile memory 106 may be data changed to the content corresponding to the result calculated by the Vth compensation control circuit 108 at the time of display. Specifically, for example, the MPU 110 may be set with correction information other than Vth, such as variations in characteristics of DA converters that drive the organic EL display 101 known in advance and variations in wiring resistance characteristics. it can. This operation is shown in FIG. This operation corresponds to step S603 in FIG.
The above operations (1) and (2) are repeated until they are performed on all pixels. This operation corresponds to steps S604 to S606 in FIG.

以上のように本実施形態によれば、システム起動時にＶｔｈ補償不揮発メモリ１０６のデータを読み込むことにより、起動時にＶｔｈデータを取り込むことなしに表示することができるので、起動時の表示までの時間を短縮することができる。 As described above, according to the present embodiment, by reading the data of the Vth compensation nonvolatile memory 106 at the time of starting the system, it is possible to display without taking in the Vth data at the time of starting. It can be shortened.

次に本発明の第２の実施形態を、図１３乃至図１７に示すシステム８００を参照して説明する。
本実施形態のシステム８００は、Ｖｔｈ補償回路１０４の中にＤＭＡ（Direct Memory Access）制御回路８０１を備えている。その他の構成は、第１の実施形態のシステム７００と同じ構成である。本実施形態のシステム８００は、ＤＭＡ制御回路８０１を備えることにより、システム起動時のメモリ読み取り及び書き込み動作の速度を速くすることができる。以下に本実施形態の動作を説明する。 Next, a second embodiment of the present invention will be described with reference to a system 800 shown in FIGS.
The system 800 of this embodiment includes a DMA (Direct Memory Access) control circuit 801 in the Vth compensation circuit 104. Other configurations are the same as those of the system 700 of the first embodiment. By providing the DMA control circuit 801, the system 800 of this embodiment can increase the speed of memory read and write operations when the system is activated. The operation of this embodiment will be described below.

１）画像表示装置の起動時（システム起動時）
（１）ＭＰＵ１１０からの指示に基づき、ＤＭＡ制御回路８０１は、Ｖｔｈ補償不揮発メモリ１０６のＶｔｈデータを読み込む。このときＤＭＡ制御回路８０１は、アドレスバッファ７０５とＶｔｈ補償不揮発メモリアドレスバッファ７０３とを介して、Ｖｔｈ不揮発性メモリ１０６に制御信号を送信してアドレスを指定し、Ｖｔｈ補償不揮発メモリデータバッファ７０４とデータバッファ７０６とを介してＶｔｈ補償不揮発メモリ１０６のデータを読み込む。その動作を図１３に示す。 1) When the image display device starts up (when the system starts up)
(1) Based on an instruction from the MPU 110, the DMA control circuit 801 reads Vth data in the Vth compensation nonvolatile memory 106. At this time, the DMA control circuit 801 transmits a control signal to the Vth nonvolatile memory 106 via the address buffer 705 and the Vth compensation nonvolatile memory address buffer 703 to specify an address, and the Vth compensation nonvolatile memory data buffer 704 and the data Data in the Vth compensation nonvolatile memory 106 is read through the buffer 706. The operation is shown in FIG.

（２）（１）でＤＭＡ制御回路８０１に読み込まれたＶｔｈデータは、Ｖｔｈ補償メモリ１０５の所定のアドレスに書き込まれる。このときＤＭＡ制御回路８０１は、アドレスバッファ７０５とＶｔｈ補償メモリアドレスバッファ７０１とを介して、Ｖｔｈ補償メモリ１０５に制御信号を送信してアドレスを指定し、データバッファ７０６とＶｔｈ補償メモリデータバッファ７０２とを介して、読み込まれたＶｔｈデータをＶｔｈ補償メモリ１０５に書き込む。この動作を図１４に示す。
以上の（１）と（２）の動作は、全画素分のデータに対して実施されるまで繰り返し行われる。 (2) The Vth data read into the DMA control circuit 801 in (1) is written to a predetermined address in the Vth compensation memory 105. At this time, the DMA control circuit 801 transmits a control signal to the Vth compensation memory 105 via the address buffer 705 and the Vth compensation memory address buffer 701 to specify an address, and the data buffer 706 and the Vth compensation memory data buffer 702 Then, the read Vth data is written into the Vth compensation memory 105. This operation is shown in FIG.
The above operations (1) and (2) are repeated until they are performed on the data for all pixels.

２）画像表示装置の稼動時
（１）表示アドレス発生器７１２からのアドレス情報に基づき、フレームメモリ１０９から表示情報のデータが出力される。一方同一のアドレス情報からＶｔｈ補償メモリ１０５のＶｔｈデータが読み出される。表示情報のデータは、フレームメモリデータバッファ７１１を介して、加算器１０７に送信され、上述のＶｔｈデータと加算され、ソースドライバ１０２へ送信され、この加算結果に基づき表示が行われる。この表示時のデータフローを図１５に示す。 2) When the image display device is in operation (1) Based on the address information from the display address generator 712, display information data is output from the frame memory 109. On the other hand, the Vth data of the Vth compensation memory 105 is read from the same address information. The display information data is transmitted to the adder 107 via the frame memory data buffer 711, added to the above-described Vth data, transmitted to the source driver 102, and displayed based on the addition result. The data flow at the time of this display is shown in FIG.

３）画像表示装置の終了時（電源断、システムダウン時）
（１）ＭＰＵ１１０は、有機ＥＬディスプレイ１０１からソースドライバ１０２とデータバッファ７０６とＤＭＡ制御回路８０１とを介してＶｔｈデータを取り込む。この動作を図１６に示す。
（２）（１）でＭＰＵ１１０に取り込まれたＶｔｈデータは、Ｖｔｈ補償不揮発メモリ１０６の所定のアドレスに書き込まれる。このときＭＰＵ１１０は、ＤＭＡ制御回路８０１とアドレスバッファ７０５とＶｔｈ補償不揮発メモリアドレスバッファ７０３とを介して、Ｖｔｈ不揮発性メモリ１０６に制御信号を送信してアドレスを指定し、ＤＭＡ制御回路８０１とデータバッファ７０６とＶｔｈ補償不揮発メモリデータバッファ７０４とを介してＶｔｈデータをＶｔｈ補償不揮発メモリ１０６の所定のアドレスに書き込む。この動作を図１７に示す。
以上の（１）と（２）の動作は、全画素に対して実施されるまで繰り返し行われる。 3) When the image display device is finished (when the power is turned off or the system is down)
(1) The MPU 110 captures Vth data from the organic EL display 101 via the source driver 102, the data buffer 706, and the DMA control circuit 801. This operation is shown in FIG.
(2) The Vth data taken into the MPU 110 in (1) is written to a predetermined address in the Vth compensation nonvolatile memory 106. At this time, the MPU 110 transmits a control signal to the Vth non-volatile memory 106 via the DMA control circuit 801, the address buffer 705, and the Vth compensation non-volatile memory address buffer 703 to specify an address, and the DMA control circuit 801 and the data buffer The Vth data is written to a predetermined address of the Vth compensation nonvolatile memory 106 via 706 and the Vth compensation nonvolatile memory data buffer 704. This operation is shown in FIG.
The above operations (1) and (2) are repeated until they are performed on all pixels.

以上のように、本実施形態によれば、第１の実施形態と同様に、システム起動時にＶｔｈ補償不揮発メモリ１０６のデータを読み込むことにより、起動時に補正データを取り込むことなしに表示することができるので、起動時の表示までの時間を短縮することができる。 As described above, according to the present embodiment, similarly to the first embodiment, by reading the data of the Vth compensation nonvolatile memory 106 at the time of system startup, it is possible to display without fetching correction data at the time of startup. Therefore, it is possible to shorten the time until display at the time of startup.

さらに、ＤＭＡ制御回路８０１を備える構成を採用することにより、１）項に示すシステム起動時の動作において、ＤＭＡ制御回路８０２のデータの転送がＭＰＵに比べて２倍以上速いため、起動時の表示までの時間をより一層短縮することができる。 Further, by adopting a configuration including the DMA control circuit 801, the data transfer of the DMA control circuit 802 is twice or more faster than the MPU in the system start-up operation described in the section 1). Can be further shortened.

以上のように本発明によれば、システム起動時に事前に取得していた、Ｖｔｈデータを利用することにより、表示までの時間を短縮することができる。また、システム終了時にＶｔｈデータを取り込むことにより、駆動時間に応じて劣化するＶｔｈデータの最新の特性を取得することが可能になる。また、上記の最新の特性データを不揮発性メモリに保持することにより、次回システム起動時までそのデータが蓄積されており、有効に活用できる。 As described above, according to the present invention, the time until display can be shortened by using the Vth data acquired in advance when the system is started. In addition, by acquiring Vth data when the system is terminated, it is possible to acquire the latest characteristics of Vth data that deteriorates according to the driving time. Further, by holding the above-mentioned latest characteristic data in the nonvolatile memory, the data is accumulated until the next system startup, and can be used effectively.

本発明の第1の実施形態による画像表示装置の一例としてシステム１００の構成を示す図である。1 is a diagram showing a configuration of a system 100 as an example of an image display device according to a first embodiment of the present invention. 本発明の第１の実施形態におけるＶｔｈ補償を実現するための回路構成例を示す図である。It is a figure which shows the example of a circuit structure for implement | achieving Vth compensation in the 1st Embodiment of this invention. 図２に示す回路を複数並べて、有機ＥＬディスプレイが構成されることを示す図である。FIG. 3 is a diagram showing that an organic EL display is configured by arranging a plurality of circuits shown in FIG. 2. 図２に示す回路における、Ｖｔｈ特性の取り込み時のタイミングチャートを示す図である。FIG. 3 is a timing chart at the time of taking in Vth characteristics in the circuit shown in FIG. 2. 図２に示す回路における、表示時のタイミングチャートを示す図である。FIG. 3 is a diagram showing a timing chart during display in the circuit shown in FIG. 2. 本発明の画像表示装置におけるＶｔｈ補償データ取得のフローチャートを示す図である。It is a figure which shows the flowchart of Vth compensation data acquisition in the image display apparatus of this invention. 図１に示すシステム１００を詳細にして示すシステム７００の部分構成図である。FIG. 2 is a partial configuration diagram of a system 700 showing the system 100 shown in FIG. 1 in detail. 図７に示すシステム７００のシステム起動時におけるＶｔｈ補償不揮発性メモリからのＶｔｈデータの読み出し動作を示す図である。It is a figure which shows the read-out operation | movement of the Vth data from the Vth compensation non-volatile memory at the time of system starting of the system 700 shown in FIG. 図７に示すシステム７００のシステム起動時におけるＶｔｈデータのＶｔｈ補償メモリへの書き込み動作を示す図である。It is a figure which shows the write-in operation | movement to the Vth compensation memory at the time of system starting of the system 700 shown in FIG. 図７に示すシステム７００の表示時におけるデータフローを説明する図である。It is a figure explaining the data flow at the time of the display of the system 700 shown in FIG. 図７に示すシステム７００のシステム終了時におけるＶｔｈデータの取得動作を説明する図である。It is a figure explaining the acquisition operation | movement of Vth data at the time of the system end of the system 700 shown in FIG. 図７に示すシステム７００のシステム終了時におけるＶｔｈ補償メモリへの書き込み動作を示す図である。It is a figure which shows the write-in operation | movement to the Vth compensation memory at the time of the system end of the system 700 shown in FIG. 本発明の第２の実施形態による画像表示装置の一例としてシステム８００のシステム起動時におけるＶｔｈ補償不揮発性メモリからのＶｔｈデータの読み出し動作を示す図である。FIG. 10 is a diagram illustrating a Vth data read operation from a Vth compensated nonvolatile memory when the system 800 is activated as an example of an image display device according to a second embodiment of the present invention. 図１３に示すシステム８００のシステム起動時におけるＶｔｈデータのＶｔｈ補償メモリへの書き込み動作を示す図である。It is a figure which shows the write-in operation | movement to the Vth compensation memory at the time of system starting of the system 800 shown in FIG. 図１３に示すシステム８００の表示時におけるデータフローを説明する図である。It is a figure explaining the data flow at the time of the display of the system 800 shown in FIG. 図１３に示すシステム８００のシステム終了時におけるＶｔｈデータの取得動作を説明する図である。It is a figure explaining the acquisition operation | movement of Vth data at the time of the system end of the system 800 shown in FIG. 図１３に示すシステム８００のシステム終了時におけるＶｔｈ補償メモリへの書き込み動作を示す図である。It is a figure which shows the write-in operation | movement to the Vth compensation memory at the time of the system end of the system 800 shown in FIG. 従来技術による画像表示装置であるシステム９００を示す図である。1 is a diagram showing a system 900 that is an image display device according to the prior art. FIG. 従来技術におけるＶｔｈ補償データ取り込み動作を説明する図である。It is a figure explaining the Vth compensation data taking-in operation in a prior art. 従来技術におけるＶｔｈ補償データを使用して画像を表示する動作を説明する図である。It is a figure explaining the operation | movement which displays an image using the Vth compensation data in a prior art. 従来技術におけるＶｔｈ補償データ取得のフローチャートを示す図である。It is a figure which shows the flowchart of Vth compensation data acquisition in a prior art.

Explanation of symbols

１０１有機ＥＬディスプレイ
１０２ソースドライバ
１０３ゲートドライバ
１０４Ｖｔｈ補償回路
１０５Ｖｔｈ補償メモリ
１０６Ｖｔｈ補償不揮発メモリ
１０７加算器
１０８Ｖｔｈ補償制御回路
１０９フレームメモリ
１１０ＭＰＵ
１１１フラッシュメモリ
１１２ＲＡＭ
１１３システムバス
２０１プリチャージ回路
２０２ＤＡコンバータ
２０３ＡＤコンバータ
２１０サブピクセル回路
２１１有機ＥＬ素子
２１２駆動トランジスタ
２１３コンデンサ
２１４Ｖｇｓ
２２１駆動電源ライン
２２２ゲート信号１
２２３ゲート信号２
２２４ソース信号
４０１プリチャージ区間
４０２ディスチャージ区間
４０３Ｖｔｈ補償電圧計測区間
４０４Ｖｔｈ補償電圧
５０１表示データ書き換え区間
５０２画像電圧
７０１Ｖｔｈ補償メモリアドレスバッファ
７０２Ｖｔｈ補償メモリデータバッファ
７０３Ｖｔｈ補償不揮発メモリアドレスバッファ
７０４Ｖｔｈ補償不揮発メモリデータバッファ
７０５アドレスバッファ
７０６データバッファ
７１１フレームメモリデータバッファ
７１２表示アドレス発生器
７２１アドレスバス
７２２データバス
８０１ＤＭＡ制御回路 DESCRIPTION OF SYMBOLS 101 Organic EL display 102 Source driver 103 Gate driver 104 Vth compensation circuit 105 Vth compensation memory 106 Vth compensation non-volatile memory 107 Adder 108 Vth compensation control circuit 109 Frame memory 110 MPU
111 Flash memory 112 RAM
113 System Bus 201 Precharge Circuit 202 DA Converter 203 AD Converter 210 Sub Pixel Circuit 211 Organic EL Element 212 Drive Transistor 213 Capacitor 214 Vgs
221 Drive power line 222 Gate signal 1
223 Gate signal 2
224 Source signal 401 Precharge section 402 Discharge section 403 Vth compensation voltage measurement section 404 Vth compensation voltage 501 Display data rewrite section 502 Image voltage 701 Vth compensation memory address buffer 702 Vth compensation memory data buffer 703 Vth compensation nonvolatile memory address buffer 704 Vth compensation Nonvolatile memory data buffer 705 Address buffer 706 Data buffer 711 Frame memory data buffer 712 Display address generator 721 Address bus 722 Data bus 801 DMA control circuit

Claims

In an image display device using organic EL,
Storage means for storing correction data for changing the driving condition of each pixel of the organic EL display;
Non-volatile storage means for storing the correction data when the system is terminated;
In accordance with the correction data, the driving condition correction means having a correction control means for changing the driving condition of each pixel to display the organic EL display,
The drive condition correction unit measures a characteristic change of each pixel of the organic EL display at the end of the image display device, creates the correction data based on the characteristic change, and stores the correction data in the nonvolatile storage unit An image display device characterized in that it is stored.

The image display apparatus according to claim 1, wherein the driving condition correction unit transfers the correction data stored in the nonvolatile storage unit to the storage unit when the image display device is activated.

The image display apparatus according to claim 1, wherein the driving condition correction unit further includes a DMA control circuit.

4. The image display device according to claim 1, wherein the drive condition of each pixel of the organic EL display to be changed is a threshold voltage Vth of a transistor constituting the TFT. 5.