JP5305242B2 - Pixel drive circuit, light emitting device, drive control method thereof, and electronic apparatus - Google Patents

Pixel drive circuit, light emitting device, drive control method thereof, and electronic apparatus Download PDF

Info

Publication number
JP5305242B2
JP5305242B2 JP2009138028A JP2009138028A JP5305242B2 JP 5305242 B2 JP5305242 B2 JP 5305242B2 JP 2009138028 A JP2009138028 A JP 2009138028A JP 2009138028 A JP2009138028 A JP 2009138028A JP 5305242 B2 JP5305242 B2 JP 5305242B2
Authority
JP
Japan
Prior art keywords
capacitor
potential
light emitting
pixel
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009138028A
Other languages
Japanese (ja)
Other versions
JP2010286526A (en
Inventor
俊二 樫山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009138028A priority Critical patent/JP5305242B2/en
Publication of JP2010286526A publication Critical patent/JP2010286526A/en
Application granted granted Critical
Publication of JP5305242B2 publication Critical patent/JP5305242B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0254Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a pixel driving circuit, a light emitting device and a drive control method for the same, capable of causing a light emitting element to perform light emitting operation in a suitable luminance gradation according to image data. <P>SOLUTION: A pixel PIX includes the pixel driving circuit DC, and an organic EL element OEL. The pixel driving circuit DC includes: a transistor Tr13 connected in series to an anode of the organic EL element OEL; a transistor Tr11 for putting the transistor Tr13 in diode connection state in writing the image data; a transistor Tr12 for writing voltage component according to the image data to a capacitor Cs connected between gate/source terminals of the transistor Tr13 in the writing operation state; and a capacitor Cc connected between the transistor Tr12 and the source terminal of the transistor Tr13. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、画素駆動回路、発光装置及びその駆動制御方法、並びに電子機器に関し、特に、画像データに応じた電流を供給することにより所定の輝度階調で発光する電流駆動型の発光素子と画素駆動回路を有する画素が複数配列された発光パネルを備える発光装置及びその駆動制御方法、並びにこれを適用した電子機器に関する。   The present invention relates to a pixel drive circuit, a light-emitting device, a drive control method thereof, and an electronic device, and more particularly, a current-driven light-emitting element and a pixel that emit light at a predetermined luminance gradation by supplying a current according to image data. The present invention relates to a light emitting device including a light emitting panel in which a plurality of pixels each having a drive circuit are arranged, a driving control method thereof, and an electronic apparatus to which the light emitting device is applied.

近年、液晶表示装置に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子(有機EL素子)や発光ダイオード(LED)等のような電流駆動型(又は、電流制御型)の発光素子を、マトリクス状に配列した表示パネルを備えた発光素子型の表示装置(発光素子型ディスプレイ、発光装置)が注目されている。   In recent years, current-driven (or current-controlled) light-emitting elements such as organic electroluminescence elements (organic EL elements) and light-emitting diodes (LEDs) are used in the form of a matrix as next-generation display devices following liquid crystal display devices. A light-emitting element type display device (light-emitting element type display, light-emitting device) including a display panel arranged in a vertical direction has attracted attention.

特に、アクティブマトリックス型の駆動方式を適用した発光素子型ディスプレイにおいては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性も小さいという優れた表示特性を有している。また、液晶表示装置のようにバックライトや導光板を必要としないという装置構成上の特長も有している。そのため、今後様々な電子機器への適用が期待されている。   In particular, a light-emitting element display using an active matrix driving method has excellent display characteristics such as a higher display response speed and a smaller viewing angle dependency than a liquid crystal display device. In addition, unlike the liquid crystal display device, there is a feature in the device configuration that a backlight and a light guide plate are not required. Therefore, application to various electronic devices is expected in the future.

例えば、特許文献1に記載された有機ELディスプレイ装置は、電圧信号によって電流制御されたアクティブマトリクス駆動表示装置であって、画像データに応じた電圧信号がゲートに印加されて有機EL素子に電流を流す電流制御用薄膜トランジスタと、この電流制御用薄膜トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用薄膜トランジスタと、が画素ごとに設けられている。   For example, an organic EL display device described in Patent Document 1 is an active matrix drive display device in which current is controlled by a voltage signal, and a voltage signal corresponding to image data is applied to a gate to supply current to the organic EL element. A current control thin film transistor to be supplied and a switching thin film transistor that performs switching for supplying a voltage signal corresponding to image data to the gate of the current control thin film transistor are provided for each pixel.

特開平8−330600号公報JP-A-8-330600

このような電圧信号によって階調を制御する、電圧指定型の階調制御方法を適用した有機ELディスプレイ装置においては、上記の薄膜トランジスタの素子特性(オン抵抗等)や有機EL素子の素子特性(抵抗等)のバラツキ、使用環境等に起因する特性変化によって、画像データに応じた電圧信号の書き込みや、有機EL素子に供給される電流の電流値に影響を与える。そのため、有機EL素子を画像データに応じた適切な輝度階調で安定的に発光動作させることが困難となり、輝度ムラ等、画質の劣化を招くという問題を有している。   In an organic EL display device using a voltage-designated gradation control method that controls gradation using such a voltage signal, the element characteristics (such as on-resistance) of the thin film transistor and the element characteristics (resistance of the organic EL element) Etc.) and the change in characteristics caused by the usage environment, etc. affect the writing of voltage signals according to the image data and the current value of the current supplied to the organic EL element. For this reason, it is difficult to cause the organic EL element to stably perform a light emission operation at an appropriate luminance gradation according to the image data, and there is a problem that the image quality is deteriorated such as luminance unevenness.

そこで、本発明は、上述した問題点に鑑み、画像データに応じた適切な輝度階調で発光素子を発光動作させることができる画素駆動回路、発光装置及びその駆動制御方法並びに電子機器を提供することを目的とする。   Accordingly, in view of the above-described problems, the present invention provides a pixel driving circuit, a light emitting device, a driving control method thereof, and an electronic apparatus capable of causing a light emitting element to emit light with an appropriate luminance gradation according to image data. For the purpose.

請求項1に記載の発明は、発光素子を有し、データラインに接続された画素における前記発光素子を動作させる画素駆動回路であって、第1の容量素子と、前記第1の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第1の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第1の容量素子の一端に接続された第2の容量素子と、を備え、前記第1の容量素子は、前記データラインを介して前記第2の容量素子の他端の電位が画像データに応じた第1の電位に設定された後に、該第1の電位と異なる第2の電位に設定されることによって前記画像データに応じた電荷が蓄積され、前記画素駆動回路は、更に、前記第2の容量素子の一端と前記第2の電位に設定される電極との導通を制御し、前記第2の容量素子の前記他端が前記第1の電位に設定される際に、前記第2の容量素子の一端と前記電極とを接続するリセット制御素子を有することを特徴とする。 The invention according to claim 1 is a pixel driving circuit that has a light emitting element and operates the light emitting element in a pixel connected to a data line, the first capacitor element, and the first capacitor element One end and the other end are connected to one end of the current path and a control terminal, a drive control element for supplying the light emitting element with a drive current flowing in the current path in accordance with the charge accumulated in the first capacitor element, and one end And a second capacitive element connected to one end of the first capacitive element, and the first capacitive element has an image of a potential at the other end of the second capacitive element via the data line. After the first potential corresponding to the data is set , the charge corresponding to the image data is accumulated by setting the second potential different from the first potential, and the pixel driving circuit further includes: One end of the second capacitor and the second power When the other end of the second capacitive element is set to the first potential, the one end of the second capacitive element is connected to the electrode. characterized Rukoto which have a reset control device.

請求項2に記載の発明は、請求項1に記載の画素駆動回路において、前記駆動制御素子の電流路の他端と制御端子との導通を制御する第1の選択制御素子を有し、前記第1の選択制御素子は、前記第1の容量素子及び前記第2の容量素子に電荷を蓄積させる際に前記駆動制御素子の電流路の他端と制御端子とを接続するように制御されることを特徴とする。
請求項3に記載の発明は、請求項1又は2に記載の画素駆動回路において、前記リセット制御素子は、前記第2の容量素子の前記他端が前記第1の電位から前記第2の電位に設定される際に前記第2の容量素子の一端と前記電極との接続を解除するように制御されることを特徴とする。
請求項に記載の発明は、請求項1乃至の何れかに記載の画素駆動回路において、前記データラインと前記第2の容量素子の前記他端との導通を制御する第2の選択制御素子を有し、前記第2の選択制御素子は、前記第2の容量素子の前記他端を前記第1の電位に設定する際に、前記データラインと前記第2の容量素子の前記他端とを接続するように制御されることを特徴とする。
According to a second aspect of the present invention, in the pixel driving circuit according to the first aspect, the pixel driving circuit includes a first selection control element that controls conduction between the other end of the current path of the drive control element and a control terminal, The first selection control element is controlled to connect the other end of the current path of the drive control element and a control terminal when charge is accumulated in the first capacitor element and the second capacitor element. It is characterized by that.
According to a third aspect of the invention, the pixel driving circuit according to claim 1 or 2, wherein the reset control element, said second potential said other end from said first potential of said second capacitor In this case, the connection between the one end of the second capacitor and the electrode is controlled.
The invention according to claim 4, in the pixel driving circuit according to any one of claims 1 to 3, the second selection control for controlling the conduction between the other end of the data line and the second capacitor has a device, the second selection control element, the other end of the in the other end of the second capacitor is set to the first potential, said data lines and said second capacitor And is controlled to be connected to each other.

請求項に記載の発明は、画像データに応じて駆動される発光装置であって、複数の画素と前記各画素に接続される複数のデータラインとを有する発光パネルと、発光パネルを駆動する駆動回路と、を備え、前記各画素は、発光素子と、第1の容量素子と、前記第1の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第1の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第1の容量素子の一端に接続された第2の容量素子と、を備えて、前記第1の容量素子は、前記データラインを介して前記第2の容量素子の他端の電位が画像データに応じた第1の電位に設定された後に、該第1の電位と異なる第2の電位に設定されることによって前記画像データに応じた電荷が蓄積され、前記各画素は、更に、前記第2の容量素子の一端と前記第2の電位に設定される電極との導通を制御し、前記第2の容量素子の前記他端が前記第1の電位に設定される際に、前記第2の容量素子の一端と前記電極とを接続するリセット制御素子を有し、前記駆動回路は、前記データラインに前記画像データに応じた電圧を印加して、前記第2の容量素子の前記他端の電位を前記第1の電位に設定した後に前記第2の電位に設定するデータ駆動回路を有することを特徴とする。 The invention of claim 5 is a light-emitting device driven in accordance with the image data, driving a plurality of pixels, a light emitting panel having a plurality of data lines connected to the each pixel, the light emitting panel Each pixel includes a light emitting element, a first capacitor element, one end and the other end of the first capacitor element connected to one end of a current path and a control terminal. A drive control element for supplying the light emitting element with a drive current flowing in the current path in accordance with the electric charge accumulated in the capacitive element; a second capacitive element having one end connected to one end of the first capacitive element; and wherein the first capacitive element, after the potential of the other end of the second capacitive element via the data line is set to a first potential corresponding to the image data, the first It said image by being set to a second potential different from the potentials Charge corresponding to chromatography data is stored, each pixel is further configured to control conduction between the electrodes is set at one end and the second potential of the second capacitor, said second capacitor A reset control element that connects one end of the second capacitor and the electrode when the other end is set to the first potential; and the drive circuit includes the image data on the data line. a voltage corresponding to applied, and having a data driving circuit for setting said second potential to the potential of the other end after setting the first potential of the second capacitor.

請求項に記載の発明は、請求項に記載の発光装置において、前記データ駆動回路は、前記画像データに応じた電圧を生成するための電圧生成回路と、前記データラインを前記電圧生成回路又は前記第2の電位に設定された接点に切換接続する接続切換回路と、を有することを特徴とする。
請求項に記載の発明は、請求項又はに記載の発光装置において、前記各画素は、前記駆動制御素子の電流路の他端と制御端子との導通を制御する第1の選択制御素子と、前記データラインと前記第2の容量素子の前記他端との導通を制御する第2の選択制御素子と、を有し、前記駆動回路は、前記第1の選択制御素子及び前記第2の選択制御素子を制御して、前記第1の容量素子及び前記第2の容量素子に電荷を蓄積させる際に、前記駆動制御素子の電流路の他端と制御端子とを接続し、前記データラインと前記第2の容量素子の前記他端とを接続する選択駆動回路を有することを特徴とする。
請求項に記載の発明は、請求項に記載の発光装置において、前記選択駆動回路は、前記リセット制御素子を制御して、前記第2の容量素子の前記他端を前記第1の電位に設定する際に、前記第2の容量素子の一端と前記電極とを接続し、前記第2の容量素子の前記他端が前記第1の電位から前記第2の電位に設定される際に前記第2の容量素子の一端と前記電極との接続を解除することを特徴とする。
請求項に記載の発明に係る電子機器は、請求項乃至の何れかに記載の発光装置が実装されてなることを特徴とする。
According to a sixth aspect of the present invention, in the light emitting device according to the fifth aspect , the data driving circuit includes a voltage generating circuit for generating a voltage according to the image data, and the data line is connected to the voltage generating circuit. Or a connection switching circuit for switching connection to the contact point set to the second potential.
According to a seventh aspect of the present invention, in the light emitting device according to the fifth or sixth aspect , each pixel has a first selection control that controls conduction between the other end of the current path of the drive control element and a control terminal. and the element, and a second selection control element for controlling the conduction between the other end of the data line and the second capacitive element, wherein the driving circuit, the first selection control element and the second and controls the second selection control element, when for accumulating charges in the first capacitor and the second capacitor, connects the other end to the control terminal of the current path of the drive control device, wherein characterized in that it has a selection drive circuit for connecting the other end of the data line and the second capacitor.
Invention according to claim 8, in the light-emitting device according to claim 7, wherein the selection drive circuit, the controls the reset control element, the other end of said first potential of said second capacitor when set to, and connecting said one end of said second capacitor electrode, when the end of the second capacitive element is set to the second potential from said first potential The connection between the one end of the second capacitor element and the electrode is released.
An electronic apparatus according to a ninth aspect of the invention is characterized in that the light emitting device according to any one of the fifth to eighth aspects is mounted.

請求項10に記載の発明は、画像データに応じて駆動される発光装置の駆動制御方法であって、前記発光装置は、発光素子と、第1の容量素子と、前記第1の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第1の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第1の容量素子の一端に接続された第2の容量素子と、を有する複数の画素を有する発光パネルを有し、前記各画素の前記第2の容量素子の他端を前記画像データに応じた第1の電位に設定する第1書込動作ステップと、前記各画素の前記第2の容量素子の前記他端を前記第1の電位に設定した後に、前記第2の容量素子の前記他端を、前記第1の電位と異なる第2の電位に設定して、前記第1の容量素子に前記画像データに応じた電荷を蓄積させる第2書込動作ステップと、前記第1書込動作ステップに先だって実行される、前記第2の容量素子の一端と前記第2の電位に設定された電極とを接続するリセット動作ステップと、を含むことを特徴とする。 The invention according to claim 10 is a drive control method of a light emitting device driven according to image data, wherein the light emitting device includes a light emitting element, a first capacitor element, and a first capacitor element. One end and the other end are connected to one end of the current path and a control terminal, a drive control element for supplying the light emitting element with a drive current flowing in the current path in accordance with the charge accumulated in the first capacitor element, and one end And a second capacitive element connected to one end of the first capacitive element, and a light emitting panel having a plurality of pixels, and the other end of the second capacitive element of each pixel is connected to the image data. a first write operation step of setting a first potential corresponding to the second end of the second capacitor of each pixel after setting the first potential, the second capacitive element the other end is set to a second potential different from the first potential, A second write operation step of accumulating the charge corresponding to the image data to the serial first capacitor, is executed prior to the first write operation step, one end and the second of said second capacitor And a reset operation step of connecting an electrode set at a potential of λ .

請求項11に記載の発明は、請求項10に記載の発光装置の駆動制御方法において、前記第1書込ステップ及び前記第2書込動作ステップは、前記データラインと前記第2の容量素子の前記他端とを接続する第1接続動作ステップと、前記駆動制御素子の電流路の他端と制御端子とを接続する第2接続動作ステップと、を含むことを特徴とする。
請求項12に記載の発明は、請求項10又は11に記載の発光装置の駆動制御方法において、前記第2書込動作ステップは、前記第2の容量素子の一端と前記電極との接続を解除する解除動作ステップを含むことを特徴とする。
According to an eleventh aspect of the present invention, in the drive control method for a light emitting device according to the tenth aspect , the first writing step and the second writing operation step include the data line and the second capacitor element. A first connection operation step for connecting the other end; and a second connection operation step for connecting the other end of the current path of the drive control element and a control terminal.
A twelfth aspect of the present invention is the light emitting device drive control method according to the tenth or eleventh aspect , wherein the second writing operation step releases the connection between one end of the second capacitive element and the electrode. And a release operation step.

本発明に係る画素駆動回路、発光装置及びその駆動制御方法によれば、画像データに応じた適切な輝度階調で発光素子を発光動作させることができ、良好かつ均質な画質を有する電子機器を実現することができる。   According to the pixel drive circuit, the light-emitting device, and the drive control method thereof according to the present invention, an electronic device that can cause a light-emitting element to emit light at an appropriate luminance gradation according to image data and has a good and uniform image quality. Can be realized.

本発明に係る表示装置の第1の実施形態を示す概略構成図である。1 is a schematic configuration diagram showing a first embodiment of a display device according to the present invention. 第1の実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略ブロック図である。It is a schematic block diagram which shows an example of the data driver applicable to the display apparatus which concerns on 1st Embodiment. 第1の実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略回路構成図である。FIG. 2 is a schematic circuit configuration diagram illustrating an example of a data driver applicable to the display device according to the first embodiment. 第1の実施形態に係る表示パネルに適用される画素(画素駆動回路及び発光素子)の一実施形態を示す回路構成図である。It is a circuit block diagram which shows one Embodiment of the pixel (pixel drive circuit and light emitting element) applied to the display panel which concerns on 1st Embodiment. 第1の実施形態に係る表示装置における表示動作を示すタイミングチャートである。3 is a timing chart illustrating a display operation in the display device according to the first embodiment. 第1の実施形態に係る表示装置におけるリセット動作を示す動作概念図である。It is an operation | movement conceptual diagram which shows the reset operation | movement in the display apparatus which concerns on 1st Embodiment. 第1の実施形態に係る表示装置における第1書込動作を示す動作概念図である。It is an operation | movement conceptual diagram which shows the 1st write-in operation | movement in the display apparatus which concerns on 1st Embodiment. 第1の実施形態に係る表示装置における第2書込動作を示す動作概念図である。It is an operation | movement conceptual diagram which shows the 2nd write-in operation | movement in the display apparatus which concerns on 1st Embodiment. 第1の実施形態に係る表示装置における発光動作を示す動作概念図である。It is an operation | movement conceptual diagram which shows the light emission operation | movement in the display apparatus which concerns on 1st Embodiment. 第1の実施形態に係る表示動作を、画素が2次元配列された表示パネルに適用した場合のタイミングチャートである。6 is a timing chart when the display operation according to the first embodiment is applied to a display panel in which pixels are two-dimensionally arranged. 第1の実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法の作用効果の優位性を説明するための、比較対照としての画素の一例を示す回路構成図である。It is a circuit block diagram which shows an example of the pixel as a comparison for demonstrating the predominance of the effect of the pixel drive circuit which concerns on 1st Embodiment, a display apparatus, and its drive control method. 第2の実施形態に係わるデジタルカメラの構成を示す斜視図である。It is a perspective view which shows the structure of the digital camera concerning 2nd Embodiment. 第2の実施形態に係わるモバイル型のパーソナルコンピュータの構成を示す斜視図である。It is a perspective view which shows the structure of the mobile type personal computer concerning 2nd Embodiment. 第2の実施形態に係わる携帯電話の構成を示す図である。It is a figure which shows the structure of the mobile telephone concerning 2nd Embodiment.

以下、本発明に係る画素駆動回路及び発光装置並びにその駆動制御方法について、実施形態を示して詳しく説明する。なお、本実施形態では、発光装置を表示装置として説明する。   Hereinafter, a pixel drive circuit, a light emitting device, and a drive control method thereof according to the present invention will be described in detail with reference to embodiments. In the present embodiment, the light emitting device is described as a display device.

<第1の実施形態>
(表示装置)
まず、本発明に係る表示装置の概略構成について、図面を参照して説明する。
図1は、本発明に係る表示装置の第1の実施形態を示す概略構成図である。
<First Embodiment>
(Display device)
First, a schematic configuration of a display device according to the present invention will be described with reference to the drawings.
FIG. 1 is a schematic configuration diagram showing a first embodiment of a display device according to the present invention.

図1に示すように、本実施形態に係る表示装置(発光装置)100は、概略、表示パネル(発光パネル)110と、選択ドライバ(選択駆動回路)120と、電源ドライバ(電源駆動回路)130と、データドライバ(データ駆動回路)140と、システムコントローラ150と、画像信号生成回路160と、を備えて構成されている。ここで、少なくとも、選択ドライバ120と電源ドライバ130とデータドライバ140とを含む構成は、本発明における駆動回路に相当する。   As shown in FIG. 1, a display device (light emitting device) 100 according to the present embodiment is schematically shown as a display panel (light emitting panel) 110, a selection driver (selection drive circuit) 120, and a power supply driver (power supply drive circuit) 130. And a data driver (data driving circuit) 140, a system controller 150, and an image signal generation circuit 160. Here, the configuration including at least the selection driver 120, the power supply driver 130, and the data driver 140 corresponds to the drive circuit in the present invention.

表示パネル110は、図1に示すように、行方向(図面左右方向)及び列方向(図面上下方向)に2次元配列(例えばn行×m列;n、mは正の整数)された複数の画素PIXと、行方向に配列された画素PIXに接続するように配設された複数の第1選択ラインLs1及び第2選択ラインLs2と、全画素PIXに共通に接続するように配設された電源ラインLaと、列方向に配列された画素PIXに接続するように配設された複数のデータラインLdと、を有している。ここで、各画素PIXは、後述するように、画素駆動回路と、発光素子(表示素子)と、を有している。   As shown in FIG. 1, the display panel 110 has a plurality of two-dimensional arrays (for example, n rows × m columns; n and m are positive integers) in a row direction (left and right direction in the drawing) and a column direction (up and down direction in the drawing). A plurality of first selection lines Ls1 and second selection lines Ls2 arranged to be connected to the pixels PIX arranged in the row direction, and connected to all the pixels PIX in common. Power source line La and a plurality of data lines Ld arranged to be connected to the pixels PIX arranged in the column direction. Here, each pixel PIX includes a pixel drive circuit and a light emitting element (display element), as will be described later.

選択ドライバ120は、上記の表示パネル110に配設された各第1及び第2選択ラインLs1、Ls2に接続され、後述するシステムコントローラ150から供給される選択制御信号に基づいて、各行の第1及び第2選択ラインLs1、Ls2に、所定のタイミングで所定の電圧レベル(選択レベル、非選択レベル)の第1及び第2選択信号Vsel1、Vsel2を順次印加する。   The selection driver 120 is connected to each of the first and second selection lines Ls1 and Ls2 disposed on the display panel 110, and is based on a selection control signal supplied from a system controller 150 to be described later. The first and second selection signals Vsel1, Vsel2 having a predetermined voltage level (selection level, non-selection level) are sequentially applied to the second selection lines Ls1, Ls2 at a predetermined timing.

なお、選択ドライバ120は、図示を省略するが、システムコントローラ150から供給される選択制御信号に基づいて、各行の第1、第2選択ラインLs1、Ls2に対応するシフト信号を順次出力するシフトレジスタと、該シフト信号を所定の信号レベル(選択レベル)に変換して、各行の第1、第2選択ラインLs1、Ls2に第1、第2選択信号Vsel1、Vsel2として順次出力する出力回路(出力バッファ)と、を備えたものを適用することができる。   Although not shown, the selection driver 120 is a shift register that sequentially outputs shift signals corresponding to the first and second selection lines Ls1 and Ls2 of each row based on a selection control signal supplied from the system controller 150. Then, the shift signal is converted to a predetermined signal level (selection level) and sequentially output as the first and second selection signals Vsel1 and Vsel2 to the first and second selection lines Ls1 and Ls2 of each row (output) A buffer) can be applied.

電源ドライバ130は、表示パネル110の各画素PIXに共通に接続された電源ラインLaに接続され、後述するシステムコントローラ150から供給される電源制御信号に基づいて、電源ラインLaに所定のタイミングで所定の電圧レベル(表示レベル、非表示レベル)の電源電圧Vsaを印加する。   The power supply driver 130 is connected to a power supply line La commonly connected to each pixel PIX of the display panel 110, and is supplied to the power supply line La at a predetermined timing based on a power supply control signal supplied from a system controller 150 described later. A power supply voltage Vsa having a voltage level (display level, non-display level) is applied.

データドライバ140は、表示パネル110の各データラインLdに接続され、後述するシステムコントローラ150から供給されるデータ制御信号に基づいて、少なくとも表示動作時に、画像データに応じた階調信号(階調電圧Vdata)を生成して、各データラインLdを介して画素PIXへ供給する。   The data driver 140 is connected to each data line Ld of the display panel 110, and based on a data control signal supplied from a system controller 150, which will be described later, at least during a display operation, a gradation signal (gradation voltage) corresponding to image data. Vdata) is generated and supplied to the pixel PIX via each data line Ld.

図2は、本実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略ブロック図である。また、図3は、図2に示したデータドライバの出力回路の一例を示す概略回路構成図である。ここで、図3においては、D/Aコンバータ144と出力回路145のみを示して、データドライバ140の図示を簡略化する。   FIG. 2 is a schematic block diagram illustrating an example of a data driver applicable to the display device according to the present embodiment. FIG. 3 is a schematic circuit configuration diagram showing an example of an output circuit of the data driver shown in FIG. Here, in FIG. 3, only the D / A converter 144 and the output circuit 145 are shown, and the illustration of the data driver 140 is simplified.

データドライバ140は、例えば図2に示すように、シフトレジスタ回路141と、データレジスタ回路142と、データラッチ回路143と、D/Aコンバータ144と、出力回路145と、を備えている。   For example, as shown in FIG. 2, the data driver 140 includes a shift register circuit 141, a data register circuit 142, a data latch circuit 143, a D / A converter 144, and an output circuit 145.

シフトレジスタ回路141は、システムコントローラ150から供給されるデータ制御信号(シフトクロック信号CLK、サンプリングスタート信号STR)に基づいて、順次シフト信号を出力する。データレジスタ回路142は、該シフト信号の入力タイミングに基づいて、画像信号生成回路160から供給される1行分の画像データD0〜Dmを順次取り込む。データラッチ回路143は、データ制御信号(データラッチ信号STB)に基づいて、データレジスタ回路142に取り込まれた1行分の画像データD0〜Dmを保持する。D/Aコンバータ(電圧生成回路)144は、図示を省略した電源供給手段から供給される階調基準電圧V0〜VPに基づいて、上記保持された画像データD0〜Dmを、所定のアナログ信号電圧Vpixに変換する。出力回路(電圧生成回路)145は、アナログ信号電圧に変換された画像データを所定の信号レベル(正電圧)の階調電圧Vdataに変換して、システムコントローラ150から供給されるデータ制御信号(出力切換・イネ−ブル信号OE)に基づいて、当該画像データに対応する各列のデータラインLdに一斉に出力する。   The shift register circuit 141 sequentially outputs shift signals based on data control signals (shift clock signal CLK, sampling start signal STR) supplied from the system controller 150. The data register circuit 142 sequentially captures the image data D0 to Dm for one row supplied from the image signal generation circuit 160 based on the input timing of the shift signal. The data latch circuit 143 holds the image data D0 to Dm for one row taken into the data register circuit 142 based on the data control signal (data latch signal STB). A D / A converter (voltage generation circuit) 144 converts the held image data D0 to Dm into a predetermined analog signal voltage based on gradation reference voltages V0 to VP supplied from power supply means (not shown). Convert to Vpix. The output circuit (voltage generation circuit) 145 converts the image data converted into the analog signal voltage into a gradation voltage Vdata of a predetermined signal level (positive voltage), and a data control signal (output) supplied from the system controller 150 Based on the switching / enable signal OE), the data lines Ld are simultaneously output to the data lines Ld of the columns corresponding to the image data.

特に、本実施形態に適用されるデータドライバ140においては、図3に示すように、出力回路145に、各列のデータラインLdに接続された切換スイッチ(接続切換回路)145aと、D/Aコンバータ144の出力を駆動するフォロワアンプ145bと、を有している。   In particular, in the data driver 140 applied to the present embodiment, as shown in FIG. 3, the output circuit 145 includes a changeover switch (connection changeover circuit) 145a connected to the data line Ld of each column, and a D / A And a follower amplifier 145b for driving the output of the converter 144.

切換スイッチ145aは、システムコントローラ150から供給されるデータ制御信号に基づいて、データラインLdを接点Na、Nbのいずれかに選択的に接続する。接点Naは、フォロワアンプ145bを介してD/Aコンバータ144に接続され、D/Aコンバータ144から出力される画像データに応じたアナログ信号電圧Vpixが所定の信号レベルに変換されて階調電圧Vdataとして印加される。接点Nbは、接地電位GNDに設定されている。   The changeover switch 145a selectively connects the data line Ld to one of the contacts Na and Nb based on the data control signal supplied from the system controller 150. The contact point Na is connected to the D / A converter 144 via the follower amplifier 145b, and the analog signal voltage Vpix corresponding to the image data output from the D / A converter 144 is converted to a predetermined signal level, so that the gradation voltage Vdata As applied. The contact Nb is set to the ground potential GND.

そして、本実施形態において、切換スイッチ145aは、表示パネル110に配列された画素PIXに画像データを書き込む際には、後述するように、第1の書込タイミングで接点Nbに接続され、次いで、第2の書込タイミングで接点Naに接続され、続く第3の書込タイミングで接点Nbに接続されるように設定される。これにより、画像データの書込期間中の第1の書込タイミングでデータラインLdに接地電位GNDが印加され、第2の書込タイミングでデータラインLdに画像データに応じた階調電圧Vdataが印加され、第3の書込タイミングで、データラインLdに接地電位GNDが印加される。   In the present embodiment, the changeover switch 145a is connected to the contact Nb at the first writing timing, as described later, when writing image data to the pixels PIX arranged in the display panel 110, and then, It is set to be connected to the contact Na at the second write timing and to be connected to the contact Nb at the subsequent third write timing. As a result, the ground potential GND is applied to the data line Ld at the first writing timing during the image data writing period, and the gradation voltage Vdata corresponding to the image data is applied to the data line Ld at the second writing timing. The ground potential GND is applied to the data line Ld at the third write timing.

システムコントローラ150は、後述する画像信号生成回路160から供給されるタイミング信号に基づいて、上記選択ドライバ120及び電源ドライバ130、データドライバ140の動作状態を制御して、表示パネル110における所定の駆動制御動作を実行するための選択制御信号及び電源制御信号、データ制御信号を生成して出力する。   The system controller 150 controls the operation states of the selection driver 120, the power supply driver 130, and the data driver 140 based on a timing signal supplied from an image signal generation circuit 160 described later, and performs predetermined drive control in the display panel 110. A selection control signal, a power supply control signal, and a data control signal for executing the operation are generated and output.

特に、本実施形態においては、システムコントローラ150は、選択ドライバ120及び電源ドライバ130、データドライバ140を所定のタイミングで動作させて、所定の電圧レベルの第1、第2選択信号Vsel1、Vsel2及び電源電圧Vsa、並びに、画像データに応じた階調電圧Vdataを生成して出力させる。これにより、システムコントローラ150は、各画素PIXを表示動作(発光動作)させて、映像信号に基づく所定の画像情報を表示パネル110に表示させる制御を行う。   In particular, in the present embodiment, the system controller 150 operates the selection driver 120, the power supply driver 130, and the data driver 140 at a predetermined timing, and performs the first and second selection signals Vsel1, Vsel2 and the power supply at predetermined voltage levels. The voltage Vsa and the gradation voltage Vdata corresponding to the image data are generated and output. As a result, the system controller 150 performs a control to display each pixel PIX with a display operation (light emission operation) and display predetermined image information based on the video signal on the display panel 110.

画像信号生成回路160は、例えば、表示装置100の外部から供給される映像信号に基づいて、画像データ(輝度階調データ)を生成してデータドライバ140に供給するとともに、該画像データに基づいて表示パネル110に所定の画像情報を表示するためのタイミング信号(システムクロック等)を抽出、又は、生成してシステムコントローラ150に供給する。   For example, the image signal generation circuit 160 generates image data (luminance gradation data) based on a video signal supplied from the outside of the display device 100 and supplies the image data to the data driver 140, and based on the image data. A timing signal (system clock or the like) for displaying predetermined image information on the display panel 110 is extracted or generated and supplied to the system controller 150.

より具体的には、画像信号生成回路160は、映像信号から輝度階調信号成分を抽出し、表示パネル110の1行分ごとに、該輝度階調信号成分をデジタル信号からなる画像データ(輝度階調データ)としてデータドライバ140のデータレジスタ回路142に供給する。ここで、上記映像信号が、テレビ放送信号(コンポジット映像信号)のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、画像信号生成回路160は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ150に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ150は、画像信号生成回路160から供給されるタイミング信号に基づいて、選択ドライバ120や電源ドライバ130、データドライバ140に対して個別に供給する各制御信号を生成する。   More specifically, the image signal generation circuit 160 extracts a luminance gradation signal component from the video signal, and for each row of the display panel 110, the luminance gradation signal component is converted into image data (luminance) including a digital signal. Is supplied to the data register circuit 142 of the data driver 140 as gradation data. Here, when the video signal includes a timing signal component that defines the display timing of image information, such as a television broadcast signal (composite video signal), the image signal generation circuit 160 includes the luminance gradation signal component. In addition to the function of extracting the timing signal component, the timing signal component may be extracted and supplied to the system controller 150. In this case, the system controller 150 generates control signals to be individually supplied to the selection driver 120, the power supply driver 130, and the data driver 140 based on the timing signal supplied from the image signal generation circuit 160. .

(画素)
次に、本実施形態に係る表示パネルに配列される画素について具体的に説明する。
図4は、本実施形態に係る表示パネルに適用される画素(画素駆動回路及び発光素子)の一実施形態を示す回路構成図である。
(Pixel)
Next, the pixels arranged in the display panel according to the present embodiment will be specifically described.
FIG. 4 is a circuit configuration diagram showing one embodiment of a pixel (pixel drive circuit and light emitting element) applied to the display panel according to this embodiment.

本実施形態に係る表示パネル110に配列される画素PIXは、図4に示すように、画素駆動回路DCと、有機EL素子(電流駆動型の発光素子)OELと、を備えた構成を有している。画素駆動回路DCは、少なくとも、選択ドライバ120から第1選択ラインLs1を介して印加される第1選択信号Vsel1に基づいて、画素PIXに書き込まれていた電荷を放電させ、第2選択ラインLsを介して印加される選択信号Vsel2に基づいて、画素PIXを選択状態に設定し、データドライバ140からデータラインLdを介して供給される階調電圧Vdataに応じた発光駆動電流を生成する。有機EL素子OELは、上記画素駆動回路DCにおいて生成される発光駆動電流に基づいて、所定の輝度階調で発光動作する。   As shown in FIG. 4, the pixels PIX arranged in the display panel 110 according to the present embodiment have a configuration including a pixel driving circuit DC and an organic EL element (current-driven light emitting element) OEL. ing. The pixel drive circuit DC discharges the charge written in the pixel PIX based on at least the first selection signal Vsel1 applied from the selection driver 120 via the first selection line Ls1, and sets the second selection line Ls. The pixel PIX is set to a selected state based on the selection signal Vsel2 applied through the data driver 140, and a light emission driving current corresponding to the gradation voltage Vdata supplied from the data driver 140 through the data line Ld is generated. The organic EL element OEL emits light with a predetermined luminance gradation based on the light emission drive current generated in the pixel drive circuit DC.

図4に示す画素駆動回路DCは、具体的には、トランジスタTr11〜Tr14と、キャパシタCs、Csとを備えている。トランジスタ(ダイオード接続用トランジスタ;第1の選択制御素子)Tr11は、ゲート端子が第2選択ラインLs2に接続され、また、ドレイン端子が電源ラインLaに接続され、また、ソース端子が接点N11に接続されている。トランジスタ(選択トランジスタ;第2の選択制御素子)Tr12は、ゲート端子が第2選択ラインLs2に接続され、また、ソース端子がデータラインLdに接続され、また、ドレイン端子がキャパシタCcに接続されている。トランジスタ(駆動トランジスタ;駆動制御素子)Tr13は、ゲート端子が接点N11に接続され、ドレイン端子が電源ラインLaに接続され、ソース端子が接点N12に接続されている。トランジスタ(リセットトランジスタ;リセット制御素子)Tr14は、ゲート端子が第1選択ラインLs1に接続され、ドレイン端子が接点N12に接続され、ソース端子が全画素PIXに共通に設けられる共通電極に接続され、一定の低電圧(例えば接地電位GND)に設定される共通電圧Vcomが印加される。また、キャパシタ(補助容量;第1の容量素子)Csは、トランジスタTr13のゲート端子(接点N11)及びソース端子(接点N12)間に接続されている。また、キャパシタ(カップリング容量;第2の容量素子)Ccは、トランジスタTr12のドレイン端子と接点N12間に接続されている。   Specifically, the pixel drive circuit DC shown in FIG. 4 includes transistors Tr11 to Tr14 and capacitors Cs and Cs. The transistor (diode connection transistor; first selection control element) Tr11 has a gate terminal connected to the second selection line Ls2, a drain terminal connected to the power supply line La, and a source terminal connected to the contact N11. Has been. The transistor (selection transistor; second selection control element) Tr12 has a gate terminal connected to the second selection line Ls2, a source terminal connected to the data line Ld, and a drain terminal connected to the capacitor Cc. Yes. The transistor (drive transistor; drive control element) Tr13 has a gate terminal connected to the contact N11, a drain terminal connected to the power supply line La, and a source terminal connected to the contact N12. The transistor (reset transistor; reset control element) Tr14 has a gate terminal connected to the first selection line Ls1, a drain terminal connected to the contact N12, and a source terminal connected to a common electrode provided in common to all the pixels PIX. A common voltage Vcom set to a constant low voltage (for example, ground potential GND) is applied. Further, the capacitor (auxiliary capacitor; first capacitor element) Cs is connected between the gate terminal (contact N11) and the source terminal (contact N12) of the transistor Tr13. Further, the capacitor (coupling capacitance; second capacitance element) Cc is connected between the drain terminal of the transistor Tr12 and the contact N12.

また、有機EL素子OELは、アノードが上記画素駆動回路DCの接点N12に接続され、カソードは共通電極に接続されて共通電圧Vcomが印加される。   The organic EL element OEL has an anode connected to the contact N12 of the pixel drive circuit DC and a cathode connected to the common electrode, and is applied with the common voltage Vcom.

ここで、図4に示した画素PIXにおいて、トランジスタTr11〜Tr14については、特に限定するものではないが、例えば全て同一のチャネル型を有する周知の薄膜トランジスタ(TFT)を適用することができる。また、トランジスタTr11〜Tr14は、アモルファスシリコン薄膜トランジスタであっても、ポリシリコン薄膜トランジスタであってもよい。すなわち、上述したトランジスタTr11〜Tr14において、ゲート端子が、本発明における制御端子に相当し、ソース、ドレイン端子が、本発明における電流路の一端側又は他端側のいずれかに相当する。   Here, in the pixel PIX shown in FIG. 4, the transistors Tr11 to Tr14 are not particularly limited. For example, well-known thin film transistors (TFTs) having the same channel type can be applied. The transistors Tr11 to Tr14 may be amorphous silicon thin film transistors or polysilicon thin film transistors. That is, in the transistors Tr11 to Tr14 described above, the gate terminal corresponds to the control terminal in the present invention, and the source and drain terminals correspond to one end side or the other end side of the current path in the present invention.

特に、トランジスタTr11〜Tr14をnチャネル型のアモルファスシリコン薄膜トランジスタにより構成した場合、すでに確立されたアモルファスシリコン製造技術を適用して、多結晶型や単結晶型の薄膜トランジスタに比較して、簡易な製造プロセスで動作特性(電子移動度等)が均一で安定したトランジスタを実現することができる。また、キャパシタCsは、トランジスタTr14のゲート・ドレイン間に形成される寄生容量であってもよいし、当該寄生容量に加えて別個の容量素子を並列に接続したものであってもよい。   In particular, when the transistors Tr11 to Tr14 are composed of n-channel amorphous silicon thin film transistors, a simple manufacturing process is applied compared to polycrystalline or single crystal thin film transistors by applying an already established amorphous silicon manufacturing technique. Thus, a transistor with uniform and stable operating characteristics (such as electron mobility) can be realized. The capacitor Cs may be a parasitic capacitance formed between the gate and drain of the transistor Tr14, or may be a capacitor in which separate capacitance elements are connected in parallel in addition to the parasitic capacitance.

さらに、上述した画素PIXにおいては、画素駆動回路DCとして3個のトランジスタTr11〜Tr14を備えた回路構成を示したが、本発明はこの実施形態に限定されるものではなく、4個以上のトランジスタを備えた他の回路構成を有するものであってもよい。また、画素駆動回路DCにより発光駆動される発光素子として有機EL素子OELを適用した回路構成を示したが、本発明はこれに限定されるものではなく、電流駆動型の発光素子であれば、例えば、発光ダイオード等の他の発光素子であってもよい。   Further, in the pixel PIX described above, the circuit configuration including the three transistors Tr11 to Tr14 as the pixel driving circuit DC is shown, but the present invention is not limited to this embodiment, and four or more transistors are provided. It may have other circuit composition provided with. Further, the circuit configuration in which the organic EL element OEL is applied as a light emitting element driven to emit light by the pixel driving circuit DC is shown, but the present invention is not limited to this, and any current driven light emitting element can be used. For example, another light emitting element such as a light emitting diode may be used.

(表示装置の駆動制御方法)
次に、本実施形態に係る表示装置における駆動制御方法(表示動作)について説明する。
図5は、本実施形態に係る表示装置における表示動作を示すタイミングチャートである。図6は、本実施形態に係る表示装置の表示動作におけるリセット動作を示す動作概念図であり、図7は、本実施形態に係る表示装置における第1書込動作を示す動作概念図であり、図8は、本実施形態に係る表示装置における第2書込動作を示す動作概念図であり、図9は、本実施形態に係る表示装置における発光動作を示す動作概念図である。なお、図6〜図9おいては、データドライバ140の構成として、D/Aコンバータ144と出力回路145のみを示して簡略化する。
(Display device drive control method)
Next, a drive control method (display operation) in the display device according to the present embodiment will be described.
FIG. 5 is a timing chart showing a display operation in the display device according to the present embodiment. FIG. 6 is an operation concept diagram showing a reset operation in the display operation of the display device according to the present embodiment. FIG. 7 is an operation concept diagram showing a first writing operation in the display device according to the embodiment. FIG. 8 is an operation conceptual diagram showing a second writing operation in the display device according to the present embodiment, and FIG. 9 is an operation conceptual diagram showing a light emitting operation in the display device according to the present embodiment. 6 to 9, the configuration of the data driver 140 is simplified by showing only the D / A converter 144 and the output circuit 145.

本実施形態に係る表示動作においては、図5(a)に示すように、所定の表示期間(1処理サイクル期間)Tcycに、画素PIXに書き込まれていた電荷を放電させて画素PIXをリセットするリセット期間Trstと、データラインLdに画像データに応じた階調電圧Vdataを印加して画素PIXに階調電圧Vdataを書き込む第1書込期間Twa、及び、データラインLdに接地電位GNDを印加して上記階調電圧Vdataに対応する電圧(−Vdata)を画素PIXに書き込む第2書込期間Twbを有する書込期間Twrtと、発光素子を画像データに応じた所定の輝度階調で発光させる発光期間Temと、を含むように設定されている(Tcyc≧Trst+Twa+Twb+Tem)。   In the display operation according to the present embodiment, as shown in FIG. 5A, the charge written in the pixel PIX is discharged and the pixel PIX is reset during a predetermined display period (one processing cycle period) Tcyc. The reset period Trst, the first writing period Twa in which the gradation voltage Vdata corresponding to the image data is applied to the data line Ld to write the gradation voltage Vdata in the pixel PIX, and the ground potential GND is applied to the data line Ld. The writing period Twrt having the second writing period Twb for writing the voltage (−Vdata) corresponding to the gradation voltage Vdata to the pixel PIX, and light emission for causing the light emitting element to emit light at a predetermined luminance gradation corresponding to the image data. Period Tem (Tcyc ≧ Trst + Twa + Twb + Tem).

まず、リセット期間Trstにおいては、図5(a)、図6(a)に示すように、画素PIXに接続された電源ラインLaにローレベル(接地電位GND)の電源電圧Vsaを印加した状態で、第1選択ラインLs1にハイレベル(選択レベル)の選択信号Vsel1を印加し、第2選択ラインLs2にハイレベル(選択レベル)の選択信号Vsel2を印加する。また、このタイミングに同期して、図5(a)、図6(a)に示すように、データドライバ140の出力回路145に設けられた切換スイッチ145aを接点Nbに切換接続することにより、データラインLdを接地電位GNDに設定する。図6(b)は、このときの等価回路を示す。   First, in the reset period Trst, as shown in FIGS. 5A and 6A, a low level (ground potential GND) power supply voltage Vsa is applied to the power supply line La connected to the pixel PIX. A high level (selection level) selection signal Vsel1 is applied to the first selection line Ls1, and a high level (selection level) selection signal Vsel2 is applied to the second selection line Ls2. In synchronism with this timing, as shown in FIGS. 5A and 6A, the changeover switch 145a provided in the output circuit 145 of the data driver 140 is switched and connected to the contact Nb. The line Ld is set to the ground potential GND. FIG. 6B shows an equivalent circuit at this time.

これにより、図6(a)に示すように、画素PIXの画素駆動回路DCに設けられたトランジスタTr11がオン動作して、トランジスタTr13のゲート端子(接点N11)及びキャパシタCsの一端側(トランジスタTr13のゲート端子側)が接地電位GNDに設定される。また、トランジスタTr12がオン動作して、キャパシタCcの他端側(トランジスタTr12のドレイン端子側)が接地電位GNDに設定される。また、トランジスタTr14がオン動作して、トランジスタTr13のソース端子(接点N12)及びキャパシタCcの一端側(接点N12側)が接地電位GNDに設定される。   As a result, as shown in FIG. 6A, the transistor Tr11 provided in the pixel drive circuit DC of the pixel PIX is turned on, and the gate terminal (contact N11) of the transistor Tr13 and one end side of the capacitor Cs (transistor Tr13). Is set to the ground potential GND. Further, the transistor Tr12 is turned on, and the other end side (the drain terminal side of the transistor Tr12) of the capacitor Cc is set to the ground potential GND. Further, the transistor Tr14 is turned on, and the source terminal (contact N12) of the transistor Tr13 and one end side (contact N12 side) of the capacitor Cc are set to the ground potential GND.

したがって、キャパシタCs及びCcの両端が同電位に設定されて、キャパシタCs及びCcに蓄積されていた電荷が放電される。このとき、トランジスタTr13は、トランジスタTr11がオン動作してドレイン端子とゲート端子が接続されるが、トランジスタTr13のドレイン端子とソース端子が共に接地電位GNDに設定されるため、トランジスタTr13はオフ状態となっている。このときトランジスタTr13は実質的に高抵抗として作用するため、図6(b)に示す等価回路においてはトランジスタTr13を抵抗Rtrとして示している。また、有機EL素子OELはアノード・カソード間が同電位に設定されて電流が流れないので、発光動作しない。   Therefore, both ends of the capacitors Cs and Cc are set to the same potential, and the charges accumulated in the capacitors Cs and Cc are discharged. At this time, in the transistor Tr13, the transistor Tr11 is turned on and the drain terminal and the gate terminal are connected. However, since the drain terminal and the source terminal of the transistor Tr13 are both set to the ground potential GND, the transistor Tr13 is turned off. It has become. At this time, since the transistor Tr13 substantially acts as a high resistance, the transistor Tr13 is shown as a resistance Rtr in the equivalent circuit shown in FIG. The organic EL element OEL does not emit light because the anode and cathode are set to the same potential and no current flows.

次に、第1書込期間Twaにおいては、図5(a)、図7(a)に示すように、画素PIXに接続された電源ラインLaにローレベル(接地電位GND)の電源電圧Vsaを印加した状態で、第1選択ラインLs1にローレベル(非選択レベル)の選択信号Vsel1を印加し、第2選択ラインLs2にハイレベル(選択レベル)の選択信号Vsel2を印加する。また、このタイミングに同期して、図5(a)、図7(a)に示すように、データドライバ140の出力回路145に設けられた切換スイッチ145aを接点Naに切換接続することにより、データラインLdに対して画像データに対応した階調電圧Vdataを印加する。図7(b)は、このときの等価回路を示す。   Next, in the first writing period Twa, as shown in FIGS. 5A and 7A, the low-level (ground potential GND) power supply voltage Vsa is applied to the power supply line La connected to the pixel PIX. In the applied state, a low level (non-selection level) selection signal Vsel1 is applied to the first selection line Ls1, and a high level (selection level) selection signal Vsel2 is applied to the second selection line Ls2. In synchronism with this timing, as shown in FIGS. 5A and 7A, the changeover switch 145a provided in the output circuit 145 of the data driver 140 is connected to the contact Na to switch the data. A gradation voltage Vdata corresponding to the image data is applied to the line Ld. FIG. 7B shows an equivalent circuit at this time.

これにより、図7(a)に示すように、画素PIXの画素駆動回路DCに設けられたトランジスタTr11がオン動作して、トランジスタTr13のゲート端子(接点N11)に接地電位GNDが印加される。また、トランジスタTr12がオン動作して、キャパシタCcの他端側(トランジスタTr12のドレイン端子側)に階調電圧Vdataが印加される。このとき、トランジスタTr14はオフ動作してトランジスタTr13のソース端子(接点N12)は実質的に高抵抗として機能している有機EL素子OELを介して、上記のリセット期間Trstにおいて設定された接地電位GNDに保持されている。トランジスタTr13は、トランジスタTr11がオン動作してドレイン端子とゲート端子が接続されるが、トランジスタTr13のドレイン端子とソース端子が共に接地電位GNDに設定されるため、トランジスタTr13はオフ状態となっている。したがって、トランジスタTr12と接点N12との間に接続されたキャパシタCcに階調電圧Vdataに応じた電荷が蓄積される。また、有機EL素子OELはアノード・カソード間が同電位にされて電流が流れないので、発光動作しない。   As a result, as shown in FIG. 7A, the transistor Tr11 provided in the pixel drive circuit DC of the pixel PIX is turned on, and the ground potential GND is applied to the gate terminal (contact N11) of the transistor Tr13. Further, the transistor Tr12 is turned on, and the gradation voltage Vdata is applied to the other end side (the drain terminal side of the transistor Tr12) of the capacitor Cc. At this time, the transistor Tr14 is turned off, and the ground potential GND set in the reset period Trst is set via the organic EL element OEL in which the source terminal (contact N12) of the transistor Tr13 functions substantially as a high resistance. Is held in. In the transistor Tr13, the transistor Tr11 is turned on and the drain terminal and the gate terminal are connected. However, since the drain terminal and the source terminal of the transistor Tr13 are both set to the ground potential GND, the transistor Tr13 is in the off state. . Accordingly, charges corresponding to the gradation voltage Vdata are accumulated in the capacitor Cc connected between the transistor Tr12 and the contact N12. The organic EL element OEL does not emit light because the anode and cathode are at the same potential and no current flows.

なお、図5(a)においては、第1書込期間Twaに第1選択ラインLs1にローレベル(非選択レベル)の選択信号Vsel1を印加して、トランジスタTr14をオフ動作させる駆動制御方法を示し、トランジスタTr13のソース端子(接点N12)をフローティング状態とすることとしたが、図5(b)に示すように、第1書込期間Twaにおいても第1選択ラインLs1にハイレベル(選択レベル)の選択信号Vsel1を印加して、トランジスタTr14をオン動作させるようにしてもよい。この場合、第1書込期間Twaの間、トランジスタTr13のソース端子(接点N12)を強制的に接地電位GNDに設定することができる。これにより、キャパシタCcへの階調電圧Vdataに応じた電荷の蓄積をより安定して行うようにすることができる。   FIG. 5A shows a drive control method in which the transistor Tr14 is turned off by applying a low level (non-selection level) selection signal Vsel1 to the first selection line Ls1 in the first writing period Twa. The source terminal (contact N12) of the transistor Tr13 is set in a floating state. However, as shown in FIG. 5B, the high level (selection level) is applied to the first selection line Ls1 even in the first writing period Twa. The selection signal Vsel1 may be applied to turn on the transistor Tr14. In this case, the source terminal (contact N12) of the transistor Tr13 can be forcibly set to the ground potential GND during the first writing period Twa. Thereby, it is possible to more stably accumulate charges according to the gradation voltage Vdata in the capacitor Cc.

次いで、第2書込期間Twbにおいては、図5、図8(a)に示すように、電源ラインLaにローレベル(接地電位GND)の電源電圧Vsaを印加し、第1選択ラインLs1にローレベル(非選択レベル)の選択信号Vsel1を印加し、第2選択ラインLs2にハイレベル(選択レベル)の選択信号Vselを印加した状態で、データドライバ140の切換スイッチ145aを接点Nbに切換接続することにより、データラインLdを接地電位GNDに設定する。   Next, in the second write period Twb, as shown in FIGS. 5 and 8A, the low-level (ground potential GND) power supply voltage Vsa is applied to the power supply line La, and the first select line Ls1 is low. With the level (non-selection level) selection signal Vsel1 being applied and the high level (selection level) selection signal Vsel being applied to the second selection line Ls2, the selector switch 145a of the data driver 140 is switched and connected to the contact Nb. As a result, the data line Ld is set to the ground potential GND.

これにより、図8(a)に示すように、画素駆動回路DCのトランジスタTr13のゲート端子(接点N11)が接地電位GNDに設定されるとともに、キャパシタCcの他端側(トランジスタTr12のドレイン端子側)が接地電位GNDに設定される。このとき、トランジスタTr14はオフ動作してトランジスタTr13のソース端子(接点N12)はフローティング状態にあるが、キャパシタCcの他端側の電位が階調電圧Vdataから接地電位GNDに変化することにより、図8(b)に示すように、キャパシタCcに蓄積された電荷がキャパシタCc、Cs及び有機EL素子OELの端子間容量Celに分配されること、及び、トランジスタTr13がオン動作状態になることに基づいて、キャパシタCcの一端側であるトランジスタTr13のソース端子(接点N12)は、次式(1)で表される電位に設定される。ここでVdata′を書込電圧とし、ΔVを電圧減少量とする。電圧減少量ΔVの大きさについては後述する。
−Vdata′=−(Vdata−ΔV) ・・・(1)
As a result, as shown in FIG. 8A, the gate terminal (contact N11) of the transistor Tr13 of the pixel drive circuit DC is set to the ground potential GND, and the other end side of the capacitor Cc (the drain terminal side of the transistor Tr12). ) Is set to the ground potential GND. At this time, the transistor Tr14 is turned off and the source terminal (contact N12) of the transistor Tr13 is in a floating state, but the potential on the other end side of the capacitor Cc changes from the gradation voltage Vdata to the ground potential GND. As shown in FIG. 8B, the charge accumulated in the capacitor Cc is distributed to the capacitors Cc and Cs and the inter-terminal capacitance Cel of the organic EL element OEL, and the transistor Tr13 is turned on. Thus, the source terminal (contact N12) of the transistor Tr13, which is one end side of the capacitor Cc, is set to a potential represented by the following equation (1). Here, Vdata ′ is a write voltage, and ΔV is a voltage decrease amount. The magnitude of the voltage decrease amount ΔV will be described later.
−Vdata ′ = − (Vdata−ΔV) (1)

したがって、トランジスタTr13のゲート・ソース間に接続されたキャパシタCsには書込電圧Vdata′に応じた電荷が蓄積されて画素PIXに画像データが書き込まれる。これにより、トランジスタTr13のゲート・ソース間電圧Vgsは、書込電圧Vdata′に設定される(Vgs=Vdata′)。なお、このとき、有機EL素子OELのアノード(接点N12)は負の電位−Vdata′に設定され、また、カソードは接地電位GNDに設定されるため、有機EL素子OELには逆バイアスが印加されて、有機EL素子OELに電流は流れず、発光動作しない。ここで、後述するように電圧減少量ΔVの大きさは予め予測可能な値であるので、階調電圧Vdataの電圧値を、画像データの階調値に基づく電圧値から電圧減少量ΔV分だけ高くした値に補正しておくことにより、キャパシタCsに充電される電圧成分が画像データの階調値に基づく電圧値となるようにすることができる。   Therefore, charges corresponding to the write voltage Vdata ′ are accumulated in the capacitor Cs connected between the gate and source of the transistor Tr13, and image data is written into the pixel PIX. As a result, the gate-source voltage Vgs of the transistor Tr13 is set to the write voltage Vdata ′ (Vgs = Vdata ′). At this time, the anode (contact N12) of the organic EL element OEL is set to a negative potential −Vdata ′, and the cathode is set to the ground potential GND. Therefore, a reverse bias is applied to the organic EL element OEL. Thus, no current flows through the organic EL element OEL, and no light emission operation is performed. Here, as will be described later, since the magnitude of the voltage decrease amount ΔV is a value that can be predicted in advance, the voltage value of the gradation voltage Vdata is set to the voltage decrease amount ΔV from the voltage value based on the gradation value of the image data. By correcting to a higher value, the voltage component charged in the capacitor Cs can be a voltage value based on the gradation value of the image data.

次に、上記の電圧減少量ΔVついて詳しく説明する。電圧減少量ΔVは、キャパシタCcに蓄積された電荷がキャパシタCc、Cs、Celに分配されることによる第1の要因と、トランジスタTr13がオン動作状態になることによる第2の要因と、を総合した量となる。   Next, the voltage decrease amount ΔV will be described in detail. The voltage decrease amount ΔV is a total of a first factor that is caused by the charge accumulated in the capacitor Cc being distributed to the capacitors Cc, Cs, and Cel and a second factor that is caused when the transistor Tr13 is turned on. It becomes the amount.

まず、第1の要因について説明する。図8(b)に示したように、第1書込期間Twaにおいて、データラインLdに階調電圧Vdataを印加してキャパシタCcに電荷を蓄積した後に、データラインLdを接地電位GNDに設定(データライン電圧;Vdata→GND)し、第2書込期間Twbの開始直後の時点(時間t=0)で、トランジスタTr13がオフ状態を維持しているとしたときのトランジスタTr13のソース端子(接点N12)の電位をVn12(0)としたとき、この電位Vn12(0)は、接点N12がフローティング状態にあり、キャパシタCcに蓄積された電荷がキャパシタCc、Cs、Celに分配されることから、次式(2)のように表される。
Vn12(0)=−Vdata×Cc/(Cc+Cs+Cel) ・・・(2)
First, the first factor will be described. As shown in FIG. 8B, in the first writing period Twa, after applying the gradation voltage Vdata to the data line Ld to accumulate charges in the capacitor Cc, the data line Ld is set to the ground potential GND ( Data line voltage; Vdata → GND), and the source terminal (contact point) of the transistor Tr13 when the transistor Tr13 is maintained in the OFF state at the time immediately after the start of the second writing period Twb (time t = 0). When the potential of N12) is Vn12 (0), this potential Vn12 (0) is because the contact N12 is in a floating state, and the charge accumulated in the capacitor Cc is distributed to the capacitors Cc, Cs, and Cel. It is expressed as the following formula (2).
Vn12 (0) = − Vdata × Cc / (Cc + Cs + Cel) (2)

ここで、Vn12を次式(3)で表し、ΔV1を第1の要因による電圧減少量としたとき、この電圧減少量ΔV1は次式(4)のように表される
Vn12(0)=−(Vdata−ΔV1) ・・・(3)
ΔV1=Vdata×(Cs+Cel)/(Cc+Cs+Cel) ・・・(4)
Here, when Vn12 is expressed by the following equation (3) and ΔV1 is a voltage decrease amount due to the first factor, this voltage decrease amount ΔV1 is expressed by the following equation (4): Vn12 (0) = − (Vdata−ΔV1) (3)
ΔV1 = Vdata × (Cs + Cel) / (Cc + Cs + Cel) (4)

(4)式において、キャパシタCc、Cs、Celは、いずれもが固定容量(固定値)であるから、この第1の要因による第1の電圧減少量ΔV1の大きさは、予め予測することができる。   In the equation (4), since the capacitors Cc, Cs, and Cel all have fixed capacitances (fixed values), the magnitude of the first voltage decrease amount ΔV1 due to the first factor can be predicted in advance. it can.

次に、第2の要因について説明する。第2書込期間Twbの開始後、トランジスタTr13のドレイン端子に接地電位GNDが印加され、ソース端子(接点N12)の電位が負電位に変化(GND→−Vdata′)し、キャパシタCsに書込電圧Vdata′に対応する電圧が充電されることにより、トランジスタTr13のゲート・ソース間に書込電圧Vdata′が印加され、書込電圧Vdata′がトランジスタTr13のしきい値電圧より大きい電圧である場合、トランジスタTr13はオン動作することになる。これによりトランジスタTr13のドレイン・ソース間に電流が流れることになり、これにともなって第2書込期間Twbの開始直後にキャパシタCsに蓄積された電荷が、オン動作しているトランジスタTr11のソース・ドレイン間を介して、時間の経過とともに減少することになる。   Next, the second factor will be described. After the start of the second writing period Twb, the ground potential GND is applied to the drain terminal of the transistor Tr13, the potential of the source terminal (contact N12) changes to a negative potential (GND → −Vdata ′), and writing to the capacitor Cs is performed. When the voltage corresponding to the voltage Vdata ′ is charged, the write voltage Vdata ′ is applied between the gate and the source of the transistor Tr13, and the write voltage Vdata ′ is higher than the threshold voltage of the transistor Tr13. The transistor Tr13 is turned on. As a result, a current flows between the drain and the source of the transistor Tr13. Accordingly, the charge accumulated in the capacitor Cs immediately after the start of the second writing period Twb is turned on. It decreases with the passage of time through the drains.

ここで、第2書込期間Twbの開始時点の接点N12の電位をVn12(0)としたとき、第2書込期間Twbの開始時点から時間tが経過した後の接点N12の電位Vn12(t)は次式(5)で表され、概略、Vn12(0)から時間tに反比例して低下する。ここで、VthはトランジスタTr13のしきい値電圧であり、βはトランジスタTr13の電流増幅率であり、CはキャパシタCc、Cs、Celの容量値の総和である。   Here, when the potential of the contact N12 at the start of the second writing period Twb is Vn12 (0), the potential Vn12 (t of the contact N12 after the time t has elapsed from the start of the second writing period Twb. ) Is expressed by the following equation (5), and generally decreases from Vn12 (0) in inverse proportion to time t. Here, Vth is the threshold voltage of the transistor Tr13, β is the current amplification factor of the transistor Tr13, and C is the sum of the capacitance values of the capacitors Cc, Cs, and Cel.

Figure 0005305242
Figure 0005305242

ここで、Vn12(t)を次式(6)で表し、ΔV2を第2の要因による第2の電圧減少量としたとき、第2の電圧減少量ΔV2は次式(7)のように表され、Vth、C、β、Vn12(0)と、時間tの関数となる。   Here, when Vn12 (t) is expressed by the following equation (6) and ΔV2 is the second voltage decrease amount due to the second factor, the second voltage decrease amount ΔV2 is expressed by the following equation (7). And becomes a function of Vth, C, β, Vn12 (0) and time t.

Figure 0005305242
Figure 0005305242

Figure 0005305242
Figure 0005305242

(7)式において、Vth、C、β、Vn12(0)及び第2書込期間Twbの時間幅に対応する時間tの値は既知であるから、この第2の要因による第2の電圧減少量ΔV2の大きさも、予め予測することができる。
なお、この第2の要因による第2の電圧減少量ΔV2は小さい方が好ましく、この第2の電圧減少量ΔV2の大きさは第2書込期間Twbの時間幅に依存し、この時間幅が長い程第2の電圧減少量ΔV2が大きくなるため、第2書込期間Twbの時間幅は、キャパシタCsに書込電圧Vdata′に応じた電荷を蓄積するのに必要な最小限の時間に設定することが好ましい。
In equation (7), Vth, C, β, Vn12 (0) and the value of time t corresponding to the time width of the second writing period Twb are known, so the second voltage decrease due to this second factor. The magnitude of the amount ΔV2 can also be predicted in advance.
The second voltage decrease amount ΔV2 due to the second factor is preferably small. The magnitude of the second voltage decrease amount ΔV2 depends on the time width of the second writing period Twb, and the time width is Since the second voltage decrease amount ΔV2 becomes larger as the length becomes longer, the time width of the second writing period Twb is set to the minimum time necessary for accumulating charges corresponding to the writing voltage Vdata ′ in the capacitor Cs. It is preferable to do.

また、例えばトランジスタTr13にアモルファスシリコン薄膜トランジスタを適用した場合、トランジスタTr13の電気的特性の経時変化が比較的大きく、しきい値電圧Vthの値が経時的に変化することがある。上記(7)式において第2の電圧減少量ΔV2の大きさはしきい値電圧Vthの値に依存している。しかしながら、(7)式において時間tの値が小さいほど、第2の電圧減少量ΔV2の値に対するしきい値電圧Vthの値の変化の影響は小さくなる。そのため、第2書込期間Twbの時間幅を十分短くした場合には、しきい値電圧Vthの値としてトランジスタTr13のしきい値電圧Vthの初期値、平均値あるいは設計値を用いることとしてもよい。   For example, when an amorphous silicon thin film transistor is applied to the transistor Tr13, the change in electrical characteristics of the transistor Tr13 with time is relatively large, and the value of the threshold voltage Vth may change with time. In the above equation (7), the magnitude of the second voltage decrease amount ΔV2 depends on the value of the threshold voltage Vth. However, the smaller the value of the time t in the equation (7), the smaller the influence of the change of the threshold voltage Vth on the value of the second voltage decrease amount ΔV2. Therefore, when the time width of the second writing period Twb is sufficiently shortened, the initial value, average value, or design value of the threshold voltage Vth of the transistor Tr13 may be used as the value of the threshold voltage Vth. .

また、上記(7)式において第2の電圧減少量ΔV2の大きさは電流増幅率βの値にも依存している。この電流増幅率βの値はトランジスタTr13にアモルファスシリコン薄膜トランジスタを適用した場合でも、その経時変化は少ないが、各画素のトランジスタTr13の電流増幅率βの値のバラツキが存在する。しかしながら、この場合も、(7)式において時間tの値が小さいほど、第2の電圧減少量ΔV2の値に対する電流増幅率βの値のバラツキの影響は小さくなる。そのため、第2書込期間Twbの時間幅を十分短くした場合には、電流増幅率βの値として各画素のトランジスタTr13の電流増幅率βの平均値あるいは設計値を用いることとしてもよい。   In the above equation (7), the magnitude of the second voltage decrease amount ΔV2 also depends on the value of the current amplification factor β. Even when an amorphous silicon thin film transistor is applied to the transistor Tr13, the current amplification factor β varies little over time, but there is variation in the value of the current amplification factor β of the transistor Tr13 of each pixel. However, also in this case, the smaller the value of time t in the equation (7), the smaller the influence of the variation in the value of the current amplification factor β on the value of the second voltage decrease amount ΔV2. Therefore, when the time width of the second writing period Twb is sufficiently shortened, the average value or the design value of the current amplification factor β of the transistor Tr13 of each pixel may be used as the value of the current amplification factor β.

次いで、発光期間Temにおいては、図5、図9(a)に示すように、第1選択ラインLs1にローレベル(非選択レベル)の選択信号Vsel1を印加し、第2選択ラインLs2にローレベル(非選択レベル)の選択信号Vsel2を印加した状態で、電源ラインLaにハイレベルの電源電圧Vsaを印加する。また、このタイミングに同期して、図5、図9(a)に示すように、データドライバ140の切換スイッチ145aを接点Nbに切換接続することにより、データラインLdを接地電位GNDに設定する。   Next, in the light emission period Tem, as shown in FIGS. 5 and 9A, a low level (non-selection level) selection signal Vsel1 is applied to the first selection line Ls1, and a low level is applied to the second selection line Ls2. In a state where the selection signal Vsel2 of (non-selection level) is applied, the high-level power supply voltage Vsa is applied to the power supply line La. In synchronism with this timing, the data line Ld is set to the ground potential GND by switching the switch 145a of the data driver 140 to the contact Nb as shown in FIGS.

これにより、図9(a)、(b)に示すように、画素PIXの画素駆動回路DCに設けられたトランジスタTr11、Tr12がオフ動作して、トランジスタTr13のゲート・ソース間に接続されたキャパシタCsに蓄積された電荷が保持される。また、トランジスタTr13のドレイン端子にはハイレベルの電源電圧Vsaが印加される。電源電圧Vsaの電圧値は、トランジスタTr13のソース端子(接点N12)の電位が、有機EL素子OELに順バイアスが印加される値に設定される。   As a result, as shown in FIGS. 9A and 9B, the transistors Tr11 and Tr12 provided in the pixel drive circuit DC of the pixel PIX are turned off, and the capacitor connected between the gate and source of the transistor Tr13. The charge accumulated in Cs is retained. A high level power supply voltage Vsa is applied to the drain terminal of the transistor Tr13. The voltage value of the power supply voltage Vsa is set such that the potential of the source terminal (contact N12) of the transistor Tr13 is applied with a forward bias to the organic EL element OEL.

したがって、キャパシタCsに充電された書込電圧Vdata′によりトランジスタTr13のゲート・ソース間電圧Vgsが保持されて、トランジスタTr13がオン動作してドレイン電流Idsが流れ、電源ラインLaからトランジスタTr13、接点N12、有機EL素子OELを介して、電源ラインLc方向に発光駆動電流Iemが流れる。ここで、発光駆動電流Iem(ドレイン電流Ids)は、上記書込動作において画素PIXに書き込まれ、トランジスタTr13のゲート・ソース間に保持された、階調電圧Vdataに基づく書込電圧Vdata′の電圧値に基づいて規定されるので、有機EL素子OELは、画像データに応じた輝度階調で発光動作する。   Therefore, the gate-source voltage Vgs of the transistor Tr13 is held by the write voltage Vdata ′ charged in the capacitor Cs, the transistor Tr13 is turned on and the drain current Ids flows, and the transistor Tr13 and the contact N12 are supplied from the power supply line La. The light emission drive current Iem flows in the direction of the power supply line Lc through the organic EL element OEL. Here, the light emission drive current Iem (drain current Ids) is written to the pixel PIX in the write operation, and the voltage of the write voltage Vdata ′ based on the gradation voltage Vdata held between the gate and the source of the transistor Tr13. Since it is defined based on the value, the organic EL element OEL emits light at a luminance gradation corresponding to the image data.

次に、画素PIXが2次元配列された表示パネル110において、上述した表示動作を実行する場合について説明する。
図10は、本実施形態に係る表示動作を、画素が2次元配列された表示パネルに適用した場合のタイミングチャートである。
Next, the case where the display operation described above is executed on the display panel 110 in which the pixels PIX are two-dimensionally arranged will be described.
FIG. 10 is a timing chart when the display operation according to the present embodiment is applied to a display panel in which pixels are two-dimensionally arranged.

画素PIXが2次元配列された図1に示す表示パネル110において、表示動作を実行する場合には、図10に示すように、画像データ書込期間Tdwtに、各行に対するリセット期間Trst、第1書込期間Twa及び第2書込期間Twbからなる一連の動作を、表示パネル110の1行目からn行目の画素PIXに対して順次実行する。   In the display panel 110 shown in FIG. 1 in which the pixels PIX are two-dimensionally arranged, when a display operation is performed, as shown in FIG. 10, the reset period Trst and the first document for each row are included in the image data writing period Tdwt. A series of operations including the insertion period Twa and the second writing period Twb are sequentially performed on the pixels PIX in the first to nth rows of the display panel 110.

まず、画像データ書込期間Tdwtの1行目のリセット期間Trstにおいて、表示パネル110の1行目の第1選択ラインLs1にハイレベルの選択信号Vsel1を印加するとともに、第2選択ラインLs2にハイレベルの選択信号Vsel2を印加し、電源ラインLaにローレベル(接地電位GND)の電源電圧Vsaを印加した状態で、各列のデータラインLdを接地電位GNDに設定する。これにより、キャパシタCs及びCcの両端が同電位に設定されて、キャパシタCs及びCcに蓄積されていた電荷が放電される。   First, in the reset period Trst of the first row of the image data writing period Tdwt, the high-level selection signal Vsel1 is applied to the first selection line Ls1 of the first row of the display panel 110 and the second selection line Ls2 is high. In a state where the level selection signal Vsel2 is applied and the power supply voltage Vsa of the low level (ground potential GND) is applied to the power supply line La, the data line Ld of each column is set to the ground potential GND. Thereby, both ends of the capacitors Cs and Cc are set to the same potential, and the charges accumulated in the capacitors Cs and Cc are discharged.

次いで、1行目の第1書込期間Twaにおいて、表示パネル110の1行目の第1選択ラインLs1にローレベルの選択信号Vsel1を印加し、第2選択ラインLs2にハイレベルの選択信号Vsel2を印加するとともに、2行目〜n行目の第1、第2選択ラインLs1、Ls2にローレベルの選択信号Vsel1、Vsel2を印加し、電源ラインLaにローレベル(接地電位GND)の電源電圧Vsaを印加した状態で、各列のデータラインLdに画像データに応じた階調電圧Vdataを印加する。これにより、1行目の画素PIXにおいて、画素駆動回路DCのキャパシタCcに階調電圧Vdataに応じた電荷が充電される。   Next, in the first writing period Twa of the first row, the low level selection signal Vsel1 is applied to the first selection line Ls1 of the first row of the display panel 110, and the high level selection signal Vsel2 is applied to the second selection line Ls2. , The low level selection signals Vsel1 and Vsel2 are applied to the first and second selection lines Ls1 and Ls2 of the second to nth rows, and the power supply voltage of the low level (ground potential GND) is applied to the power supply line La. In a state where Vsa is applied, a gradation voltage Vdata corresponding to image data is applied to the data line Ld of each column. As a result, in the pixel PIX in the first row, the charge corresponding to the gradation voltage Vdata is charged in the capacitor Cc of the pixel drive circuit DC.

次いで、1行目の第2書込期間Twbにおいては、表示パネル110の1行目の第1選択ラインLs1にローレベルの選択信号Vsel1を印加し、第2選択ラインLs2にハイレベルの選択信号Vsel2を印加するとともに、2行目〜n行目の第1、第2選択ラインLs1、Ls2にローレベルの選択信号Vsel1、Vsel2を印加し、電源ラインLaにローレベル(接地電位GND)の電源電圧Vsaを印加した状態で、各列のデータラインLdを接地電位GNDに設定する。これにより、1行目の画素PIXにおいて、画素駆動回路DCのキャパシタCsに、上記第1書込期間TwaにおいてキャパシタCcに充電された階調電圧Vdataに応じた書込電圧Vdata′に応じた電荷が蓄積される。   Next, in the second writing period Twb of the first row, the low-level selection signal Vsel1 is applied to the first selection line Ls1 of the first row of the display panel 110, and the high-level selection signal is applied to the second selection line Ls2. Vsel2 is applied, low level selection signals Vsel1 and Vsel2 are applied to the first and second selection lines Ls1 and Ls2 of the second to nth rows, and a low level (ground potential GND) power supply is applied to the power supply line La. With the voltage Vsa applied, the data line Ld of each column is set to the ground potential GND. Accordingly, in the pixel PIX in the first row, the charge corresponding to the write voltage Vdata ′ corresponding to the gradation voltage Vdata charged in the capacitor Cs of the pixel drive circuit DC and charged in the capacitor Cc in the first write period Twa. Is accumulated.

そして、以上の1行目の画素PIXに対する一連の動作を、図10に示すように、2行目以降の画素PIXについても順次繰り返し実行することにより、表示パネル110に配列された全ての画素PIXについて、画像データに応じた書込電圧Vdata′が書き込まれる。   Then, the series of operations for the pixels PIX in the first row are repeated for the pixels PIX in the second and subsequent rows as shown in FIG. Is written with a write voltage Vdata ′ corresponding to the image data.

次いで、図10に示すように、全画素一括発光期間Taemにおいて、第1、第2選択ラインLs1、Ls2にローレベルの選択信号Vsel1、Vsel2を印加した状態で、電源ラインLaにハイレベルの電源電圧Vsaを印加する。これにより、表示パネル110の全ての行の画素PIXにおいて、画素駆動回路DCの駆動トランジスタであるトランジスタTr13に、書込電圧Vdata′に応じた電流値の発光駆動電流Iem(ドレイン電流Ids)が流れ、各画素PIXの有機EL素子OELが画像データに応じた輝度階調で発光動作して、表示パネル110に所望の画像情報が表示される。   Next, as shown in FIG. 10, in the state where all the pixel collective light emission periods Taem are applied, the low-level selection signals Vsel1, Vsel2 are applied to the first and second selection lines Ls1, Ls2, and the high-level power supply is applied to the power supply line La. A voltage Vsa is applied. As a result, in all the rows of pixels PIX of the display panel 110, the light emission drive current Iem (drain current Ids) having a current value corresponding to the write voltage Vdata ′ flows through the transistor Tr13 which is the drive transistor of the pixel drive circuit DC. The organic EL element OEL of each pixel PIX emits light with a luminance gradation corresponding to the image data, and desired image information is displayed on the display panel 110.

すなわち、本実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法においては、画像データの書込期間に、キャパシタCcのACカップリングを利用して、画像データに応じた電圧値の階調電圧Vdataを駆動トランジスタ(トランジスタTr13)のゲート・ソース間に直接印加することにより、階調電圧VdataをキャパシタCsに書き込む電圧指定型(又は、電圧印加型)の階調制御方法を実現することができる。   In other words, in the pixel drive circuit, the display device, and the drive control method thereof according to the present embodiment, the gradation of the voltage value corresponding to the image data is obtained using the AC coupling of the capacitor Cc during the image data write period. By directly applying the voltage Vdata between the gate and source of the driving transistor (transistor Tr13), a voltage designation type (or voltage application type) gradation control method for writing the gradation voltage Vdata into the capacitor Cs can be realized. it can.

これにより、画像データに応じた書込電流を流して、駆動トランジスタ(トランジスタTr13)の電流・電圧変換機能により、ゲート・ソース間に接続されたキャパシタCsに画像データに応じた電圧成分を保持させる階調制御方法に比較して、画像データに応じた階調信号(階調電圧)を各画素PIXに確実に書き込むことができる。   As a result, a write current corresponding to the image data is supplied, and the voltage component corresponding to the image data is held in the capacitor Cs connected between the gate and the source by the current / voltage conversion function of the drive transistor (transistor Tr13). Compared with the gradation control method, a gradation signal (gradation voltage) corresponding to image data can be reliably written to each pixel PIX.

以下に、本実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法の作用効果について、具体的に説明する。
図11は、本発明に係る画素駆動回路及び表示装置並びにその駆動制御方法の作用効果の優位性を説明するための、比較対照としての画素の一例を示す回路構成図である。ここで、上述した本実施形態に係る画素と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
Hereinafter, the operation and effect of the pixel drive circuit, the display device, and the drive control method thereof according to the present embodiment will be specifically described.
FIG. 11 is a circuit configuration diagram showing an example of a pixel as a comparison for explaining the superiority of the operation and effect of the pixel drive circuit and display device and the drive control method thereof according to the present invention. Here, about the structure equivalent to the pixel which concerns on this embodiment mentioned above, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted.

図11に示す画素PIXaは、上述した本実施形態に係る画素PIX(図4参照)において、トランジスタTr12と接点N12との間に接続されたキャパシタCcを省いた回路構成を有している。すなわち、トランジスタTr13のソース端子である接点N12がトランジスタTr12を介してデータラインLdに直接接続されている。   A pixel PIXa illustrated in FIG. 11 has a circuit configuration in which the capacitor Cc connected between the transistor Tr12 and the contact N12 is omitted from the pixel PIX (see FIG. 4) according to the present embodiment described above. That is, the contact N12 that is the source terminal of the transistor Tr13 is directly connected to the data line Ld via the transistor Tr12.

図11に示すような画素PIXaにおける駆動制御方法は、まず、書込期間において、選択ラインLsにハイレベル(選択レベル)の選択信号Vselを印加してトランジスタTr11及びTr12をオン動作させ、電源ラインLaにローレベル(接地電位GND)の電源電圧Vsaを印加した状態で、データラインLdに画像データに応じた階調信号を印加する。   In the drive control method in the pixel PIXa as shown in FIG. 11, first, in the writing period, a high level (selection level) selection signal Vsel is applied to the selection line Ls to turn on the transistors Tr11 and Tr12, and the power supply line A gradation signal corresponding to the image data is applied to the data line Ld in a state where a low level (ground potential GND) power supply voltage Vsa is applied to La.

このとき、階調信号として、データドライバ(図示を省略)からデータラインLdに画像データに応じた負の階調電圧Vdataを印加、又は、データドライバにより画像データに応じた階調電流Idataを引き込むことにより、電源ラインLaからトランジスタTr13及びTr12を介して、データラインLd方向に書込電流が流れる。   At this time, as the gradation signal, a negative gradation voltage Vdata corresponding to the image data is applied from the data driver (not shown) to the data line Ld, or the gradation current Idata corresponding to the image data is drawn by the data driver. As a result, a write current flows from the power supply line La in the direction of the data line Ld via the transistors Tr13 and Tr12.

これにより、トランジスタTr13の電流・電圧変換機能を利用して、トランジスタTr13のゲート・ソース間に接続されたキャパシタCsに画像データに応じた電圧成分が充電される(書き込まれる)。また、このとき、接点N12に有機EL素子OELのカソードに印加された共通電圧Vcom(接地電位GND)よりも低い電位が設定されるため、有機EL素子OELには電流が流れず発光動作しない。   As a result, the voltage component corresponding to the image data is charged (written) in the capacitor Cs connected between the gate and source of the transistor Tr13 using the current / voltage conversion function of the transistor Tr13. At this time, since a potential lower than the common voltage Vcom (ground potential GND) applied to the cathode of the organic EL element OEL is set at the contact N12, no current flows through the organic EL element OEL and no light emission operation is performed.

次いで、発光期間において、選択ラインLsにローレベル(非選択レベル)の選択信号Vselを印加してトランジスタTr11及びTr12をオフ動作させ、電源ラインLaにハイレベルの電源電圧Vsaを印加する。   Next, in the light emission period, a low level (non-selection level) selection signal Vsel is applied to the selection line Ls to turn off the transistors Tr11 and Tr12, and a high level power supply voltage Vsa is applied to the power supply line La.

これにより、キャパシタCsに充電された電圧成分に基づいて、トランジスタTr13のゲート・ソース間電圧Vgs(=Vdata)が一定に保持されて、当該ゲート・ソース間電圧Vgsに応じた発光駆動電流Iem(ドレイン電流Ids)が電源ラインLaからトランジスタTr13を介して有機EL素子OELに流れる。ここで、発光駆動電流Iemの電流値は、トランジスタTr13のゲート・ソース間電圧Vgsの電圧値により規定されるので、有機EL素子OELは、画像データに応じた輝度階調で発光動作する。   Thus, the gate-source voltage Vgs (= Vdata) of the transistor Tr13 is held constant based on the voltage component charged in the capacitor Cs, and the light emission drive current Iem (in accordance with the gate-source voltage Vgs). A drain current Ids) flows from the power supply line La to the organic EL element OEL via the transistor Tr13. Here, since the current value of the light emission drive current Iem is defined by the voltage value of the gate-source voltage Vgs of the transistor Tr13, the organic EL element OEL emits light at a luminance gradation corresponding to the image data.

ところで、図11に示した回路構成を有する画素PIXaにおいては、書込動作時に画像データに応じた階調信号(階調電圧Vdata又は階調電流Idata)を供給して、画素駆動回路DCに書込電流を流す必要がある。このとき、トランジスタTr12のオン抵抗にバラツキがある(経時的な素子特性の変化により生じるオン抵抗のバラツキを含む)と、各画素PIXaに書き込まれる電圧成分にもバラツキが生じて、画像データに応じた適切な輝度階調で発光動作することできず、輝度ムラ等、画質の劣化を招く場合がある。   By the way, in the pixel PIXa having the circuit configuration shown in FIG. 11, a gradation signal (gradation voltage Vdata or gradation current Idata) corresponding to image data is supplied during the writing operation, and the pixel driving circuit DC is written. Current is required. At this time, if there is a variation in the on-resistance of the transistor Tr12 (including a variation in on-resistance caused by a change in element characteristics over time), the voltage component written in each pixel PIXa also varies, and the image data corresponds to the image data. In other cases, the light emission operation cannot be performed with an appropriate luminance gradation, resulting in deterioration in image quality such as luminance unevenness.

また、図11に示した回路構成を有する画素PIXaにおいては、書込動作時に有機EL素子OELを発光動作させることなく、トランジスタTr13に書込電流を流すために、データラインLdに対して画像データに応じた負の階調電圧Vdataを印加、又は、データラインLdを介してデータドライバ方向に階調電流Idataを引き込む必要がある。そのためには、データドライバを負電源で動作させる必要があり、データドライバの低耐圧、高耐圧の複合プロセスにおける負電源高耐圧部分の回路ブロックの規模が大きくなり、ドライバチップの大型化や、それに伴うコストアップを招く場合がある。   Further, in the pixel PIXa having the circuit configuration shown in FIG. 11, image data is supplied to the data line Ld in order to cause a write current to flow through the transistor Tr13 without causing the organic EL element OEL to emit light during the write operation. Therefore, it is necessary to apply a negative gradation voltage Vdata corresponding to or to draw the gradation current Idata in the data driver direction through the data line Ld. For this purpose, it is necessary to operate the data driver with a negative power supply, and the scale of the circuit block of the negative power supply high withstand voltage portion in the combined process of low withstand voltage and high withstand voltage of the data driver increases, In some cases, this increases costs.

これに対し、本実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法においては、上述したように、データラインLdと駆動トランジスタ(トランジスタTr13)のソース端子との間に直流カット用の(又は、カップリング容量としての)キャパシタCcを設け、画像データの書込期間に、キャパシタCcのACカップリングを利用して、画素駆動回路DCに書込電流を流すことなく、駆動トランジスタ(トランジスタTr13)のゲート・ソース間のキャパシタCsに画像データに応じた階調電圧Vdataを書き込むことを特徴としている。   On the other hand, in the pixel drive circuit and display device and the drive control method thereof according to the present embodiment, as described above, a direct current cut (() is connected between the data line Ld and the source terminal of the drive transistor (transistor Tr13)). Alternatively, a capacitor Cc (as a coupling capacitor) is provided, and a drive transistor (transistor Tr13) is used without flowing a write current to the pixel drive circuit DC by using AC coupling of the capacitor Cc during a writing period of image data. The gradation voltage Vdata corresponding to the image data is written into the capacitor Cs between the gate and the source.

これにより、画素駆動回路DC内のトランジスタのオン抵抗のバラツキに影響されることなく、各画素PIXに画像データに応じた適切な電圧成分(階調電圧Vdata)が書き込まれるので、画像データに応じた適切な輝度階調で有機EL素子OELを発光動作させることができ、輝度ムラのない良好な画質を実現することができる。   As a result, an appropriate voltage component (gradation voltage Vdata) corresponding to the image data is written to each pixel PIX without being affected by variations in on-resistance of the transistors in the pixel drive circuit DC. In addition, the organic EL element OEL can be operated to emit light with an appropriate luminance gradation, and a good image quality without luminance unevenness can be realized.

特に、各画素PIXの画素駆動回路DCに設けられるトランジスタTr11〜Tr13としてアモルファスシリコン薄膜トランジスタを適用することにより、すでに確立されたアモルファスシリコン製造技術を適用して、簡易な製造プロセスで動作特性が均一で安定したトランジスタを実現することができるので、上述した輝度ムラの抑制や表示画質の改善に極めて有効である。   In particular, by applying amorphous silicon thin film transistors as the transistors Tr11 to Tr13 provided in the pixel drive circuit DC of each pixel PIX, the already established amorphous silicon manufacturing technology is applied, and the operation characteristics are uniform with a simple manufacturing process. Since a stable transistor can be realized, it is extremely effective in suppressing the above-described luminance unevenness and improving display image quality.

また、本実施形態に係る表示装置及びその駆動制御方法においては、データドライバ140の出力回路145に切換スイッチ145aを設け、画像データの書込期間に、データラインLdに画像データに応じた正電圧の階調電圧Vdataを印加し、次いで、接地電位GNDを印加することにより、駆動トランジスタ(トランジスタTr13)のゲート・ソース間のキャパシタCsに画像データに応じた階調電圧Vdataを書き込むことを特徴としている。   In the display device and the drive control method thereof according to the present embodiment, the output circuit 145 of the data driver 140 is provided with the changeover switch 145a, and the positive voltage corresponding to the image data is applied to the data line Ld during the image data writing period. The gradation voltage Vdata is applied to the capacitor Cs between the gate and the source of the drive transistor (transistor Tr13), and then the gradation voltage Vdata corresponding to the image data is written. Yes.

これにより、データドライバ140を負電源で動作させる必要がなく、正電源で表示パネル110を表示駆動させることができるので、データドライバ140において負電源の高耐圧プロセスを採用する必要がなく、ドライバチップの小型化による表示装置の狭額縁化やコストダウンを実現することができる。   As a result, it is not necessary to operate the data driver 140 with a negative power supply, and the display panel 110 can be driven to display with a positive power supply. Therefore, the data driver 140 does not need to employ a high-voltage process with a negative power supply, and the driver chip. By reducing the size of the display device, it is possible to realize a narrow frame and cost reduction of the display device.

なお、上述した書込動作及び発光動作からなる表示動作に先立って、各画素PIXの発光特性の変動(例えば画素駆動回路の駆動トランジスタにおける経時的なしきい値電圧の変化)を補償するためのパラメータを取得する動作を実行するものであってもよい。具体的には、例えば表示動作に先立って、各画素PIXに所定の試験電圧を印加し、これにより各画素PIXの有機EL素子OELが発光した際の輝度をセンサにより個別に検出して、各画素PIXの発光特性に関連するパラメータを取得する。そして、上述した書込動作において、画像データに応じた電圧成分に、上記パラメータに基づいて各画素の発光特性の変動に応じた補正電圧成分を加味した階調電圧Vdataを生成して、画素PIXに書き込む。これにより、各画素PIXにおける発光特性の変動に関わらず、画像データに応じた適切な輝度階調で各有機EL素子OELを発光動作させることができ、表示パネル110の表示品質の低下を抑制することができる。   In addition, prior to the display operation including the write operation and the light emission operation described above, a parameter for compensating for a change in the light emission characteristic of each pixel PIX (for example, a change in threshold voltage with time in the drive transistor of the pixel drive circuit). It is also possible to execute an operation of acquiring Specifically, for example, prior to the display operation, a predetermined test voltage is applied to each pixel PIX, whereby the luminance when the organic EL element OEL of each pixel PIX emits light is individually detected by the sensor, A parameter related to the light emission characteristic of the pixel PIX is acquired. Then, in the above-described writing operation, a gradation voltage Vdata is generated by adding a correction voltage component according to a variation in the light emission characteristics of each pixel based on the above parameter to a voltage component according to the image data, thereby generating a pixel PIX. Write to. Accordingly, each organic EL element OEL can be caused to emit light at an appropriate luminance gradation according to image data regardless of fluctuations in the light emission characteristics of each pixel PIX, and deterioration in display quality of the display panel 110 can be suppressed. be able to.

<第2の実施形態>
次に、上記第1の実施形態における表示装置(発光装置)を電子機器に適用した、第2の実施形態について、図面を参照して説明する。有機EL素子OELからなる発光素子を各画素PIXに有する表示パネル110を備える表示装置100は、デジタルカメラ、モバイル型のパーソナルコンピュータ、携帯電話等種々の電子機器に適用できるものである。
<Second Embodiment>
Next, a second embodiment in which the display device (light-emitting device) in the first embodiment is applied to an electronic device will be described with reference to the drawings. A display device 100 including a display panel 110 having a light emitting element composed of an organic EL element OEL in each pixel PIX can be applied to various electronic devices such as a digital camera, a mobile personal computer, and a mobile phone.

図12は、デジタルカメラの構成を示す斜視図であり、図13は、モバイル型のパーソナルコンピュータの構成を示す斜視図であり、図14は、携帯電話の構成を示す図である。
図12において、デジタルカメラ200は、本体部201と、レンズ部202と、操作部203と、本実施形態の表示パネル110を備える表示装置100からなる表示部204と、シャッターボタン205とを備えている。この場合、表示部204において、表示パネル110の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。
12 is a perspective view showing a configuration of a digital camera, FIG. 13 is a perspective view showing a configuration of a mobile personal computer, and FIG. 14 is a diagram showing a configuration of a mobile phone.
12, the digital camera 200 includes a main body unit 201, a lens unit 202, an operation unit 203, a display unit 204 including the display device 100 including the display panel 110 of the present embodiment, and a shutter button 205. Yes. In this case, in the display unit 204, the light emitting elements of the respective pixels of the display panel 110 can emit light with an appropriate luminance gradation according to the image data, so that a good and uniform image quality can be realized.

また、図13において、パーソナルコンピュータ210は、本体部211と、キーボード212と、本実施形態の表示パネル110を備える表示装置100からなる表示部213とを備えている。この場合でも、表示部213において、表示パネル110の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。   In FIG. 13, the personal computer 210 includes a main body 211, a keyboard 212, and a display unit 213 including the display device 100 including the display panel 110 of the present embodiment. Even in this case, in the display unit 213, the light-emitting elements of the respective pixels of the display panel 110 can emit light at an appropriate luminance gradation according to the image data, thereby realizing good and uniform image quality.

また、図14において、携帯電話220は、操作部221と、受話口222と、送話口223と、本実施形態の表示パネル110を備える表示装置100からなる表示部224とを備えている。この場合でも、表示部224において、表示パネル110の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。   In FIG. 14, the mobile phone 220 includes an operation unit 221, an earpiece 222, a mouthpiece 223, and a display unit 224 including the display device 100 including the display panel 110 of the present embodiment. Even in this case, in the display unit 224, the light emitting elements of the respective pixels of the display panel 110 can emit light with an appropriate luminance gradation corresponding to the image data, thereby realizing a good and uniform image quality.

なお、上記各実施形態においては、本発明を有機EL素子OELからなる発光素子を各画素PIXに有するパネル110を備える表示装置100に適用した場合について説明したが、本発明はこれに限るものではない。例えば、有機EL素子OELからなる発光素子を有する複数の画素が一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用してもよい。この場合、発光素子アレイの各画素の発光素子を画像データに応じた適切な輝度で発光動作させることができて、良好な露光状態を得ることができる。   In each of the above-described embodiments, the case where the present invention is applied to the display device 100 including the panel 110 having the light-emitting element including the organic EL element OEL in each pixel PIX has been described. However, the present invention is not limited to this. Absent. For example, a light emitting element array in which a plurality of pixels each having a light emitting element composed of an organic EL element OEL are arranged in one direction is provided, and exposure is performed by irradiating light emitted from the light emitting element array on a photosensitive drum according to image data. You may apply to an exposure apparatus. In this case, the light emitting element of each pixel of the light emitting element array can be caused to emit light at an appropriate luminance according to the image data, and a good exposure state can be obtained.

100 表示装置
110 表示パネル
120 選択ドライバ
130 電源ドライバ
140 データドライバ
144 D/Aコンバータ
145 出力回路
145a 切換スイッチ
145b フォロワアンプ
150 システムコントローラ
PIX 画素
DC 画素駆動回路
Tr11〜Tr14 トランジスタ
Cs、Cc キャパシタ
OEL 有機EL素子
DESCRIPTION OF SYMBOLS 100 Display apparatus 110 Display panel 120 Selection driver 130 Power supply driver 140 Data driver 144 D / A converter 145 Output circuit 145a Changeover switch 145b Follower amplifier 150 System controller PIX Pixel DC pixel drive circuit Tr11-Tr14 Transistor Cs, Cc Capacitor OEL Organic EL element

Claims (12)

発光素子を有し、データラインに接続された画素における前記発光素子を動作させる画素駆動回路であって、
第1の容量素子と、
前記第1の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第1の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、
一端が前記第1の容量素子の一端に接続された第2の容量素子と、
を備え、
前記第1の容量素子は、前記データラインを介して前記第2の容量素子の他端の電位が画像データに応じた第1の電位に設定された後に、該第1の電位と異なる第2の電位に設定されることによって前記画像データに応じた電荷が蓄積され
前記画素駆動回路は、更に、前記第2の容量素子の一端と前記第2の電位に設定される電極との導通を制御し、前記第2の容量素子の前記他端が前記第1の電位に設定される際に、前記第2の容量素子の一端と前記電極とを接続するリセット制御素子を有することを特徴とする画素駆動回路。
A pixel driving circuit for operating the light emitting element in a pixel having a light emitting element and connected to a data line,
A first capacitive element;
One end and the other end of the first capacitor element are connected to one end of the current path and a control terminal, and a driving current flowing in the current path according to the electric charge accumulated in the first capacitor element is supplied to the light emitting element. A drive control element to
A second capacitive element having one end connected to one end of the first capacitive element;
With
The first capacitive element has a second potential different from the first potential after the potential at the other end of the second capacitive element is set to a first potential corresponding to image data via the data line . charge corresponding to the image data by being set to a potential is accumulated,
The pixel driving circuit further controls conduction between one end of the second capacitor element and an electrode set to the second potential, and the other end of the second capacitor element has the first potential. when it is set to the pixel driving circuit according to claim Rukoto which have a reset control element for connecting the one end and the electrode of the second capacitor.
前記駆動制御素子の電流路の他端と制御端子との導通を制御する第1の選択制御素子を有し、
前記第1の選択制御素子は、前記第1の容量素子及び前記第2の容量素子に電荷を蓄積させる際に前記駆動制御素子の電流路の他端と制御端子とを接続するように制御されることを特徴とする請求項1に記載の画素駆動回路。
A first selection control element that controls conduction between the other end of the current path of the drive control element and the control terminal;
The first selection control element is controlled to connect the other end of the current path of the drive control element and a control terminal when charge is accumulated in the first capacitor element and the second capacitor element. The pixel driving circuit according to claim 1, wherein:
前記リセット制御素子は、前記第2の容量素子の前記他端が前記第1の電位から前記第2の電位に設定される際に前記第2の容量素子の一端と前記電極との接続を解除するように制御されることを特徴とする請求項1又は2に記載の画素駆動回路。 The reset control element, releases the connection between the one end and the electrode of said second capacitor when said second end of said second capacitor is set to the second potential from said first potential The pixel driving circuit according to claim 1 , wherein the pixel driving circuit is controlled so as to perform. 前記データラインと前記第2の容量素子の前記他端との導通を制御する第2の選択制御素子を有し、
前記第2の選択制御素子は、前記第2の容量素子の前記他端を前記第1の電位に設定する際に、前記データラインと前記第2の容量素子の前記他端とを接続するように制御されることを特徴とする請求項1乃至の何れかに記載の画素駆動回路。
And a second selection control element for controlling the conduction between the other end of the data line and the second capacitor,
It said second selection control element, when setting the other end of the second capacitor to the first potential, so as to connect the other end of the data line and the second capacitor the pixel driving circuit as claimed in any one of claims 1 to 3, characterized in that it is controlled.
画像データに応じて駆動される発光装置であって、
複数の画素と前記各画素に接続される複数のデータラインとを有する発光パネルと、
発光パネルを駆動する駆動回路と、
を備え、
前記各画素は、発光素子と、第1の容量素子と、前記第1の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第1の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第1の容量素子の一端に接続された第2の容量素子と、を備えて、前記第1の容量素子は、前記データラインを介して前記第2の容量素子の他端の電位が画像データに応じた第1の電位に設定された後に、該第1の電位と異なる第2の電位に設定されることによって前記画像データに応じた電荷が蓄積され、
前記各画素は、更に、前記第2の容量素子の一端と前記第2の電位に設定される電極との導通を制御し、前記第2の容量素子の前記他端が前記第1の電位に設定される際に、前記第2の容量素子の一端と前記電極とを接続するリセット制御素子を有し、
前記駆動回路は、前記データラインに前記画像データに応じた電圧を印加して、前記第2の容量素子の前記他端の電位を前記第1の電位に設定した後に前記第2の電位に設定するデータ駆動回路を有することを特徴とする発光装置。
A light emitting device driven according to image data,
A light emitting panel having a plurality of pixels, and a plurality of data lines connected to the each pixel,
A drive circuit for driving the light emitting panel;
With
Each pixel includes a light emitting element, a first capacitor element, and one end and the other end of the first capacitor element connected to one end of a current path and a control terminal, and a charge accumulated in the first capacitor element. And a second capacitive element having one end connected to one end of the first capacitive element, and a first capacitive element connected to the first capacitive element. After the potential at the other end of the second capacitive element is set to the first potential corresponding to the image data via the data line, the capacitive element is set to a second potential different from the first potential. By setting, the charge corresponding to the image data is accumulated,
Each of the pixels further controls conduction between one end of the second capacitive element and the electrode set to the second potential, and the other end of the second capacitive element is set to the first potential. A reset control element for connecting one end of the second capacitor and the electrode when set;
Wherein the driving circuit, the data line by applying a voltage corresponding to the image data, set to the second potential a potential of the other end of the second capacitor after setting the first potential A light emitting device having a data driving circuit for performing the above operation.
前記データ駆動回路は、前記画像データに応じた電圧を生成するための電圧生成回路と、前記データラインを前記電圧生成回路又は前記第2の電位に設定された接点に切換接続する接続切換回路と、を有することを特徴とする請求項に記載の発光装置。 The data driving circuit includes a voltage generation circuit for generating a voltage according to the image data, and a connection switching circuit for switching and connecting the data line to the voltage generation circuit or the contact set to the second potential. The light-emitting device according to claim 5 . 前記各画素は、前記駆動制御素子の電流路の他端と制御端子との導通を制御する第1の選択制御素子と、前記データラインと前記第2の容量素子の前記他端との導通を制御する第2の選択制御素子と、を有し、
前記駆動回路は、前記第1の選択制御素子及び前記第2の選択制御素子を制御して、前記第1の容量素子及び前記第2の容量素子に電荷を蓄積させる際に、前記駆動制御素子の電流路の他端と制御端子とを接続し、前記データラインと前記第2の容量素子の前記他端とを接続する選択駆動回路を有することを特徴とする請求項又はに記載の発光装置。
Wherein each pixel includes a first selection control element for controlling the conduction between the other end and the control terminal of the current path of the drive control device, the conduction between the other end of the data line and the second capacitor A second selection control element for controlling,
The drive circuit controls the first selection control element and the second selection control element to store charges in the first capacitance element and the second capacitance element, and the drive control element of connecting the other end to the control terminal of the current path, according to claim 5 or 6, characterized in that it has a selection drive circuit for connecting the other end of the said data line second capacitor Light emitting device.
前記選択駆動回路は、前記リセット制御素子を制御して、前記第2の容量素子の前記他端を前記第1の電位に設定する際に、前記第2の容量素子の一端と前記電極とを接続し、前記第2の容量素子の前記他端が前記第1の電位から前記第2の電位に設定される際に前記第2の容量素子の一端と前記電極との接続を解除することを特徴とする請求項に記載の発光装置。 It said selection driving circuit controls the reset control element, the other end of the second capacitive element when setting the first potential, and the electrode and one end of said second capacitor connect, said other end of said second capacitive element to release the connection between the one end and the electrode of said second capacitor when being set to the second potential from said first potential The light-emitting device according to claim 7 . 請求項乃至の何れかに記載の発光装置が実装されてなることを特徴とする電子機器。 Electronic apparatus, characterized in that the light-emitting device according to any one of claims 5 to 8 is mounted. 画像データに応じて駆動される発光装置の駆動制御方法であって、
前記発光装置は、発光素子と、第1の容量素子と、前記第1の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第1の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第1の容量素子の一端に接続された第2の容量素子と、を有する複数の画素を有する発光パネルを有し、
前記各画素の前記第2の容量素子の他端を前記画像データに応じた第1の電位に設定する第1書込動作ステップと、
前記各画素の前記第2の容量素子の前記他端を前記第1の電位に設定した後に、前記第2の容量素子の前記他端を、前記第1の電位と異なる第2の電位に設定して、前記第1の容量素子に前記画像データに応じた電荷を蓄積させる第2書込動作ステップと、
前記第1書込動作ステップに先だって実行される、前記第2の容量素子の一端と前記第2の電位に設定された電極とを接続するリセット動作ステップと、
を含むことを特徴とする発光装置の駆動制御方法。
A drive control method of a light emitting device driven according to image data,
The light emitting device includes a light emitting element, a first capacitive element, and one end and the other end of the first capacitive element connected to one end of a current path and a control terminal, and a charge accumulated in the first capacitive element. And a plurality of pixels each having a drive control element that supplies a drive current flowing through the current path to the light emitting element, and a second capacitor element having one end connected to one end of the first capacitor element. Have a light-emitting panel,
A first writing operation step of setting the other end of the second capacitive element of each pixel to a first potential corresponding to the image data;
Setting said second end of said second capacitor of each pixel after setting the first potential, the other end of the second capacitor, the second potential different from said first potential A second writing operation step of storing charges corresponding to the image data in the first capacitive element;
A reset operation step for connecting one end of the second capacitor and the electrode set at the second potential, which is executed prior to the first write operation step;
A drive control method for a light-emitting device, comprising:
前記第1書込ステップ及び前記第2書込動作ステップは、前記データラインと前記第2の容量素子の前記他端とを接続する第1接続動作ステップと、前記駆動制御素子の電流路の他端と制御端子とを接続する第2接続動作ステップと、を含むことを特徴とする請求項10に記載の発光装置の駆動制御方法。 The first writing step and the second write operation step includes a first connection operation step for connecting the other end of the data line and the second capacitor, the other current path of the drive control element The light emitting device drive control method according to claim 10 , further comprising a second connection operation step of connecting the end and the control terminal. 前記第2書込動作ステップは、前記第2の容量素子の一端と前記電極との接続を解除する解除動作ステップを含むことを特徴とする請求項10又は11に記載の発光装置の駆動制御方法。 The second write operation step, the drive control method of a light-emitting device according to claim 10 or 11, characterized in that it comprises a release operation step of releasing the connection between the one end and the electrode of said second capacitor .
JP2009138028A 2009-06-09 2009-06-09 Pixel drive circuit, light emitting device, drive control method thereof, and electronic apparatus Expired - Fee Related JP5305242B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009138028A JP5305242B2 (en) 2009-06-09 2009-06-09 Pixel drive circuit, light emitting device, drive control method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009138028A JP5305242B2 (en) 2009-06-09 2009-06-09 Pixel drive circuit, light emitting device, drive control method thereof, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2010286526A JP2010286526A (en) 2010-12-24
JP5305242B2 true JP5305242B2 (en) 2013-10-02

Family

ID=43542295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009138028A Expired - Fee Related JP5305242B2 (en) 2009-06-09 2009-06-09 Pixel drive circuit, light emitting device, drive control method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5305242B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5795893B2 (en) * 2011-07-07 2015-10-14 株式会社Joled Display device, display element, and electronic device
KR101869056B1 (en) 2012-02-07 2018-06-20 삼성디스플레이 주식회사 Pixel and organic light emitting display device using the same
JP2013171153A (en) * 2012-02-21 2013-09-02 Panasonic Corp Image display device
KR20140013587A (en) 2012-07-25 2014-02-05 삼성디스플레이 주식회사 Pixel and organic light emitting display device
EP3525251A1 (en) * 2018-02-09 2019-08-14 Koninklijke Philips N.V. Actuator device using current-addressed electroactive polymer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4039441B2 (en) * 2003-05-19 2008-01-30 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP3772889B2 (en) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 Electro-optical device and driving device thereof
JP4062179B2 (en) * 2003-06-04 2008-03-19 ソニー株式会社 Pixel circuit, display device, and driving method of pixel circuit
JP4826870B2 (en) * 2003-12-02 2011-11-30 ソニー株式会社 Pixel circuit, driving method thereof, active matrix device, and display device
JP2007225653A (en) * 2006-02-21 2007-09-06 Seiko Epson Corp Electrooptical device and its driving method, and electronic equipment
JP5124250B2 (en) * 2007-11-30 2013-01-23 エルジー ディスプレイ カンパニー リミテッド Image display device

Also Published As

Publication number Publication date
JP2010286526A (en) 2010-12-24

Similar Documents

Publication Publication Date Title
JP5240534B2 (en) Display device and drive control method thereof
JP4798342B2 (en) Display drive device and drive control method thereof, and display device and drive control method thereof
JP3925435B2 (en) Light emission drive circuit, display device, and drive control method thereof
TWI330817B (en) Display drive apparatus, display apparatus and drive control method thereof
JP3972359B2 (en) Display device
JP5107824B2 (en) Display device and drive control method thereof
KR100962768B1 (en) Display apparatus and drive control method thereof
KR101171573B1 (en) Light-emitting apparatus and drive control method thereof as well as electronic device
JP5240581B2 (en) Pixel drive device, light emitting device, drive control method thereof, and electronic apparatus
JP4852866B2 (en) Display device and drive control method thereof
US8253663B2 (en) Display apparatus, display-apparatus driving method and electronic equipment
TWI406227B (en) Display apparatus and driving method for display apparatus
JP5467484B2 (en) Display drive device, drive control method thereof, and display device including the same
JP4967946B2 (en) Display device and driving method of display device
US8199081B2 (en) Display apparatus, display-apparatus driving method and electronic instrument
JP2010281874A (en) Light-emitting device, driving control method for the same, and electronic apparatus
JP2010281872A (en) Light emitting device and method of driving and controlling same, and electronic equipment
JP5305242B2 (en) Pixel drive circuit, light emitting device, drive control method thereof, and electronic apparatus
JP4952886B2 (en) Display device and drive control method thereof
JP5218222B2 (en) Pixel driving device, light emitting device, and driving control method of light emitting device
JP4816653B2 (en) Display device, driving method thereof, and electronic apparatus
KR101544212B1 (en) Display apparatus driving method for display apparatus and electronic apparatus
JP3915907B2 (en) Light emission drive circuit, display device, and drive control method thereof
JP4877536B2 (en) Pixel drive device, light emitting device, drive control method thereof, and electronic apparatus
JP5182382B2 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5305242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130616

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees