JP2009212451A - 可変容量素子 - Google Patents
可変容量素子 Download PDFInfo
- Publication number
- JP2009212451A JP2009212451A JP2008056410A JP2008056410A JP2009212451A JP 2009212451 A JP2009212451 A JP 2009212451A JP 2008056410 A JP2008056410 A JP 2008056410A JP 2008056410 A JP2008056410 A JP 2008056410A JP 2009212451 A JP2009212451 A JP 2009212451A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- movable body
- substrate
- movable
- drive electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 可動体の短絡を防止でき、可動電極と固定電極との間の容量値のばらつきを抑制できると共に、可動体の応答性を高める。
【解決手段】 可変容量素子1は、基板2と蓋体14との間に可動体9を設けることによって形成する。基板2には、可動体9の可動電極13と対面した位置に固定電極3を設ける。蓋体14には、可動体9と対面した位置にp型高濃度層からなる駆動電極15を設ける。また、p型高濃度層にはn型領域からなる同電位電極16を設けると共に、同電位電極16は可動体9に電気的に接続する。さらに、同電位電極16には可動体9との間に位置して絶縁酸化膜からなるストッパ部17を設ける。これにより、ストッパ部17の密着性、平坦性を高めることができると共に、駆動電極15の寄生容量を小さくすることができる。
【選択図】 図4
【解決手段】 可変容量素子1は、基板2と蓋体14との間に可動体9を設けることによって形成する。基板2には、可動体9の可動電極13と対面した位置に固定電極3を設ける。蓋体14には、可動体9と対面した位置にp型高濃度層からなる駆動電極15を設ける。また、p型高濃度層にはn型領域からなる同電位電極16を設けると共に、同電位電極16は可動体9に電気的に接続する。さらに、同電位電極16には可動体9との間に位置して絶縁酸化膜からなるストッパ部17を設ける。これにより、ストッパ部17の密着性、平坦性を高めることができると共に、駆動電極15の寄生容量を小さくすることができる。
【選択図】 図4
Description
本発明は、例えば静電容量を変化させることにより高周波信号等に対してスイッチ動作を行う可変容量型スイッチ、または可変容量コンデンサ等として好適に用いられる可変容量素子に関する。
一般に、可変容量素子は、例えば可変容量型スイッチ、可変容量コンデンサ等として用いられている。これらの可変容量素子は、基板上に固定電極を設け、該固定電極と対向して可動電極(可動体)を変位可能に設けると共に、固定電極を挟んで基板と反対側には駆動電極を設ける構成となっている。そして、可動電極は、駆動電極の静電力によって、基板の固定電極に近接,離間する。
また、可動電極の短絡や張り付き(スティックション)を防止するために、可動電極が接近する部位には、絶縁材料からなるストッパを設ける構成が知られている(例えば特許文献1,2)。そして、特許文献1には、ストッパに電荷が蓄積されるのを防止するために、ストッパを挟む2つの電極を同電位に設定した構成が開示されている。このとき、可動電極が接近する部位には、金属膜からなる電極を設け、この電極を可動電極と同電位に設定している。また、特許文献2には、半導体材料からなる基板には、可動電極と対向した位置に逆導電型高濃度層からなる駆動電極を設け、該駆動電極(逆導電型高濃度層)以外の部位は可動電極と同電位に設定した構成が開示されている。
ところで、可変容量素子は、可動電極と固定電極との間の隙間(ギャップ)によってこれらの間の容量値が決定するため、可動電極が固定電極に近接および離間したいずれの位置にあるときでも、可動電極および固定電極は高い平行性をもって配置される必要がある。一方、可動電極の張り付き等を防止するために、可動電極と駆動電極との間にはストッパが設けられている。このため、可動電極が固定電極から離間した位置で静止する場合には、可動電極と駆動電極との間にストッパが挟まれた状態となる。また、ストッパの帯電を防止するためには、ストッパを挟む2つの電極は同電位に設定する必要がある。
このとき、特許文献1のように、駆動電極上に可動電極と同電位となる金属膜を設け、該金属膜上にストッパを設けた場合には、ストッパと金属膜とが全く異なる材料によって形成されるため、ストッパの密着性が乏しく、ストッパが欠落して短絡する虞れがある。また、ストッパの平坦性が低下し易いから、可動電極と駆動電極との間にストッパを挟んだ状態で可動電極が静止したときには、固定電極に対して可動電極が傾斜することがある。この結果、可動電極と固定電極との間の容量値が素子毎にばらつくという問題もある。
また、特許文献2による駆動電極は、半導体基板に逆導電型高濃度層を形成することによって構成している。ここで、大きな駆動力(静電力)を生み出すためには、駆動電極の面積は広い方が好ましい。しかし、逆導電型高濃度層からなる駆動電極の面積を大きくすると、半導体基板のうち逆導電型高濃度層と他の部位との間の界面(pn接合界面)の面積も大きくなる。このため、pn接合界面の空乏層による寄生容量も大きくなるから、駆動電極に外部の電圧を印加して可動電極を静電駆動するときにCR時定数が増大して、可動電極の動作が遅延するという問題がある。
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、可動体の短絡を防止でき、可動電極と固定電極との間の容量値のばらつきを抑制できると共に、可動体の応答性を高めることができる可変容量素子を提供することにある。
上述した課題を解決するために、本発明は、基板と、該基板に設けられた固定電極と、該固定電極と対向する位置で前記基板に変位可能に設けられ該固定電極と接近,離間する板状の可動体と、該可動体のうち前記固定電極に面した部位に設けられ該可動体が前記固定電極と接近,離間するときに前記固定電極との間で静電容量が変化する可動電極と、前記可動体を挟んで前記基板の反対側に設けられ静電力を用いて前記可動体を前記固定電極と接近または離間する方向に駆動する駆動電極とを備えてなる可変容量素子に適用される。
そして、請求項1の発明が採用する構成の特徴は、前記可動体を挟んで前記基板の反対側には半導体材料からなる半導体基板を設け、前記駆動電極は、該半導体基板に設けられp型およびn型のうちいずれかの不純物半導体からなる第1の導電型層によって形成し、該第1の導電型層には、該第1の導電型層と異なる型の不純物半導体からなる第2の導電型領域を形成し、該第2の導電型領域には、前記可動体との間に位置して絶縁材料からなるストッパ部を設け、前記第2の導電型領域は、前記可動体と同電位に設定する構成としたことにある。
請求項2の発明では、前記ストッパ部は、半導体酸化膜を用いて形成している。
請求項3の発明では、前記駆動電極の半導体基板は、高抵抗シリコン材料を用いて形成している。
請求項1の発明によれば、駆動電極は半導体基板に設けられた第1の導電型層によって形成したから、第1の導電型層の面積を大きくすることによって、駆動電極と可動体との間に作用する静電力を大きくすることができる。また、第1の導電型層には第2の導電型領域を形成し、該第2の導電型領域にはストッパ部を設けたから、第2の導電型領域を可動体と同電位に設定することによって、ストッパ部には電界が集中しなくなる。これにより、ストッパ部に電荷が蓄積するのを防止することができ、電荷蓄積に基づく可動体と駆動電極との張り付きを抑制することができる。
また、半導体基板の第2の導電型領域にストッパ部を設けるから、例えば金属膜にストッパ部を設けた場合に比べて、ストッパ部の密着性を高めることができる。これにより、ストッパ部の欠落を防いで、駆動電極と可動体との間の短絡を確実に防止することができる。また、例えば金属膜にストッパ部を設けた場合に比べて、ストッパ部の平坦性を高めることができる。これにより、固定電極と可動電極を高い平行性をもって配置することができるから、ストッパ部が可動体に接触した状態で固定電極と可動電極との間の容量値をみたときに、素子毎にこの容量値がばらつくのを抑制することができる。
さらに、第2の導電型領域は、ストッパ部と対応した位置にだけ形成すればよいから、駆動電極をなす第1の導電型層に比べてその面積を小さくすることができる。このため、第1の導電型層と第2の導電型領域との間の界面の面積を小さくすることができるから、界面の空乏層による寄生容量も小さくすることができる。この結果、CR時定数が小さくなるから、駆動電極に電圧を印加したときには可動体を速やかに変位させることができ、可動体の応答性を高めることができる。
また、半導体基板に第1の導電型層からなる駆動電極を形成するから、不純物拡散等の回路パターンの形成工程を用いて駆動電極等を形成することができる。このため、昇圧回路、論理回路等の各種の回路を駆動電極と同時に半導体基板に形成することができる。
請求項2の発明によれば、ストッパ部は半導体酸化膜を用いて形成するから、例えば熱酸化法を用いてストッパ部を形成することができる。このため、CVD法やスパッタ等を用いる場合に比べて、半導体酸化膜の膜厚の制御性が良く、ストッパ部の厚さ寸法を高精度に設定することができる。このため、固定電極と可動電極との間の容量値のばらつきを小さくすることができる。また、熱酸化法を用いてストッパ部の半導体酸化膜を形成することができるから、半導体酸化膜の膜質および耐圧を高めることができる。
請求項3の発明によれば、駆動電極の半導体基板は高抵抗シリコン材料を用いて形成した。このため、半導体基板に各種の信号処理回路等を形成することができる。また、例えば固定電極に高周波信号を供給するときでも、高周波信号が高抵抗シリコン材料からなる半導体基板に回り込むことがなく、高周波特性における損失を低減することができる。
以下、本発明の実施の形態による可変容量素子を、添付図面を参照して詳細に説明する。
図中、可変容量素子1(可変容量スイッチ)は例えばマイクロマシニング技術により形成され、基板2、固定電極3、可動体9、可動電極13、蓋体14、駆動電極15、同電位電極16、ストッパ部17等によって構成されている。
基板2は、可変容量素子1のベース部分を構成している。ここで、基板2は、例えば絶縁性を有する高抵抗のシリコン材料からなり、数ミリ程度の大きさの四角形状に形成されている。そして、基板2は、互いに直交する3軸方向をX軸,Y軸およびZ軸としたときに、例えばX軸およびY軸に沿って水平方向に延びている。
また、基板2の表面側には、例えばエッチング加工等の手段によって2箇所の凹溝2Aが形成されている。これらの凹溝2Aは、後述の支持梁12に対応する位置にそれぞれ形成され、撓み変形する支持梁12に対して基板2が接触するのを防止している。
固定電極3は、後述する可動体9と対向する位置で基板2に例えば2個設けられている。これらの固定電極3は、例えば基板2にp型またはn型の不純物を拡散させた低抵抗な不純物拡散層または導電性の金属薄膜によって形成されている。また、各固定電極3の一端側は、可動電極13の中央側に位置し、X軸方向に対して一定間隔をもって離間している。また、固定電極3の他端側は可動体9の外側位置まで延び、この部位は後述の信号用引出電極21に接続されている。
また、基板2の表面には、例えばシリコン酸化物(SiO2)等からなる絶縁性の保護膜4が設けられている。この保護膜4は、基板2の表面および固定電極3を覆っている。
絶縁突起部5は、保護膜4のうち可動電極13と対面する位置に複数設けられている。これらの絶縁突起部5は、例えばシリコン酸化物等により絶縁材料を用いて形成され、保護膜4の表面から可動電極13に向けて突出している。そして、絶縁突起部5は、可変容量素子1に電圧を印加していないときに可動電極13に当接し、固定電極3と可動電極13との間に所定寸法の間隔を保持している。
支持部6は、基板2上に位置して基板2と後述の蓋体14との間に挟まれている。支持部6は、可動体9、支持梁12等と同様に、導電性を有する低抵抗なシリコン材料として、例えばシリコン材料にヒ素(As)等の不純物を混入したn型半導体材料を用いて形成されている。そして、支持部6は、例えば基板2の周縁に沿って延びる四角形の枠状に形成され、可動体9、支持梁12等を取囲んでいる。支持部6の内側には、可動体9を挟んでX軸方向の両側に位置する梁連結部6A,6Aが設けられている。
また、支持部6の基端側(図4中の下部側)は、シリコン酸化物等からなる枠状の接合部7を介して基板2上に固定されている。一方、支持部6の先端側(図4中の上部側)には、例えばシリコン酸化物等からなる枠状の絶縁部8を介して後述の蓋体14が固着されている。そして、支持部6は、基板2と蓋体14との間に可動体9を配置する空間を保持している。
可動体9は、基板2と蓋体14(駆動電極15)との間に設けられ、支持部6により支持梁12を介して垂直方向に変位可能に支持されている。この可動体9は、例えば5〜10μm程度の厚さ寸法を有する四角形の平板状をなしている。
ここで、可動体9は、例えばシリコン材料にエッチング加工等を施すことにより、支持部6、支持梁12等と一緒に形成されている。また、可動体9のうち基板2と対向する面には、可動体9の一部を構成する絶縁性の電極形成層10が設けられている。この電極形成層10は、例えばシリコン酸化物等を用いて数μm程度の厚さ寸法に形成され、後述する可動電極13の形成部位となるものである。
また、可動体9は、駆動電極15との間に垂直方向の隙間11が形成されている。そして、可動体9は、駆動電極15との間に発生する静電力によって垂直方向に変位し、基板2に対して近接,離間する。即ち、可動体9は、図6に示す如く、駆動電極15と可動体9との間に電圧を印加していないときに、後述の支持梁12によって基板2と近接した位置に保持され、駆動電極15とは隙間11を介して離間している。
また、駆動電極15と可動体9との間に電圧を印加したときには、図7に示す如く、これらの間に静電力が作用することにより、可動体9が駆動電極15に引付けられる。この結果、可動体9は、後述のストッパ部17に当接する位置まで垂直方向に変位し、基板2から離間した位置に保持される。
そして、可動体9の位置に応じて固定電極3と可動電極13との電極間距離が変化し、固定電極3と可動電極13との静電容量値が変化する。これにより、可変容量素子1は、可動体9の位置に応じて、左,右の固定電極3間の静電容量値が選択的に切換わるものである。
支持梁12は、可動体9を垂直方向に変位可能に支持し、可動体9と支持部6との間に例えば4本設けられている。これらの支持梁12は、例えばY方向に複数回にわたって往復動(屈曲)したクランク状の梁として形成され、基板2と蓋体14との間に位置して水平方向に延びると共に、これらの基板2および蓋体14から垂直方向(Z軸方向)に離間している。
また、各支持梁12は、基端側が支持部6の梁連結部6Aに連結され、先端側が可動体9の四隅にそれぞれ連結されている。そして、支持梁12は、図7に示す如く、可動体9が駆動電極15に向けて変位するときに、垂直方向に撓み変形するものである。
可動電極13は、固定電極3と対面した位置で可動体9の電極形成層10に設けられている。この可動電極13は、固定電極3とほぼ同様に、電極形成層10に埋込んだ金属膜等を平坦化することによって形成されている。また、可動電極13は、各固定電極3の一端側と垂直方向で対向し、可動体9が垂直方向に変位するときには、各固定電極3に対して近接または離間する。
この場合、左側の固定電極3と可動電極13との間、および右側の固定電極3と可動電極13との間には、可動電極13を介して直列に接続された2つのコンデンサ(エアギャップコンデンサ)が形成されている。そして、これらのコンデンサ全体の静電容量、即ち左,右の固定電極3間の静電容量は、各電極3,13の電極間距離に応じて変化する構成となっている。
蓋体14は、支持部6、絶縁部8等を介して基板2上に設けられ、可動体9を挟んで基板2の反対側に配置されている。ここで、蓋体14は、例えば高抵抗のシリコン材料(半導体材料)を用いた半導体基板からなり、基板2と同様に水平方向に広がる平板状に形成されている。また、蓋体14は、図4に示す如く、基板2と垂直方向(Z軸方向)の間隔をもって対向し、これらの間には可動体9が配置されている。そして、蓋体14の裏面側には、可動体9を駆動するための駆動電極15が設けられている。これにより、蓋体14は、駆動電極15を支持するための支持部材(支持基板)となっている。
駆動電極15は、図3および図4に示す如く、蓋体14のうち可動体9と対面する裏面側に設けられ、可動体9を挟んで基板2の反対側に配置されている。また、駆動電極15は、可動体9と異なる型の不純物半導体として例えばp型半導体を用いて形成されている。具体的には、シリコン材料からなる蓋体14の裏面側にホウ素(B)等の不純物を高濃度に熱拡散した層状のp型高濃度層(第1の導電型層)によって形成されている。
また、駆動電極15は、可動体9を全面にわたって覆うように、可動体9と対応した四角形状に形成されている。一方、駆動電極15のX軸方向の一端側には、駆動電極15を後述の駆動用引出電極18に接続するための駆動用接続部15Aが設けられている。さらに、駆動電極15のX軸方向の他端側には、後述の同電位電極16を支持部6に接続するために、梁連結部6Aまで延びた延長部15Bが設けられている。
そして、駆動電極15は、可動体9との間に電圧が印加されたときに、可動体9を引付ける垂直方向の静電力を発生し、この静電力によって可動体9を基板2から離れる方向に駆動するものである。
同電位電極16は、駆動電極15を形成するp型高濃度層に設けられ、駆動電極15と異なる型の不純物半導体として例えばn型半導体を用いて形成されている。具体的には、p型高濃度層にヒ素等の不純物を拡散したn型領域(第2の導電型領域)によって形成されている。このとき、同電位電極16のn型領域は、駆動電極15のp型高濃度層よりも浅く形成されている。また、同電位電極16は格子状に形成され、格子の交点には四角形状のストッパ配置部16Aが形成されている。
さらに、同電位電極16のX軸方向の他端側には、同電位電極16を支持部6に接続するための接続部16Bが設けられ、該接続部16Bは、駆動電極15の延長部15Bに沿って梁連結部6Aまで延び、梁連結部6Aに設けられた接続電極16Cに電気的に接続されている。これにより、同電位電極16は、接続部16B、支持部6を通じて可動体9に接続され、可動体9と同電位に設定されている。
ストッパ部17は、蓋体14と可動体9との間に位置して、同電位電極16のストッパ配置部16Aにそれぞれ設けられている。これらのストッパ部17は、絶縁材料として例えばシリコン酸化膜によって形成され、蓋体14の裏面から可動体9に向けて突出している。そして、ストッパ部17は、図7に示す如く、可変容量素子1に電圧を印加したときに可動体9に当接し、可動体9と駆動電極15との間に所定寸法の間隔を保持している。これにより、ストッパ部17は、可動体9と駆動電極15とが張り付くのを防止している。
一方、駆動用引出電極18,19は、図2、図4および図5に示す如く、基板2等に例えば2個設けられている。これらの駆動用引出電極18,19は、駆動電極15と可動体9とを基板2の裏面側に引出して後述の電源22に接続するものである。
ここで、駆動用引出電極18,19は、例えばサンドブラスト法等によって基板2等の裏面側に有底穴を穿設し、この有底穴内に導電性材料を充填することにより、基板2の裏面に開口するビアホールとして形成されている。
そして、一方の駆動用引出電極18は、基板2を貫通すると共に、基板2と駆動電極15との間に固着された電極引出部20等を貫通して駆動電極15の駆動用接続部15Aに接続されている。また、他方の駆動用引出電極19は、基板2を貫通して支持部6の梁連結部6A(または梁連結部6Aに接続して設けられた金属膜等の低抵抗部位)に接続され、支持部6、支持梁12等を通じて可動体9に電圧を印加する構成となっている。
信号用引出電極21は、基板2に設けられ、各固定電極3にそれぞれ接続されている。これらの信号用引出電極21は、引出電極18,19とほぼ同様に、各固定電極3を基板2の裏面側に引出すビアホールとして形成されている。そして、左,右の固定電極3間の静電容量は、信号用引出電極21を介して外部の回路等に出力される。
また、直流の電源22は、図4に示す如く、可変容量素子1に接続されている。この電源22は、可動体9を駆動するときに、例えば3V程度の直流電圧を駆動電極15と可動体9との間に印加するものである。ここで、電源22は、例えばプラス極が駆動用引出電極18を介して駆動電極15に接続され、マイナス極が他の駆動用引出電極19等を介して可動体9に接続されている。
即ち、可動体9を駆動するときには、例えばn型半導体からなる駆動電極15がプラスとなり、p型半導体からなる可動体9がマイナスとなるように電圧が印加される。これにより、仮に可動体9が駆動電極15と接触したとしても、両者の接触部位にはpn接合の逆バイアス方向に電圧が印加される。このため、両者の接触部位を通じて電源22の短絡やリーク電流等が生じるのを防止することができる。
次に、図8ないし図12を参照しつつ、可変容量素子1の製造方法について説明する。
まず、蓋体14となる半導体基板31を用意する。このとき、半導体基板31は、半導体材料として例えば高抵抗なシリコン材料を用いて形成されている。そして、図8に示す駆動電極形成工程では、半導体基板31のうち可動体9と対面する一面側に、例えばレジスト等のマスク材32を全面にわたって設ける。その後、リソグラフィー技術を用いて、マスク材32のうち駆動電極15と対応した領域を選択的に除去する。そして、イオン注入技術を用いて、ホウ素等のp型不純物をマスク材32の開口領域に選択的に注入する。これにより、半導体基板31には、駆動電極15となるp型高濃度層33が形成される。その後、マスク材32を剥離する。
なお、マスク材32は、レジストに代えて酸化膜を用いてもよい。この場合でも、例えばHF(フッ化水素)系エッチングを用いて容易にマスク材を選択的に除去することができる。
次に、図9に示す同電位電極形成工程では、駆動電極形成工程と同様に半導体基板31に、p型高濃度層33を覆ってマスク材34を設ける。その後、リソグラフィー技術を用いて、マスク材34のうち同電位電極16と対応した領域を選択的に除去する。そして、イオン注入技術を用いて、ヒ素等のn型不純物イオンをマスク材34の開口領域に選択的に浅く注入する。これにより、半導体基板31には、p型高濃度層33の一部に同電位電極16となるn型領域35が形成される。
その後、マスク材34を除去し、例えば850〜1100℃の適度な温度および時間で、半導体基板31に対して活性化アニールを行う。このとき、半導体基板31には表面酸化膜が形成されるが、この表面酸化膜は活性化アニールの後に除去する。
次に、図10に示す絶縁膜形成工程では、半導体基板31にp型高濃度層33およびn型領域35を覆ってシリコン酸化膜36を形成する。このとき、シリコン酸化膜36は、ストッパ部17として所望な厚さ寸法をもって形成する。そして、シリコン酸化膜36のうち駆動電極15(p型高濃度層33)の駆動用接続部15Aと同電位電極16(n型領域35)の接続部16Bに対応した位置に開口を設け、この開口内にスパッタ、蒸着法等を用いてアルミニウム−ケイ素合金(AlSi)の導電性膜を形成する。その後、この導電性膜をパターニングし、オーミック電極(図示せず)を形成する。
次に、図11に示すストッパ部形成工程では、リソグラフィー技術、エッチング等によってシリコン酸化膜36をパターニングする。これにより、同電位電極16のストッパ配置部16Aにストッパ部17を形成する。
次に、図12に示す可動部接合工程では、可動部9等が形成された基板2に対して、半導体基板31を接合する。これにより、基板2上の絶縁部8には蓋体14が固着される。このとき、駆動電極15の駆動用接続部15Aは、電極引出部20と対応した位置に配置される。また、同電位電極16の接続部16Bは、梁連結部6A上の接続電極16Cに電気的に接続される。これにより、同電位電極16および可動体9は、電気的に接続されて互いに同電位となる。
最後に、電極形成工程では、例えばサンドブラスト法等を用いて基板2に駆動用引出電極18,19、信号用引出電極21を形成する。これにより、可変容量素子1が完成する。
本実施の形態による可変容量素子1は上述の如き構成を有するもので、次にその作動について説明する。
まず、可変容量素子1に電圧を印加していない状態では、図6に示す如く、可動体9(可動電極13)が固定電極3と近接した位置に保持され、各固定電極3間の静電容量は、互いに近接した電極3,13の電極間距離に対応する容量値となる。
また、駆動電極15と可動体9との間に電圧を印加したときには、これらの間に静電力が発生する。これにより、可動体9は、図7に示す如く、支持梁12を撓み変形させつつ、駆動電極15と当接する位置まで隙間11の寸法分だけ変位し、可動電極13は固定電極3から離間した位置に保持される。この結果、各固定電極3間の静電容量は、互いに離間した電極3,13の電極間距離に対応する容量値となるので、電圧印加の有無に応じて静電容量を切換えることができる。
かくして、本実施の形態によれば、駆動電極15は半導体材料からなる蓋体14に設けられたp型高濃度層によって形成したから、p型高濃度層の面積を大きくすることによって、駆動電極15と可動体9との間に作用する静電力を大きくすることができる。また、p型高濃度層にはn型領域からなる同電位電極16を形成し、該同電位電極16にはストッパ部17を設けたから、同電位電極16を可動体9と同電位に設定することによって、ストッパ部17には電界が集中しなくなる。これにより、ストッパ部17に電荷が蓄積するのを防止することができ、電荷蓄積に基づく可動体9と駆動電極15との張り付きを抑制することができる。
また、n型領域からなる同電位電極16にストッパ部17を設けるから、例えば金属膜にストッパ部を設けた場合に比べて、ストッパ部17と同電位電極16との間の密着性を高めることができる。これにより、ストッパ部17の欠落を防いで、駆動電極15と可動体9との間の短絡を確実に防止することができる。
また、例えば金属膜にストッパ部を設けた場合に比べて、ストッパ部17の平坦性を高めることができる。即ち、蓋体14(半導体基板31)の平坦性を活かしてストッパ部17を形成することができ、ストッパ部17の表面粗さも理想に近い状態で小さくすることができる。これにより、固定電極3と可動電極13を高い平行性をもって配置することができるから、ストッパ部17が可動体9に接触した状態で固定電極3と可動電極13との間の容量値をみたときに、素子1毎にこの容量値がばらつくのを抑制することができる。
さらに、n型領域からなる同電位電極16は、ストッパ部17と対応した位置にだけ形成すればよいから、駆動電極15をなすp型高濃度層に比べてその面積を小さくすることができる。このため、p型高濃度層(駆動電極15)とn型領域(同電位電極16)との間の界面の面積を小さくすることができるから、界面の空乏層による寄生容量も小さくすることができる。この結果、CR時定数が小さくなるから、駆動電極15に電圧を印加したときには可動体9を速やかに変位させることができ、可動体9の応答性を高めることができる。
また、半導体材料からなる蓋体14にp型高濃度層からなる駆動電極15を形成するから、各種の集積回路パターンを形成するときと同様に不純物拡散等の工程を用いて駆動電極15等を形成することができる。このため、蓋体14には、図1中に二点鎖線で示すように、駆動電極15の周囲に位置して各種の回路37を駆動電極15と同時に蓋体14に形成することができる。
なお、蓋体14をシリコン材料(Si)を用いて形成するときには、回路37は例えば昇圧回路、論理回路が該当し、ガリウムヒ素(GaAs)を用いて形成するときには、回路37は例えば高Qインダクタアレイが該当するものである。
また、駆動電極15は蓋体14に設けたp型高濃度層によって形成したから、金属膜等を用いて駆動電極を形成した場合に比べて、蓋体14および駆動電極15の線膨張係数がほぼ同じ値になる。このため、駆動電極15の面積が大きくなるときでも、蓋体14、駆動電極15等に熱応力等が生じることがなく、熱による蓋体14等の歪みを小さくすることができる。
また、ストッパ部17はシリコン酸化膜を用いて形成するから、例えば熱酸化法を用いてストッパ部17を形成することができる。このため、CVD法やスパッタ等を用いる場合に比べて、シリコン酸化膜の膜厚の制御性が良く、ストッパ部17の厚さ寸法を高精度に設定することができる。このため、固定電極3と可動電極13との間の容量値のばらつきを小さくすることができる。また、熱酸化法を用いてストッパ部17のシリコン酸化膜を形成することができるから、半導体酸化膜の膜質および耐圧を高めることができる。
さらに、蓋体14は高抵抗シリコン材料を用いて形成した。このため、例えば固定電極3に高周波信号を供給するときでも、高周波信号が高抵抗シリコン材料からなる蓋体14に回り込むことがなく、高周波特性における損失を低減することができる。
なお、前記実施の形態では、駆動電極15はp型半導体(p型高濃度層33)を用いて形成し、同電位電極16はn型半導体(n型領域35)を用いて形成した。しかし、本発明はこれに限らず、例えば駆動電極はn型半導体(n型高濃度層)を用いて形成し、同電位電極はp型半導体(p型領域)を用いて形成してもよい。
また、前記実施の形態では、ストッパ部17はシリコン酸化膜36を用いて形成するものとしたが、例えばシリコン窒化膜等の他の絶縁膜を用いることによって形成してもよい。
さらに、前記実施の形態では、蓋体14(半導体基板31)は半導体材料としてシリコン材料を用いて形成するものとしたが、ガリウムヒ素等の他の半導体材料を用いて形成してもよい。
1 可変容量素子
2 基板
3 固定電極
9 可動体
13 可動電極
14 蓋体(半導体基板)
15 駆動電極(第1の導電型層)
16 同電位電極(第2の導電型領域)
17 ストッパ部
31 半導体基板
33 p型高濃度層
35 n型領域
2 基板
3 固定電極
9 可動体
13 可動電極
14 蓋体(半導体基板)
15 駆動電極(第1の導電型層)
16 同電位電極(第2の導電型領域)
17 ストッパ部
31 半導体基板
33 p型高濃度層
35 n型領域
Claims (3)
- 基板と、該基板に設けられた固定電極と、該固定電極と対向する位置で前記基板に変位可能に設けられ該固定電極と接近,離間する板状の可動体と、該可動体のうち前記固定電極に面した部位に設けられ該可動体が前記固定電極と接近,離間するときに前記固定電極との間で静電容量が変化する可動電極と、前記可動体を挟んで前記基板の反対側に設けられ静電力を用いて前記可動体を前記固定電極と接近または離間する方向に駆動する駆動電極とを備えてなる可変容量素子において、
前記可動体を挟んで前記基板の反対側には半導体材料からなる半導体基板を設け、
前記駆動電極は、該半導体基板に設けられp型およびn型のうちいずれかの不純物半導体からなる第1の導電型層によって形成し、
該第1の導電型層には、該第1の導電型層と異なる型の不純物半導体からなる第2の導電型領域を形成し、
該第2の導電型領域には、前記可動体との間に位置して絶縁材料からなるストッパ部を設け、
前記第2の導電型領域は、前記可動体と同電位に設定する構成としたことを特徴とする可変容量素子。 - 前記ストッパ部は、半導体酸化膜を用いて形成してなる請求項1に記載の可変容量素子。
- 前記駆動電極の半導体基板は、高抵抗シリコン材料を用いて形成してなる請求項1または2に記載の可変容量素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008056410A JP2009212451A (ja) | 2008-03-06 | 2008-03-06 | 可変容量素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008056410A JP2009212451A (ja) | 2008-03-06 | 2008-03-06 | 可変容量素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009212451A true JP2009212451A (ja) | 2009-09-17 |
Family
ID=41185276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008056410A Pending JP2009212451A (ja) | 2008-03-06 | 2008-03-06 | 可変容量素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009212451A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011158620A1 (ja) * | 2010-06-14 | 2011-12-22 | 株式会社村田製作所 | 可変容量装置 |
WO2013069333A1 (ja) * | 2011-11-08 | 2013-05-16 | 株式会社村田製作所 | 可変容量装置 |
-
2008
- 2008-03-06 JP JP2008056410A patent/JP2009212451A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011158620A1 (ja) * | 2010-06-14 | 2011-12-22 | 株式会社村田製作所 | 可変容量装置 |
WO2013069333A1 (ja) * | 2011-11-08 | 2013-05-16 | 株式会社村田製作所 | 可変容量装置 |
US9087929B2 (en) | 2011-11-08 | 2015-07-21 | Murata Manufacturing Co., Ltd. | Variable capacitance device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5981519B2 (ja) | 集積キャパシタおよびそれを製造する方法 | |
JP4030967B2 (ja) | 熱電素子を備えた微細加工素子およびその製造方法 | |
JP6024598B2 (ja) | 熱電子発電素子 | |
US20060208328A1 (en) | Electrostatic micro switch, production method thereof, and apparatus provided with electrostatic micro switch | |
JP2011507299A (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
JP5126245B2 (ja) | コンプリメンタリー接合電界効果トランジスタを備えた炭化珪素半導体装置およびその製造方法 | |
KR101976259B1 (ko) | 필드 플레이트 및 게이트 전극을 갖는 전력 반도체 디바이스 트렌치 | |
CN104183628A (zh) | 半导体装置 | |
TWI573164B (zh) | 靜電致動式微機械開關裝置 | |
JP2008542051A (ja) | Mems装置における誘電体の帯電を減少させる方法及び装置 | |
KR100491211B1 (ko) | 파워 반도체 소자의 제조 방법 | |
JP2009212451A (ja) | 可変容量素子 | |
JP2003518751A (ja) | 空乏型mosトランジスタ | |
TW200901438A (en) | Integrated circuit with a subsurface diode | |
TW201803126A (zh) | 功率半導體裝置及其製造方法 | |
JP7029778B2 (ja) | 半導体素子及びその製造方法 | |
Mita et al. | Progress and opportunities in high-voltage microactuator powering technology towards one-chip MEMS | |
KR101852257B1 (ko) | 전자 기계적 스위칭 디바이스 | |
JPH0442971A (ja) | 半導体装置の製造方法 | |
JP2013211475A (ja) | 基板および半導体装置 | |
KR20210006928A (ko) | 집적 회로 장치 및 그 제조 방법 | |
JP5812096B2 (ja) | Memsスイッチ | |
JP5227566B2 (ja) | アクチュエータ | |
CN106024891B (zh) | 包括辅助沟槽结构的半导体器件和集成电路 | |
JP2008210640A (ja) | 静電駆動素子およびそれを備えた静電駆動デバイス |