JP2009211419A - Interface control circuit and information processing apparatus - Google Patents

Interface control circuit and information processing apparatus Download PDF

Info

Publication number
JP2009211419A
JP2009211419A JP2008053922A JP2008053922A JP2009211419A JP 2009211419 A JP2009211419 A JP 2009211419A JP 2008053922 A JP2008053922 A JP 2008053922A JP 2008053922 A JP2008053922 A JP 2008053922A JP 2009211419 A JP2009211419 A JP 2009211419A
Authority
JP
Japan
Prior art keywords
error
unit
information
transmission
error message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008053922A
Other languages
Japanese (ja)
Other versions
JP4947722B2 (en
Inventor
Takahiro Suzuki
貴博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP2008053922A priority Critical patent/JP4947722B2/en
Publication of JP2009211419A publication Critical patent/JP2009211419A/en
Application granted granted Critical
Publication of JP4947722B2 publication Critical patent/JP4947722B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/50—Improvements relating to the production of bulk chemicals
    • Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an interface circuit capable of surely notifying a partner about a plurality of errors detected at the same time, without increasing its circuit scale, and an information processing apparatus equipped with the interface circuit. <P>SOLUTION: The interface control circuit includes an error detection unit, an error selection unit, an error message transmission request control unit, and an error message transmission unit. The error detection unit detects errors in a transaction layer packet that is transferred over a serial bus. The error selection unit classifies the errors into predetermined kinds of errors. The error message transmission request control unit determines whether a circuit opposite to the interface control circuit over the serial bus should be notified about each kind of error classified, and outputs a transmission request if it determines that the circuit should be notified. The error message transmission unit notifies the opposite circuit about the error according to the transmission request. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、インタフェース制御回路およびインタフェース制御回路を搭載する情報処理装置に関する。   The present invention relates to an interface control circuit and an information processing apparatus equipped with the interface control circuit.

インタフェース制御回路は、例えば、特許文献１（特開平７−２１９８５８号公報）に示されるように、情報処理装置に搭載され、装置間等のインタフェースにおけるエラーを検出し、その内容や障害を検出した場所を通知する。   The interface control circuit is mounted on an information processing apparatus, for example, as disclosed in Patent Document 1 (Japanese Patent Laid-Open No. 7-21858), detects an error in an interface between the apparatuses, and detects the content and failure. Inform the location.

図１に、その情報処理装置の構成を示すブロック図が示される。情報処理装置は、中央処理装置１００と障害処理装置１２０と磁気ディスク装置１３０とを具備する。中央処理装置１００は、アドレスレジスタ１０１、１０２、アドレス選択指示フラグ１０３、データレジスタ１０４、書込指示フラグ１０５、制御記憶１０６、エラー検出回路１０７、タイミング回路１０８、エラー検出フラグ１０９、１１０、セレクタ１１２を備える。   FIG. 1 is a block diagram showing the configuration of the information processing apparatus. The information processing apparatus includes a central processing unit 100, a failure processing unit 120, and a magnetic disk unit 130. The central processing unit 100 includes an address register 101, 102, an address selection instruction flag 103, a data register 104, a write instruction flag 105, a control memory 106, an error detection circuit 107, a timing circuit 108, an error detection flag 109, 110, and a selector 112. Is provided.

アドレスレジスタ１０１は、制御記憶１０６のアクセスを行うアドレスを保持するとともにアクセスを行う毎に保持する内容を１増加させるための＋１カウンタを有する。アドレスレジスタ１０２は、制御記憶１０６のアクセスを行うために他部から与えられたアドレスを保持する。アドレス選択指示フラグ１０３は、どちらのアドレスレジスタ１０１、１０２の内容を使用するかの選択を指示する。セレクタ１１２は、アドレス選択指示フラグ１０３の指示により、アドレスレジスタ１０１およびアドレスレジスタ１０２を切替える。データレジスタ１０４は、アクセスに係わるデータを保持する。書込指示フラグ１０５は、そのアクセスが書込みであることを指示する。   The address register 101 has an address for accessing the control memory 106, and has a +1 counter for incrementing the content held every time access is performed. The address register 102 holds an address given from another part in order to access the control memory 106. The address selection instruction flag 103 instructs selection of which address register 101 or 102 is to be used. The selector 112 switches between the address register 101 and the address register 102 according to the instruction of the address selection instruction flag 103. The data register 104 holds data related to access. The write instruction flag 105 indicates that the access is a write.

エラー検出回路１０７は、制御記憶１０６から読出した内容のエラーを検出する。タイミング回路１０８は、制御記憶１０６内の主制御以外の内容の使用時にその制御記憶１０６から読出した内容のエラー検出回路１０７によるエラー検出を有効とする。エラー検出フラグ１０９は、そのタイミング回路１０８が有効としたエラー情報を保持する。エラー検出フラグ１１０は、エラー検出回路１０７が検出したすべてのエラー情報を保持する。アドレス保持レジスタ１１１は、エラー検出回路１０７がエラーを検出したときにそのワードのアドレスを保持する。   The error detection circuit 107 detects an error in the content read from the control memory 106. The timing circuit 108 validates the error detection by the error detection circuit 107 of the content read from the control memory 106 when the content other than the main control in the control memory 106 is used. The error detection flag 109 holds error information validated by the timing circuit 108. The error detection flag 110 holds all error information detected by the error detection circuit 107. The address holding register 111 holds the address of the word when the error detection circuit 107 detects an error.

制御記憶１０６の主制御以外の内容の使用時には、アドレス選択指示フラグ１０３がオンになることにより、アドレスレジスタ１０２の内容の使用が指示される。それとともに、タイミング回路１０８のエラー検出が有効になる。そのため、制御記憶１０６内の内容を読出して、エラー検出回路１０７にエラーが発生したときには、タイミング回路１０８によりエラー検出フラグ１０９がセットされる。   When the contents other than the main control in the control memory 106 are used, the use of the contents of the address register 102 is instructed by turning on the address selection instruction flag 103. At the same time, error detection of the timing circuit 108 becomes effective. Therefore, when the contents in the control memory 106 are read and an error occurs in the error detection circuit 107, the error detection flag 109 is set by the timing circuit 108.

エラーが検出されると、中央処理装置１００は、エラー検出フラグ１０９から障害検出を障害処理装置１２０に通知する。障害処理装置１２０は、その状態が再試行可能の状態であれば、そのエラーを発生した制御記憶１０６のワードを磁気ディスク装置３から受取ることによって、スキャンパスでアドレスレジスタ１０２、データレジスタ１０４、書込指示フラグ１０５に必要な情報を設定し、制御記憶１０６への再書込みを行う。障害のあった制御記憶１０６のワードの再書込み後に、再度、エラーを発生したそのワードの内容をロードして改めて動作させることによって障害の救済を可能にする。   When an error is detected, the central processing unit 100 notifies the failure processing device 120 of failure detection from the error detection flag 109. If the failure processing device 120 is in a retryable state, the failure processing device 120 receives the word of the control storage 106 in which the error has occurred from the magnetic disk device 3, so that the address register 102, data register 104, write The necessary information is set in the loading instruction flag 105 and rewriting to the control memory 106 is performed. After rewriting the word in the failed control storage 106, the contents of the word in which the error has occurred are loaded again and operated again to enable the failure to be repaired.

一方、制御記憶１０６の内容の使用時でなければ、アドレス選択指示フラグ１０３がオフになっている。したがって、アドレスレジスタ１０１の内容の使用が指示される。タイミング回路１０８は、エラー検出を無効にして制御記憶１０６の読出し内容の使用を無効にする。そのため、制御記憶１０６は、アクセスするごとに保持する内容を１増加させるアドレスレジスタ１０１が指示するアドレスから順次データを読み出す。アドレスレジスタ１０１の内容が最大のアドレスを示すと、最小のアドレスに戻ってこの動作を繰返している。   On the other hand, if the contents of the control memory 106 are not used, the address selection instruction flag 103 is off. Therefore, the use of the contents of the address register 101 is instructed. The timing circuit 108 disables error detection and disables use of the contents read from the control memory 106. Therefore, the control memory 106 sequentially reads data from the address indicated by the address register 101 that increments the content held every time it is accessed. When the content of the address register 101 indicates the maximum address, the operation returns to the minimum address and this operation is repeated.

また、エラー検出回路１０７がエラーを検出したときには、エラー検出フラグ１１０がセットされるとともに、エラーを発生したワードのアドレスがアドレス保持レジスタ１１１に保持される。エラー検出フラグ１１０がセットされると、中央処理装置１００は、エラー検出フラグ１１０の信号とアドレス保持レジスタ１１１の内容とによって、障害処理装置１２０に対してエラー検出フラグ１０９とは異なった障害として通知する。そのため、障害処理装置１２０は、エラーを発生した制御記憶１０６のワードを磁気ディスク装置１３０内から速やかに受取り、中央処理装置１００に対してスキャンパスでアドレスレジスタ１０２、データレジスタ１０４、書込指示フラグ１０５に必要な情報を設定し、制御記憶１０６への再書込みを行っている。   When the error detection circuit 107 detects an error, the error detection flag 110 is set and the address of the word in which the error has occurred is held in the address holding register 111. When the error detection flag 110 is set, the central processing unit 100 notifies the failure processing unit 120 as a failure different from the error detection flag 109, depending on the signal of the error detection flag 110 and the contents of the address holding register 111. To do. Therefore, the failure processing device 120 promptly receives the word of the control storage 106 in which the error has occurred from the magnetic disk device 130, and with respect to the central processing device 100, the address register 102, the data register 104, the write instruction flag in the scan path. Necessary information is set in 105 and rewriting to the control memory 106 is performed.

上述の情報処理装置は、同時に複数のエラーを検出した場合に、その検出された複数のエラーを同時に通知する手段を持っていない。そのため、全てのエラーを相手側へ通知することができない。通知できたとしても、エラーの種類数分の信号線が必要となり、回路が大規模になってしまう。   The above-described information processing apparatus does not have means for simultaneously notifying a plurality of detected errors when a plurality of errors are detected at the same time. Therefore, all errors cannot be notified to the other party. Even if notification can be made, signal lines corresponding to the number of types of errors are required, and the circuit becomes large.

また、エラーを検出して通知したことを保持する手段を持たないため、既に検出済みのエラーと同じエラーを再検出した場合に、エラー通知する制御ができない。   Further, since there is no means for holding that the error has been detected and notified, it is not possible to control the error notification when the same error as the already detected error is detected again.

特許文献２（再表ＷＯ００／６５４１６号公報）には、工作機械等に用いる制御装置のエラー制御に関する技術が開示されている。この制御装置は、第１の表示手段と、エラー情報入力手段と、記憶手段と、第２の表示手段とを備える。第１の表示手段は、エラーが発生したときに第１次エラーメッセージを表示する。エラー情報入力手段は、ユーザが第１次エラーメッセージに対応したエラー情報を入力する。記憶手段は、このエラー情報入力手段により入力されたエラー情報を記憶する。第２の表示手段は、エラー情報を表示する。   Patent Document 2 (Reprinted WO00 / 65416) discloses a technique related to error control of a control device used for a machine tool or the like. The control device includes first display means, error information input means, storage means, and second display means. The first display means displays a primary error message when an error occurs. The error information input means allows the user to input error information corresponding to the primary error message. The storage means stores the error information input by the error information input means. The second display means displays error information.

特許文献３（特開２００１−７８００３号公報）には、ファクシミリ装置本体と外付け電話機とからなるファクシミリ装置におけるエラー制御が記載されている。このファクシミリ装置は、コーリングトーン自動検出部と、ダミープロトコル制御部と、間違い通知部とを設ける。コーリングトーン自動検出部は、電話モードまたは電話優先モードに設定された状態において、外付け電話機がオフフックの時にコーリングトーンを自動的に検出する。ダミープロトコル制御部は、コーリングトーン自動検出部がコーリングトーンを検出したときに、送信されて来るファクシミリ画像データを一時的に受信するためのダミープロトコルを実行する。間違い通知部は、ダミープロトコル制御部がダミープロトコルを実行中に、そのダミープロトコル中の信号に含めて、送信元にダイアル番号間違いであることを通知するための間違い通知情報を送信させる。   Japanese Patent Application Laid-Open No. 2001-78003 describes error control in a facsimile apparatus including a facsimile apparatus main body and an external telephone. The facsimile apparatus includes a calling tone automatic detection unit, a dummy protocol control unit, and an error notification unit. The calling tone automatic detection unit automatically detects a calling tone when the external telephone is off-hook in a state where the telephone mode or the telephone priority mode is set. The dummy protocol control unit executes a dummy protocol for temporarily receiving transmitted facsimile image data when the calling tone automatic detection unit detects a calling tone. While the dummy protocol control unit is executing the dummy protocol, the error notification unit includes the signal in the dummy protocol and transmits error notification information for notifying the transmission source that the dial number is incorrect.

特許文献４（特開２００６−１７８５５７号公報）には、リンクで互いに接続され、互いに同期して動作する複数のシステムを具備するコンピュータシステムが記載されている。複数のシステムの各々は、フォールト・トレラント制御部と、ＣＰＵと、ベースボード管理コントローラと、複数のハードウェア・モジュールとを備える。ＣＰＵと、ベースボード管理コントローラと、複数のハードウェア・モジュールは、それぞれフォールト・トレラント制御部に接続される。フォールト・トレラント制御部は、複数のシステムのいずれかで発生した障害を受信したとき、障害に対応して予め設定されたＣＰＵ及びベースボード管理コントローラのうちの少なくとも一方へ、障害に関する割り込みを通知する。   Patent Document 4 (Japanese Patent Laid-Open No. 2006-178557) describes a computer system including a plurality of systems that are connected to each other by links and operate in synchronization with each other. Each of the plurality of systems includes a fault tolerant control unit, a CPU, a baseboard management controller, and a plurality of hardware modules. The CPU, the baseboard management controller, and the plurality of hardware modules are each connected to the fault tolerant control unit. When the fault tolerant control unit receives a fault that has occurred in any of a plurality of systems, the fault tolerant control unit notifies an interrupt related to the fault to at least one of a CPU and a baseboard management controller that are set in advance corresponding to the fault. .

また、特許文献５（特開２００７−６２０７６号公報）には、高速シリアルバスで接続される情報処理システムが記載されている。情報処理システムは、少なくとも２以上の画像形成装置と、スイッチと、ルートコンプレックスとを備える。少なくとも２以上の画像形成装置は、画像データに基づいて用紙などの媒体上に画像形成可能である。スイッチは、これらの画像形成装置を高速シリアルバスによりそれぞれ接続している。ルートコンプレックスは、スイッチの上位に位置し、スイッチを高速シリアルバスにより接続して画像データをスイッチに対して送信する。   Patent Document 5 (Japanese Patent Application Laid-Open No. 2007-62076) describes an information processing system connected by a high-speed serial bus. The information processing system includes at least two or more image forming apparatuses, a switch, and a root complex. At least two or more image forming apparatuses can form an image on a medium such as paper based on the image data. The switch connects these image forming apparatuses with a high-speed serial bus. The root complex is located above the switch and connects the switch via a high-speed serial bus to transmit image data to the switch.

特開平０７−２１９８５８号公報Japanese Unexamined Patent Publication No. 07-21958 再表ＷＯ００／６５４１６号公報No. WO00 / 65416 特開２００１−７８００３号公報JP 2001-78003 A 特開２００６−１７８５５７号公報JP 2006-178557 A 特開２００７−６２０７６号公報JP 2007-62076 A

本発明の目的は、同時に検出された複数のエラーを、回路規模を大きくすることなく確実に相手側に通知することができるインタフェース回路およびそのインタフェース回路を搭載する情報処理装置を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide an interface circuit capable of reliably notifying a partner side of a plurality of errors detected at the same time without increasing the circuit scale, and an information processing apparatus equipped with the interface circuit. .

本発明の観点では、インタフェース制御回路は、エラー検出部と、エラー選定部と、エラーメッセージ送信要求制御部と、エラーメッセージ送信部とを具備する。エラー検出部は、シリアルバス上を伝送されるトランザクションレイヤパケットのエラーを検出する。エラー選定部は、エラーを所定のエラー種類に分類する。エラーメッセージ送信要求制御部は、分類されたエラー種類毎にエラーをシリアルバス上で対向する回路に通知するか否かを判定し、通知すると判定した場合に送信要求を出力する。エラーメッセージ送信部は、送信要求に基づいて、エラーを対向する回路に通知する。   In an aspect of the present invention, the interface control circuit includes an error detection unit, an error selection unit, an error message transmission request control unit, and an error message transmission unit. The error detection unit detects an error in the transaction layer packet transmitted on the serial bus. The error selection unit classifies the error into a predetermined error type. The error message transmission request control unit determines whether to notify an error to the opposite circuit on the serial bus for each classified error type, and outputs a transmission request when it is determined to notify. The error message transmission unit notifies an error to the opposite circuit based on the transmission request.

本発明の他の観点では、情報処理装置は、上述のインタフェース制御回路を搭載する。   In another aspect of the present invention, an information processing apparatus includes the above-described interface control circuit.

本発明によれば、同時に検出された複数のエラーを、回路規模を大きくすることなく確実に相手側に通知することができるインタフェース回路およびそのインタフェース回路を搭載する情報処理装置を提供することができる。   According to the present invention, it is possible to provide an interface circuit capable of surely notifying the other party of a plurality of errors detected at the same time without increasing the circuit scale, and an information processing apparatus equipped with the interface circuit. .

図面を参照して本発明の実施の形態について詳細に説明する。   Embodiments of the present invention will be described in detail with reference to the drawings.

図２に、本発明の実施の形態に係る情報処理装置の構成が示される。情報処理装置１０は、中央処理装置（ＣＰＵ）１２とメモリ１４とインタフェース制御回路２０と制御装置１８とを具備する。インタフェース制御回路２０と制御装置１８との間は、ＰＣＩ−Ｅｘｐｒｅｓｓ等の高速シリアルバス２１により接続されている。中央処理装置１２、メモリ１４、インタフェース制御回路２０は、内部バスにより接続されている。   FIG. 2 shows the configuration of the information processing apparatus according to the embodiment of the present invention. The information processing apparatus 10 includes a central processing unit (CPU) 12, a memory 14, an interface control circuit 20, and a control device 18. The interface control circuit 20 and the control device 18 are connected by a high-speed serial bus 21 such as PCI-Express. The central processing unit 12, the memory 14, and the interface control circuit 20 are connected by an internal bus.

図３は、インタフェース制御回路２０の構成を示すブロック図である。インタフェース制御回路２０は、ＴＬＰ検出部２３、エラー選択部２４、エラー選別用レジスタ２８、エラーメッセージ送信要求制御部２５、エラーメッセージ送信部２６、エラーメッセージ送信情報保持部２７を備え、高速シリアルバス２１に接続される。   FIG. 3 is a block diagram showing a configuration of the interface control circuit 20. The interface control circuit 20 includes a TLP detection unit 23, an error selection unit 24, an error selection register 28, an error message transmission request control unit 25, an error message transmission unit 26, and an error message transmission information holding unit 27, and includes a high-speed serial bus 21. Connected to.

ＴＬＰ検出部２３は、高速シリアルバス２１から入力されるデータを監視し、トランザクションレイヤパケット（Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ Ｐａｃｋｅｔ：ＴＬＰ）を抽出する。抽出されたトランザクションレイヤパケットは、エラー選択部２４に送られる。エラー選別用レジスタ２８は、トランザクションレイヤパケットに発生するエラーを分類するための情報を保持する。エラー選択部２４は、ＴＬＰ検出部２３から通知されたトランザクションレイヤパケットをチェックし、エラー選別用レジスタ２８に保持されるエラー分類情報に基づいて、検出されたエラーをＣｏｒｒｅｃｔａｂｌｅエラー、Ｆａｔａｌエラー、Ｎｏｎ−Ｆａｔａｌエラーの３レベルに分類する。エラー選択部２４は、分類したエラー情報をエラーメッセージ送信要求制御部２５に通知する。   The TLP detection unit 23 monitors data input from the high-speed serial bus 21 and extracts a transaction layer packet (Transaction Layer Packet: TLP). The extracted transaction layer packet is sent to the error selection unit 24. The error selection register 28 holds information for classifying errors occurring in the transaction layer packet. The error selection unit 24 checks the transaction layer packet notified from the TLP detection unit 23, and based on the error classification information held in the error selection register 28, detects the detected error as a collectable error, fatal error, non- Classify into 3 levels of fatal errors. The error selection unit 24 notifies the error message transmission request control unit 25 of the classified error information.

エラーメッセージ送信要求制御部２５は、エラー選択部２４から通知される分類されたエラー情報と、エラーメッセージ送信情報保持部２７に保持されるエラー送信情報とに基づいて、エラーメッセージの送信をエラーメッセージ送信部２６に要求する。このとき、エラーメッセージ送信要求制御部２５は、エラー選択部２４において検出されたエラー情報をエラーメッセージ送信部２６に供給する。   The error message transmission request control unit 25 sends an error message based on the classified error information notified from the error selection unit 24 and the error transmission information held in the error message transmission information holding unit 27. A request is sent to the transmission unit 26. At this time, the error message transmission request control unit 25 supplies the error information detected by the error selection unit 24 to the error message transmission unit 26.

エラーメッセージ送信部２６は、高速シリアルバス２１を介して制御装置１８にエラーメッセージを送信する。エラーメッセージの送信が完了すると、エラーメッセージ送信部２６は、送信完了をエラーメッセージ送信要求制御部２５に通知し、送信したエラー情報とともに送信完了をエラーメッセージ送信情報保持部２７に通知する。エラーメッセージ送信情報保持部２７は、エラーメッセージ送信部２６が送信したエラーメッセージに対応するエラー情報を保持する。保持されたエラー情報は、エラーメッセージの送信後、あるいは、所定の時間が経過した後、保持を解除される。また、情報処理装置１０を制御する中央処理装置１２の指示により保持が解除されてもよい。   The error message transmission unit 26 transmits an error message to the control device 18 via the high-speed serial bus 21. When the transmission of the error message is completed, the error message transmission unit 26 notifies the error message transmission request control unit 25 of the transmission completion, and notifies the error message transmission information holding unit 27 of the transmission completion together with the transmitted error information. The error message transmission information holding unit 27 holds error information corresponding to the error message transmitted by the error message transmission unit 26. The held error information is released after an error message is transmitted or after a predetermined time has elapsed. The holding may be released by an instruction from the central processing unit 12 that controls the information processing apparatus 10.

エラー選択部２４は、図４に示されるように、エラーチェック部２４３と、エラー選定部２４５とを備える。エラーチェック部２４３は、ＴＬＰ検出部２３で抽出されたトランザクションレイヤパケットのエラーチェックを行い、エラーがあるか否かを判定する。トランザクションレイヤパケットにエラーを検出すると、エラーチェック部２４３は、エラー選定部２４５にエラー検出を通知する。エラー選定部２４５は、エラー選別用レジスタ２８に格納されるエラー分類情報に基づいて、エラーチェック部２４３で検出されたエラーを分類する。ここでは、エラーの分類は、致命的なエラーを示すＦａｔａｌエラー、致命的ではないエラーを示すＮｏｎ−Ｆａｔａｌエラー、訂正可能なエラーを示すＣｏｒｒｅｃｔａｂｌｅエラーの３種とする。また、エラー分類情報を取り入れて、Ｕｎｃｏｒｒｅｃｔａｂｌｅエラーは、Ｆａｔａｌエラー、Ｎｏｎ−Ｆａｔａｌエラーのいずれにも分類可能とする。エラー選定部２４５は、Ｆａｔａｌエラー、Ｎｏｎ−Ｆａｔａｌエラー、Ｃｏｒｒｅｃｔａｂｌｅエラーの３種類に分類されたエラーのエラー情報をエラーメッセージ送信要求制御部２５に送り、エラーメッセージの送信を要求する。   As illustrated in FIG. 4, the error selection unit 24 includes an error check unit 243 and an error selection unit 245. The error check unit 243 performs an error check on the transaction layer packet extracted by the TLP detection unit 23 and determines whether there is an error. When an error is detected in the transaction layer packet, the error check unit 243 notifies the error selection unit 245 of error detection. The error selection unit 245 classifies the error detected by the error check unit 243 based on the error classification information stored in the error selection register 28. Here, there are three types of errors: a fatal error indicating a fatal error, a non-fatal error indicating a non-fatal error, and a collectable error indicating a correctable error. In addition, by incorporating error classification information, the uncorrectable error can be classified as either a fatal error or a non-fatal error. The error selection unit 245 sends error information of errors classified into three types of fatal error, non-fatal error, and collectable error to the error message transmission request control unit 25 and requests transmission of the error message.

エラーメッセージ送信要求制御部２５は、図５に示されるように、ステート管理部２５１、送信要求管理部２５３、送信情報管理部２５５、リクエスト情報生成部２５７を備える。   As shown in FIG. 5, the error message transmission request control unit 25 includes a state management unit 251, a transmission request management unit 253, a transmission information management unit 255, and a request information generation unit 257.

送信要求情報管理部２５３は、エラー選択部２４から通知される３分類されたエラー情報に基づいてエラーメッセージ送信要求情報を生成し、保持する。送信要求情報管理部２５３は、送信情報管理部２５５、ステート管理部２５１、リクエスト情報生成部２５７にエラーメッセージ送信要求情報が生成されたことを信号ＥＲＲｎ−ＲＥＱにより通知する。ここでは、エラーは３分類されているので、ｎは１から３までの整数とする。エラーメッセージ送信要求情報は、エラーメッセージが送信されると削除される。 The transmission request information management unit 253 generates and holds error message transmission request information based on the three classified error information notified from the error selection unit 24. The transmission request information management unit 253 notifies the transmission information management unit 255, the state management unit 251, and the request information generation unit 257 that the error message transmission request information has been generated by a signal ERRn-REQ. Here, since errors are classified into three, n is an integer from 1 to 3. The error message transmission request information is deleted when the error message is transmitted.

送信情報管理部２５５は、エラーメッセージ送信情報保持部２７に保持される過去に送信したエラーメッセージの情報に基づいて、送信要求されたエラーが既に送信されて管理されているエラーと同じであるか否かを示す既送信情報をステート管理部２５１、リクエスト情報生成部２５７に通知する。送信情報管理部２５５は、送信されたエラーメッセージ情報を管理し、所定の期間が経過するとその情報を削除する。送信情報管理部２５５がその情報を管理している間は、管理されているエラーのエラーメッセージ送信をしないように制御される。所定の期間が経過すると、そのエラーは送信されるようになる。   Based on the information of the error message transmitted in the past held in the error message transmission information holding unit 27, the transmission information management unit 255 is the same as the error already transmitted and managed. The state management unit 251 and the request information generation unit 257 are notified of the transmitted information indicating whether or not. The transmission information management unit 255 manages the transmitted error message information and deletes the information when a predetermined period has elapsed. While the transmission information management unit 255 manages the information, it is controlled not to transmit the error message of the managed error. When a predetermined period elapses, the error is transmitted.

ステート管理部２５１は、受け付け可能なエラーメッセージの数をカウントするカウンタを備え、エラーメッセージの送信動作を制御する。ここでは、エラーのないとき、カウンタは“３”を示し、送信動作は、送信状態Ｓ３として制御される。また、同時に３種類のエラーを受け付けた場合、カウンタは“０”を示し、送信状態Ｓ０として新たな送信要求は、受け付けられない。ステート管理部２５１は、エラー送信要求を受け付けると、リクエスト情報生成部２５７に対して信号ＥＲＲｎ＿ＳＥＮＤにより示されるエラーの送信を指示する。このとき、送信情報管理部２５５から通知される既送信情報に基づいて、既に送信済みのエラーの送信要求であることが判明すると、ステート管理部２５１は、信号ＥＲＲｎ＿ＳＥＮＤをアサート状態に保つ。   The state management unit 251 includes a counter that counts the number of acceptable error messages, and controls the error message transmission operation. Here, when there is no error, the counter indicates “3”, and the transmission operation is controlled as the transmission state S3. When three types of errors are accepted at the same time, the counter indicates “0”, and a new transmission request cannot be accepted as the transmission state S0. When receiving the error transmission request, the state management unit 251 instructs the request information generation unit 257 to transmit an error indicated by the signal ERRn_SEND. At this time, if it is determined that the transmission request is an already transmitted error based on the already transmitted information notified from the transmission information managing unit 255, the state managing unit 251 keeps the signal ERRn_SEND in the asserted state.

リクエスト情報生成部２５７は、送信要求情報管理部２５３から信号ＥＲＲｎ＿ＲＥＱによって示されるエラー情報に基づいて、エラーメッセージを含むトランザクションレイヤパケットを生成する。ステート管理部２５１から信号ＥＲＲｎ＿ＳＥＮＤによってエラーメッセージの送信を指示されると、リクエスト情報生成部２５７は、生成したエラーメッセージを含むトランザクションレイヤパケットをエラーメッセージ送信部２６に供給し、エラーメッセージ送信部２６に対して信号ＲＥＱによりエラーメッセージの送信を指示する。エラーメッセージ送信部２６から信号ＡＣＫによりメッセージ送信完了を通知されると、リクエスト情報生成部２５７は、信号ＳＥＮＤ＿ＥＮＤにより送信完了をステート管理部２５１に通知する。   The request information generation unit 257 generates a transaction layer packet including an error message based on the error information indicated by the signal ERRn_REQ from the transmission request information management unit 253. When the state management unit 251 is instructed to transmit an error message by the signal ERRn_SEND, the request information generation unit 257 supplies a transaction layer packet including the generated error message to the error message transmission unit 26, and the error message transmission unit 26 On the other hand, the transmission of the error message is instructed by the signal REQ. When the message transmission completion is notified from the error message transmission unit 26 by the signal ACK, the request information generation unit 257 notifies the state management unit 251 of the transmission completion by the signal SEND_END.

次に、インタフェース制御回路２０の動作が説明される。   Next, the operation of the interface control circuit 20 will be described.

図６を参照して、エラーを１つだけ検出したときのインタフェース制御回路２０のエラーメッセージ送信制御の動作が説明される。   With reference to FIG. 6, the operation of the error message transmission control of the interface control circuit 20 when only one error is detected will be described.

時刻Ｔ１において、エラーチェック部２４３は、エラーＥＲＲ１を検出する（図６（ａ））。エラーチェック部２４３は、検出したエラーＥＲＲ１をエラー選定部２４５に通知する。エラー選定部２４５は、エラー選別用レジスタ２８に格納されるエラー分類情報に基づいて、発生したエラーをＣｏｒｒｅｃｔａｂｌｅエラー、Ｆａｔａｌエラー、Ｎｏｎ−Ｆａｔａｌエラーの３種類に分類し、エラー情報をエラーメッセージ送信要求制御部２５に通知する。   At time T1, the error check unit 243 detects the error ERR1 (FIG. 6A). The error check unit 243 notifies the error selection unit 245 of the detected error ERR1. Based on the error classification information stored in the error selection register 28, the error selection unit 245 classifies the generated error into three types of collectable error, fatal error, and non-fatal error, and requests error message transmission of error information. Notify the control unit 25.

通知を受けたエラーメッセージ送信要求制御部２５では、送信要求情報管理部２５３は、エラー選択部２４から通知される３分類のエラー情報に基づいてエラーメッセージ送信要求情報を生成する。送信要求情報管理部２５３は、時刻Ｔ２において、送信要求があることを送信情報管理部２５５、ステート管理部２５１、リクエスト情報生成部２５７に信号ＥＲＲ１＿ＲＥＱにより通知する（図６（ｂ））。   In the error message transmission request control unit 25 that has received the notification, the transmission request information management unit 253 generates error message transmission request information based on the three types of error information notified from the error selection unit 24. The transmission request information management unit 253 notifies the transmission information management unit 255, the state management unit 251, and the request information generation unit 257 of the transmission request at time T2 by using the signal ERR1_REQ (FIG. 6B).

信号ＥＲＲ１＿ＲＥＱがアサートされると、送信情報管理部２５５は、送信要求されたエラーＥＲＲ１が既に送信されて管理されているエラーと同じであるか否かを確認し、ステート管理部２５１、リクエスト情報生成部２５７に既送信情報を通知する。   When the signal ERR1_REQ is asserted, the transmission information management unit 255 confirms whether or not the error ERR1 requested to be transmitted is the same as the error already transmitted and managed, and the state management unit 251 generates request information. The transmitted information is notified to the unit 257.

信号ＥＲＲ１＿ＲＥＱがアサートされ、送信情報管理部２５５から通知された既送信情報がエラーメッセージ送信済みを示していなければ、ステート管理部２５１は、時刻Ｔ３において信号ＥＲＲ１＿ＳＥＮＤをアサートしてリクエスト情報生成部２５７にエラーメッセージの送信を指示する（図６（ｃ））。また、受け付け可能なエラーメッセージの数を減じて、送信状態を“Ｓ３”から“Ｓ２”に変更する（図６（ｄ））。信号ＥＲＲ１＿ＳＥＮＤがアサートされると、送信要求情報管理部２５３は、信号ＥＲＲ１＿ＲＥＱをディアサートする（図６（ｂ））。   If the signal ERR1_REQ is asserted and the transmitted information notified from the transmission information management unit 255 does not indicate that the error message has been transmitted, the state management unit 251 asserts the signal ERR1_SEND at time T3 and sends it to the request information generation unit 257. Sending an error message is instructed (FIG. 6C). Further, the number of error messages that can be accepted is reduced, and the transmission state is changed from “S3” to “S2” (FIG. 6D). When the signal ERR1_SEND is asserted, the transmission request information management unit 253 deasserts the signal ERR1_REQ (FIG. 6B).

アサートされた信号ＥＲＲ１＿ＳＥＮＤを受けたリクエスト情報生成部２５７は、信号ＥＲＲ１＿ＲＥＱにより示されるエラー情報に基づいてトランザクションレイヤパケットのエラーメッセージを生成し、時刻Ｔ４においてエラーメッセージ送信部２６に信号ＲＥＱをアサートする（図６（ｅ））。このとき、リクエスト情報生成部２５７は、生成したエラーメッセージをエラーメッセージ送信部２６に送る。   Upon receiving the asserted signal ERR1_SEND, the request information generation unit 257 generates an error message of the transaction layer packet based on the error information indicated by the signal ERR1_REQ, and asserts the signal REQ to the error message transmission unit 26 at time T4 ( FIG. 6 (e)). At this time, the request information generation unit 257 sends the generated error message to the error message transmission unit 26.

エラーメッセージの送信を指示されたエラーメッセージ送信部２６は、エラーメッセージを送信する。送信を完了すると、時刻Ｔ５において、信号ＡＣＫをアサートして送信完了をリクエスト情報生成部２５７に通知する（図６（ｆ））。   The error message transmission unit 26 instructed to transmit the error message transmits the error message. When the transmission is completed, at time T5, the signal ACK is asserted to notify the request information generation unit 257 of the transmission completion (FIG. 6 (f)).

信号ＡＣＫを受けたリクエスト情報生成部２５７は、ステート管理部２５１にエラーメッセージ送信完了を通知する。ステート管理部２５１は、送信状態を“Ｓ２”から“Ｓ３”に変更する（図６（ｄ））。また、このときまでに送信情報管理部２５５からエラーＥＲＲ１の管理解除の通知を受信していると、時刻Ｔ６において、信号ＥＲＲ１＿ＳＥＮＤをディアサートする（図６（ｃ））。エラーメッセージの送信完了までに送信情報管理部２５５からエラーＥＲＲ１の管理解除の通知を受信していなければ、ステート管理部２５１は、管理解除の通知を受信する時刻Ｔ７まで信号ＥＲＲ１＿ＳＥＮＤのアサート状態を維持する。信号ＥＲＲ１＿ＳＥＮＤがディアサートされると、インタフェース制御回路２０のエラー制御は、初期状態に戻る。   Upon receiving the signal ACK, the request information generation unit 257 notifies the state management unit 251 that error message transmission has been completed. The state management unit 251 changes the transmission state from “S2” to “S3” (FIG. 6D). If a notification of canceling management of the error ERR1 has been received from the transmission information management unit 255 by this time, the signal ERR1_SEND is deasserted at time T6 (FIG. 6C). If the notification cancellation of the error ERR1 is not received from the transmission information management unit 255 until the transmission of the error message is completed, the state management unit 251 maintains the asserted state of the signal ERR1_SEND until time T7 when the notification of the management cancellation is received. To do. When the signal ERR1_SEND is deasserted, the error control of the interface control circuit 20 returns to the initial state.

次に、図７を参照して、複数のエラーが同時に検出された場合のインタフェース制御回路２０の動作が説明される。   Next, the operation of the interface control circuit 20 when a plurality of errors are detected simultaneously will be described with reference to FIG.

時刻Ｔ１１において、エラーチェック部２４３は、複数のエラーＥＲＲ１、ＥＲＲ２、ＥＲＲ３を同時に検出する（図７（ａ）〜（ｃ））。エラーチェック部２４３は、検出したエラーＥＲＲ１〜ＥＲＲ３をエラー選定部２４５に通知する。エラー選定部２４５は、エラー選別用レジスタ２８に格納されるエラー分類情報に基づいて、発生したエラーを３種類に分類し、エラー情報をエラーメッセージ送信要求制御部２５に通知する。   At time T11, the error check unit 243 simultaneously detects a plurality of errors ERR1, ERR2, and ERR3 (FIGS. 7A to 7C). The error check unit 243 notifies the error selection unit 245 of the detected errors ERR1 to ERR3. The error selection unit 245 classifies the generated errors into three types based on the error classification information stored in the error selection register 28, and notifies the error message transmission request control unit 25 of the error information.

通知を受けたエラーメッセージ送信要求制御部２５では、送信要求情報管理部２５３は、エラー選択部２４から通知される３分類のエラー情報に基づいてエラーメッセージ送信要求情報を生成する。送信要求情報管理部２５３は、時刻Ｔ１２において、３種類の送信要求があることを送信情報管理部２５５、ステート管理部２５１、リクエスト情報生成部２５７に信号ＥＲＲ１＿ＲＥＱ、ＥＲＲ２＿ＲＥＱ、ＥＲＲ３＿ＲＥＱにより通知する（図７（ｄ）〜（ｆ））。   In the error message transmission request control unit 25 that has received the notification, the transmission request information management unit 253 generates error message transmission request information based on the three types of error information notified from the error selection unit 24. The transmission request information management unit 253 notifies the transmission information management unit 255, the state management unit 251, and the request information generation unit 257 that there are three types of transmission requests at time T12 by signals ERR1_REQ, ERR2_REQ, and ERR3_REQ (FIG. 7). (D) to (f)).

信号ＥＲＲ１＿ＲＥＱ〜ＥＲＲ３＿ＲＥＱがアサートされると、送信情報管理部２５５は、送信要求されたエラーＥＲＲ１〜ＥＲＲ３が既に送信されて管理されているエラーと同じであるか否かを確認し、ステート管理部２５１、リクエスト情報生成部２５７にそれぞれのエラーに対応する既送信情報を通知する。ここでは、エラーＥＲＲ１、ＥＲＲ２、ＥＲＲ３の順に優先順位が高いとする。   When the signals ERR1_REQ to ERR3_REQ are asserted, the transmission information management unit 255 confirms whether or not the transmission-requested errors ERR1 to ERR3 are the same as those already transmitted and managed, and the state management unit 251. The transmitted information corresponding to each error is notified to the request information generating unit 257. Here, it is assumed that the priority is higher in the order of errors ERR1, ERR2, and ERR3.

信号ＥＲＲ１＿ＲＥＱがアサートされ、送信情報管理部２５５から通知された既送信情報がエラーＥＲＲ１のエラーメッセージ送信済みを示していなければ、ステート管理部２５１は、時刻Ｔ１３において信号ＥＲＲ１＿ＳＥＮＤをアサートしてリクエスト情報生成部２５７にエラーメッセージの送信を指示する（図７（ｇ））。それとともに、受け付け可能なエラーメッセージの数を減じて、送信状態を“Ｓ３”から“Ｓ２”に変更する（図７（ｊ））。信号ＥＲＲ１＿ＳＥＮＤがアサートされると、送信要求情報管理部２５３は、信号ＥＲＲ１＿ＲＥＱをディアサートする（図７（ｄ））。   If the signal ERR1_REQ is asserted and the transmitted information notified from the transmission information management unit 255 does not indicate that the error message ERR1 has been transmitted, the state management unit 251 asserts the signal ERR1_SEND at time T13 to generate request information. The unit 257 is instructed to transmit an error message (FIG. 7 (g)). At the same time, the number of error messages that can be accepted is reduced, and the transmission state is changed from “S3” to “S2” (FIG. 7 (j)). When the signal ERR1_SEND is asserted, the transmission request information management unit 253 deasserts the signal ERR1_REQ (FIG. 7 (d)).

アサートされた信号ＥＲＲ１＿ＳＥＮＤを受けたリクエスト情報生成部２５７は、信号ＥＲＲ１＿ＲＥＱにより示されるエラー情報に基づいてトランザクションレイヤパケットのエラーメッセージを生成する。リクエスト情報生成部２５７は、時刻Ｔ１４においてエラーメッセージ送信部２６に信号ＲＥＱをアサートし、エラーＥＲＲ１のエラーメッセージを送る（図７（ｋ））。   Upon receiving the asserted signal ERR1_SEND, the request information generation unit 257 generates an error message of the transaction layer packet based on the error information indicated by the signal ERR1_REQ. The request information generation unit 257 asserts the signal REQ to the error message transmission unit 26 at time T14 and transmits an error message of the error ERR1 (FIG. 7 (k)).

エラーＥＲＲ１のエラーメッセージ送信の指示が終わると、ステート管理部２５１は、信号ＥＲＲ２＿ＲＥＱがアサートされているため、エラーＥＲＲ２のメッセージ送信の準備を始める。送信情報管理部２５５から通知された既送信情報がエラーＥＲＲ２のエラーメッセージ送信済みを示していなければ、時刻Ｔ１３において、ステート管理部２５１は、信号ＥＲＲ２＿ＳＥＮＤをアサートしてリクエスト情報生成部２５７にエラーメッセージの送信を指示する（図７（ｈ））。それとともに、受け付け可能なエラーメッセージの数を減じて、送信状態を“Ｓ２”から“Ｓ１”に変更する（図７（ｊ））。信号ＥＲＲ２＿ＳＥＮＤがアサートされると、送信要求情報管理部２５３は、信号ＥＲＲ２＿ＲＥＱをディアサートする（図７（ｅ））。   When the instruction to transmit the error message ERR1 is completed, the state management unit 251 starts preparation for message transmission of the error ERR2 because the signal ERR2_REQ is asserted. If the transmitted information notified from the transmission information management unit 255 does not indicate that the error message ERR2 has been transmitted, the state management unit 251 asserts the signal ERR2_SEND and sends an error message to the request information generation unit 257 at time T13. Is transmitted (FIG. 7 (h)). At the same time, the number of error messages that can be accepted is reduced, and the transmission state is changed from “S2” to “S1” (FIG. 7 (j)). When the signal ERR2_SEND is asserted, the transmission request information management unit 253 deasserts the signal ERR2_REQ (FIG. 7 (e)).

リクエスト情報生成部２５７は、信号ＥＲＲ２＿ＲＥＱにより示されるエラー情報に基づいてトランザクションレイヤパケットのエラーメッセージを生成し、時刻Ｔ１６において、信号ＲＥＱをアサートしてエラーＥＲＲ２のエラーメッセージをエラーメッセージ送信部２６に送る（図７（ｋ））。   The request information generation unit 257 generates an error message of the transaction layer packet based on the error information indicated by the signal ERR2_REQ. At time T16, the request information generation unit 257 asserts the signal REQ and sends the error message of the error ERR2 to the error message transmission unit 26. (FIG. 7 (k)).

エラーＥＲＲ２のエラーメッセージ送信の指示が終わると、ステート管理部２５１は、信号ＥＲＲ３＿ＲＥＱがアサートされているため、エラーＥＲＲ３のメッセージ送信の準備を始める。送信情報管理部２５５から通知された既送信情報がエラーＥＲＲ３のエラーメッセージ送信済みを示していなければ、時刻Ｔ１７において、ステート管理部２５１は、信号ＥＲＲ３＿ＳＥＮＤをアサートしてリクエスト情報生成部２５７にエラーメッセージの送信を指示する（図７（ｉ））。それとともに、受け付け可能なエラーメッセージの数を減じて、送信状態を“Ｓ１”から“Ｓ０”に変更する（図７（ｊ））。信号ＥＲＲ３＿ＳＥＮＤがアサートされると、送信要求情報管理部２５３は、信号ＥＲＲ３＿ＲＥＱをディアサートする（図７（ｆ））。   When the instruction to transmit the error message with the error ERR2 ends, the state management unit 251 starts preparation for message transmission with the error ERR3 because the signal ERR3_REQ is asserted. If the transmitted information notified from the transmission information management unit 255 does not indicate that the error message ERR3 has been transmitted, the state management unit 251 asserts the signal ERR3_SEND and sends an error message to the request information generation unit 257 at time T17. Is transmitted (FIG. 7 (i)). At the same time, the number of error messages that can be accepted is reduced, and the transmission state is changed from “S1” to “S0” (FIG. 7 (j)). When the signal ERR3_SEND is asserted, the transmission request information management unit 253 deasserts the signal ERR3_REQ (FIG. 7 (f)).

リクエスト情報生成部２５７は、信号ＥＲＲ３＿ＲＥＱにより示されるエラー情報に基づいてトランザクションレイヤパケットのエラーメッセージを生成し、時刻Ｔ１８において、信号ＲＥＱをアサートしてエラーＥＲＲ３のエラーメッセージをエラーメッセージ送信部２６に送る（図７（ｋ））。   The request information generation unit 257 generates an error message of the transaction layer packet based on the error information indicated by the signal ERR3_REQ, and asserts the signal REQ to send the error message of the error ERR3 to the error message transmission unit 26 at time T18. (FIG. 7 (k)).

エラーメッセージ送信部２６は、エラーＥＲＲ１に対応するエラーメッセージの送信が完了すると、時刻Ｔ１９において、信号ＡＣＫをアサートして送信完了をリクエスト情報生成部２５７に通知する（図７（ｌ））。信号ＡＣＫを受けたリクエスト情報生成部２５７は、ステート管理部２５１にエラーメッセージ送信完了を通知する。   When the transmission of the error message corresponding to the error ERR1 is completed, the error message transmission unit 26 asserts the signal ACK and notifies the request information generation unit 257 of the transmission completion at time T19 (FIG. 7 (l)). Upon receiving the signal ACK, the request information generation unit 257 notifies the state management unit 251 that error message transmission has been completed.

エラーメッセージ送信完了の通知を受けたステート管理部２５１は、送信状態を“Ｓ０”から“Ｓ１”に変更する（図７（ｊ））。また、このときまでに送信情報管理部２５５からエラーＥＲＲ１の管理解除の通知を受信していると、時刻Ｔ２０において、信号ＥＲＲ１＿ＳＥＮＤをディアサートする（図７（ｇ））。エラーメッセージの送信完了までに送信情報管理部２５５からエラーＥＲＲ１の管理解除の通知を受信していなければ、ステート管理部２５１は、管理解除の通知を受信する時刻Ｔ２５まで信号ＥＲＲ１＿ＳＥＮＤのアサート状態を維持する。   Receiving the error message transmission completion notification, the state management unit 251 changes the transmission state from “S0” to “S1” (FIG. 7 (j)). If a notification of canceling management of the error ERR1 is received from the transmission information management unit 255 by this time, the signal ERR1_SEND is deasserted at time T20 (FIG. 7 (g)). If the notification cancellation of the error ERR1 is not received from the transmission information management unit 255 until the transmission of the error message is completed, the state management unit 251 maintains the asserted state of the signal ERR1_SEND until time T25 when the notification of the management cancellation is received. To do.

エラーメッセージ送信部２６は、エラーＥＲＲ２に対応するエラーメッセージの送信が完了すると、時刻Ｔ２１において、信号ＡＣＫをアサートして送信完了をリクエスト情報生成部２５７に通知する（図７（ｌ））。信号ＡＣＫを受けたリクエスト情報生成部２５７は、ステート管理部２５１にエラーメッセージ送信完了を通知する。   When the transmission of the error message corresponding to the error ERR2 is completed, the error message transmission unit 26 asserts the signal ACK and notifies the request information generation unit 257 of the transmission completion at time T21 (FIG. 7 (l)). Upon receiving the signal ACK, the request information generation unit 257 notifies the state management unit 251 that error message transmission has been completed.

エラーメッセージ送信完了の通知を受けたステート管理部２５１は、送信状態を“Ｓ１”から“Ｓ２”に変更する（図７（ｊ））。また、このときまでに送信情報管理部２５５からエラーＥＲＲ２の管理解除の通知を受信していると、時刻Ｔ２２において、信号ＥＲＲ２＿ＳＥＮＤをディアサートする（図７（ｈ））。エラーメッセージの送信完了までに送信情報管理部２５５からエラーＥＲＲ２の管理解除の通知を受信していなければ、ステート管理部２５１は、管理解除の通知を受信する時刻Ｔ２６まで信号ＥＲＲ２＿ＳＥＮＤのアサート状態を維持する。   Receiving the error message transmission completion notification, the state management unit 251 changes the transmission state from “S1” to “S2” (FIG. 7 (j)). If the notification of canceling the management of the error ERR2 has been received from the transmission information management unit 255 by this time, the signal ERR2_SEND is deasserted at time T22 (FIG. 7 (h)). If the notification cancellation of the error ERR2 is not received from the transmission information management unit 255 until the transmission of the error message is completed, the state management unit 251 maintains the asserted state of the signal ERR2_SEND until time T26 when the notification of the management cancellation is received. To do.

エラーメッセージ送信部２６は、エラーＥＲＲ３に対応するエラーメッセージの送信が完了すると、時刻Ｔ２３において、信号ＡＣＫをアサートして送信完了をリクエスト情報生成部２５７に通知する（図７（ｌ））。信号ＡＣＫを受けたリクエスト情報生成部２５７は、ステート管理部２５１にエラーメッセージ送信完了を通知する。   When the transmission of the error message corresponding to the error ERR3 is completed, the error message transmission unit 26 asserts the signal ACK and notifies the request information generation unit 257 of the transmission completion at time T23 (FIG. 7 (l)). Upon receiving the signal ACK, the request information generation unit 257 notifies the state management unit 251 that error message transmission has been completed.

エラーメッセージ送信完了の通知を受けたステート管理部２５１は、送信状態を“Ｓ２”から“Ｓ３”に変更する（図７（ｊ））。また、このときまでに送信情報管理部２５５からエラーＥＲＲ３の管理解除の通知を受信していると、時刻Ｔ２４において、信号ＥＲＲ３＿ＳＥＮＤをディアサートする（図７（ｉ））。エラーメッセージの送信完了までに送信情報管理部２５５からエラーＥＲＲ３の管理解除の通知を受信していなければ、ステート管理部２５１は、管理解除の通知を受信する時刻Ｔ２７まで信号ＥＲＲ３＿ＳＥＮＤのアサート状態を維持する。信号ＥＲＲ１＿ＳＥＮＤ〜ＥＲＲ３＿ＳＥＮＤの全てがディアサートされると、インタフェース制御回路２０のエラー制御は、初期状態に戻る。   Receiving the error message transmission completion notification, the state management unit 251 changes the transmission state from “S2” to “S3” (FIG. 7 (j)). If the notification of canceling management of the error ERR3 is received from the transmission information management unit 255 by this time, the signal ERR3_SEND is deasserted at time T24 (FIG. 7 (i)). If the notification cancellation of the error ERR3 is not received from the transmission information management unit 255 until the transmission of the error message is completed, the state management unit 251 maintains the asserted state of the signal ERR3_SEND until time T27 when the notification of the management cancellation is received. To do. When all of the signals ERR1_SEND to ERR3_SEND are deasserted, the error control of the interface control circuit 20 returns to the initial state.

このように、インタフェース制御回路２０は、エラーを検出すると、対向する制御装置１８に確実にエラー検出した旨を通知することができる。さらに、エラーメッセージを送信した後に同じエラーが検出された場合、図８に示されるように、そのエラーメッセージの送信をマスクすることが可能である。   As described above, when detecting an error, the interface control circuit 20 can reliably notify the opposing control device 18 that the error has been detected. Further, if the same error is detected after sending the error message, it is possible to mask the sending of the error message, as shown in FIG.

図８は、図６に示されるシーケンスにおいて、エラーＥＲＲ１がエラーメッセージ送信直後に検出された動作状態を示している。したがって、時刻Ｔ１〜Ｔ６の動作は、図６と同じである。図８の場合、時刻Ｔ１に検出されたエラーＥＲＲ１のエラーメッセージが送信された後、送信情報管理部２５５はその送信情報を時刻Ｔ８まで破棄せずに管理している。したがって、信号ＥＲＲ１＿ＳＥＮＤは、時刻Ｔ７までアサート状態になっている（図８（ｃ））。   FIG. 8 shows an operation state in which the error ERR1 is detected immediately after the error message is transmitted in the sequence shown in FIG. Therefore, the operation at times T1 to T6 is the same as that in FIG. In the case of FIG. 8, after the error message of the error ERR1 detected at time T1 is transmitted, the transmission information management unit 255 manages the transmission information without discarding until time T8. Therefore, the signal ERR1_SEND is in an asserted state until time T7 (FIG. 8 (c)).

時刻Ｔ７までの期間に含まれる時刻Ｔ８において、先に検出されたエラーＥＲＲ１と同じエラーＥＲＲ１が検出されたとする（図８（ａ））。その場合、先に検出されたエラーＥＲＲ１の送信がなければ、図８（ｂ）に破線で示されるように、時刻Ｔ９において、信号ＥＲＲ１＿ＲＥＱがアサートされ、エラーメッセージ送信のシーケンスが実行される。しかし、図８の場合、信号ＥＲＲ１＿ＳＥＮＤが時刻Ｔ７までアサート状態であるため、その後のシーケンスは実行されない（図８（ｄ）〜（ｆ））。このように、通常は、検出された３種類のエラーに対するエラーメッセージは全て送信されるが、短期間の同一メッセージ送信を抑制したい場合等には、エラーメッセージ送信要求制御部２５で抑制することも可能となる。この抑制する期間は、エラーの種類に応じて異なることが好ましい。   It is assumed that the same error ERR1 as the previously detected error ERR1 is detected at time T8 included in the period up to time T7 (FIG. 8A). In this case, if there is no transmission of the previously detected error ERR1, the signal ERR1_REQ is asserted at time T9 as shown by the broken line in FIG. 8B, and the error message transmission sequence is executed. However, in the case of FIG. 8, since the signal ERR1_SEND is in the asserted state until time T7, the subsequent sequence is not executed (FIGS. 8D to 8F). As described above, normally, all error messages for the three types of detected errors are transmitted. However, when it is desired to suppress the same message transmission for a short period of time, the error message transmission request control unit 25 may suppress the error message transmission. It becomes possible. This suppression period is preferably different depending on the type of error.

以上、本実施の形態では、エラーの種類を３種類として説明したが、３種類に限定されることはない。また、ここでは説明されなかったが、インタフェース制御回路２０において検出されたエラー内容やエラーメッセージの送信状況は、ＣＰＵ１２に通知されてもよい。   As described above, in the present embodiment, three types of errors have been described, but the present invention is not limited to three types. Although not described here, the CPU 12 may be notified of the error content detected by the interface control circuit 20 and the transmission status of the error message.

このように、高速シリアルバス２１上で検出されたエラーを３種類に分類して制御装置１８へエラーメッセージ送信を行い、その送信制御をエラーメッセージ送信要求制御部２５が行うため、複数のエラーが同時に検出されても、回路規模を拡大することなく、対向側（制御装置１８）に確実にエラー検出した旨を通知できる。また、送信したエラーメッセージの情報を保持するため、対向側に対して既に通知済みと同様のエラーを再検出した場合に再度そのエラー情報の通知を抑制することができ、その抑制期間を設定することも可能となる。   In this way, the errors detected on the high-speed serial bus 21 are classified into three types, error messages are transmitted to the control device 18, and the transmission control is performed by the error message transmission request control unit 25. Even if it is detected at the same time, the fact that an error has been detected can be reliably notified to the opposite side (control device 18) without increasing the circuit scale. In addition, since the information of the transmitted error message is retained, notification of the error information can be suppressed again when an error similar to that already notified to the opposite side is detected again, and the suppression period is set. It is also possible.

関連する情報処理装置の構成を示す図である。It is a figure which shows the structure of a related information processing apparatus. 本発明の実施の形態に係る情報処理装置の構成を示す図である。It is a figure which shows the structure of the information processing apparatus which concerns on embodiment of this invention. 本発明の実施の形態に係るインタフェース制御回路の構成を示す図である。It is a figure which shows the structure of the interface control circuit which concerns on embodiment of this invention. 本発明の実施の形態に係るエラー選択部の構成を示す図である。It is a figure which shows the structure of the error selection part which concerns on embodiment of this invention. 本発明の実施の形態に係るエラーメッセージ送信要求制御部の構成を示す図である。It is a figure which shows the structure of the error message transmission request control part which concerns on embodiment of this invention. 本発明の実施の形態に係るインタフェース制御回路の動作を説明する図である。It is a figure explaining operation | movement of the interface control circuit which concerns on embodiment of this invention. 本発明の実施の形態に係るインタフェース制御回路の他の動作を説明する図である。It is a figure explaining other operation | movement of the interface control circuit which concerns on embodiment of this invention. 本発明の実施の形態に係るインタフェース制御回路の他の動作を説明する図である。It is a figure explaining other operation | movement of the interface control circuit which concerns on embodiment of this invention.

符号の説明Explanation of symbols

１０ 情報処理装置
１２ ＣＰＵ
１４ メモリ
１８ 制御装置
２０ インタフェース制御装置
２１ 高速シリアルバス
２３ ＴＬＰ検出部
２４ エラー選択部
２５ エラーメッセージ送信要求制御部
２６ エラーメッセージ送信部
２７ エラーメッセージ送信情報保持部
２８ エラー選別用レジスタ
１００ 中央処理装置
１０１、１０２ アドレスレジスタ
１０３ アドレス選択指示フラグ
１０４ データレジスタ
１０５ 書き込み指示フラグ
１０６ 制御記憶
１０７ エラー検出回路
１０８ タイミング回路
１０９、１１０ エラー検出フラグ
１１２ セレクタ
１２０ 障害処理装置
１３０ 磁気ディスク装置
２４３ エラーチェック部
２４５ エラー選定部
２５１ ステート管理部
２５３ 送信要求情報管理部
２５５ 送信情報管理部
２５７ リクエスト情報生成部 10 Information processing device 12 CPU
14 memory 18 control device 20 interface control device 21 high-speed serial bus 23 TLP detection unit 24 error selection unit 25 error message transmission request control unit 26 error message transmission unit 27 error message transmission information holding unit 28 error selection register 100 central processing unit 101 , 102 Address register 103 Address selection instruction flag 104 Data register 105 Write instruction flag 106 Control memory 107 Error detection circuit 108 Timing circuit 109, 110 Error detection flag 112 Selector 120 Failure processing unit 130 Magnetic disk unit 243 Error check unit 245 Error selection unit 251 State management unit 253 Transmission request information management unit 255 Transmission information management unit 257 Request information generation unit

Claims (10)

シリアルバス上を伝送されるトランザクションレイヤパケットのエラーを検出するエラー検出部と、
前記エラーを所定のエラー種類に分類するエラー選定部と、
分類された前記エラー種類毎に前記エラーを前記シリアルバス上で対向する回路に通知するか否かを判定し、通知すると判定した場合に送信要求を出力するエラーメッセージ送信要求制御部と、
前記送信要求に基づいて、前記エラーを前記対向する回路に通知するエラーメッセージ送信部と
を具備するインタフェース制御回路。 An error detection unit for detecting an error in a transaction layer packet transmitted on the serial bus;
An error selection unit for classifying the error into a predetermined error type;
For each of the classified error types, it is determined whether to notify the error to the opposite circuit on the serial bus, and an error message transmission request control unit that outputs a transmission request when it is determined to notify,
An interface control circuit comprising: an error message transmitter that notifies the opposite circuit of the error based on the transmission request. 前記エラーメッセージ送信要求制御部は、前記エラーを前記対向する回路に通知した後、所定の期間を経過するまで前記エラーと同種のエラーの通知を抑制する
請求項１に記載のインタフェース制御回路。 The interface control circuit according to claim 1, wherein the error message transmission request control unit suppresses notification of an error of the same type as the error until a predetermined period elapses after the error is notified to the opposing circuit. 前記トランザクションレイヤパケットに発生する前記エラーを分類するための情報を保持するエラー選別用レジスタをさらに具備し、
前記エラー選定部は、前記エラー選別用レジスタから提供される情報に基づいて、前記エラーを前記エラー種類に分類する
請求項１または請求項２に記載のインタフェース制御回路。 An error selection register for holding information for classifying the error occurring in the transaction layer packet;
The interface control circuit according to claim 1, wherein the error selection unit classifies the error into the error type based on information provided from the error selection register. 前記エラーメッセージ送信部が送信したエラーメッセージの送信情報を保持するエラーメッセージ送信情報保持部をさらに具備し、
前記エラーメッセージ送信要求制御部は、前記エラーメッセージ送信情報保持部が保持する前記送信情報に基づいて、前記対向する回路に通知するか否かを判定する
請求項１から請求項３のいずれかに記載のインタフェース制御回路。 An error message transmission information holding unit for holding transmission information of the error message transmitted by the error message transmission unit;
The error message transmission request control unit determines whether to notify the opposite circuit based on the transmission information held by the error message transmission information holding unit. The interface control circuit described. 前記エラーメッセージ送信要求制御部は、
前記エラー選定部から通知される分類されたエラー情報に基づいて、エラーメッセージ送信要求情報を生成する送信要求情報管理部と、
前記エラーメッセージ送信情報保持部に保持される前記エラーメッセージの情報に基づいて、送信済みか否かを示す既送信情報を生成する送信情報管理部と、
受け付け可能な前記エラーメッセージの数をカウントするカウンタを備え、前記エラーメッセージの送信動作を制御するステート管理部と、
前記ステート管理部の指示に応答して、前記送信要求情報管理部に保持される前記エラー情報に基づいて前記エラーメッセージを生成するリクエスト情報生成部と
を備える
請求項１から請求項４のいずれかに記載のインタフェース制御回路。 The error message transmission request control unit
A transmission request information management unit that generates error message transmission request information based on the classified error information notified from the error selection unit;
A transmission information management unit that generates transmission information indicating whether transmission has been completed based on the information of the error message held in the error message transmission information holding unit;
A counter that counts the number of error messages that can be accepted, and a state management unit that controls the transmission operation of the error messages;
5. A request information generation unit that generates the error message based on the error information held in the transmission request information management unit in response to an instruction from the state management unit. The interface control circuit described in 1. 前記送信情報管理部は、前記エラーメッセージを送信して所定の期間経過後に、前記送信済みを示す前記既送信情報の管理を解除する
請求項５に記載のインタフェース制御回路。 The interface control circuit according to claim 5, wherein the transmission information management unit cancels the management of the transmitted information indicating that the transmission has been completed after the error message is transmitted and a predetermined period has elapsed. 前記所定の期間は、前記エラー種類毎に異なる
請求項６に記載のインタフェース制御回路。 The interface control circuit according to claim 6, wherein the predetermined period is different for each error type. 前記エラー種類は、致命的なエラーを示すＦａｔａｌエラーと、致命的ではないエラーを示すＮｏｎ−Ｆａｔａｌエラーと、訂正可能なエラーを示すＣｏｒｒｅｃｔａｂｌｅエラーとを含む
請求項１から請求項７のいずれかに記載のインタフェース制御回路。 The error type includes a fatal error indicating a fatal error, a non-fatal error indicating a non-fatal error, and a collectable error indicating a correctable error. The interface control circuit described. 前記シリアルバスは、ＰＣＩ−Ｅｘｐｒｅｓｓバスである
請求項１から請求項８のいずれかに記載のインタフェース制御回路。 The interface control circuit according to claim 1, wherein the serial bus is a PCI-Express bus. 請求項１から請求項９のいずれかに記載のインタフェース制御回路を搭載する情報処理装置。   An information processing apparatus equipped with the interface control circuit according to claim 1.
JP2008053922A 2008-03-04 2008-03-04 Interface control circuit and information processing apparatus Expired - Fee Related JP4947722B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008053922A JP4947722B2 (en) 2008-03-04 2008-03-04 Interface control circuit and information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008053922A JP4947722B2 (en) 2008-03-04 2008-03-04 Interface control circuit and information processing apparatus

Publications (2)

Publication Number Publication Date
JP2009211419A true JP2009211419A (en) 2009-09-17
JP4947722B2 JP4947722B2 (en) 2012-06-06

Family

ID=41184493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008053922A Expired - Fee Related JP4947722B2 (en) 2008-03-04 2008-03-04 Interface control circuit and information processing apparatus

Country Status (1)

Country Link
JP (1) JP4947722B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150057463A (en) * 2013-11-19 2015-05-28 엘지디스플레이 주식회사 Timing controller and display device using the same
KR20150091915A (en) * 2014-02-04 2015-08-12 삼성전자주식회사 Interface circuit operating to recover transmitted data error

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105205021B (en) 2015-09-11 2018-02-13 华为技术有限公司 Disconnect the method and apparatus linked between PCIe device and main frame

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263238A (en) * 1990-03-14 1991-11-22 Nec Corp Service processor
JPH0561783A (en) * 1991-09-04 1993-03-12 Nec Ic Microcomput Syst Ltd Microcomputer
JPH0595357A (en) * 1991-10-02 1993-04-16 Shikoku Nippon Denki Software Kk Delete system of information at outside of object by waiting of fault information
JPH1120277A (en) * 1997-06-30 1999-01-26 Ricoh Co Ltd Network printer device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263238A (en) * 1990-03-14 1991-11-22 Nec Corp Service processor
JPH0561783A (en) * 1991-09-04 1993-03-12 Nec Ic Microcomput Syst Ltd Microcomputer
JPH0595357A (en) * 1991-10-02 1993-04-16 Shikoku Nippon Denki Software Kk Delete system of information at outside of object by waiting of fault information
JPH1120277A (en) * 1997-06-30 1999-01-26 Ricoh Co Ltd Network printer device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150057463A (en) * 2013-11-19 2015-05-28 엘지디스플레이 주식회사 Timing controller and display device using the same
KR102063350B1 (en) 2013-11-19 2020-01-07 엘지디스플레이 주식회사 Timing controller and display device using the same
KR20150091915A (en) * 2014-02-04 2015-08-12 삼성전자주식회사 Interface circuit operating to recover transmitted data error
KR102108380B1 (en) 2014-02-04 2020-05-08 삼성전자주식회사 Interface circuit operating to recover transmitted data error

Also Published As

Publication number Publication date
JP4947722B2 (en) 2012-06-06

Similar Documents

Publication Publication Date Title
US7668923B2 (en) Master-slave adapter
US20050081080A1 (en) Error recovery for data processing systems transferring message packets through communications adapters
US20090217281A1 (en) Adaptable Redundant Bit Steering for DRAM Memory Failures
JP4369470B2 (en) Data relay apparatus, storage apparatus, and response delay monitoring method
JP2006190257A (en) Data transfer device and its method
US20130111258A1 (en) Sideband error signaling
US6604161B1 (en) Translation of PCI level interrupts into packet based messages for edge event drive microprocessors
JP4947722B2 (en) Interface control circuit and information processing apparatus
US20050080945A1 (en) Transferring message packets from data continued in disparate areas of source memory via preloading
JP2010152643A (en) Data transfer device, data storage device, and method
US7243257B2 (en) Computer system for preventing inter-node fault propagation
JP4572138B2 (en) Server apparatus, server system, and system switching method in server system
JP5251142B2 (en) Transfer device, transfer device control method, and information processing device
JP5145860B2 (en) Redundant memory system and information processing apparatus
JPWO2007096987A1 (en) Error control device
JP2008046878A (en) Data processing system and information processor
US20120047397A1 (en) Controlling apparatus, method for controlling apparatus and information processing apparatus
JP4193754B2 (en) Data duplication method and program
JP2006260273A (en) Subsystem module, information processor, and data transfer method in the subsystem module
JP2009157731A (en) Virtual machine system and control method of virtual machine system
JP2006270581A (en) Method of synchronizing call information server
JPH06188909A (en) Abnormal packet processing system
JP5811544B2 (en) Integrated device, information processing system, and processing method
JP2752834B2 (en) Data transfer device
CN109086208A (en) A kind of data processing method and system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees