JP2009211071A - 一連の変換を行って一変換を分離する命令を含む命令の組合せ - Google Patents

一連の変換を行って一変換を分離する命令を含む命令の組合せ Download PDF

Info

Publication number
JP2009211071A
JP2009211071A JP2009045094A JP2009045094A JP2009211071A JP 2009211071 A JP2009211071 A JP 2009211071A JP 2009045094 A JP2009045094 A JP 2009045094A JP 2009045094 A JP2009045094 A JP 2009045094A JP 2009211071 A JP2009211071 A JP 2009211071A
Authority
JP
Japan
Prior art keywords
instruction
instructions
transformation
conversion
round
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009045094A
Other languages
English (en)
Other versions
JP5538736B2 (ja
Inventor
Shay Gueron
グエロン シャイ
Zeev Sperber
スペルベル ゼーヴ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2009211071A publication Critical patent/JP2009211071A/ja
Application granted granted Critical
Publication of JP5538736B2 publication Critical patent/JP5538736B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)

Abstract

【課題】高度暗号化標準（ＡＥＳ）は、情報を暗号化し、復号することが可能な対称ブロック暗号である。
【解決手段】暗号化（暗号）は、秘密鍵（暗号鍵）を使用して一連の変換（ＳｈｉｆｔＲｏｗｓ、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＭｉｘＣｏｌｕｍｎｓ）を行って、「平文」として表す理解できるデータを、「暗号文」として表す理解できない形式に変換する。逆暗号（復号）における変換（ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ）は、暗号における変換の逆である。暗号化及び復号は、一連の変換を行う命令の使用によって効率的に行われる。前述の命令の組合せは、変換（ＳｈｉｆｔＲｏｗｓ、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＭｉｘＣｏｌｕｍｎｓ、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ）の分離を得ることを可能にする。
【選択図】図１

Description

本明細書は、高度暗号化標準（ＡＥＳ）に関し、特に、ＡＥＳの一連の変換の部分集合を行ってＡＥＳ変換のうちの１つの結果を提供する命令を含む命令の組合せの使用に関する。
暗号は、情報を保護するための鍵及びアルゴリズムに依存するツールである。アルゴリズムは、高度な数学的アルゴリズムであり、鍵はビット列である。暗号システムには２つの基本タイプ（すなわち、秘密鍵システム及び公開鍵システム）がある。対称システムとしても表す秘密鍵システムは、二以上の者によって共有される単一の鍵（「秘密鍵」）を有する。単一の鍵を使用して情報を暗号化し、復号する。
国立標準技術研究所（ＮＩＳＴ）により、連邦情報処理標準（ＦＩＰＳ）１９７として公表されている高度暗号化標準（ＡＥＳ）は、秘密鍵システムである。ＡＥＳは、情報を暗号化し、復号することが可能な対称ブロック暗号である。
暗号化（暗号）は、秘密鍵（暗号鍵）を使用して一連の変換を行って、「平文」として表す、理解できるデータを、「暗号文」として表す、理解できない形式に変換する。暗号における変換には、（１）排他的ＯＲ（ＸＯＲ）演算を使用して、ラウンド鍵（暗号鍵から導き出された値）を状態（２次元のバイト・アレイ）に加算する工程、（２）非線形バイト置換テーブル（Ｓ−ボックス）を使用して状態を処理する工程、（３）別々のオフセットだけ、状態の最後の３行を巡回シフトさせる工程、及び（４）状態の列全てを用い、そのデータを（互いに無関係に）混ぜて、新たな列を生成する工程が含まれる。
復号（逆暗号）は、暗号鍵を使用して一連の変換を行って、「暗号文」ブロックを、同じ容量の「平文」ブロックに変換する。逆暗号における変換は、暗号における変換の逆である。
ラインダール・アルゴリズムは、１２８、１９２及び２５６ビットの長さの暗号鍵を使用して、１２８ビットのデータ・ブロックを処理するために、ＡＥＳ標準において規定されている。上記別々の鍵の長さは通常、ＡＥＳ−１２８、ＡＥＳ−１９２及びＡＥＳ−２５６として表される。
ＡＥＳアルゴリズムは、１０、１２、又は１４の連続ラウンドにおいて、平文を暗号文に、又は暗号文を平文に変換する。ラウンド数は鍵の長さに依存する。
以下の詳細な説明は、特許請求の範囲記載の主題を例証する実施例を参照して行うが、その多くの代替、修正及び変形は当業者には明らかになるだろう。よって、特許請求の範囲記載の主題が、広く捉えられ、特許請求の範囲においてのみ規定されることが意図されている。
汎用プロセッサにおいてＡＥＳ暗号及び復号を行うための命令を含むシステムを示すブロック図である。 図１に示すプロセッサの実施例を示すブロック図である。 ＡＥＳアルゴリズムにおけるＭｉｘＣｏｌｕｍｎｓ変換を分離するために少なくとも１つのＡＥＳラウンド命令を使用したＭｉｘＣｏｌｕｍｎ分離変換関数の実施例を示すフロー図である。 ＡＥＳアルゴリズムにおけるＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換を分離するために少なくとも１つのＡＥＳラウンド命令を使用したＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎ分離変換関数の実施例を示すフロー図である。 ＳｈｉｆｔＲｏｗｓ変換及びＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換を分離するためにパックト・シャフル・バイト（ＰＳＨＵＦＢ）の使用を示す図である。 ＡＥＳアルゴリズムにおけるＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を分離するために少なくとも１つのＡＥＳラウンド命令を使用したＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ分離変換関数の実施例を示すフロー図である。 ＡＥＳアルゴリズムにおけるＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を分離するために少なくとも１つのＡＥＳラウンド命令を使用したＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ分離変換関数の実施例を示すフロー図である。
特許請求の範囲記載の主題の実施例の構成は、以下の詳細の説明が進むにつれて、かつ、図面を参照すると明らかになるであろう。図面では、同じ符号は同じ部分を表す。
国立標準技術研究所（ＮＩＳＴ）により、連邦情報処理標準（ＦＩＰＳ）１９７として公表されている高度暗号化標準（ＡＥＳ）アルゴリズムは、通常、ソフトウェアにおいて、又は専用プロセッサにおいて行われるコンピュータ集約型アルゴリズムである。ＡＥＳアルゴリズムは、ソフトウェアにおいて、メモリに記憶された、中央処理装置（ＣＰＵ）のロード／ストア／インクリメント命令シーケンスを実行することによって行われる。平文又は暗号文の各バイトを変換するためにＡＥＳアルゴリズムは多くのＣＰＵサイクルを消費するので、変換は低速である。よって、暗号化は、通常、コンピュータに記憶された情報の部分集合（例えば、「極秘」として分類され得る情報）の暗号化にのみ使用される。しかし、コンピュータ上に記憶された情報のより多くを暗号化する必要性が存在している。例えば、モバイル・コンピュータ上に記憶された情報全てが暗号化されている場合、この情報は、モバイル・コンピュータが盗まれた場合にも保護される。
ＡＥＳは、鍵容量が１２８、１９２又は２５６バイトの１２８ビット・ブロックを処理するブロック暗号である。ＡＥＳアルゴリズムは、１０、１２又は１４の連続ラウンドにおいて、１２８ビットの平文ブロックを１２８ビットの暗号ブロックに変換する（暗号化する）か、又は１２８ビットの暗号文ブロックを１２８ビットの平文ブロックに変換する（復号する）。ラウンド数は鍵容量（１２８ビット、１９２ビット又は２５６ビット）に依存する。変換シーケンス（サブ工程）は、（１０、１２、又は１４の）ラウンド毎に繰り返される。
暗号化ラウンドの変換シーケンスには以下が含まれる。
（１）ＡｄｄＲｏｕｎｄＫｅｙ変換：ラウンド鍵（暗号鍵から導き出される値）が、排他的ＯＲ（ＸＯＲ）演算を使用して状態（２次元の１２８ビット・バイト・アレイ）に加えられる。ＡｄｄＲｏｕｎｄＫｅｙは、（１２８ビット， １２８ビット）→１２８ビット変換であり、これは、その２つの引数の、ビット単位の排他的ＯＲ（ＸＯＲ）として定義される。ＡＥＳフローでは、引数はＳｔａｔｅ及びラウンド鍵である。
（２）ＳｕｂＢｙｔｅｓ変換：状態は、非線形バイト置換テーブル（Ｓ−Ｂｏｘ）を使用して処理される。ＳｕｂＢｙｔｅｓは、入力の１６バイトそれぞれにＳ−Ｂｏｘ変換を施すことによって規定される、１６バイトから１６バイトへの（バイト単位の）変換である。Ｓ−Ｂｏｘ変換は、ルックアップ・テーブルにより、以下のように表すことが可能である。すなわち、ルックアップ・テーブルへの入力は、バイトＢ［７：０］であり、ここで、ｘ及びｙは、低ニブル及び高ニブルｘ（［３：０］＝Ｂ［７：４］，ｙ［３：０］＝Ｂ［３：０］）を表す。出力バイトは、テーブルにおいて１６進（Ｈ）表記で２桁の数としてコード化される。例えば、入力８５Ｈは９７Ｈをもたらす。
（３）ＳｈｉｆｔＲｏｗｓ変換：状態の最後の３行は、別々のオフセットによって巡回シフトされる。ＳｈｉｆｔＲｏｗｓは、（１５， １４， １３， １２， １１， １０， ９， ８， ７， ６， ５， ４， ３， ２， １， ０）→（１１， ６， １， １２， ７， ２， １３， ８， ３， １４， ９， ４， １５， １０， ５， ０）への、バイト単位の置換である。上記変換は、状態の４×４マトリクス表現に対する処理として捉えられる。４×４マトリクスにおける第１の行は変わらない。第２の行は、１バイト位置だけ、左回転させる。第３の行は、２バイト位置だけ、左回転させる。第４の行は、３バイト位置だけ、左回転させる。
（４）ＭｉｘＣｏｌｕｍｎｓ変換：状態の列全てからのデータを（互いに無関係に）混ぜて、新たな列を生成する。ＭｉｘＣｏｌｕｍｎｓは、入力の４ｘ４マトリクス表現の列を処理する、１２８ビット→１２８ビット変換である。上記変換は、各列を、ＡＥＳ−ガロア・フィールド２５６における係数を備えた３次多項式として扱う。状態の４×４マトリクス表現の各列は、多項式ａ（ｘ）＝｛０３｝ｘ３＋｛０１｝ｘ２＋｛０１｝ｘ＋｛０２｝で乗算され、ｍｏｄｕｌｏ ｘ４＋１で約分される。
上記暗号化ラウンドの変換シーケンスは、以下に表１として示すように単一のＡＥＳ暗号化ラウンド命令ＡＥＳＥＮＣによって行うことができ、最後の暗号化ラウンドの変換シーケンスは、以下に表２として示すように単一のＡＥＳの最後の暗号化ラウンド命令ＡＥＳＥＮＣＬＡＳＴによって行うことができる。
ＡＥＳＥＮＣ ｘｍｍ１，ｘｍｍ２／ｍ１２８
Ｓｔａｔｅ＝ｘｍｍ１、
ＲｏｕｎｄＫｅｙ＝ｘｍｍ２／ｍ１２８、
Ｔｍｐ＝ＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ）、
Ｔｍｐ＝ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｔｍｐ）、
Ｔｍｐ＝ＭｉｘＣｏｌｕｍｎｓ（Ｔｍｐ）、
Ｏｕｔｐｕｔ＝ｘｍｍ１＝Ａｄｄ ＲｏｕｎｄＫｅｙ（Ｔｍｐ，Ｒｏｕｎｄ Ｋｅｙ）
表１
ＡＥＳＥＮＣＬＡＳＴ ｘｍｍ１，ｘｍｍ２／ｍ１２８
Ｓｔａｔｅ＝ｘｍｍ１、
ＲｏｕｎｄＫｅｙ＝ｘｍｍ２／ｍ１２８、
Ｔｍｐ＝ＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ）、
Ｔｍｐ＝Ｓｕｂｓｔｉｔｕｔｅ Ｂｙｔｅｓ（Ｔｍｐ）、
Ｏｕｔｐｕｔ＝ｘｍｍ１＝ＡｄｄＲｏｕｎｄＫｅｙ（Ｔｍｐ，ＲｏｕｎｄＫｅｙ）
表２
表１及び表２に示すＡＥＳＥＮＣ命令及びＡＥＳＥＮＣＬＡＳＴ命令は、状態（ｘｍｍレジスタに規定された１２８ビット）、ＲｏｕｎｄＫｅｙ（ｘｍｍレジスタにおいて、又はメモリ・ポインタとして規定された１２８ビット）、又は鍵（ｘｍｍレジスタ及び／又はメモリに規定された１２８、１９２又は２５６ビット）に対する特定の変換シーケンスを行う。前述の命令は１２８ビット出力を生成する。１２８ビット→１２８ビットの対応する変換シーケンスを、ＦＩＰＳパブリケーション１９７の用語を使用して説明する。
上記表１及び表２に示すＡＥＳ命令（ＡＥＳＥＮＣ，ＡＥＳＥＮＣＬＡＳＴ）は、ＦＩＰＳパブリケーション１９７によって規定されているように、１２８ビット変数（ｔｅｍｐ）（状態としても表される）に格納されたデータをシリアル処理する。Ｎ個のデータ・ブロックを処理するためのシリアル動作シーケンスの例を以下に、表３に示す。
Ｆｏｒ ｉ ｆｒｏｍ １ ｔｏ Ｎ＿ＢＬＯＣＫＳ ｄｏ
ｘｍｍ１＝ＢＬＯＣＫ［ｉ］／／ｌｏａｄ
ｘｍｍ１＝ＡＥＳＥＮＣ（ｘｍｍ１，ＲＫ［１］）
ｘｍｍ１＝ＡＥＳＥＮＣ（ｘｍｍ１，ＲＫ［２］）
ｘｍｍ１＝ＡＥＳＥＮＣ（ｘｍｍ１，ＲＫ［３］）
…
ｘｍｍ１＝ＡＥＳＥＮＣ（ｘｍｍ１，ＲＫ［９］）
ｘｍｍ１＝ＡＥＳＥＮＣＬＡＳＴ（ｘｍｍ１，ＲＫ［１０］）
ｓｔｏｒｅ ｘｍｍ１
Ｅｎｄ
表３
暗号化する対象のＮ＿Ｂｌｏｃｋｓ毎に、データ・ブロックがレジスタに格納される。例えば、１２８ビットを有するｘｍｍレジスタ（ｘｍｍ１）を使用して１２８ビット・ブロックを格納することができる。１０の暗号化ラウンドをデータ・ブロックに対して直列に行う。１０ラウンドのＡＥＳ処理のうちのラウンド１乃至９については、ＡＥＳＥＮＣ命令を呼び出して、ラウンド鍵、及び先行ラウンドの結果、又は（ラウンド１の場合）初期ブロック・データを使用してラウンド処理を行う。ＡＥＳＥＮＣＬＡＳＴ命令を呼び出して、最終ラウンド（この例では、ラウンド１０）を処理する。
復号ラウンドの変換シーケンスは、
（１）ＡｄｄＲｏｕｎｄＫｅｙ変換：ラウンド鍵（暗号鍵から導き出される値）が、排他的ＯＲ（ＸＯＲ）演算を使用して状態（２次元の１２８ビット・バイト・アレイ）に加えられる。ＡｄｄＲｏｕｎｄＫｅｙは、（１２８ビット，１２８ビット）→１２８ビット変換であり、これは、その２つの引数の、ビット単位のＸＯＲとして定義される。ＡＥＳフローでは、引数は状態及びラウンド鍵である。
（２）ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（ＳｕｂＢｙｔｅｓ）変換：状態は、逆非線形バイト置換テーブル（Ｓ−Ｂｏｘ）を使用して処理される。ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓは、入力の各バイトにＩｎｖＳ−Ｂｏｘ関数を施すことによって規定される１６バイト→１６バイト（バイト単位）変換（すなわち、［Ｐ，Ｏ，Ｎ，Ｍ，Ｌ，Ｋ，Ｊ，Ｉ，Ｈ，Ｇ，Ｆ，Ｅ，Ｄ，Ｃ，Ｂ，Ａ］→［ＩｎｖＳ−Ｂｏｘ （Ｐ）， ＩｎｖＳ−Ｂｏｘ （Ｏ）， ＩｎｖＳ−Ｂｏｘ （Ｎ）， ＩｎｖＳ−Ｂｏｘ （Ｍ）， ＩｎｖＳ−Ｂｏｘ （Ｌ）， ＩｎｖＳ−Ｂｏｘ （Ｋ）， ＩｎｖＳ−Ｂｏｘ （Ｊ）， ＩｎｖＳ−Ｂｏｘ （Ｉ）， ＩｎｖＳ−Ｂｏｘ （Ｈ）， ＩｎｖＳ−Ｂｏｘ （Ｇ）， ＩｎｖＳ−Ｂｏｘ （Ｆ）， ＩｎｖＳ−Ｂｏｘ （Ｅ）， ＩｎｖＳ−Ｂｏｘ （Ｄ）， ＩｎｖＳ−Ｂｏｘ （Ｃ）， ＩｎｖＳ−Ｂｏｘ （Ｂ）， ＩｎｖＳ−Ｂｏｘ （Ａ）］である）。
（３）ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換 この変換は、ＳｈｉｆｔＲｏｗｓ変換の逆である。ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換は、（１５， １４， １３， １２， １１， １０， ９， ８， ７， ６， ５， ４， ３， ２， １， ０）→（３， ６， ９， １２， １５， ２， ５， ８， １１， １４， １， ４， ７， １０， １３， ０）の、バイト単位の置換である。Ｐ−Ａ表記では、［Ｐ，Ｏ，Ｎ，Ｍ，Ｌ，Ｋ，Ｊ，Ｉ，Ｈ，Ｇ，Ｆ，Ｅ，Ｄ，Ｃ，Ｂ，Ａ］→［Ｄ，Ｇ，Ｊ，Ｍ，Ｐ，Ｃ，Ｆ，Ｉ，Ｌ，Ｏ，Ｂ，Ｅ，Ｈ，Ｋ，Ｎ，Ａ］となる。
（４）ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換は、入力の４×４マトリクス表現の列を処理する１２８ビット→１２８ビット変換である。変換は４×４マトリクス内の各列を、ＡＥＳ―ＧＦ２５６フィールド内の係数を備えた３次多項式として扱う。状態の４×４マトリクス表現の各列は、多項式ａ−１（ｘ）＝｛０ｂ｝ｘ３＋｛０ｄ｝ｘ２＋｛０９｝ｘ＋｛０ｅ｝で乗算され、ｍｏｄｕｌｏ ｘ４＋１で約分される。
上記復号ラウンドの変換シーケンスは、以下に表４として示すように単一のＡＥＳ復号ラウンド命令ＡＥＳＤＥＣによって行うことができ、最後の復号ラウンドの変換シーケンスは、以下に表５として示すように単一のＡＥＳの最後の復号ラウンド命令ＡＥＳＤＥＣＣＬＡＳＴによって行うことができる。
以下表４及び表５に示すＡＥＳＤＥＣ命令及びＡＥＳＤＥＣＬＡＳＴ命令は、Ｓｔａｔｅ（ｘｍｍレジスタに規定された１２８ビット）、及びＲｏｕｎｄＫｅｙ（ｘｍｍレジスタにおいて、又はメモリ・ポインタとして規定された１２８ビット）、又は鍵（ｘｍｍレジスタ及び／又はメモリに規定された１２８、１９２又は２５６ビット）に対する特定の変換シーケンスを行う。前述の命令は１２８ビット出力を生成する。１２８ビット→１２８ビットの対応する変換シーケンスを、ＦＩＰＳパブリケーション１９７の用語を使用して説明する。
ＡＥＳＤＥＣ ｘｍｍ１，ｘｍｍ２／ｍ１２８
Ｓｔａｔｅ＝ｘｍｍ１、
ＲｏｕｎｄＫｅｙ＝ｘｍｍ２／ｍ１２８、
Ｔｍｐ＝ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ）、
Ｔｍｐ＝ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｔｍｐ）、
Ｔｍｐ＝ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ（Ｔｍｐ＝）、
Ｏｕｔｐｕｔ＝ｘｍｍ１＝ＡｄｄＲｏｕｎｄＫｅｙ（Ｔｍｐ＝，ＲｏｕｎｄＫｅｙ）
表４
ＡＥＳＤＥＣＬＡＳＴ ｘｍｍ１，ｘｍｍ２／ｍ１２８
Ｓｔａｔｅ＝ｘｍｍ１、
ＲｏｕｎｄＫｅｙ＝ｘｍｍ２／ｍ１２８、
Ｔｍｐ＝ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ）、
Ｔｍｐ＝ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｔｍｐ）、
Ｏｕｔｐｕｔ＝ｘｍｍ１＝ＡｄｄＲｏｕｎｄＫｅｙ（Ｔｍｐ，ＲｏｕｎｄＫｅｙ）
表５
表１、２、４及び５に示す４つのＡＥＳラウンド命令（ＡＥＳＥＮＣ，ＡＥＳＮＥＣＬＡＳＴ，ＡＥＳＤＥＣ，ＡＥＳＤＥＣＬＡＳＴ）はそれぞれ、いくつかのＡＥＳ変換を併せて行うことによって性能を向上させる。しかし、上記命令は、ＡＥＳ標準の現行バージョンのみをサポートする。
本発明の実施例は、分離された変換としてＡＥＳアルゴリズムのサブ工程（変換）を得るためのＡＥＳ暗号化命令及びＡＥＳ復号命令を含む、命令の組合せを使用する。分離された変換には、暗号化ＡＥＳ命令（ＡＥＳＥＮＣ，ＡＥＳＥＮＣＬＡＳＴ）によって使用されるＳｈｉｆｔＲｏｗｓ、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ及びＭｉｘＣｏｌｕｍｎｓ変換、並びに復号ＡＥＳ命令（ＡＥＳＤＥＣ，ＡＥＳＤＥＣＬＡＳＴ）によって使用されるＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ及びＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換が含まれる。
変換を分離させるための機能は、ＡＥＳ暗号化命令及びＡＥＳ復号命令の使用に柔軟性を加える。例えば、ＡＥＳアルゴリズムのサブ工程（変換）を得るための機能は、ＡＥＳの変形を構成することを可能にし、サポートする対象のＡＥＳ標準において考えられる将来の修正を可能にする。ＡＥＳプリミティブ（変換）を他の暗号及び暗号ハッシュ関数の構築ブロックとして使用することも可能にする。
図１は、汎用プロセッサにおいてＡＥＳ暗号化及び復号を行うための命令を含むシステム１００を示すブロック図である。システム１００は、プロセッサ１０１と、メモリ・コントローラ・ハブ（ＭＣＨ）又はグラフィック・メモリ・コントローラ・ハブ（ＧＭＣＨ）１０２と、入出力（Ｉ／Ｏ）コントローラ・ハブ（ＩＣＨ）１０４とを含む。ＭＣＨ１０２は、プロセッサ１０１とメモリ１０８との間の通信を制御するメモリ・コントローラ１０６を含む。プロセッサ１０１及びＭＣＨ１０２はシステム・バス１１６を介して通信する。
プロセッサ１０１は、複数のプロセッサ（単一コアのインテル（登録商標）ペンティアム（登録商標）ＩＶプロセッサ、単一コアのインテル・セレロン・プロセッサ、インテル（登録商標）ＸＳｃａｌｅプロセッサや、マルチコア・プロセッサ、例えば、インテル（登録商標）ペンティアム（登録商標）Ｄ、インテル（登録商標）ジーオン（登録商標）プロセッサや、インテル（登録商標）コア（登録商標）デュオ・プロセッサ、又は何れかの他のタイプのプロセッサ）のうちの何れか１つであり得る。
メモリ１０８は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、同期化ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）、ダブル・データ・レート２（ＤＤＲ２ＲＡＭ）若しくはランバス・ダイナミック・ランダム・アクセス・メモリ（ＲＤＲＡＭ）、又は何れかの他のタイプのメモリであり得る。
ＩＣＨ１０４は、ダイレクト・メディア・インタフェース（ＤＭＩ）などの高速チップ間相互接続１１４を使用してＭＣＨ１０２に結合することができる。ＤＭＩは、２つの一方向レーンを介した２ギガビット／秒の同時転送レートをサポートする。
ＩＣＨ１０４は、ＩＣＨ１０４に結合された少なくとも１つの記憶装置１１２との通信を制御するために記憶Ｉ／Ｏコントローラ１１０を含み得る。記憶装置は例えば、ディスク・ドライブ、ディジタル・ビデオ・ディスク（ＤＶＤ）ドライブ、コンパクト・ディスク（ＣＤ）ドライブ、レイド（ＲＡＩＤ）、テープ・ドライブや他の記憶装置であり得る。ＩＣＨ１０４は、例えば、直列に接続された小型コンピュータ・システム・インタフェース（ＳＡＳ）やシリアル・アドバンスド・テクノロジー・アタッチメント（ＳＡＴＡ）などの直列記憶プロトコルを使用して記憶プロトコル相互接続１１８を介して記憶装置１１２と通信することができる。
プロセッサ１０１は、ＡＥＳ暗号化処理及びＡＥＳ復号処理を行うためのＡＥＳ機能１０３を含む。ＡＥＳ機能１０３を使用して、メモリ１０８に記憶し、かつ／又は記憶装置１１２に記憶することができる情報を暗号化又は復号することができる。
メモリ１０８又は記憶装置１１２に記憶することができる変換分離機能１２０は、ＡＥＳ機能１０３を使用して、ＡＥＳ暗号命令又はＡＥＳ復号命令における変換のうちの１つを分離することができる。変換分離機能１２０は後に、図３乃至図７に関して説明する。
図２は、図１に示すプロセッサ１０１の実施例のブロック図である。プロセッサ１０１は、レベル１（Ｌ１）命令キャッシュ２０２から受信されたプロセッサ命令をデコードするためのフェッチ及びデコード装置２０６を含む。プロセッサ命令を実行するために使用する対象のデータは、レジスタ・ファイル２０８に記憶することができる。一実施例では、レジスタ・ファイル２０８は、ＡＥＳラウンド命令によって使用するためのデータを記憶するためのＡＥＳラウンド命令によって使用される複数の１２８ビット・レジスタを含む。
一実施例では、レジスタ・ファイル２０８は、ストリーミング（単一命令多重データ（ＳＩＭＤ））拡張（ＳＳＥ）命令セットを有するインテル・ペンティアム（登録商標）ＭＭＸプロセッサに設けられた１２８ビットＭＭＸレジスタと同様な１２８ビット・レジスタの群である。ＳＩＭＤプロセッサでは、データは、一度に、一１２８ビット・ブロックがロードされて、１２８ビット・ブロック単位で処理される。
フェッチ及びデコード装置２０６は、Ｌ１命令キャッシュ２０２からマクロ命令をフェッチし、マクロ命令をデコードし、マイクロ操作（μｏｐｓ）と呼ばれる単純な操作（マイクロコード・リード・オンリー・メモリ（ＲＯＭ）２１４に記憶することができる）に分割する。パイプラインされた実行装置２１０は、マイクロ操作をスケジューリングし、実行する。図示された実施例では、実行装置２１０におけるＡＥＳ機能１０３は、ＡＥＳ暗号化／復号ラウンド命令を含むＡＥＳラウンド命令の組のマイクロ操作を含む。ＡＥＳラウンド命令は、完全にパイプラインされており、よって、プロセッサ（ＣＰＵ）は、処理する準備ができているデータが存在している場合、各サイクルにおいて命令をディスパッチすることができる。退避装置２１２は、実行された命令の結果をレジスタ又はメモリに書き込む。ＡＥＳラウンド命令によって使用されるラウンド鍵２１６は、Ｌ１データ・キャッシュ２０４に記憶し、ＡＥＳ暗号化／復号ラウンド命令のうちの１つの何れかを実行するためにマイクロ操作によって使用するために実行装置２１０にロードすることができる。Ｌ１データ・キャッシュ２０４にラウンド鍵２１６を記憶することにより、サイドチャネル攻撃（例えば、システム１００に記憶された暗号化情報に対するアクセスを得るためにラウンド鍵を得ようとする試行）からラウンド鍵２１６を保護する。
ＡＥＳラウンド命令がフェッチ及びデコード装置２０６によってデコードされた後、実行装置２１０によるＡＥＳラウンド命令の実行は、マイクロコードＲＯＭ２１４に記憶することができるＡＥＳラウンド命令に関連付けられたマイクロ操作を行うことを伴う。
一実施例では、暗号化ラウンド、復号ラウンド、暗号化最終ラウンド、及び復号最終ラウンドを行うための別個のＡＥＳラウンド命令セットを含むＡＥＳラウンド命令セットが提供される。一実施例では、ＡＥＳラウンド命令はそれぞれ、一意の操作コード（ｏｐｃｏｄｅ）を有する。
表１、表２、表４及び表５に関して既に記載したように、ＡＥＳ命令セットは、４つのＡＥＳラウンド命令（暗号化、復号、暗号化最終ラウンド、及び復号最終ラウンド）を含む。ＡＥＳ命令セットにおけるＡＥＳラウンド命令は、最終ラウンド以外のラウンド全てに使用する対象の暗号化及び復号ラウンド動作を行うための単一ラウンド動作を含む。
例えば、表１に示すＡＥＳＥＮＣ単一ラウンド命令では、入力データは１２８ビット・レジスタ（ｘｍｍｓｒｃｄｓｔ）に記憶され、ラウンド鍵は、別の１２８ビット・レジスタ（Ｘｍｍ）に記憶される。この命令は、１２８ビットのｘｍｍｓｒｃｄｓｔレジスタに記憶された入力データ（ソース）にＡＥＳラウンド処理を行い、１２８ビットのｘｍｍｓｒｃｄｓｔレジスタに記憶された入力データを上記ラウンド処理の実行の結果で上書きする。よって、ｘｍｍｓｒｃｄｓｔはまず、入力データを記憶し、その後、ＡＥＳラウンド処理の結果を記憶する。
例えば、表２に示すＡＥＳＥＮＣＬＡＳＴ単一ラウンド命令では、入力データは１２８ビット・レジスタ（ｘｍｍｓｒｃｄｓｔ）に記憶され、ラウンド鍵は、別の１２８ビット・レジスタ（Ｘｍｍ）に記憶される。この命令は、ｘｍｍｓｒｃｄｓｔレジスタに記憶された入力データ（ソース）にＡＥＳラウンド処理を行い、ｘｍｍｓｒｃｄｓｔレジスタに記憶された入力データを上記ラウンド処理の実行の結果で上書きする。よって、ｘｍｍｓｒｃｄｓｔはまず、入力データを記憶し、その後、上記ラウンド処理の結果を記憶する。Ｘｍｍレジスタは、ラウンド処理のラウンド鍵を記憶する。
鍵の容量は、１２８ビット、１９２ビット、又は２５６ビットであり得る。実行する対象のラウンドの数（ｎ）は、鍵の容量に応じて、１、１０、１２又は１４であり得る。各ラウンド鍵の容量は固定（１２８ビット）である。ラウンド数の値が１０、１２、１４の場合、ＡＥＳマイクロ操作は、１２８ビット、１９２ビット又は２５６ビットの鍵容量について、標準ＡＥＳ暗号化及び復号を行うことができる。
同じ鍵が多くのブロックにわたって使用される場合、ラウンド毎のラウンド鍵（鍵スケジュール）を、予め計算し、メモリに（例えば、ラウンド鍵２１６をレベル１データ・キャッシュ２０４に）記憶することができる。ラウンド鍵２１６は、鍵の鍵スケジュールを記憶するための１０個の要素を有するアレイ（ＲＫ）を含み得る。ＡＥＳ−１２８暗号化の入力鍵はＲＫ［０］に記憶され、９個のラウンド鍵ＲＫ［０］ − ＲＫ［１］は予め計算される。
一実施例では、レジスタ・ファイル３０４は、ＡＥＳ命令によって使用することができる複数の１２８ビット・レジスタを有する。１２８ビット・レジスタは、ソース・オペランド、ラウンド鍵、及びＡＥＳ命令の結果を記憶することができる。第１のラウンドの場合、ＡＥＳ命令は、暗号化する対象の１２８ビットの平文、又は復号する対象の１２８ビットの暗号文であり得るソース・オペランドを受け取る。
本発明の一実施例では、上述のＡＥＳ命令の組（ＡＥＳＩＮＣ，ＡＥＳＤＥＣ，ＡＥＳＥＮＣＬＡＳＴ，ＡＥＳＤＥＣＬＡＳＴ）を使用して、ＦＩＰＳ１９７によって規定されるＡＥＳアルゴリズムのサブ工程（変換）を分離することができる。サブ工程は、ＳｈｉｆｔＲｏｗｓ、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＭｉｘＣｏｌｕｍｎｓ、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ及びＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓである。
６つのサブ工程（変換）は１２８ビットの状態を処理し、１２８ビットの結果をもたらす。「逆」変換は、当該変換の対応する逆関数である。例えば、Ｔｍｐ＝ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｓｔａｔｅ）の場合、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｔｍｐ）＝Ｓｔａｔｅである。ＡｄｄＲｏｕｎｄＫｅｙ変換は２つの１２８ビット入力（Ｓｔａｔｅ及びＲｏｕｎｄＫｅｙ）を処理し、そのビット単位のＸＯＲを出力する。
図３は、ＡＥＳアルゴリズムにおけるＭｉｘＣｏｌｕｍｎｓ変換を分離するために少なくとも１つのＡＥＳラウンド命令を使用したＭｉｘＣｏｌｕｍｎ分離変換関数３００の実施例のフロー図である。
ＭｉｘＣｏｌｕｍｎｓ変換のマイクロ操作は、表１に示すＡＥＳＥＮＣ命令にのみ使用される。ＡＥＳＤＥＣ命令は、ＡＥＳＥＮＣ命令における変換に対する逆変換を含む。
ブロック３０２では、ＭｉｘＣｏｌｕｍｎｓ変換の分離関数は、現在の状態、及び０にセットされたラウンド鍵により、ＡＥＳＤＥＣＬＡＳＴ命令を呼び出す。ＡＥＳＤＥＣＬＡＳＴは、以下に表６に示すマイクロ操作を行う。
Ｔｍｐ＝ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ）、
Ｔｍｐ＝ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｔｍｐ）、
Ｔｍｐ＝ＡｄｄＲｏｕｎｄＫｅｙ（Ｔｍｐ，ＲｏｕｎｄＫｅｙ）
表６
まず、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換がＳｔａｔｅに対して行われ、上記変換の結果がＴｍｐに記憶される。次いで、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換がＴｍｐの内容に対して行われ、その結果がＴｍｐに記憶される。最後に、ＡｄｄＲｏｕｎｄＫｅｙ変換が、Ｔｍｐの内容、及び０にセットされたＲｏｕｎｄＫｅｙに対して行われる。排他的ＯＲ演算がＴｍｐの内容、及び０に対して行われ、その結果はＴｍｐの内容になるので、ＡｄｄＲｏｕｎｄＫｅｙマイクロ操作は基本的には、ＮＯＰ（無演算）である。ＡＥＳＥＮＣＬＡＳＴ命令の出力Ｘは次いで、ＡＥＳＥＮＣ命令に対する入力として供給される。
ブロック３０４では、ＡＥＳＥＮＣ命令は、ＡＥＳＤＥＣＬＡＳＴ命令の結果（Ｘ）を受け取る。結果Ｘは、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ））、すなわち、２つの変換の結果：Ｓｔａｔｅに対するＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ及びＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓである。ＡＥＳＩＮＣ命令に対する入力は、ＡＥＳＤＥＣＬＡＳＴ命令の結果、及び０にセットされたラウンド鍵である。ＡＥＳＥＮＣ命令は、以下、表７に示すマイクロ操作を行う。
Ｔｍｐ１＝ＳｈｉｆｔＲｏｗｓ（Ｘ）
Ｔｍｐ１＝ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｔｍｐ１）
Ｔｍｐ１＝ＭｉｘＣｏｌｕｍｎｓ（Ｔｍｐ１）
Ｔｍｐ１＝ＡｄｄＲｏｕｎｄＫｅｙ（Ｔｍｐ１，ＲｏｕｎｄＫｅｙ）
表７
まず、ＳｈｉｆｔＲｏｗｓ変換が入力Ｘに対して行われ、上記変換の結果がＴｍｐに記憶される。次いで、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換がＴｍｐの内容に対して行われ、その結果がＴｍｐに記憶される。次いで、ＭｉｘＣｏｌｕｍｎｓ変換がＴｍｐの内容に対して行われる。最後に、ＡｄｄＲｏｕｎｄＫｅｙ変換がＴｍｐの内容に対して行われ、ＲｏｕｎｄＫｅｙが０にセットされる。排他的ＯＲ演算がＴｍｐの内容、及び０に対して行われ、その結果はＴｍｐの内容になるので、ＡｄｄＲｏｕｎｄＫｅｙマイクロ操作は基本的にはＮＯＰ（無演算）である。ＡＥＳＥＮＣＬＡＳＴ命令及びＡＥＳＥＮＣ命令の組合せにより、ＭｉｘＣｏｌｕｍｎｓ変換が分離する。ＡｄｄＲｏｕｎｄＫｅｙマイクロ操作はＮＯＰを行い、その他のマイクロ操作（ＳｈｉｆｔＲｏｗｓ、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ）は、逆マイクロ操作（ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ）を行うことによって交換するからである。
よって、ＡＥＳＥＮＣ命令の出力は、ＭｉｘＣｏｌｕｍｎｓ（Ｓｔａｔｅ）であり、これは、以下に示すようにＡＥＳＤＥＣＬＡＳＴ命令及びＡＥＳＥＮＣ命令の組合せを使用して分離される。
Ｙ＝ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ（ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ（ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（ＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ））））
図４は、ＡＥＳアルゴリズムにおけるＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換を分離するために少なくとも１つのＡＥＳラウンド命令を使用したＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎ分離変換関数４００の実施例のフロー図である。
ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換のマイクロ操作は、表２に示すＡＥＳＥＮＣＬＡＳＴ命令にのみ使用される。ＡＥＳＤＥＣ命令は、ＡＥＳＥＮＣ命令における変換に対する逆変換を含む。
ブロック４０２では、ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換の分離関数４００における第１の命令はＡＥＳＤＥＣＬＡＳＴ命令である。これは、ラウンド鍵を０にセットして呼び出す。ＡＥＳＤＥＣＬＡＳＴ命令は、以下に表８に示すマイクロ操作を行う。
Ｔｍｐ＝ＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ）、
Ｔｍｐ＝ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｔｍｐ）、
Ｔｍｐ＝ＡｄｄＲｏｕｎｄＫｅｙ（Ｔｍｐ，ＲｏｕｎｄＫｅｙ）
表８
まず、ＳｈｉｆｔＲｏｗｓ変換をＳｔａｔｅに対して行って、上記変換の結果をＴｍｐに記憶する。次いで、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換がＴｍｐの内容に対して行われ、その結果がＴｍｐに記憶される。最後に、ＡｄｄＲｏｕｎｄＫｅｙ変換がＴｍｐの内容に対して行われ、ＲｏｕｎｄＫｅｙが０にセットされる。排他的ＯＲ演算がＴｍｐの内容、及び０に対して行われ、ＸＯＲ演算の結果がＴｍｐの元の内容になるので、ＡｄｄＲｏｕｎｄＫｅｙマイクロ操作は基本的にはＮＯＰ（無演算）である。ＡＥＳＥＮＣＬＡＳＴ命令の出力Ｘは、ＡＥＳＥＣＣ命令に入力される。
ブロック４０４では、ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換分離関数における第２の命令は、ＡＥＳＥＮＣＬＡＳＴ命令の結果（ｘ）によって与えられるＡＥＳＤＥＣ命令である。結果Ｘは、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（ＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ））である、すなわち、状態に対する２つの変換（ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ及びＳｈｉｆｔＲｏｗｓ）の結果である。ＡＥＳＤＥＣ命令に対する入力は、ＡＥＳＤＥＣＬＡＳＴ命令の結果であり、ラウンド鍵は０にセットされる。ＡＥＳＥＮＣ命令は、以下、表９に示すマイクロ操作を行う。
Ｔｍｐ＝ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ（Ｘ）、
Ｔｍｐ＝ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｔｍｐ）、
Ｔｍｐ＝ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ（Ｔｍｐ）、
Ｔｍｐ＝ＡｄｄＲｏｕｎｄＫｅｙ（Ｔｍｐ，ＲｏｕｎｄＫｅｙ）
表９
まず、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換を入力Ｘに対して行って、上記変換の結果をＴｍｐに記憶する。次いで、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換がＴｍｐの内容に対して行われ、その結果がＴｍｐに記憶される。次いで、ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換がＴｍｐの内容に対して行われる。最後に、ＡｄｄＲｏｕｎｄＫｅｙ変換がＴｍｐの内容に対して行われ、ＲｏｕｎｄＫｅｙが０にセットされる。排他的ＯＲ演算がＴｍｐの内容、及び０に対して行われ、その結果がＴｍｐの内容になるので、ＡｄｄＲｏｕｎｄＫｅｙマイクロ操作は基本的には、ＮＯＰ（無演算）である。
よって、ＡＥＳＥＮＣＬＡＳＴ命令及びＡＥＳＤＥＣ命令の組合せにより、ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換が分離する。ＡｄｄＲｏｕｎｄＫｅｙマイクロ操作はＮＯＰを行い、その他のマイクロ操作（ＳｈｉｆｔＲｏｗｓ、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ）は、逆マイクロ操作（ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ）を行うことによって交換するからである。よって、ＡＥＳＤＥＣ命令の出力は、ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ（Ｓｔａｔｅ）であり、これは、以下に示すように、ＡＥＳＥＮＣＬＡＳＴ命令によって行われる変換及びＡＥＳＤＥＣ命令によって行われる変換を組合せることによって分離される。
Ｙ＝ＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ（ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ（ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（ＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ））））
よって、２つのＡＥＳラウンド命令の前述のシーケンスの結果は、分離されたＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換になる。
図５は、ＳｈｉｆｔＲｏｗｓ変換及びＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換を分離するためのパックト・シャフル・バイト（ＰＳＨＵＦＢ）の使用を示す。状態５００は、Ａ乃至Ｌを付した１６バイト（１２８ビット）を有する。ＰＳＨＵＦＢ命令は、バイトＡ及びＢという２つのレジスタとして表すことができる２つの１２８ビット入力である。ＰＳＨＵＦＢ命令は、バイトＡ＝［ａ１５ ａ１４ ａ１３ ．．． ａ０］及びバイトＢ ＝ ［ｂ１５ ｂ１４ ｂ１３ ．．． ｂ０］という２つのレジスタを用い、レジスタＡを［ａｂ１５ ａｂ１４ ａｂ１３ ．．． ａｂ０］で置き換える。ｂｉの最上位ビットが１にセットされた場合、結果のｉ番目のエントリは０である。
図５に示す例では、状態５００は、バイトＡ＝［ａ１５ ａ１４ ａ１３ ．．． ａ０］に対応する。ＳｈｉｆｔＲｏｗｓ変換の結果は状態５０２に示す。ＳｈｉｆｔＲｏｗｓ変換を行うために、バイトＢ＝［ｂ１５ ｂ１４ ｂ１３ ．．． ｂ０］は、０Ｂ０６０１０Ｃ０７０２０Ｄ０８０３０Ｅ０９０４０Ｆ０Ａ０５００（１６進）にセットされる。状態５００のバイト［１５：０］は、状態５０２のビット位置（３， ６， ９， １２， １５， ２， ５， ８， １１， １４， １， ４， ７， １０， １３， ０）に移動する。例えば、「Ａ」を付した状態５００のバイト［０］は状態５０２のバイト［０］に移動し、「Ｌ」を付した状態５００のバイト［１５］は状態５０２のバイト［１１］「Ｂ」に移動する。
ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換は、バイトＡを状態５０２にセットし、バイトＢを「０３０６０９０Ｃ０Ｆ０２０５０８０Ｂ０Ｅ０１０４０７０Ａ０Ｄ００」（１６進）にセットして、ＰＳＨＵＳＢ命令を使用して行われる。状態５００のバイト［１５：０］は、状態５０２のビット位置（３， ６， ９， １２， １５， ２， ５， ８， １１， １４， １， ４， ７， １０， １３， ０）に移動する。例えば、「Ａ」を付した状態５０２のバイト［０］は状態５０４のバイト［０］に移動し、「Ｌ」を付した状態５００のバイト［１５］は状態５０４のバイト［３］に移動する。
よって、ＳｈｉｆｔＲｏｗｓ変換及びＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換は、Ｂバイトの選択（すなわち、ＳｈｉｆｔＲｏｗｓ変換を行うための「０Ｂ０６０１０Ｃ０７０２０Ｄ０８０３０Ｅ０９０４０Ｆ０Ａ０５００」（１６進）、及びＩｎｖｅｒｓｅ Ｓｈｉｆｔ Ｒｏｗｓ変換を行うための「０３０６０９０Ｃ０Ｆ０２０５０８０Ｂ０Ｅ０１０４０７０Ａ０Ｄ００」（１６進））に基づいてＰＳＨＵＦＢ命令を使用して行うことができる。
図６は、ＡＥＳアルゴリズムにおけるＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を分離するための少なくとも１つのＡＥＳラウンド命令を使用したＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ分離変換関数の実施例のフロー図である。
ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換のマイクロ操作は、表２に示すＡＥＳＥＮＣＬＡＳＴ命令及び表１に示すＡＥＳＥＮＣ命令に使用される。図５に関して説明した実施例では、ＡＥＳＥＮＣＬＡＳＴ命令を使用してＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を分離する。
ブロック６０２では、ＰＳＨＵＦＢ命令のＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換の分離関数６００を、Ｂレジスタを０３０６０９０Ｃ０Ｆ０２０５０８０Ｂ０Ｅ０１０４０７０Ａ０Ｄ００（１６進）にセットして呼び出して、状態に対してＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓを行う。図５に関して上述したように、Ｉｎｖｅｒｓｅシフト行変換は、Ｂレジスタに記憶された対応するバイト位置に基づいて、状態におけるバイトの並び替えを行う。
ブロック６０４では、Ｓｕｂｓｔｉｔｕｔｅバイト変換分離関数６００におけるＡＥＳＤＥＣＬＡＳＴ命令が、ＰＳＨＵＦＢ命令の結果（Ｘ）によって呼び出される。ＡＥＳＤＥＣＬＡＳＴ命令に対する入力は、ＰＳＨＵＦＢ命令の結果、及び、０にセットされたラウンド鍵である。ＡＥＳＤＥＣＬＡＳＴ命令は、以下、表１０に示すマイクロ操作を行う。
Ｔｍｐ＝ＳｈｉｆｔＲｏｗｓ（Ｘ）、
Ｔｍｐ＝ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｔｍｐ）、
Ｔｍｐ＝ＡｄｄＲｏｕｎｄＫｅｙ（Ｔｍｐ，ＲｏｕｎｄＫｅｙ）
表１０
まず、ＳｈｉｆｔＲｏｗｓ変換を入力Ｘに対して行って、上記変換の結果をＴｍｐに記憶する。次いで、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換がＴｍｐの内容に対して行われ、その結果がＴｍｐに記憶される。最後に、ＡｄｄＲｏｕｎｄＫｅｙ変換がＴｍｐの内容に対して行われ、ＲｏｕｎｄＫｅｙが０にセットされる。排他的ＯＲ演算がＴｍｐの内容、及び０に対して行われ、その結果がＴｍｐの内容になるので、ＡｄｄＲｏｕｎｄＫｅｙマイクロ操作は基本的には、ＮＯＰ（無演算）である。ＰＳＨＵＦＢ命令及びＡＥＳＥＮＣＬＡＳＴ命令の組合せにより、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換が分離する。ＡｄｄＲｏｕｎｄＫｅｙマイクロ操作はＮＯＰを行い、その他のマイクロ操作（ＳｈｉｆｔＲｏｗｓ）は、ＰＳＨＵＦＢ命令によって逆マイクロ操作（ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗ）を行うことによって交換されるからである。よって、ＡＥＳＥＮＣＬＡＳＴ命令の出力は、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｓｔａｔｅ）であり、これは、以下に示すようにＡＥＳＥＮＣＬＡＳＴ命令及びＰＳＨＵＦＢ命令の組合せを使用して分離される。
Ｙ＝ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（ＳｈｉｆｔＲｏｗｓ（Ｘ））＝ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（ＳｈｉｆｔＲｏｗｓ（ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ）））＝ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｓｔａｔｅ）
よって、１つのＡＥＳラウンド命令の前述の命令シーケンスの結果は、分離されたＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換になる。
別の実施例では、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換は以下のＡＥＳ命令を使用して分離することができる。
ＡＥＳＫＥＹＧＥＮＡＳＳＩＳＴ ｘｍｍ１，ｘｍｍ２／ｍ１２８，ｉｍｍ８
ＡＥＳＫＥＹＧＥＮＡＳＳＩＳＴ命令は、鍵スケジュールのラウンド鍵の生成を支援するために使用され、鍵の容量と無関係に動作し、すなわち、鍵容量が１２８ビットであるか、１９２ビットであるか、又は２５６ビットであるかに関係なく同じ処理が行われる。ＡＥＳＫＥＹＧＥＮＡＳＳＩＳＴ命令は、ＦＩＰＳ１９７鍵スケジュールを生成するために使用される「ｔｅｍｐ＝ＳｕｂＷｏｒｄ（ＲｏｔＷｏｒｄ（ｔｅｍｐ）） ｘｏｒ Ｒｃｏｎ［ｉ／Ｎｋ］」及び「ｔｅｍｐ＝ＳｕｂＷｏｒｄ（ｔｅｍｐ）」の演算を行う。
しかし、一度に１つの３２ビット・ワード（ｄｗｏｒｄ）を処理する代わりに、ＡＥＳＫＥＹＧＥＮＡＳＳＩＳＴ命令は、４つの３２ビット・ワードに対する処理を一度に（すなわち、４つのｄｗｏｒｄ（１２８ビット）全てに対する処理を同時に）行い、それにより、ラウンド鍵が生成される速度を増加させる。
ＡＥＳＫＥＹＧＥＮＡＳＳＩＳＴ命令は以下の処理の結果をもたらす。
結果：＝
Figure 2009211071
 ここで、
Ｘ３［３１−０］：＝Ｔｍｐ１［１２７−９６］、
Ｘ２［３１−０］：＝Ｔｍｐ１［９５−６４］、
Ｘ１［３１−０］：＝Ｔｍｐ１［６３−３２］、
Ｘ０［３１−０］：＝Ｔｍｐ１［３１−０］、
ＲＣＯＮ［７−０］：＝ｉｍｍ８［７］ｉｍｍ８［６］ｉｍｍ８［５］ｉｍｍ８［４］
ｉｍｍ８［３］ｉｍｍ８［２］ｉｍｍ８［１］ｉｍｍ８［０］
ＲｏｔＷｏｒｄ（Ｒｏｔ）は、４バイトの３２ビットｄｗｏｒｄを用い、巡回置換を行う関数である。Ｒｏｔｗｏｒｄは、｛ａ０，ａ１，ａ２，ａ３｝の順序の、ａ０乃至ａ４を付した４バイトのｄｗｏｒｄを用い、巡回置換を行って４バイトを｛ａ１，ａ２，ａ３，ａ０｝の順序で返す。ＲｏｔＷｏｒｄ関数は、リトルエンディアン表記で規定される。
ＲｏｔＷｏｒｄ Ｘ［３１−０］＝［Ｘ［７−０］｜｜Ｘ［３１−８］］、
すなわち、Ｒｏｔ（ｘ）＝（Ｘ＞＞８）｜（Ｘ＜＜２４）、
例えば、Ｘ［３１−０］＝｀３ｃ４ｆｃｆ０９；ＲｏｔＷｏｒｄ（｀３ｃ４ｆｃｆ０９｀）＝［‘０９’｜｀３ｃ４ｆｃｆ｀）＝（｀０９３ｃ４ｆｃｆ）の場合、
Ｓ−Ｂｏｘ４は、以下のように、４つのｄｗｏｒｄに、単一のｄｗｏｒｄのＳ−Ｂｏｘ関数を施すことを表す。
Ｓ−Ｂｏｘ４（Ｘ）［３１−０］）＝［Ｓ−Ｂｏｘ（Ｘ［３１−２４］），Ｓ−Ｂｏｘ（Ｘ［２３−１６］），Ｓ−Ｂｏｘ（Ｘ［１５−８］），Ｓ−Ｂｏｘ（Ｘ［７−０］）］。
Ｓ−ｂｏｘは、バイト値の１対１の置換を行うために使用される非線形置換テーブルである。ＳｕｂＷｏｒｄ関数は、４バイト入力（３２ビット・ワード（ｄｗｏｒｄ））を用い、Ｓ−ｂｏｘ（バイト置換（ＳｕｂＢｙｔｅｓ））をｄｗｏｒｄ内の４バイトそれぞれに施して３２ビット出力ｄｗｏｒｄを生成する。ＳｕｂＷｏｒｄ関数（３２ビット）は、４つの独立した（並列の）ＳｕｂＢｙｔｅ処理（８ビット）をもたらす。
よって、置換バイト変換は、直近の入力（ｉｍｍ８）を０にセットしてＡＥＳＫＥＹＧＥＮＡＳＳＩＳＴ命令を使用し、入力を以下のように、予め並び替えて分離することができる。
ＡＥＳＫＥＹＧＥＮＡＳＳＩＳＴ ｘｍｍ１，ｘｍｍ１，ｉｍｍ８
ＰＳＨＵＦＢ ｘｍｍ１， ｍａｓｋ
ＡＥＳＫＥＹＧＥＮＡＳＳＩＳＴ命令は、ｒｃｏｎとのＸＯＲの影響を除去し、ＰＳＨＵＦＢ命令のマスクを選択して、３及び１というダブルワードを元に戻す。
図７は、ＡＥＳアルゴリズムにおけるＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を分離するために少なくとも１つのＡＥＳラウンド命令を使用したＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ分離変換関数７００の実施例のフロー図である。
ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換のマイクロ操作が、表５に示すＡＥＳＤＥＣＣＬＡＳＴ命令に使用される。図５に関して説明した実施例では、ＰＳＨＵＦＢ命令を使用してＳｈｉｆｔ Ｒｏｗｓ変換を分離する。
ブロック７０２では、ＰＳＨＵＦＢ命令のＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換の分離関数６００を、Ｂレジスタを「０Ｂ０６０１０Ｃ０７０２０Ｄ０８０３０Ｅ０９０４０Ｆ０Ａ０５００」にセットして呼び出して状態に対してＳｈｉｆｔＲｏｗｓを行う。図５に関して上述したように、ＳｈｉｆｔＲｏｗｓ変換は、別のレジスタに記憶された対応するバイト位置に基づいて、第１のレジスタに記憶された状態のバイトの並び替えを行う。
ブロック７０４では、Ｓｕｂｓｔｉｔｕｔｅバイト変換分離関数７００におけるＡＥＳＤＥＣＬＡＳＴ命令が、ＰＳＨＵＦＢ命令の結果（Ｘ）によって呼び出される。ＡＥＳＤＥＣＬＡＳＴ命令に対する入力は、ＰＳＨＵＦＢ命令の結果、及び、０にセットされたラウンド鍵である。ＡＥＳＤＥＣＬＡＳＴ命令は、以下、表１０に示すマイクロ操作を行う。
Ｔｍｐ＝ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ（Ｘ）、
Ｔｍｐ＝ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｔｍｐ）、
Ｔｍｐ＝ＡｄｄＲｏｕｎｄＫｅｙ（Ｔｍｐ，ＲｏｕｎｄＫｅｙ）
表１０
まず、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換を入力Ｘに対して行って、上記変換の結果をＴｍｐに記憶する。次いで、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換がＴｍｐの内容に対して行われ、その結果がＴｍｐに記憶される。最後に、ＡｄｄＲｏｕｎｄＫｅｙ変換がＴｍｐの内容に対して行われ、ＲｏｕｎｄＫｅｙが０にセットされる。排他的ＯＲ演算がＴｍｐの内容、及び０に対して行われ、その結果がＴｍｐの内容になるので、ＡｄｄＲｏｕｎｄＫｅｙマイクロ操作は基本的には、ＮＯＰ（無演算）である。ＰＳＨＵＦＢ命令及びＡＥＳＤＥＣＬＡＳＴ命令の組合せにより、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換が分離する。ＡｄｄＲｏｕｎｄＫｅｙマイクロ操作はＮＯＰを行い、その他のマイクロ操作（ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ）は、ＰＳＨＵＦＢ命令によって行われるマイクロ操作（ＳｈｉｆｔＲｏｗ）によって交換されるからである。よって、ＡＥＳＤＥＣＬＡＳＴ命令の出力は、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｓｔａｔｅ）であり、これは、以下に示すようにＡＥＳＤＥＣＬＡＳＴ命令及びＰＳＨＵＦＢ命令の組合せを使用して分離される。
Ｙ＝ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ（Ｘ））＝ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ（ＳｈｉｆｔＲｏｗｓ（Ｓｔａｔｅ）））＝ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ（Ｓｔａｔｅ）
よって、少なくとも１つのＡＥＳラウンド命令を含む前述の命令シーケンスの結果は、分離されたＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換になる。
上述のようにＡＥＳラウンド暗号化／復号命令の特別な組合せを使用することにより、ＡＥＳラウンド暗号化／復号命令によって行われるＡＥＳ変換は分離することができる。これは、ＡＥＳ命令の使用に柔軟性を加える。ＡＥＳ命令は例えば、ＡＥＳ変形の構成に使用し、ＡＥＳ標準において考えられる将来の修正をサポートし、かつ／又は、暗号及び暗号ハッシュ関数に対する構築ブロックとしてＡＥＳプリミティブを使用するために使用することが可能であるからである。ＡＥＳ命令の組合せによって分離される変換は、デバッグ、検証に、特に、フル・チップ及び認証の目的で使用することができる。
本発明の実施例に関係する方法を、コンピュータ使用可能な媒体を含むコンピュータ・プログラムに実施することができるということは当業者に明らかになるであろう。例えば、前述のコンピュータ使用可能な媒体は、リード・オンリー・メモリ装置、例えば、コンパクト・ディスク・リード・オンリー・メモリ（ＣＤＲＯＭ）ディスクや従来のＲＯＭ装置、又はコンピュータ読み取り可能なプログラム・コードを記憶させたコンピュータ・ディスケットを含み得る。
本発明の実施例は具体的には、その実施例を参照して示し、説明しているが、特許請求の範囲記載の本発明の実施例の範囲から逸脱しない限り、形態及び詳細における種々の変更を行うことができる。
１００ システム
１０１ プロセッサ
１０８ メモリ

Claims (20)

  1. 方法であって、
    複数の命令を組み合わせる工程を含み、前記命令の少なくとも１つは、変換シーケンスを行い、前記命令は、実行されると、前記変換シーケンスにおける変換のうちの１つのみを前記命令の組合せが行うような順序で組み合わせられる方法。
  2. 請求項１記載の方法であって、前記命令の組合せは、ＡＥＳＤＥＣＬＡＳＴラウンド命令及びＡＥＳＥＮＣラウンド命令を含み、前記命令の組合せはＭｉｘＣｏｌｕｍｎｓ変換を行う方法。
  3. 請求項２記載の方法であって、前記ＡＥＳＤＥＣＬＡＳＴラウンド命令によって行われる一連の変換は、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換及びＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を含み、前記ＡＥＳＥＮＣラウンド命令によって行われる一連の変換は、ＳｈｉｆｔＲｏｗｓ変換、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換、及びＭｉｘＣｏｌｕｍｎｓ変換である方法。
  4. 請求項１記載の方法であって、前記命令の組合せは、ＡＥＳＥＮＣＬＡＳＴラウンド命令及びＡＥＳＤＥＣラウンド命令を含み、前記命令の組合せはＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換を行う方法。
  5. 請求項４記載の方法であって、前記ＡＥＳＥＮＣＬＡＳＴラウンド命令によって行われる一連の変換は、ＳｈｉｆｔＲｏｗｓ変換及びＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を含み、 前記ＡＥＳＤＥＣラウンド命令によって行われる一連の変換は、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換及びＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換を含む方法。
  6. 請求項１記載の方法であって、前記命令の組合せは、ＰＳＨＵＦＢラウンド命令及びＡＥＳＥＮＣＬＡＳＴラウンド命令を含み、前記命令の組合せはＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を行う方法。
  7. 請求項６記載の方法であって、前記ＡＥＳＥＮＣＬＡＳＴラウンド命令によって行われる一連の変換は、ＳｈｉｆｔＲｏｗｓ変換及びＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を含み、前記ＰＳＨＵＦＢ命令は、ＳｈｉｆｔＲｏｗｓ変換を含む方法。
  8. 請求項１記載の方法であって、前記命令の組合せは、ＰＳＨＵＦＢラウンド命令及びＡＥＳＤＥＣＬＡＳＴラウンド命令を含み、前記命令の組合せはＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を行う方法。
  9. 請求項７記載の方法であって、前記ＡＥＳＤＥＣＬＡＳＴラウンド命令によって行われる一連の変換は、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換及びＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を含み、前記ＰＳＨＵＦＢ命令は、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ変換を含む方法。
  10. 請求項１記載の方法であって、前記命令の組合せは、連邦情報処理標準（ＦＩＰＳ）１９７によって規定されたＳｈｉｆｔＲｏｗｓ、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＭｉｘＣｏｌｕｍｎ及びＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓを含む群からの変換を含む方法。
  11. 装置であって、
    複数の命令を記憶するためのメモリであって、前記命令の少なくとも１つは、変換シーケンスを行うメモリと、
    実行装置を含むプロセッサとを備え、前記命令は、前記実行装置によって実行されると、前記変換シーケンスにおける変換のうちの１つのみの結果を前記実行装置が供給するように前記メモリに順番に記憶される装置。
  12. 請求項１１記載の装置であって、前記命令の組合せは、ＡＥＳＤＥＣＬＡＳＴラウンド命令及びＡＥＳＥＮＣラウンド命令を含み、前記命令の組合せはＭｉｘＣｏｌｕｍｎｓ変換を行う装置。
  13. 請求項１１記載の装置であって、前記命令の組合せは、ＡＥＳＥＮＣＬＡＳＴラウンド命令及びＡＥＳＤＥＣラウンド命令を含み、前記命令の組合せはＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓ変換を行う装置。
  14. 請求項１１記載の装置であって、前記命令の組合せは、ＰＳＨＵＦＢラウンド命令及びＡＥＳＥＮＣＬＡＳＴラウンド命令を含み、前記命令の組合せはＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を行う装置。
  15. 請求項１１記載の装置であって、前記命令の組合せは、ＰＳＨＵＦＢラウンド命令及びＡＥＳＤＥＣＬＡＳＴラウンド命令を含み、前記命令の組合せはＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ変換を行う装置。
  16. 請求項１１記載の装置であって、前記変換のシーケンスは、連邦情報処理標準（ＦＩＰＳ）１９７によって規定されたＳｈｉｆｔＲｏｗｓ、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＭｉｘＣｏｌｕｍｎ及びＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓを含む群からの変換を含む装置。
  17. 関連した情報を有するマシンアクセス可能な媒体を含む製品であって、
    前記情報は、アクセスされると、
    複数の命令を組み合わせる機能
    をマシンが行うことをもたらし、前記命令の少なくとも１つは、変換シーケンスを行い、前記命令は、実行されると、前記変換シーケンスにおける変換のうちの１つのみを前記命令の組合せが行うような順序で組み合わせられる製品。
  18. 請求項１７記載の製品であって、前記変換のシーケンスは、連邦情報処理標準（ＦＩＰＳ）１９７によって規定されたＳｈｉｆｔＲｏｗｓ、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＭｉｘＣｏｌｕｍｎ及びＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓを含む群からの変換を含む製品。
  19. システムであって、
    プロセッサと、
    前記プロセッサによってアクセス可能であり、複数の命令を記憶させた記憶装置とを備え、前記命令の少なくとも１つは、変換シーケンスを行い、前記命令は、実行されると、前記変換シーケンスにおける変換のうちの１つのみを前記プロセッサが少なくとも行うような順序で組み合わせられるシステム。
  20. 請求項１９記載のシステムであって、前記変換のシーケンスは、連邦情報処理標準（ＦＩＰＳ）１９７によって規定されたＳｈｉｆｔＲｏｗｓ、ＩｎｖｅｒｓｅＳｈｉｆｔＲｏｗｓ、ＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＩｎｖｅｒｓｅＳｕｂｓｔｉｔｕｔｅＢｙｔｅｓ、ＭｉｘＣｏｌｕｍｎ及びＩｎｖｅｒｓｅＭｉｘＣｏｌｕｍｎｓを含む群からの変換を含むシステム。
JP2009045094A 2008-02-29 2009-02-27 一連の変換を行って一変換を分離する命令を含む命令の組合せ Active JP5538736B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/040,214 US8879725B2 (en) 2008-02-29 2008-02-29 Combining instructions including an instruction that performs a sequence of transformations to isolate one transformation
US12/040,214 2008-02-29

Publications (2)

Publication Number Publication Date
JP2009211071A true JP2009211071A (ja) 2009-09-17
JP5538736B2 JP5538736B2 (ja) 2014-07-02

Family

ID=40785278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009045094A Active JP5538736B2 (ja) 2008-02-29 2009-02-27 一連の変換を行って一変換を分離する命令を含む命令の組合せ

Country Status (5)

Country Link
US (1) US8879725B2 (ja)
EP (1) EP2096786B1 (ja)
JP (1) JP5538736B2 (ja)
KR (1) KR101036103B1 (ja)
CN (1) CN101520965B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015501946A (ja) * 2011-11-17 2015-01-19 エイアールエム リミテッド 暗号化アルゴリズム内のハッシュ値の生成をサポートするためのｓｉｍｄ命令
JP2016085341A (ja) * 2014-10-27 2016-05-19 日本電信電話株式会社 ラウンド関数計算装置及び暗号装置、これらの方法並びにプログラム
JP2016127405A (ja) * 2014-12-26 2016-07-11 株式会社Ｄｎｐハイパーテック 暗号化装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090245510A1 (en) * 2008-03-25 2009-10-01 Mathieu Ciet Block cipher with security intrinsic aspects
US8150031B2 (en) * 2008-12-19 2012-04-03 Intel Corporation Method and apparatus to perform redundant array of independent disks (RAID) operations
US9317286B2 (en) * 2009-03-31 2016-04-19 Oracle America, Inc. Apparatus and method for implementing instruction support for the camellia cipher algorithm
US8654970B2 (en) * 2009-03-31 2014-02-18 Oracle America, Inc. Apparatus and method for implementing instruction support for the data encryption standard (DES) algorithm
US20100250965A1 (en) * 2009-03-31 2010-09-30 Olson Christopher H Apparatus and method for implementing instruction support for the advanced encryption standard (aes) algorithm
US8832464B2 (en) * 2009-03-31 2014-09-09 Oracle America, Inc. Processor and method for implementing instruction support for hash algorithms
US20100246815A1 (en) * 2009-03-31 2010-09-30 Olson Christopher H Apparatus and method for implementing instruction support for the kasumi cipher algorithm
JP5198526B2 (ja) * 2010-09-21 2013-05-15 株式会社東芝 暗号化装置および復号装置
CN101938349A (zh) * 2010-10-01 2011-01-05 北京航空航天大学 一种适用于硬件实现的s盒及其电路实现方法
CN101958790B (zh) * 2010-10-09 2012-10-17 中国人民解放军信息工程大学 无线通信网络数字信息加密或解密方法
CN102043916B (zh) * 2010-12-01 2012-10-03 戴葵 一种高性能可扩展公钥密码协处理器结构
WO2013095473A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Systems and methods for protecting symmetric encryption keys
US8914706B2 (en) 2011-12-30 2014-12-16 Streamscale, Inc. Using parity data for concurrent data authentication, correction, compression, and encryption
US8683296B2 (en) 2011-12-30 2014-03-25 Streamscale, Inc. Accelerated erasure coding system and method
CN103051443B (zh) * 2012-12-20 2015-05-13 山东华芯半导体有限公司 Aes密钥扩展的方法
US10142099B2 (en) * 2013-01-11 2018-11-27 Qualcomm Incorporated Method and apparatus for a computable, large, variable and secure substitution box
CN103401680B (zh) * 2013-07-24 2016-06-15 大连理工大学 一种矩阵旋转移位数字加密方法
RU2656734C2 (ru) * 2013-12-27 2018-06-06 Евгений Иванович Пряхин Способ кодирования и декодирования цифровой информации в виде ультрасжатого нанобар-кода (варианты)
TWI712915B (zh) * 2014-06-12 2020-12-11 美商密碼研究公司 執行一密碼編譯操作之方法，以及電腦可讀非暫時性儲存媒體
CN106034021B (zh) * 2015-03-12 2020-04-10 中国科学院上海高等研究院 轻量级双模兼容aes加解密模块及其方法
US20170085371A1 (en) * 2015-04-07 2017-03-23 Secure Channels Sa System and method for an enhanced xor cipher through extensions
US10579389B2 (en) * 2015-11-02 2020-03-03 Arm Limited Fusion of instructions by delaying handling of a partial subset of a fusible group of instructions
US11190498B1 (en) 2018-01-11 2021-11-30 Secure Channels, Inc. System and method for use of filters within a cryptographic process
US11403234B2 (en) * 2019-06-29 2022-08-02 Intel Corporation Cryptographic computing using encrypted base addresses and used in multi-tenant environments
US11575504B2 (en) 2019-06-29 2023-02-07 Intel Corporation Cryptographic computing engine for memory load and store units of a microarchitecture pipeline
US11580234B2 (en) * 2019-06-29 2023-02-14 Intel Corporation Implicit integrity for cryptographic computing
US11250165B2 (en) * 2019-12-20 2022-02-15 Intel Corporation Binding of cryptographic operations to context or speculative execution restrictions
US11804955B1 (en) 2019-09-13 2023-10-31 Chol, Inc. Method and system for modulated waveform encryption
US11669625B2 (en) 2020-12-26 2023-06-06 Intel Corporation Data type based cryptographic computing
US11580035B2 (en) 2020-12-26 2023-02-14 Intel Corporation Fine-grained stack protection using cryptographic computing
US11700135B2 (en) * 2020-12-26 2023-07-11 Intel Corporation ISA accessible physical unclonable function
US11706039B2 (en) 2020-12-26 2023-07-18 Intel Corporation ISA accessible physical unclonable function
US20220209967A1 (en) * 2020-12-26 2022-06-30 Intel Corporation Isa accessible physical unclonable function

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009205161A (ja) * 2008-02-27 2009-09-10 Intel Corp パラレル・モードでの先進暗号化標準（ａｅｓ）の暗号化および復号を最適化する方法および装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926475A (en) * 1988-11-30 1990-05-15 Motorola, Inc. Data encryption key failure monitor
US5295188A (en) * 1991-04-04 1994-03-15 Wilson William J Public key encryption and decryption circuitry and method
US5375170A (en) * 1992-11-13 1994-12-20 Yeda Research & Development Co., Ltd. Efficient signature scheme based on birational permutations
US6952478B2 (en) 2000-05-05 2005-10-04 Teleputers, Llc Method and system for performing permutations using permutation instructions based on modified omega and flip stages
FR2820577B1 (fr) * 2001-02-08 2003-06-13 St Microelectronics Sa Procede securise de calcul cryptographique a cle secrete et composant mettant en oeuvre un tel procede
US7739319B2 (en) * 2001-10-29 2010-06-15 Intel Corporation Method and apparatus for parallel table lookup using SIMD instructions
US7181016B2 (en) * 2003-01-27 2007-02-20 Microsoft Corporation Deriving a symmetric key from an asymmetric key for file encryption or decryption
KR100594265B1 (ko) 2004-03-16 2006-06-30 삼성전자주식회사 매스킹 방법이 적용된 데이터 암호처리장치, ａｅｓ암호시스템 및 ａｅｓ 암호방법.
DE102004062825B4 (de) * 2004-12-27 2006-11-23 Infineon Technologies Ag Kryptographische Einheit und Verfahren zum Betreiben einer kryptographischen Einheit
US7961876B2 (en) * 2005-01-11 2011-06-14 Jintai Ding Method to produce new multivariate public key cryptosystems
KR100668664B1 (ko) 2005-11-22 2007-01-12 한국전자통신연구원 Ａｅｓ 라인달 블록 알고리즘을 이용하는 암호화/복호화장치 및 방법
KR100720525B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 Ａｅｓ코어를 포함하는 집적회로 및 ａｅｓ코어 검증용래퍼

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009205161A (ja) * 2008-02-27 2009-09-10 Intel Corp パラレル・モードでの先進暗号化標準（ａｅｓ）の暗号化および復号を最適化する方法および装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015501946A (ja) * 2011-11-17 2015-01-19 エイアールエム リミテッド 暗号化アルゴリズム内のハッシュ値の生成をサポートするためのｓｉｍｄ命令
US9703966B2 (en) 2011-11-17 2017-07-11 Arm Limited Cryptographic support instructions
JP2016085341A (ja) * 2014-10-27 2016-05-19 日本電信電話株式会社 ラウンド関数計算装置及び暗号装置、これらの方法並びにプログラム
JP2016127405A (ja) * 2014-12-26 2016-07-11 株式会社Ｄｎｐハイパーテック 暗号化装置

Also Published As

Publication number Publication date
EP2096786A3 (en) 2012-01-25
JP5538736B2 (ja) 2014-07-02
US8879725B2 (en) 2014-11-04
CN101520965A (zh) 2009-09-02
KR101036103B1 (ko) 2011-05-19
EP2096786A2 (en) 2009-09-02
EP2096786B1 (en) 2016-04-06
US20090220071A1 (en) 2009-09-03
KR20090093900A (ko) 2009-09-02
CN101520965B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
JP5538736B2 (ja) 一連の変換を行って一変換を分離する命令を含む命令の組合せ
JP6592804B2 (ja) 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令
US8787565B2 (en) Method and apparatus for generating an advanced encryption standard (AES) key schedule
KR20090092735A (ko) 병렬 연산 모드에서 ａｅｓ 암호화 및 암호 해독을 최적화하는 방법 및 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120628

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120705

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120727

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140217

R150 Certificate of patent or registration of utility model

Ref document number: 5538736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140430

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250