JP2016085341A - ラウンド関数計算装置及び暗号装置、これらの方法並びにプログラム - Google Patents
ラウンド関数計算装置及び暗号装置、これらの方法並びにプログラム Download PDFInfo
- Publication number
- JP2016085341A JP2016085341A JP2014217956A JP2014217956A JP2016085341A JP 2016085341 A JP2016085341 A JP 2016085341A JP 2014217956 A JP2014217956 A JP 2014217956A JP 2014217956 A JP2014217956 A JP 2014217956A JP 2016085341 A JP2016085341 A JP 2016085341A
- Authority
- JP
- Japan
- Prior art keywords
- function
- calculation unit
- calculation
- matrix
- encryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】第一計算部1が、入力された4行4列の行列の各要素をinvolution性を持つ所定の置換表を用いて置換するSubBytes関数の計算を行う。第二計算部2が、第一計算部1の出力に対して、次式で定義されるSwapRows関数の計算を行う。
第三計算部3が、第二計算部2の出力に対して、involution性を持つ4行4列の所定の撹拌行列を乗算するMixColumns関数の計算を行う。第四計算部4が、第三計算部3の出力に対して、4行4列の所定の副鍵行列との排他的論理を計算するAddRoundKey関数の計算を行う。
【選択図】図1
Description
上記第一計算部の計算結果に対して、次式で定義されるSwapRowsの変換をするSwapRows関数の計算を行う第二計算部と、
上記第三計算部の計算結果に対して、4行4列の所定の副鍵行列との排他的論理を計算するAddRoundKey関数の計算を行う第四計算部と、
を含むラウンド関数計算装置。
ラウンド関数計算装置は、図1に示すように、第一計算部1、第二計算部2、第三計算部3及び第四計算部4を例えば備えている。このラウンド関数計算装置の各部が、図2に例示するステップS1からステップS4の処理を行うことによりラウンド関数計算方法が実現される。
第一計算部1は、入力された4行4列の行列に対して、行列の各要素をinvolution性を持つ所定の置換表を用いて置換するSubBytes関数の計算を行う(ステップS1)。計算結果は、第二計算部2に出力される。
第二計算部2は、第一計算部1の計算結果に対して、次式で定義されるSwapRowsの変換をするSwapRows関数の計算を行う(ステップS2)。計算結果は、第三計算部3に出力される。
第三計算部3は、第二計算部2の計算結果に対して、involution性を持つ4行4列の所定の撹拌行列を乗算するMixColumns関数の計算を行う(ステップS3)。計算結果は、第四計算部4に出力される。
第四計算部4は、第三計算部3の計算結果に対して、4行4列の所定の副鍵行列との排他的論理を計算するAddRoundKey関数の計算を行う(ステップS4)。
暗号装置及び方法は、例えば図3に示すように、それぞれラウンド関数計算装置及び方法を含む。暗号装置及び方法は、ラウンド関数計算装置及び方法によるラウンド関数の計算を複数回繰り返し実行することでデータの暗号化又は復号を実行する。
上記装置及び方法において説明した処理は、記載の順にしたがって時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。
Claims (5)
- 請求項1のラウンド関数計算装置を含む暗号装置。
- 第一計算部が、入力された4行4列の行列に対して、行列の各要素をinvolution性を持つ所定の置換表を用いて置換するSubBytes関数の計算を行う第一計算ステップと、
第二計算部が、上記第一計算部の計算結果に対して、次式で定義されるSwapRowsの変換をするSwapRows関数の計算を行う第二計算ステップと、
第三計算部が、上記第二計算部の計算結果に対して、involution性を持つ4行4列の所定の撹拌行列を乗算するMixColumns関数の計算を行う第三計算ステップと、
第四計算部が、上記第三計算部の計算結果に対して、4行4列の所定の副鍵行列との排他的論理を計算するAddRoundKey関数の計算を行う第四計算ステップと、
を含むラウンド関数計算方法。 - 請求項3のラウンド関数計算方法を含む暗号方法。
- 請求項1のラウンド関数計算装置又は請求項2の暗号装置の各部としてコンピュータを機能させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014217956A JP6251151B2 (ja) | 2014-10-27 | 2014-10-27 | ラウンド関数計算装置及び暗号装置、これらの方法並びにプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014217956A JP6251151B2 (ja) | 2014-10-27 | 2014-10-27 | ラウンド関数計算装置及び暗号装置、これらの方法並びにプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016085341A true JP2016085341A (ja) | 2016-05-19 |
JP6251151B2 JP6251151B2 (ja) | 2017-12-20 |
Family
ID=55972895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014217956A Active JP6251151B2 (ja) | 2014-10-27 | 2014-10-27 | ラウンド関数計算装置及び暗号装置、これらの方法並びにプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6251151B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004184566A (ja) * | 2002-12-02 | 2004-07-02 | Sony Corp | Aesブロック暗号方法およびその暗号回路 |
US20090220071A1 (en) * | 2008-02-29 | 2009-09-03 | Shay Gueron | Combining instructions including an instruction that performs a sequence of transformations to isolate one transformation |
JP2012018210A (ja) * | 2010-07-06 | 2012-01-26 | Nippon Telegr & Teleph Corp <Ntt> | Rijndael型192bitブロック暗号化装置、方法、及びそのプログラム |
-
2014
- 2014-10-27 JP JP2014217956A patent/JP6251151B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004184566A (ja) * | 2002-12-02 | 2004-07-02 | Sony Corp | Aesブロック暗号方法およびその暗号回路 |
US20090220071A1 (en) * | 2008-02-29 | 2009-09-03 | Shay Gueron | Combining instructions including an instruction that performs a sequence of transformations to isolate one transformation |
JP2009211071A (ja) * | 2008-02-29 | 2009-09-17 | Intel Corp | 一連の変換を行って一変換を分離する命令を含む命令の組合せ |
JP2012018210A (ja) * | 2010-07-06 | 2012-01-26 | Nippon Telegr & Teleph Corp <Ntt> | Rijndael型192bitブロック暗号化装置、方法、及びそのプログラム |
Non-Patent Citations (2)
Title |
---|
BORGHOFF, J., ET AL.: "PRINCE - A Low-latency Block Cipher for Pervasive Computing Applications", PROCEEDINGS OF THE 18TH INTERNATIONAL CONFERENCE ON THE THEORY AND APPLICATION OF CRYPTOLOGY AND INF, JPN6017035966, December 2012 (2012-12-01), pages pp. 208-225 * |
BRUMLEY, B.B.: "Secure and Fast Implementations of Two Involution Ciphers", CRYPTOLOGY EPRINT ARCHIVE, vol. Report 2010/152, JPN6017035963, November 2010 (2010-11-01) * |
Also Published As
Publication number | Publication date |
---|---|
JP6251151B2 (ja) | 2017-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Derbez et al. | Exhausting Demirci-Selçuk meet-in-the-middle attacks against reduced-round AES | |
JP4967544B2 (ja) | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム | |
Zhou et al. | Parallel image encryption algorithm based on discretized chaotic map | |
JP5023624B2 (ja) | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム | |
JP5835458B2 (ja) | 情報処理装置、および情報処理方法、並びにプログラム | |
US9692592B2 (en) | Using state reordering to protect against white box attacks | |
EP2693682B1 (en) | Data processing device, data processing method, and programme | |
WO2009087972A1 (ja) | データ送信装置、データ受信装置、これらの方法、記録媒体、そのデータ通信システム | |
Courtois | Security evaluation of GOST 28147-89 in view of international standardisation | |
WO2013129054A1 (ja) | 情報処理装置、および情報処理方法、並びにプログラム | |
US9565018B2 (en) | Protecting cryptographic operations using conjugacy class functions | |
Sliman et al. | Towards an ultra lightweight block ciphers for Internet of Things | |
TW201545524A (zh) | 用於以第二密文編密演算法之運算修改第一密文編密演算法的技術 | |
Bao et al. | Bitsliced implementations of the PRINCE, LED and RECTANGLE block ciphers on AVR 8-bit microcontrollers | |
Huang et al. | A secure data encryption method employing a sequential–logic style mechanism for a cloud system | |
KR101914453B1 (ko) | 암호화 장치 및 방법 | |
Rawal | Advanced encryption standard (AES) and it’s working | |
Yap et al. | Cryptanalysis of a high-definition image encryption based on AES modification | |
JP2013182148A (ja) | 情報処理装置、および情報処理方法、並びにプログラム | |
Durak et al. | Improving the efficiency of AES protocols in multi-party computation | |
Mala et al. | New impossible differential attacks on reduced-round Crypton | |
JP6251151B2 (ja) | ラウンド関数計算装置及び暗号装置、これらの方法並びにプログラム | |
Sachdeva et al. | Implementation of AES-128 using multiple cipher keys | |
Verma et al. | Implementation of Improved Cryptography Algorithm | |
Shanthini et al. | Design of low power S-box in Architecture Level using GF |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6251151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |