JP2009206675A

JP2009206675A - 電力増幅器

Info

Publication number: JP2009206675A
Application number: JP2008045366A
Authority: JP
Inventors: Makoto Hayakawa; 誠早川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-02-27
Filing date: 2008-02-27
Publication date: 2009-09-10
Anticipated expiration: 2028-02-27
Also published as: JP5397973B2

Abstract

【課題】ドハティ増幅器におけるドライバ増幅器の効率を向上させて増幅器全体の効率向上を可能とする。
【解決手段】キャリア増幅器２と、ピーク増幅器３と、これらキャリア増幅器及びピーク増幅器を駆動する駆動増幅器１とを含む増幅器において、キャリア増幅器、ピーク増幅器、駆動増幅器へ共通の電源電圧を供給する第一の直流電源１０ａと、入力信号のピークよりも高い直流電圧を生成する第二の直流電源１０ｂと、駆動増幅器の入力信号の振幅エンベロープが所定閾値を越えたとき、この越えた振幅エンベロープに対応した電圧により第二の直流電源の直流電圧を変調して出力する電圧変調器１６とを含み、ピーク増幅器及び駆動増幅器の両方の電源電圧として、電圧変調器の出力電圧を供給することを特徴とする。
【選択図】図１

Description

本発明は電力増幅器に関し、特に通信機器に使用されるドハティ電力増幅器に関するものである。

移動通信システムにおける無線基地局用の送信電力増幅器に対して、消費電力低減（高効率化）の要求が非常に厳しくなってきている。その理由は、消費電力低減により、当然のことながら省エネルギ、電気代節約に効果があるだけでなく、発熱量が低減されることになるので、放熱のために必要な放熱板の表面積が削減でき、送信電力増幅器の体積を小さくすることができるからである。

送信電力増幅器の高効率化の一つとして、ドハティ増幅器が一般的に採用されている（特許文献１参照）。このドハティ増幅器は、入力信号の大小に関わらず常時信号増幅動作を行うキャリア増幅器と、入力信号が大きくなり大電力出力動作時のみに信号増幅動作を行うピーク増幅器とから構成されている。そして、入力信号をキャリア増幅器側とピーク増幅器側とに分配して、キャリア増幅器とピーク増幅器との出力を合成して出力するようになっている。

図３に、かかるドハティ増幅器構成を使用した電力増幅器の一例のブロック図を示す。図３を参照すると、上述した様に、基本的に、ドハティ増幅器は、キャリア増幅器２と、ピーク増幅器３とにより構成されており、増幅素子としては、電界効果トランジスタ（ＦＥＴ）等が使用される。

出力合成回路７は、トランスで構成されており、通常、１／４波長の伝送線路５からなる。入力分岐回路６は、キャリア増幅器２とピーク増幅器３との出力信号の位相関係を、出力合成回路７の信号合成点で同相にするための１／４波長伝送線路４や、あるいは９０°ハイブリッド回路などで構成される。キャリア増幅器２及びピーク増幅器３には、直流電源１０ａから共通の電源電圧がＲＦチョークコイル９ｂ及び９ｃをそれぞれそ介して供給される。

コンデンサ８ａ〜８ｆはＤＣデカップリングのためのものであり、使用するＲＦ信号の周波数において十分低いインピーダンスである容量値のものが選択される。通常、キャリア電力増幅器２はＡＢ級やＢ級にバイアスされ、ピーク増幅器３はＣ級にバイアスされる。飽和出力電力近傍で飽和を維持しながら動作するキャリア増幅器２を有することにより、飽和出力電力からバックオフをとった出力時においても、通常のＡ級増幅器やＡＢ級増幅器よりも高い効率を実現することができる。

更に、電力増幅器全体の利得要求を満足するため、キャリア増幅器２とピーク増幅器３からなるドハティ増幅器の前段に、ドライバ増幅器１が配置される。ドライバ増幅器１、キャリア増幅器２、ピーク増幅器３を同一プロセスのＦＥＴ（例えば、ＬＤＭＯＳ：Laterally Diffused MOS）で構成する場合、駆動に必要な電源電圧は共通（例えば、＋２８Ｖ）であるため、ドライバ増幅器１の電源電圧も直流電源１０ａからＲＦチョークコイル９ａを介して供給される。

ところで、携帯電話等の移動通信システムに使用されるＷ−ＣＤＭＡ変調波等のマルチキャリア信号は、その振幅エンベロープ変調波のチップレートやマルチキャリアの差周波成分によって変化するため、瞬時的に大きなピークが発生する（図４参照）。このような平均振幅値とピーク振幅値との差が大きい変調波信号を増幅する場合、ピーク振幅値に対して十分に高い電源電圧をドハティ増幅器に供給する必要がある。

実際に、ピーク振幅値に対して十分に高い電源電圧を必要とするのはピーク増幅器であるが、図３の構成では、キャリア増幅器２とピーク増幅器３に共通の電源電圧を供給しているために、キャリア増幅器２に対して必要以上に高い電源電圧を供給することとなり、電力効率を十分に高くできない問題があった。

この問題を解決するために、特許文献２に記載の技術が提案されており、このブロック図を図５に示す。図５において、図３と同等部分には同一符号により示している。

キャリア増幅器２及びピーク増幅器３に共通の電源電圧Ｖｃを供給する直流電源１０ａと、入力信号のピーク振幅よりも高い電源電圧をピーク電力増幅器３に供給するために必要な直流電圧Ｖｐを出力する直流電源１０ｂとを備える。ＲＦ入力端子から入力された信号の一部は、方向性結合器１１により振幅エンベロープ検出回路１３に供給される。振幅エンベロープ検出回路１３により、信号の振幅エンベロープは電圧信号として出力され、閾値設定端子１４から入力される閾値電圧と、比較器１５にて比較される。

閾値を超える電圧信号が電圧変調器１６に出力される。電圧変調器１６は、直流電源１０ｂから供給される直流電圧Ｖｐを、比較器１５から出力された電圧信号で振幅変調し、振幅変調後の電圧をピーク増幅器３に供給する。遅延回路１２ａの遅延量は方向性結合器１１から出力された主信号がキャリア増幅器２及びピーク増幅器３へ入力されるまでの時間が振幅エンベロープ検出回路１３、比較器１５及び電圧変調器１６の処理による遅延量と一致するように設定される。

直流電源１０ａから出力される直流電圧Ｖｃ、直流電源１０ｂから出力される直流電圧Ｖｐ、電圧変調器１６から出力されピーク増幅器３に供給される電源電圧、信号振幅エンベロープの関係を図６に示す。

ピーク増幅器３に供給される電源電圧は、その最大値が入力信号のピーク振幅値よりも高い直流電圧Ｖｐとなり、かつ入力信号の振幅エンベロープの値に応じて変化した値となる。従って、ピーク増幅器３で消費される電力が低減できることになる。

特開２００４−２８９４９２号公報特開２００７−０５３５４０号公報

ここで、携帯電話基地局用等の電力増幅器の場合、最終段増幅器（最もアンテナに近い位置に実装される増幅器）として数１００Ｗクラスの飽和出力レベルが必要である。最終段増幅器構成として、飽和出力レベルを向上するために、上述した様に、２つ以上の増幅器を並列運転させるものが一般的である。従って、２つ以上の増幅器を使用するドハティ増幅器構成の適用も容易である。

一方、最終段の前段であるドライバ増幅器１（図３参照）としては、必要とされる飽和出力レベルが数１０Ｗ程度であるため、２つ以上の増幅器を並列運転することは希である。従って、ドライバ増幅器１にドハティ増幅器構成を適用することができず、ドライバ増幅器１の積極的な高効率化が困難であった。

本発明の目的は、ドハティ増幅器におけるドライバ増幅器の効率を向上させて増幅器全体の効率向上を可能とした増幅器を提供することである。

本発明による増幅器は、キャリア増幅手段と、ピーク増幅手段と、これらキャリア増幅手段及びピーク増幅手段を駆動する駆動増幅手段とを含む増幅器であって、前記キャリア増幅手段、前記ピーク増幅手段、前記駆動増幅手段へ共通の電源電圧を供給する第一の直流電源と、入力信号のピークよりも高い直流電圧を生成する第二の直流電源と、前記駆動増幅手段の入力信号の振幅エンベロープが所定閾値を越えたとき、この越えた振幅エンベロープに対応した電圧により前記第二の直流電源の直流電圧を変調して出力する電圧変調手段とを含み、前記ピーク増幅手段及び前記駆動増幅手段の両方の電源電圧として、前記電圧変調手段の出力電圧を供給することを特徴とする。

本発明によれば、入力信号の振幅エンベロープが所定閾値を超えたときに、この超えた振幅エンベロープにより変調された直流電圧を、ピーク増幅器へ供給すると共に、ドライバ増幅器である駆動増幅器にも供給する様にしたので、駆動増幅器の消費電力の低減が可能となり、ひいては、増幅器全体の効率向上が期待できるという効果がある。

以下に、図面を参照しつつ本発明の実施の形態について説明する。図１は本発明の実施の形態の構成を示すブロック図であり、図５と同等部分は同一符号により示している。

本実施の形態による増幅器は、ドライバ増幅器１、キャリア増幅器２、ピーク増幅器３、通常１／４波長の伝送線路５からなる出力合成回路７、キャリア増幅器２とピーク増幅器３との出力信号の位相関係を出力合成回路７の信号合成点で同相にするための１／４波長伝送線路４やあるいは９０°ハイブリッド回路などから構成される入力分岐回路６を有している。

更に、本実施の形態による増幅器は、ＲＦチョークコイル９ａ〜ｃ、使用するＲＦ信号の周波数で十分に低いインピーダンスであるＤＣデカップリングコンデンサ８ａ〜８ｆ、ドライバ増幅器１とキャリア増幅器２とピーク増幅器３に共通の電源電圧Ｖｃを供給する直流電源１０ａ、入力信号のピーク振幅よりも高い電源電圧をドライバ増幅器１とピーク増幅器３に供給するために必要な直流電圧Ｖｐを出力する直流電源１０ｂを有している。

更にはまた、本実施の形態による増幅器は、ＲＦ入力端子から入力された信号の一部を抽出するための方向性結合器１１、入力信号の振幅エンベロープを検出するための振幅エンベロープ検出回路１３、閾値電圧印加するための閾値設定端子１４、振幅エンベロープ検出回路で変換された電圧信号と閾値電圧を比較し、閾値を超える電圧信号を出力する比較器１５、直流電源１０ｂから供給される直流電圧Ｖｐを比較器１５から出力された電圧信号で振幅変調してピーク増幅器３及びドライバ増幅器１へ供給する電圧変調器１６とを有している。

更に、本実施の形態による増幅器は、方向性結合器１１から出力された主信号がドライバ増幅器１へ入力されるまでの時間が、振幅エンベロープ検出回路１３、比較器１５及び電圧変調器１６の処理による遅延量と一致するように遅延量が設定された遅延回路１２ａ、方向性結合器１１から出力された主信号がキャリア増幅器２及びピーク増幅器３へ入力されるまでの時間が、振幅エンベロープ検出回路１３、比較器１５及び電圧変調器１６の処理による遅延量と一致するように遅延量が設定された遅延回路１２ｂとを有している。

次に、本実施の形態の動作を説明する。ＲＦ入力端子から入力信号の一部は、方向性結合器１１により振幅エンベロープ検出回路１３に供給される。振幅エンベロープ検出回路１３により、入力信号の振幅エンベロープは電圧信号に変換され、比較器１５に供給される。

一方、閾値電圧設定端子１４からも閾値電圧が入力され、比較器１５に供給される。比較器１５では、この閾値電圧と振幅エンベロープ電圧信号とが比較され、閾値電圧を超える電圧信号が電圧変調器１６に出力される。電圧変調器１６では、直流電源１０ｂから供給される直流電圧Ｖｐが、比較器１５から出力された電圧信号で振幅変調され、振幅変調後の電圧がピーク増幅器３とドライバ増幅器１に供給される。ドライバ増幅器１、キャリア増幅器２及びピーク増幅器３には、直流電源１０ａからＲＦチョークコイル９ａ，９ｂ，９ｃをそれぞれ介して固定の直流電圧Ｖｃが電源電圧として供給される。この直流電圧Ｖｃは、例えば、キャリア増幅器２の非線形性による信号歪みが許容される下限の電圧値に設定される。

閾値電圧設定端子１４に入力される閾値電圧は、ピーク増幅器３が増幅動作を開始する入力信号の振幅エンベロープ値に対応する値に設定され、例えば、直流電源１０ａの出力電圧Ｖｃに相当する値に設定される。ピーク増幅器３及びドライバ増幅器１には、直流電源１０ａから供給される直流電圧Ｖｃと、電圧変調器１６から出力される振幅変調電圧とが加算された電圧が、電源電圧として供給されることになる。

従って、図６に示した通りピーク増幅器３に供給される電源電圧は、その最大値が入力信号のピーク振幅値よりも高い直流電圧Ｖｐとなり、かつ入力信号の振幅エンベロープに応じて変化する値となって、ピーク増幅器３で消費される電力が低減される（既存技術効果）と同時に、図２に示す通り、ドライバ増幅器１に供給される電源電圧も、入力信号の振幅エンベロープに応じて変化する値となる。よって、ドライバ増幅器１で消費される電力も低減することができる。

消費電力低減効果を明確にするため、図２中に、本発明を適用しない場合にドライバ増幅器１に供給する必要がある一定電圧値をＶｄとして示している。

なお、遅延回路１２ａの遅延量は、方向性結合器１１から出力された主信号が、ドライバ増幅器１へ入力されるまでの時間が、振幅エンベロープ検出回路１３、比較器１５及び電圧変調器１６の処理による遅延量と一致するように設定されている。また、遅延回路１２ｂの遅延量は、方向性結合器１１から出力された主信号が、キャリア増幅器２及びピーク増幅器３へ入力されるまでの時間が振幅エンベロープ検出回路１３、比較器１５及び電圧変調器１６の処理による遅延量と一致するように設定されることは、前述したとおりである。

以上より、本発明の実施の形態によれば、ドライバ増幅器１の消費電力が低減でき、結果的に、電力増幅器全体の効率を従来よりも向上することが可能となるという効果がある。また、既存技術を流用ことにより、大規模な回路を追加することなく、ドライバ増幅器の低消費電力化、電力増幅器全体の効率を向上できるという効果もある。

本発明の実施の形態による増幅器の構成を示すブロック図である。本発明の実施の形態の動作を説明するための波形図である。本発明に関連するドハティ増幅器の一例を示すブロック図である。図３の回路の動作を説明するための波形図である。本発明に関連するドハティ増幅器の他の例を示すブロック図である。図５の回路の動作を説明するための波形図である。

符号の説明

１ドライバ（駆動）増幅器
２キャリア増幅器
３ピーク増幅器
４，５１／４波長伝送線路
６入力分岐回路
７出力合成回路
１０ａ，１０ｂ直流電源
８ａ〜８ｆＤＣデカップリングコンデンサ
９ａ〜９ｃチョークコイル
１１方向性結合器
１２ａ，１２ｂ遅延回路
１３振幅エンベロープ検出回路
１４閾値設定端子
１５比較器
１６電圧変調器

Claims

キャリア増幅手段と、ピーク増幅手段と、これらキャリア増幅手段及びピーク増幅手段を駆動する駆動増幅手段とを含む増幅器であって、
前記キャリア増幅手段、前記ピーク増幅手段、前記駆動増幅手段へ共通の電源電圧を供給する第一の直流電源と、
入力信号のピークよりも高い直流電圧を生成する第二の直流電源と、
前記駆動増幅手段の入力信号の振幅エンベロープが所定閾値を越えたとき、この越えた振幅エンベロープに対応した電圧により前記第二の直流電源の直流電圧を変調して出力する電圧変調手段とを含み、
前記ピーク増幅手段及び前記駆動増幅手段の両方の電源電圧として、前記電圧変調手段の出力電圧を供給することを特徴とする電力増幅器。
前記閾値は、前記第一の直流電源の電源電圧に相当する値であることを特徴とする請求項１記載の電力増幅器。
前記駆動増幅手段へ供給される前記入力信号を、前記電圧変調手段の処理による遅れに合わせて遅延する遅延手段を、更に含むことを特徴とする請求項１または２記載の電力増幅器。
前記キャリア増幅手段及び前記ピーク増幅手段へ供給される信号を、前記電圧変調手段の処理による遅れに合わせて遅延する遅延手段を、更に含むことを特徴とする請求項１〜３いずれか記載の電力増幅器。