JP2009206292A - Semiconductor substrate, and manufacturing method of semiconductor device - Google Patents
Semiconductor substrate, and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2009206292A JP2009206292A JP2008046972A JP2008046972A JP2009206292A JP 2009206292 A JP2009206292 A JP 2009206292A JP 2008046972 A JP2008046972 A JP 2008046972A JP 2008046972 A JP2008046972 A JP 2008046972A JP 2009206292 A JP2009206292 A JP 2009206292A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- groove
- semiconductor substrate
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、MEMS(Micro Electro Mechanical System)に代表される、一部を薄厚化したダイアフラム構造や梁構造を有する半導体基板、および半導体装置の製造方法に関するものである。 The present invention relates to a semiconductor substrate having a partially thinned diaphragm structure or beam structure, represented by MEMS (Micro Electro Mechanical System), and a method for manufacturing a semiconductor device.
MEMSに代表される、一部を薄厚化したダイアフラム構造や梁構造を有する半導体装置に、MEMS圧力センサやMEMS加速度センサがある。これらのセンサ類は一般に、半導体ウェハプロセスにおいてダイアフラム構造や梁構造を有するように同時に複数に形成した後に、個々に分割することで製造される。分割には、ダイヤモンドやCBNの粒子が固着された環状のダイシングソーを高速回転させて破砕加工する手法が最も一般的に用いられており、この加工は破砕屑を除去し摩擦熱を抑えるための切削水を流しながら行われる。しかしダイアフラム構造や梁構造は脆弱な構造であるため、切削水圧力によって破壊されることがある。 A semiconductor pressure sensor or a MEMS acceleration sensor is a semiconductor device having a diaphragm structure or a beam structure that is partially thinned as typified by MEMS. In general, these sensors are manufactured by forming a plurality of sensors at the same time so as to have a diaphragm structure and a beam structure in a semiconductor wafer process, and then dividing them individually. For the division, a method of crushing by rotating an annular dicing saw with diamond or CBN particles fixed at a high speed is most commonly used. This processing is for removing crushing waste and suppressing frictional heat. It is performed while flowing cutting water. However, since the diaphragm structure and the beam structure are fragile structures, they may be destroyed by cutting water pressure.
切削水を必要としない分割法として、近年、レーザ光による加工が注目されてきている。たとえば特許文献1には、レーザ光によって半導体ウェハ内に多光子吸収による改質領域を形成し、その改質領域を起点とした劈開にて分割する方法が開示されている。多光子吸収とは、光子のエネルギーが材料の吸収のバンドギャップよりも小さい場合、つまり光学的に透過となる場合でも、光の強度を非常に大きくすると材料に吸収が生じる現象である。以下に図面に基づいて説明する。
In recent years, laser beam machining has attracted attention as a dividing method that does not require cutting water. For example,
図10(a)(b)は、半導体基板の分離線およびその周辺を模式的に示す平面図および断面図である。図中、101は半導体基板、102は半導体基板101に形成された半導体素子(半導体デバイス)、104は半導体基板101を半導体素子102ごとに分離している分離線である。
10A and 10B are a plan view and a cross-sectional view schematically showing the separation line of the semiconductor substrate and its periphery. In the figure, 101 is a semiconductor substrate, 102 is a semiconductor element (semiconductor device) formed on the
半導体基板101に対して、分離線104領域の基板内部にレーザ光108の集光点を合わせて所定の厚み方向に多光子吸収を生じさせるとともに、この多光子吸収を連続的または断続的に生じさせるようにレーザ光108を分離線104の中心に沿って走査させることにより、基板内部に分離線104に沿った改質領域109を形成し、改質領域109を起点とした切断部(クラック)110を発生させる。このようにすると、分離線104の両側に同時に外力をかけることにより、比較的小さな外力でも、半導体基板101を容易に割ることができる。半導体基板101が薄い場合は、外力を与えないでも自然に切断部(クラック)110で割れる。
With respect to the
分離線上に予め異方性エッチングなどで溝を形成して加工部分の厚みを減じる工法もある。たとえば特許文献2に開示されている方法では、方位面(100)面の半導体基板に縦方向および横方向の分離線部分が露出するようにエッチング保護膜を形成した後に、異方性エッチングを行う。このようにすると、方位面(111)面でエッチングが止まり、傾斜角度54.7度のV溝が形成されるため、このV溝を拡張させるように半導体基板に外力を加えることにより、V溝に沿って、つまり分離線に沿って、半導体基板を分割することができる。
There is also a method of reducing the thickness of the processed portion by forming grooves on the separation line in advance by anisotropic etching or the like. For example, in the method disclosed in
特許文献3には、半導体基板の表面部に連続線状の第1溝と破線状の第2の溝とをスクラブ溝として形成することが開示されている。特許文献4には、ダイアフラムを有する複数の半導体装置を形成した基板を分割する方法として、分割のための切り溝部の内、縦方向と横方向のいずれか一方は連続切り溝部とし、他方は不連続切り溝部とすることが開示されている。特許文献5には、分離線上に、各半導体装置の四辺の各々に対応して2個ずつの溝を形成することが開示されている。
しかしながら、特許文献1に開示されているレーザ加工法では、半導体基板101が厚い場合には一回の走査による改質領域109では分割できないため、複数回のレーザ加工を実施して各回の改質領域109を厚み方向にほぼ直列に並べる必要があり、加工にかかるタクトの増加につながる。
However, in the laser processing method disclosed in
特許文献2に開示されている方法では、分離線に沿った縦方向および横方向のV溝が交差する部分で異方性エッチングの侵食が他の部分と異なることになり、過剰にエッチングを行うと、方位面(111)面でエッチングが止まらず、例えば方位面(211)面にエッチングが進行する。例えば、V溝に要求されるよりも深いエッチングを要するダイアフラム構造を形成する工程と同時にV溝を形成しようとすると、V溝の交差部分が過剰にエッチングされ、半導体基板を貫通することがある。この場合、半導体基板の強度が極端に劣化し、ハンドリング時に半導体基板が破損してしまう。
In the method disclosed in
特許文献3あるいは特許文献4に開示されている方法では、縦方向と横方向のどちらか一方の溝のみが連続溝となっていて、分割される半導体装置の四辺に関しては均一ではないため、連続溝の形成されている辺側が応力集中しやすく、その辺側から半導体装置が破損してしまう。さらに、半導体基板の状態で連続溝が形成されているため、強度が極端に劣化し、ハンドリング時に半導体基板が破損してしまう。
In the method disclosed in
特許文献5に開示されている方法では、分割のための溝は半導体装置の四辺の各々に対応して2個ずつ形成されているため、つまり分離線上に連続溝が形成されているのではないため、分離直進性が悪くなり、分割後の半導体装置の形状、特に各辺の寸法が不均一となる。その結果、例えば、後工程において半導体装置の辺にてピックアップするコレットでのピックアップ性が悪くなり、生産性が低下する。
In the method disclosed in
本発明は、上記問題に鑑み、半導体素子を複数に形成した半導体基板を半導体素子ごとに分割して個々の半導体装置を形成する際の分割の品質を低下させることなく、加工タクトを向上させることを目的とする。 In view of the above problems, the present invention improves processing tact without reducing the quality of division when a semiconductor substrate formed with a plurality of semiconductor elements is divided into semiconductor elements to form individual semiconductor devices. With the goal.
上記課題を解決するために、本発明の半導体基板は、機能要素が構築された複数の半導体素子が桝目状に形成され、前記複数の半導体素子を個々に分離している縦方向および横方向の分離線上に、各半導体素子の外周部に対応する部分を除いて連続した溝が形成されていることを特徴とする。一部を薄厚化した構造、たとえば、各半導体素子の背面側に凹部を備えるダイアフラム構造を有するときに都合よい。 In order to solve the above-described problems, a semiconductor substrate according to the present invention includes a plurality of semiconductor elements in which functional elements are constructed in a grid shape, and the plurality of semiconductor elements are separated from each other in the vertical and horizontal directions. A continuous groove is formed on the separation line except for a portion corresponding to the outer peripheral portion of each semiconductor element. This is convenient when a part of the structure is thinned, for example, a diaphragm structure having a recess on the back side of each semiconductor element.
本発明の半導体装置の製造方法は、機能要素が構築された複数の半導体素子が桝目状に形成された半導体基板を半導体素子ごとに分割して半導体装置を製造する方法であって、前記複数の半導体素子を個々に分離している縦方向および横方向の分離線上に、各半導体素子の外周部に対応する部分を除いて連続する溝を異方性エッチングにより形成する工程と、前記溝が形成された各分離線に沿って且つ基板内部に焦点をあわせてレーザ光を照射して前記基板内部に改質領域を形成する工程と、前記溝および改質領域が形成された半導体基板に外力を加えて当該半導体基板を各分離線に沿って分割して個々の半導体装置を形成する工程とを有することを特徴とする。 A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device by dividing a semiconductor substrate in which a plurality of semiconductor elements each having a functional element built therein are formed in a grid pattern, for each semiconductor element. Forming a continuous groove by anisotropic etching on the vertical and horizontal separation lines separating the individual semiconductor elements, excluding a portion corresponding to the outer peripheral portion of each semiconductor element, and forming the grooves Forming a modified region in the substrate by irradiating a laser beam along each separated line and focusing on the inside of the substrate; and applying an external force to the semiconductor substrate in which the groove and the modified region are formed. And a step of dividing the semiconductor substrate along each separation line to form individual semiconductor devices.
改質領域を形成する工程においては、溝形成部分に対するレーザ光走査回数が溝非形成部分に対するレーザ光走査回数よりも少なくすることができる。ダイアフラム構造を構成する凹部を各半導体素子の背面側に異方性エッチングにより形成する工程を有しているときには、溝を形成する工程は、前記凹部を形成する工程と同時に行うことができる。 In the step of forming the modified region, the number of times of laser light scanning for the groove forming portion can be made smaller than the number of times of laser light scanning for the non-groove forming portion. When the step of forming the concave portion constituting the diaphragm structure is formed on the back side of each semiconductor element by anisotropic etching, the step of forming the groove can be performed simultaneously with the step of forming the concave portion.
本発明の半導体基板は、複数の半導体素子を個々に分離している縦方向および横方向の分離線上に、各半導体素子の外周部に対応する部分を除いて、つまり基板外周部近傍にのみに、連続した溝を形成することにより、溝部分で基板が薄くて、劈開などによる分割を行う際に応力が集中しやすい構造としたので、このような溝を持たない半導体基板と比較して、直進性の良い安定した分割が可能になる。一方、分離線全体に沿って連続的に溝を形成するのではないため、半導体基板の強度劣化、破損は発生しにくい。 The semiconductor substrate of the present invention is on the vertical and horizontal separation lines that individually separate a plurality of semiconductor elements, except for the part corresponding to the outer peripheral part of each semiconductor element, that is, only in the vicinity of the outer peripheral part of the substrate. By forming a continuous groove, the substrate is thin at the groove part, and stress is easily concentrated when performing division by cleavage, etc. Compared to a semiconductor substrate without such a groove, Stable division with good straightness is possible. On the other hand, since the grooves are not continuously formed along the entire separation line, the strength and damage of the semiconductor substrate are unlikely to occur.
本発明の半導体装置の製造方法は、上記のように半導体基板の各分離線上、基板外周部近傍のみに溝を形成することとしたので、つまりエッチングの制御が極めて難しい溝交差部の形成を排除したので、当該溝の形成を極めて容易に安定して行える。また改質領域を形成する際には、溝形成部分についてのレーザ光の走査回数を溝非形成部分よりも少なくすることができ、溝形成を全くしない場合に比べて総走査回数を抑えることができる。さらに分割の際には、上記の基板外周部近傍の溝を起点とするので、溝形成しない場合に比較して分割ラインの蛇行や分割後の半導体装置のチッピングの可能性を低減することができる。これらのことにより、直進性の良い安定した分割、加工タクトの短縮を図ることができる。分割後の半導体装置は、品質が向上し、溝の跡も残らないため装置裏面の面積は減少せず、ダイボンド時の接着面積を確保できる。 In the method of manufacturing a semiconductor device according to the present invention, grooves are formed only in the vicinity of the outer peripheral portion of the substrate on each separation line of the semiconductor substrate as described above, that is, the formation of groove intersections that are extremely difficult to control etching is eliminated. Therefore, the groove can be formed very easily and stably. Further, when forming the modified region, the number of scans of the laser beam in the groove forming portion can be made smaller than that in the non-groove forming portion, and the total number of scans can be suppressed as compared with the case where no groove is formed. it can. Further, since the groove in the vicinity of the outer peripheral portion of the substrate is used as a starting point when dividing, the possibility of meandering of the dividing line and chipping of the semiconductor device after the division can be reduced as compared with the case where the groove is not formed. . By these things, it is possible to achieve stable division with good straightness and shortening of processing tact. The semiconductor device after the division is improved in quality and does not leave a trace of the groove, so that the area of the back surface of the device is not reduced, and the bonding area at the time of die bonding can be secured.
ダイアフラム構造を構成する凹部を各半導体素子の背面側に異方性エッチングにより形成する工程を有しているときには、その凹部を形成する工程で同時に溝を形成すればよいため、溝形成のために工程が増加することはなく、コストアップやリードタイムの増加を来たさない。 When forming a recess that forms the diaphragm structure on the back side of each semiconductor element by anisotropic etching, it is sufficient to form a groove at the same time in the step of forming the recess. The process will not increase, and it will not increase costs or lead time.
以下、本発明の実施の形態を図面を参照しながら説明する。
図1は本発明の一実施形態における半導体基板の平面図、図2は同半導体基板の一部拡大図、図3および図4はそれぞれ同半導体基板の図2におけるA−A´断面図、B−B´断面図である。
Embodiments of the present invention will be described below with reference to the drawings.
1 is a plan view of a semiconductor substrate according to an embodiment of the present invention, FIG. 2 is a partially enlarged view of the semiconductor substrate, FIGS. 3 and 4 are cross-sectional views taken along line AA ′ in FIG. It is -B 'sectional drawing.
図1および図2において、半導体基板1は、Si単結晶からなり、機能要素が構築された複数の半導体素子2が一方の面に桝目状に形成されている。図示した半導体素子2は、分割後にダイアフラム圧力センサ(半導体装置)となるもので、半導体素子2自体は検知部となるべく薄厚化され、背面側に凹部5が形成されていて、これらがダイアフラム構造を構成している。かかるダイアフラム圧力センサの例はマイクセンサであって、音により振動した空気によってダイアフラムが振動し、その変位量により受動側ダイアフラム/振動側ダイアフラム間のコンダクタ容量が変化することで振動周波数と電気信号に変換される。
1 and 2, a
複数の半導体素子2を分離している分離線4は、半導体素子2ごとに分割するために設定された分割領域であり、互いに直交するように縦方向および横方向に延びている。各分離線4上、半導体素子2に背反する基板裏面には、各半導体素子2の外周部を除いて、基板外周部近傍(基板周縁部)のみに、連続した溝3が形成されている。
The separation line 4 separating the plurality of
この半導体基板1および半導体装置を製造する方法を説明する。
図5(a)に示すように、複数の半導体素子2が分離線4で分離して桝目状に形成されている半導体基板1(図1参照)に、エッチングマスク6を形成する。このエッチングマスク6は、上述の凹部5および溝3を形成する領域に開口を持つように、例えばシリコン酸化膜などをCVD法で成膜した後にリソグラフィ技術でパターニングすることにより形成する。図示を省略するが、半導体素子2が形成された面には全面にエッチングマスクを残しておく。
A method for manufacturing the
As shown in FIG. 5A, an
次に、図5(b)に示すように、凹部5および溝3を異方性エッチングにより形成する。異方性エッチングには、例えばKOH溶液やTMAH(水酸化テトラメチルアンモニウム)溶液を使用する。このときに、溝3は上記したように各半導体素子2の外周部を除いて基板外周部近傍の分離線4上にのみ形成するので、溝3の交差部分はなく、交差に起因する異常侵食は生じず、エッチング深さの異なる凹部5と同時に形成しても所望の深さでエッチストップさせることができる。つまり溝3の深さと幅はエッチングマスク6の開口幅で決定できる。
Next, as shown in FIG. 5B, the
エッチング終了後に、図5(c)に示すように、エッチングマスク6を除去する。この際には例えばBHF溶液を用いるが、特に支障がなければエッチングマスク6を残しておいても構わない。
After the etching is completed, the
その後に、図5(d)(e)に示すように、半導体基板1をエキスパンドテープ7にマウントし、レーザ光8を各分離線4に沿って、かつ、半導体基板1の内部に焦点をあわせて照射して、半導体基板1の内部に改質領域9を形成する。このとき、レーザ光8は、基板厚み方向に焦点を移動させつつ溝3の長手方向に沿って走査して、改質領域9から発生するマイクロクラックが溝3に進展するようにする。
After that, as shown in FIGS. 5D and 5E, the
最後に、図5(f)に示すように、溝3および改質領域9が形成された半導体基板1に外力Fを加えることにより、つまりエキスパンドテープ7を伸張させる外力Fを加えることにより、各分離線4に沿って形成した改質領域9を起点としたクラック10を進展させて半導体基板1を分割し、個々の半導体装置11を得る。上述のマイクロクラックが外力Fに先立って溝3まで進展していれば、外力Fを低減させて、より小エネルギーでの加工が可能になる。
Finally, as shown in FIG. 5 (f), by applying an external force F to the
なお、半導体基板1が厚い場合には、図6(a)(b)に示すように、改質領域9が基板厚み方向に並ぶようにレーザ光8の走査を複数回行うことにより、分割を容易にすることができる。レーザ光8を走査する回数は、溝3の形成部分について、溝3の非形成部分よりも少なくしても、分割が可能である。
When the
図6(a)は、溝3の形成部分を示しており、レーザ光8の走査回数を2回として改質領域9a,9bを形成している。図6(b)は、溝3の非形成部分を示しており、レーザ光8の走査回数を3回として改質領域9a,9b,9cを形成している。
FIG. 6A shows a portion where the
以上の半導体基板1の構成および半導体装置11の製造方法によれば、次のような効果が得られる。
半導体基板1の外周部近傍の分離線4上のみに連続した溝3を形成することにより、溝3部分で基板が薄くて、劈開などによる分割を行う際に応力が集中しやすい構造としたので、溝3を形成しない場合と比較して、直進性の良い安定した分割が可能になる。その一方で、分離線4全体に沿って連続的に溝3を形成するのではないため、半導体基板1の強度劣化、破損は発生しにくい。
According to the configuration of the
By forming the
溝3の形成の際には、エッチングの制御が極めて難しい溝交差部を持たないため、溝交差部を持つ場合のようなエッチング時の異常侵食は起こらず、極めて容易に安定して形成でき、加工タクトの短縮を図ることができる。さらに、後段で改質領域9を形成することでクラックの形成が容易になるため、例えばエッチングの制御が極めて難しいV溝形状でなくてよく、極めて容易に安定したエッチングが可能である。
When the
改質領域9の形成の際も、溝形成部分についてのレーザ光8の走査回数を溝非形成部分よりも少なくすることができるので、溝3を形成しない場合に比べて総走査回数を抑え、加工タクトの短縮を図ることができる。 Even when the modified region 9 is formed, the number of scans of the laser beam 8 for the groove forming portion can be made smaller than that for the non-groove formed portion. Processing tact can be shortened.
分割の際には、上記の溝3が起点となるので、改質領域9を有することの効果もあって、溝3を形成しない場合に比べて分割ラインの蛇行や分割後の半導体装置11のチッピングの可能性を低減し、容易に直進性に優れた分割を行うことができ、半導体装置11の品質が向上する。半導体装置11には溝3の跡は残らず、装置裏面の面積は減少しない。
Since the
溝3の形成を、凹部5を形成する異方性エッチング工程と同時に行えば、特に工程の増加がなく、コストアップやリードタイムの増加を回避できる。
なお、半導体基板1の厚みは、半導体基板1の口径や分割後の半導体装置11に要求される厚みなどに応じて決められるものであり、溝3の深さもその半導体基板1の厚みに応じて決められる。
If the
The thickness of the
たとえば、半導体装置がマイクセンサである場合に、Si単結晶基板がΦ4〜12インチで厚み100〜1000um、目的とする半導体装置の平面サイズが約1〜200mm2で仕上げ厚みが約10〜900umであれば、平面ダイアフラム(ここで言う半導体素子2)の厚みは受動側約1〜5um、振動側約1〜5umとするので、このような厚みになるように、凹部5をエッチングにより形成することができる。凹部5の平面サイズは約0.5〜150mm2である。そして溝3は幅約20〜500um(チップの取り数を向上させるためには狭い方が好ましい)、深さ約10〜890um(分離分割を容易にするためには深い方が好ましいが、不必要に基板割れが生じない程度とする)とすることができる。
For example, when the semiconductor device is a microphone sensor, the Si single crystal substrate is Φ4 to 12 inches and the thickness is 100 to 1000 μm, the planar size of the target semiconductor device is about 1 to 200 mm 2 , and the finished thickness is about 10 to 900 μm. If there is, the thickness of the planar diaphragm (
上記のマイクセンサの例示とは一部重ならない寸法範囲ではあるが、半導体基板1が、口径3〜12インチ、厚み25〜725um、分離線幅5〜200umの場合に、溝3を、幅5〜200um、深さ5〜195umで形成したときに、良好な結果が得られた。半導体基板1の厚みが300umの場合には、レーザ光8を0〜10回走査することで(走査回数が少ないのは溝形成部分に対して)、良好な結果が得られた。
Although the dimension range does not partially overlap with the example of the microphone sensor described above, when the
図7は、半導体基板1から分割された半導体装置11を示す。半導体基板1´に半導体素子2と凹部5とが形成されている。
図8は、半導体装置11を実装基板13に実装した状態を示す。半導体装置11と実装基板13とは一般に行われているようにダイボンド材14で接着されている。半導体基板1′には上述の溝3の跡は残らないため、つまり半導体装置11の外形は従来通りであるため、ダイボンド時の接着面積を従来と同様に確保でき、従来と同様なダイボンド条件でダイボンドが可能である。
FIG. 7 shows the
FIG. 8 shows a state where the
ただし、分割前の半導体基板1に上述の溝3を形成するのに加えて、縦横の分離線上に、各半導体素子2のコーナ部に対応する部分を除いて連続する溝を形成してもよい。この場合、分割後の半導体基板1′の裏面の各辺に溝3の跡たる切り欠き部が残るが、コーナ部には残らないため、装置裏面の面積の減少はなく、接着面積を確保できる。
However, in addition to forming the above-described
この構成でも、エッチングの制御が極めて難しい溝交差部は生じないので、当該溝の形成を極めて容易に安定して行える。また各分離線上の溝はほぼ全体が直線状に連続するものとなるため、分割のための起点となる改質領域をレーザ光により形成する際に、溝形成部分についてのレーザ光の走査回数を他部分より少なくしても、直進性に優れた分割を安定して行うことが可能となり、加工タクトの短縮を図ることができる。凹部5を形成する工程で同時に溝を形成すればよいため、溝形成のために工程が増加することはなく、コストアップやリードタイムの増加を来たさない。
Even in this configuration, no groove crossing portion that is extremely difficult to control the etching occurs, so that the groove can be formed very easily and stably. In addition, since the grooves on each separation line are almost entirely continuous in a straight line, when the modified region that is the starting point for division is formed by laser light, the number of times the laser light is scanned for the groove forming portion is set. Even if it is less than the other parts, it is possible to stably perform division with excellent straightness, and it is possible to shorten the machining tact. Since it is only necessary to form the groove at the same time in the step of forming the
以上の実施の形態では、半導体基板1および半導体装置11にダイアフラム構造を形成したが、ダイアフラム構造でなくても勿論構わない。半導体基板1も、シリコン基板のほか化合物半導体基板などであってもよい。
In the above embodiment, the diaphragm structure is formed in the
たとえば、半導体装置11として加速度センサを製造する場合は、図9(a)(b)に示したように、半導体基板1の上面に凹部5´を形成し、その開口部に半導体素子2を設置する梁構造を採用し、半導体基板1の下面に溝3を形成する。この後の工程、溝3による効果は上記と同様である。
For example, when an acceleration sensor is manufactured as the
本発明は、複数の半導体素子を形成した半導体基板、たとえばシリコン基板や化合物半導体基板を、各半導体素子に対応する半導体装置に分割する際に、加工コストの増加や加工品質の低下を伴うことなく、加工タクトを向上させることができるものであり、特にダイアフラム構造を有するMEMSセンサ等の製造に有用である。 According to the present invention, when a semiconductor substrate on which a plurality of semiconductor elements are formed, for example, a silicon substrate or a compound semiconductor substrate, is divided into semiconductor devices corresponding to the respective semiconductor elements, the processing cost is not increased and the processing quality is not lowered. The processing tact can be improved, and is particularly useful for manufacturing a MEMS sensor or the like having a diaphragm structure.
1 半導体基板
2 半導体素子
3 溝
4 分離線
5 凹部
6 エッチングマスク
7 エキスパンドテープ
8 レーザ光
9,9a,9b,9c 改質領域
10 クラック
11 半導体装置
12 凹部
13 実装基板
14 ダイボンド材
DESCRIPTION OF
Claims (5)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008046972A JP2009206292A (en) | 2008-02-28 | 2008-02-28 | Semiconductor substrate, and manufacturing method of semiconductor device |
US12/391,671 US7859084B2 (en) | 2008-02-28 | 2009-02-24 | Semiconductor substrate |
US12/926,772 US20110108957A1 (en) | 2008-02-28 | 2010-12-08 | Semiconductor substrate, semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008046972A JP2009206292A (en) | 2008-02-28 | 2008-02-28 | Semiconductor substrate, and manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009206292A true JP2009206292A (en) | 2009-09-10 |
Family
ID=41148270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008046972A Pending JP2009206292A (en) | 2008-02-28 | 2008-02-28 | Semiconductor substrate, and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009206292A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077235A (en) * | 2009-09-30 | 2011-04-14 | Nitto Denko Corp | Pressure-sensitive adhesive sheet for retaining element, and method of manufacturing element |
CN110520968A (en) * | 2017-04-17 | 2019-11-29 | 浜松光子学株式会社 | Method for cutting processing target and semiconductor chip |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252178A (en) * | 2004-03-08 | 2005-09-15 | Toshiba Corp | Method of and apparatus for manufacturing semiconductor device |
JP2007194373A (en) * | 2006-01-18 | 2007-08-02 | Seiko Epson Corp | Manufacturing method of silicon device and manufacturing method of liquid injection head |
JP2007305810A (en) * | 2006-05-12 | 2007-11-22 | Matsushita Electric Ind Co Ltd | Semiconductor substrate, semiconductor device, and method of manufacturing the same |
-
2008
- 2008-02-28 JP JP2008046972A patent/JP2009206292A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252178A (en) * | 2004-03-08 | 2005-09-15 | Toshiba Corp | Method of and apparatus for manufacturing semiconductor device |
JP2007194373A (en) * | 2006-01-18 | 2007-08-02 | Seiko Epson Corp | Manufacturing method of silicon device and manufacturing method of liquid injection head |
JP2007305810A (en) * | 2006-05-12 | 2007-11-22 | Matsushita Electric Ind Co Ltd | Semiconductor substrate, semiconductor device, and method of manufacturing the same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077235A (en) * | 2009-09-30 | 2011-04-14 | Nitto Denko Corp | Pressure-sensitive adhesive sheet for retaining element, and method of manufacturing element |
CN110520968A (en) * | 2017-04-17 | 2019-11-29 | 浜松光子学株式会社 | Method for cutting processing target and semiconductor chip |
CN110520968B (en) * | 2017-04-17 | 2023-09-19 | 浜松光子学株式会社 | Object cutting method and semiconductor chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4372115B2 (en) | Semiconductor device manufacturing method and semiconductor module manufacturing method | |
US7859084B2 (en) | Semiconductor substrate | |
JP2009206291A (en) | Semiconductor substrate, semiconductor device, and manufacturing method thereof | |
JP2009124077A (en) | Semiconductor chip and its production process | |
KR100858983B1 (en) | Semiconductor device and dicing method for semiconductor substrate | |
JP2006286727A (en) | Semiconductor wafer provided with plurality of semiconductor devices and its dicing method | |
WO2012164649A1 (en) | Laser machining method | |
JP2007235008A (en) | Dividing method for wafer, and chip | |
JP2010003817A (en) | Laser dicing method, and laser dicing device | |
CN102468153B (en) | Manufacturing method of semiconductor device | |
JP2007165371A (en) | Method of manufacturing semiconductor device | |
JP2009111147A (en) | Semiconductor chip and method of manufacturing the same | |
JP2007165835A (en) | Laser dicing method and semiconductor wafer | |
JP2009206292A (en) | Semiconductor substrate, and manufacturing method of semiconductor device | |
US10373855B2 (en) | Method for processing a wafer and method for processing a carrier | |
JP5029298B2 (en) | Splitting method | |
JP2010109230A (en) | Semiconductor wafer and method of separating the same | |
JP2023031298A (en) | Fabrication of mems structures from fused silica for inertial sensors | |
JP2006196588A (en) | Method of manufacturing micro-machine and electrostatic capacity type sensor | |
CN216863642U (en) | MEMS wafer | |
CN215249543U (en) | Chip structure and device | |
JP2007207871A (en) | Semiconductor wafer equipped witt plural semiconductor devices | |
JP2009294081A (en) | Manufacturing method of mems | |
JP5212506B2 (en) | Manufacturing method of semiconductor device | |
JP2009188428A (en) | Semiconductor substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20101119 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A02 | Decision of refusal |
Effective date: 20121204 Free format text: JAPANESE INTERMEDIATE CODE: A02 |