JP2009206291A - Semiconductor substrate, semiconductor device, and manufacturing method thereof - Google Patents

Semiconductor substrate, semiconductor device, and manufacturing method thereof Download PDF

Info

Publication number
JP2009206291A
JP2009206291A JP2008046971A JP2008046971A JP2009206291A JP 2009206291 A JP2009206291 A JP 2009206291A JP 2008046971 A JP2008046971 A JP 2008046971A JP 2008046971 A JP2008046971 A JP 2008046971A JP 2009206291 A JP2009206291 A JP 2009206291A
Authority
JP
Japan
Prior art keywords
semiconductor
groove
substrate
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008046971A
Other languages
Japanese (ja)
Inventor
Katsuki Uchiumi
勝喜 内海
Takahiro Kumakawa
隆博 隈川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008046971A priority Critical patent/JP2009206291A/en
Priority to CNA2008101665134A priority patent/CN101521208A/en
Priority to US12/391,671 priority patent/US7859084B2/en
Publication of JP2009206291A publication Critical patent/JP2009206291A/en
Priority to US12/926,772 priority patent/US20110108957A1/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)
  • Micromachines (AREA)
  • Weting (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve a processing cycle time without lowering quality of division when a semiconductor substrate having a plurality of semiconductor elements formed is divided by semiconductor element to form individual semiconductor devices. <P>SOLUTION: On the semiconductor substrate 1, the plurality of semiconductor elements 2 each having constructed functional elements are formed in a grid shape, and on longitudinal and lateral separating lines 4 individually separating the plurality of semiconductor elements 2, grooves 3 are formed which are continuous except at parts corresponding to corner parts of the semiconductor elements 2. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、MEMS(Micro Electro Mechanical System)に代表される、一部を薄厚化したダイアフラム構造や梁構造を有する半導体基板、半導体装置、およびその製造方法に関するものである。   The present invention relates to a semiconductor substrate having a partially thinned diaphragm structure or beam structure, represented by MEMS (Micro Electro Mechanical System), a semiconductor device, and a method for manufacturing the same.

MEMSに代表される、一部を薄厚化したダイアフラム構造や梁構造を有する半導体装置に、MEMS圧力センサやMEMS加速度センサがある。これらのセンサ類は一般に、半導体ウェハプロセスにおいてダイアフラム構造や梁構造を有するように同時に複数に形成した後に、個々に分割することで製造される。分割には、ダイヤモンドやCBNの粒子が固着された環状のダイシングソーを高速回転させて破砕加工する手法が最も一般的に用いられており、破砕屑を除去し摩擦熱を抑えるための切削水を流しながら行われる。しかしダイアフラム構造や梁構造は脆弱な構造であるため、切削水圧力によって破壊されることがある。   A semiconductor pressure sensor or a MEMS acceleration sensor is a semiconductor device having a diaphragm structure or a beam structure that is partially thinned as typified by MEMS. In general, these sensors are manufactured by forming a plurality of sensors at the same time so as to have a diaphragm structure and a beam structure in a semiconductor wafer process, and then dividing them individually. The most commonly used method is to rotate a circular dicing saw with diamond or CBN particles fixed at high speed and crush it, and use cutting water to remove crushing waste and reduce frictional heat. It is done while flowing. However, since the diaphragm structure and the beam structure are fragile structures, they may be destroyed by cutting water pressure.

切削水を必要としない分割法として、近年、レーザ光による加工が注目されてきている。たとえば特許文献1には、レーザ光によって半導体ウェハ内に多光子吸収による改質領域を形成し、その改質領域を起点とした劈開にて分割する方法が開示されている。多光子吸収とは、光子のエネルギーが材料の吸収のバンドギャップよりも小さい場合、つまり光学的に透過となる場合でも、光の強度を非常に大きくすると材料に吸収が生じる現象である。以下に図面に基づいて説明する。   In recent years, laser beam machining has attracted attention as a dividing method that does not require cutting water. For example, Patent Document 1 discloses a method in which a modified region by multiphoton absorption is formed in a semiconductor wafer by laser light, and division is performed by cleavage starting from the modified region. Multiphoton absorption is a phenomenon in which absorption occurs in a material when the intensity of light is very large even when the energy of the photon is smaller than the absorption bandgap of the material, that is, when it is optically transmitted. This will be described below with reference to the drawings.

図10(a)(b)は、半導体基板の分離線およびその周辺を模式的に示す平面図および断面図である。図中、101は半導体基板、102は半導体基板101に形成された半導体素子(半導体デバイス)、104は半導体基板101を半導体素子102ごとに分離している分離線である。   10A and 10B are a plan view and a cross-sectional view schematically showing the separation line of the semiconductor substrate and its periphery. In the figure, 101 is a semiconductor substrate, 102 is a semiconductor element (semiconductor device) formed on the semiconductor substrate 101, and 104 is a separation line that separates the semiconductor substrate 101 for each semiconductor element 102.

半導体基板101に対して、分離線104領域の基板内部にレーザ光108の集光点を合わせて所定の厚み方向に多光子吸収を生じさせるとともに、この多光子吸収を連続的または断続的に生じさせるようにレーザ光108を分離線104の中心に沿って走査させることにより、基板内部に分離線104に沿った改質領域109を形成し、改質領域109を起点とした切断部(クラック)110を発生させる。このようにすると、分離線104の両側に同時に外力をかけることにより、比較的小さな外力でも、半導体基板101を容易に割ることができる。半導体基板101が薄い場合は、外力を与えないでも自然に切断部(クラック)110で割れる。   With respect to the semiconductor substrate 101, the condensing point of the laser beam 108 is aligned inside the substrate in the region of the separation line 104 to cause multiphoton absorption in a predetermined thickness direction, and this multiphoton absorption occurs continuously or intermittently. The laser beam 108 is scanned along the center of the separation line 104 so as to form a modified region 109 along the separation line 104 inside the substrate, and a cut portion (crack) starting from the modified region 109 110 is generated. In this way, by applying an external force to both sides of the separation line 104 simultaneously, the semiconductor substrate 101 can be easily broken even with a relatively small external force. When the semiconductor substrate 101 is thin, it can be naturally broken by the cut portion (crack) 110 without applying an external force.

分離線上に予め異方性エッチングなどで溝を形成して加工部分の厚みを減じる工法もある。たとえば特許文献2に開示されている方法では、方位面(100)面の半導体基板に縦方向および横方向の分離線部分が露出するようにエッチング保護膜を形成した後に、異方性エッチングを行う。このようにすると、方位面(111)面でエッチングが止まり、傾斜角度54.7度のV溝が形成されるため、このV溝を拡張させるように半導体基板に外力を加えることにより、V溝に沿って、つまり分離線に沿って、半導体基板を分割することができる。   There is also a method of reducing the thickness of the processed portion by forming grooves on the separation line in advance by anisotropic etching or the like. For example, in the method disclosed in Patent Document 2, anisotropic etching is performed after an etching protective film is formed on a semiconductor substrate having an azimuth plane (100) so that vertical and horizontal separation line portions are exposed. . In this case, etching stops on the azimuth plane (111) and a V-groove having an inclination angle of 54.7 degrees is formed. By applying an external force to the semiconductor substrate so as to expand the V-groove, the V-groove is formed. The semiconductor substrate can be divided along the line, that is, along the separation line.

特許文献3には、半導体基板の表面部に連続線状の第1溝と破線状の第2の溝とをスクラブ溝として形成することが開示されている。特許文献4には、ダイアフラムを有する複数の半導体装置を形成した基板を分割する方法として、分割のための切り溝部の内、縦方向と横方向のいずれか一方は連続切り溝部とし、他方は不連続切り溝部とすることが開示されている。特許文献5には、分離線上に、各半導体装置の四辺の各々に対応して2個ずつの溝を形成することが開示されている。
特許第3408805号公報 特開2001−127008号公報 特開2004−186340号公報 実開平4−109537号公報 特開2004−165227号公報
Patent Document 3 discloses that a continuous linear first groove and a dashed second groove are formed as scrub grooves on a surface portion of a semiconductor substrate. In Patent Document 4, as a method for dividing a substrate on which a plurality of semiconductor devices having a diaphragm are formed, one of the vertical and horizontal kerfs for division is a continuous kerf and the other is not. It is disclosed that a continuous kerf portion is formed. Patent Document 5 discloses that two grooves are formed on the separation line corresponding to each of the four sides of each semiconductor device.
Japanese Patent No. 3408805 JP 2001-127008 A JP 2004-186340 A Japanese Utility Model Publication No. 4-109537 JP 2004-165227 A

しかしながら、特許文献1に開示されているレーザ加工法では、半導体基板101が厚い場合には一回の走査による改質領域109では分割できないため、複数回のレーザ加工を実施して各回の改質領域109を厚み方向にほぼ直列に並べる必要があり、加工にかかるタクトの増加につながる。   However, in the laser processing method disclosed in Patent Document 1, when the semiconductor substrate 101 is thick, it cannot be divided by the modified region 109 by a single scan. It is necessary to arrange the regions 109 almost in series in the thickness direction, which leads to an increase in tact time for processing.

特許文献2に開示されている方法では、分離線に沿った縦方向および横方向のV溝が交差する部分で異方性エッチングの侵食が他の部分と異なることになり、過剰にエッチングを行うと、方位面(111)面でエッチングが止まらず、例えば方位面(211)面にエッチングが進行する。例えば、V溝に要求されるよりも深いエッチングを要するダイアフラム構造を形成する工程と同時にV溝を形成しようとすると、V溝の交差部分が過剰にエッチングされ、半導体基板を貫通してしまうことがある。この場合、半導体基板の強度が極端に劣化し、ハンドリング時に半導体基板が破損してしまう。   In the method disclosed in Patent Document 2, erosion of anisotropic etching is different from other portions at the portion where the vertical and horizontal V-grooves along the separation line intersect, and excessive etching is performed. Then, the etching does not stop at the azimuth plane (111), and the etching proceeds to the azimuth plane (211), for example. For example, if a V-groove is formed simultaneously with the step of forming a diaphragm structure that requires deeper etching than required for the V-groove, the intersection of the V-groove may be excessively etched and penetrate the semiconductor substrate. is there. In this case, the strength of the semiconductor substrate is extremely deteriorated, and the semiconductor substrate is damaged during handling.

特許文献3あるいは特許文献4に開示されている方法では、縦方向と横方向のどちらか一方の溝のみが連続溝となっていて、分割される半導体装置の四辺に関しては均一ではないため、連続溝の形成されている辺側が応力集中しやすく、その辺側から半導体装置が破損してしまう。   In the method disclosed in Patent Document 3 or Patent Document 4, only one of the grooves in the vertical direction and the horizontal direction is a continuous groove, and the four sides of the semiconductor device to be divided are not uniform. Stress is concentrated on the side where the groove is formed, and the semiconductor device is damaged from the side.

特許文献5に開示されている方法では、分割のための溝は半導体装置の四辺の各々に対応して2個ずつ形成されているため、つまり分離線上に連続溝が形成されているのではないため、分離直進性が悪くなり、分割後の半導体装置の形状、特に各辺の寸法が不均一となる。その結果、例えば、後工程において半導体装置の辺にてピックアップするコレットでのピックアップ性が悪くなり、生産性が低下する。   In the method disclosed in Patent Document 5, two grooves for division are formed corresponding to each of the four sides of the semiconductor device, that is, a continuous groove is not formed on the separation line. For this reason, the straightness of separation deteriorates, and the shape of the semiconductor device after division, particularly the dimensions of each side, becomes nonuniform. As a result, for example, the pick-up property with a collet picked up at the side of the semiconductor device in a later process is deteriorated, and the productivity is lowered.

本発明は、上記問題に鑑み、半導体素子を複数に形成した半導体基板を半導体素子ごとに分割して個々の半導体装置を形成する際の分割の品質を低下させることなく、加工タクトを向上させることを目的とする。   In view of the above problems, the present invention improves processing tact without reducing the quality of division when a semiconductor substrate formed with a plurality of semiconductor elements is divided into semiconductor elements to form individual semiconductor devices. With the goal.

上記課題を解決するために、本発明の半導体基板は、機能要素が構築された複数の半導体素子が桝目状に形成され、前記複数の半導体素子を個々に分離している縦方向および横方向の分離線上に、各半導体素子のコーナ部に対応する部分を除いて連続する溝が形成されていることを特徴とする。一部を薄厚化した構造、たとえば、各半導体素子の背面側に凹部を備えるダイアフラム構造を有するときに都合よい。   In order to solve the above-described problems, a semiconductor substrate according to the present invention includes a plurality of semiconductor elements in which functional elements are constructed in a grid shape, and the plurality of semiconductor elements are separated from each other in the vertical and horizontal directions. A continuous groove except for a portion corresponding to a corner portion of each semiconductor element is formed on the separation line. This is convenient when a part of the structure is thinned, for example, a diaphragm structure having a recess on the back side of each semiconductor element.

本発明の半導体装置の製造方法は、機能要素が構築された複数の半導体素子が桝目状に形成された半導体基板を半導体素子ごとに分割して半導体装置を製造する方法であって、前記複数の半導体素子を個々に分離している縦方向および横方向の分離線上に、各半導体素子のコーナ部に対応する部分を除いて連続する溝を異方性エッチングにより形成する工程と、前記溝が形成された各分離線に沿って且つ基板内部に焦点をあわせてレーザ光を照射して前記基板内部に改質領域を形成する工程と、前記溝および改質領域が形成された半導体基板に外力を加えて当該半導体基板を各分離線に沿って分割して個々の半導体装置を形成する工程とを有することを特徴とする。   A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device by dividing a semiconductor substrate in which a plurality of semiconductor elements each having a functional element built therein are formed in a grid pattern, for each semiconductor element. Forming a continuous groove by anisotropic etching on the vertical and horizontal separation lines separating the individual semiconductor elements, except for the portions corresponding to the corners of each semiconductor element, and forming the grooves Forming a modified region in the substrate by irradiating a laser beam along each separated line and focusing on the inside of the substrate; and applying an external force to the semiconductor substrate in which the groove and the modified region are formed. And a step of dividing the semiconductor substrate along each separation line to form individual semiconductor devices.

改質領域を形成する工程においては、溝形成部分に対するレーザ光走査回数を溝非形成部分に対するレーザ光走査回数よりも少なくすることができる。
ダイアフラム構造を構成する凹部を各半導体素子の背面側に異方性エッチングにより形成する工程を有しているときには、溝を形成する工程は、前記凹部を形成する工程と同時に行うことができる。
In the step of forming the modified region, the number of times of laser light scanning for the groove forming portion can be made smaller than the number of times of laser light scanning for the non-groove forming portion.
When the step of forming the concave portion constituting the diaphragm structure is formed on the back side of each semiconductor element by anisotropic etching, the step of forming the groove can be performed simultaneously with the step of forming the concave portion.

本発明の半導体装置は、上記のようにして製造され、半導体素子に背反する基板裏面の各辺に、コーナ部を除いて連続する切り欠き部を有することを特徴とする。また、半導体素子の背面側に凹部を備えるダイアフラム構造を有していることを特徴とする。   The semiconductor device of the present invention is manufactured as described above, and has a notch portion that is continuous except for a corner portion on each side of the back surface of the substrate opposite to the semiconductor element. In addition, the semiconductor device has a diaphragm structure including a recess on the back side of the semiconductor element.

本発明の半導体基板は、複数の半導体素子を個々に分離している縦方向および横方向の分離線上に、各半導体素子のコーナ部に対応する部分を除いて連続する溝を形成することにより、溝部分で基板が薄くて、劈開などによる分割を行う際に応力が集中しやすい構造としたので、このような溝を持たない半導体基板と比較して、直進性の良い安定した分割が可能になる。   The semiconductor substrate of the present invention forms a continuous groove on the vertical and horizontal separation lines that individually separate a plurality of semiconductor elements, except for a portion corresponding to a corner portion of each semiconductor element, Since the substrate is thin at the groove and stress is easily concentrated when dividing by cleavage, etc., stable division with good straightness is possible compared to a semiconductor substrate without such a groove. Become.

また本発明の半導体装置の製造方法は、半導体基板の各分離線上に、各半導体素子のコーナ部に対応する部分を除いて連続する溝を形成することとしたので、つまりエッチングの制御が極めて難しい溝交差部の形成を排除したので、当該溝の形成を極めて容易に安定して行える。各分離線上の溝はほぼ全体が直線状に連続するものとなるため、分割のための起点となる改質領域をレーザ光により形成する際に、溝形成部分についてのレーザ光の走査回数を他部分より少なくしても、直進性に優れた分割を安定して行うことが可能となり、加工タクトの短縮を図ることができる。ダイアフラム構造を構成する凹部を各半導体素子の背面側に異方性エッチングにより形成する工程を有しているときには、その凹部を形成する工程で同時に溝を形成すればよいため、溝形成のために工程が増加することはなく、コストアップやリードタイムの増加を来たさない。   In the method of manufacturing a semiconductor device according to the present invention, a continuous groove is formed on each separation line of the semiconductor substrate except for a portion corresponding to a corner portion of each semiconductor element. That is, it is extremely difficult to control etching. Since the formation of the groove intersection is eliminated, the groove can be formed very easily and stably. Since the groove on each separation line is almost entirely continuous in a straight line, when the modified region that is the starting point for the division is formed by the laser beam, the number of times the laser beam is scanned for the groove forming portion is changed. Even if the number is less than the portion, it is possible to stably perform division with excellent straightness, and it is possible to shorten the machining tact time. When forming a recess that forms the diaphragm structure on the back side of each semiconductor element by anisotropic etching, it is sufficient to form a groove at the same time in the step of forming the recess. The process will not increase, and it will not increase costs or lead time.

本発明の半導体装置は、上記のようにして製造された結果、半導体素子に背反する基板裏面の各辺に、コーナ部を除いて連続する切り欠き部を有するため、基板実装の際にダイボンド材が装置側面へ這い上がるのを抑制することができる。コーナ部には切り欠き部がないため、装置裏面の面積の減少はなく、接着面積を確保できる。   Since the semiconductor device of the present invention is manufactured as described above, each side of the back surface of the substrate opposite to the semiconductor element has a cutout portion that is continuous except for the corner portion. Can be prevented from climbing to the side of the apparatus. Since the corner portion has no notch, the area of the back surface of the apparatus is not reduced, and an adhesion area can be secured.

以下、本発明の実施の形態を図面を参照しながら説明する。
図1は本発明の一実施形態における半導体基板の平面図、図2は同半導体基板の一部拡大図、図3および図4はそれぞれ同半導体基板の図2におけるA−A’断面図、B−B’断面図である。
Embodiments of the present invention will be described below with reference to the drawings.
1 is a plan view of a semiconductor substrate according to an embodiment of the present invention, FIG. 2 is a partially enlarged view of the semiconductor substrate, FIGS. 3 and 4 are cross-sectional views taken along line AA ′ of FIG. It is -B 'sectional drawing.

図1および図2において、半導体基板1は、Si単結晶からなり、機能要素が構築された複数の半導体素子2が一方の面に桝目状に形成されている。図示した半導体素子2は、分割後にダイアフラム圧力センサ(半導体装置)となるもので、半導体素子2自体は検知部となるべく薄厚化され、背面側に凹部5が形成されていて、これらがダイアフラム構造を構成している。かかるダイアフラム圧力センサの例はマイクセンサであって、音により振動した空気によってダイアフラムが振動し、その変位量により受動側ダイアフラム/振動側ダイアフラム間のコンダクタ容量が変化することで振動周波数と電気信号に変換される。   1 and 2, a semiconductor substrate 1 is made of Si single crystal, and a plurality of semiconductor elements 2 in which functional elements are constructed are formed in a grid pattern on one surface. The semiconductor element 2 shown in the drawing becomes a diaphragm pressure sensor (semiconductor device) after being divided. The semiconductor element 2 itself is made as thin as possible as a detection part, and a concave part 5 is formed on the back side, and these have a diaphragm structure. It is composed. An example of such a diaphragm pressure sensor is a microphone sensor. The diaphragm vibrates due to air oscillated by sound, and the displacement of the diaphragm changes the conductor capacitance between the passive diaphragm / vibrating diaphragm, thereby changing the vibration frequency and electric signal. Converted.

複数の半導体素子2を分離している分離線4は、半導体素子2ごとに分割するために設定された分割領域であり、互いに直交するように縦方向および横方向に延びている。各分離線4上、半導体素子2に背反する基板裏面には、各半導体素子2のコーナ部に対応する部分を除いて直線状に連続する溝3が形成されている。   The separation line 4 separating the plurality of semiconductor elements 2 is a divided region set for dividing each semiconductor element 2 and extends in the vertical direction and the horizontal direction so as to be orthogonal to each other. On each separation line 4 and on the back surface of the substrate opposite to the semiconductor element 2, a groove 3 that is linearly continuous is formed except for a portion corresponding to a corner portion of each semiconductor element 2.

この半導体基板1および半導体装置を製造する方法を説明する。
図5(a)に示すように、複数の半導体素子2が分離線4で分離して桝目状に形成されている半導体基板1(図1参照)に、エッチングマスク6を形成する。このエッチングマスク6は、上述の凹部5および溝3を形成する領域に開口を持つように、例えばシリコン酸化膜などをCVD法で成膜した後にリソグラフィ技術でパターニングすることにより形成する。図示を省略するが、半導体素子2が形成された面には全面にエッチングマスクを残しておく。
A method for manufacturing the semiconductor substrate 1 and the semiconductor device will be described.
As shown in FIG. 5A, an etching mask 6 is formed on a semiconductor substrate 1 (see FIG. 1) in which a plurality of semiconductor elements 2 are separated by separation lines 4 and formed in a grid shape. The etching mask 6 is formed, for example, by depositing a silicon oxide film or the like by a CVD method and patterning by a lithography technique so as to have an opening in a region where the recess 5 and the groove 3 are formed. Although not shown, an etching mask is left on the entire surface on which the semiconductor element 2 is formed.

次に、図5(b)に示すように、凹部5および溝3を異方性エッチングにより形成する。異方性エッチングには、例えばKOH溶液やTMAH(水酸化テトラメチルアンモニウム)溶液を使用する。このときに、溝3は上記したように各半導体素子2のコーナ部に対応する部分を除く分離線4上に形成するので、分離線4の交差部分に異常侵食は生じず、エッチング深さの異なる凹部5と同時に形成しても所望の深さでエッチストップさせることができる。つまり溝3の深さと幅はエッチングマスク6の開口幅で決定できる。   Next, as shown in FIG. 5B, the recess 5 and the groove 3 are formed by anisotropic etching. For the anisotropic etching, for example, a KOH solution or a TMAH (tetramethylammonium hydroxide) solution is used. At this time, since the groove 3 is formed on the separation line 4 except the portion corresponding to the corner portion of each semiconductor element 2 as described above, no abnormal erosion occurs at the intersection of the separation lines 4 and the etching depth is reduced. Even if the recesses 5 are formed at the same time, the etching can be stopped at a desired depth. That is, the depth and width of the groove 3 can be determined by the opening width of the etching mask 6.

たとえば、半導体装置がマイクセンサである場合に、Si単結晶基板がΦ4〜12インチで厚み100〜1000um、目的とする半導体装置の平面サイズが約1〜200mmで仕上げ厚みが約10〜900umであれば、平面ダイアフラム(ここで言う半導体素子2)の厚みは受動側約1〜5um、振動側約1〜5umとするので、このような厚みになるように、凹部5をエッチングにより形成する。凹部5の平面サイズは約0.5〜150mmである。溝3は幅約20〜500um(チップの取り数を向上させるためには狭い方が好ましい)、深さ約10〜890um(分離分割を容易にするためには深い方が好ましいが、不必要に基板割れが生じない程度とする)とする。 For example, when the semiconductor device is a microphone sensor, the Si single crystal substrate is Φ4 to 12 inches and the thickness is 100 to 1000 μm, the planar size of the target semiconductor device is about 1 to 200 mm 2 , and the finished thickness is about 10 to 900 μm. If there is, the thickness of the planar diaphragm (semiconductor element 2 here) is about 1 to 5 μm on the passive side and about 1 to 5 μm on the vibration side. Therefore, the recess 5 is formed by etching so as to have such a thickness. The planar size of the recess 5 is about 0.5 to 150 mm 2 . The groove 3 has a width of about 20 to 500 um (preferably narrow in order to improve the number of chips taken), and a depth of about 10 to 890 um (preferably deep to facilitate separation and division, but needlessly It is assumed that the substrate is not cracked).

エッチング終了後に、図5(c)に示すように、エッチングマスク6を除去する。この際には例えばBHF溶液を用いるが、特に支障がなければエッチングマスク6を残しておいても構わない。   After the etching is completed, the etching mask 6 is removed as shown in FIG. In this case, for example, a BHF solution is used, but the etching mask 6 may be left if there is no particular problem.

その後に、図5(d)(e)に示すように、半導体基板1をエキスパンドテープ7にマウントし、レーザ光8を各分離線4に沿って、かつ、半導体基板1の内部に焦点をあわせて照射して、半導体基板1の内部に改質領域9を形成する。このとき、レーザ光8は、基板厚み方向に焦点を移動させつつ溝3の長手方向に沿って走査して、改質領域9から発生するマイクロクラックが溝3に進展するようにする。   After that, as shown in FIGS. 5D and 5E, the semiconductor substrate 1 is mounted on the expanded tape 7, and the laser beam 8 is focused along each separation line 4 and inside the semiconductor substrate 1. Then, a modified region 9 is formed inside the semiconductor substrate 1. At this time, the laser beam 8 is scanned along the longitudinal direction of the groove 3 while moving the focal point in the substrate thickness direction so that the microcracks generated from the modified region 9 propagate into the groove 3.

最後に、図5(f)に示すように、溝3および改質領域9が形成された半導体基板1に外力Fを加えることにより、つまりエキスパンドテープ7を伸張させる外力Fを加えることにより、各分離線4に沿って形成した改質領域9を起点としたクラック10を発生させて半導体基板1を分割し、個々の半導体装置11を得る。上述のマイクロクラックが外力Fに先立って溝3まで進展していれば、外力Fを低減させて、より小エネルギーでの加工が可能になる。   Finally, as shown in FIG. 5 (f), by applying an external force F to the semiconductor substrate 1 in which the groove 3 and the modified region 9 are formed, that is, by applying an external force F that expands the expanded tape 7, A crack 10 starting from the modified region 9 formed along the separation line 4 is generated to divide the semiconductor substrate 1 to obtain individual semiconductor devices 11. If the above-mentioned microcracks have advanced to the groove 3 prior to the external force F, the external force F can be reduced and processing with smaller energy becomes possible.

なお、半導体基板1が厚い場合には、図6(a)(b)に示すように、改質領域9が基板厚み方向に並ぶようにレーザ光8の走査を複数回行うことにより、分割を容易にすることができる。レーザ光8を走査する回数は、溝3の形成部分について、溝3の非形成部分よりも少なくしても、分割が可能である。   When the semiconductor substrate 1 is thick, as shown in FIGS. 6A and 6B, the laser beam 8 is scanned a plurality of times so that the modified regions 9 are aligned in the substrate thickness direction, thereby dividing the substrate. Can be easily. The laser beam 8 can be divided even if the number of times of scanning with the laser beam 8 is less than the portion where the groove 3 is not formed compared to the portion where the groove 3 is not formed.

図6(a)は、溝3の形成部分を示しており、レーザ光8の走査回数を2回として改質領域9a,9bを形成している。図6(b)は、溝3の非形成部分を示しており、レーザ光8の走査回数を3回として改質領域9a,9b,9cを形成している。   FIG. 6A shows a portion where the groove 3 is formed, and the modified regions 9a and 9b are formed by setting the number of scans of the laser light 8 twice. FIG. 6B shows a non-formed portion of the groove 3, and the modified regions 9 a, 9 b, 9 c are formed with the number of scans of the laser light 8 being three.

以上の半導体基板1の構成および半導体装置11の製造方法によれば、次のような効果が得られる。
コーナ部15に対応する部分以外には直線状に連続する溝3を形成するので、直進性に優れた分割を安定して容易に行うことが可能となる。分割のための起点となる改質領域9をレーザ光8により形成する際も、溝3の形成部分でのレーザ光8の走査回数を、溝3の非形成部分でのレーザ光8の走査回数よりも少なくすることができ、加工タクトを短くすることができる。
According to the configuration of the semiconductor substrate 1 and the manufacturing method of the semiconductor device 11 described above, the following effects can be obtained.
Since the groove 3 that is linearly continuous is formed in a portion other than the portion corresponding to the corner portion 15, it is possible to stably and easily perform division with excellent straightness. Even when the modified region 9 serving as a starting point for the division is formed by the laser beam 8, the number of scans of the laser beam 8 in the portion where the groove 3 is formed is equal to the number of scans of the laser beam 8 in the portion where the groove 3 is not formed. And the machining tact time can be shortened.

一方で、レーザ光8により改質領域9を形成することでクラックの形成が容易になるため、溝3は、例えばエッチングの制御が極めて難しいV溝形状でなくてよく、極めて容易に安定したエッチングが可能である。コーナ部15に対応する部分(分離線4の交差部分)には溝3を形成しないので、この部分にも溝を形成する場合のようなエッチング時の異常侵食は起こらない。   On the other hand, since the formation of the modified region 9 by the laser beam 8 facilitates the formation of cracks, the groove 3 does not have to have a V-groove shape, for example, which is extremely difficult to control the etching. Is possible. Since the groove 3 is not formed in the portion corresponding to the corner portion 15 (intersection portion of the separation line 4), the abnormal erosion at the time of etching as in the case where the groove is formed also in this portion does not occur.

このような溝3と改質領域9の双方を形成しているため、エキスパンドなどによりクラックを形成する時も、溝幅分の幅範囲があるため、溝3を形成しない場合と比較して、容易に直進性に優れた分割を行うことができる。   Since both the groove 3 and the modified region 9 are formed, even when a crack is formed by expanding or the like, there is a width range for the groove width, so compared to the case where the groove 3 is not formed, Division with excellent straightness can be easily performed.

溝3の形成を、凹部5を形成する異方性エッチング工程と同時に行えば、特に工程の増加がなく、コストアップやリードタイムの増加を回避できる。
図7は、半導体基板1から分割された半導体装置11を示す。半導体基板1′に半導体素子2と凹部5とが形成されるとともに、半導体素子2に背反する基板裏面のコーナ部を除いた各辺に、各辺に沿った切り欠き部(窪み部)12を有している。この切り欠き部12は、上述の溝3が長手方向に分断されたものである。
If the groove 3 is formed simultaneously with the anisotropic etching step for forming the recess 5, there is no particular increase in the number of steps, and an increase in cost and an increase in lead time can be avoided.
FIG. 7 shows the semiconductor device 11 divided from the semiconductor substrate 1. A semiconductor element 2 and a recess 5 are formed in the semiconductor substrate 1 ′, and a notch (dent) 12 along each side is formed on each side excluding the corner portion on the back side of the substrate opposite to the semiconductor element 2. Have. The notch 12 is obtained by dividing the groove 3 in the longitudinal direction.

一般に半導体装置は平面視して四角形状をしており、細長い四角形状であると長辺側から折れやすいが、稀に短辺側から折れる場合もある。折れる際の起点は、エッジ部にできたクラックである。この点において、本実施形態の半導体装置11は、エッジ部分に切り欠き部12を有しているため、言い換えると本来のエッジ部よりも上方および内側にエッジ部が存在するため、折れの起点となるクラックは発生しにくい。このため半導体装置11は、エッジ部分のクラック、チッピングが抑制され、抗折強度が飛躍的に向上し、機械的強度の優れたものとなる。   In general, a semiconductor device has a quadrangular shape in plan view, and if it is an elongated quadrangular shape, it is likely to be broken from the long side, but it is rarely broken from the short side. The starting point at the time of bending is a crack formed in the edge portion. In this respect, since the semiconductor device 11 of the present embodiment has the notch portion 12 at the edge portion, in other words, the edge portion exists above and inside the original edge portion, the folding start point Cracks are less likely to occur. For this reason, in the semiconductor device 11, cracks and chipping at the edge portion are suppressed, the bending strength is dramatically improved, and the mechanical strength is excellent.

図8(a)(b)は、半導体装置11を実装基板13に実装した状態を示す。半導体装置11と実装基板13とは一般に行われているようにダイボンド材14で接着されている。   8A and 8B show a state in which the semiconductor device 11 is mounted on the mounting substrate 13. The semiconductor device 11 and the mounting substrate 13 are bonded with a die bond material 14 as is generally done.

接着の際には、半導体装置11の側面へのダイボンド材14の這い上がりを制御するために、ダイボンド材14の塗布量を厳しく制御することが要求されるのであるが、この半導体装置11にはエッジ部分に切り欠き部12があるため、切り欠き部12での表面張力によってダイボンド材14の這い上がりは抑制されることになり、切り欠き部12がない場合に比べて極めて容易に管理が可能である。   At the time of bonding, in order to control the creeping of the die bond material 14 on the side surface of the semiconductor device 11, it is required to strictly control the coating amount of the die bond material 14. Since there is a notch 12 at the edge portion, the surface tension at the notch 12 suppresses the creeping of the die bond material 14 and can be managed much more easily than when there is no notch 12. It is.

一方、この切り欠き部12は半導体装置11のコーナ部15にはないため、半導体装置11の裏面の実質上の面積を減少させることはなく、むしろ、切り欠き部12の存在によってダイボンド面積が増大でき、半導体装置11と実装基板13とのダイボンド接着力が増大できる。また切り欠き部12が半導体装置11のコーナ部15にはないことから、半導体装置11の厚みを従来通り検出でき、半導体装置11の搭載高さばらつき精度は従来通りに変化なく制御できる。   On the other hand, since the notch 12 is not present in the corner 15 of the semiconductor device 11, the substantial area of the back surface of the semiconductor device 11 is not reduced, but rather the die bond area is increased by the presence of the notch 12. In addition, the bond strength between the semiconductor device 11 and the mounting substrate 13 can be increased. Further, since the notch 12 is not provided in the corner 15 of the semiconductor device 11, the thickness of the semiconductor device 11 can be detected as usual, and the mounting height variation accuracy of the semiconductor device 11 can be controlled without change as usual.

以上の実施の形態では、半導体基板1および半導体装置11にダイアフラム構造を形成したが、ダイアフラム構造でなくても勿論構わない。半導体基板1も、シリコン基板のほか化合物半導体基板などであってもよい。   In the above embodiment, the diaphragm structure is formed in the semiconductor substrate 1 and the semiconductor device 11, but it is needless to say that the diaphragm structure is not necessary. The semiconductor substrate 1 may also be a compound semiconductor substrate in addition to a silicon substrate.

たとえば、半導体装置11として加速度センサを製造する場合は、図9(a)(b)に示したように、半導体基板1の上面に凹部5´を形成し、その開口部に半導体素子2を設置する梁構造を採用し、半導体基板1の下面に溝3を形成する。この後の工程、溝3による効果は上記と同様である。   For example, when an acceleration sensor is manufactured as the semiconductor device 11, as shown in FIGS. 9A and 9B, the recess 5 ′ is formed on the upper surface of the semiconductor substrate 1, and the semiconductor element 2 is installed in the opening. The groove 3 is formed on the lower surface of the semiconductor substrate 1. The effects of the subsequent steps and the grooves 3 are the same as described above.

本発明は、複数の半導体素子を形成した半導体基板を各半導体素子に対応する半導体装置に分割する際に、加工コストの増加や加工品質の低下を伴うことなく、加工タクトを向上させることができるものであり、特にダイアフラム構造を有するMEMSセンサ等の製造に有用である。   According to the present invention, when a semiconductor substrate on which a plurality of semiconductor elements are formed is divided into semiconductor devices corresponding to the respective semiconductor elements, the processing tact can be improved without increasing the processing cost and reducing the processing quality. In particular, it is useful for manufacturing a MEMS sensor or the like having a diaphragm structure.

本発明の一実施形態の半導体基板の平面図The top view of the semiconductor substrate of one embodiment of the present invention 同半導体基板の一部を拡大して示す平面図The top view which expands and shows a part of the semiconductor substrate 同半導体基板の図2におけるA−A’断面図A-A 'sectional view of the semiconductor substrate in FIG. 同半導体基板の図2におけるB−B’断面図B-B 'sectional view of the semiconductor substrate in FIG. 本発明の一実施形態の半導体装置の製造方法を示す工程断面図Sectional drawing which shows the manufacturing method of the semiconductor device of one Embodiment of this invention 同半導体装置の製造方法の一部を詳細に示す断面図Sectional drawing which shows a part of manufacturing method of the same semiconductor device in detail 同半導体装置の平面図および断面図Plan view and sectional view of the semiconductor device 同半導体装置を半導体基板に実装した状態を示す断面図Sectional drawing which shows the state which mounted the semiconductor device in the semiconductor substrate 本発明の他の実施形態の半導体装置の製造方法を示す工程断面図Sectional drawing which shows the manufacturing method of the semiconductor device of other embodiment of this invention 従来の半導体基板とその分割方法を示す平面図および断面図Plan view and sectional view showing a conventional semiconductor substrate and its dividing method

符号の説明Explanation of symbols

1 半導体基板
2 半導体素子
3 溝
4 分離線
5 凹部
6 エッチングマスク
7 エキスパンドテープ
8 レーザ光
9,9a,9b,9c 改質領域
10 クラック
11 半導体装置
12 凹部
13 実装基板
14 ダイボンド材
15 コーナ部
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Semiconductor element 3 Groove 4 Separation line 5 Concave part 6 Etching mask 7 Expanding tape 8 Laser beam 9, 9a, 9b, 9c Modified area 10 Crack 11 Semiconductor device 12 Concave part 13 Mounting board 14 Die bond material 15 Corner part

Claims (7)

機能要素が構築された複数の半導体素子が桝目状に形成され、前記複数の半導体素子を個々に分離している縦方向および横方向の分離線上に、各半導体素子のコーナ部に対応する部分を除いて連続する溝が形成されていることを特徴とする半導体基板。   A plurality of semiconductor elements in which functional elements are constructed are formed in a grid shape, and a portion corresponding to a corner portion of each semiconductor element is formed on a vertical and horizontal separation line separating the plurality of semiconductor elements individually. A semiconductor substrate, wherein a continuous groove is formed except for. 各半導体素子の背面側に凹部を備えるダイアフラム構造を有することを特徴とする請求項1記載の半導体基板。   2. The semiconductor substrate according to claim 1, wherein the semiconductor substrate has a diaphragm structure provided with a recess on the back side of each semiconductor element. 機能要素が構築された複数の半導体素子が桝目状に形成された半導体基板を半導体素子ごとに分割して半導体装置を製造する方法であって、前記複数の半導体素子を個々に分離している縦方向および横方向の分離線上に、各半導体素子のコーナ部に対応する部分を除いて連続する溝を異方性エッチングにより形成する工程と、前記溝が形成された各分離線に沿って且つ基板内部に焦点をあわせてレーザ光を照射して前記基板内部に改質領域を形成する工程と、前記溝および改質領域が形成された半導体基板に外力を加えて当該半導体基板を各分離線に沿って分割して個々の半導体装置を形成する工程とを有することを特徴とする半導体装置の製造方法。   A method of manufacturing a semiconductor device by dividing a semiconductor substrate on which a plurality of semiconductor elements each having a functional element are formed in a grid shape, and separating the plurality of semiconductor elements individually. Forming a continuous groove by anisotropic etching, excluding a portion corresponding to a corner portion of each semiconductor element, on a separation line in each direction and a lateral direction, and along each separation line in which the groove is formed and on a substrate A step of forming a modified region inside the substrate by irradiating a laser beam with a focus on the inside, and applying an external force to the semiconductor substrate on which the groove and the modified region are formed, and applying the semiconductor substrate to each separation line And a step of forming individual semiconductor devices by dividing the semiconductor device. 改質領域を形成する工程において、溝形成部分に対するレーザ光走査回数が溝非形成部分に対するレーザ光走査回数よりも少ないことを特徴とする請求項3記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein, in the step of forming the modified region, the number of times of laser beam scanning with respect to the groove forming portion is smaller than the number of times of laser light scanning with respect to the non-groove forming portion. ダイアフラム構造を構成する凹部を各半導体素子の背面側に異方性エッチングにより形成する工程を有しており、溝を形成する工程は、前記凹部を形成する工程と同時に行うことを特徴とする請求項3または請求項4のいずれかに記載の半導体装置の製造方法。   A step of forming a recess constituting the diaphragm structure on the back side of each semiconductor element by anisotropic etching, wherein the step of forming a groove is performed simultaneously with the step of forming the recess. A method for manufacturing a semiconductor device according to claim 3. 請求項3記載の方法により製造された半導体装置であって、半導体素子に背反する基板裏面の各辺に、コーナ部を除いて連続する切り欠き部を有することを特徴とする半導体装置。   4. A semiconductor device manufactured by the method according to claim 3, wherein each side of the back surface of the substrate opposite to the semiconductor element has a notch portion that is continuous except for a corner portion. 半導体素子の背面側に凹部を備えるダイアフラム構造を有していることを特徴とする請求項6記載の半導体装置。   7. The semiconductor device according to claim 6, wherein the semiconductor device has a diaphragm structure provided with a recess on the back side of the semiconductor element.
JP2008046971A 2008-02-28 2008-02-28 Semiconductor substrate, semiconductor device, and manufacturing method thereof Pending JP2009206291A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008046971A JP2009206291A (en) 2008-02-28 2008-02-28 Semiconductor substrate, semiconductor device, and manufacturing method thereof
CNA2008101665134A CN101521208A (en) 2008-02-28 2008-10-09 Semiconductor substrate, semiconductor device and method of manufacturing the same
US12/391,671 US7859084B2 (en) 2008-02-28 2009-02-24 Semiconductor substrate
US12/926,772 US20110108957A1 (en) 2008-02-28 2010-12-08 Semiconductor substrate, semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008046971A JP2009206291A (en) 2008-02-28 2008-02-28 Semiconductor substrate, semiconductor device, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2009206291A true JP2009206291A (en) 2009-09-10

Family

ID=41081698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008046971A Pending JP2009206291A (en) 2008-02-28 2008-02-28 Semiconductor substrate, semiconductor device, and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP2009206291A (en)
CN (1) CN101521208A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186729A (en) * 2011-03-07 2012-09-27 Seiko Instruments Inc Wafer and manufacturing method of package product
JP2016018869A (en) * 2014-07-08 2016-02-01 株式会社ディスコ Processing method for wafer
JP2016534008A (en) * 2013-08-07 2016-11-04 トルンプフ レーザー− ウント ジュステームテヒニク ゲゼルシャフト ミット ベシュレンクテル ハフツングTRUMPF Laser− und Systemtechnik GmbH Method for processing a plate-like workpiece having a transparent, glassy, vitreous, ceramic and / or crystalline layer, as well as a separating device for such a workpiece, and from such a workpiece Product

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357996B2 (en) * 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
JP5939752B2 (en) * 2011-09-01 2016-06-22 株式会社ディスコ Wafer dividing method
CN104787718A (en) * 2015-01-15 2015-07-22 深圳市盛喜路科技有限公司 A separating method of an MEMS device
CN105880844A (en) * 2016-05-23 2016-08-24 深圳市大德激光技术有限公司 Laser cutting method capable of solving anisotropism
CN109205552A (en) * 2017-07-07 2019-01-15 中国科学院过程工程研究所 A method of back corrosion cutting MEMS silicon wafer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS603182A (en) * 1983-06-21 1985-01-09 Mitsubishi Electric Corp Manufacture of semiconductor laser element
JP2007305810A (en) * 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd Semiconductor substrate, semiconductor device, and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS603182A (en) * 1983-06-21 1985-01-09 Mitsubishi Electric Corp Manufacture of semiconductor laser element
JP2007305810A (en) * 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd Semiconductor substrate, semiconductor device, and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186729A (en) * 2011-03-07 2012-09-27 Seiko Instruments Inc Wafer and manufacturing method of package product
JP2016534008A (en) * 2013-08-07 2016-11-04 トルンプフ レーザー− ウント ジュステームテヒニク ゲゼルシャフト ミット ベシュレンクテル ハフツングTRUMPF Laser− und Systemtechnik GmbH Method for processing a plate-like workpiece having a transparent, glassy, vitreous, ceramic and / or crystalline layer, as well as a separating device for such a workpiece, and from such a workpiece Product
US10941069B2 (en) 2013-08-07 2021-03-09 Trumpf Laser- Und Systemtechnik Gmbh Processing a plate-like workpiece having a transparent, glass, glass-like, ceramic and/or crystalline layer
JP2016018869A (en) * 2014-07-08 2016-02-01 株式会社ディスコ Processing method for wafer

Also Published As

Publication number Publication date
CN101521208A (en) 2009-09-02

Similar Documents

Publication Publication Date Title
JP4372115B2 (en) Semiconductor device manufacturing method and semiconductor module manufacturing method
US7859084B2 (en) Semiconductor substrate
JP2009206291A (en) Semiconductor substrate, semiconductor device, and manufacturing method thereof
KR100791528B1 (en) Method of machining substrate and method of manufacturing element
JP2009124077A (en) Semiconductor chip and its production process
JP4915440B2 (en) Manufacturing method of semiconductor device
JP2006286727A (en) Semiconductor wafer provided with plurality of semiconductor devices and its dicing method
US8466042B2 (en) Method for manufacturing separated micromechanical components situated on a silicon substrate and components manufactured therefrom
JP2010003817A (en) Laser dicing method, and laser dicing device
JP2007165850A (en) Wafer, and dividing method thereof
JP5263261B2 (en) Manufacturing method of semiconductor device
US8703517B2 (en) Method of Manufacturing a Semiconductor Device Including Removing a Reformed Layer
JP2023031298A (en) Fabrication of mems structures from fused silica for inertial sensors
JP2018041084A (en) Method for manufacturing micro mechanical device having inclined optical window and micro mechanical device corresponding thereto
JP2009206292A (en) Semiconductor substrate, and manufacturing method of semiconductor device
US10373855B2 (en) Method for processing a wafer and method for processing a carrier
JP5136431B2 (en) Manufacturing method of semiconductor device
JP2010109230A (en) Semiconductor wafer and method of separating the same
JP2006196588A (en) Method of manufacturing micro-machine and electrostatic capacity type sensor
CN215249543U (en) Chip structure and device
CN216863642U (en) MEMS wafer
JP5212506B2 (en) Manufacturing method of semiconductor device
US20240258171A1 (en) Method for laser-based singulating of microchips on structured substrates
US11939216B2 (en) Method with stealth dicing process for fabricating MEMS semiconductor chips
JP2009188428A (en) Semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20101119

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20120726

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20120807

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204