JP2009198634A - Liquid crystal display device and method for manufacturing the same - Google Patents

Liquid crystal display device and method for manufacturing the same Download PDF

Info

Publication number
JP2009198634A
JP2009198634A JP2008038336A JP2008038336A JP2009198634A JP 2009198634 A JP2009198634 A JP 2009198634A JP 2008038336 A JP2008038336 A JP 2008038336A JP 2008038336 A JP2008038336 A JP 2008038336A JP 2009198634 A JP2009198634 A JP 2009198634A
Authority
JP
Japan
Prior art keywords
layer
liquid crystal
display device
crystal display
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008038336A
Other languages
Japanese (ja)
Other versions
JP5303155B2 (en
Inventor
Takaaki Suzuki
孝明 鈴木
Takuya Takahashi
卓也 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2008038336A priority Critical patent/JP5303155B2/en
Publication of JP2009198634A publication Critical patent/JP2009198634A/en
Application granted granted Critical
Publication of JP5303155B2 publication Critical patent/JP5303155B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device equipped with copper wiring lines of low resistance that sufficiently secure adhesiveness with a glass substrate or a substrate having a base such as a transparent conductive film or the like mainly comprising indium. <P>SOLUTION: A signal wiring line is formed of a layered film having a first layer 2B as a lower layer and a second layer 2C as an upper layer on a glass substrate 1 or on a transparent conductive film 2A mainly comprising indium formed on the glass substrate 1. The first layer 2B consists of a copper layer having a porous structure and is formed by using a rare gas and oxygen or nitrogen gas. Then there is formed a pure copper layer being the second layer 2C by using only a rare gas. The copper wiring line of low resistance excellent in adhesiveness is formed on the substrate or on the transparent conductive film 2A mainly comprising indium. By using the same target for both of the first layer 2B and the second layer 2C, productivity can be improved. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、薄膜トランジスタによって駆動するアクティブマトリクス型の液晶表示装置及びその製造方法に関する。   The present invention relates to an active matrix liquid crystal display device driven by a thin film transistor and a manufacturing method thereof.

薄型、軽量、かつ高精細表示を可能とする画像表示装置として、薄膜トランジスタ駆動方式の液晶表示装置(TFT−LCD)の市場が拡大している。近年TFT−LCDの画面サイズの大型化、高精細化、高速駆動化に伴い配線材料の低抵抗化が進んでいる。また、低価格化に対応するために生産コストを抑制することが強く求められている。   As an image display device that is thin, lightweight, and capable of high-definition display, the market for thin film transistor driving liquid crystal display devices (TFT-LCDs) is expanding. In recent years, the resistance of wiring materials has been reduced as the screen size of TFT-LCDs has increased in size, definition, and driving speed. In addition, there is a strong demand to reduce production costs in order to cope with lower prices.

低抵抗化に伴い配線材料は、クロムやモリブデンからアルミニウムへと移り変わり、キャップ層やバリア層にモリブデンやモリブデン合金を用いたモリブデン/アルミニウム/モリブデン積層構造が現在では主流となっている。しかし、純アルミニウムの抵抗率は約3μΩcmが下限である。そこで、アルミニウムよりも更に低抵抗な材料として銅が挙げられる。しかしながら、銅を配線として用いた場合の問題点の一つとして、下地との密着性が弱いことが考えられる。この問題点を解決するために銅配線と下地基板との間に金属層を配置する配線構造及びその製造方法が特許文献1、非特許文献1で提案されている。   As the resistance decreases, the wiring material changes from chromium or molybdenum to aluminum, and a molybdenum / aluminum / molybdenum laminated structure using molybdenum or a molybdenum alloy for the cap layer or barrier layer is now the mainstream. However, the lower limit of the resistivity of pure aluminum is about 3 μΩcm. Thus, copper is an example of a material having a lower resistance than aluminum. However, as one of the problems when copper is used as the wiring, it can be considered that the adhesion to the base is weak. In order to solve this problem, Patent Document 1 and Non-Patent Document 1 propose a wiring structure in which a metal layer is disposed between a copper wiring and a base substrate and a manufacturing method thereof.

特許文献1では、銅配線と下地基板との間にタングステン、ネオジム、ニオブを含む合金可能な金属グループの中から選択された一種類を添加したモリブデン合金層を配置し、銅配線の密着性確保及びエッチング後の加工形状の改善を図っている。また、非特許文献1では、銅配線と下地材との間に銅合金を配置し密着性を確保する配線構造を提供されている。
特開2004−163901号公報 SID 06 DIGEST p.1181
In Patent Document 1, a molybdenum alloy layer added with one selected from an alloyable metal group including tungsten, neodymium, and niobium is disposed between a copper wiring and a base substrate to ensure adhesion of the copper wiring. In addition, the processed shape after etching is improved. Further, Non-Patent Document 1 provides a wiring structure in which a copper alloy is disposed between a copper wiring and a base material to ensure adhesion.
JP 2004-163901 A SID 06 DIGEST p.1181

特許文献1では、モリブデン合金を、非特許文献1では銅合金を密着性確保のために主配線の銅と下地基板との間にそれぞれ配置しているが、モリブデン合金及び銅合金は銅に比べ非常に高価である。また、これらの金属層は、その上に設けられる主配線材料の材料とは異なるため、それらの層を成膜するための複数のターゲットが必要となる。従って、ターゲット数増加に伴う材料費の上昇、プロセス数の増加を招き、生産性の点で不利である。また、ターゲット数増加に伴いスパッタリング装置の大型化なども懸念され、設備投資の増大も必要となる。   In Patent Document 1, a molybdenum alloy is arranged between the main wiring copper and the base substrate in order to ensure adhesion, while in Non-Patent Document 1, a copper alloy is arranged between the copper and the base substrate, respectively. It is very expensive. Further, since these metal layers are different from the material of the main wiring material provided thereon, a plurality of targets for forming these layers is required. Therefore, the material cost increases with the increase in the number of targets and the number of processes increases, which is disadvantageous in terms of productivity. In addition, there is a concern about an increase in the size of the sputtering apparatus with an increase in the number of targets, and an increase in capital investment is required.

そこで、本発明では、ガラス基板や透明導電膜などを形成した下地基板との密着性と生産性とを両立させる液晶表示装置及びその製造方法を提供するものである。   In view of this, the present invention provides a liquid crystal display device and a method for manufacturing the liquid crystal display device that achieves both adhesion and productivity with a base substrate on which a glass substrate, a transparent conductive film, and the like are formed.

本発明は、上記問題を解決するために、本発明の液晶表示装置は、一対の基板に挟持された液晶層と、一対の基板の一方の基板上に形成される複数の走査信号線と映像信号線との交点付近に対応する画素領域に形成された薄膜トランジスタと、薄膜トランジスタに接続された画素電極とを有する。上記走査信号線は、ガラス基板や基板上に、または下地膜として形成されたインジウム酸化物(ITO)等の透明導電薄膜上に形成された第一層の金属層と、第一層上に形成された第二層の金属層とを有する。そして、第一層は粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造を有する銅膜であり、第二層は純銅膜とした構成とする。   In order to solve the above-described problem, the liquid crystal display device of the present invention includes a liquid crystal layer sandwiched between a pair of substrates, a plurality of scanning signal lines and an image formed on one of the pair of substrates. It has a thin film transistor formed in a pixel region corresponding to the vicinity of the intersection with the signal line, and a pixel electrode connected to the thin film transistor. The scanning signal lines are formed on a first metal layer and a first metal layer formed on a glass substrate or a transparent conductive thin film such as indium oxide (ITO) formed as a base film. And a second metal layer. The first layer is a copper film having a porous structure composed of crystal grains and voids not exceeding a particle size of 100 nm, and the second layer is configured as a pure copper film.

銅配線とガラス基板、あるいは透明導電膜等を下地として形成した基板との密着性に優れた低抵抗銅配線の提供と、生産性の向上とコスト低減とを図った液晶表示装置を提供できる。   It is possible to provide a low-resistance copper wiring excellent in adhesion between a copper wiring and a glass substrate, or a substrate formed with a transparent conductive film or the like as a base, and a liquid crystal display device in which productivity is improved and cost is reduced.

以下、本発明の実施の形態を詳細に説明する。なお、本発明の説明において、純銅とは、3N(純度:99.5%)以上の銅を示す。従って、通常スパッタリング成膜に用いられるターゲットを作製するために必要な不純物が0.5%含まれていても低抵抗な銅配線を形成することが可能である。   Hereinafter, embodiments of the present invention will be described in detail. In the description of the present invention, pure copper refers to copper of 3N (purity: 99.5%) or more. Therefore, a low-resistance copper wiring can be formed even if 0.5% of impurities necessary for producing a target usually used for sputtering film formation is included.

本発明の第一層は粒径100nm以下(100nmを超えない)の結晶粒と微細な空隙から構成されるポーラスな構造を有する銅である。ポーラスな構造を有する最も優れた特徴は、応力を緩和する効果である。   The first layer of the present invention is copper having a porous structure composed of crystal grains having a grain size of 100 nm or less (not exceeding 100 nm) and fine voids. The most excellent feature having a porous structure is the effect of relieving stress.

ポーラスな構造を有する銅層、純銅層のそれぞれの単層膜を作製して膜応力の温度曲線を測定しその直線部分(弾性変形領域)の傾きを求め比較した結果、純銅薄膜の傾きに対して、ポーラスな構造を有する銅薄膜の方が緩やかな傾きであった。傾きが緩やか(小さい)であることは、ヤング率が小さいことを示している。ヤング率が小さいことは銅薄膜と下地との界面に掛かるせん断応力を緩和する働きがある。   As a result of producing a single layer film of each of a copper layer having a porous structure and a pure copper layer, measuring the temperature curve of the film stress, and determining and comparing the slope of the linear portion (elastic deformation region), Thus, the copper thin film having a porous structure had a gentler inclination. A gentle (small) slope indicates that the Young's modulus is small. A small Young's modulus has a function of relaxing the shear stress applied to the interface between the copper thin film and the base.

このようなポーラスな構造は、成膜時のスパッタガスを希ガスと酸素あるいは窒素ガスの混合ガスとすることで形成が可能である。希ガスの他に酸素あるいは窒素ガスを混合することで、スパッタされた銅原子が膜表面に到達した後に起こる表面拡散が阻害されるため、前記の様なポーラスなモフォロジになると考えられる。その結果、前記ポーラスな構造を有する第一層は酸素または窒素を含有する膜である。このようなモフォロジを有することで、下地と膜との界面に作用するせん断応力を緩和できる。すなわちクッション的な働きをする。
Such a porous structure can be formed by using a mixed gas of a rare gas and oxygen or nitrogen gas as a sputtering gas during film formation. By mixing oxygen or nitrogen gas in addition to the rare gas, the surface diffusion that occurs after the sputtered copper atoms reach the film surface is inhibited, so it is considered that the porous morphology is as described above. As a result, the first layer having the porous structure is a film containing oxygen or nitrogen. By having such a morphology, the shear stress acting on the interface between the base and the film can be relaxed. That is, it works like a cushion.

従って、本発明の特徴であるポーラスな構造を有する銅を、純銅とガラス基板や透明導電膜等を下地膜として形成した基板との間に配置することで、界面への負担が軽減し、その結果密着性を向上させることが可能となる。また、前記ポーラスな構造を有する銅薄膜のシート抵抗を評価した結果、8μΩcmオーダーの導電性を示すことからCuO等の酸化物としてではなく、酸素或いは窒素を含有する膜である。更に、ポーラスな構造を有する銅層を配置する効果として、裏面の反射率を低く抑える効果がある。ポーラスな構造を有する銅層は、裏面より目視観察すると、通常の純銅に比べて光沢が低く、その反射率を測定すると、ポーラスな構造を有する銅層を配置した試料の方が小さいという結果が得られた。 Therefore, by placing copper having a porous structure, which is a feature of the present invention, between pure copper and a substrate formed with a glass substrate, a transparent conductive film or the like as a base film, the burden on the interface is reduced. As a result, the adhesion can be improved. In addition, as a result of evaluating the sheet resistance of the copper thin film having the porous structure, the film shows conductivity of the order of 8 μΩcm. Therefore, it is a film containing oxygen or nitrogen rather than an oxide such as CuO. Furthermore, as an effect of disposing a copper layer having a porous structure, there is an effect of keeping the reflectance of the back surface low. When the copper layer having a porous structure is visually observed from the back surface, the gloss is lower than that of normal pure copper, and when the reflectance is measured, the result is that the sample in which the copper layer having the porous structure is arranged is smaller. Obtained.

実施の形態1Embodiment 1

図1〜図6により、本発明の実施の形態1を説明する。図1は、本発明に係る液晶表示装置の一実施形態を示す断面図である。図2は、本発明のアクティブマトリックス基板の製造方法の一工程を示す図である。図3は、本発明のアクティブマトリックス基板の製造方法の一工程を示す図である。図4は、本発明のアクティブマトリックス基板の製造方法の一工程を示す図である。図5は、本発明のアクティブマトリックス基板の製造方法の一工程を示す図である。図6は、本発明のアクティブマトリックス基板の製造方法の一工程を示す図である。   A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing an embodiment of a liquid crystal display device according to the present invention. FIG. 2 is a diagram showing one process of the manufacturing method of the active matrix substrate of the present invention. FIG. 3 is a diagram showing one process of the manufacturing method of the active matrix substrate of the present invention. FIG. 4 is a diagram showing one process of the manufacturing method of the active matrix substrate of the present invention. FIG. 5 is a diagram showing one process of the manufacturing method of the active matrix substrate of the present invention. FIG. 6 is a diagram showing one process of the manufacturing method of the active matrix substrate of the present invention.

図1において、この液晶表示装置は、所謂、IPS(n−lane−witching)方式であり、第一の基板であるアクティブマトリクス基板1と第二の基板であるカラーフィルタ基板14の間に液晶13を封止して構成される。アクティブマトリクス基板1の主面には走査信号線2、共通信号線3、共通電極4、ゲート絶縁膜5、保護絶縁膜10、画素電極12が形成され、最上層に配向膜15が成膜されている。走査信号線2の上方には、半導体層6、コンタクト層7、ドレイン電極8、ソース電極9を有する薄膜トランジスタが形成されている。画素電極12とソース電極9はスルーホール11で接続されている。 In Figure 1, the liquid crystal display device is a so-called a IPS (I n- P lane- S witching ) scheme between the active matrix substrate 1 and the color filter substrate 14 is a second substrate which is a first substrate The liquid crystal 13 is sealed. A scanning signal line 2, a common signal line 3, a common electrode 4, a gate insulating film 5, a protective insulating film 10, and a pixel electrode 12 are formed on the main surface of the active matrix substrate 1, and an alignment film 15 is formed on the uppermost layer. ing. A thin film transistor having a semiconductor layer 6, a contact layer 7, a drain electrode 8, and a source electrode 9 is formed above the scanning signal line 2. The pixel electrode 12 and the source electrode 9 are connected through a through hole 11.

カラーフィルタ基板14の素面には、ブラックマトリクス16で隣接画素と区画されたカラーフィルタ17と、平坦化層18が形成され、最上層に配向膜15が成膜されている。そして、アクティブマトリクス基板1とカラーフィルタ基板14の各外面には、偏光板19が配置されている。アクティブマトリクス基板1とカラーフィルタ基板14は、共にガラスを公的とする透明基板である。   On the raw surface of the color filter substrate 14, a color filter 17 partitioned from adjacent pixels by a black matrix 16 and a planarization layer 18 are formed, and an alignment film 15 is formed as the uppermost layer. A polarizing plate 19 is disposed on each outer surface of the active matrix substrate 1 and the color filter substrate 14. Both the active matrix substrate 1 and the color filter substrate 14 are transparent substrates made of glass.

図1に示した液晶表示装置のアクティブマトリクス基板1側の製造方法を説明する図2から図6までの各図において、(a)は薄膜トランジスタ部分、(b)は工程の流れを示す。図2から図6までは各フォトリソグラフィ工程に対応して区分けしたもので、各図ともフォトリソグラフィ後の薄膜の加工が終わりフォトレジストを除去した段階を示している。ここで、フォトリソグラフィとは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでのレジストパタン形成の一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。   In each of FIGS. 2 to 6 for explaining a manufacturing method on the active matrix substrate 1 side of the liquid crystal display device shown in FIG. 1, (a) shows a thin film transistor portion, and (b) shows a process flow. 2 to 6 are divided according to each photolithography process, and each figure shows a stage where the processing of the thin film after photolithography is completed and the photoresist is removed. In this description, photolithography means a series of steps of resist pattern formation from application of a photoresist to selective exposure using a mask and development thereof, and repeated description is avoided. The following explanation is based on the divided steps.

図2により、第1フォトリソグラフィ工程を説明する。先ず、無アルカリガラスからなるアクティブマトリクス基板1上にITOからなる透明導電膜2Aを下地層としてスパッタリングにより成膜する。ここで、透明導電膜2Aは、インジウム亜鉛酸化物の他、インジウム錫亜鉛酸化物、亜鉛アルミニウム酸化物、亜鉛ガリウム酸化物であってもよい。その膜厚は10nm〜150nmの程度であり、約50nmが好適である。   The first photolithography process will be described with reference to FIG. First, a transparent conductive film 2A made of ITO is formed on an active matrix substrate 1 made of alkali-free glass by sputtering as a base layer. Here, in addition to indium zinc oxide, the transparent conductive film 2A may be indium tin zinc oxide, zinc aluminum oxide, or zinc gallium oxide. The film thickness is about 10 nm to 150 nm, and about 50 nm is preferable.

続いて、純銅ターゲットを用いて第一層の酸素を含有する銅膜2Bをスパッタリングにより50nm成膜する。成膜時の雰囲気は酸素ガスとアルゴンガスの混合ガスで、混合ガス中の酸素ガスの濃度は3.8%である。次に、同じターゲットで第二層の純銅膜2Cを連続成膜する。この時の成膜雰囲気はアルゴンガスである。膜厚は200nmとした。ただ第二層は、第一層に含有された量より少ない酸素が含有される場合がある。これは、第一層の形成では希ガスと酸素ガスの混合ガスをスパッタガスとし、第二層の形成は希ガスのみをスパッタガスとしている。第一層から第二層は連続で成膜するため、第一層の成膜後、酸素ガスを遮断しても第二層の成膜時に、酸素ガスが残留し僅かに第二層に取り込まれる可能性があるからである。以上の工程を図2(b)にS−1で示す。   Subsequently, a copper film 2B containing oxygen of the first layer is formed to a thickness of 50 nm by sputtering using a pure copper target. The atmosphere during film formation is a mixed gas of oxygen gas and argon gas, and the concentration of oxygen gas in the mixed gas is 3.8%. Next, a second layer of pure copper film 2C is continuously formed using the same target. The film forming atmosphere at this time is argon gas. The film thickness was 200 nm. However, the second layer may contain less oxygen than the amount contained in the first layer. This is because, in the formation of the first layer, a mixed gas of rare gas and oxygen gas is used as the sputtering gas, and in the formation of the second layer, only the rare gas is used as the sputtering gas. Since the first layer to the second layer are formed continuously, even after the first layer is formed, the oxygen gas remains and is slightly taken into the second layer even when the oxygen gas is shut off. Because there is a possibility that. The above process is shown by S-1 in FIG.

なお、第一層2Bに含有する元素は、酸素の他、窒素を選ぶことができる。また、銅に金属元素を添加した合金を用いても良い。例えば金属元素としては、バリウム、ストロンチウム、カルシウム、鉛、ビスマス、アルミニウム、ベリリウム、クロム、ガリウム、ハフニウム、リチウム、マグネシウム、マンガン、ニオブ、チタン、バナジウム、ジルコニウムから選ぶこともできる。   In addition, as the element contained in the first layer 2B, nitrogen can be selected in addition to oxygen. Alternatively, an alloy in which a metal element is added to copper may be used. For example, the metal element can be selected from barium, strontium, calcium, lead, bismuth, aluminum, beryllium, chromium, gallium, hafnium, lithium, magnesium, manganese, niobium, titanium, vanadium, and zirconium.

次に、ハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する。ここで、走査信号線2、共通信号線3を形成する部分には露光せずレジストを厚く形成し、共通(透明)電極4を形成する部分はハーフ露光としてレジストを薄く形成する(S−2)。フォトリソグラフィの後、金属(以下、メタルとも言う)第一層2Bの酸素を含有する銅と第二層2Cの純銅の積層膜をエッチングし(S−3)、続いて透明導電膜をエッチングする(S−4)。ここで、ハーフ露光部のレジストをレジストアッシングにより除去し(S−5)、信号線金属(2B,2C)をエッチングする(S−6)。残留レジストを除去する(S−7)。以上の工程により、図2(a)に示した走査信号線2(ゲート電極、走査信号線端子を含む)、共通信号線3(共通信号線端子を含む)、共通(透明)電極4が形成される。   Next, a resist pattern is formed by photolithography using a half exposure mask. Here, a thick resist is formed on the portion where the scanning signal line 2 and the common signal line 3 are formed without exposure, and a thin resist is formed on the portion where the common (transparent) electrode 4 is formed as half exposure (S-2). ). After photolithography, the laminated film of copper containing oxygen in the metal (hereinafter also referred to as metal) first layer 2B and pure copper in the second layer 2C is etched (S-3), and then the transparent conductive film is etched. (S-4). Here, the resist at the half-exposure portion is removed by resist ashing (S-5), and the signal line metals (2B, 2C) are etched (S-6). Residual resist is removed (S-7). Through the above steps, the scanning signal line 2 (including the gate electrode and the scanning signal line terminal), the common signal line 3 (including the common signal line terminal), and the common (transparent) electrode 4 illustrated in FIG. Is done.

図3により、第2フォトリソグラフィ工程を説明する。先ず、図2(a)に示したアクティブマトリクス基板1上に、窒化シリコンからなるゲート絶縁膜5とアモルファスシリコンからなる半導体層6と、n+型アモルファスシリコンからなるコンタクト層7をプラズマ化学蒸着法で連続的に成膜する(S−8)。バイナリ露光マスクによるフォトリソグラフィの後(S−9)、コンタクト層7、半導体層6を選択的にエッチングし(S−10)、レジストを剥離すると(S−11)、いわゆる島状パタンが形成される。   The second photolithography process will be described with reference to FIG. First, a gate insulating film 5 made of silicon nitride, a semiconductor layer 6 made of amorphous silicon, and a contact layer 7 made of n + type amorphous silicon are formed on the active matrix substrate 1 shown in FIG. Films are continuously formed (S-8). After photolithography using a binary exposure mask (S-9), the contact layer 7 and the semiconductor layer 6 are selectively etched (S-10), and the resist is peeled off (S-11) to form a so-called island pattern. The

図4により第3フォトリソグラフィ工程を説明する。図3(a)に示したアクティブマトリクス基板1の上に、まず、映像信号線の金属膜をスパッタリングにより成膜する(S−12)。この膜厚は300nmとした。次に、バイナリ露光マスクによるフォトリソグラフィの後(S−13)、金属膜をエッチング除去し(S−14)、続いて、n+型アモルファスシリコン層をエッチング除去する(S−15)ことで、薄膜トランジスタのチャネルを分離し、レジストを剥離する(S−16)。以上の工程により、ドレイン電極8(映像信号線、映像信号線端子を含む)、及びソース電極9、コンタクト層7の島状パタンが形成される。   The third photolithography process will be described with reference to FIG. First, a metal film of a video signal line is formed on the active matrix substrate 1 shown in FIG. 3A by sputtering (S-12). This film thickness was 300 nm. Next, after photolithography using a binary exposure mask (S-13), the metal film is removed by etching (S-14), and then the n + type amorphous silicon layer is removed by etching (S-15), whereby the thin film transistor The channels are separated and the resist is peeled off (S-16). Through the above steps, the drain electrode 8 (including the video signal line and the video signal line terminal), the source electrode 9, and the island pattern of the contact layer 7 are formed.

次に、図5により第4フォトリソグラフィ工程を説明する。図4(a)に示したアクティブマトリクス基板1の上に、まず、窒化シリコンからなる保護絶縁膜10をプラズマ化学蒸着法で成膜する(S−17)。バイナリ露光マスクによるフォトリソグラフィの後(S−18)、ソース電極9上及び映像信号端子(図示せず)上の保護絶縁膜10にスルーホール11を開口し、同時に走査信号線端子(図示せず)上の保護絶縁膜10とゲート絶縁膜5にスルーホール11を開口し(S−19)レジストを剥離する(S−20)。   Next, the fourth photolithography process will be described with reference to FIG. First, a protective insulating film 10 made of silicon nitride is formed on the active matrix substrate 1 shown in FIG. 4A by plasma chemical vapor deposition (S-17). After photolithography using a binary exposure mask (S-18), a through hole 11 is opened in the protective insulating film 10 on the source electrode 9 and the video signal terminal (not shown), and at the same time, a scanning signal line terminal (not shown). ) A through hole 11 is opened in the protective insulating film 10 and the gate insulating film 5 (S-19), and the resist is peeled off (S-20).

図6により第5フォトリソグラフィ工程を説明する。図5(a)に示したアクティブマトリクス基板1の上に、インジウム錫酸化物(ITO)からなる透明導電膜をスパッタリングにより成膜する(S−21)。まず、バイナリ露光マスクによるフォトリソグラフィの後(S−22)、画素電極12.走査信号線端子(図示せず)、共通信号線端子(図示せず)、映像信号線端子(図示せず)のパタンをエッチング加工し(S−23)、レジストを剥離する(S−24)。以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。   The fifth photolithography process will be described with reference to FIG. A transparent conductive film made of indium tin oxide (ITO) is formed on the active matrix substrate 1 shown in FIG. 5A by sputtering (S-21). First, after photolithography using a binary exposure mask (S-22), the pixel electrode 12. The pattern of the scanning signal line terminal (not shown), the common signal line terminal (not shown), and the video signal line terminal (not shown) is etched (S-23), and the resist is peeled off (S-24). . The active matrix substrate of the liquid crystal display device is completed through the above steps.

実施の形態2Embodiment 2

次に、図7〜図11により、本発明の実施の形態2を説明する。この実施の形態2は、縦電界で液晶を駆動する液晶表示装置に本発明を適用したものである。先ず、図7(b)の第1フォトリソグラフィ工程において、無アルカリガラスからなるアクティブマトリクス基板1上に純銅ターゲットを用いて第一層の酸素を含有する銅膜をスパッタリングにより50nm成膜する。成膜時の雰囲気は酸素ガスとアルゴンガスの混合ガスで、混合ガス中の酸素ガスの濃度は3.8%である。次に、同じターゲットで第二層の純銅膜を連続成膜する(S−101)。この時の成膜雰囲気はアルゴンガスである。膜厚は200nmとした。   Next, a second embodiment of the present invention will be described with reference to FIGS. In the second embodiment, the present invention is applied to a liquid crystal display device in which liquid crystal is driven by a vertical electric field. First, in the first photolithography process of FIG. 7B, a copper film containing oxygen of the first layer is formed by sputtering on an active matrix substrate 1 made of alkali-free glass using a pure copper target by sputtering. The atmosphere during film formation is a mixed gas of oxygen gas and argon gas, and the concentration of oxygen gas in the mixed gas is 3.8%. Next, a second layer of pure copper film is continuously formed with the same target (S-101). The film forming atmosphere at this time is argon gas. The film thickness was 200 nm.

次に、ハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する(S−102)。フォトリソグラフィの後、エッチング(S−103)、レジストを除去することで(S−104)、走査信号線2(ゲート電極、走査信号線端子を含む)が形成される。   Next, a resist pattern is formed by photolithography using a half exposure mask (S-102). After photolithography, etching (S-103) and removal of the resist (S-104) form scanning signal lines 2 (including gate electrodes and scanning signal line terminals).

図8により第2フォトリソグラフィ工程を説明する。先ず、窒化シリコンからなるゲート絶縁膜5とアモルファスシリコンからなる半導体層6と、n+型アモルファスシリコンからなるコンタクト層7をプラズマ化学蒸着法で連続的に成膜する(S−105)。バイナリ露光マスクによるフォトリソグラフィの後(S−106)、コンタクト層7、半導体層6を選択的にエッチングし(S−107)、レジストを剥離すると(S−108)、いわゆる島状パタンが形成される。   The second photolithography process will be described with reference to FIG. First, a gate insulating film 5 made of silicon nitride, a semiconductor layer 6 made of amorphous silicon, and a contact layer 7 made of n + type amorphous silicon are successively formed by plasma chemical vapor deposition (S-105). After photolithography using a binary exposure mask (S-106), the contact layer 7 and the semiconductor layer 6 are selectively etched (S-107), and the resist is removed (S-108), so-called island patterns are formed. The

図9により第3フォトリソグラフィ工程を説明する。先ず、映像信号線の金属膜をスパッタリングにより成膜する(S−109)。膜厚は300nmとした。次に、バイナリ露光マスクによるフォトリソグラフィの後(S−110)、金属膜をエッチング除去し(S−111)、続いて、n+型アモルファスシリコン層をエッチング除去することで(S−112)、薄膜トランジスタのチャネルを分離し、レジストを剥離する(S−113)。以上の工程により、ドレイン電極8(映像信号線、映像信号線端子を含む)、及びソース電極9、コンタクト層7の島状パタンが形成される。   The third photolithography process will be described with reference to FIG. First, a metal film of a video signal line is formed by sputtering (S-109). The film thickness was 300 nm. Next, after photolithography using a binary exposure mask (S-110), the metal film is removed by etching (S-111), and then the n + type amorphous silicon layer is removed by etching (S-112). The channels are separated and the resist is peeled off (S-113). Through the above steps, the drain electrode 8 (including the video signal line and the video signal line terminal), the source electrode 9, and the island pattern of the contact layer 7 are formed.

図10により第4フォトリソグラフィ工程を説明する。先ず、窒化シリコンからなる保護絶縁膜10をプラズマ化学蒸着法で成膜する(S−114)。バイナリ露光マスクによるフォトリソグラフィの後(S−115)、ソース電極9上及び映像信号端子(図示せず)上の保護絶縁膜10にスルーホール11を開口し、同時に走査信号線端子(図示せず)上の保護絶縁膜10とゲート絶縁膜5にスルーホール11を開口し(S−116)、レジストを剥離する(S−117)。   The fourth photolithography process will be described with reference to FIG. First, the protective insulating film 10 made of silicon nitride is formed by plasma chemical vapor deposition (S-114). After photolithography using a binary exposure mask (S-115), a through hole 11 is opened in the protective insulating film 10 on the source electrode 9 and the video signal terminal (not shown), and at the same time, a scanning signal line terminal (not shown). ) Through holes 11 are opened in the protective insulating film 10 and the gate insulating film 5 (S-116), and the resist is peeled off (S-117).

図11により第5フォトリソグラフィ工程を説明する。インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する(S−118)。先ず、バイナリ露光マスクによるフォトリソグラフィの後(S−119)、画素電極12.走査信号線端子(図示せず)、共通信号線端子(図示せず)、映像信号線端子(図示せず)のパタンをエッチング加工し(S−120)、レジストを剥離する(S−121)。以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。   The fifth photolithography process will be described with reference to FIG. A transparent conductive film made of indium tin oxide is formed by sputtering (S-118). First, after photolithography using a binary exposure mask (S-119), the pixel electrode 12. The pattern of the scanning signal line terminal (not shown), the common signal line terminal (not shown), and the video signal line terminal (not shown) is etched (S-120), and the resist is removed (S-121). . The active matrix substrate of the liquid crystal display device is completed through the above steps.

なお、本実施の形態では、画素電極12である透明導電膜が、図11のように保護絶縁膜10上に配置された場合を記載したが、アクティブマトリクス基板1とゲート絶縁膜5との間か、ゲート絶縁膜5と保護絶縁膜10との間に配置された構造のアクティブマトリクス基板にも適用可能である。   In the present embodiment, the case where the transparent conductive film that is the pixel electrode 12 is disposed on the protective insulating film 10 as shown in FIG. 11 is described, but between the active matrix substrate 1 and the gate insulating film 5 is described. Alternatively, the present invention can be applied to an active matrix substrate having a structure disposed between the gate insulating film 5 and the protective insulating film 10.

実施の形態3Embodiment 3

図12から図16を用いて実施の形態3を説明する。実施の形態3にかかるアクティブマトリクス型液晶表示装置におけるアクティブマトリクス基板を図16に断面図で示す。図12により第1フォトリソグラフィ工程を説明する。先ず、無アルカリガラスからなる基板1上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物、亜鉛アルミニウム酸化物、亜鉛ガリウム酸化物であってもよい。膜厚は10nm〜150nmの程度であり、約50nmが好適である。続いて、純銅ターゲットを用いて第一層の酸素を含有する銅膜をスパッタリングにより30nm成膜する。成膜時の雰囲気は酸素ガスとアルゴンガスの混合ガスで、混合ガス中の酸素ガスの濃度は3.8%である。   The third embodiment will be described with reference to FIGS. An active matrix substrate in the active matrix type liquid crystal display device according to the third embodiment is shown in a sectional view in FIG. The first photolithography process will be described with reference to FIG. First, a transparent conductive film made of indium tin oxide is formed on a substrate 1 made of alkali-free glass by sputtering. Here, the transparent conductive film may be indium zinc oxide, indium tin zinc oxide, zinc aluminum oxide, or zinc gallium oxide. The film thickness is about 10 nm to 150 nm, and about 50 nm is preferable. Subsequently, a copper film containing oxygen of the first layer is formed to 30 nm by sputtering using a pure copper target. The atmosphere during film formation is a mixed gas of oxygen gas and argon gas, and the concentration of oxygen gas in the mixed gas is 3.8%.

次に、同じターゲットで第二層の純銅膜を連続成膜する(S−201)。この時の成膜雰囲気はアルゴンガスである。膜厚は200nmとした。次にハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する(S−202)。ここで、走査信号線2、共通信号線3を形成する部分には露光せずレジストを厚く形成し、共通(透明)電極4を形成する部分はハーフ露光としてレジストを薄く形成する。フォトリソグラフィの後、金属をエッチングし(S−203)、続いて透明導電膜をエッチングする(S−204)。ここでハーフ露光部のレジストアッシングにより除去する(S−205)。信号線メタルエッチングし(S−206)、残留レジストを除去する(S−207)。以上の工程により、走査信号線2(ゲート電極、走査信号線端子を含む)、共通信号線3(共通信号線端子を含む)、共通(透明)電極4が形成される。   Next, a second layer of pure copper film is continuously formed with the same target (S-201). The film forming atmosphere at this time is argon gas. The film thickness was 200 nm. Next, a resist pattern is formed by photolithography using a half exposure mask (S-202). Here, a thick resist is formed on the portion where the scanning signal line 2 and the common signal line 3 are formed without exposure, and a thin resist is formed on the portion where the common (transparent) electrode 4 is formed as half exposure. After photolithography, the metal is etched (S-203), and then the transparent conductive film is etched (S-204). Here, it is removed by resist ashing in the half exposure portion (S-205). Signal line metal etching is performed (S-206), and the remaining resist is removed (S-207). Through the above steps, the scanning signal line 2 (including the gate electrode and the scanning signal line terminal), the common signal line 3 (including the common signal line terminal), and the common (transparent) electrode 4 are formed.

図13により第2フォトリソグラフィ工程を説明する。先ず、窒化シリコンからなるゲート絶縁膜5とアモルファスシリコンからなる半導体層6と、n+型アモルファスシリコンからなるコンタクト層7をプラズマ化学蒸着法で連続的に成膜する(S−208)。バイナリ露光マスクによるフォトリソグラフィの後(S−209)、コンタクト層7、半導体層6を選択的にエッチングし(S−210)、レジストを剥離すると(S−211)、いわゆる島状パタンが形成される。   The second photolithography process will be described with reference to FIG. First, a gate insulating film 5 made of silicon nitride, a semiconductor layer 6 made of amorphous silicon, and a contact layer 7 made of n + type amorphous silicon are successively formed by plasma chemical vapor deposition (S-208). After photolithography using a binary exposure mask (S-209), the contact layer 7 and the semiconductor layer 6 are selectively etched (S-210), and the resist is peeled off (S-211) to form a so-called island pattern. The

図14により第3フォトリソグラフィ工程を説明する。まず、映像信号線の第一層である酸素を含有する銅層21を、次いで第二層である純銅22をスパッタリングにより連続成膜する(S−212)。この時の成膜条件及び膜厚は、前記走査信号線と同様にした。なお、n+型アモルファスシリコンからなるコンタクト層7の表面は、前記金属配線を成膜初期に酸素プラズマに曝されて酸化する。次に、バイナリ露光マスクによるフォトリソグラフィの後(S−213)、第一層である酸素を含有する銅層と第二層である純銅をエッチング除去し(S−214)、続いて、n+型アモルファスシリコン層7をエッチング除去することで(S−215)、薄膜トランジスタのチャネルを分離し、レジストを剥離する(S−216)。以上の工程により、ドレイン電極8(映像信号線、映像信号線端子を含む)、及びソース電極9、コンタクト層7の島状パタンが形成される。   The third photolithography process will be described with reference to FIG. First, a copper layer 21 containing oxygen, which is the first layer of the video signal line, and then a pure copper 22, which is the second layer, are continuously formed by sputtering (S-212). The film forming conditions and film thickness at this time were the same as those of the scanning signal line. Note that the surface of the contact layer 7 made of n + -type amorphous silicon is oxidized by exposing the metal wiring to oxygen plasma at the initial stage of film formation. Next, after photolithography using a binary exposure mask (S-213), the copper layer containing oxygen as the first layer and the pure copper as the second layer are removed by etching (S-214), followed by n + type. By removing the amorphous silicon layer 7 by etching (S-215), the channel of the thin film transistor is separated and the resist is peeled off (S-216). Through the above steps, the drain electrode 8 (including the video signal line and the video signal line terminal), the source electrode 9, and the island pattern of the contact layer 7 are formed.

次に、図15により第4フォトリソグラフィ工程を説明する。先ず、窒化シリコンからなる保護絶縁膜10をプラズマ化学蒸着法で成膜する(S−217)。バイナリ露光マスクによるフォトリソグラフィの後(S−218)、ソース電極9上及び映像信号端子(図示せず)上の保護絶縁膜10にスルーホール11を開口し、同時に走査信号線端子(図示せず)上の保護絶縁膜10とゲート絶縁膜5にスルーホール11を開口し(S−219)、レジストを剥離する(S−220)。   Next, the fourth photolithography process will be described with reference to FIG. First, the protective insulating film 10 made of silicon nitride is formed by plasma chemical vapor deposition (S-217). After photolithography using a binary exposure mask (S-218), a through hole 11 is opened in the protective insulating film 10 on the source electrode 9 and the video signal terminal (not shown), and at the same time, a scanning signal line terminal (not shown). ) Through holes 11 are opened in the protective insulating film 10 and the gate insulating film 5 (S-219), and the resist is peeled off (S-220).

図16により第5フォトリソグラフィ工程を説明する。インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する(S−221)。先ず、バイナリ露光マスクによるフォトリソグラフィの後(S−222)、画素電極12、走査信号線端子(図示せず)、共通信号線端子(図示せず)、映像信号線端子(図示せず)のパターンをエッチング加工し(S−223)、レジストを剥離する(S−224)。以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。   The fifth photolithography process will be described with reference to FIG. A transparent conductive film made of indium tin oxide is formed by sputtering (S-221). First, after photolithography using a binary exposure mask (S-222), the pixel electrode 12, the scanning signal line terminal (not shown), the common signal line terminal (not shown), and the video signal line terminal (not shown). The pattern is etched (S-223), and the resist is peeled off (S-224). The active matrix substrate of the liquid crystal display device is completed through the above steps.

以上の実施の形態3で説明したように、第一層である酸素を含有する銅と第二層である純銅からなる積層膜は、ソース電極及びドレイン電極及び前記映像信号線にも適用することができる。   As described in Embodiment 3 above, the laminated film made of copper containing oxygen as the first layer and pure copper as the second layer is also applied to the source electrode, the drain electrode, and the video signal line. Can do.

実施の形態4Embodiment 4

実施の形態4では、無アルカリガラス基板上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。次に、第一層の酸素を含有する銅を10nm成膜する。この時のスパッタガスはアルゴンガスと酸素ガスの混合ガスで酸素ガス濃度は3.8%とした。第一層の成膜完了後、混合ガスを遮断し真空排気を行った。次に、第一層上に、第二層の純銅をアルゴンガス雰囲気で290nm厚に成膜した。得られた金属膜の基板との密着性をクロスカットテストで評価した。その結果、良好な密着性を示した。また、シート抵抗を評価した結果、銅と同等のシート抵抗であった。   In Embodiment 4, a transparent conductive film made of indium tin oxide is formed over an alkali-free glass substrate by sputtering. Next, the first layer of oxygen-containing copper is deposited to a thickness of 10 nm. The sputtering gas at this time was a mixed gas of argon gas and oxygen gas, and the oxygen gas concentration was 3.8%. After completion of film formation for the first layer, the mixed gas was shut off and evacuated. Next, on the first layer, a second layer of pure copper was formed to a thickness of 290 nm in an argon gas atmosphere. The adhesion of the obtained metal film to the substrate was evaluated by a cross cut test. As a result, good adhesion was shown. Moreover, as a result of evaluating sheet resistance, it was sheet resistance equivalent to copper.

比較例1として、上記製造方法のうち、途中の真空排気の工程を省略し、第一層を成膜後酸素ガスのみ遮断し、続けてアルゴンガスのみで銅を成膜した基板を作製した。   As Comparative Example 1, a substrate was formed by omitting an intermediate vacuum evacuation step in the above manufacturing method, blocking only oxygen gas after forming the first layer, and subsequently forming copper only with argon gas.

図17は、比較例1の膜厚方向の組成分析結果を説明する図である。図17中、横軸はスパッタ時間(分)、縦軸は元素の含有量(規格化)を示し、太線は銅(Cu)の、細線は酸素(O)の含有量である。膜中の酸素の挙動は、第一層から第二層の下層にかけて緩やかな濃度勾配を持つ。第一層の成膜時の酸素が僅かに残留したためと考えられる。前記比較例1の特性を評価した結果、前記第一層の成膜と第二層の成膜との間に真空排気を行った基板と同様に良好な密着性を示した。また、シート抵抗を評価した結果、同等の値を示した。この結果、第二層に僅かに酸素が混入しても、銅と同程度のシート抵抗が得られる。前記比較例の特徴は、成膜に要する時間が、前記第一層の成膜と第二層の成膜との間に真空排気を行った基板よりも短縮できることがわかった。   FIG. 17 is a diagram for explaining the composition analysis result in the film thickness direction of Comparative Example 1. FIG. In FIG. 17, the horizontal axis represents the sputtering time (minutes), the vertical axis represents the element content (normalized), the thick line represents copper (Cu), and the thin line represents oxygen (O) content. The behavior of oxygen in the film has a gradual concentration gradient from the first layer to the lower layer of the second layer. This is probably because a small amount of oxygen remained during the film formation of the first layer. As a result of evaluating the characteristics of Comparative Example 1, it showed good adhesion as in the case of the substrate that was evacuated between the first layer and the second layer. Moreover, as a result of evaluating sheet resistance, the same value was shown. As a result, even if oxygen is slightly mixed in the second layer, a sheet resistance comparable to that of copper can be obtained. As a feature of the comparative example, it was found that the time required for film formation can be shortened as compared with a substrate that is evacuated between the film formation of the first layer and the film formation of the second layer.

実施の形態5Embodiment 5

図18は本発明と比較例の密着性評価結果を説明する図である。評価方法はクロスカットテストである。図中に示す値は、分母はクロスカットで作製した桝目の数を、分子は透明導電膜上に残った桝目の数をそれぞれ示す。評価に用いた試料は、無アルカリガラス基板上にインジウムを主成分とする透明導電膜(50nm)を形成し、前記透明導電膜上に酸素を含有した銅膜(50nm)を成膜した。この時の成膜条件は、例えば成膜圧力:1.4mTorr、成膜ガス:酸素ガス+アルゴンガス、混合ガス中の酸素濃度:3.8%である。   FIG. 18 is a diagram for explaining the adhesion evaluation results of the present invention and the comparative example. The evaluation method is a crosscut test. In the figure, the denominator indicates the number of cells produced by cross-cutting, and the numerator indicates the number of cells remaining on the transparent conductive film. As a sample used for the evaluation, a transparent conductive film (50 nm) containing indium as a main component was formed on an alkali-free glass substrate, and a copper film (50 nm) containing oxygen was formed on the transparent conductive film. The film formation conditions at this time are, for example, film formation pressure: 1.4 mTorr, film formation gas: oxygen gas + argon gas, and oxygen concentration in the mixed gas: 3.8%.

次に、同一ターゲットを用いて前記酸素を含有した銅膜上に純銅(200nm)を連続成膜する。この時の成膜条件は、例えば成膜圧力;1.4mTorr、成膜ガス;アルゴンガスである。比較例2として、酸素を含有した銅膜の無い純銅膜(250nm)のみを成膜した試料も作製した。   Next, pure copper (200 nm) is continuously formed on the copper film containing oxygen using the same target. Film formation conditions at this time are, for example, film formation pressure; 1.4 mTorr, film formation gas; argon gas. As Comparative Example 2, a sample in which only a pure copper film (250 nm) containing no oxygen-containing copper film was formed.

純銅膜のみを形成した比較例2は、透明導電膜との密着性が悪く、全面剥離した。一方本発明の特徴である酸素を含有した銅膜を配置した基板は、剥がれを生じることなく透明導電膜との密着性が良好であった。   In Comparative Example 2 in which only the pure copper film was formed, the adhesiveness with the transparent conductive film was poor and the entire surface was peeled off. On the other hand, the board | substrate which has arrange | positioned the copper film containing the oxygen which is the characteristics of this invention had favorable adhesiveness with a transparent conductive film, without producing peeling.

前記本発明の特徴である酸素を含有した銅膜を配置した基板の断面モフォロジを調べた結果、粒径50nm以下の結晶粒と空孔が存在する。この結果、前記のようなモフォロジを有することから、ヤング率の小さな前記酸素を含有する銅を配置することで、下地膜との界面に作用するせん断応力を緩和でき密着性が向上する。   As a result of examining the cross-sectional morphology of the substrate on which the copper film containing oxygen, which is a feature of the present invention, is found, crystal grains and vacancies having a grain size of 50 nm or less exist. As a result, since it has the morphology as described above, by arranging the copper containing oxygen having a small Young's modulus, the shear stress acting on the interface with the base film can be relieved and the adhesion is improved.

また、無アルカリガラス上に、酸素を含有した銅と前記酸素を含有した銅上に純銅を積層した基板と、比較例として純銅のみを成膜した基板を作製し、前記密着性を評価した。その結果、酸素を含有した銅配置した基板の方が優れた密着性を示した。   Moreover, the board | substrate which laminated | stacked pure copper on the copper containing oxygen and copper containing the said oxygen on the alkali free glass, and the board | substrate which formed only the pure copper into a film as a comparative example were produced, and the said adhesiveness was evaluated. As a result, the oxygen-containing copper-arranged substrate showed better adhesion.

また、他の下地基板(n+型アモルファスシリコン、窒化シリコン)上に同様に成膜したそれぞれの基板を作製し、密着性を評価した。酸素を含有した銅を配置した基板の方が良好な密着性を示した。
Moreover, each board | substrate similarly formed into a film on another base substrate (n + type amorphous silicon, silicon nitride) was produced, and adhesiveness was evaluated. The board | substrate which has arrange | positioned the copper containing oxygen showed the favorable adhesiveness.

本発明に係る液晶表示装置の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the liquid crystal display device based on this invention. 本発明に係る液晶表示装置の実施の形態1にかかるアクティブマトリックス基板の製造方法の一工程を示す図である。It is a figure which shows 1 process of the manufacturing method of the active matrix substrate concerning Embodiment 1 of the liquid crystal display device which concerns on this invention. 本発明に係る液晶表示装置の実施の形態1にかかるアクティブマトリックス基板の図2に続く製造方法の一工程を示す図である。FIG. 3 is a diagram illustrating a process of the manufacturing method subsequent to FIG. 2 for the active matrix substrate according to the first embodiment of the liquid crystal display device according to the present invention; 本発明に係る液晶表示装置の実施の形態1にかかるアクティブマトリックス基板の図3に続く製造方法の一工程を示す図である。FIG. 4 is a diagram illustrating a process of the manufacturing method subsequent to FIG. 3 for the active matrix substrate according to the first embodiment of the liquid crystal display device according to the present invention; 本発明に係る液晶表示装置の実施の形態1にかかるアクティブマトリックス基板の図4に続く製造方法の一工程を示す図である。FIG. 5 is a diagram illustrating a process of the manufacturing method subsequent to FIG. 4 for the active matrix substrate according to the first embodiment of the liquid crystal display device of the present invention; 本発明に係る液晶表示装置の実施の形態1にかかるアクティブマトリックス基板の図5に続く製造方法の一工程を示す図である。FIG. 6 is a diagram illustrating a process of the manufacturing method subsequent to FIG. 5 for the active matrix substrate according to the first embodiment of the liquid crystal display device of the present invention; 本発明に係る液晶表示装置の実施の形態2にかかるアクティブマトリックス基板の製造方法の一工程を示す図である。It is a figure which shows 1 process of the manufacturing method of the active matrix substrate concerning Embodiment 2 of the liquid crystal display device which concerns on this invention. 本発明に係る液晶表示装置の実施の形態2にかかるアクティブマトリックス基板の製造方法の図7に続く一工程を示す図である。FIG. 8 is a diagram showing a step subsequent to FIG. 7 in the method for manufacturing an active matrix substrate according to the second embodiment of the liquid crystal display device of the invention. 本発明に係る液晶表示装置の実施の形態2にかかるアクティブマトリックス基板の製造方法の図8に続く一工程を示す図である。FIG. 9 is a diagram showing a step subsequent to FIG. 8 in the method for manufacturing the active matrix substrate according to the second embodiment of the liquid crystal display device of the invention. 本発明に係る液晶表示装置の実施の形態2にかかるアクティブマトリックス基板の製造方法の図9に続く一工程を示す図である。FIG. 10 is a diagram showing a step subsequent to FIG. 9 in the method for manufacturing the active matrix substrate according to the second embodiment of the liquid crystal display device of the invention. 本発明に係る液晶表示装置の実施の形態2にかかるアクティブマトリックス基板の製造方法の図10に続く一工程を示す図である。FIG. 11 is a diagram illustrating a process subsequent to FIG. 10 in the method for manufacturing an active matrix substrate according to the second embodiment of the liquid crystal display device of the present invention. 本発明に係る液晶表示装置の実施の形態3にかかるアクティブマトリックス基板の製造方法の一工程を示す図である。It is a figure which shows 1 process of the manufacturing method of the active matrix substrate concerning Embodiment 3 of the liquid crystal display device which concerns on this invention. 本発明に係る液晶表示装置の実施の形態3にかかるアクティブマトリックス基板の製造方法の図12に続く一工程を示す図である。FIG. 13 is a diagram showing a step subsequent to FIG. 12 in the method for manufacturing the active matrix substrate according to the third embodiment of the liquid crystal display device of the invention. 本発明に係る液晶表示装置の実施の形態3にかかるアクティブマトリックス基板の製造方法の図13に続く一工程を示す図である。FIG. 14 is a diagram showing a step subsequent to FIG. 13 in the method for manufacturing an active matrix substrate according to the third embodiment of the liquid crystal display device of the invention. 本発明に係る液晶表示装置の実施の形態3にかかるアクティブマトリックス基板の製造方法の図14に続く一工程を示す図である。FIG. 15 is a diagram showing a step subsequent to FIG. 14 in the method for manufacturing the active matrix substrate according to the third embodiment of the liquid crystal display device of the invention. 本発明に係る液晶表示装置の実施の形態3にかかるアクティブマトリックス基板の製造方法の図15に続く一工程を示す図である。FIG. 16 is a diagram illustrating a process subsequent to FIG. 15 in the method for manufacturing an active matrix substrate according to the third embodiment of the liquid crystal display device of the present invention. 本発明の組成分析評価結果を説明する図である。It is a figure explaining the composition analysis evaluation result of this invention. 本発明の密着性試験結果を説明する図である。It is a figure explaining the adhesive test result of this invention.

符号の説明Explanation of symbols

1・・・アクティブマトリクス基板、2・・・走査信号線、3・・・共通信号線、4・・・共通電極、5・・・ゲート絶縁膜、6・・・半導体層、7・・・コンタクト層、8・・・ドレイン電極(映像信号線)、9・・・ソース電極、10・・・保護絶縁膜、11・・・スルーホール、12・・・画素電極、13・・・液晶、14・・・カラーフィルタ用ガラス基板、15・・・配向膜、16・・・ブラックマトリクス、17・・・カラーフィルタ、18・・・平坦化膜、19・・・偏光板、21・・・酸素を含有する銅層、22・・・純銅層。   DESCRIPTION OF SYMBOLS 1 ... Active matrix substrate, 2 ... Scanning signal line, 3 ... Common signal line, 4 ... Common electrode, 5 ... Gate insulating film, 6 ... Semiconductor layer, 7 ... Contact layer, 8 ... drain electrode (video signal line), 9 ... source electrode, 10 ... protective insulating film, 11 ... through hole, 12 ... pixel electrode, 13 ... liquid crystal, 14 ... Color filter glass substrate, 15 ... Alignment film, 16 ... Black matrix, 17 ... Color filter, 18 ... Flattening film, 19 ... Polarizing plate, 21 ... Copper layer containing oxygen, 22 ... pure copper layer.

Claims (25)

一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応する各画素領域に形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置であって、
前記走査信号線は、前記一対の基板の一方の上に形成した第一層を下層とし、該第一層の上に形成した第二層を上層とする積層膜から構成され、前記第一層は粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造を有する銅であり、前記第二層は純銅であることを特徴とする液晶表示装置。
A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of scanning signal lines formed on one of the pair of substrates, a plurality of video signal lines intersecting the scanning signal lines in a matrix, A thin film transistor formed in each pixel region corresponding to an intersection of the scanning signal line and the video signal line, a pixel electrode formed in the pixel region and connected to the thin film transistor, and a gate insulating film covering the scanning signal line And a liquid crystal display device comprising a protective insulating film covering the video signal line and the thin film transistor,
The scanning signal line is composed of a laminated film having a first layer formed on one of the pair of substrates as a lower layer and a second layer formed on the first layer as an upper layer, and the first layer Is a copper having a porous structure composed of crystal grains and voids not exceeding 100 nm, and the second layer is pure copper.
請求項1に記載の液晶表示装置において、
前記第一層の粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造を有する銅層の膜厚は、前記第一層及び前記第二層からなる配線の合計膜厚の20%を超えないことを特徴する液晶表示装置。
The liquid crystal display device according to claim 1.
The film thickness of the copper layer having a porous structure composed of crystal grains and voids not exceeding 100 nm in diameter of the first layer is 20% of the total film thickness of the wiring composed of the first layer and the second layer. A liquid crystal display device characterized by not exceeding.
請求項2に記載の液晶表示装置において、
前記第一層の粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造を有する銅層の膜厚は、50nmを越えないことを特徴とする液晶表示装置。
The liquid crystal display device according to claim 2,
The liquid crystal display device according to claim 1, wherein the copper layer having a porous structure composed of crystal grains and voids not exceeding 100 nm in diameter of the first layer does not exceed 50 nm.
請求項1に記載の液晶表示装置において、
前記走査信号線の前記第一層には、前記第二層の純銅よりヤング率の小さな銅が配置されることを特徴とする液晶表示装置。
The liquid crystal display device according to claim 1.
The liquid crystal display device according to claim 1, wherein copper having a Young's modulus smaller than that of the pure copper of the second layer is disposed on the first layer of the scanning signal line.
請求項1に記載の液晶表示装置において、
前記第一層は酸素を含有する銅であり、前記第二層は純銅であることを特徴とする液晶表示装置。
The liquid crystal display device according to claim 1.
The liquid crystal display device, wherein the first layer is copper containing oxygen, and the second layer is pure copper.
請求項5に記載の液晶表示装置において、
前記第一層に含有する酸素の含有量は、0.1原子%以上10原子%以下の範囲であることを特徴とする液晶表示装置。
The liquid crystal display device according to claim 5.
The liquid crystal display device according to claim 1, wherein the content of oxygen contained in the first layer is in a range of 0.1 atomic% to 10 atomic%.
請求項1に記載の液晶表示装置において、
前記第二層に含有する酸素の量は、前記第一層に含有される酸素の量より少ないことを特徴とする液晶表示装置。
The liquid crystal display device according to claim 1.
The liquid crystal display device, wherein the amount of oxygen contained in the second layer is less than the amount of oxygen contained in the first layer.
請求項1に記載の液晶表示装置において、
前記第一層に含有される元素が窒素であることを特徴とする液晶表示装置。
The liquid crystal display device according to claim 1.
A liquid crystal display device, wherein the element contained in the first layer is nitrogen.
請求項1に記載の液晶表示装置において、
前記薄膜トランジスタのソース電極及びドレイン電極及び前記映像信号線は、前記一対の基板の一方の基板上に形成された第一層と、前記第一層上に形成された第二層とを有し、
前記第一層は、粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造を有する銅であり、前記第二層は純銅であることを特徴とする液晶表示装置。
The liquid crystal display device according to claim 1.
The source electrode and drain electrode of the thin film transistor and the video signal line have a first layer formed on one of the pair of substrates, and a second layer formed on the first layer,
The liquid crystal display device, wherein the first layer is copper having a porous structure composed of crystal grains and voids not exceeding 100 nm in diameter, and the second layer is pure copper.
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応する各画素領域に形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置であって、
前記走査信号線を構成する酸素を含有する銅中の酸素は、前記一対の基板の一方の基板上に形成された前記一対の基板の一方の基板側に高い濃度分布を持つことを特徴とする液晶表示装置。
A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of scanning signal lines formed on one of the pair of substrates, a plurality of video signal lines intersecting the scanning signal lines in a matrix, A thin film transistor formed in each pixel region corresponding to an intersection of the scanning signal line and the video signal line, a pixel electrode formed in the pixel region and connected to the thin film transistor, and a gate insulating film covering the scanning signal line And a liquid crystal display device comprising a protective insulating film covering the video signal line and the thin film transistor,
The oxygen in the copper containing oxygen constituting the scanning signal line has a high concentration distribution on one substrate side of the pair of substrates formed on one substrate of the pair of substrates. Liquid crystal display device.
請求項10に記載の液晶表示装置において、
前記銅配線中の酸素濃度が、前記一対の基板の一方の基板側で10原子%を超えないことを特徴とする液晶表示装置。
The liquid crystal display device according to claim 10.
2. A liquid crystal display device according to claim 1, wherein the oxygen concentration in the copper wiring does not exceed 10 atomic% on one substrate side of the pair of substrates.
請求項1〜11の何れか一項に記載の液晶表示装置において、
前記一対の基板の一方の基板と前記第一層の間に、透明導電膜の層を有することを特徴とする液晶表示装置。
The liquid crystal display device according to claim 1,
A liquid crystal display device comprising a transparent conductive film between one of the pair of substrates and the first layer.
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応する各画素領域に形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置の製造方法であって、
前記一対の基板の一方の上に、前記走査信号線を構成する第一層の酸素を含有する銅層と第二層の純銅を形成する工程では、前記第一層と前記第二層とで同一のスパッタリングターゲットを原料とし、
前記第一層の形成工程では、希ガスと酸素ガスの混合ガスをスパッタガスとし、
前記第二層の形成工程では、前記希ガスをスパッタガスとすることを特徴とする液晶表示装置の製造方法。
A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of scanning signal lines formed on one of the pair of substrates, a plurality of video signal lines intersecting the scanning signal lines in a matrix, A thin film transistor formed in each pixel region corresponding to an intersection of the scanning signal line and the video signal line, a pixel electrode formed in the pixel region and connected to the thin film transistor, and a gate insulating film covering the scanning signal line And a manufacturing method of a liquid crystal display device comprising a protective insulating film covering the video signal line and the thin film transistor,
In the step of forming a first layer oxygen-containing copper layer and a second layer pure copper constituting the scanning signal line on one of the pair of substrates, the first layer and the second layer Using the same sputtering target as a raw material,
In the step of forming the first layer, a mixed gas of a rare gas and an oxygen gas is used as a sputtering gas,
In the second layer forming step, the rare gas is used as a sputtering gas.
請求項13に記載の液晶表示装置の製造方法において、
前記薄膜トランジスタのソース電極とドレイン電極、及び前記映像信号線を構成する前記第一層と前記第二層の形成工程では、前記第一層と第二層とで同一のスパッタリングターゲットを原料とし、
前記第一層の形成工程では、前記希ガスと酸素ガスの混合ガスをスパッタガスとし、
前記第二層の形成工程では、希ガスをスパッタガスとすることを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device according to claim 13,
In the formation process of the first layer and the second layer constituting the source and drain electrodes of the thin film transistor and the video signal line, the same sputtering target is used as a raw material in the first layer and the second layer,
In the step of forming the first layer, a mixed gas of the rare gas and oxygen gas is used as a sputtering gas,
In the method for forming the second layer, a rare gas is used as a sputtering gas.
請求項13に記載の液晶表示装置の製造方法において、
前記第一層の酸素を含有する銅の膜厚を、前記第一層及び前記第二層からなる配線の合計膜厚の20%を超えない範囲で形成することを特徴する液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device according to claim 13,
Manufacturing of a liquid crystal display device characterized in that the film thickness of copper containing oxygen in the first layer does not exceed 20% of the total film thickness of the wiring composed of the first layer and the second layer. Method.
請求項13に記載の液晶表示装置の製造方法において、
前記第一層の酸素を含有する銅層の膜厚を、50nmを越えない範囲で形成することを特徴とする液晶表示装置。
In the manufacturing method of the liquid crystal display device according to claim 13,
A liquid crystal display device, wherein the thickness of the copper layer containing oxygen in the first layer is within a range not exceeding 50 nm.
請求項13に記載の液晶表示装置の製造方法において、
前記第一層の銅層を、0.1原子%以上10原子%以下の範囲で酸素が含有するように形成することを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device according to claim 13,
A method of manufacturing a liquid crystal display device, wherein the first copper layer is formed so that oxygen is contained in a range of 0.1 atomic% to 10 atomic%.
請求項13に記載の液晶表示装置の製造方法において、
前記第二層に含有する酸素の量が、前記第一層に含有される酸素の量より少なくなるように形成することを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device according to claim 13,
A method of manufacturing a liquid crystal display device, wherein the second layer is formed so that the amount of oxygen contained in the second layer is less than the amount of oxygen contained in the first layer.
請求項13に記載の液晶表示装置の製造方法において、
前記第一層に、窒素元素が含有される銅を用いることを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device according to claim 13,
A method for manufacturing a liquid crystal display device, characterized in that copper containing nitrogen element is used for the first layer.
請求項13に記載の液晶表示装置の製造方法において、
前記走査信号線の前記第一層に、前記第二層の純銅よりヤング率の小さな銅を用いることを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device according to claim 13,
A method of manufacturing a liquid crystal display device, wherein copper having a Young's modulus smaller than that of pure copper of the second layer is used for the first layer of the scanning signal line.
請求項13に記載の液晶表示装置の製造方法において、
前記走査信号線を構成する酸素を含有する銅中の酸素を、前記一対の基板側付近に高い濃度分布を持つように形成することを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device according to claim 13,
A method for manufacturing a liquid crystal display device, characterized in that oxygen in copper containing oxygen constituting the scanning signal line is formed so as to have a high concentration distribution in the vicinity of the pair of substrates.
請求項21に記載の液晶表示装置の製造方法において、
前記走査信号線を構成する銅中の酸素濃度が、前記一対の基板側で10原子%を超えない範囲で形成することを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device according to claim 21,
A method for manufacturing a liquid crystal display device, wherein the oxygen concentration in copper constituting the scanning signal line is formed in a range not exceeding 10 atomic% on the pair of substrates.
請求項13に記載の液晶表示装置の製造方法において、
前記走査信号線を構成する前記第一層の酸素を含有する銅層を、粒径100nmを超えない結晶粒と空隙から構成されるポーラスな構造に形成することを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device according to claim 13,
Manufacturing of a liquid crystal display device, wherein the copper layer containing oxygen of the first layer constituting the scanning signal line is formed in a porous structure composed of crystal grains and voids not exceeding a particle size of 100 nm Method.
請求項13に記載の液晶表示装置の製造方法において、
前記薄膜トランジスタのソース電極及びドレイン電極及び前記映像信号線として、前記一対の基板の一方の基板の上に酸素を含有する銅の第一層を形成し、前記第一層上に純銅の第二層を形成することを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device according to claim 13,
As the source electrode and drain electrode of the thin film transistor and the video signal line, a first layer of copper containing oxygen is formed on one of the pair of substrates, and a second layer of pure copper is formed on the first layer. Forming a liquid crystal display device.
請求項13〜24のいずれか一項に記載の液晶表示装置の製造方法において、
前記一対の基板の一方の基板と前記第一層の間に、透明導電膜の層を形成する工程を有することを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device as described in any one of Claims 13-24,
A method for manufacturing a liquid crystal display device, comprising: forming a transparent conductive film layer between one substrate of the pair of substrates and the first layer.
JP2008038336A 2008-02-20 2008-02-20 Liquid crystal display device and manufacturing method thereof Active JP5303155B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008038336A JP5303155B2 (en) 2008-02-20 2008-02-20 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008038336A JP5303155B2 (en) 2008-02-20 2008-02-20 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009198634A true JP2009198634A (en) 2009-09-03
JP5303155B2 JP5303155B2 (en) 2013-10-02

Family

ID=41142210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008038336A Active JP5303155B2 (en) 2008-02-20 2008-02-20 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5303155B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009186A (en) * 2014-06-23 2016-01-18 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited Organic light emitting display device and thin film transistor of the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324977A (en) * 1991-04-25 1992-11-13 Sanyo Electric Co Ltd Liquid crystal display device
JPH0826889A (en) * 1994-07-15 1996-01-30 Fujitsu Ltd Formation of metallic film and metallic film for wiring
JP2006148040A (en) * 2004-11-17 2006-06-08 Samsung Electronics Co Ltd Thin film transistor display panel and method for manufacturing the same
JP2007134691A (en) * 2005-11-08 2007-05-31 Samsung Electronics Co Ltd Wiring, thin film transistor substrate containing it, and manufacturing method thereof
JP2007224397A (en) * 2006-02-27 2007-09-06 Tosoh Corp FLAT DISPLAY PANEL AND Cu-SPUTTERING TARGET
JP2008251809A (en) * 2007-03-30 2008-10-16 Ulvac Japan Ltd Manufacturing method of thin-film transistor, and manufacturing method of liquid crystal display

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324977A (en) * 1991-04-25 1992-11-13 Sanyo Electric Co Ltd Liquid crystal display device
JPH0826889A (en) * 1994-07-15 1996-01-30 Fujitsu Ltd Formation of metallic film and metallic film for wiring
JP2006148040A (en) * 2004-11-17 2006-06-08 Samsung Electronics Co Ltd Thin film transistor display panel and method for manufacturing the same
JP2007134691A (en) * 2005-11-08 2007-05-31 Samsung Electronics Co Ltd Wiring, thin film transistor substrate containing it, and manufacturing method thereof
JP2007224397A (en) * 2006-02-27 2007-09-06 Tosoh Corp FLAT DISPLAY PANEL AND Cu-SPUTTERING TARGET
JP2008251809A (en) * 2007-03-30 2008-10-16 Ulvac Japan Ltd Manufacturing method of thin-film transistor, and manufacturing method of liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009186A (en) * 2014-06-23 2016-01-18 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited Organic light emitting display device and thin film transistor of the same

Also Published As

Publication number Publication date
JP5303155B2 (en) 2013-10-02

Similar Documents

Publication Publication Date Title
JP3916334B2 (en) Thin film transistor
JP5017282B2 (en) Method for forming wiring film
KR101085271B1 (en) Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET
KR101132582B1 (en) Method for forming wiring film
WO2010018864A1 (en) Display device, cu alloy film for use in the display device, and cu alloy sputtering target
JP4272272B2 (en) Wiring composition, metal wiring using the composition and manufacturing method thereof, display device using the wiring and manufacturing method thereof
KR101175970B1 (en) Wiring layer, semiconductor device, liquid crystal display device
KR20070003719A (en) Method of production for thin film transistor circuit device
US20140184990A1 (en) Liquid crystal display device and manufacturing method for same
KR100213402B1 (en) Electrode wiring material and electrode wiring board using it
US20090173944A1 (en) Thin film transistor, active device array substrate and liquid crystal display panel
KR20060027918A (en) Thin film transistor array panel and manufacturing method therefor
US20120262659A1 (en) Wiring layer, semiconductor device, and liquid crystal display device using semiconductor device
JP5303155B2 (en) Liquid crystal display device and manufacturing method thereof
JP4956461B2 (en) Liquid crystal display device and manufacturing method thereof
JP4763568B2 (en) Transistor substrate
JP2009088049A (en) Liquid crystal display device
JP3116149B2 (en) Wiring material and liquid crystal display
JP2740591B2 (en) Method for manufacturing semiconductor device
JP2011150152A (en) Method of manufacturing display device, and display device
JP7339016B2 (en) Display device, wiring film, wiring film manufacturing method
KR100552283B1 (en) Thin film transistor substrate using molybdenum and molybdenum alloys and its manufacturing method
US6921698B2 (en) Thin film transistor and fabricating method thereof
JPS63133672A (en) Semiconductor device
KR100817630B1 (en) Method for forming transparent conductive film on Al-C based metal film and method for manufacturing array substrate of TFT-LCD using thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5303155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350