JP2009193131A - 情報処理システム、情報処理端末、カートリッジ、および、プログラム実行方法 - Google Patents
情報処理システム、情報処理端末、カートリッジ、および、プログラム実行方法 Download PDFInfo
- Publication number
- JP2009193131A JP2009193131A JP2008030540A JP2008030540A JP2009193131A JP 2009193131 A JP2009193131 A JP 2009193131A JP 2008030540 A JP2008030540 A JP 2008030540A JP 2008030540 A JP2008030540 A JP 2008030540A JP 2009193131 A JP2009193131 A JP 2009193131A
- Authority
- JP
- Japan
- Prior art keywords
- program
- decoder
- information processing
- cartridge
- game
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】ゲーム装置1では、割込信号発生回路14からタイマ12へ割込信号が送られても、ゲーム用プログラムが実行されていれば、CPU10がキー発生回路16に特定のキーを発生させるための信号を出力することにより、タイマ12からデコーダ11へのクロック信号の供給は継続される。したがって、デコーダ11のデコード動作は継続される。一方、ゲームカートリッジ40のメモリ41に記録されているゲーム用プログラムが、ゲーム装置1において単にコピー動作に供された場合には、当該コピー動作の途中で、デコーダ11のデコード動作が無効とされ、ゲーム用プログラムは、部分的に正常にデコードされない状態で、ゲームカートリッジ50のフラッシュメモリ51に書込まれることになる。
【選択図】図1
Description
本発明に従ったカートリッジは、情報処理端末に着脱可能に取り付けられるカートリッジであって、第1のプログラムを記録する記録手段を備え、前記情報処理端末は、前記第1のプログラムがデコーダによってデコードされたプログラムである第2のプログラムを実行し、前記デコーダは、一定時間ごとに、無効にされるための処理を実行され、前記第2のプログラムが実行されることにより、前記一定時間ごとに、前記デコーダの無効を回避するための処理が実行されることを特徴とする。
[1−1.システムの構成]
図1は、本発明の情報処理システムの第1の実施の形態であるゲーム処理システムのハードウェア構成を模式的に示す図である。ゲーム処理システムは、主に、ゲーム装置1と、当該ゲーム装置1に対して着脱可能に取付けられるゲームカートリッジ40,50を含む。
ここで、ゲーム装置1において、ゲームカートリッジ40のメモリ41に記憶されたゲーム用プログラムが、不正に、ゲームカートリッジ50のフラッシュメモリ51にコピーされる場合のゲーム装置1の動作について説明する。
[1−3−1.ゲーム用プログラムの実行]
次に、CPU10による、ゲームカートリッジ40のメモリ41に記録されたゲーム用プログラムの実行の態様について、当該プログラムが実行される際にCPU10が実行する処理のフローチャートである図2を参照して説明する。
次に、割込信号発生回路14に、上記したように一定時間ごとにタイマ12に対して割込信号を出力させるための処理である割込信号出力処理の内容を、当該処理のフローチャートである図3を参照して説明する。なお、当該処理は、ゲーム装置1において、上記したゲーム用プログラム実行処理とは独立して実行される。
図2に戻って、ステップS50におけるタイマリフレッシュ処理は、図3を用いて説明した割込信号出力処理においてタイマ12がカウントを開始したカウンタのカウント値をクリアするための処理である。ここで、タイマリフレッシュ処理について、当該処理のサブルーチンである図4を参照して説明する。
以上説明したように、本実施の形態では、ゲーム装置1において、デコーダ11によってデコードされたプログラムが、コンパイラ10Aによってコンパイルされてバッファメモリ17に展開され、CPU10は当該展開されたプログラム(ネイティブコード)を実行する。なお、図3を用いて説明したように、割込信号出力処理により、ゲーム装置1では、一定時間毎に、デコーダ11のデコード動作を無効にするための信号の送信についてのカウンタのカウントが開始される。なお、ゲームカートリッジ40のメモリ41に記録されるゲーム用プログラムに基づいて実行される処理には、図2および図4を参照して説明したように、タイマリフレッシュ処理が含まれる。タイマリフレッシュ処理では、無効信号送信カウンタのカウントを、一定時間毎にクリアする処理である。つまり、本実施の形態では、タイマリフレッシュ処理が一定時間毎に実行されることにより、無効信号送信カウンタがタイムアウトして、タイマ12がデコーダ11へデコード動作を無効にするための信号を送信する事態を回避できる。したがって、ゲーム装置1では、ゲーム用プログラムが実行されていれば、デコーダ11は継続してデコード動作を実行する。
図5は、本発明の情報処理システムの第2の実施の形態の構成を模式的に示す図である。
図6は、本発明の情報処理システムの第3の実施の形態であるゲーム処理システムの構成を模式的に示す図である。
図8は、本発明の情報処理システムの第4の実施の形態であるゲーム処理システムの構成を模式的に示す図である。本実施の形態では、ゲーム装置1に対して、ゲームカートリッジ40は、USB(Universal Serial Bus)メモリからなる。そして、ゲーム装置1のコネクタ22には、USBポートが接続されている。そして、ゲームカートリッジ40は、USBポート60とUSB接続されることにより、USBポート60を介して、ゲーム装置1と接続される。
図9は、本発明の情報処理システムの第5の実施の形態であるゲーム処理システムの構成を模式的に示す図である。
図10は、本発明の情報処理システムの第6の実施の形態である情報処理システムにおける情報処理端末の一例であるゲーム装置1のCPU10が実行するゲーム用プログラム実行処理のフローチャートである。
Claims (9)
- カートリッジと、前記カートリッジを着脱可能に取り付けられる情報処理端末とを備える情報処理システムであって、
前記カートリッジは、第1のプログラムを記録する記録手段を含み、
前記第1のプログラムをデコードするデコーダをさらに備え、
前記情報処理端末は、前記第1のプログラムが前記デコーダによってデコードされたプログラムである第2のプログラムを実行する実行手段を含み、
一定時間ごとに、前記デコーダを無効にする処理を実行する無効処理手段をさらに備え、
前記第2のプログラムは、前記実行手段に、前記一定時間ごとに、前記無効処理手段による前記デコーダの無効を回避させる第3のプログラムを含む、情報処理システム。 - 前記デコーダおよび前記無効処理手段は、前記情報処理端末に設けられる、請求項1に記載の情報処理システム。
- 前記デコーダおよび前記無効処理手段は、前記カートリッジに設けられる、請求項1に記載の情報処理システム。
- 前記情報処理端末は、メモリとコンパイラをさらに備え、
前記コンパイラは、前記第2のプログラムを前記メモリに展開し、
前記情報処理端末は、
前記カートリッジが取り付けられているか否かを検出する検出手段と、
前記検出手段が前記カートリッジが取り付けられている状態から取り外された状態となったことを検出した場合に、前記メモリに展開された前記第2のプログラムの中の少なくとも前記第3のプログラムを消去する消去手段とを含む、請求項1〜請求項3のいずれかに記載の情報処理システム。 - カートリッジを着脱可能に取り付けられる情報処理端末であって、
前記カートリッジは、第1のプログラムを記録する記録手段を備え、
前記第1のプログラムがデコーダによってデコードされたプログラムである第2のプログラムを実行する実行手段と、
一定時間ごとに、前記デコーダを無効にするための処理を実行する無効処理手段とを備え、
前記実行手段は、前記第2のプログラムを実行することにより、前記一定時間ごとに、前記無効処理手段による前記デコーダの無効を回避するための処理を実行する、情報処理端末。 - 前記デコーダをさらに備える、請求項5に記載の情報処理端末。
- 情報処理端末に着脱可能に取り付けられるカートリッジであって、
第1のプログラムを記録する記録手段を備え、
前記情報処理端末は、前記第1のプログラムがデコーダによってデコードされたプログラムである第2のプログラムを実行し、
前記デコーダは、一定時間ごとに、無効にされるための処理を実行され、
前記第2のプログラムが実行されることにより、前記一定時間ごとに、前記デコーダの無効を回避するための処理が実行される、カートリッジ。 - 前記デコーダ、および、前記一定時間ごとに、前記デコーダを無効にするための処理を実行する無効処理手段をさらに備える、請求項7に記載のカートリッジ。
- 第1のプログラムを記録する記録手段を含むカートリッジと、前記カートリッジを着脱可能に取り付けられる情報処理端末とを備える情報処理システムにおけるプログラム実行方法であって、
前記情報処理端末は、メモリ、コンパイラ、およびプログラムを実行する実行手段とを含み、
前記コンパイラが、前記第1のプログラムをデコードされたコードを第2のプログラムとして前記メモリに展開するステップと、
前記プログラム実行手段が、前記第2のプログラムを実行するステップと、
前記プログラム実行手段が、一定時間ごとに、前記デコーダを無効にするための処理を実行するステップとを備え、
前記第2のプログラムを実行するステップは、前記一定時間ごとに前記デコーダの無効を回避するための処理を実行するステップを含む、プログラム実行方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008030540A JP5019324B2 (ja) | 2008-02-12 | 2008-02-12 | 情報処理システム、情報処理端末、カートリッジ、および、プログラム実行方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008030540A JP5019324B2 (ja) | 2008-02-12 | 2008-02-12 | 情報処理システム、情報処理端末、カートリッジ、および、プログラム実行方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009193131A true JP2009193131A (ja) | 2009-08-27 |
JP5019324B2 JP5019324B2 (ja) | 2012-09-05 |
Family
ID=41075113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008030540A Expired - Fee Related JP5019324B2 (ja) | 2008-02-12 | 2008-02-12 | 情報処理システム、情報処理端末、カートリッジ、および、プログラム実行方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5019324B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04117548A (ja) * | 1990-09-07 | 1992-04-17 | Fujitsu Ltd | プログラムの不正使用防止方式 |
JPH06161902A (ja) * | 1992-11-26 | 1994-06-10 | Nintendo Co Ltd | 補助記憶媒体の真偽判別装置およびそれに用い られる補助記憶装置 |
JPH07261942A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | メモリカードの不正複写防止装置 |
JP2006048186A (ja) * | 2004-08-02 | 2006-02-16 | Hitachi Ltd | 動的コンパイラの生成コードを保護する言語処理系 |
JP2006059175A (ja) * | 2004-08-20 | 2006-03-02 | Hitachi Software Eng Co Ltd | ソフトウェアの供給方法 |
-
2008
- 2008-02-12 JP JP2008030540A patent/JP5019324B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04117548A (ja) * | 1990-09-07 | 1992-04-17 | Fujitsu Ltd | プログラムの不正使用防止方式 |
JPH06161902A (ja) * | 1992-11-26 | 1994-06-10 | Nintendo Co Ltd | 補助記憶媒体の真偽判別装置およびそれに用い られる補助記憶装置 |
JPH07261942A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | メモリカードの不正複写防止装置 |
JP2006048186A (ja) * | 2004-08-02 | 2006-02-16 | Hitachi Ltd | 動的コンパイラの生成コードを保護する言語処理系 |
JP2006059175A (ja) * | 2004-08-20 | 2006-03-02 | Hitachi Software Eng Co Ltd | ソフトウェアの供給方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5019324B2 (ja) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006344112A (ja) | 情報処理装置のセキュリティ装置およびセキュリティ方法 | |
JP5204997B2 (ja) | 遊技機用チップ | |
JPH08305558A (ja) | 暗号化プログラム演算装置 | |
US7805758B2 (en) | Information processing apparatus | |
JP2008236089A (ja) | 暗号鍵復旧方法、情報処理装置及び暗号鍵復旧プログラム | |
JP2007304847A (ja) | メモリ装置 | |
CN107832589A (zh) | 软件版权保护方法及其系统 | |
CN101021793B (zh) | 利用扩展BIOS技术实现Pre-OS应用的方法及系统 | |
JP4896225B2 (ja) | 情報処理端末及び改ざん検証方法 | |
JP5019324B2 (ja) | 情報処理システム、情報処理端末、カートリッジ、および、プログラム実行方法 | |
CN112560120A (zh) | 安全内存条及安全内存条的启动方法 | |
JP2007066021A (ja) | 外部データ改ざん検出装置、および外部データ改ざん検出方法 | |
JP4592337B2 (ja) | データ記憶装置 | |
JP2008077273A (ja) | 半導体メモリカードにおけるデータ保護方法、および半導体メモリカード | |
CN107330318A (zh) | 一种数字信号处理板卡及其调试系统的绑定加密方法 | |
US7451491B2 (en) | Method and a device for allowing only a specific kind of hardware to correctly execute software | |
JP2008009743A (ja) | データ処理装置 | |
JP2009193132A (ja) | 情報処理システム、カートリッジ、および、情報処理端末 | |
JP2013114621A (ja) | 情報処理装置、情報処理装置のプログラム検証方法 | |
JP2007328541A (ja) | 電子機器 | |
JP5354268B2 (ja) | 情報処理装置及びセキュリティ方法 | |
JP6471018B2 (ja) | 制御装置、記憶装置、メモリコントローラ、サブプロセッサ、メインプロセッサ及び制御プログラム | |
JP4903606B2 (ja) | データ保護機能付き集積回路およびデータ保護機能付き集積回路用のデータ保護プログラム | |
JP2023124088A (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP2006259802A (ja) | プログラムデータの不正利用を阻止するプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |