JP2009188746A - Gate drive circuit of voltage controlled type transistor - Google Patents
Gate drive circuit of voltage controlled type transistor Download PDFInfo
- Publication number
- JP2009188746A JP2009188746A JP2008026725A JP2008026725A JP2009188746A JP 2009188746 A JP2009188746 A JP 2009188746A JP 2008026725 A JP2008026725 A JP 2008026725A JP 2008026725 A JP2008026725 A JP 2008026725A JP 2009188746 A JP2009188746 A JP 2009188746A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- gate
- diode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、電圧制御型トランジスタのゲートドライブ回路に係り、特に駆動信号を伝達する経路を電気的に絶縁する絶縁型ゲートドライブ回路に関するものである。 The present invention relates to a voltage-controlled transistor gate drive circuit, and more particularly to an insulated gate drive circuit that electrically insulates a path for transmitting a drive signal.
電圧制御型トランジスタのゲートドライブ回路として絶縁型ゲートドライブ回路が用いられている。絶縁型ゲートドライブ回路としてパルストランスを用いたものがある(特許文献1,2等)。
An insulated gate drive circuit is used as a gate drive circuit for a voltage controlled transistor. Some insulating gate drive circuits use a pulse transformer (
特許文献1においては、パルストランスの一次巻線側に設けたスイッチング素子の通電時から遮断時へ移行する際に、パルストランスの二次巻線において第3の巻線に誘起される逆誘起電圧をコンデンサに溜めてターンオフ時の電界効果型トランジスタのゲート・ソース間の逆バイアスエネルギーとして使用している。 In Patent Document 1, the reverse induced voltage induced in the third winding in the secondary winding of the pulse transformer when the switching element provided on the primary winding side of the pulse transformer is switched from energization to cutoff. Is stored in a capacitor and used as reverse bias energy between the gate and source of the field effect transistor at the time of turn-off.
また、特許文献2においては、電圧制御型トランジスタのオフ駆動時にパルストランスの励磁エネルギーでコンデンサに充電し、そのコンデンサの電圧でターンオフ時に電圧制御型トランジスタのゲート・ソース間に逆バイアス電圧を与えている。
ところが、ターンオフ時のパルストランスの二次巻線に発生する逆起電力でコンデンサを充電すると、電圧が安定せず、特にデューティ比が変わるとコンデンサの電圧が変わってしまう。 However, when the capacitor is charged with a counter electromotive force generated in the secondary winding of the pulse transformer at the time of turn-off, the voltage is not stabilized, and the voltage of the capacitor changes particularly when the duty ratio is changed.
本発明は、このような背景の下になされたものであり、その目的は、安定した電圧で充電して当該充電電圧をターンオフ時に利用することができ、しかもターンオフ時にパルストランスの二次巻線側に設けたゲート放電用トランジスタを高速にオンすることができる電圧制御型トランジスタのゲートドライブ回路を提供することにある。 The present invention has been made under such a background, and an object of the present invention is to charge a stable voltage so that the charged voltage can be used at the time of turn-off, and the secondary winding of the pulse transformer at the time of turn-off. Another object of the present invention is to provide a voltage-controlled transistor gate drive circuit capable of turning on a gate discharge transistor provided on the side at high speed.
請求項1に記載の発明では、一次巻線と二次巻線を有し、前記二次巻線の一端である第1端子と前記二次巻線の他端である第2端子との間に設けたタップが電圧制御型トランジスタのソースまたはエミッタに接続されたトランスと、前記一次巻線に電圧を印加する1次側回路と、前記二次巻線に発生した電圧を前記電圧制御型トランジスタのゲートに印加する2次側回路とを有し、前記2次側回路は、前記第1端子と前記電圧制御型トランジスタのゲートとの間に接続されるトランジスタと、アノードが前記トランジスタと接続されるとともにカソードが前記電圧制御型トランジスタのゲートと接続される第1のダイオードと、前記タップと前記第2端子との間に接続されたコンデンサと、前記コンデンサと前記第2端子との間においてアノードが前記コンデンサに接続されるとともにカソードが前記第2端子となるように接続される第2のダイオードと、ドレインまたはコレクタが前記第2のダイオードのアノードと接続されるとともにソースまたはエミッタが前記電圧制御型トランジスタのゲートに接続されるゲート放電用トランジスタと、一端が前記ゲート放電用トランジスタのドレインまたはコレクタに接続されるとともに、他端が前記ゲート放電用トランジスタのゲートまたはベース、および、前記第1のダイオードのカソードに接続された抵抗と、を備え、前記1次側回路により前記一次巻線に印加された電圧によって前記二次巻線に発生する電圧を前記トランジスタおよび前記第1のダイオードを介して前記電圧制御型トランジスタのゲートに印加するとともに前記第2のダイオードを介して前記コンデンサを充電し、前記1次側回路により前記一次巻線に印加される電圧が印加されなくなることで前記二次巻線に発生する逆電圧により前記コンデンサ、前記抵抗、前記第1のダイオード、前記トランジスタを介する電流が流れるようにしたことを要旨としている。 In the first aspect of the present invention, a primary winding and a secondary winding are provided, and a first terminal that is one end of the secondary winding and a second terminal that is the other end of the secondary winding. A transformer having a tap connected to a source or an emitter of a voltage controlled transistor, a primary circuit for applying a voltage to the primary winding, and a voltage generated in the secondary winding to the voltage controlled transistor A secondary circuit that is applied to the gate of the transistor, wherein the secondary circuit has a transistor connected between the first terminal and the gate of the voltage controlled transistor, and an anode connected to the transistor. And a first diode whose cathode is connected to the gate of the voltage-controlled transistor, a capacitor connected between the tap and the second terminal, and an anode between the capacitor and the second terminal. A diode connected to the capacitor and a cathode connected to the second terminal, a drain or a collector connected to an anode of the second diode, and a source or emitter connected to the voltage A gate discharge transistor connected to the gate of the control transistor; one end connected to the drain or collector of the gate discharge transistor; the other end connected to the gate or base of the gate discharge transistor; and the first A resistor connected to the cathode of the diode, and a voltage generated in the secondary winding by the voltage applied to the primary winding by the primary side circuit via the transistor and the first diode. And applied to the gate of the voltage controlled transistor The capacitor is charged via the diode of 2 and the voltage applied to the primary winding by the primary circuit is no longer applied, so that the capacitor, the resistor, The gist is that a current flows through the first diode and the transistor.
請求項1に記載の発明によれば、1次側回路により一次巻線に印加された電圧によって二次巻線に発生する電圧をトランジスタおよび第1のダイオードを介して電圧制御型トランジスタのゲートに印加するとともに第2のダイオードを介してコンデンサを充電する。よって、コンデンサを安定した電圧で充電することができる。 According to the first aspect of the present invention, the voltage generated in the secondary winding by the voltage applied to the primary winding by the primary side circuit is applied to the gate of the voltage controlled transistor via the transistor and the first diode. Apply and charge the capacitor via the second diode. Therefore, the capacitor can be charged with a stable voltage.
また、1次側回路により一次巻線に印加される電圧が印加されなくなることで二次巻線に発生する逆電圧によりコンデンサ、抵抗、第1のダイオード、トランジスタを介する電流が流れ、ゲート放電用トランジスタのオンの高速化が図られる。ゲート放電用トランジスタのオンに伴い、充電されたコンデンサにより電圧制御型トランジスタのゲート・ソース間またはゲート・エミッタ間に逆バイアスが与えられ、電圧制御型トランジスタが高速にターンオフする。 In addition, when the voltage applied to the primary winding is not applied by the primary side circuit, the reverse voltage generated in the secondary winding causes a current to flow through the capacitor, resistor, first diode, and transistor, thereby causing gate discharge. The transistor can be turned on faster. As the gate discharge transistor is turned on, a reverse bias is applied between the gate and source of the voltage controlled transistor or between the gate and emitter by the charged capacitor, and the voltage controlled transistor is turned off at high speed.
ここで、電圧制御型トランジスタとは、MOSトランジスタ、IGBTを指す。また、ゲート放電用トランジスタとは、pチャネルMOSトランジスタ、バイポーラトランジスタを指す。さらに、トランジスタとは、MOSトランジスタ、逆接続されたダイオードを含むIGBTを指す。 Here, the voltage control type transistor refers to a MOS transistor or IGBT. The gate discharge transistor refers to a p-channel MOS transistor or a bipolar transistor. Furthermore, a transistor refers to an IGBT including a MOS transistor and a reversely connected diode.
請求項2に記載のように、請求項1に記載の電圧制御型トランジスタのゲートドライブ回路において、トランジスタのゲートが、第1端子とタップとの間に直列接続された一対の分圧抵抗間に接続されている構成とするとよい。 The voltage-controlled transistor gate drive circuit according to claim 1, wherein the gate of the transistor is between a pair of voltage dividing resistors connected in series between the first terminal and the tap. A connected configuration is preferable.
本発明によれば、安定した電圧で充電して当該充電電圧をターンオフ時に利用することができ、しかもターンオフ時にパルストランスの二次巻線側に設けたゲート放電用トランジスタを高速にオンすることができる。 According to the present invention, it is possible to charge at a stable voltage and use the charged voltage at the time of turn-off, and to turn on the gate discharge transistor provided on the secondary winding side of the pulse transformer at a high speed at the time of turn-off. it can.
以下、本発明を具体化した一実施形態を図面に従って説明する。
図1には、本実施形態における電圧制御型トランジスタの絶縁型ゲートドライブ回路を示す。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment of the invention will be described with reference to the drawings.
FIG. 1 shows an insulated gate drive circuit of a voltage controlled transistor in this embodiment.
図1において、nチャネルタイプの電圧制御型トランジスタ50はゲートに抵抗51が接続されている。また、電圧制御型トランジスタ50のゲート・ソース間には抵抗52が接続されている。
In FIG. 1, an n-channel type voltage
ゲートドライブ回路はパルストランス10を具備している。パルストランス10は、一次巻線11と二次巻線12を有している。パルストランス10の一次巻線11について、一端が第1端子11a、他端が第2端子11bであり、第1端子11aと第2端子11bとの間にはタップ11cが設けられている。パルストランス10の二次巻線12について、一端が第1端子12a、他端が第2端子12bであり、第1端子12aと第2端子12bとの間にはタップ12cが設けられている。
The gate drive circuit includes a
パルストランス10の一次巻線11に電圧を印加する1次側回路と、二次巻線12に発生した電圧を電圧制御型トランジスタ50のゲートに印加する2次側回路とを有している。1次側回路はダイオード13、MOSトランジスタ14、抵抗15,16,18、コンデンサ17を備えている。2次側回路はトランジスタ20,40、コンデンサ30、ダイオード21,22,25,31、抵抗23,24,41を備えている。
A primary circuit for applying a voltage to the
1次側回路について、パルストランス10の一次巻線11の第1端子11aはダイオード13を介して接地されている。一次巻線11の第2端子11bはMOSトランジスタ14を介して接地されている。MOSトランジスタ14のゲートには抵抗15が接続されている。また、MOSトランジスタ14のゲート・ソース間には抵抗16が接続されている。一次巻線11のタップ11cには電源(Vcc)端子が接続されている。一次巻線11のタップ11cとMOSトランジスタ14のドレインとの間にはコンデンサ17と抵抗18が直列に接続されている。
Regarding the primary circuit, the
そして、抵抗15を介してMOSトランジスタ14のゲートに、パルス信号が電圧制御型トランジスタ50の駆動信号として送られ、パルス信号の入力に伴いMOSトランジスタ14がオンしてパルストランス10の一次巻線11のタップ11cと第2端子11bとの間の巻線が通電される。
Then, a pulse signal is sent as a drive signal for the voltage-controlled
一方、2次側回路について、パルストランス10の二次巻線12のタップ12cには電圧制御型トランジスタ50のソースが接続されている。
パルストランス10の二次巻線12の第1端子12aと電圧制御型トランジスタ50のゲートとの間において、二次巻線12の第1端子12aから順に、pチャネルタイプのMOSトランジスタ20、ダイオード21、ダイオード22、抵抗51が直列に接続されている。ダイオード21のアノードがMOSトランジスタ20に接続され、ダイオード21のカソードがダイオード22のアノードと接続され、ダイオード22のカソードが抵抗51と接続されている。このように、MOSトランジスタ20がパルストランス10の二次巻線12の第1端子12aと電圧制御型トランジスタ50のゲートとの間に接続され、さらに、第1のダイオードとしてのダイオード21がMOSトランジスタ20と電圧制御型トランジスタ50のゲートとの間においてアノードがMOSトランジスタ20と接続されるとともにカソードが電圧制御型トランジスタ50のゲートと接続されている。
On the other hand, for the secondary circuit, the source of the voltage
Between the
MOSトランジスタ20は寄生ダイオード27が形成され、これがソース・ドレイン間の内蔵ダイオード(ボディダイオード)となっている。
パルストランス10の二次巻線12の第1端子12aとタップ12cとの間には、一対の分圧抵抗23,24およびダイオード25が直列に接続されている。一対の分圧抵抗23,24間にMOSトランジスタ20のゲートが接続されている。ダイオード25は、アノードが抵抗24側であり、カソードがタップ12c側である。
In the
A pair of
パルストランス10の二次巻線12のタップ12cと第2端子12bとの間においてコンデンサ30がダイオード31を介して接続されている。詳しくは、コンデンサ30は、その一端がパルストランス10の二次巻線12のタップ12cに、他端がダイオード31のアノードに接続され、ダイオード31のカソードがパルストランス10の二次巻線12の第2端子12bに接続されている。このようにコンデンサ30がパルストランス10の二次巻線12のタップ12cと第2端子12bとの間に接続され、さらに、第2のダイオードとしてのダイオード31がコンデンサ30とパルストランス10の二次巻線12の第2端子12bとの間においてアノードがコンデンサ30に接続されるとともにカソードがパルストランス10の二次巻線12の第2端子12bとなるように接続されている。
A
ゲート放電用pnpトランジスタ40がダイオード31のアノードと電圧制御型トランジスタ50のゲートとの間に接続されている。詳しくは、ダイオード31のアノードにゲート放電用pnpトランジスタ40のコレクタが接続されているとともに、電圧制御型トランジスタ50のゲートに抵抗51を介してゲート放電用pnpトランジスタ40のエミッタが接続されている(ゲート放電用pnpトランジスタ40はコレクタがダイオード31のアノードと接続されるとともにエミッタが電圧制御型トランジスタ50のゲートに接続される)。pnpトランジスタ40のベースがダイオード22のアノードと接続されるとともにpnpトランジスタ40のベース・コレクタ間には抵抗41が接続されている。つまり、抵抗41の一端がpnpトランジスタ40のコレクタに接続されるとともに、他端がpnpトランジスタ40のベース、および、ダイオード21のカソードに接続されている。
A gate
次に、このように構成したゲート駆動回路の作用を説明する。
図2には、MOSトランジスタ14のオン時を示す。図3には、MOSトランジスタ14がオンからオフに切り換わった時、即ちターンオフ時を示す。図4には、MOSトランジスタ14のオフ時を示す。
Next, the operation of the gate drive circuit configured as described above will be described.
FIG. 2 shows when the
まず、図2のMOSトランジスタ14のオン時の動作について述べる。
図2に示すように、スイッチング素子としてのMOSトランジスタ14がオンすると、図2において符号A1で示すごとく、パルストランス10の一次巻線11のタップ11cと第2端子11bとの間の巻線が通電され、パルストランス10の二次巻線12に電圧が発生する。すると、図2において符号A2で示すごとく、抵抗23→抵抗24→ダイオード25の経路にて電流が流れてMOSトランジスタ20がオンする。
First, the operation when the
As shown in FIG. 2, when the
MOSトランジスタ20のオンにて、図2において符号A3で示すごとく、パルストランス10の二次巻線12の第1端子12a→MOSトランジスタ20→ダイオード21→ダイオード22を経て抵抗51に電流が流れ、電圧制御型トランジスタ50のゲートに電圧が印加される。これにより電圧制御型トランジスタ50がオンする。
When the
一方、図2において符号A4で示すごとく、コンデンサ30の両端間においてパルストランス10の二次巻線12のタップ12c→コンデンサ30→ダイオード31→パルストランス10の二次巻線12の第2端子12bに至る経路で電流が流れ、コンデンサ30が充電される。
On the other hand, as indicated by reference numeral A4 in FIG. 2, the
このようにして、1次側回路により一次巻線11に印加された電圧によって二次巻線12に発生する電圧をMOSトランジスタ20およびダイオード21を介して電圧制御型トランジスタ50のゲートに印加するとともにダイオード31を介してコンデンサ30を充電する。
In this way, the voltage generated in the secondary winding 12 by the voltage applied to the primary winding 11 by the primary side circuit is applied to the gate of the voltage
次に、MOSトランジスタ14のターンオフ時の動作について述べる。
図3に示すように、MOSトランジスタ14がオンからオフに切り換わると、パルストランス10の二次巻線12に逆起電力(逆電圧)が発生する。すると、図3において符号A10で示すごとく、パルストランス10の二次巻線12のタップ12c→コンデンサ30→抵抗41→ダイオード21の寄生容量→MOSトランジスタ20の寄生ダイオード27→パルストランス10の二次巻線12の第1端子12aに到る経路にて電流が流れる。詳しくは、パルストランス10の逆起電力(逆電圧)によりダイオード21の寄生容量を充電しA10の経路で電流が流れる。ここで、抵抗41の両端間に電位差が生じ、pnpトランジスタ40のベース・エミッタ間の電圧が大きくなる。すると、図3において符号A11で示すごとく電圧制御型トランジスタ50のゲートから抵抗51→pnpトランジスタ40のエミッタ・ベース間→ダイオード21の寄生容量→MOSトランジスタ20の寄生ダイオード27→パルストランス10の二次巻線12の第1端子12aに到る経路にて電流が流れる(pnpトランジスタ40のベース電流が流れる)。
Next, the operation when the
As shown in FIG. 3, when the
これにより、pnpトランジスタ40がオンして、図3において符号A12で示すごとく、電圧制御型トランジスタ50のゲートから抵抗51→pnpトランジスタ40のエミッタ・コレクタ間→コンデンサ30→電圧制御型トランジスタ50のソースに到る電流経路が形成される。よって、電圧制御型トランジスタ50のゲートに、コンデンサ30による負バイアス電圧が印加され、電圧制御型トランジスタ50が高速にオフする。
As a result, the
このようにして、MOSトランジスタ14のターンオフ時にパルストランス10の二次巻線12に発生する逆電圧により、即ち、1次側回路により一次巻線11に印加される電圧が印加されなくなることで二次巻線12に発生する逆電圧により、パルストランス10の二次巻線12のタップ12c→コンデンサ30→抵抗41→ダイオード21の寄生容量→MOSトランジスタ20の寄生ダイオード27→パルストランス10の二次巻線12の第1端子12aに至る経路に電流が流れることによりpnpトランジスタ40のオンを高速化する。pnpトランジスタ40のオンに伴い、充電されたコンデンサ30により電圧制御型トランジスタ50のゲート・ソース間に逆バイアスが与えられ、電圧制御型トランジスタ50を高速にターンオフすることができる。
In this way, the reverse voltage generated in the secondary winding 12 of the
次に、図4のMOSトランジスタ14のオフ時の動作について述べる。
図4において符号A20で示すごとく、コンデンサ30における電圧制御型トランジスタ50のソース側端子から、抵抗52→抵抗51→pnpトランジスタ40のエミッタ・ベース間→抵抗41→コンデンサ30に到る経路にて電流が流れる。これによりpnpトランジスタ40がオン状態を維持する。よって、図4において符号A12で示す電流経路、即ち、電圧制御型トランジスタ50のゲートから抵抗51→pnpトランジスタ40のエミッタ・コレクタ間→コンデンサ30→電圧制御型トランジスタ50のソースに到る経路で電流が流れることにより、電圧制御型トランジスタ50のゲートに負バイアス電圧が印加された状態に維持される。
Next, the operation when the
In FIG. 4, as indicated by reference numeral A <b> 20, a current flows from the source side terminal of the voltage
このようにして、従来(特許文献1,2)では、ターンオフ時のパルストランスの二次巻線に発生する逆起電力でコンデンサを充電すると、電圧が安定せず、特にデューティ比が変わるとコンデンサの電圧が変わってしまう。これに対し、本実施形態では、MOSトランジスタ14のオン時にコンデンサ30を充電するので、コンデンサ電圧はタップ12cと第1端子12aの間の巻数とタップ12cと第2端子12bの間の巻数の比(巻数比)で決定され、安定した電圧で充電して充電電圧をターンオフ時に利用することができる。即ち、二次巻線12にタップ12cを設けたパルストランス10を用いMOSトランジスタ14のオン時にコンデンサ30の充電を行い、この負電源(コンデンサ30)でオンからオフに切り換わった時に電圧制御型トランジスタ50のゲート電圧を引き抜いて電圧制御型トランジスタ50の高速動作を可能とした。また、パルストランス10の逆起電力によってパルストランス10の二次巻線12のタップ12c→コンデンサ30→抵抗41→ダイオード21の寄生容量→MOSトランジスタ20の寄生ダイオード27→パルストランス10の二次巻線12の第1端子12aに至る経路に電流が流れることによりpnpトランジスタ40のオンの高速化を図ることができる。その結果、電圧制御型トランジスタ50の高速なるオフ動作(高速スイッチング動作)を実現することができる。具体的には、ターンオフ動作として立下り動作時間100ns以下を実現可能となる。また、MOSトランジスタ20を設けることにより図4に示したMOSトランジスタ14のオフ時においてMOSトランジスタ20をオフさせて電流経路を遮断することにより電圧制御型トランジスタ50が誤ってターンオンすることを防止することができる(電圧制御型トランジスタ50のオフ時の誤点弧を防止することができる)。
Thus, in the prior art (Patent Documents 1 and 2), when the capacitor is charged with the counter electromotive force generated in the secondary winding of the pulse transformer at the time of turn-off, the voltage is not stabilized, and particularly when the duty ratio changes, the capacitor Will change the voltage. On the other hand, in this embodiment, the
上記実施形態によれば、以下のような効果を得ることができる。
(1)電圧制御型トランジスタ50のゲート・ソース間に逆バイアスを与えるためのコンデンサ30と、オフ時に誤動作を防止するためのMOSトランジスタ20と、ゲート放電用pnpトランジスタ40と、ダイオード21,31と、抵抗41と、を用いて、コンデンサ30をMOSトランジスタ14のオン時に充電するとともに逆起電力を利用してパルストランス10の二次巻線12のタップ12c→コンデンサ30→抵抗41→ダイオード21の寄生容量→MOSトランジスタ20の寄生ダイオード27→パルストランス10の二次巻線12の第1端子12aに至る経路に電流を流してpnpトランジスタ40のオンの高速化を図るようにした。よって、安定した電圧で充電して当該充電電圧をターンオフ時に利用することができ、しかもターンオフ時にパルストランスの二次巻線側に設けたゲート放電用pnpトランジスタ40を高速にオンすることができる。
According to the above embodiment, the following effects can be obtained.
(1) a
(2)MOSトランジスタ20のゲートが、パルストランス10の二次巻線12の第1端子12aとタップ12cとの間に直列接続された一対の分圧抵抗23,24間に接続されているので、簡単な構成にてMOSトランジスタ20をオンオフ動作させることができる。
(2) Since the gate of the
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・図1に代わる構成として、図5に示すように、ダイオード21に並列にコンデンサ80を接続してもよい。これによりダイオード21の寄生容量だけでなく、コンデンサ80も利用することができる。
The embodiment is not limited to the above, and may be embodied as follows, for example.
As an alternative to FIG. 1, a
・電圧制御型トランジスタとしてnチャネルMOSトランジスタ50を用いたが、MOSトランジスタに代わりIGBTを用いてもよい。
・ゲート放電用トランジスタとしてバイポーラトランジスタ40を用いたが、これに代わりpチャネルMOSトランジスタを用いてもよい。
Although the n-
Although the
・pチャネルMOSトランジスタ20に代わり、nチャネルMOSトランジスタやIGBTを用いることも可能である。ただし、IGBTに置き換える場合、ボディーダイオードがないため別途ダイオードをつなぐようにする。
In place of the p-
・1次側回路はトランスの一次巻線に電圧を印加できる構成であればどのような構成でもよい。 The primary circuit may have any configuration as long as a voltage can be applied to the primary winding of the transformer.
10…パルストランス、11…一次巻線、12…二次巻線、12a…第1端子、12b…第2端子、12c…タップ、14…MOSトランジスタ、20…MOSトランジスタ、21…ダイオード、30…コンデンサ、31…ダイオード、40…pnpトランジスタ、41…抵抗、50…電圧制御型トランジスタ。
DESCRIPTION OF
Claims (2)
前記一次巻線に電圧を印加する1次側回路と、
前記二次巻線に発生した電圧を前記電圧制御型トランジスタのゲートに印加する2次側回路とを有し、
前記2次側回路は、前記第1端子と前記電圧制御型トランジスタのゲートとの間に接続されるトランジスタと、
アノードが前記トランジスタと接続されるとともにカソードが前記電圧制御型トランジスタのゲートと接続される第1のダイオードと、
前記タップと前記第2端子との間に接続されたコンデンサと、
前記コンデンサと前記第2端子との間においてアノードが前記コンデンサに接続されるとともにカソードが前記第2端子となるように接続される第2のダイオードと、
ドレインまたはコレクタが前記第2のダイオードのアノードと接続されるとともにソースまたはエミッタが前記電圧制御型トランジスタのゲートに接続されるゲート放電用トランジスタと、
一端が前記ゲート放電用トランジスタのドレインまたはコレクタに接続されるとともに、他端が前記ゲート放電用トランジスタのゲートまたはベース、および、前記第1のダイオードのカソードに接続された抵抗と、
を備え、
前記1次側回路により前記一次巻線に印加された電圧によって前記二次巻線に発生する電圧を前記トランジスタおよび前記第1のダイオードを介して前記電圧制御型トランジスタのゲートに印加するとともに前記第2のダイオードを介して前記コンデンサを充電し、前記1次側回路により前記一次巻線に印加される電圧が印加されなくなることで前記二次巻線に発生する逆電圧により前記コンデンサ、前記抵抗、前記第1のダイオード、前記トランジスタを介する電流が流れるようにした
ことを特徴とする電圧制御型トランジスタのゲートドライブ回路。 A voltage control type transistor having a primary winding and a secondary winding, and a tap provided between a first terminal which is one end of the secondary winding and a second terminal which is the other end of the secondary winding. A transformer connected to the source or emitter of
A primary circuit for applying a voltage to the primary winding;
A secondary side circuit for applying a voltage generated in the secondary winding to the gate of the voltage controlled transistor;
The secondary circuit includes a transistor connected between the first terminal and a gate of the voltage controlled transistor;
A first diode having an anode connected to the transistor and a cathode connected to the gate of the voltage controlled transistor;
A capacitor connected between the tap and the second terminal;
A second diode having an anode connected to the capacitor and a cathode connected to the second terminal between the capacitor and the second terminal;
A gate discharge transistor having a drain or collector connected to the anode of the second diode and a source or emitter connected to the gate of the voltage controlled transistor;
A resistor having one end connected to the drain or collector of the gate discharge transistor and the other end connected to the gate or base of the gate discharge transistor and the cathode of the first diode;
With
The voltage generated in the secondary winding by the voltage applied to the primary winding by the primary circuit is applied to the gate of the voltage controlled transistor via the transistor and the first diode, and The capacitor is charged via the diode of 2 and the voltage applied to the primary winding by the primary circuit is no longer applied, so that the capacitor, the resistor, A voltage-controlled transistor gate drive circuit, wherein a current flows through the first diode and the transistor.
ことを特徴とする請求項1に記載の電圧制御型トランジスタのゲートドライブ回路。 2. The gate drive of a voltage controlled transistor according to claim 1, wherein the gate of the transistor is connected between a pair of voltage dividing resistors connected in series between the first terminal and the tap. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008026725A JP4957573B2 (en) | 2008-02-06 | 2008-02-06 | Gate drive circuit of voltage controlled transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008026725A JP4957573B2 (en) | 2008-02-06 | 2008-02-06 | Gate drive circuit of voltage controlled transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009188746A true JP2009188746A (en) | 2009-08-20 |
JP4957573B2 JP4957573B2 (en) | 2012-06-20 |
Family
ID=41071551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008026725A Active JP4957573B2 (en) | 2008-02-06 | 2008-02-06 | Gate drive circuit of voltage controlled transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4957573B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011087235A (en) * | 2009-10-19 | 2011-04-28 | Toyota Industries Corp | Gate drive circuit for voltage controlled type transistor |
CN102447405A (en) * | 2011-12-29 | 2012-05-09 | 深圳市大族元亨光电股份有限公司 | LED (light-emitting diode) lamp switch power supply circuit and control method |
CN102468789A (en) * | 2010-11-11 | 2012-05-23 | 海洋王照明科技股份有限公司 | Power polarity conversion circuit |
US8279629B2 (en) | 2009-07-29 | 2012-10-02 | Tdk Corporation | Switching power supply |
US10084444B2 (en) | 2016-08-17 | 2018-09-25 | Hyundai Motor Company | Gate-driving apparatus for providing negative voltage to gate of switch |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6367014A (en) * | 1986-09-08 | 1988-03-25 | Origin Electric Co Ltd | Gate driving circuit for field effect transistor |
JPH01131290A (en) * | 1987-08-31 | 1989-05-24 | Toyoda Gosei Co Ltd | Adhesive composition |
JPH05244764A (en) * | 1992-02-26 | 1993-09-21 | Sansha Electric Mfg Co Ltd | Drive circuit of insulted-gate type power semiconductor element |
JP2005136942A (en) * | 2003-10-06 | 2005-05-26 | Origin Electric Co Ltd | Drive circuit for field controlled semiconductor device |
-
2008
- 2008-02-06 JP JP2008026725A patent/JP4957573B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6367014A (en) * | 1986-09-08 | 1988-03-25 | Origin Electric Co Ltd | Gate driving circuit for field effect transistor |
JPH01131290A (en) * | 1987-08-31 | 1989-05-24 | Toyoda Gosei Co Ltd | Adhesive composition |
JPH05244764A (en) * | 1992-02-26 | 1993-09-21 | Sansha Electric Mfg Co Ltd | Drive circuit of insulted-gate type power semiconductor element |
JP2005136942A (en) * | 2003-10-06 | 2005-05-26 | Origin Electric Co Ltd | Drive circuit for field controlled semiconductor device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8279629B2 (en) | 2009-07-29 | 2012-10-02 | Tdk Corporation | Switching power supply |
JP2011087235A (en) * | 2009-10-19 | 2011-04-28 | Toyota Industries Corp | Gate drive circuit for voltage controlled type transistor |
CN102468789A (en) * | 2010-11-11 | 2012-05-23 | 海洋王照明科技股份有限公司 | Power polarity conversion circuit |
CN102447405A (en) * | 2011-12-29 | 2012-05-09 | 深圳市大族元亨光电股份有限公司 | LED (light-emitting diode) lamp switch power supply circuit and control method |
US10084444B2 (en) | 2016-08-17 | 2018-09-25 | Hyundai Motor Company | Gate-driving apparatus for providing negative voltage to gate of switch |
Also Published As
Publication number | Publication date |
---|---|
JP4957573B2 (en) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101222315B1 (en) | Solenoid drive circuit | |
JP5786281B2 (en) | Driving circuit | |
JP4957573B2 (en) | Gate drive circuit of voltage controlled transistor | |
JP2011139403A (en) | Power supply control circuit | |
JP2005287225A (en) | Drive circuit of voltage driven switch element and power supply device | |
JP6090007B2 (en) | Driving circuit | |
JP5082329B2 (en) | DC-DC converter | |
JP4548484B2 (en) | Synchronous rectification forward converter | |
JP5407618B2 (en) | Gate drive circuit and power conversion circuit | |
JP5423307B2 (en) | Gate drive circuit of voltage controlled transistor | |
JP2012209762A (en) | Level generation circuit | |
JP2012222715A (en) | Driver circuit | |
JP2014150654A (en) | Gate Drive circuit | |
JP4830829B2 (en) | Insulated gate transistor drive circuit | |
US20130120886A1 (en) | Driving circuits with power mos breakdown protection and driving methods thereof | |
JP5369987B2 (en) | Gate drive circuit | |
JP2007259067A (en) | Semiconductor element drive circuit | |
JP4458353B2 (en) | High side drive circuit | |
JP2010193649A (en) | Semiconductor switching element driving circuit | |
JP2013166359A (en) | Counter electromotive voltage regeneration circuit and dot impact printer | |
CN107787556A (en) | Circuit arrangement for controlling transistor | |
JPWO2018012168A1 (en) | Electronic control unit | |
JP2009060226A (en) | Semiconductor device | |
JP2010166359A (en) | Current limiting circuit | |
JP2010161496A (en) | Circuit and method for driving voltage-driven semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4957573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |