JP2009182015A - Manufacturing method of circuit board and electronic element, and circuit board - Google Patents
Manufacturing method of circuit board and electronic element, and circuit board Download PDFInfo
- Publication number
- JP2009182015A JP2009182015A JP2008017565A JP2008017565A JP2009182015A JP 2009182015 A JP2009182015 A JP 2009182015A JP 2008017565 A JP2008017565 A JP 2008017565A JP 2008017565 A JP2008017565 A JP 2008017565A JP 2009182015 A JP2009182015 A JP 2009182015A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit board
- manufacturing
- thin film
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、複数の配線に絶縁膜が形成された回路基板、この回路基板の製造方法及びそれに電子素子を形成する電子素子の製造方法に関する。 The present invention relates to a circuit board in which an insulating film is formed on a plurality of wirings, a method for manufacturing the circuit board, and a method for manufacturing an electronic element for forming an electronic element thereon.
近年、ディスプレイの大型化、高精細化及び薄型化が急速に進んでおり、種々の薄型ディスプレイが開発されている。これらの薄型ディスプレイには、薄膜トランジスタ(TFT)や薄膜コンデンサといった薄膜デバイスを集積化した背面板が用いられている。今後はディスプレイの更なる薄型化、軽量化が図られ、背面板として例えばプラスチックフィルムのような柔軟性を有する基板が用いられると考えられる。 In recent years, the enlargement, high definition, and thinning of displays have rapidly progressed, and various thin displays have been developed. In these thin displays, a back plate in which thin film devices such as thin film transistors (TFTs) and thin film capacitors are integrated is used. In the future, the display will be made thinner and lighter, and a flexible substrate such as a plastic film will be used as the back plate.
しかしながら、プラスチックフィルムは、従来一般に用いられる基板(例えばガラス基板)と比べ耐熱性が低いので、従来の薄膜デバイスの製造方法がプラスチックフィルムにはそのまま適用できないという課題があった。例えば、薄膜デバイスの製造に必要とされる絶縁膜の形成工程は、従来のスパッタリング法や蒸着法では一般に300℃以上で行われるので、プラスチックフィルムには適用できない。 However, since the plastic film has low heat resistance as compared with a conventionally used substrate (for example, a glass substrate), there has been a problem that the conventional method for manufacturing a thin film device cannot be applied to a plastic film as it is. For example, an insulating film forming process required for manufacturing a thin film device is generally performed at 300 ° C. or higher by a conventional sputtering method or vapor deposition method, and thus cannot be applied to a plastic film.
この課題の解決を図ることを目的として、陽極酸化法という手法を用いて絶縁膜を形成する製造方法が知られている(例えば、特許文献1参照)。特許文献1に示された製造方法は、ゲート電極が形成された基板を電解液に浸漬し、ゲート電極を陽極、電解液中の対向電極を陰極として直流電源を接続し、電気分解を行うことによってゲート電極上に絶縁膜を形成するものである。
しかしながら、特許文献1に示された従来の製造方法では、直流電源が接続される位置からゲート電極が形成される位置までの基板上の配線に断線箇所があると、その断線箇所より先の領域に直流電源からの電荷が供給されないので、その領域にあるゲート電極には絶縁膜が形成されないこととなる。
However, in the conventional manufacturing method shown in
その結果、絶縁膜形成後の工程において基板上に作製される薄膜デバイスのうち、該当する領域内のものには絶縁膜がないため電極間がショートした不良が発生し、この不良は修繕できないので基板全体が不良になるという課題があった。特に、従来の製造方法では、画面が大型化するに従って配線が長くなり複雑化するため断線の確率が大きくなり、基板の不良が発生しやすくなるので、その改善が望まれていた。 As a result, among the thin-film devices fabricated on the substrate in the process after the formation of the insulating film, there is no insulating film in the device in the corresponding area, so a defect occurs in which the electrodes are short-circuited, and this defect cannot be repaired. There was a problem that the entire substrate became defective. In particular, in the conventional manufacturing method, since the wiring becomes longer and more complicated as the screen becomes larger, the probability of disconnection increases and the substrate is likely to be defective.
本発明は、前述した事情に鑑みてなされたものであり、配線に断線箇所がある場合でも絶縁膜を確実に形成することができる回路基板の製造方法、及び回路基板に電子素子を形成する電子素子の製造方法、並びに回路基板を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and a method of manufacturing a circuit board capable of reliably forming an insulating film even when the wiring has a disconnection portion, and an electron forming an electronic element on the circuit board An object of the present invention is to provide an element manufacturing method and a circuit board.
本発明の回路基板の製造方法は、基板上に複数の配線を形成する工程と、前記複数の配線の予め定められた箇所同士を電気的に接続する電気的接続手段を形成する工程と、前記複数の配線のそれぞれに絶縁膜を電気的に形成する工程と、前記電気的接続手段を除去する工程とを含む構成を有している。 The method for manufacturing a circuit board according to the present invention includes a step of forming a plurality of wirings on a substrate, a step of forming an electrical connection means for electrically connecting predetermined locations of the plurality of wirings, It has a configuration including a step of electrically forming an insulating film on each of the plurality of wirings and a step of removing the electrical connection means.
この構成により、本発明の回路基板の製造方法は、絶縁膜を形成する工程において電気的接続手段が複数の配線間を電気的に接続するので、配線に断線箇所があっても電気的接続手段を介して断線箇所より先に電荷を供給することができ、絶縁膜を確実に形成することができる。 With this configuration, in the method of manufacturing a circuit board according to the present invention, the electrical connection means electrically connects the plurality of wirings in the step of forming the insulating film. Thus, the electric charge can be supplied prior to the disconnection portion, and the insulating film can be reliably formed.
本発明の電子素子の製造方法は、前記基板上に電子素子を形成する電子素子の製造方法であって、前記絶縁膜上に電極を形成する工程を含む構成を有している。 The method for manufacturing an electronic device of the present invention is a method for manufacturing an electronic device on the substrate, and includes a step of forming an electrode on the insulating film.
この構成により、本発明の電子素子の製造方法は、確実に形成される絶縁膜上に電極を形成できるので、この絶縁膜を用いた電子素子を製造する際の製造歩留の向上を図ることができる。 With this configuration, the method for manufacturing an electronic device according to the present invention can form an electrode on an insulating film that is reliably formed. Therefore, the manufacturing yield when manufacturing an electronic device using this insulating film is improved. Can do.
本発明の回路基板は、回路基板の製造方法で製造される回路基板であって、前記電気的接続手段が除去された痕跡を有するものである。 The circuit board of the present invention is a circuit board manufactured by a method for manufacturing a circuit board, and has a trace from which the electrical connection means has been removed.
この構成により、本発明の回路基板は、配線に断線箇所があっても電気的接続手段が断線箇所より先に電荷を供給することによって形成した絶縁膜を備えることとなる。
したがって、本発明の回路基板は、確実に形成される絶縁膜上に電子素子を形成することができるので、電子素子を形成する際の製造歩留の向上を図ることができる。
With this configuration, the circuit board of the present invention includes an insulating film formed by supplying electric charges before the disconnection site even if the wiring has a disconnection site.
Therefore, the circuit board of the present invention can form an electronic element on an insulating film that is reliably formed, so that it is possible to improve the manufacturing yield when the electronic element is formed.
本発明は、配線に断線箇所がある場合でも絶縁膜を確実に形成することができる回路基板の製造方法、及び回路基板に電子素子を形成する電子素子の製造方法、並びに回路基板を提供することができるものである。 The present invention provides a method for manufacturing a circuit board capable of reliably forming an insulating film even when the wiring has a broken portion, a method for manufacturing an electronic element for forming an electronic element on the circuit board, and a circuit board. It is something that can be done.
以下、本発明の実施の形態について図面を用いて説明する。なお、本発明の回路基板をディスプレイの背面板に適用した例を挙げて説明する。また、このディスプレイの画素は4個×5個のマトリクス状に配置されるものとする。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. An example in which the circuit board of the present invention is applied to a back plate of a display will be described. The pixels of this display are arranged in a matrix of 4 × 5.
まず、本発明に係る回路基板の一実施の形態における構成について説明する。図1は、本実施の形態における回路基板の概念図であって陽極酸化処理後の構成を示しており、図1(a)は概念平面図、図1(b)及び(c)は、それぞれ、図1(a)における断面AA及びBBを部分拡大して示した概念断面図である。 First, the configuration of an embodiment of a circuit board according to the present invention will be described. FIG. 1 is a conceptual diagram of a circuit board in the present embodiment and shows a configuration after anodizing treatment. FIG. 1 (a) is a conceptual plan view, and FIGS. 1 (b) and (c) are respectively diagrams. FIG. 2 is a conceptual cross-sectional view showing a cross-section AA and BB in FIG.
図1に示すように、本実施の形態における回路基板10は、基板11と、複数の配線12と、複数の配線12の間を接続する複数の補償配線13と、陽極酸化処理を行う際に直流電源が接続される電源接続部14とを備えている。
As shown in FIG. 1, the
基板11は、例えば、厚さが100μm〜200μm程度のプラスチックフィルムで構成され、画素が形成される画素形成領域15を有している。この画素形成領域15は、例えば、100μm〜1000μm程度の大きさであり、この領域には発光ダイオードが形成されるようになっている。なお、プラスチックフィルムに代えてガラス基板やシリコン基板等を用いて基板11を構成してもよい。
The
複数の配線12は、それぞれ、例えば、バルブ金属を材料として形成されたものであって、バルブ金属で構成された配線導体部12aと、バルブ金属の表面を陽極酸化して形成された配線絶縁膜12bとを備えている。ここで、配線導体部12aは、例えば、100nm〜200nm程度の厚さで形成される。また、配線絶縁膜12bは、例えば、100nm〜200nm程度の厚さで形成され、配線絶縁膜12b上には薄膜コンデンサや薄膜トランジスタ等の電極が形成されるようになっている。
Each of the plurality of
複数の補償配線13は、それぞれ、複数の配線12の予め定められた位置の間を接続するよう設けられている。本実施の形態においては、複数の補償配線13は、それぞれ、互いに隣接する画素形成領域15の間の領域に形成されている。なお、複数の補償配線13は、それぞれ、本発明に係る電気的接続手段を構成する。
The plurality of
また、複数の補償配線13の材料は、例えば、複数の配線12と同様にバルブ金属を材料として構成されるものであって、バルブ金属で構成された補償配線導体部13aと、バルブ金属の表面を陽極酸化して形成された補償配線絶縁膜13bとを備えている。また、補償配線導体部13aは、配線導体部12aと一体化して形成されており、互いに電気的に接続されている。この補償配線導体部13aは、絶縁膜形成後の工程で除去されるものである。
Further, the material of the plurality of
電源接続部14は、図示しない直流電源の陽極が接続され、直流電源からの電荷を複数の配線12にそれぞれ供給するようになっている。
The power
以上の構成により、本実施の形態における回路基板10では、複数の配線12のいずれかの特定箇所に断線が生じている場合でも、電源接続部14から供給される電荷が補償配線13を含む経路を介して断線箇所より先に供給されるので、複数の配線12のいずれにおいても陽極酸化が適切に進行し、配線絶縁膜12bを確実に形成することができる。したがって、本実施の形態における回路基板10を用いることにより、配線絶縁膜12bを含む薄膜デバイスを複数の配線12上に形成することができ、ディスプレイの背面基板としての製造歩留を向上させることができる。
With the above configuration, in the
具体的には、図1に示すC部に断線が生じている場合、従来のものでは、電源接続部14から供給される電荷がD部まで届かず、C部からD部までの間の配線12に絶縁膜が形成されないので、C部より先の画素形成領域15a及び15bに係る薄膜デバイスの形成ができなかった。例えば、配線導体部12aを一方の電極として薄膜コンデンサを形成する場合、絶縁膜が形成されていない状態で他方の電極を形成すると、2つの電極が短絡してしまい、修繕ができない不良となってしまう。
Specifically, when the disconnection occurs in the C portion shown in FIG. 1, in the conventional device, the charge supplied from the power
これに対し、本実施の形態における回路基板10では、複数の補償配線13を設ける構成としたので、C部に断線が生じている場合でも補償配線13を含む経路を介して電源接続部14からの電荷をD部まで供給することができ、画素形成領域15a及び15bに係る薄膜デバイスを形成することができる。
On the other hand, since the
なお、配線12に断線箇所がある場合は、配線絶縁膜12b形成した後の工程で断線箇所を修繕することにより、電源接続部14から見て断線箇所より先にある領域に形成された薄膜デバイスを正常に機能させることができる。
In addition, when there exists a disconnection location in the
次に、本実施の形態における回路基板10の製造方法について図2を用いて説明する。なお、図2に示した各断面図において配線12の本数を3つとしている。また、以下に示す製造方法における材質、寸法、手法等は一例であり、本発明はこれらに限定されるものではない。
Next, the manufacturing method of the
まず、厚さが100μm〜200μm程度のプラスチックフィルムの基板11上に、室温でスパッタリング法を用いて、金属薄膜21を200nm〜400nm程度の厚さで形成する(図2(a))。金属薄膜21の材料としては、バルブ金属と呼ばれるものを用いるのが好ましく、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等が好ましい。なお、金属薄膜21を成膜する前に、基板11との密着性を向上させるため、例えばシリコン系の酸化膜又は窒化膜等を基板11上に堆積させておく工程を設けてもよい。
First, the metal
次に、フォトリソグラフィ法と、ドライエッチング法又はウエットエッチング法とを用いて、所定の配線パターンを形成する(図2(b1)、(b2))。例えば、ドライエッチング法を用いる場合は、六フッ化硫黄のガスによる反応性エッチング法を利用して配線パターンを形成することができる。この工程により、配線12及び補償配線13のそれぞれの導体部に相当する配線導体部12a及び補償配線導体部13aが基板11上に形成される。なお、この工程において、電源接続部14(図1(a)参照)も基板11上に形成する。
Next, a predetermined wiring pattern is formed by using a photolithography method and a dry etching method or a wet etching method (FIGS. 2B1 and 2B2). For example, when the dry etching method is used, the wiring pattern can be formed by using a reactive etching method using sulfur hexafluoride gas. Through this step, the
続いて、室温で陽極酸化処理を行う(図2(c))。具体的には、電源接続部14を電源22の陽極に、陰極板23を電源22の陰極にそれぞれ接続し、電解液24中に浸して室温で通電処理を行う。陰極板23としては例えば白金、電解液24としては、金属薄膜21にタンタルを用いた場合には例えばホウ酸アンモニウムを用いるのが好ましい。通電処理における電流密度は、1mA/cm2程度が好ましい。絶縁層を所定の厚さ、例えば100nm〜200nm程度で形成した後、通電処理を終了する。陽極酸化後は基板11を純水で充分洗浄して乾燥させる。
Subsequently, anodization is performed at room temperature (FIG. 2C). Specifically, the power
この陽極酸化処理により、配線導体部12a及び補償配線導体部13aをそれぞれ被覆する配線絶縁膜12b及び補償配線絶縁膜13bが形成される。陽極酸化処理では、反応過程における絶縁膜の薄い部分に電界が集中する自己整合作用によって、より均一な膜厚の絶縁膜を形成することができるので、スパッタ法や蒸着法、CVD法等よりもピンホールの少ない緻密で耐圧の優れた薄膜が得られる。
By this anodizing treatment, a
次に、フォトリソグラフィ法と、ドライエッチング法又はウエットエッチング法とを用いて電気配線を加工し(図2(d1)、(d2))、補償配線13を除去する(図2(e1)、(e2))。例えば、ドライエッチング法を用いる場合は、例えば、四フッ化炭素による反応性エッチング法を利用して補償配線13を除去することができる。補償配線13を除去する工程の後、配線導体部12a及び配線絶縁膜12bは、補償配線13が除去された痕跡を有することとなる。なお、図2(e2)は、補償配線13の全体を除去して隣接する配線導体部12a同士の接続を断つ例を示しているが、1つの補償配線13の一部を除去して隣接する配線導体部12a同士の接続を断つ工程としてもよい。
Next, the electrical wiring is processed using a photolithography method and a dry etching method or a wet etching method (FIG. 2 (d1), (d2)), and the
次に、本実施の形態における具体的な実施例について説明する。なお、以下に記載した材料や製造方法等は一例であり、本発明は、これらに限定されるものではない。 Next, specific examples in the present embodiment will be described. In addition, the material, the manufacturing method, etc. which were described below are examples, and this invention is not limited to these.
(第1の実施例)
まず、回路基板10上に薄膜デバイスとして薄膜コンデンサ及び薄膜トランジスタを回路基板10上に形成する場合の実施例について図3を用いて説明する。
(First embodiment)
First, an embodiment in which a thin film capacitor and a thin film transistor are formed on a
図3(a)に示すように、薄膜コンデンサ30は、配線導体部12aを1つの電極とし、誘電体である配線絶縁膜12bを挟んで配線導体部12aに対向する対向電極31を備えている。対向電極31の対向面の大きさは、5μm〜100μm角程度とするのが好ましい。また、対向電極31は、クロムやチタン等の超薄膜(1nm〜5nm程度の膜厚)と金(50nm〜100nm程度の膜厚)との積層構造とするのが好ましい。
As shown in FIG. 3A, the
この構成において、陽極酸化後に補償配線13を除去した後、対向電極31を新たな配線で所望に接続することにより、回路基板10には平行平板型の薄膜コンデンサ30をマトリクス状に容易に形成することができる。この薄膜コンデンサ30は、例えば、プラスチックフィルム上に形成された集積回路用のコンデンサとして利用できる。
In this configuration, after the
また、図3(b)に示すように、薄膜トランジスタ40は、配線導体部12aをゲート電極とし、配線絶縁膜12b上に形成されたソース電極41及びドレイン電極42と、有機半導体43とを備えている。ソース電極41とドレイン電極42との間隔は、1μm〜10μm程度とするのが好ましい。また、ソース電極41及びドレイン電極42の大きさは、それぞれ、幅を5μm〜10μm程度、長さを10μm〜500μm程度とするのが好ましい。また、ソース電極41及びドレイン電極42は、それぞれ、クロムやチタン等の超薄膜(1nm〜5nm程度の膜厚)と金(50nm〜100nm程度の膜厚)との積層構造とするのが好ましい。また、有機半導体43としては、例えばペンタセンを成膜して形成することができ、その膜厚は50nm〜100nm程度とするのが好ましい。
As shown in FIG. 3B, the
この構成において、陽極酸化後に補償配線13を除去した後、回路基板10には電界効果型の薄膜トランジスタ40を容易に形成することができる。また、ソース電極41及びドレイン電極42をそれぞれ新たな配線で所望に接続することにより、マトリクス状に有機薄膜トランジスタアレイを形成することができる。この有機薄膜トランジスタアレイは、例えば、プラスチックフィルム上に形成される薄型ディスプレイ等の駆動素子として利用できる。
In this configuration, the field effect
(第2の実施例)
次に、前述の薄膜コンデンサ30及び薄膜トランジスタ40を基板11上に形成し、有機EL(エレクトロルミネッセンス)ディスプレイとして構成した実施例を図4に基づいて説明する。図4(a)は、本実施例における回路基板20の概念平面図であって陽極酸化処理後の構成を示しており、図4(b)は、図4(a)に示したE部の拡大概念図である。なお、図4において、図1及び図3における構成要素と同様なものには同一の符号を付している。
(Second embodiment)
Next, an embodiment in which the
本実施例における回路基板20は、画素形成領域15毎に、1つの薄膜コンデンサ30と、2つの薄膜トランジスタ40a及び40bとを備えたものである。以下、製造方法の概要を説明する。
The
まず、図4(a)に示すように、薄膜コンデンサ信号線(以下「TFC信号線」という。)16と、薄膜トランジスタ信号線(以下「TFT信号線」という。)17とを基板11上に設ける。また、陽極酸化処理を行う際に直流電源が接続される電源接続部14も基板11上に形成する。
First, as shown in FIG. 4A, a thin film capacitor signal line (hereinafter referred to as “TFC signal line”) 16 and a thin film transistor signal line (hereinafter referred to as “TFT signal line”) 17 are provided on the
ここで、TFC信号線16は、薄膜コンデンサ30の一方の電極(図3(a)の符号12a相当)が形成されるパターン16aを含む。また、TFT信号線17は、薄膜トランジスタ40a及び40bの各ゲート電極(図3(b)の符号12a相当)がそれぞれ形成されるパターン17a及び17bを含む。また、TFC信号線16とTFT信号線17との間は、補償配線13によって接続されている。なお、TFC信号線16及びTFT信号線17は、図1における配線12に相当するものである。
Here, the TFC signal line 16 includes a
次に、図示しない電源を電源接続部14に接続して回路基板20の陽極酸化処理を行い、各信号線及び各パターンに絶縁膜を形成する。
Next, a power supply (not shown) is connected to the power
次に、図4(b)に示すように、補償配線13の「×」印の部分において、TFC信号線16とTFT信号線17とを分断する。また、薄膜トランジスタ40bのゲート電極が形成されるパターン17bと、TFT信号線17とを「×」印で示した分断箇所17cにおいて分断する。なお、分断される前の分断箇所17c位置に存在した導体部は、本発明に係る電気的接続手段を構成する。すなわち、本発明に係る電気的接続手段は、線状に形成された配線同士を接続するものに限定されるものではなく、電子素子の電極が形成される電極形成導体部(例えばパターン17b)と線状の配線(例えばTFT信号線17)とを接続するもの、電極形成導体部同士を接続するもの、電極が形成されない導体部同士を接続するもの等も含むものである。
Next, as shown in FIG. 4B, the TFC signal line 16 and the TFT signal line 17 are divided at the portion of the
続いて、画素形成領域15に発光素子のための画素電極を形成した後、薄膜デバイス及び各信号線を形成する。具体的には、薄膜コンデンサ30の上側電極をパターン16a上に形成する(図3(a)参照)。また、薄膜トランジスタ40a及び40bをパターン17a及び17b上にそれぞれ形成する(図3(b)参照)。ここで、薄膜トランジスタ40aのソース電極(図3(b)の符号41相当)は、各画素にデータを伝送する画素データ線18の形成と兼用して同時に製作することができる。また、薄膜トランジスタ40aのドレイン電極(図3(b)の符号42相当)は、電源供給線19と接続する。
Subsequently, after forming a pixel electrode for the light emitting element in the
以上のように、本実施の形態における回路基板10によれば、複数の配線12の間を接続する複数の補償配線13を設ける構成としたので、配線12の特定箇所に断線が生じている場合でも、電源接続部14から供給される電荷が補償配線13を含む経路を介して断線箇所より先に供給されるため、配線絶縁膜12bを複数の配線12に確実に形成することができる。
As described above, according to the
したがって、本実施の形態における回路基板10は、配線絶縁膜12b含む薄膜デバイスを複数の配線12上に形成することができ、例えばディスプレイの背面基板として適用される際にその製造歩留を向上させることができる。この製造歩留は補償配線13の本数が増加するほど向上し、好ましい構成となる。
Therefore, the
また、本実施の形態における回路基板10によれば、陽極酸化処理を用いて室温で絶縁膜を形成する構成としたので、例えばプラスチックフィルムのような柔軟性を有する基板に対しても絶縁膜を確実に形成することができる。
In addition, according to the
なお、前述の実施の形態において、配線12と補償配線13とをバルブ金属で一体に形成する構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、配線12と補償配線13とを互いに異なる金属で別個に形成して電気的に接続する構成としても同様な効果が得られる。
In the above-described embodiment, the configuration in which the
以上のように、本発明に係る回路基板及び電子素子の製造方法並びに回路基板は、配線に断線箇所がある場合でも絶縁膜を確実に形成することができるという効果を有し、プラスチックフィルム上に形成される薄型ディスプレイの背面基板、集積回路用の電子素子、アクティブマトリクス方式を用いたディスプレイの駆動素子等として有用である。 As described above, the circuit board and the method for manufacturing an electronic element and the circuit board according to the present invention have an effect that an insulating film can be surely formed even when there is a disconnection portion in the wiring, and on the plastic film. It is useful as a back substrate of a thin display to be formed, an electronic element for an integrated circuit, a driving element for a display using an active matrix system, and the like.
10、20 回路基板
11 基板
12 配線
12a 配線導体部
12b 配線絶縁膜
12c、12d 配線
13 補償配線(電気的接続手段)
13a 補償配線導体部
13b 補償配線絶縁膜
13c、13d 補償配線
14 電源接続部
15(15a、15b) 画素形成領域
16 TFC信号線
16a 薄膜コンデンサの一方の電極が形成されるパターン
17 TFT信号線
17a、17b ゲート電極が形成されるパターン
17c TFT信号線の分断箇所
18 画素データ線
19 電源供給線
21 金属薄膜
22 電源
23 陰極板
24 電解液
30 薄膜コンデンサ
31 対向電極
40 薄膜トランジスタ
41 ソース電極
42 ドレイン電極
43 有機半導体
10, 20
13a Compensation
Claims (3)
前記絶縁膜上に電極を形成する工程を含むことを特徴とする電子素子の製造方法。 An electronic device manufacturing method for forming an electronic device on the substrate according to claim 1,
The manufacturing method of the electronic element characterized by including the process of forming an electrode on the said insulating film.
前記電気的接続手段が除去された痕跡を有することを特徴とする回路基板。 A circuit board manufactured by the method for manufacturing a circuit board according to claim 1,
A circuit board having a trace from which the electrical connection means has been removed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008017565A JP5044427B2 (en) | 2008-01-29 | 2008-01-29 | Electronic device manufacturing method and circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008017565A JP5044427B2 (en) | 2008-01-29 | 2008-01-29 | Electronic device manufacturing method and circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009182015A true JP2009182015A (en) | 2009-08-13 |
JP5044427B2 JP5044427B2 (en) | 2012-10-10 |
Family
ID=41035780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008017565A Expired - Fee Related JP5044427B2 (en) | 2008-01-29 | 2008-01-29 | Electronic device manufacturing method and circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5044427B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS503279A (en) * | 1973-05-11 | 1975-01-14 | ||
JPH0629279A (en) * | 1992-05-09 | 1994-02-04 | Semiconductor Energy Lab Co Ltd | Electronic circuit and manufacture thereof |
JPH08264799A (en) * | 1995-03-24 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | Forming method of semiconductor integrated circuit |
JPH09318973A (en) * | 1996-05-28 | 1997-12-12 | Matsushita Electric Ind Co Ltd | Thin-film transistor array and its production |
JPH10233568A (en) * | 1997-02-20 | 1998-09-02 | Sony Corp | Manufacturing method of printed wiring board, and jig for plating used therefor |
JP2003215616A (en) * | 2002-01-21 | 2003-07-30 | Matsushita Electric Ind Co Ltd | Method for manufacturing electrode or wiring, and method for manufacturing active matrix type liquid crystal display device |
-
2008
- 2008-01-29 JP JP2008017565A patent/JP5044427B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS503279A (en) * | 1973-05-11 | 1975-01-14 | ||
JPH0629279A (en) * | 1992-05-09 | 1994-02-04 | Semiconductor Energy Lab Co Ltd | Electronic circuit and manufacture thereof |
JPH08264799A (en) * | 1995-03-24 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | Forming method of semiconductor integrated circuit |
JPH09318973A (en) * | 1996-05-28 | 1997-12-12 | Matsushita Electric Ind Co Ltd | Thin-film transistor array and its production |
JPH10233568A (en) * | 1997-02-20 | 1998-09-02 | Sony Corp | Manufacturing method of printed wiring board, and jig for plating used therefor |
JP2003215616A (en) * | 2002-01-21 | 2003-07-30 | Matsushita Electric Ind Co Ltd | Method for manufacturing electrode or wiring, and method for manufacturing active matrix type liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
JP5044427B2 (en) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20240049788A (en) | Organic light emitting display and manufacturing method thereof | |
US10186562B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and organic light emitting display panel | |
US20220140046A1 (en) | Display panel and fabrication method thereof | |
EP2475009B1 (en) | Method of manufacturing an organic light emitting display device | |
JP2010040897A (en) | Organic thin film transistor, production method thereof, and electronic device | |
US20120280229A1 (en) | Flexible semiconductor device, method for manufacturing the same and image display device | |
JP6519073B2 (en) | THIN FILM TRANSISTOR, METHOD FOR MANUFACTURING THE SAME, AND DISPLAY DEVICE | |
JP2007193313A (en) | Organic light emitting display and method of fabricating the same | |
JP2006146205A (en) | Flat panel display and its method of fabrication | |
CN102812541A (en) | Flexible semiconductor device and method for producing same, image display device using the flexible semiconductor device and manufacturing method thereof | |
JP2005268099A (en) | Organic el display panel, organic el display device, and method of manufacturing organic el display panel | |
WO2019012769A1 (en) | Display device and method for producing display device | |
US10204922B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
CN101569001A (en) | Method for manufacturing flexible semiconductor device and flexible semiconductor device | |
US10403694B2 (en) | OLED substrate comprising corresponding pixel definition layer patterns, manufacturing method thereof, and display device | |
US8993387B2 (en) | Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device | |
KR102138280B1 (en) | Display panel and display apparatus having the same | |
JP2016111105A (en) | Thin film transistor, manufacturing method thereof, and display device | |
WO2015086621A1 (en) | Source/drain conductors for transistor devices | |
CN107591416B (en) | Array substrate and manufacturing method thereof | |
US20150206982A1 (en) | Thin film transistor for a display device, display device and method of manufacturing a display device | |
US9401394B2 (en) | Method of manufacturing display apparatus | |
CN107680992B (en) | Display device, manufacturing method thereof and repairing method of display device | |
WO2014208442A1 (en) | Thin film transistor | |
JP5044427B2 (en) | Electronic device manufacturing method and circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120713 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |