JP2009177977A - Power circuit and method of controlling the same, power circuit for projector and projector - Google Patents
Power circuit and method of controlling the same, power circuit for projector and projector Download PDFInfo
- Publication number
- JP2009177977A JP2009177977A JP2008015007A JP2008015007A JP2009177977A JP 2009177977 A JP2009177977 A JP 2009177977A JP 2008015007 A JP2008015007 A JP 2008015007A JP 2008015007 A JP2008015007 A JP 2008015007A JP 2009177977 A JP2009177977 A JP 2009177977A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output voltage
- power supply
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、電源回路及びその制御方法、プロジェクタ用電源回路並びにプロジェクタに関する。 The present invention relates to a power supply circuit and a control method therefor, a power supply circuit for a projector, and a projector.
交流電源を直流電源に変換する回路として、整流器と平滑コンデンサを組み合わせたコンデンサインプット型整流回路を使用した電源回路が知られている。しかし、コンデンサインプット型整流回路では、交流電圧のピーク時近辺でしか入力電流が流れ込まないため、力率が小さいという課題があった。 As a circuit for converting an AC power source into a DC power source, a power source circuit using a capacitor input type rectifier circuit in which a rectifier and a smoothing capacitor are combined is known. However, the capacitor input type rectifier circuit has a problem that the power factor is small because the input current flows only near the peak of the AC voltage.
そこで、コンデンサインプット型整流回路を使用した電源回路の力率を改善した回路として、整流器と昇圧回路を組み合わせた力率改善(PFC:Power Factor Correction)回路を使用した電源回路が開発されている。
昇圧回路を動作させるためには、入力電圧よりも高い出力電圧を設定する必要がある。特に複数の電圧の入力電圧が想定される場合(例えば家庭用電源電圧が異なる複数の国や地域での使用が想定される場合)には、最も高い入力電圧であっても動作するような出力電圧を設定する必要がある。しかし、出力電圧を大きくすると、昇圧回路に用いられるスイッチ素子による電力損失が大きくなるため、電源回路としての電力変換効率は小さくなるという課題があった。 In order to operate the booster circuit, it is necessary to set an output voltage higher than the input voltage. An output that operates even at the highest input voltage, especially when multiple input voltages are assumed (for example, use in multiple countries or regions with different household power supply voltages) It is necessary to set the voltage. However, when the output voltage is increased, the power loss due to the switch element used in the booster circuit increases, so that there is a problem that the power conversion efficiency as the power supply circuit decreases.
本発明は、以上のような問題点に鑑みてなされたものであり、力率を改善しつつ、電力変換効率を改善した電源回路及びその制御方法、プロジェクタ用電源回路並びにプロジェクタを提供することを目的とする。 The present invention has been made in view of the above problems, and provides a power supply circuit and a control method thereof, a power supply circuit for a projector, and a projector that improve power conversion efficiency while improving the power factor. Objective.
(1)本発明の電源回路は、全波整流回路と、前記全波整流回路の出力電圧を昇圧して直流電圧を出力する昇圧回路と、前記昇圧回路の出力電圧を所望の電圧に制御する制御回路を含む電源回路であって、前記全波整流回路の入力電圧の絶対値が所与の電圧を上回った飽和期間において、前記昇圧回路の出力電圧が前記全波整流回路の出力電圧を上回るように制御回路を部分昇圧制御する部分昇圧制御回路を有することを特徴とする。 (1) A power supply circuit of the present invention controls a full-wave rectifier circuit, a booster circuit that boosts the output voltage of the full-wave rectifier circuit and outputs a DC voltage, and controls the output voltage of the booster circuit to a desired voltage. A power supply circuit including a control circuit, wherein the output voltage of the booster circuit exceeds the output voltage of the full-wave rectifier circuit in a saturation period in which the absolute value of the input voltage of the full-wave rectifier circuit exceeds a given voltage As described above, the control circuit includes a partial boost control circuit that performs partial boost control.
本発明によれば、昇圧回路の出力電圧が入力電圧を上回った状態を維持することで昇圧回路による力率改善効果を出しつつ、平均出力電圧を低くできるので、電力変換効率を改善した電源回路を提供することが可能になる。 According to the present invention, the average output voltage can be lowered while maintaining the state in which the output voltage of the booster circuit exceeds the input voltage, and the power factor improvement effect by the booster circuit can be reduced, so that the power supply circuit with improved power conversion efficiency It becomes possible to provide.
(2)この電源回路であって、前記昇圧回路は、出力電圧を制御可能なスイッチ素子を含み、前記制御回路は、前記スイッチ素子を制御する制御部と、前記昇圧回路の出力電圧に対応した電圧を前記制御部に出力する検出部を有し、前記制御部は、前記検出部の出力電圧が所定値となるように前記スイッチ素子を制御し、前記部分昇圧制御回路は、前記飽和期間において前記検出部の出力電圧を下げるように、前記検出部を制御することにより前記部分昇圧制御を行ってもよい。 (2) In this power supply circuit, the booster circuit includes a switch element that can control an output voltage, and the control circuit corresponds to a control unit that controls the switch element and an output voltage of the booster circuit. A detection unit configured to output a voltage to the control unit, wherein the control unit controls the switch element so that an output voltage of the detection unit becomes a predetermined value; The partial boost control may be performed by controlling the detection unit so as to lower the output voltage of the detection unit.
(3)この電源回路であって、前記部分昇圧制御回路は、入力段に全波整流部を有し、前記全波整流回路と同一の入力電圧を受け付けてもよい。 (3) In this power supply circuit, the partial boost control circuit may have a full-wave rectification unit in an input stage and receive the same input voltage as the full-wave rectification circuit.
(4)本発明のプロジェクタ用電源回路は、この電源回路の出力電圧を入力し、降圧する降圧回路を含むことを特徴とする。 (4) A power supply circuit for a projector according to the present invention includes a step-down circuit that inputs and steps down an output voltage of the power supply circuit.
(5)本発明のプロジェクタは、このプロジェクタ用電源回路を含むことを特徴とする。 (5) The projector according to the present invention includes the power supply circuit for the projector.
(6)本発明の電源回路の制御方法は、全波整流回路と、前記全波整流回路の出力電圧を昇圧して直流電圧を出力する昇圧回路と、前記昇圧回路の出力電圧を所望の電圧に制御する制御回路を含む電源回路の制御方法であって、前記全波整流回路の入力電圧の絶対値が所与の電圧を上回った飽和期間において、前記昇圧回路の出力電圧が前記全波整流回路の出力電圧を上回るように制御回路を部分昇圧制御することを特徴とする。 (6) A method for controlling a power supply circuit according to the present invention includes a full-wave rectifier circuit, a booster circuit that boosts an output voltage of the full-wave rectifier circuit and outputs a DC voltage, and outputs an output voltage of the booster circuit to a desired voltage. A control method of a power supply circuit including a control circuit for controlling the output voltage of the booster circuit during a saturation period in which an absolute value of an input voltage of the full-wave rectifier circuit exceeds a given voltage. The control circuit is partially boosted so as to exceed the output voltage of the circuit.
本発明によれば、昇圧回路の出力電圧が入力電圧を上回った状態を維持することで昇圧回路の力率改善効果を出しつつ、平均出力電圧を低くできるので、電力変換効率を改善した電源回路の制御方法を提供することが可能になる。 According to the present invention, the average output voltage can be lowered while maintaining the state where the output voltage of the booster circuit is higher than the input voltage, thereby improving the power factor of the booster circuit. It is possible to provide a control method.
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. Moreover, not all of the configurations described below are essential constituent requirements of the present invention.
1.電源回路及び電源回路の制御方法
(1)本実施の形態に係る電源回路の構成
図1は、本実施の形態に係る電源回路の回路図の一例である。
1. Power Supply Circuit and Control Method of Power Supply Circuit (1) Configuration of Power Supply Circuit According to this Embodiment FIG. 1 is an example of a circuit diagram of a power supply circuit according to this embodiment.
本実施の形態に係る電源回路1は、全波整流回路10を含む。全波整流回路10は、交流入力電圧ACを全波整流する、すなわち、入力電圧の正負に関わらず、入力電圧の絶対値に相当する電圧を出力する。全波整流回路10は、例えば図2に示すような、ダイオードD1乃至D4からなるダイオードブリッジ回路50であってもよい。
The
本実施の形態に係る電源回路1は、昇圧回路20を含む。昇圧回路20は、全波整流回路10の出力電圧を昇圧して、直流電圧Voutを出力する。昇圧回路20は、公知・周知の種々の形態が可能である。本実施の形態においては、昇圧回路20は昇圧チョッパ回路で構成されている。
The
昇圧チョッパ回路は、コイル21、ダイオード22、スイッチ素子23及びコンデンサ24を含んで構成されてもよい。スイッチ素子21は、例えばトランジスタで構成されてもよい。本実施の形態においては、コイル21の一端は全波整流回路10の出力端子に接続され、コイル21の他端はダイオード22のアノード及びスイッチ素子23の一端に接続されている。ダイオード22のカソードはコンデンサ24の一端に接続されるとともに昇圧チョッパ回路の出力端子と接続されている。スイッチ素子23の他端及びコンデンサ24の他端は接地電位に接続されている。スイッチ素子23の制御端子には後述する制御回路30から制御信号が入力され、スイッチ素子23のON/OFFが制御される。制御信号には、例えばPWM(Pulse Width Modulation)制御信号が用いられてもよい。
The boost chopper circuit may include a
ここで、スイッチ素子23がONすると、コイル21に電流が流れ、コイル21にエネルギーが蓄えられる。その後、スイッチ素子23がOFFすると、コイル21に蓄えられたエネルギーがダイオード22を介してコンデンサ24を充電する。その結果、昇圧チョッパ回路の入力電圧、すなわち全波整流回路10の出力電圧が昇圧され、コンデンサ24の両端にはスイッチ素子23がONする時間の割合に応じた直流電圧Voutが発生する。
Here, when the
本実施の形態に係る電源回路1は、制御回路30を含む。制御回路30は、昇圧回路20の出力電圧を所望の電圧に制御する。制御回路30は、スイッチ素子23を制御する制御部31と、昇圧回路20の出力電圧Voutに対応した電圧Vmを制御部31に出力する検出部32を含んでもよい。また、制御部31は、検出部32の出力電圧Vmが所定値となるようにスイッチ素子23を制御してもよい。
The
制御部31は公知・周知の力率改善制御回路でもよく、その一例を図3に示す。図3に示す制御部31は、エラーアンプ311、コンデンサ312、入力電圧検出回路313、乗算器314、電流検出回路315、エラーアンプ316、ゼロ電流検出回路317、RSラッチ回路318及びバッファアンプ319を含んで構成されている。以下、図3に示した制御部31の動作を簡単に説明する。
The
スイッチ素子23がONになると、コイル21からスイッチ素子23を介して電流が流れる。コイル21からの電流は、ゼロから直線的に上昇する。この電流は、電流検出回路315で検出され、乗算器314の出力電圧で決定される基準値に達すると、エラーアンプ316からRSラッチ回路318へリセット信号が出力され、スイッチ素子23はOFFになる。
When the
スイッチ素子23がOFFになると、コイル21からダイオード22を介して電流が流れる。コイル21からの電流は、直線的に減少し、ゼロまで戻る。コイル21からの電流がゼロまで戻ると、ゼロ電流検出回路317からRSラッチ回路318へセット信号が出力され、スイッチ素子23は再びONになる。
When the
なお、上述した乗算器314の出力電圧で決定される基準値は、以下の動作による決定される。
The reference value determined by the output voltage of the
エラーアンプ311は、検出部32の出力電圧Vmと基準電圧Vrefを比較して出力する。コンデンサ312は、エラーアンプ311の出力電圧を平滑化する。その結果、エラーアンプ311から乗算器314への入力電圧は、正の所定値又は接地電位のほぼ直流電圧となる。
The
入力電圧検出回路313は、全波整流回路10の出力電圧、すなわち、昇圧回路20の入力電圧に対応した電圧を乗算器314へ出力する。
The input
乗算器314は、コンデンサ312で平滑化されたエラーアンプ311の出力電圧と入力電圧検出回路313の出力電圧の積をエラーアンプ316へ出力する。すなわち、エラーアンプ311の出力電圧が正の所定値の場合、乗算器314は全波整流された交流入力電圧に比例した電圧を出力する。一方、エラーアンプ311の出力電圧が接地電位の場合、乗算器314は接地電位の電圧を出力する。
The
したがって、制御部31は、検出部32の出力電圧Vmが基準電圧Vrefよりも小さいときには、スイッチ素子23をON/OFF制御して昇圧回路20を昇圧動作させ、検出部32の出力電圧が基準電圧Vrefよりも大きいときには、スイッチ素子23をOFFのままにして昇圧回路20を昇圧動作させないように制御する構成となっている。なお、制御部31の一部又は全てを半導体集積回路として構成してもよい。
Therefore, when the output voltage Vm of the
検出部32は、昇圧回路20の出力電圧Voutに対応した電圧Vmを制御部31に出力する公知・周知の構成であってもよい。検出部32の構成の一例を図4に示す。図4に示す検出部32は、第1の抵抗321(抵抗値をR1とする)、第2の抵抗322(抵抗値をR2とする)、第3の抵抗323(抵抗値をR3とする)及びスイッチ324を含んで構成されている。
The
ここで、スイッチ324がOFFの場合における検出部32の出力電圧をVm1、スイッチ324がONの場合における検出部32の出力電圧の出力電圧をVm2とする。
Here, the output voltage of the
スイッチ324がOFFの場合、検出部32は、昇圧回路20の出力電圧Voutに比例する以下の式(1)で表される電圧Vm1を制御部31へ出力する。
When the
スイッチ324がONの場合、検出部32は、昇圧回路20の出力電圧Voutに比例する以下の式(2)で表される電圧Vm2を制御部31へ出力する。
When the
ここで、以下の式(3)で表される関係が成立している。 Here, the relationship represented by the following formula (3) is established.
したがって、Vm1>Vm2の関係が成立する。 Therefore, the relationship Vm1> Vm2 is established.
すなわち、Voutが一定であっても、スイッチ324を切り替えることで、検出部32から制御部31への出力電圧Vmを変化させることができる。
That is, even if Vout is constant, the output voltage Vm from the
なお、本実施の形態においては、第2の抵抗322と、第3の抵抗323とスイッチ324の直列回路とを並列接続とし、Vmを2段階に切り替え可能な構成としたが、例えば、さらに抵抗とスイッチの直列回路を第2の抵抗322に並列接続し、Vmを多段階に切り替え可能な構成としてもよい。
In the present embodiment, the
本実施の形態に係る電源回路1は、部分昇圧制御回路40を含む。部分昇圧制御回路40は、全波整流回路10の入力電圧の絶対値が所与の電圧Vthを上回った飽和期間に、昇圧回路20の出力電圧が全波整流回路10の出力電圧を上回るように制御回路30を部分昇圧制御する。部分昇圧制御回路40は、入力段に全波整流部41を有し、全波整流回路10と同一の入力電圧を受け付けてもよい。全波整流部41は、例えば図2に示すような、ダイオードD1乃至D4からなるダイオードブリッジ回路50であってもよい。
The
図5は、部分昇圧制御回路40の構成の一例である部分昇圧制御回路400の回路図である。入力電圧Vinは、全波整流された交流入力電圧であり、例えば、全波整流部41の出力電圧であっても、全波整流回路10の出力電圧であってもよい。
FIG. 5 is a circuit diagram of a partial
図5に示す部分昇圧制御回路400は、抵抗401乃至404、NPNトランジスタ405及びコンデンサ406乃至407を含んで構成されている。
The partial
入力電圧Vinは、抵抗401及び402で分圧され、電圧VdがNPNトランジスタ405のベースに入力される。したがって、電圧Vdの値により、NPNトランジスタ405のONとOFFが決まる。すなわち、抵抗401及び402の分圧比を調節することにより、電圧Vthを任意に設定することができる。
The input voltage Vin is divided by
以下、図5に示す部分昇圧制御回路400の動作を、図6に示す波形図を用いて簡単に説明する。図6(A)の実線は、入力電圧Vinを示す。図6(B)の実線は、出力電圧Voを示す。
The operation of the partial
電圧VdによりNPNトランジスタ405がOFFの場合、出力電圧Voは、電源電圧Vccに近い電圧となる(期間T1)。入力電圧Vinの上昇に伴い、電圧Vdが上昇し、トランジスタ405がONになると、出力電圧Voは、0Vに近い電圧となる(期間T2)。その後、入力電圧Vinの降下に伴い、電圧Vdが降下し、再びトランジスタ405がOFFになると、出力電圧Voは、再び電源電圧Vccに近い電圧となる(期間T3)。
When the
この出力電圧Voの変化により、例えば検出部32のスイッチ324を切り替えるように構成すると、全波整流回路10の入力電圧の絶対値が所与の電圧Vthを上回った飽和期間に、昇圧回路20の出力電圧が全波整流回路10の出力電圧を上回るように制御回路30を制御することができる。
For example, when the
(2)本実施の形態に係る電源回路の動作
本実施の形態に係る電源回路1の動作の一例を、図7に示す波形図を用いて説明する。
(2) Operation of Power Supply Circuit According to this Embodiment An example of the operation of the
図7(A)は、交流入力電圧ACの電圧波形である。本実施の形態においては、正のピーク電圧をVacとする。図7(B)は、全波整流回路10の出力電圧(すなわち、昇圧回路20の入力電圧)Vinの電圧波形である。全波整流回路10の出力電圧Vinは、交流入力電圧ACの絶対値に相当する。なお、部分昇圧制御回路40が全波整流部41を有している場合には、全波整流部41の出力電圧波形も図7(B)に示す波形となる。
FIG. 7A shows a voltage waveform of the AC input voltage AC. In the present embodiment, the positive peak voltage is Vac. FIG. 7B shows the voltage waveform of the output voltage of the full-wave rectifier circuit 10 (that is, the input voltage of the booster circuit 20) Vin. The output voltage Vin of the full-
図7(C)は、部分昇圧制御回路40の出力電圧Voの電圧波形である。部分昇圧制御回路40は、全波整流回路10の出力電圧Vin(すなわち、全波整流回路10の入力電圧の絶対値)が所与の電圧Vthを上回った飽和期間(期間Tp)に、昇圧回路20の出力電圧が全波整流回路10の出力電圧を上回るように制御回路30を制御する。そのために、出力電圧Voは、飽和期間(期間Tp)と飽和期間以外の通常動作期間(期間Tn)とで異なるように動作している。本実施の形態においては、通常動作期間(期間Tn)での出力電圧はVo1、飽和期間(期間Tp)での出力電圧はVo2となっている。なお、電圧VthはVth<Vacの関係を満たす電圧であってもよい。例えば、ピーク電圧Vacが370Vのとき、電圧Vthを270Vとしてもよい。
FIG. 7C shows a voltage waveform of the output voltage Vo of the partial
図7(D)は、昇圧回路20の出力電圧Voutと全波整流回路10の出力電圧Vinの電圧波形との関係を示す波形図である。制御回路30は、部分昇圧制御回路40の出力電圧Voに基づいて、昇圧回路20の出力電圧Voutが全波整流回路10の出力電圧Vinを上回るように制御している。例えば、部分昇圧制御回路40の出力電圧Voが所定値より小さくなると、昇圧回路20の出力電圧Voutを大きくするように制御してもよい。本実施の形態においては、通常動作期間(期間Tn)での昇圧回路20の出力電圧はVout1、飽和期間(期間Tp)での昇圧回路20の出力電圧はVout2となっている。なお、電圧Vout1は、Vout1<Vacの関係を満たす電圧であってもよい。また、電圧Vout1は、Vout1>Vthの関係を満たす電圧である。さらに、電圧Vout2はVout2>Vout1及びVout2>Vacの関係を満たす電圧である。例えば、ピーク電圧Vacが370Vのとき、電圧Vout1を300V、電圧Vout2を390Vとしてもよい。
FIG. 7D is a waveform diagram showing the relationship between the output voltage Vout of the
次に、本実施の形態に係る電源回路1の動作の一例を時間順に説明する。
Next, an example of the operation of the
まず、全波整流回路10の出力電圧Vinが、電圧Vthを下回っている期間(通常動作期間;期間Tn)の場合、部分昇圧制御回路40の出力電圧Voは電圧Vo1となる。このとき制御回路30は、昇圧回路20の出力電圧Voutが通常動作期間の出力電圧Vout1になるように、昇圧回路20を制御する。
First, when the output voltage Vin of the full-
次に、全波整流回路10の出力電圧Vinが、電圧Vthを上回っている期間(飽和期間;期間Tp)の場合、部分昇圧制御回路40の出力電圧Voは電圧Vo2となる。このとき制御回路30は、昇圧回路20の出力電圧Voutが飽和期間の出力電圧Vout2になるように、昇圧回路20を制御する。
Next, in a period in which the output voltage Vin of the full-
なお、本実施の形態においては、飽和期間における昇圧回路20の出力電圧Voutが矩形波になるように制御する構成で説明したが、昇圧回路20の出力電圧Voutが入力電圧Vinを上回った状態を維持できれば、波形は問わない。
In the present embodiment, the configuration is described in which the output voltage Vout of the
例えば、図8(A)に示すように、飽和期間における昇圧回路20の出力電圧Voutの波形が階段状になるように制御する構成でもよい。また例えば、図8(B)に示すように、飽和期間における昇圧回路20の出力電圧Voutの波形が入力電圧波形に追従した昇圧波形になるように制御する構成でもよい。この場合、昇圧回路20の出力電圧Voutが所定値よりも大きくならないようにリミッタを設けた構成としてもよい。
For example, as shown in FIG. 8A, a configuration may be adopted in which the waveform of the output voltage Vout of the
なお、本実施の形態においては、電圧Vthを上回る電圧Vacの交流電圧が入力された場合を説明したが、電圧Vthを上回らない電圧Vacの交流電圧が入力された場合には、飽和期間が存在せずに通常動作期間のみとなる。したがって、この場合でも特に問題は発生せずに電源回路1は動作する。
In this embodiment, the case where an AC voltage having a voltage Vac higher than the voltage Vth is input has been described. However, when an AC voltage having a voltage Vac not exceeding the voltage Vth is input, there is a saturation period. Without a normal operation period. Accordingly, even in this case, the
(3)本実施の形態に係る電源回路及び電源回路の制御方法の効果
本実施の形態に係る電源回路及び電源回路の制御方法によれば、昇圧回路20の出力電圧Voutが入力電圧Vinを上回った状態を維持することが可能になるため、昇圧回路20による力率改善効果を出しつつ、平均出力電圧を低くすることができる。例えば、複数の電圧の入力電圧が想定される場合でも、最も高い入力電圧であっても動作するような出力電圧よりも小さな電圧を通常動作期間の出力電圧Vout1として設定することができる。また例えば、入力電圧のピーク電圧Vacが一定である場合でも、ピーク電圧Vacよりも小さな電圧を通常動作期間の出力電圧Vout1として設定することができる。したがって、電力変換効率を改善した電源回路及び電源回路の制御方法を提供することが可能になる。
(3) Effects of the power supply circuit and the power supply circuit control method according to the present embodiment According to the power supply circuit and the power supply circuit control method according to the present embodiment, the output voltage Vout of the
また、部分昇圧制御回路40は、検出部32を制御することにより部分昇圧制御を行う構成とした場合には、制御部31の一部又は全てがIC化されている場合でも、通常はIC化されていない検出部32を制御することで部分昇圧制御が可能になる。
Further, when the partial
さらに、部分昇圧制御回路40は、入力段に全波整流部41を有し、全波整流回路10と同一の入力電圧を受け付ける構成とした場合には、昇圧回路20などの影響を受けることなく部分昇圧制御回路40が入力電圧を適切に検出することができ、より適切な制御が可能になる。また、全波整流回路10の後段に高調波除去のためのフィルタを配置する場合でも、部分昇圧制御回路40が入力電圧を適切に検出することができ、より適切な制御が可能になる。
Furthermore, when the partial
2.プロジェクタ用電源回路
図9は、本実施の形態に係るプロジェクタ用電源回路の回路図の一例である。なお、図1の電源回路と共通する部分については同一の符号を付し、その詳細な説明は省略する。
2. Projector Power Supply Circuit FIG. 9 is an example of a circuit diagram of the projector power supply circuit according to the present embodiment. Note that portions common to the power supply circuit of FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
本実施の形態に係るプロジェクタ用電源回路2は、電源回路1を含む。電源回路1の構成は図1乃至図5を用いて既に説明したとおりであり、全波整流回路10、昇圧回路20、制御回路30及び部分昇圧制御回路40を含んで構成されている。電源回路1の動作は図6乃至図8を用いて既に説明したとおりである。
A projector
本実施の形態に係るプロジェクタ用電源回路2は、降圧回路60を含む。降圧回路60は、電源回路1の出力電圧Voutを入力し、降圧して直流電圧Vdoutを出力する。
Projector
降圧回路60は公知・周知の種々の構成が可能である。例えば図10(A)に示す降圧チョッパ回路600のような構成でもよい。降圧チョッパ回路600は、スイッチ素子601、ダイオード602、コイル603、コンデンサ604を含んで構成され、制御回路605がスイッチ素子601のON/OFFを切り替え制御することにより出力電圧Vdoutを制御してもよい。また例えば、図10(B)に示すフライバックコンバータ610のような構成でもよい。フライバックコンバータ610は、スイッチ素子611、フライバックトランス612、ダイオード613、コンデンサ614を含んで構成され、制御回路615がスイッチ素子611のON/OFFを切り替え制御することにより出力電圧Vdoutを制御してもよい。
The step-
本実施の形態に係るプロジェクタ用電源回路によれば、前段の昇圧回路20の平均出力電圧を低くすることができるので、後段の降圧回路60においても変換効率が向上する。したがって、全体として変換効率の高いプロジェクタ用電源回路を提供することが可能になる。また、本実施の形態に係るプロジェクタ用電源回路によれば、後段に降圧回路60を有することにより、前段の昇圧回路20の出力電圧Voutが飽和期間と通常動作期間で異なっていても、降圧回路60により直流定電圧を出力することも可能になる。
According to the projector power supply circuit according to the present embodiment, the average output voltage of the
3.プロジェクタ
図11は、本実施の形態に係るプロジェクタの回路図の一例である。
3. Projector FIG. 11 is an example of a circuit diagram of a projector according to the present embodiment.
本実施の形態に係るプロジェクタ100は、電源回路200を含む。電源回路200は、交流電源170からの入力電圧172を基に、直流電圧222を生成して出力する。なお、交流電源170と電源回路200の間に、放射性ノイズ及び伝導性ノイズを除去するためのEMIフィルタ110を含み、電源回路200は、EMIフィルタ110の出力電圧112を基に、直流電圧222を生成して出力してもよい。
電源回路200は、先に説明した電源回路1と同一の構成でもよく、全波整流回路210、昇圧回路200、制御回路230、部分昇圧制御回路240を含んで構成される。本実施の形態において、電源回路200の動作は電源回路1の動作と同一である。
The
本実施の形態に係るプロジェクタ100は、フライバックコンバータ120を含んでもよい。フライバックコンバータ120は、フライバックトランス122により1次側と2次側を絶縁し、昇圧回路220が出力する直流電圧222を降圧した直流電圧124をフライバックトランス122の2次側に発生させ、後述する冷却ファン駆動回路130に出力する。
本実施の形態に係るプロジェクタ100は、冷却ファン駆動回路130及び冷却ファン140を含んでもよい。冷却ファン駆動回路130は、冷却ファン140に駆動電圧132を出力する。
本実施の形態に係るプロジェクタ100は、バラスト回路150及びランプ160を含んでもよい。バラスト回路150は、昇圧回路220の出力電圧222を基にランプ駆動電流154を生成し、ランプ160を駆動する。バラスト回路150は、直流電圧222を降圧する降圧チョッパ回路152を含んで構成されてもよい。
本実施の形態に係るプロジェクタによれば、昇圧回路及び降圧回路(フライバックコンバータ、降圧チョッパ回路)の変換効率が向上するため、従来よりも電力効率の良いプロジェクタを提供することができる。 According to the projector according to the present embodiment, since the conversion efficiency of the step-up circuit and the step-down circuit (flyback converter, step-down chopper circuit) is improved, it is possible to provide a projector that is more power efficient than the related art.
本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
例えば、本実施の形態に係る電源回路1においては、部分昇圧制御回路40は、検出部32を制御することにより部分昇圧制御を行う構成であったが、制御部31を直接制御する構成、例えば基準電圧Vrefを制御する構成であってもよい。
For example, in the
また例えば、本実施の形態に係る電源回路1においては、部分昇圧制御回路40は、入力段に全波整流部41を有した構成であったが、全波整流回路10の出力電圧を部分昇圧制御回路40の入力電圧とする構成であってもよい。
Further, for example, in the
1 電源回路、2 プロジェクタ用電源回路、10 全波整流回路、20 昇圧回路、21 コイル、22 ダイオード、23 スイッチ素子、24 コンデンサ、30 制御回路、31 制御部、32 検出部、40 部分昇圧制御回路、41 全波整流部、50 ダイオードブリッジ回路、60 降圧回路、100 プロジェクタ、110 EMIフィルタ、112 出力電圧、120 フライバックコンバータ、122 フライバックトランス、124 直流電圧、130 冷却ファン駆動回路、132 駆動電圧、140 冷却ファン、150 バラスト回路、152 降圧チョッパ回路、154 駆動電流、160 ランプ、170 交流電源、172 入力電圧、200 電源回路、210 全波整流回路、220 昇圧回路、222 直流電圧、230 制御回路、240 部分昇圧制御回路、311 エラーアンプ、312 コンデンサ、313 入力電圧検出回路、314 乗算器、315 電流検出回路、316 エラーアンプ、317 ゼロ電流検出回路、318 RSラッチ回路、319 バッファアンプ、321〜323 抵抗、324 スイッチ、400 部分昇圧制御回路、401〜404 抵抗、405 NPNトランジスタ、406〜407 コンデンサ、600 降圧チョッパ回路、601 スイッチ素子、602 ダイオード、603 コイル、604 コンデンサ、605 制御回路、610 フライバックコンバータ、611 スイッチ素子、612 フライバックトランス、613 ダイオード、614 コンデンサ、615 制御回路、D1〜D4 ダイオード DESCRIPTION OF SYMBOLS 1 Power supply circuit, 2 Projector power supply circuit, 10 Full wave rectifier circuit, 20 Booster circuit, 21 Coil, 22 Diode, 23 Switch element, 24 Capacitor, 30 Control circuit, 31 Control part, 32 Detection part, 40 Partial boost control circuit 41 Full-wave rectifier, 50 Diode bridge circuit, 60 Step-down circuit, 100 Projector, 110 EMI filter, 112 Output voltage, 120 Flyback converter, 122 Flyback transformer, 124 DC voltage, 130 Cooling fan drive circuit, 132 Drive voltage , 140 cooling fan, 150 ballast circuit, 152 step-down chopper circuit, 154 drive current, 160 lamp, 170 AC power supply, 172 input voltage, 200 power supply circuit, 210 full-wave rectifier circuit, 220 booster circuit, 222 DC voltage, 23 Control circuit, 240 partial boost control circuit, 311 error amplifier, 312 capacitor, 313 input voltage detection circuit, 314 multiplier, 315 current detection circuit, 316 error amplifier, 317 zero current detection circuit, 318 RS latch circuit, 319 buffer amplifier, 321 to 323 resistor, 324 switch, 400 partial boost control circuit, 401 to 404 resistor, 405 NPN transistor, 406 to 407 capacitor, 600 step-down chopper circuit, 601 switch element, 602 diode, 603 coil, 604 capacitor, 605 control circuit, 610 Flyback converter, 611 switch element, 612 flyback transformer, 613 diode, 614 capacitor, 615 control circuit, D1-D4 diode
Claims (6)
前記全波整流回路の出力電圧を昇圧して直流電圧を出力する昇圧回路と、
前記昇圧回路の出力電圧を所望の電圧に制御する制御回路を含む電源回路であって、
前記全波整流回路の入力電圧の絶対値が所与の電圧を上回った飽和期間において、前記昇圧回路の出力電圧が前記全波整流回路の出力電圧を上回るように制御回路を部分昇圧制御する部分昇圧制御回路を有することを特徴とする電源回路。 A full-wave rectifier circuit;
A booster circuit that boosts the output voltage of the full-wave rectifier circuit and outputs a DC voltage;
A power supply circuit including a control circuit for controlling the output voltage of the booster circuit to a desired voltage;
A portion that performs partial boost control of the control circuit so that the output voltage of the booster circuit exceeds the output voltage of the fullwave rectifier circuit in a saturation period in which the absolute value of the input voltage of the fullwave rectifier circuit exceeds a given voltage A power supply circuit including a boost control circuit.
前記昇圧回路は、出力電圧を制御可能なスイッチ素子を含み、
前記制御回路は、前記スイッチ素子を制御する制御部と、前記昇圧回路の出力電圧に対応した電圧を前記制御部に出力する検出部を有し、
前記制御部は、前記検出部の出力電圧が所定値となるように前記スイッチ素子を制御し、
前記部分昇圧制御回路は、前記飽和期間において前記検出部の出力電圧を下げるように、前記検出部を制御することにより前記部分昇圧制御を行うことを特徴とする電源回路。 The power supply circuit according to claim 1,
The booster circuit includes a switch element capable of controlling an output voltage,
The control circuit includes a control unit that controls the switch element, and a detection unit that outputs a voltage corresponding to the output voltage of the booster circuit to the control unit,
The control unit controls the switch element so that the output voltage of the detection unit becomes a predetermined value,
The power supply circuit according to claim 1, wherein the partial boosting control circuit performs the partial boosting control by controlling the detection unit so as to lower an output voltage of the detection unit during the saturation period.
前記部分昇圧制御回路は、入力段に全波整流部を有し、前記全波整流回路と同一の入力電圧を受け付けることを特徴とする電源回路。 A power supply circuit according to claim 1 or 2,
The partial boost control circuit has a full-wave rectifier in an input stage and receives the same input voltage as the full-wave rectifier circuit.
前記全波整流回路の出力電圧を昇圧して直流電圧を出力する昇圧回路と、
前記昇圧回路の出力電圧を所望の電圧に制御する制御回路を含む電源回路の制御方法であって、
前記全波整流回路の入力電圧の絶対値が所与の電圧を上回った飽和期間において、前記昇圧回路の出力電圧が前記全波整流回路の出力電圧を上回るように制御回路を部分昇圧制御することを特徴とする電源回路の制御方法。 A full-wave rectifier circuit;
A booster circuit that boosts the output voltage of the full-wave rectifier circuit and outputs a DC voltage;
A control method of a power supply circuit including a control circuit for controlling an output voltage of the booster circuit to a desired voltage,
Partial boost control of the control circuit so that the output voltage of the booster circuit exceeds the output voltage of the fullwave rectifier circuit in a saturation period in which the absolute value of the input voltage of the fullwave rectifier circuit exceeds a given voltage. A method for controlling a power supply circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008015007A JP5182485B2 (en) | 2008-01-25 | 2008-01-25 | Power supply circuit and control method thereof, power supply circuit for projector, and projector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008015007A JP5182485B2 (en) | 2008-01-25 | 2008-01-25 | Power supply circuit and control method thereof, power supply circuit for projector, and projector |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009177977A true JP2009177977A (en) | 2009-08-06 |
JP5182485B2 JP5182485B2 (en) | 2013-04-17 |
Family
ID=41032476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008015007A Active JP5182485B2 (en) | 2008-01-25 | 2008-01-25 | Power supply circuit and control method thereof, power supply circuit for projector, and projector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5182485B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0667742A (en) * | 1991-01-16 | 1994-03-11 | Vlt Corp | Adaptable boost switching pre-regulator and controller and method for variable gain type current control |
JPH11113266A (en) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | Power supply circuit |
JP2001069748A (en) * | 1999-08-26 | 2001-03-16 | Yokogawa Electric Corp | Power factor improving circuit |
JP2002354819A (en) * | 2001-05-28 | 2002-12-06 | Hitachi Ltd | Switching power supply circuit |
JP2003023774A (en) * | 2001-07-06 | 2003-01-24 | Seiko Epson Corp | Power supply circuit and control method for the power supply circuit |
JP2005269864A (en) * | 2004-03-22 | 2005-09-29 | Seiko Epson Corp | Power supply unit, and projector and electronic equipment using the power supply unit |
JP2007028864A (en) * | 2005-07-21 | 2007-02-01 | Sony Corp | Power factor improving power unit of step-up chopper type |
JP2008072836A (en) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | Power supply |
-
2008
- 2008-01-25 JP JP2008015007A patent/JP5182485B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0667742A (en) * | 1991-01-16 | 1994-03-11 | Vlt Corp | Adaptable boost switching pre-regulator and controller and method for variable gain type current control |
JPH11113266A (en) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | Power supply circuit |
JP2001069748A (en) * | 1999-08-26 | 2001-03-16 | Yokogawa Electric Corp | Power factor improving circuit |
JP2002354819A (en) * | 2001-05-28 | 2002-12-06 | Hitachi Ltd | Switching power supply circuit |
JP2003023774A (en) * | 2001-07-06 | 2003-01-24 | Seiko Epson Corp | Power supply circuit and control method for the power supply circuit |
JP2005269864A (en) * | 2004-03-22 | 2005-09-29 | Seiko Epson Corp | Power supply unit, and projector and electronic equipment using the power supply unit |
JP2007028864A (en) * | 2005-07-21 | 2007-02-01 | Sony Corp | Power factor improving power unit of step-up chopper type |
JP2008072836A (en) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | Power supply |
Also Published As
Publication number | Publication date |
---|---|
JP5182485B2 (en) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4474562B2 (en) | Light emitting diode drive device | |
JP4239111B2 (en) | AC-DC converter | |
US9331583B2 (en) | Switch mode power supply, control circuit and associated control method | |
JP6447095B2 (en) | Switching power supply circuit | |
US8907648B2 (en) | Power factor correction circuit, control circuit therefor and method for driving load circuit through power factor correction | |
JP5377218B2 (en) | Power supply circuit and lighting device | |
JPWO2004095682A1 (en) | Power factor correction circuit | |
US20050219866A1 (en) | Switching power source apparatus | |
TW201308842A (en) | Buck converter and its control circuit and control method | |
JP5545075B2 (en) | DC power supply | |
JP2006049127A (en) | Lighting device for illuminating light source | |
JP2010124567A (en) | Switching power supply device | |
JP2010068688A (en) | Switching power supply unit | |
JP2011083049A (en) | Voltage converter | |
JP5800351B2 (en) | Power supply circuit and lighting device | |
US9203317B2 (en) | Load driver with first and second series converters | |
JP4473041B2 (en) | DC power supply | |
JP5182485B2 (en) | Power supply circuit and control method thereof, power supply circuit for projector, and projector | |
JP3463865B2 (en) | AC-DC converter | |
JP5660359B2 (en) | Power factor correction circuit | |
JP6409171B2 (en) | Switching power supply device, electronic device, and bidirectional DCDC converter | |
JP6557460B2 (en) | Power supply | |
JP4423994B2 (en) | Power factor correction circuit | |
JP6096133B2 (en) | Load drive device | |
JP2005287257A (en) | Converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5182485 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |