JP2009176869A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2009176869A JP2009176869A JP2008012626A JP2008012626A JP2009176869A JP 2009176869 A JP2009176869 A JP 2009176869A JP 2008012626 A JP2008012626 A JP 2008012626A JP 2008012626 A JP2008012626 A JP 2008012626A JP 2009176869 A JP2009176869 A JP 2009176869A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding pad
- conductivity type
- concentration impurity
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、静電気から内部回路を保護する入力保護素子、出力保護素子、入出力保護素子を有する半導体装置に関する。 The present invention relates to a semiconductor device having an input protection element, an output protection element, and an input / output protection element for protecting an internal circuit from static electricity.
半導体装置は、静電気から内部回路を保護するために入力端子と接地端子、出力端子と接地端子の間に保護素子を挿入するが、より大きなサージに耐えうる保護素子をつくろうとすれば、より大きな面積が必要となり、チップ全体の面積が大きくなってしまう。これまで、チップ面積を大きくせずに、ボンディングの際の機械的な影響が抑えられた保護素子を作製する方法として、ボンディングパッドとボンディングパッド下部の保護素子がつくられた基板表面との間に配線層を置き、前記配線層とボンディングパッド、前記配線層と基板表面の保護素子をそれぞれ複数のコンタクトで接続する方法などが考えられた。(例えば、特許文献1参照)
上述の方法では、保護素子とボンディングパッドの間に配線層及び層間絶縁膜を設けているとはいえ、保護素子をボンディングパッド下部の基板表面につくることになるので、ボンディングの際にボンダーからの圧力などの影響がボンディングパッド下部の保護素子に反映されることがありうる。また、ボンディングパッドと基板表面の保護素子の間に配線が無い場合には、上述の方法をとることが出来ない。本発明は、それらを解決し、より信頼性の高い半導体保護素子をボンディングパッド下部に設けることを目的としている。 In the above method, although the wiring layer and the interlayer insulating film are provided between the protective element and the bonding pad, the protective element is formed on the substrate surface below the bonding pad. An effect such as pressure may be reflected on the protective element below the bonding pad. In addition, when there is no wiring between the bonding pad and the protective element on the substrate surface, the above method cannot be taken. An object of the present invention is to solve these problems and to provide a semiconductor protection element with higher reliability under the bonding pad.
本発明では、ボンディングパッド下部に埋め込み層を設けて保護ダイオードのカソードとし、前記埋め込み層と配線との接続をボンディングパッド以外のところで行うことを特徴としている。 The present invention is characterized in that a buried layer is provided under the bonding pad to serve as a cathode of the protective diode, and the buried layer and the wiring are connected at a place other than the bonding pad.
埋め込み層を用いることにより、基板表面からより深いところにpn接合面を持つ保護ダイオードをつくることができ、また前記保護ダイオードと配線との接続がボンディングパッド下部に無いため、ボンディングの際の機械的な影響が前記保護ダイオードに伝わり難く、より信頼性の高い保護ダイオードをボンディングパッド下につくることが可能である。 By using the buried layer, a protection diode with a pn junction can be made deeper from the substrate surface, and there is no connection between the protection diode and the wiring at the bottom of the bonding pad. Therefore, it is difficult to transmit the influence to the protection diode, and it is possible to form a more reliable protection diode under the bonding pad.
以下、本発明を実施するための最良の形態について、図面に基づいて説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
図1は、本発明の第1の実施形態に係る半導体装置の断面図である。半導体装置100は、第1導電型の半導体基板1の上に第1導電型の半導体エピタキシャル層3を成長させ、その界面を中心として上下に第2導電型の埋め込み層2を配置してある。埋め込み層2の上に接するように第1導電型低濃度不純物領域4を設ける。第1導電型低濃度不純物領域4に隣接して第2導電型低濃度不純物領域5を配し、第2導電型低濃度不純物領域5の表面近傍には、第2導電型高濃度不純物領域6を設けている。半導体エピタキシャル層3上の第1導電型低濃度不純物層4の上には絶縁膜7が形成されており、絶縁膜7と第2導電型高濃度不純物領域を覆うように一般的には金属からなる配線層8が形成され、配線層8と第2導電型不純物領域6とはコンタクトを介して低抵抗となるように接触している。配線層8の上には層間絶縁膜9が形成されており、層間絶縁膜9の一部に開けられた開口部を介してボンディングパッド電極層10が形成され、ボンディングパッド電極層10の上には絶縁保護膜11が被着され、部分的に開口されている。平面視的には、最表層の絶縁保護膜11に設けられた開口部は第2導電型埋め込み層2の上に形成された第1導電型低濃度不純物領域4内に形成され、第2導電型低濃度不純物領域5は絶縁保護膜11によって覆われた領域の下部に位置する構成である。
FIG. 1 is a sectional view of a semiconductor device according to the first embodiment of the present invention. In the
半導体装置100は、第2導電型埋め込み層2をカソード、第1導電型低濃度不純物領域4と第1導電型半導体基板1をアノードとする保護ダイオード素子を成している。高濃度不純物層6と配線層8とのコンタクトは、ボンディングの際に加わる圧力の影響が保護ダイオード素子に伝わらないように、配線層8とボンディングパッド電極層10のコンタクトから30μm〜40μm離して設けられる。
The
図1では、第2低濃度不純物領域5および第2導電型高濃度不純物層6と配線層8とのコンタクトはボンディングパッドの4辺のうち向き合う2辺に設けるように図示されているが、1辺から4辺までどのように設けても構わない。第2導電型埋め込み層2と第1導電型低濃度不純物領域4及び第2導電型高濃度不純物領域6と第1導電型半導体エピタキシャル層3の不純物濃度は、保護素子の降伏耐圧が内部回路を構成する素子の降伏電圧よりも5V〜10V低くなるように設定される。ボンディングパッド電極層10は、機械的にボンディングされない外部電極用のパッド電極層であってもよい。
In FIG. 1, the contact between the second low-concentration impurity region 5 and the second conductivity type high-concentration impurity layer 6 and the
図2は、本発明の第2の実施形態に係る半導体装置の断面図である。 FIG. 2 is a cross-sectional view of a semiconductor device according to the second embodiment of the present invention.
第2の実施形態は、配線層が一層の場合である。半導体装置101は、第1導電型の半導体基板1の上に第1導電型の半導体エピタキシャル層3を成長させ、その界面に第2導電型の埋め込み層2を配置してある。埋め込み層2の上に接するように第1導電型低濃度不純物領域4を設ける。第1導電型低濃度不純物領域4に隣接して第2導電型低濃度不純物領域5を配し、第2導電型低濃度不純物領域5の表面近傍には、第2導電型高濃度不純物領域6を設けている。半導体エピタキシャル層3上の第1導電型低濃度不純物層4の上には絶縁膜7が形成されており、絶縁膜7と第2導電型高濃度不純物領域6を覆うように一般的には金属からなるボンディングパッド電極層10が形成され、ボンディングパッド電極層10と第2導電型不純物領域6とは電気的に接触している。ボンディングパッド電極層10の上には絶縁保護膜11が形成されており、絶縁保護膜11一部には開口部が形成されている。平面視的には、最表層の絶縁保護膜11に設けられた開口部は第2導電型埋め込み層2の上に形成された第1導電型低濃度不純物領域4内に形成され、第2導電型低濃度不純物領域5は絶縁保護膜11によって覆われた構成である。
In the second embodiment, the wiring layer is a single layer. In the
半導体装置101は、第2導電型埋め込み層2をカソード、第1導電型低濃度不純物層4と第1導電型半導体基板1をアノードとするダイオード素子を成している。第2導電型埋め込み層2は、第2導電型低濃度不純物領域5に接続され、第2導電型高濃度不純物層6を介してボンディングパッド電極層10と電気的に接続され、第2導電型高濃度不純物層6とボンディングパッド電極層10のコンタクトは、ボンディングの際に加わる圧力の影響が前記ダイオード素子に伝わらないように、絶縁保護膜11の開孔部より30um〜40um内側に設けられる。
The
図2では、第2導電型高濃度不純物層6とボンディングパッド電極層10のコンタクト及び第2導電型低濃度不純物領域5はボンディングパッドの4辺のうち向き合う2辺に設けられているが、1辺から4辺までどのように設けても構わない。第2導電型埋め込み層2と第1導電型低濃度不純物領域4及び第2導電型高濃度不純物領域6と第1導電型半導体エピタキシャル層3の不純物濃度は、前記ダイオード素子の降伏耐圧が内部回路を構成する素子の降伏電圧よりも5V〜10V低くなるように設定される。前記ボンディングパッド電極層10は、機械的にボンディングされない外部電極用のパッド電極層であってもよい。
In FIG. 2, the contact between the second conductivity type high concentration impurity layer 6 and the bonding
上述したよう、埋め込み層を用いることにより、基板表面からより深いところにpn接合面を持つ保護ダイオードをつくることができ、また前記保護ダイオードと配線との接続がボンディングパッド下部に無いため、ボンディングの際の機械的な影響が前記保護ダイオードに伝わり難く、より信頼性の高い保護ダイオードをボンディングパッド下につくることができる。 As described above, by using the buried layer, a protection diode having a pn junction surface deeper from the substrate surface can be formed, and since there is no connection between the protection diode and the wiring under the bonding pad, It is difficult for a mechanical influence to be transmitted to the protection diode, and a more reliable protection diode can be formed under the bonding pad.
1 第1導電型半導体基板
2 第2導電型埋め込み層
3 第1導電型半導体エピタキシャル層
4 第1導電型低濃度不純物領域
5 第2導電型低濃度不純物領域
6 高濃度不純物領域
7 絶縁膜
8 配線層
9 層間絶縁膜
10 ボンディングパッド電極層
11 絶縁保護膜
100 半導体装置
101 半導体装置
DESCRIPTION OF
Claims (5)
前記半導体基板の上に配置された第1導電型の半導体エピタキシャル層と、
前記半導体基板と前記半導体エピタキシャル層との界面にその上下に係り配置された第2導電型の埋め込み層と、
前記埋め込み層の上に接して配置された前記埋め込み層よりも小さい第1導電型の不純物層と、
前記不純物層に隣接するとともに前記埋め込み層にも接して配置された第2導電型の低濃度不純物領域と、
前記低濃度不純物領域の表面近傍に配置された第2導電型の高濃度不純物領域と、
前記不純物層の上に配置された絶縁膜の上に配置されるとともに前記高濃度不純物領域とは第1のコンタクトにおいて直接に接触している配線層と、
前記配線層の上に配置された層間絶縁膜を介して配置された、表面が絶縁保護膜で覆われ、前記絶縁保護膜の開口部はボンディングパッドを構成している、前記配線層とは前記ボンディングパッドの下部に設けられた第2のコンタクトにおいて接触しているボンディングパッド電極層と、を有し、
前記ボンディングパッドと前記第1のコンタクトとは上下方向から見た場合に重なりを有していない半導体装置。 A first conductivity type semiconductor substrate;
A semiconductor epitaxial layer of a first conductivity type disposed on the semiconductor substrate;
A second conductivity type buried layer disposed above and below the interface between the semiconductor substrate and the semiconductor epitaxial layer;
An impurity layer of a first conductivity type smaller than the buried layer disposed on and in contact with the buried layer;
A low-concentration impurity region of a second conductivity type disposed adjacent to the impurity layer and in contact with the buried layer;
A second conductivity type high concentration impurity region disposed in the vicinity of the surface of the low concentration impurity region;
A wiring layer disposed on an insulating film disposed on the impurity layer and in direct contact with the high-concentration impurity region in a first contact;
The surface is covered with an insulating protective film disposed via an interlayer insulating film disposed on the wiring layer, and the opening of the insulating protective film constitutes a bonding pad. A bonding pad electrode layer in contact with a second contact provided at a lower portion of the bonding pad,
The semiconductor device in which the bonding pad and the first contact do not overlap when viewed from above and below.
前記半導体基板の上に配置された第1導電型の半導体エピタキシャル層と、
前記半導体基板と前記半導体エピタキシャル層との界面にその上下に係り配置された第2導電型の埋め込み層と、
前記埋め込み層の上に接して配置された前記埋め込み層よりも小さい第1導電型の不純物層と、
前記不純物層に隣接するとともに前記埋め込み層にも接して配置された第2導電型の低濃度不純物領域と、
前記低濃度不純物領域の表面近傍に配置された第2導電型の高濃度不純物領域と、
前記不純物層の上に配置された絶縁膜の上に配置されるとともに前記高濃度不純物領域とはコンタクトにおいて直接に接触しているとともに表面が絶縁保護膜で覆われ、前記絶縁保護膜の開口部はボンディングパッドを構成している、ボンディングパッド配線層と、を有し、
前記ボンディングパッドと前記コンタクトとは上下方向から見た場合に重なりを有していない半導体装置。 A first conductivity type semiconductor substrate;
A semiconductor epitaxial layer of a first conductivity type disposed on the semiconductor substrate;
A second conductivity type buried layer disposed above and below the interface between the semiconductor substrate and the semiconductor epitaxial layer;
An impurity layer of a first conductivity type smaller than the buried layer disposed on and in contact with the buried layer;
A low-concentration impurity region of a second conductivity type disposed adjacent to the impurity layer and in contact with the buried layer;
A second conductivity type high concentration impurity region disposed in the vicinity of the surface of the low concentration impurity region;
An insulating film disposed on the impurity layer and in direct contact with the high-concentration impurity region and having a surface covered with an insulating protective film, the opening of the insulating protective film Comprises a bonding pad wiring layer constituting a bonding pad,
A semiconductor device in which the bonding pad and the contact do not overlap when viewed from above and below.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008012626A JP5265932B2 (en) | 2008-01-23 | 2008-01-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008012626A JP5265932B2 (en) | 2008-01-23 | 2008-01-23 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009176869A true JP2009176869A (en) | 2009-08-06 |
JP5265932B2 JP5265932B2 (en) | 2013-08-14 |
Family
ID=41031675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008012626A Expired - Fee Related JP5265932B2 (en) | 2008-01-23 | 2008-01-23 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5265932B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02205355A (en) * | 1989-02-03 | 1990-08-15 | Nec Corp | Semiconductor integrated circuit device |
JPH02267961A (en) * | 1989-04-07 | 1990-11-01 | Fuji Electric Co Ltd | Input circuit protective device for mos integrated circuit device |
JPH07193153A (en) * | 1993-12-27 | 1995-07-28 | Sharp Corp | Semiconductor device and its manufacture |
-
2008
- 2008-01-23 JP JP2008012626A patent/JP5265932B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02205355A (en) * | 1989-02-03 | 1990-08-15 | Nec Corp | Semiconductor integrated circuit device |
JPH02267961A (en) * | 1989-04-07 | 1990-11-01 | Fuji Electric Co Ltd | Input circuit protective device for mos integrated circuit device |
JPH07193153A (en) * | 1993-12-27 | 1995-07-28 | Sharp Corp | Semiconductor device and its manufacture |
Also Published As
Publication number | Publication date |
---|---|
JP5265932B2 (en) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI414082B (en) | Luminous diode chip with overvoltage protection | |
US8026576B2 (en) | Wiring board | |
JP2008205145A (en) | Semiconductor device and its manufacturing method | |
KR20130083361A (en) | Semiconductor device with through substrate via | |
US8125041B2 (en) | Semiconductor device | |
JP2010283267A (en) | Light emitting device, and method of manufacturing the same | |
JP2013229547A (en) | Semiconductor device and semiconductor module | |
JP2009081293A (en) | Semiconductor chip, and semiconductor device having a plurality of semiconductor chips mounted thereon | |
JP5359072B2 (en) | Semiconductor device | |
JP6013876B2 (en) | Semiconductor device | |
JP7055534B2 (en) | Manufacturing method of semiconductor device | |
KR20170080471A (en) | Light-emitting diode chip | |
KR101999312B1 (en) | Semiconductor device | |
JP5925445B2 (en) | Semiconductor device | |
JP5265932B2 (en) | Semiconductor device | |
KR101020993B1 (en) | Light emitting device package and method for manufacturing the same | |
EP1672701B1 (en) | Method for fabricating and packaging Zener diodes | |
JP2005244200A (en) | Semiconductor device | |
JP2014123632A (en) | Semiconductor device | |
JP6314295B1 (en) | Semiconductor device and manufacturing method thereof | |
JP2011129663A (en) | Semiconductor device and interposer | |
JP2009146977A (en) | Semiconductor device | |
WO2014115484A1 (en) | Semiconductor device having esd protection element | |
JP6206058B2 (en) | Semiconductor device | |
JP5102011B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5265932 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |