JP2009175968A - データ記憶装置、データ記憶システム、リンク自動設定方法、及びプログラム - Google Patents

データ記憶装置、データ記憶システム、リンク自動設定方法、及びプログラム Download PDF

Info

Publication number
JP2009175968A
JP2009175968A JP2008012908A JP2008012908A JP2009175968A JP 2009175968 A JP2009175968 A JP 2009175968A JP 2008012908 A JP2008012908 A JP 2008012908A JP 2008012908 A JP2008012908 A JP 2008012908A JP 2009175968 A JP2009175968 A JP 2009175968A
Authority
JP
Japan
Prior art keywords
link
setting condition
setting
data storage
topology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008012908A
Other languages
English (en)
Other versions
JP4911049B2 (ja
Inventor
Kazunori Tagami
和典 田上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008012908A priority Critical patent/JP4911049B2/ja
Publication of JP2009175968A publication Critical patent/JP2009175968A/ja
Application granted granted Critical
Publication of JP4911049B2 publication Critical patent/JP4911049B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】本発明は、リンク設定条件が最適でない場合であっても常に最適なリンク設定条件でリンクアップすることが可能なデータ記憶装置を提供する。
【解決手段】上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部(31、32)を備えたデータ記憶装置は、接続制御部でのリンク設定条件を監視するリンク設定条件監視手段(33、34)、検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定手段(35)、リンク設定条件が最適でないと判定された場合に、最適なリンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御手段(36)を含む。
【選択図】図2

Description

本発明は、データ記憶装置、データ記憶システム、リンク自動設定方法、及びプログラムに関し、特に、リンク接続設定を最適値に自動設定できるデータ記憶装置に関する。
RAID(Redundant Array of Inexpensive Disks)構成を備えたディスクアレイ装置では、複数のHDD(Hard・Disk・Drive:ハードディスク装置)に対して、データを分割して並列にデータの読み書きを行う。RAIDでは、データの読み書きの際に、ストライピング、ミラーリングといった様々な工夫を行うことで、高速化、高信頼性、耐故障性を高めている。
更に近年では、このようなディスクアレイ装置、ファイバチャネルスイッチ、ホストコンピュータを用いてファイバチャネルネットワークによるデータ記憶システムを構築することが行われてる。
ファイバチャネル(Fibre Channel)は、ギガビット級ネットワーク技術の一種であり、主にストレージエリアネットワーク(Storage Area Network)などにおいて大規模ストレージを構築する際に、ホストコンピュータと周辺機器を結ぶためのデータ転送方式の一つとして使用されている。ファイバチャネルは、光ファイバーケーブルのみならず、銅線の同軸ケーブルやツイストペアケーブルなどを使用しても構築可能である。ファイバチャネルは、特に大規模なストレージを必要とするサーバなどのホストコンピュータに記憶装置(ディスクアレイ装置)を接続するのに適した性能を備えている。
このようなファイバチャネルネットワークに利用されるディスクアレイ装置には、入出力インターフェイスとしてファイバチャネルが使用されることが多い。
このようなディスクアレイ装置と上位接続装置との間でリンクアップを行う際には、トポロジ設定を行うにあたり、自動設定を行うことが試みられている。
例えば、図7に示すように、この種の関連技術のデータ記憶システム200では、上位接続装置の一例であるホストコンピュータ211と、このホストコンピュータ211とリンク接続による通信可能に形成されたディスクアレイ装置220と、を含んで構成される。
ディスクアレイ装置220は、ホストインターフェース230を有する。ホストインターフェース230は、ホストコンピュータ211と接続するためのリンクモジュール231と、ファイバチャネル(Fibre Channel)の制御を行うFibre channel制御LSI233と、を含んで構成される。
ここにおいて、Fibre channel制御LSI233は、リンク接続の接続形態に応じてトポロジ設定を自動でおこなうモードを有する。そして、関連技術のディスクアレイ装置では、Fibre channelのトポロジ設定を自動でおこなうモードは存在するが、その自動設定はFibre channel制御LSIが上位接続装置(ホストコンピュータ211)とのネゴシエーションにより決定していた。
主なトポロジとしては、例えば、特許文献1の図20、図21、図22に示すようなものが挙げられる。特許文献1では、ファイバチャネルの接続トポロジの形態例が示されている。
特許文献1の図20では、ポイントツーポイント(point―to―point)と呼ばれるトポロジが示されている。このトポロジでは、ファイバチャネルのポートはN_Portと呼ばれ、一対のN_Port間は物理的には送受信2本の伝送路で相互に接続されている。
特許文献1の図21では、アービトレイテッドループ(Arbitrated Loop、以下FC─ALと記す)と呼ばれるトポロジが示されている。FC─ALにおけるファイバチャネルのポートは、NL_Port(Node Loop Port t)と呼ばれ、各NL_Portをループ状に接続するトポロジである。FC─ALは、多数のディスクドライブを接続する場合に多く適用される。
特許文献1の図22では、ファブリック(Fabric)と呼ばれるトポロジが示されている。このトポロジは、サーバやストレージ装置のポート(N_Port)とファイバチャネルのスイッチのポート(F_Port)を接続するトポロジである。ポイントツーポイント・トポロジとファブリック・トポロジでは、接続された一対のポート間で全二重データ転送が可能である。
さらに、このようなディスクアレイ装置によるリンクアップを行う関連技術として、例えば以下に示す特許文献1乃至特許文献3などが挙げられる。
特許文献1では、ディスクアダプタがディスクドライブへ発行するコマンドの種類に応じてコマンド送信先ループを決定するものである。
特許文献2では、64ビットPCIデバイスが64ビットで動作しない場合、異常と判断するものである。
特許文献3では、ファイバチャネルのリンク状態を表示するものである。
特開2005−149173号公報 特開2005−070993号公報 特開平11−305944号公報
しかしながら、関連技術の装置においては、次のような不具合がある。
すなわち、関連技術のディスクアレイ装置では、Fibre channel制御LSIは、ディスクアレイ装置の推奨設定を認識できないので、Fibre channel制御LSIによる自動設定では、ディスクアレイ装置が推奨する接続設定でリンクアップできない場合がある、という不具合があった。
また、仮に、Fibre channel制御LSIのリンクスピードを自動設定とし、上位接続装置(スイッチなど)も自動設定であった場合、双方がもつ最速のリンクスピードでリンクアップしない場合がある、という不具合があった。
これは、リンクアップを試みる2つの装置のFibre channel制御LSI同士が、一定期間一定のリンクスピードで信号を送信し、そのリンクスピードでリンクアップしない場合他のリンクスピードに切り替え、上記動作を繰り返すため、2装置間のリンクスピード切り替えのタイミングによっては、2装置間での最速ではないリンクスピードでリンクアップするためである。
このように、Fibre channel制御LSIがリンク設定を自動選択することは可能であるが、制御LSIはディスクアレイ装置の推奨設定がわからないため、制御LSIが自動で選択した設定が、ディスクアレイ装置にとって最適な設定ではない、という不具合があった。
加えて、特許文献1乃至特許文献3では、いずれも、リンクトポロジなどのリンク設定条件を、ディスクアレイ装置が推奨するような最適な設定を自動で行うことができない、という不具合があった。
本発明は、上記した技術の不具合を解決することを課題としてなされたものであって、その目的とするところは、トポロジ設定やリンクスピード設定などのリンク設定条件が最適でない場合であっても常に最適なリンク設定条件でリンクアップすることが可能なデータ記憶装置などを提供することにある。
上記目的を達成するため、本発明のデータ記憶装置は、上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部を備えたデータ記憶装置であって、前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視手段と、前記リンク設定条件監視手段にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定手段と、前記リンク設定条件最適判定手段にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御手段と、を含むことを特徴としている。
本発明のデータ記憶システムは、上位接続装置と、前記上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部を備えたデータ記憶装置と、を含み、前記データ記憶装置は、前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視手段と、前記リンク設定条件監視手段にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定手段と、前記リンク設定条件最適判定手段にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御手段と、を含むことを特徴としている。
本発明のリンク自動設定制御方法は、上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部を備えたコンピュータによるリンク自動設定制御方法であって、前記コンピュータが、前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視ステップと、前記コンピュータが、前記リンク設定条件監視ステップにて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定ステップと、前記コンピュータが、前記リンク設定条件最適判定ステップにて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御ステップと、を含むことを特徴としている。
本発明のプログラムは、上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する処理が可能なコンピュータが実行するプログラムであって、前記リンク設定条件を監視するリンク設定条件監視機能と、前記リンク設定条件監視機能にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定機能と、前記リンク設定条件最適判定機能にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御機能と、を含む機能をコンピュータに実行させることを特徴としている。
本発明によれば、リンク設定条件監視手段、リンク設定条件最適判定手段、及び再設定制御手段により、上位接続装置とのリンク設定条件(リンクトポロジ設定条件やリンクスピード設定条件など)を最適値に自動設定できる、という関連技術にない優れたデータ記憶装置などを提供することができる。
〔本発明のデータ記憶装置の基本的構成〕
先ず、本発明のデータ記憶装置の基本的構成について説明する。本発明のデータ記憶装置は、上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部(例えば図2に示す符号31、32など)を備えたデータ記憶装置である。
このデータ記憶装置は、前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視手段(例えば図2に示す符号33、34からなる構成など)と、前記リンク設定条件監視手段にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定手段(例えば図2に示す符号35など)と、前記リンク設定条件最適判定手段にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御手段(例えば図2に示す符号36など)と、を含む構成としている。
このような構成のデータ記憶装置では、リンク設定条件監視手段により接続制御部での前記リンク設定条件を監視し、リンク設定条件最適判定手段により監視しているリンク設定条件が最適であるか否かを判定し、再設定制御手段により前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御することで、上位接続装置とのリンク設定条件(リンクトポロジ設定条件やリンクスピード設定条件など)を最適値に自動設定できる。
これにより、例えばFibre channel接続のデータ記憶装置において、ホストコンピュータ、スイッチ等上位接続装置とのFibre channel リンク接続設定(リンクトポロジやリンクスピードなど)を最適値に自動設定できる。
以下、このような本発明の「データ記憶装置」を、「データ記憶システム」に適用した好適な実施の形態の一例について、図面を参照して具体的に説明する。
〔第1の実施の形態〕
(データ記憶システムの全体構成)
先ず、本実施の形態のデータ記憶システムの具体的構成について、全体構成から説明し、続いて各部の詳細構成について説明することとする。図1は、本発明における第1実施の形態のデータ記憶システムの全体の概略構成の一例を示すブロック図である。
図1に示すように、本実施の形態のデータ記憶システム1は、図1に示すように、上位接続装置の一例であるホストコンピュータ11(又は転送制御装置としてのファイバチャネルスイッチ12)と、このホストコンピュータ11(又はファイバチャネルスイッチ12)とリンク接続による通信可能に形成され、前記ホストコンピュータ10からのデータをデータ記憶媒体に記憶するデータ記憶装置の一態様であるディスクアレイ装置20と、前記ディスクアレイ装置20とネットワークを介して通信可能に形成され、前記ディスクアレイ装置20を保守管理するための保守端末110と、を含んで構成される。
ホストコンピュータ10は、ディスクアレイ装置20に対して、リードコマンド(要求)、ライトコマンド(要求)、などを送信する。保守端末90は、ディスクアレイ装置20に対する設定の変更及び表示を行う。
ここで、ホストコンピュータ10、及び保守端末110の各ハードウエア構成は、図示しないが、種々の情報等を表示するための表示手段(スクリーン)、この表示手段の表示画面上(の各種入力欄等)にデータを操作入力するための操作入力手段(例えばキーボード・マウス等)、各種信号・データを送受信するための送受信手段(通信手段)、各種プログラム・各種データを記憶しておく記憶手段(例えばメモリ、ハードディスク等)、これらの制御を司る制御手段(例えばCPU等)などを各々有している。
また、ホストコンピュータ10、及び保守端末110は、プログラム制御により動作するものであり、ネットワーク関連の機能を有していれば、デスクトップ、ラップトップコンピュータその他無線・有線通信機能を有する情報機器、またはこれに類するコンピュータなどいかなるコンピュータでもよく、移動式・固定式を問わない。
ディスクアレイ装置20は、図1に示すように、ホストインターフェース30、キャッシュメモリ40、RAIDコントローラ50、RAID構成60等を備えている。
RAIDコントローラ50は、少なくとも一つのHDDを有するRAID構成60を有するディスクアレイ装置20に用いられるRAID制御装置であり、RAID構成60を制御する。
RAID構成60(第1構成)は、少なくとも一つのデータ記憶媒体であるHDD(例えばSCSIディスクドライブ)を有し、例えばRAID構成60は、HDDの六つ又はそれ以上のHDDから成る。RAID構成60において、六つのHDDでRAID6を組むことにより、2HDDのRAID構成60を実現できる。
2HDDのRAID構成60では、二つのHDDへのリードが不可能な場合でも、他のHDDからリードすることでデータの生成が可能となる。また、RAID1、RAID4又はRAID5を構成する場合は、RAID構成80内で一つのHDDがリード不可能な場合でも、他のHDDからリードすることでデータの生成が可能となる。
ディスクアレイ装置20は、ホストコンピュータ11からのリードコマンド及びライトコマンドを受信し、RAID構成60が備えるHDDに対して、データのリード及びライトを実施する。
ホストインターフェース30は、ホストコンピュータ11からのリードコマンド、ライトコマンドなどを受信する。キャッシュメモリ40は、ホストコンピュータ10から受信したデータ又はホストコンピュータ10へ送信したデータをキャッシュしておく。
また、ホストインターフェース30は、ホストコンピュータ11からリードコマンドを受信したとき、キャッシュメモリ40にその要求するデータが存在する場合には、そのデータをホストコンピュータ11へ送信する。一方、キャッシュメモリ40にそのデータが存在しない場合には、ホストインターフェース30は、RAID構成60からデータをリードするようRAIDコントローラ50に要求し、RAIDコントローラ50を介して得られた要求データをホストコンピュータ11へ送信する。
更に、ホストインターフェース30は、ホストコンピュータ11からライトコマンドを受信したとき、キャッシュメモリ40に対して要求データの書き込みを行い、ホストコンピュータ11へ応答を返す。キャッシュメモリ40に書き込みが行われると、その後、RAIDコントローラ50は、RAID構成60への書き込みを開始する。
保守端末110は、ディスクアレイ装置20に対する設定の変更、表示をおこなう機能(例えば、リンク設定条件設定機能、推奨トポロジ設定機能、リンクスピード最適値設定機能、リンクスピード下方修正値設定機能など)を含む。このように、保守端末110は、前記データ記憶装置であるディスクアレイ装置20と通信可能に形成され、前記リンク設定条件の判定基準となる最適値を設定可能となっている。
(本発明の特徴的構成であるホストインタフェースの詳細構成について)
図1のようなディスクアレイ装置20において、ホストインタフェース30は、図2に示す構成を有する。
ホストインタフェース30は、図2に示すように、上位接続装置との接続先となるリンクモジュール31と、Fibre channel制御LSI32と、Fibre channel制御LSI32のトポロジ設定条件を検出するリンクトポロジ設定検出手段33と、Fibre channel制御LSI32のリンクスピード設定条件を検出するリンクスピード検出手段34と、リンク設定条件が最適か否かを判定するリンク設定最適判定手段35と、リンク設定の再設定を行うリンク設定再設定手段36と、を含んで構成される。
Fibre channel制御LSI32は、図3に示すように、リンクトポロジの自動設定によるリンクトポロジ設定条件に関する情報を格納したリンクトポロジ設定情報記憶手段32aと、リンクスピードの自動設定によるリンクスピード設定条件に関する情報を格納したリンクスピード設定情報記憶手段32bと、を含む構成とすることができる。
リンクトポロジ設定検出手段33は、接続制御部(リンクモジュール31、Fibre channel制御LSI32)のリンク処理する際のリンク設定条件(リンクに関するトポロジ設定条件)を監視(検出)する。
具体的には、Fibre channel制御LSI32のリンクトポロジ設定情報記憶手段32aのリンクトポロジ設定条件に関する情報を取得することができる。
リンクスピード検出手段34は、接続制御部(リンクモジュール31、Fibre channel制御LSI32)のリンク処理する際のリンク設定条件(前記リンクに関するリンクスピード設定条件)を監視(検出)する。
具体的には、Fibre channel制御LSI32のリンクスピード設定情報記憶手段32bのリンクスピード設定条件に関する情報を取得することができる。
リンク設定条件最適判定手段であるリンク設定最適判定手段35は、前記リンクトポロジ設定検出手段33にて検出された前記リンク設定条件(前記リンクに関するトポロジ設定条件)が最適であるか否かを判定することができる。
また、リンク設定最適判定手段35は、前記リンクスピード検出手段34にて検出された前記リンク設定条件(前記リンクに関するリンクスピード設定条件)が最適であるか否かを判定することができる。
すなわち、リンク設定最適判定手段35は、図3に示すように、トポロジ設定条件の最適判定を行うためのリンクトポロジ設定最適判定手段35aと、リンクスピード設定条件の最適判定を行うためのリンクスピード設定最適判定手段35bとを含むこともできる。
ここにおいて、リンク設定最適判定手段35は、リンクトポロジ設定最適判定手段35aによるトポロジ設定条件の最適判定(第1の判定)と、リンクスピード設定最適判定手段35bによるリンクスピード設定条件の最適判定(第2の判定)とを同時に処理するように制御することもできる。
また、図3に示すように、ホストインタフェース30は、複数種類のトポロジ設定条件のうち、ディスクアレイ装置における推奨設定に関する情報(例えば、ホストHBA直結時の場合は「Loop (L_Port)」、スイッチ接続時の場合は「fabric point―to―point(F_Port)」など)を格納したリンクトポロジ推奨設定情報記憶手段37を含む構成とすることができる。
これにより、リンク設定最適判定手段35は、Fibre channel制御LSI32から取得したリンクトポロジ設定条件に関する情報と、リンクトポロジ推奨設定情報記憶手段37の推奨設定に関する情報とに基づいて、最適な設定か否かを判定することができる。
再設定制御手段であるリンク設定再設定手段36は、前記リンク設定最適判定手段35にて前記リンク設定条件(トポロジ設定条件)が最適でないと判定された場合に、最適な前記リンク設定条件(トポロジ設定条件)を再設定してリンク処理を行うように制御することができる。
リンク設定再設定手段36は、前記リンク設定最適判定手段35にて前記リンク設定条件(リンクスピード設定条件)が最適でないと判定された場合に、最適な前記リンク設定条件(リンクスピード設定条件)を再設定してリンク処理を行うように制御することができる。
すなわち、リンク設定再設定手段36は、図3に示すように、トポロジ設定条件の再設定制御を行うためのリンクトポロジ再設定手段36aと、リンクスピード設定条件の再設定制御を行うためのリンクスピード再設定手段36bとを含むこともできる。
ここにおいて、リンク設定再設定手段36は、トポロジ設定条件の再設定制御(第1の再設定制御)、リンクスピード設定条件の再設定制御(第2の再設定制御)とを同時に処理することもできる。
ここで、リンクトポロジ設定検出手段33及びリンクスピード検出手段34により、「リンク設定条件監視手段」を構成することができる。さらに、リンク設定最適判定手段35は、「リンク設定条件最適判定手段」ということもできる。また、リンク設定再設定手段36は、「再設定制御手段」ということもできる。さらにまた、リンクモジュール31とFibre channel制御LSI32とにより、「接続制御部」を構成することができる。
(トポロジ自動設定について)
上述のような構成からなるディスクアレイ装置におけるトポロジ自動設定について説明する。
Fibre channelのトポロジは、ホストHBA直結時の場合に、「Loop (L_Port)」 (推奨設定)、「point―to―point(N_Port)」のトポロジ設定条件を有する。また、スイッチ接続時の場合に、「fabric point―to―point(F_Port)」 (推奨設定)、「fabric loop (FL_Port)」のトポロジ設定条件を有する。このように、Fibre channelのトポロジは、4種類のトポロジ設定条件が存在する。
前記4種類のトポロジ設定条件の中でも、ディスクアレイ装置のトポロジ推奨設定は、上位接続装置によってことなり、ホスト(HBA)直結の場合、「Loop (L_Port)」、スイッチ(fabric)接続のときは、「fabric point―to―point(F_Port)」となる。
他の接続設定としては、ホスト(HBA)直結で、「point―to―point(N_Port)」、スイッチ(fabric)接続で、「fabric loop (FL_Port)」があるが、ディスクアレイ装置では推奨していない。
図1のようなディスクアレイ装置10において、ホストインタフェース12に存在するFibre channel制御LSIのリンク設定を自動設定にしておき、ホストインタフェース12と上位接続装置とがリンクアップする際には、上位接続装置とホストインタフェース12とが以下に示す(イ)、(ロ)の場合に、リンクの再初期化を実施する。
(イ) point―to―point トポロジでリンクアップした場合、ディスクアレイの推奨設定はLoopであるので、Fibre channel制御LSIのリンク設定をLoop固定のモードに設定し、リンクの再初期化を実施する。
(ロ) fabric loop トポロジでリンクアップした場合、ディスクアレイの推奨設定は「fabric point―to―point」であるので、Fibre channel制御LSIのリンク設定をfabric point―to―point固定のモードに設定し、リンクの再初期化を実施する。
上記リンクの再初期化で一定時間リンクアップしない場合、上位接続装置が該当トポロジでの接続未対応と判断し、Fibre channel制御LSIのリンク設定を前回リンクアップした設定に戻して再初期化を実施する。
(リンクスピードの自動設定について)
次に、リンクスピードの自動設定について説明する。
関連技術のような構成では、リンクスピード決定時、リンクスピードを常に2装置間が提供する最速のリンクスピードでリンクアップする。このため、本実施の形態では、Fibre channel制御LSIの自動リンクスピード設定を使用しない。
具体的には、まず、Fibre channel制御LSIの提供する最速値固定のスピードでのリンク設定をFibre channel制御LSIに対して設定する。
そして、十分な時間(Fibre channel制御LSIの自動リンクスピード決定時よりも長い時間)その設定のままリンクアップを待ち、リンクアップしない場合、Fibre channel制御LSIの提供する最速値より1つ低い設定値に初期化をしなおし、再度リンクアップを待つ。この動作を繰り返すことで、最速のリンクスピードでリンクアップすることができる。
ここで、この処理の過程で、ディスクアレイ装置が提供する最速ではないリンクスピードでのリンクアップ待ち状態で上位接続装置を接続した場合、最速でないスピードでリンクアップすることが考えられる。
そこで、ディスクアレイ装置が提供する最速でないリンクスピードでリンクアップした場合、再度ディスクアレイ装置が提供する最速のリンクスピードで再度リンクアップを試みる。これにより、上位接続装置がいつ接続されたかにかかわらず、最速のスピードでのリンクアップが可能となる。
ここで、前記「接続制御部」は、上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定することができる。また、前記「リンク設定条件監視手段」は、前記接続制御部での前記リンク設定条件を監視することができる。
さらに、前記「リンク設定条件最適判定手段」は、前記リンク設定条件監視手段にて検出された前記リンク設定条件が最適であるか否かを判定することができる。また、前記「再設定制御手段」は、前記リンク設定条件最適判定手段にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御することができる。
また、前記リンク設定条件監視手段は、前記リンクの接続形態に関するトポロジ設定条件を検出するリンクトポロジ設定検出手段を含むことができる。さらに、前記再設定制御手段は、最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することができる。
さらにまた、前記リンク設定条件監視手段は、前記リンクに関するリンクスピード設定条件を検出するリンクスピード設定検出手段を含むことができる。さらに、前記再設定制御手段は、最適な前記リンクスピード設定条件を再設定してリンクアップ処理を行うように制御することができる。
また、前記上位接続装置がホストコンピュータを含む場合、前記再設定制御手段は、前記ホストコンピュータとのリンクアップの際の最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することができる。
さらにまた、前記上位接続装置が転送制御装置を含む場合、前記再設定制御手段は、前記転送制御装置とのリンクアップの際の最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することができる。
また、ホストインターフェースが備えたコンピュータは、前記リンクスピード設定検出手段による前記リンクスピード設定条件の検出と前記リンクトポロジ設定検出手段による前記トポロジ設定条件の検出、前記リンク設定条件最適判定手段による前記リンクスピード設定条件の判定と前記トポロジ設定条件の判定、前記再設定制御手段による前記リンクスピード設定条件の再設定と前記トポロジ設定条件の再設定、をそれぞれ同時に処理を行うことができる。
さらにまた、前記再設定制御手段は、前記接続制御部の提供する前記リンクスピードが最速値でのリンク設定を前記接続制御部に対して設定し、リンクアップを待ち、リンクアップしない場合、前記最速値より低い設定値に初期化をしなおし、再度リンクアップを待つ処理動作を繰り返す制御を行うことができる。
また、前記リンク設定条件最適判定手段は、前記接続制御部の提供する前記リンクスピードが最速値にてリンクアップしたか否かを判定することができる。さらに、前記再設定制御手段は、前記リンクスピードが前記最速値でない状態でリンクアップした場合、前記最速値のリンクスピードで再度リンクアップを試みる制御を行うことができる。
さらにまた、前記再設定制御手段は、前記トポロジ設定条件が非奨励トポロジ設定のpoint―to―pointの場合は、奨励トポロジ設定のLoopにて再設定を行いリンクアップ処理を行うことができる。
また、前記再設定制御手段は、前記トポロジ設定条件が非奨励トポロジ設定のFabric Loopの場合は、奨励トポロジ設定のFabric point―to―pointにて再設定を行いリンクアップ処理を行うことができる。
(処理手順について)
次に、上述のような構成を有するディスクアレイ装置における、「リンクトポロジ自動設定処理」、「リンクスピード自動設定処理」の各種の処理手順について、図4及び図5を参照しつつ説明する。図4は、本発明の第1の実施の形態によるデータ記憶システムにおけるディスクアレイ装置の処理手順の一例を示すフローチャートである。図5は、本発明の第1の実施の形態によるデータ記憶システムにおけるディスクアレイ装置の処理手順の一例を示すフローチャートである。
本実施の形態に係るリンク自動設定制御方法は、上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部を備えたコンピュータによって処理を行うものを対象とするものである。
このリンク自動設定制御方法は、基本的構成として、前記コンピュータが、前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視ステップ(例えば図4に示すS110など)と、前記コンピュータが、前記リンク設定条件監視ステップにて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定ステップと(例えば図4に示すS120など)、前記コンピュータが、前記リンク設定条件最適判定ステップにて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御ステップ(例えば図4に示すS130など)と、を含むことができる。
(リンクトポロジ自動設定処理)
ここで、トポロジの自動設定について説明する。図4にトポロジ自動設定のながれを示す。
まず、コンピュータは、Fibre channel制御LSIのリンクトポロジ設定を自動選択設定にする処理を行う(ステップS111)<自動選択設定処理ステップないしは自動選択設定処理機能>。
続いて、コンピュータは、ホストインタフェース30と上位接続装置(ホストコンピュータ)とがリンクアップするのを待つ(ステップS112)<第1のトポロジ設定リンクアップ待機ステップないしは第1のトポロジ設定リンクアップ待機機能>。
さらに、コンピュータは、ホストインタフェース30と上位接続装置(ホストコンピュータ)とがリンクアップしたとき、リンクトポロジ設定検出手段102は、リンクトポロジ(トポロジ設定条件に関する情報)をFibre channel制御LSIから取得する処理を行う(ステップS113)<トポロジ設定条件取得ステップないしはトポロジ設定条件取得機能>。
ここで、ステップS111、ステップS112、ステップS113により、リンクトポロジ設定検出処理ステップ(ステップS110)を行うことができる。このリンクトポロジ設定検出処理ステップは、「リンク設定条件監視ステップ」ないしは「リンク設定条件監視機能」と言うこともできる。
次いで、コンピュータは、リンクトポロジが「Loop」か「point―to―point」のいずれであるかを判定する処理を行う(ステップS121)<リンクトポロジ種類判定処理ステップないしはリンクトポロジ種類判定処理機能>。
このステップS121の判定処理にてリンクトポロジが「Loop」であると判定された場合(ステップS121a)には、上位接続装置としてホストコンピュータに接続されているホスト直結接続か否かを判定する処理を行う(ステップS122)<第1の上位接続装置種類判定処理ステップないしは第1の上位接続装置種類判定処理機能>。
一方、前記ステップS121の判定処理にてリンクトポロジが「point―to―point」である場合(ステップS121b)には、上位接続装置としてファイバチャネルスイッチに接続されているスイッチ接続か否かを判定する処理を行う(ステップS123)<第2の上位接続装置種類判定処理ステップないしは第2の上位接続装置種類判定処理機能>。
そして、ステップS122の判定処理において、ホスト直結接続でないと判定された場合(リンクトポロジが「Loop」でスイッチ接続の場合)には、リンクアップ処理を完了する。
一方、ステップS122の判定処理において、ホスト直結接続であると判定された場合(リンクトポロジが「Loop」でホスト直結接続の場合)には、Fibre channel制御LSIのリンクトポロジ設定を「point―to―point」にしてリンクを再初期化する処理を行う(ステップS132)<第1のリンク再初期化処理ステップないしは第1のリンク再初期化処理機能>。
また、ステップS123の判定処理において、スイッチ接続であると判定された場合(リンクトポロジが「point―to―point」でスイッチ接続である場合)には、リンクアップ処理を完了する。
一方、ステップS123の判定処理において、スイッチ接続でないと判定された場合(リンクトポロジが「point―to―point」でホスト直結接続である場合)には、Fibre channel制御LSIのリンクトポロジ設定を「Loop」にしてリンクを再初期化する処理を行う(ステップS131)<第2のリンク再初期化処理ステップないしは第2のリンク再初期化処理機能>。
ここで、ステップS121、ステップS121a、ステップS121b、ステップS122、ステップS123により、リンク設定最適判定処理ステップ(ステップS120)を行うことができる。このリンク設定最適判定処理ステップは、「リンク設定条件最適判定ステップ」ないしは「リンク設定条件最適判定機能」と言うこともできる。
その後、ステップS131又はステップS132のリンクトポロジ設定にてリンクアップ処理を再開始し、リンクアップ処理が完了するのを待つ(ステップS133)<第2のトポロジ設定リンクアップ待機ステップないしは第2のトポロジ設定リンクアップ待機機能>。
さらに、リンクアップしたか否かを判定する処理を行う(ステップS134)<トポロジ設定リンクアップ可否判定処理ステップないしはトポロジ設定リンクアップ可否判定処理機能>。
このステップS134にて、リンクアップしたと判定された場合には、リンクアップ処理を完了する。
一方、このステップS134にて、リンクアップしないと判定された場合には、一定期間リンクアップしないかを判定する処理を行う(ステップS135)<トポロジ設定一定期間リンクアップ可否判定処理ステップないしはトポロジ設定一定期間リンクアップ可否判定処理機能>。
ステップS135にて一定期間にリンクアップしたと判定された場合には、ステップS133に戻りリンクアップを待つ。
一方、ステップS135にて一定期間にリンクアップしないと判定された場合には、リンクトポロジ設定を以前の設定(変更後のトポロジ設定条件から変更前のトポロジ設定条件の状態)に戻して、リンクを再初期化する処理を行う(ステップS136)<リンク変更前状態再初期化処理ステップないしはリンク変更前状態再初期化処理機能>。
ここで、ステップS131、ステップS132、ステップS133、ステップS134、ステップS135、ステップS136により、リンク設定再設定処理ステップ(ステップS130)を行うことができる。このリンク設定再設定処理ステップは、「再設定制御ステップ」ないしは「再設定制御機能」と言うこともできる。
このように、ステップS121b、ステップS123、ステップS131のように、ステップS113にて取得されたリンク設定条件の情報(「point―to―point」、「Loop」など)、<上位接続装置の情報(ホストコンピュータ、ファイバチャネルスイッチなど)>に基づいて、リンク設定最適判定手段35は、リンク設定条件が最適か否かを判定する。
そして、リンク設定最適判定手段35は、上位接続装置とホストインタフェース30とが、「point―to―point(N_Port)」トポロジでリンクアップした場合、ディスクアレイ装置の推奨設定は、Loopであるので、リンク設定再設定手段36を用いてFibre channel制御LSI32のリンク設定条件をLoop固定のモードに設定し、リンクの再初期化を実施する。
これによって、ホストとLoop固定でのリンクの初期化が実施され、次回リンクアップ時には、Loopモードでホストと接続が確立できる。
ここで、もしもホストがLoopモードをサポートしていない場合、リンクアップすることができない。
その場合には、ステップS133、ステップS134、ステップS135、ステップS136のように、リンクアップ待ちにタイムアウト時間を設け、そのタイムアウト時間を経過してもリンクアップしなかった場合には、前回リンクアップした設定に再度設定し、リンクの初期化をおこなう。これにより、リンクアップできなくなる状態を防止する。
また、ステップS121a、S122、ステップS132のように、ホストインタフェース30と上位接続装置(転送制御装置であるスイッチなど)とがリンクアップしたとき、上位接続装置と
ホストインタフェース30とが、Fabric Loopトポロジでリンクアップした場合、ディスクアレイ装置の推奨設定は、「Fabric point―to―point」であるので、リンク設定の再設定手段105を用いてFibre channel制御LSIのリンク設定を、「Fabric point―to―point」固定のモードに設定し、リンクの再初期化を実施する。
もしも、上位接続装置が「Fabric point―to―point」モードをサポートしていない場合、リンクアップすることができない。
そのときには、ホストコンピュータ接続の推奨設定の場合の上記Loopモード時と同様に、スイッチ接続の推奨設定の場合も、ステップS133、ステップS134、ステップS135、ステップS136のように、リンクアップ待ちにタイムアウト時間を設け、そのタイムアウト時間を経過してもリンクアップしなかった場合には、前回リンクアップした設定に再度設定し、リンクの初期化をおこなう。このことにより、リンクアップできなくなる状態を防止する。
また、上記リンクの再初期化で一定時間リンクアップしない場合、上位接続装置が該当トポロジでの接続未対応と判断し、Fibre channel制御LSIのリンク設定を前回リンクアップした設定に戻して再初期化を実施する。
さらに、再リンクアップのタイムアウト値、は、保守端末からディスクアレイ装置に対して設定可能とする。
(リンクスピード自動設定処理)
つぎに、リンクスピードの自動設定について説明する。図5にリンクスピード自動設定のながれを示す。
先ず、ホストインターフェースが備えたコンピュータ(以下、コンピュータ)は、リンクスピード設定条件を変更しながらリンクアップを待つ処理を行う(ステップS201)<リンクスピード設定リンクアップ待機ステップないしはリンクスピード設定リンクアップ待機機能>。
そして、コンピュータは、リンクアップを行う(ステップS202)<リンクスピード設定リンクアップ処理ステップないしはリンクスピード設定リンクアップ処理機能>。
さらに、最速のリンクアップスピードにてリンクアップしたか否かを判定する処理を行う(ステップS203)<最速リンクスピード設定リンクアップ可否判定処理ステップないしは最速リンクスピード設定リンクアップ可否判定処理機能>。
このステップS203の判定処理において、最速のリンクスピードでリンクアップしたと判定された場合には、リンクアップ処理を完了する。
一方、ステップS203の判定処理において、最速のリンクスピードでリンクアップしていないと判定された場合には、最速のリンクスピードに再設定処理を行い、リンクを再初期化する処理を行う(ステップS204)<最速リンクスピード再設定処理ステップないしは最速リンクスピード再設定処理機能>。
続いて、リンクアップを待つ(ステップS205)<最速リンクスピード再設定リンクアップ待機ステップないしは最速リンクスピード再設定リンクアップ待機機能>。
そして、リンクアップしたか否かを判定する処理を行う(ステップS206)<リンクスピード設定リンクアップ可否判定処理ステップないしはリンクスピード設定リンクアップ可否判定処理機能>。
このステップS206の判定処理において、リンクアップしたと判定された場合には、リンクアップ処理を完了する。
一方、このステップS206の判定処理において、リンクアップしないと判定された場合には、一定期間にリンクアップしたか否かを判定する処理を行う(ステップS207)<リンクスピード設定一定期間リンクアップ可否判定処理ステップないしはリンクスピード設定一定期間リンクアップ可否判定処理機能>。
このステップS207の判定処理において、一定期間にリンクアップしないと判定された場合には、ステップS205に戻りリンクアップを待つ。
一方、このステップS207の判定処理において、一定期間にリンクアップしたと判定された場合には、リンクスピード設定条件が最低値設定であるか否か(最低値でもリンクアップしなかったか)を判定する処理を行う(ステップS208)<リンクスピード最低値設定判定処理ステップないしはリンクスピード最低値設定判定処理機能>。
このステップS208の判定処理において、リンクスピードが最低値設定である(最低値でリンクアップした)と判定された場合には、ステップS201に戻る。
一方、このステップS208の判定処理において、リンクスピードが最低値設定でない(最低値でもリンクアップしない)と判定された場合には、リンクスピードを下げてリンクの再初期化をする処理を行う(ステップS209)<リンクスピード可変再初期化処理ステップないしはリンクスピード可変再初期化処理機能>。
そして、ステップS209を行い、ステップS205に戻る。
ここで、以上のステップS201〜ステップS209により、「再設定制御ステップ」ないしは「再設定制御機能」を構成することもできる。また、これらのステップの他に、「リンクスピード設定検出ステップ」ないしは「リンクスピード設定検出機能」、「リンクスピード最適判定ステップ」ないしは「リンクスピード最適判定機能」を構成することもできる。
前記再設定制御ステップでは、最適な前記リンクスピード設定条件を再設定してリンクアップ処理を行うように制御することができる。
このようにして、リンクスピード決定時、リンクスピードを常に2装置間が提供する最速のリンクスピードでリンクアップするため、Fibre channel制御LSIの自動リンクスピード設定を使用せず、まず、Fibre channel制御LSIの提供する最速値固定のスピードでのリンク設定をFibre channel制御LSIに対して設定する(S204)。
そして、十分な時間(Fibre channel制御LSIの自動リンクスピード決定時よりも長い時間)その設定のままリンクアップを待ち(S205)、リンクアップしない場合(S206)、Fibre channel制御LSIの提供する最速値より1つ低い設定値に初期化をしなおし(S208、S209)、再度リンクアップを待つ(S205)。この動作を繰り返すことで、最速のリンクスピードでリンクアップすることができる。
さらに、この機能の過程で、ディスクアレイ装置が提供する最速ではないリンクスピードでのリンクアップ待ち状態で上位接続装置を接続した場合、最速でないスピードでリンクアップすることが考えられる。
そこで、リンクアップしたとき、リンクスピード検出手段34を用いてリンクアップしたリンクスピードを取得し、リンク設定が最適かを判定するリンク設定最適判定手段35を用いてディスクアレイ装置が提供する最速のリンクスピードでリンクアップしたかを判定し(S203)、最速でないリンクスピードでリンクアップした場合、リンク設定の再設定を行うリンク設定再設定手段36を用いて、再度ディスクアレイ装置が提供する最速のリンクスピードで再度リンクアップを試みる(S204)。
これにより、上位接続装置がいつ接続されたかにかかわらず、最速のスピードでのリンクアップが可能となる。もしも、リンクスピードが最低の値でもリンクアップしなかった場合、ホストとの接続が切断されたものと考え、再度最初の処理に戻る。
さらに、再リンクアップのタイムアウト値は、保守端末からディスクアレイ装置に対して設定可能とする。
また、上記トポロジ自動設定とリンクスピード自動設定は、リンクアップを契機に同時に動作する。そして、2つの自動設定がどちらも完了した時点で、ディスクアレイ装置の推奨値でリンクアップしたことになる。
さらに、上記自動設定は、Fibre channel制御LSIの自動設定によるリンクアップよりも、リンクアップした時の設定や、再リンク初期化処理を実施する分、リンクアップまでに時間を要する。
よって、一時的なリンクダウン/リンクアップ時にこの処理を実施すると、システムとしリンクアップがおくれ、システムの処理時間に影響を及ぼすことが考えられる。
そこで、この処理は、一時的なリンクアップ/ダウンでは動作せず、「ディスクアレイ装置の立ち上げ後最初のリンクアップ動作」、「一定時間以上リンクダウン継続時」、「保守端末によるユーザからの再リンク設定操作」で行うこととする。
以上のように本実施の形態によれば、ディスクアレイ装置側でFibre channel制御LSIのリンクアップしたときの設定を監視し、ディスクアレイ装置にとって最適でない場合、再設定し、再度リンクアップさせることで、ディスクアレイ装置が常に最適な設定でリンクアップすることできる。
具体的には、Fibre channel接続のディスクアレイ装置において、ホスト、スイッチ等上位接続装置とのFibre channel リンク接続設定(トポロジとリンクスピード)を最適値に自動設定できる。
また、ディスクアレイ装置がリンク設定を最適値に自動設定することで、ディスクアレイ装置に保守端末等からリンク設定をすることなく、ディスクアレイの推奨設定でシステム運用が可能となる。
このように、2デバイス間で最適な値で動作するよう設定を行い、お互いのデバイスのサポートする最速のリンクスピード、かつ、ディスクアレイ装置の推奨設定トポロジ値でリンクを動作させることができる。
また、トポロジの最適値の再設定において、接続構成によって異なるディスクアレイ装置としての最適値を判断することができ、ファイバチャネルのリンク状態を最適値に再設定することができる。
さらに、接続先デバイスが該当トポロジをサポートしていない場合の回避手段を有することができる。
さらにまた、一時的なリンクアップ/ダウンでは本機能は動作せず、「ディスクアレイ装置の立ち上げ後の最初のリンクアップ動作」、「一定時間以上のリンクダウン継続時」、「保守端末によるユーザからの再リンク設定操作」で行うことができる。
またさらに、リンクスピードの再設定において、I/F LSIの自動リンクスピード設定を使用せず、ディスクアレイ装置側でリンクスピードを切り替えることができる。
ここで、図3及び図4に示すブロック図における一部の各ブロック(例えば符号34、35、36等)は、コンピュータが適宜なメモリに格納された各種プログラムを実行することにより、該プログラムにより機能化された状態を示すソフトウエアモジュール構成であってもよい。すなわち、物理的構成は例えば一又は複数のCPU(或いは一又は複数のCPUと一又は複数のメモリ)等ではあるが、各部(回路・手段)によるソフトウエア構成は、プログラムの制御によってCPUが発揮する複数の機能を、それぞれ複数の部(手段)による構成要素として表現したものである。CPUがプログラムによって実行されている動的状態(プログラムを構成する各手順を実行している状態)を機能表現した場合、CPU内に各部(手段)が構成されることになる。プログラムが実行されていない静的状態にあっては、各手段の構成を実現するプログラム全体(或いは各手段の構成に含まれるプログラム各部)は、メモリなどの記憶領域に記憶されている。以上に示した各部(手段)の説明は、プログラムにより機能化されたコンピュータをプログラムの機能と共に説明したものと解釈することも出来るし、また、固有のハードウエアにより恒久的に機能化された複数の電子回路ブロックからなる装置を説明したものとも解釈することが出来ることは、当然である。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現でき、いずれかに限定されるものではない。
[第2の実施の形態]
次に、本発明にかかる第2の実施の形態について、図5に基づいて説明する。以下には、前記第1の実施の形態の実質的に同様の構成に関しては説明を省略し、異なる部分についてのみ述べる。図5は、本発明の第2の実施の形態によるデータ記憶システムにおけるディスクアレイ装置の詳細構成の一例を示すブロック図である。
本実施の形態では、トポロジ自動設定とリンクスピード自動設定が、一時的なリンクアップ/ダウンでは動作せず、「ディスクアレイ装置の立ち上げ後最初のリンクアップ動作」、「一定時間以上リンクダウン継続時」、「保守端末によるユーザからの再リンク設定操作」で動作可能とするためにリンクアップ再設定時期制御手段を設けた構成としている。
具体的には、本実施の形態のディスクアレイ装置のホストインターフェース130は、図5に示すように、前記第1の実施の形態と同様の構成である、リンクモジュール131と、Fibre channel制御LSI132と、リンクトポロジ設定検出手段133と、リンクスピード検出手段134と、リンク設定最適判定手段135と、リンク設定再設定手段136とに加え、リンクアップ再設定時期制御手段138を含む構成としている。
リンクアップ再設定時期制御手段138は、トポロジ自動設定とリンクスピード自動設定が、一時的なリンクアップ/ダウンでは動作せず、「ディスクアレイ装置の立ち上げ後最初のリンクアップ動作」、「一定時間以上リンクダウン継続時」、「保守端末によるユーザからの再リンク設定操作」で動作可能とする制御を行う。
すなわち、このリンクアップ再設定時期制御手段138は、前記各手段による各処理を一時的なリンクアップ/ダウンの他の状況で動作するように制御することができる。
また、前記リンクアップ再設定時期制御手段138は、前記データ記憶装置の立ち上げ後最初のリンクアップ処理で前記各処理を動作するように制御することができる。
さらに、前記リンクアップ再設定時期制御手段138は、一定時間以上リンクダウン継続の際に、前記各処理を動作するように制御することができる。
以上のように本実施の形態によれば、前記第1の実施の形態と同様の作用効果を奏しながらも、一時的なリンクダウン/リンクアップ時にはこの処理(トポロジ自動設定とリンクスピード自動設定)を実施しないので、システムとしリンクアップがおくれ、システムの処理時間の遅延を防止できる。
その他の構成およびその他のステップ並びにその作用効果については、前述した第1の実施の形態の場合と同一となっている。また、上記の説明において、上述した各ステップの動作内容及び各部の構成要素をプログラム化し、コンピュータに実行させてもよい。
[その他の各種変形例]
また、本発明にかかる装置及び方法は、そのいくつかの特定の実施の形態に従って説明してきたが、本発明の主旨および範囲から逸脱することなく本発明の本文に記述した実施の形態に対して種々の変形が可能である。
例えば、上述の各実施の形態では、Fibre channel接続を提供するディスクアレイ装置について記載したが、接続プロトコルは、Fibre channelでなくてもよい。
また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。すなわち、上記実施の形態では、がディスクアレイ装置が1台、ホストコンピュータが1台(又はファイバチャネルスイッチが1台)、保守端末が1台の場合を示したが、本発明は、これらの個数を制限するものではない。
(プログラム)
また、前述した実施形態の機能を実現する本発明のソフトウエアのプログラムは、前述した各実施の形態における各種ブロック図などに示された処理部(処理手段)、機能などに対応したプログラムや、フローチャートなどに示された処理手順、処理手段、機能などに対応したプログラムにおいて各々処理される各処理プログラム、本明細書で全般的に記述される方法(ステップ)、説明された処理、データ等の全体もしくは各部を含む。
具体的には、本発明のプログラムは、上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する処理が可能なコンピュータが実行するプログラムであって、前記リンク設定条件を監視するリンク設定条件監視機能と、前記リンク設定条件監視機能にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定機能と、前記リンク設定条件最適判定機能にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御機能と、を含む機能をコンピュータに実行させることができる。
また、このプログラムでは、前記リンク設定条件監視機能は、前記リンクの接続形態に関するトポロジ設定条件を検出するリンクトポロジ設定検出機能を含むことができる。さらに、前記再設定制御機能は、最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御する処理をコンピュータに実行させることができる。
さらにまた、このプログラムでは、前記リンク設定条件監視機能は、前記リンクに関するリンクスピード設定条件を検出するリンクスピード設定検出機能を含むことができる。さらに、前記再設定制御機能は、最適な前記リンクスピード設定条件を再設定してリンクアップ処理を行うように制御する処理をコンピュータに実行させることができる。
また、このプログラムでは、前記上位接続装置がホストコンピュータを含む場合、前記再設定制御機能は、前記ホストコンピュータとのリンクアップの際の最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御する処理をコンピュータに実行させることができる。
さらにまた、このプログラムでは、前記上位接続装置が転送制御装置を含む場合、前記再設定制御機能は、前記転送制御装置とのリンクアップの際の最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御する処理をコンピュータに実行させることができる。
また、このプログラムでは、前記リンクスピード設定検出機能による前記リンクスピード設定条件の検出と前記リンクトポロジ設定検出機能による前記トポロジ設定条件の検出、前記リンク設定条件最適判定機能による前記リンクスピード設定条件の判定と前記トポロジ設定条件の判定、前記再設定制御機能による前記リンクスピード設定条件の再設定と前記トポロジ設定条件の再設定、をそれぞれ同時に処理を行う処理をコンピュータに実行させることができる。
さらにまた、このプログラムでは、前記再設定制御機能は、前記接続制御部の提供する前記リンクスピードが最速値でのリンク設定を前記接続制御部に対して設定し、リンクアップを待ち、リンクアップしない場合、前記最速値より低い設定値に初期化をしなおし、再度リンクアップを待つ処理動作を繰り返す制御を行う処理をコンピュータに実行させることができる。
また、このプログラムでは、前記リンク設定条件最適判定機能は、前記接続制御部の提供する前記リンクスピードが最速値にてリンクアップしたか否かを判定することができる。さらに、前記再設定制御機能は、前記リンクスピードが前記最速値でない状態でリンクアップした場合、前記最速値のリンクスピードで再度リンクアップを試みる制御を行う処理をコンピュータに実行させることができる。
さらにまた、このプログラムでは、前記再設定制御機能は、前記トポロジ設定条件が非奨励トポロジ設定のpoint―to―pointの場合は、奨励トポロジ設定のLoopにて再設定を行いリンクアップ処理を行う処理をコンピュータに実行させることができる。
また、このプログラムでは、前記再設定制御機能は、前記トポロジ設定条件が非奨励トポロジ設定のFabric Loopの場合は、奨励トポロジ設定のFabric point―to―pointにて再設定を行いリンクアップ処理を行う処理をコンピュータに実行させることができる。
プログラムは、オブジェクトコード、インタプリタにより実行されるプログラム、OSに供給するスクリプトデータ等、プログラムの形態を問わない。プログラムは、高水準プロシージャ型またはオブジェクト
指向プログラミング言語で、あるいは必要に応じてアセンブリまたはマシン言語で実装することができる。いずれの場合も、言語はコンパイラ型またはインタープリタ型言語であってもよい。
プログラムを供給する手法としては、電気通信回線(有線、無線を問わない)によってコンピュータと通信可能に接続された外部の機器から前記電気通信回線を通じて提供することも可能である。例えば、コンピュータのブラウザを用いてインターネットのホームページに接続し、該ホームページからプログラムそのもの、もしくは圧縮され自動インストール機能を含むファイルをハードディスク等の記録媒体にダウンロードすることによっても供給できる。また、プログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。
本発明のプログラムによれば、当該プログラムを格納するROM等の記憶媒体から、当該プログラムをコンピュータ(CPU)に読み込んで実行させれば、或いは、当該プログラムを、通信手段を介してコンピュータにダウンロードさせた後に実行させれば、上述した本発明に係る装置を比較的簡単に実現できる。発明の思想の具現化例として装置のソフトウェアとなる場合には、かかるソフトウェアを記憶した記憶媒体上においても当然に存在し、利用される。
また、プログラムは、一次複製品、二次複製品などの複製段階については全く問う余地無く同等である。プログラムの供給方法として通信回線を利用して行なう場合であれば通信回線が伝送媒体となって本発明が利用されることになる。むろん、プログラムの発明として特定することもできる。さらに、装置における従属請求項は、方法,プログラムにおいて従属請求項に対応した構成にすることも可能である。
(情報記録媒体)
また、上述のプログラムを、情報記録媒体に記録した構成であってもよい。情報記録媒体には、上述のプログラムを含むアプリケーションプログラムが格納されており、コンピュータが当該情報記録媒体からアプリケーションプログラムを読み出し、当該アプリケーションプログラムをハードディスクにインストールすることが可能である。これにより、上述のプログラムは、磁気記録媒体、光記録媒体あるいはROMなどの情報記録媒体に記録してプログラムを提供することができる。そのようなプログラムが記録された情報記録媒体を、コンピュータにおいて使用することは、好都合な情報処理装置を構成する。
プログラムを供給するための情報記録媒体としては、例えばROM、RAM、フラッシュメモリやSRAM等の半導体メモリ並びに集積回路、あるいはそれらを含むUSBメモリやメモリカード、光ディスク、光磁気ディスク、磁気記録媒体等を用いてよく、さらに、フレキシブルディスク、CD−ROM、CD―R、CD―RW、FD、DVDROM、HDDVD(HDDVD−R−SL<1層>、 HDDVD−R−DL<2層>、HDDVD−RW−SL、HDDVD−RW−DL、HDDVD−RAM−SL)、DVD±R−SL、DVD±R−DL、DVD±RW−SL、DVD±RW−DL、DVD−RAM、Blu−Ray Disk<登録商標>(BD−RーSL、BD−R−DL、BD−RE−SL、BD−RE−DL)、MO、ZIP、磁気カード、磁気テープ、SDカード、メモリスティック、不揮発性メモリカード、ICカード、等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置、等に記録して構成して用いてよい。
さらに「情報記録媒体」は、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの(伝送媒体ないしは伝送波)、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。
また、コンピュータ上で稼働しているOS、端末(例えば携帯電話など)上のRTOS等が処理の一部又は全部を行う場合にも、上記実施の形態と同等の機能を実現できると共に、同等の効果を得ることができる。
さらに、プログラムを暗号化してCD−ROM等の記録媒体に格納してユーザに配布し、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせ、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。この場合、本発明の構成は、プログラムの各構成要素(各種の手段、ステップ及びデータ)と、前記プログラム(各種の手段、ステップ及びデータ)を暗号化する暗号化手段と、を含んでよい。
また、前記実施の形態における「システム」とは、複数の装置が論理的に集合した物をいい、各構成の装置が同一筐体中にあるか否かは問わない。このため、本発明は、複数の機器から構成されるシステムに適用しても良いし、また、一つの機器からなる装置に適用しても良い。「システム」には、OSや周辺機器等のハードウェアを含んでもよい。
さらに、上述のプログラムなどが搭載される情報処理装置としては、例えばパーソナルコンピュータに限らず、各種サーバー、EWS(エンジニアリングワークステーション)、中型コンピュータ、メインフレーム、携帯型情報端末、各種モバイル端末、PDA、携帯電話機、ウエアラブル情報端末、種々の(携帯型などの)テレビ・DVDレコーダ・各種音響機器及びそのリモコン、各種情報通信機能を搭載した家電機器、ネットワーク機能を有するゲーム機器等からも利用できる構成としても構わない。
また、上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。
さらに、本明細書において、フローチャートに示されるステップは、記載された手順に従って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理を含むものである。また、実装では、プログラム手順(ステップ)が実行される順序を変更することができる。さらに、実装の必要に応じて、本明細書で説明した特定の手順(ステップ)を、組み合わされた手順(ステップ)として実装、除去、追加、または再配置することができる。
さらに、装置の各手段、各機能、各ステップの手順の機能などのプログラムの機能を、専用のハードウエア(例えば専用の半導体回路等)によりその機能を達成してもよく、プログラムの全機能のうち一部の機能をハードウエアで処理し、全機能のうちさらに他の機能をソフトウエアで処理するようにしてもよい。専用のハードウエアの場合、各部を集積回路例えばLSIにて形成されてもよい。これらは個別に1チップ化されても良いし、一部または全部を含むように1チップ化されても良い。また、LSIには、他の機能ブロックが含まれていても良い。また、集積回路化の手法はLSIに限るものではなく、専用回路又は汎用プロセサで実現してもよい。さらには、半導体技術の進歩又は派生する別技術によりLSIに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。
さらに、「通信」では、無線通信および有線通信は勿論、無線通信と有線通信とが混在した通信、即ち、ある区間では無線通信が行われ、他の区間では有線通信が行われるようなものであってもよい。さらに、ある装置から他の装置への通信が有線通信で行われ、他の装置からある装置への通信が無線通信で行われるようなものであってもよい。
そして、この通信には通信網が含まれる。通信網を構成するネットワークとしては、例えば携帯電話回線網(基地局及び交換システムを含む)、公衆電話回線網、IP電話網、ISDN回線網などこれに類する各種回線網、インターネット(乃ち、TCP・IPプロトコルを用いた通信態様)やイントラネット、LAN(イーサネット:登録商標、やギガビットイーサネットなどを含む)、WAN、光ファイバー通信網、電力線通信網、ブロードバンド対応可能な各種専用回線網などいずれのハードウエア構成でもよい。さらに、ネットワークは、TCP・IPプロトコルの他、種々の通信プロトコルを用いたネットワークあるいはソフトウエア的に構築された仮想ネットワークやこれに類するあらゆるネットワークを含むネットワークなどいかなる通信プロトコルであってもよい。また、ネットワークは、有線に限らず、無線(衛星通信、各種高周波通信手段等を含む)ネットワーク(例えば、簡易電話システムや携帯電話のようなシングルキャリア通信システム、W―CDMAやIEEE802.11bに準拠した無線LANのようなスペクトラム拡散通信システム、IEEE802.11aやHiperLAN/2のようなマルチキャリア通信システム、などを含むネットワーク)であっても構わず、これらの組み合わせを利用してもよく、他のネットワークと接続されたシステムであってもよい。さらに、ネットワークは、ポイントツーポイント、ポイントツーマルチポイント、マルチポイントツーマルチポイントなど如何なる形態でもよい。
また、ディスクアレイ装置(データ記憶装置)と保守端末との間の通信構造、ディスクアレイ装置(データ記憶装置)と上位接続装置との間の通信構造に際し、いずれか一方又は双方に形成されるインタフェースの種類は、例えばUSBインタフェース、IEEE1394、パラレルインタフェース、LANやWAN等のネットワークやその他これに類するもの、もしくは今後開発される如何なるインタフェースであっても構わない。
さらに、リンクトポロジやリンクスピードなどのリンク設定条件の最適値を自動設定する手法は、必ずしも実体のある装置に限られる必要はなく、その方法としても機能することは容易に理解できる。このため、方法にかかる発明も、必ずしも実体のある装置に限らず、その方法としても有効であることに相違はない。この場合、方法を実現するための一例としてデータ記憶装置、データ記憶システムなども含めることができる。
ところで、このような装置は、単独で存在する場合もあるし、ある機器(例えば情報処理装置などのコンピュータ)に組み込まれた状態で利用されることもあるなど、発明の思想としてはこれに限らず、各種の態様を含むものである。従って、ソフトウェアであったりハードウェアであったりするなど、適宜、変更可能である。発明の思想の具現化例として装置のソフトウェアとなる場合には、かかるソフトウェアを記憶した記憶媒体上においても当然に存在し、利用されるといわざるをえない。
さらに、一部がソフトウェアであって、一部がハードウェアで実現されている場合であってもよく、一部を記憶媒体上に記憶しておいて必要に応じて適宜読み込まれるような形態のものとしてあってもよい。本発明をソフトウェアで実現する場合、ハードウェアやオペレーティングシステムを利用する構成とすることも可能であるし、これらと切り離して実現することもできる。
また、発明の範囲は、図示例に限定されないものとする。
さらに、上記各実施の形態には種々の段階が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。つまり、上述の各実施の形態同士、あるいはそれらのいずれかと各変形例のいずれかとの組み合わせによる例をも含む。この場合において、本実施形態において特に記載しなくとも、各実施の形態及びそれらの変形例に開示した各構成から自明な作用効果については、当然のことながら実施の形態の作用効果として含めることができる。逆に、本実施の形態に記載されたすべての作用効果を奏することのできる構成が、本発明の本質的特徴部分の必須構成要件であるとは限らない。また、実施の形態に示される全構成要件から幾つかの構成要件が削除された構成による実施の形態並びにその構成に基づく技術的範囲も発明になりうる。
そして、各実施の形態及びそれらの変形例を含むこれまでの記述は、本発明の理解を容易にするために、本発明の多様な実施の形態のうちの一例の開示、すなわち、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、例証するものであり、制限するものではなく、適宜変形及び/又は変更が可能である。本発明は、その技術思想、またはその主要な特徴に基づいて、様々な形で実施することができ、各実施の形態及びその変形例によって本発明の技術的範囲が限定的に解釈されてはならないものである。
従って、上記に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物を含む趣旨である。
本発明は、ディスクアレイ装置を有するコンピュータシステムなどの用途に適用できる。
本発明の第1の実施の形態によるデータ記憶システムの全体構成の一例を示すブロック図である。 図1のデータ記憶システムのディスクアレイ装置の詳細構成の一例を示すブロック図である。 図2のディスクアレイ装置の各部のさらなる詳細構成の一例を示すブロック図である。 本発明の第1の実施の形態によるデータ記憶システムにおけるディスクアレイ装置の処理手順の一例を示すフローチャートである。 本発明の第1の実施の形態によるデータ記憶システムにおけるディスクアレイ装置の処理手順の一例を示すフローチャートである。 本発明の第2の実施の形態によるデータ記憶システムにおけるディスクアレイ装置の詳細構成の一例を示すブロック図である。 関連技術のディスクアレイ装置の詳細構成の一例を示すブロック図である。
符号の説明
1 データ記憶システム
11 ホストコンピュータ
20 ディスクアレイ装置(デ−タ記憶装置)
30 ホストインターフェイス
31 リンクモジュール
32 Fibre channel 制御LSI
33 リンクトポロジ設定検出手段(リンク設定条件監視手段)
34 リンクスピード検出手段(リンク設定条件監視手段)
35 リンク設定最適判定手段(リンク設定条件最適判定手段)
36 リンク設定再設定手段(再設定制御手段)
40 キャッシュメモリ
50 RAIDコントローラ
60 RAID構成部

Claims (23)

  1. 上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部を備えたデータ記憶装置であって、
    前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視手段と、
    前記リンク設定条件監視手段にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定手段と、
    前記リンク設定条件最適判定手段にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御手段と、
    を含むことを特徴とするデータ記憶装置。
  2. 請求項1に記載のデータ記憶装置において、
    前記リンク設定条件監視手段は、前記リンクの接続形態に関するトポロジ設定条件を検出するリンクトポロジ設定検出手段を含み、
    前記再設定制御手段は、
    最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶装置。
  3. 請求項2に記載のデータ記憶装置において、
    前記リンク設定条件監視手段は、前記リンクに関するリンクスピード設定条件を検出するリンクスピード設定検出手段を含み、
    前記再設定制御手段は、
    最適な前記リンクスピード設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶装置。
  4. 請求項2に記載のデータ記憶装置において、
    前記上位接続装置は、ホストコンピュータを含み、
    前記再設定制御手段は、
    前記ホストコンピュータとのリンクアップの際の最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶装置。
  5. 請求項2に記載のデータ記憶装置において、
    前記上位接続装置は、転送制御装置を含み、
    前記再設定制御手段は、
    前記転送制御装置とのリンクアップの際の最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶装置。
  6. 請求項3に記載のデータ記憶装置において、
    前記リンクスピード設定検出手段による前記リンクスピード設定条件の検出と前記リンクトポロジ設定検出手段による前記トポロジ設定条件の検出、
    前記リンク設定条件最適判定手段による前記リンクスピード設定条件の判定と前記トポロジ設定条件の判定、
    前記再設定制御手段による前記リンクスピード設定条件の再設定と前記トポロジ設定条件の再設定、
    をそれぞれ同時に処理を行うことを特徴とするデータ記憶装置。
  7. 請求項3に記載のデータ記憶装置において、
    前記再設定制御手段は、
    前記接続制御部の提供する前記リンクスピードが最速値でのリンク設定を前記接続制御部に対して設定し、リンクアップを待ち、リンクアップしない場合、前記最速値より低い設定値に初期化をしなおし、再度リンクアップを待つ処理動作を繰り返す制御を行うことを特徴とするデータ記憶装置。
  8. 請求項3に記載のデータ記憶装置において、
    前記リンク設定条件最適判定手段は、
    前記接続制御部の提供する前記リンクスピードが最速値にてリンクアップしたか否かを判定し、
    前記再設定制御手段は、
    前記リンクスピードが前記最速値でない状態でリンクアップした場合、前記最速値のリンクスピードで再度リンクアップを試みる制御を行うことを特徴とするデータ記憶装置。
  9. 請求項4に記載のデータ記憶装置において、
    前記再設定制御手段は、
    前記トポロジ設定条件が非奨励トポロジ設定のポイントツゥポイント(point―to―point)の場合は、奨励トポロジ設定のループ(Loop)にて再設定を行いリンクアップ処理を行うことを特徴とするデータ記憶装置。
  10. 請求項5に記載のデータ記憶装置において、
    前記再設定制御手段は、
    前記トポロジ設定条件が非奨励トポロジ設定のファブリックループ(Fabric Loop)の場合は、奨励トポロジ設定のファブリックポイントツゥポイント(Fabric point―to―point)にて再設定を行いリンクアップ処理を行うことを特徴とするデータ記憶装置。
  11. 請求項6に記載のデータ記憶装置において、
    前記各手段による各処理を一時的なリンクアップ/ダウンの他の状況で動作するように制御するリンクアップ再設定時期制御手段をさらに有することを特徴とするデータ記憶装置。
  12. 請求項11に記載のデータ記憶装置において、
    前記リンクアップ再設定時期制御手段は、
    前記データ記憶装置の立ち上げ後最初のリンクアップ処理で前記各処理を動作するように制御することを特徴とするデータ記憶装置。
  13. 請求項11に記載のデータ記憶装置において、
    前記リンクアップ再設定時期制御手段は、
    一定時間以上リンクダウン継続の際に、前記各処理を動作するように制御することを特徴とするデータ記憶装置。
  14. 上位接続装置と、
    前記上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部を備えたデータ記憶装置と、
    を含み、
    前記データ記憶装置は、
    前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視手段と、
    前記リンク設定条件監視手段にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定手段と、
    前記リンク設定条件最適判定手段にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御手段と、
    を含むことを特徴とするデータ記憶システム。
  15. 請求項14に記載のデータ記憶システムにおいて、
    前記リンク設定条件監視手段は、前記リンクの接続形態に関するトポロジ設定条件を検出するリンクトポロジ設定検出手段を含み、
    前記再設定制御手段は、
    最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶システム。
  16. 請求項15に記載のデータ記憶システムにおいて、
    前記リンク設定条件監視手段は、前記リンクに関するリンクスピード設定条件を検出するリンクスピード設定検出手段を含み、
    前記再設定制御手段は、
    最適な前記リンクスピード設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶システム。
  17. 請求項16に記載のデータ記憶システムにおいて、
    前記データ記憶装置と通信可能に形成され、前記リンク設定条件の判定基準となる最適値を設定可能な保守端末をさらに有することを特徴とするデータ記憶システム。
  18. 上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部を備えたコンピュータによるリンク自動設定制御方法であって、
    前記コンピュータが、前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視ステップと、
    前記コンピュータが、前記リンク設定条件監視ステップにて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定ステップと、
    前記コンピュータが、前記リンク設定条件最適判定ステップにて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御ステップと、
    を含むことを特徴とするリンク自動設定制御方法。
  19. 請求項18に記載のリンク自動設定制御方法において、
    前記リンク設定条件監視ステップでは、前記リンクの接続形態に関するトポロジ設定条件を検出し、
    前記再設定制御ステップでは、最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするリンク自動設定制御方法。
  20. 請求項19に記載のリンク自動設定制御方法において、
    前記リンク設定条件は、前記リンクに関するリンクスピード設定条件を含み、
    前記再設定制御ステップでは、最適な前記リンクスピード設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするリンク自動設定制御方法。
  21. 上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する処理が可能なコンピュータが実行するプログラムであって、
    前記リンク設定条件を監視するリンク設定条件監視機能と、
    前記リンク設定条件監視機能にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定機能と、
    前記リンク設定条件最適判定機能にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御機能と、
    を含む機能をコンピュータに実行させることを特徴とするプログラム。
  22. 請求項21に記載のプログラムにおいて、
    前記リンク設定条件は、前記リンクの接続形態に関するトポロジ設定条件を含み、
    前記再設定制御機能では、最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御する処理をコンピュータに実行させることを特徴とするプログラム。
  23. 請求項22に記載のプログラムにおいて、
    前記リンク設定条件は、前記リンクに関するリンクスピード設定条件を含み、
    前記再設定制御機能では、最適な前記リンクスピード設定条件を再設定してリンクアップ処理を行うように制御する処理をコンピュータに実行させることを特徴とするプログラム。
JP2008012908A 2008-01-23 2008-01-23 ディスクアレイ装置、データ記憶システム、リンク自動設定方法、及びプログラム Expired - Fee Related JP4911049B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008012908A JP4911049B2 (ja) 2008-01-23 2008-01-23 ディスクアレイ装置、データ記憶システム、リンク自動設定方法、及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008012908A JP4911049B2 (ja) 2008-01-23 2008-01-23 ディスクアレイ装置、データ記憶システム、リンク自動設定方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2009175968A true JP2009175968A (ja) 2009-08-06
JP4911049B2 JP4911049B2 (ja) 2012-04-04

Family

ID=41031000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008012908A Expired - Fee Related JP4911049B2 (ja) 2008-01-23 2008-01-23 ディスクアレイ装置、データ記憶システム、リンク自動設定方法、及びプログラム

Country Status (1)

Country Link
JP (1) JP4911049B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146652A (ja) * 1988-11-29 1990-06-05 Yokogawa Electric Corp I/oマルチプレクサ
JPH10178463A (ja) * 1996-12-18 1998-06-30 Canon Inc 通信回線、通信速度制御方法およびカメラシステム
JPH10257122A (ja) * 1997-03-14 1998-09-25 Fujitsu Ltd 通信制御装置
JP2000003323A (ja) * 1998-06-15 2000-01-07 Toshiba Corp 通信速度等が自動設定されるデータ通信装置とこのデータ通信方法
JP2000228687A (ja) * 1999-02-05 2000-08-15 Toshiba Corp 情報通信システム
JP2002247087A (ja) * 2001-02-15 2002-08-30 Nippon Telegr & Teleph Corp <Ntt> Ipネットワーク負荷分散方法、ipネットワーク、ipルーティング装置及びルートサーバ装置
JP2005222178A (ja) * 2004-02-03 2005-08-18 Toyota Central Res & Dev Lab Inc 構造物の最適設計装置およびプログラム
WO2006009026A1 (ja) * 2004-07-16 2006-01-26 Kyoto University 最適設計支援装置、最適設計支援方法及び最適設計支援プログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146652A (ja) * 1988-11-29 1990-06-05 Yokogawa Electric Corp I/oマルチプレクサ
JPH10178463A (ja) * 1996-12-18 1998-06-30 Canon Inc 通信回線、通信速度制御方法およびカメラシステム
JPH10257122A (ja) * 1997-03-14 1998-09-25 Fujitsu Ltd 通信制御装置
JP2000003323A (ja) * 1998-06-15 2000-01-07 Toshiba Corp 通信速度等が自動設定されるデータ通信装置とこのデータ通信方法
JP2000228687A (ja) * 1999-02-05 2000-08-15 Toshiba Corp 情報通信システム
JP2002247087A (ja) * 2001-02-15 2002-08-30 Nippon Telegr & Teleph Corp <Ntt> Ipネットワーク負荷分散方法、ipネットワーク、ipルーティング装置及びルートサーバ装置
JP2005222178A (ja) * 2004-02-03 2005-08-18 Toyota Central Res & Dev Lab Inc 構造物の最適設計装置およびプログラム
WO2006009026A1 (ja) * 2004-07-16 2006-01-26 Kyoto University 最適設計支援装置、最適設計支援方法及び最適設計支援プログラム

Also Published As

Publication number Publication date
JP4911049B2 (ja) 2012-04-04

Similar Documents

Publication Publication Date Title
KR102297321B1 (ko) 섀시 내의 프록시 장치와 장치, 그리고 프록시 장치의 동작 방법
TWI684859B (zh) 遠端系統復原之方法
JP6532142B2 (ja) サーバシステムにおける最大ファンデューティの動的調整
KR102277412B1 (ko) 셀프-구성하는 bmc 및 그것의 동작 방법
TWI620072B (zh) 可擴充集中式非揮發性記憶體儲存盒、電腦實施方法以及非暫態電腦可讀取儲存裝置
CN109150579B (zh) 配置多机箱链路的方法与系统及其储存介质
US20080137658A1 (en) Apparatus and method for computer management
US8930620B2 (en) Host discovery and handling of ALUA preferences and state transitions
US6314455B1 (en) Data processing system and method for permitting a server to remotely initiate a client&#39;s boot block recovery
US20110320706A1 (en) Storage apparatus and method for controlling the same
JP4556220B2 (ja) データ伝送ブリッジ装置とそのコントロールチップ及びデータ伝送ブリッジ方法
TW201033903A (en) Virtual memory over baseboard management controller
US9152492B2 (en) Performing recovery of a headless computer
JP2008539484A (ja) ユニバーサル・シリアル・バス機能のデリゲーション
JP2013073289A (ja) 多重化システム、データ通信カード、状態異常検出方法、及びプログラム
JP2014106767A (ja) 情報処理装置、情報処理方法及びコンピュータプログラム
JP2010204962A (ja) 情報処理システム
WO2017041069A1 (en) Override subsystems for rapid recovery from serial-link errors
US9047190B2 (en) Intrusion protection for a client blade
CN101535979A (zh) 存储资源装置的管理
US7472211B2 (en) Blade server switch module using out-of-band signaling to detect the physical location of an active drive enclosure device
US20090019211A1 (en) Establishing A Redundant Array Of Inexpensive Drives
JP4911049B2 (ja) ディスクアレイ装置、データ記憶システム、リンク自動設定方法、及びプログラム
JP2013105483A (ja) プリブート実行可能な環境のオペレーティング・システムのインストールを、スケーラブルな直接接続された記憶環境中のスイッチを使用して、可能にするための方法およびシステム
US20050182615A1 (en) Method and system for creating an automatically adjusting USB mass storage device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

R150 Certificate of patent or registration of utility model

Ref document number: 4911049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees