JP2009175968A - データ記憶装置、データ記憶システム、リンク自動設定方法、及びプログラム - Google Patents
データ記憶装置、データ記憶システム、リンク自動設定方法、及びプログラム Download PDFInfo
- Publication number
- JP2009175968A JP2009175968A JP2008012908A JP2008012908A JP2009175968A JP 2009175968 A JP2009175968 A JP 2009175968A JP 2008012908 A JP2008012908 A JP 2008012908A JP 2008012908 A JP2008012908 A JP 2008012908A JP 2009175968 A JP2009175968 A JP 2009175968A
- Authority
- JP
- Japan
- Prior art keywords
- link
- setting condition
- setting
- data storage
- topology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部(31、32)を備えたデータ記憶装置は、接続制御部でのリンク設定条件を監視するリンク設定条件監視手段(33、34)、検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定手段(35)、リンク設定条件が最適でないと判定された場合に、最適なリンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御手段(36)を含む。
【選択図】図2
Description
例えば、図7に示すように、この種の関連技術のデータ記憶システム200では、上位接続装置の一例であるホストコンピュータ211と、このホストコンピュータ211とリンク接続による通信可能に形成されたディスクアレイ装置220と、を含んで構成される。
特許文献1の図21では、アービトレイテッドループ(Arbitrated Loop、以下FC─ALと記す)と呼ばれるトポロジが示されている。FC─ALにおけるファイバチャネルのポートは、NL_Port(Node Loop Port t)と呼ばれ、各NL_Portをループ状に接続するトポロジである。FC─ALは、多数のディスクドライブを接続する場合に多く適用される。
特許文献1の図22では、ファブリック(Fabric)と呼ばれるトポロジが示されている。このトポロジは、サーバやストレージ装置のポート(N_Port)とファイバチャネルのスイッチのポート(F_Port)を接続するトポロジである。ポイントツーポイント・トポロジとファブリック・トポロジでは、接続された一対のポート間で全二重データ転送が可能である。
これは、リンクアップを試みる2つの装置のFibre channel制御LSI同士が、一定期間一定のリンクスピードで信号を送信し、そのリンクスピードでリンクアップしない場合他のリンクスピードに切り替え、上記動作を繰り返すため、2装置間のリンクスピード切り替えのタイミングによっては、2装置間での最速ではないリンクスピードでリンクアップするためである。
先ず、本発明のデータ記憶装置の基本的構成について説明する。本発明のデータ記憶装置は、上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部(例えば図2に示す符号31、32など)を備えたデータ記憶装置である。
このデータ記憶装置は、前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視手段(例えば図2に示す符号33、34からなる構成など)と、前記リンク設定条件監視手段にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定手段(例えば図2に示す符号35など)と、前記リンク設定条件最適判定手段にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御手段(例えば図2に示す符号36など)と、を含む構成としている。
(データ記憶システムの全体構成)
先ず、本実施の形態のデータ記憶システムの具体的構成について、全体構成から説明し、続いて各部の詳細構成について説明することとする。図1は、本発明における第1実施の形態のデータ記憶システムの全体の概略構成の一例を示すブロック図である。
RAIDコントローラ50は、少なくとも一つのHDDを有するRAID構成60を有するディスクアレイ装置20に用いられるRAID制御装置であり、RAID構成60を制御する。
図1のようなディスクアレイ装置20において、ホストインタフェース30は、図2に示す構成を有する。
具体的には、Fibre channel制御LSI32のリンクトポロジ設定情報記憶手段32aのリンクトポロジ設定条件に関する情報を取得することができる。
具体的には、Fibre channel制御LSI32のリンクスピード設定情報記憶手段32bのリンクスピード設定条件に関する情報を取得することができる。
これにより、リンク設定最適判定手段35は、Fibre channel制御LSI32から取得したリンクトポロジ設定条件に関する情報と、リンクトポロジ推奨設定情報記憶手段37の推奨設定に関する情報とに基づいて、最適な設定か否かを判定することができる。
上述のような構成からなるディスクアレイ装置におけるトポロジ自動設定について説明する。
Fibre channelのトポロジは、ホストHBA直結時の場合に、「Loop (L_Port)」 (推奨設定)、「point―to―point(N_Port)」のトポロジ設定条件を有する。また、スイッチ接続時の場合に、「fabric point―to―point(F_Port)」 (推奨設定)、「fabric loop (FL_Port)」のトポロジ設定条件を有する。このように、Fibre channelのトポロジは、4種類のトポロジ設定条件が存在する。
次に、リンクスピードの自動設定について説明する。
関連技術のような構成では、リンクスピード決定時、リンクスピードを常に2装置間が提供する最速のリンクスピードでリンクアップする。このため、本実施の形態では、Fibre channel制御LSIの自動リンクスピード設定を使用しない。
次に、上述のような構成を有するディスクアレイ装置における、「リンクトポロジ自動設定処理」、「リンクスピード自動設定処理」の各種の処理手順について、図4及び図5を参照しつつ説明する。図4は、本発明の第1の実施の形態によるデータ記憶システムにおけるディスクアレイ装置の処理手順の一例を示すフローチャートである。図5は、本発明の第1の実施の形態によるデータ記憶システムにおけるディスクアレイ装置の処理手順の一例を示すフローチャートである。
このリンク自動設定制御方法は、基本的構成として、前記コンピュータが、前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視ステップ(例えば図4に示すS110など)と、前記コンピュータが、前記リンク設定条件監視ステップにて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定ステップと(例えば図4に示すS120など)、前記コンピュータが、前記リンク設定条件最適判定ステップにて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御ステップ(例えば図4に示すS130など)と、を含むことができる。
ここで、トポロジの自動設定について説明する。図4にトポロジ自動設定のながれを示す。
一方、このステップS134にて、リンクアップしないと判定された場合には、一定期間リンクアップしないかを判定する処理を行う(ステップS135)<トポロジ設定一定期間リンクアップ可否判定処理ステップないしはトポロジ設定一定期間リンクアップ可否判定処理機能>。
その場合には、ステップS133、ステップS134、ステップS135、ステップS136のように、リンクアップ待ちにタイムアウト時間を設け、そのタイムアウト時間を経過してもリンクアップしなかった場合には、前回リンクアップした設定に再度設定し、リンクの初期化をおこなう。これにより、リンクアップできなくなる状態を防止する。
ホストインタフェース30とが、Fabric Loopトポロジでリンクアップした場合、ディスクアレイ装置の推奨設定は、「Fabric point―to―point」であるので、リンク設定の再設定手段105を用いてFibre channel制御LSIのリンク設定を、「Fabric point―to―point」固定のモードに設定し、リンクの再初期化を実施する。
そのときには、ホストコンピュータ接続の推奨設定の場合の上記Loopモード時と同様に、スイッチ接続の推奨設定の場合も、ステップS133、ステップS134、ステップS135、ステップS136のように、リンクアップ待ちにタイムアウト時間を設け、そのタイムアウト時間を経過してもリンクアップしなかった場合には、前回リンクアップした設定に再度設定し、リンクの初期化をおこなう。このことにより、リンクアップできなくなる状態を防止する。
つぎに、リンクスピードの自動設定について説明する。図5にリンクスピード自動設定のながれを示す。
このステップS206の判定処理において、リンクアップしたと判定された場合には、リンクアップ処理を完了する。
そこで、リンクアップしたとき、リンクスピード検出手段34を用いてリンクアップしたリンクスピードを取得し、リンク設定が最適かを判定するリンク設定最適判定手段35を用いてディスクアレイ装置が提供する最速のリンクスピードでリンクアップしたかを判定し(S203)、最速でないリンクスピードでリンクアップした場合、リンク設定の再設定を行うリンク設定再設定手段36を用いて、再度ディスクアレイ装置が提供する最速のリンクスピードで再度リンクアップを試みる(S204)。
これにより、上位接続装置がいつ接続されたかにかかわらず、最速のスピードでのリンクアップが可能となる。もしも、リンクスピードが最低の値でもリンクアップしなかった場合、ホストとの接続が切断されたものと考え、再度最初の処理に戻る。
よって、一時的なリンクダウン/リンクアップ時にこの処理を実施すると、システムとしリンクアップがおくれ、システムの処理時間に影響を及ぼすことが考えられる。
次に、本発明にかかる第2の実施の形態について、図5に基づいて説明する。以下には、前記第1の実施の形態の実質的に同様の構成に関しては説明を省略し、異なる部分についてのみ述べる。図5は、本発明の第2の実施の形態によるデータ記憶システムにおけるディスクアレイ装置の詳細構成の一例を示すブロック図である。
また、本発明にかかる装置及び方法は、そのいくつかの特定の実施の形態に従って説明してきたが、本発明の主旨および範囲から逸脱することなく本発明の本文に記述した実施の形態に対して種々の変形が可能である。
また、前述した実施形態の機能を実現する本発明のソフトウエアのプログラムは、前述した各実施の形態における各種ブロック図などに示された処理部(処理手段)、機能などに対応したプログラムや、フローチャートなどに示された処理手順、処理手段、機能などに対応したプログラムにおいて各々処理される各処理プログラム、本明細書で全般的に記述される方法(ステップ)、説明された処理、データ等の全体もしくは各部を含む。
指向プログラミング言語で、あるいは必要に応じてアセンブリまたはマシン言語で実装することができる。いずれの場合も、言語はコンパイラ型またはインタープリタ型言語であってもよい。
また、上述のプログラムを、情報記録媒体に記録した構成であってもよい。情報記録媒体には、上述のプログラムを含むアプリケーションプログラムが格納されており、コンピュータが当該情報記録媒体からアプリケーションプログラムを読み出し、当該アプリケーションプログラムをハードディスクにインストールすることが可能である。これにより、上述のプログラムは、磁気記録媒体、光記録媒体あるいはROMなどの情報記録媒体に記録してプログラムを提供することができる。そのようなプログラムが記録された情報記録媒体を、コンピュータにおいて使用することは、好都合な情報処理装置を構成する。
さらに、上記各実施の形態には種々の段階が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。つまり、上述の各実施の形態同士、あるいはそれらのいずれかと各変形例のいずれかとの組み合わせによる例をも含む。この場合において、本実施形態において特に記載しなくとも、各実施の形態及びそれらの変形例に開示した各構成から自明な作用効果については、当然のことながら実施の形態の作用効果として含めることができる。逆に、本実施の形態に記載されたすべての作用効果を奏することのできる構成が、本発明の本質的特徴部分の必須構成要件であるとは限らない。また、実施の形態に示される全構成要件から幾つかの構成要件が削除された構成による実施の形態並びにその構成に基づく技術的範囲も発明になりうる。
従って、上記に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物を含む趣旨である。
11 ホストコンピュータ
20 ディスクアレイ装置(デ−タ記憶装置)
30 ホストインターフェイス
31 リンクモジュール
32 Fibre channel 制御LSI
33 リンクトポロジ設定検出手段(リンク設定条件監視手段)
34 リンクスピード検出手段(リンク設定条件監視手段)
35 リンク設定最適判定手段(リンク設定条件最適判定手段)
36 リンク設定再設定手段(再設定制御手段)
40 キャッシュメモリ
50 RAIDコントローラ
60 RAID構成部
Claims (23)
- 上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部を備えたデータ記憶装置であって、
前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視手段と、
前記リンク設定条件監視手段にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定手段と、
前記リンク設定条件最適判定手段にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御手段と、
を含むことを特徴とするデータ記憶装置。 - 請求項1に記載のデータ記憶装置において、
前記リンク設定条件監視手段は、前記リンクの接続形態に関するトポロジ設定条件を検出するリンクトポロジ設定検出手段を含み、
前記再設定制御手段は、
最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶装置。 - 請求項2に記載のデータ記憶装置において、
前記リンク設定条件監視手段は、前記リンクに関するリンクスピード設定条件を検出するリンクスピード設定検出手段を含み、
前記再設定制御手段は、
最適な前記リンクスピード設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶装置。 - 請求項2に記載のデータ記憶装置において、
前記上位接続装置は、ホストコンピュータを含み、
前記再設定制御手段は、
前記ホストコンピュータとのリンクアップの際の最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶装置。 - 請求項2に記載のデータ記憶装置において、
前記上位接続装置は、転送制御装置を含み、
前記再設定制御手段は、
前記転送制御装置とのリンクアップの際の最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶装置。 - 請求項3に記載のデータ記憶装置において、
前記リンクスピード設定検出手段による前記リンクスピード設定条件の検出と前記リンクトポロジ設定検出手段による前記トポロジ設定条件の検出、
前記リンク設定条件最適判定手段による前記リンクスピード設定条件の判定と前記トポロジ設定条件の判定、
前記再設定制御手段による前記リンクスピード設定条件の再設定と前記トポロジ設定条件の再設定、
をそれぞれ同時に処理を行うことを特徴とするデータ記憶装置。 - 請求項3に記載のデータ記憶装置において、
前記再設定制御手段は、
前記接続制御部の提供する前記リンクスピードが最速値でのリンク設定を前記接続制御部に対して設定し、リンクアップを待ち、リンクアップしない場合、前記最速値より低い設定値に初期化をしなおし、再度リンクアップを待つ処理動作を繰り返す制御を行うことを特徴とするデータ記憶装置。 - 請求項3に記載のデータ記憶装置において、
前記リンク設定条件最適判定手段は、
前記接続制御部の提供する前記リンクスピードが最速値にてリンクアップしたか否かを判定し、
前記再設定制御手段は、
前記リンクスピードが前記最速値でない状態でリンクアップした場合、前記最速値のリンクスピードで再度リンクアップを試みる制御を行うことを特徴とするデータ記憶装置。 - 請求項4に記載のデータ記憶装置において、
前記再設定制御手段は、
前記トポロジ設定条件が非奨励トポロジ設定のポイントツゥポイント(point―to―point)の場合は、奨励トポロジ設定のループ(Loop)にて再設定を行いリンクアップ処理を行うことを特徴とするデータ記憶装置。 - 請求項5に記載のデータ記憶装置において、
前記再設定制御手段は、
前記トポロジ設定条件が非奨励トポロジ設定のファブリックループ(Fabric Loop)の場合は、奨励トポロジ設定のファブリックポイントツゥポイント(Fabric point―to―point)にて再設定を行いリンクアップ処理を行うことを特徴とするデータ記憶装置。 - 請求項6に記載のデータ記憶装置において、
前記各手段による各処理を一時的なリンクアップ/ダウンの他の状況で動作するように制御するリンクアップ再設定時期制御手段をさらに有することを特徴とするデータ記憶装置。 - 請求項11に記載のデータ記憶装置において、
前記リンクアップ再設定時期制御手段は、
前記データ記憶装置の立ち上げ後最初のリンクアップ処理で前記各処理を動作するように制御することを特徴とするデータ記憶装置。 - 請求項11に記載のデータ記憶装置において、
前記リンクアップ再設定時期制御手段は、
一定時間以上リンクダウン継続の際に、前記各処理を動作するように制御することを特徴とするデータ記憶装置。 - 上位接続装置と、
前記上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部を備えたデータ記憶装置と、
を含み、
前記データ記憶装置は、
前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視手段と、
前記リンク設定条件監視手段にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定手段と、
前記リンク設定条件最適判定手段にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御手段と、
を含むことを特徴とするデータ記憶システム。 - 請求項14に記載のデータ記憶システムにおいて、
前記リンク設定条件監視手段は、前記リンクの接続形態に関するトポロジ設定条件を検出するリンクトポロジ設定検出手段を含み、
前記再設定制御手段は、
最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶システム。 - 請求項15に記載のデータ記憶システムにおいて、
前記リンク設定条件監視手段は、前記リンクに関するリンクスピード設定条件を検出するリンクスピード設定検出手段を含み、
前記再設定制御手段は、
最適な前記リンクスピード設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするデータ記憶システム。 - 請求項16に記載のデータ記憶システムにおいて、
前記データ記憶装置と通信可能に形成され、前記リンク設定条件の判定基準となる最適値を設定可能な保守端末をさらに有することを特徴とするデータ記憶システム。 - 上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する接続制御部を備えたコンピュータによるリンク自動設定制御方法であって、
前記コンピュータが、前記接続制御部での前記リンク設定条件を監視するリンク設定条件監視ステップと、
前記コンピュータが、前記リンク設定条件監視ステップにて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定ステップと、
前記コンピュータが、前記リンク設定条件最適判定ステップにて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御ステップと、
を含むことを特徴とするリンク自動設定制御方法。 - 請求項18に記載のリンク自動設定制御方法において、
前記リンク設定条件監視ステップでは、前記リンクの接続形態に関するトポロジ設定条件を検出し、
前記再設定制御ステップでは、最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするリンク自動設定制御方法。 - 請求項19に記載のリンク自動設定制御方法において、
前記リンク設定条件は、前記リンクに関するリンクスピード設定条件を含み、
前記再設定制御ステップでは、最適な前記リンクスピード設定条件を再設定してリンクアップ処理を行うように制御することを特徴とするリンク自動設定制御方法。 - 上位接続装置との間でリンクアップ処理して通信接続する際のリンク設定条件を自動設定する処理が可能なコンピュータが実行するプログラムであって、
前記リンク設定条件を監視するリンク設定条件監視機能と、
前記リンク設定条件監視機能にて検出された前記リンク設定条件が最適であるか否かを判定するリンク設定条件最適判定機能と、
前記リンク設定条件最適判定機能にて前記リンク設定条件が最適でないと判定された場合に、最適な前記リンク設定条件を再設定してリンクアップ処理を行うように制御する再設定制御機能と、
を含む機能をコンピュータに実行させることを特徴とするプログラム。 - 請求項21に記載のプログラムにおいて、
前記リンク設定条件は、前記リンクの接続形態に関するトポロジ設定条件を含み、
前記再設定制御機能では、最適な前記トポロジ設定条件を再設定してリンクアップ処理を行うように制御する処理をコンピュータに実行させることを特徴とするプログラム。 - 請求項22に記載のプログラムにおいて、
前記リンク設定条件は、前記リンクに関するリンクスピード設定条件を含み、
前記再設定制御機能では、最適な前記リンクスピード設定条件を再設定してリンクアップ処理を行うように制御する処理をコンピュータに実行させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008012908A JP4911049B2 (ja) | 2008-01-23 | 2008-01-23 | ディスクアレイ装置、データ記憶システム、リンク自動設定方法、及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008012908A JP4911049B2 (ja) | 2008-01-23 | 2008-01-23 | ディスクアレイ装置、データ記憶システム、リンク自動設定方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009175968A true JP2009175968A (ja) | 2009-08-06 |
JP4911049B2 JP4911049B2 (ja) | 2012-04-04 |
Family
ID=41031000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008012908A Expired - Fee Related JP4911049B2 (ja) | 2008-01-23 | 2008-01-23 | ディスクアレイ装置、データ記憶システム、リンク自動設定方法、及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4911049B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146652A (ja) * | 1988-11-29 | 1990-06-05 | Yokogawa Electric Corp | I/oマルチプレクサ |
JPH10178463A (ja) * | 1996-12-18 | 1998-06-30 | Canon Inc | 通信回線、通信速度制御方法およびカメラシステム |
JPH10257122A (ja) * | 1997-03-14 | 1998-09-25 | Fujitsu Ltd | 通信制御装置 |
JP2000003323A (ja) * | 1998-06-15 | 2000-01-07 | Toshiba Corp | 通信速度等が自動設定されるデータ通信装置とこのデータ通信方法 |
JP2000228687A (ja) * | 1999-02-05 | 2000-08-15 | Toshiba Corp | 情報通信システム |
JP2002247087A (ja) * | 2001-02-15 | 2002-08-30 | Nippon Telegr & Teleph Corp <Ntt> | Ipネットワーク負荷分散方法、ipネットワーク、ipルーティング装置及びルートサーバ装置 |
JP2005222178A (ja) * | 2004-02-03 | 2005-08-18 | Toyota Central Res & Dev Lab Inc | 構造物の最適設計装置およびプログラム |
WO2006009026A1 (ja) * | 2004-07-16 | 2006-01-26 | Kyoto University | 最適設計支援装置、最適設計支援方法及び最適設計支援プログラム |
-
2008
- 2008-01-23 JP JP2008012908A patent/JP4911049B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146652A (ja) * | 1988-11-29 | 1990-06-05 | Yokogawa Electric Corp | I/oマルチプレクサ |
JPH10178463A (ja) * | 1996-12-18 | 1998-06-30 | Canon Inc | 通信回線、通信速度制御方法およびカメラシステム |
JPH10257122A (ja) * | 1997-03-14 | 1998-09-25 | Fujitsu Ltd | 通信制御装置 |
JP2000003323A (ja) * | 1998-06-15 | 2000-01-07 | Toshiba Corp | 通信速度等が自動設定されるデータ通信装置とこのデータ通信方法 |
JP2000228687A (ja) * | 1999-02-05 | 2000-08-15 | Toshiba Corp | 情報通信システム |
JP2002247087A (ja) * | 2001-02-15 | 2002-08-30 | Nippon Telegr & Teleph Corp <Ntt> | Ipネットワーク負荷分散方法、ipネットワーク、ipルーティング装置及びルートサーバ装置 |
JP2005222178A (ja) * | 2004-02-03 | 2005-08-18 | Toyota Central Res & Dev Lab Inc | 構造物の最適設計装置およびプログラム |
WO2006009026A1 (ja) * | 2004-07-16 | 2006-01-26 | Kyoto University | 最適設計支援装置、最適設計支援方法及び最適設計支援プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4911049B2 (ja) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102297321B1 (ko) | 섀시 내의 프록시 장치와 장치, 그리고 프록시 장치의 동작 방법 | |
TWI684859B (zh) | 遠端系統復原之方法 | |
JP6532142B2 (ja) | サーバシステムにおける最大ファンデューティの動的調整 | |
KR102277412B1 (ko) | 셀프-구성하는 bmc 및 그것의 동작 방법 | |
TWI620072B (zh) | 可擴充集中式非揮發性記憶體儲存盒、電腦實施方法以及非暫態電腦可讀取儲存裝置 | |
CN109150579B (zh) | 配置多机箱链路的方法与系统及其储存介质 | |
US20080137658A1 (en) | Apparatus and method for computer management | |
US8930620B2 (en) | Host discovery and handling of ALUA preferences and state transitions | |
US6314455B1 (en) | Data processing system and method for permitting a server to remotely initiate a client's boot block recovery | |
US20110320706A1 (en) | Storage apparatus and method for controlling the same | |
JP4556220B2 (ja) | データ伝送ブリッジ装置とそのコントロールチップ及びデータ伝送ブリッジ方法 | |
TW201033903A (en) | Virtual memory over baseboard management controller | |
US9152492B2 (en) | Performing recovery of a headless computer | |
JP2008539484A (ja) | ユニバーサル・シリアル・バス機能のデリゲーション | |
JP2013073289A (ja) | 多重化システム、データ通信カード、状態異常検出方法、及びプログラム | |
JP2014106767A (ja) | 情報処理装置、情報処理方法及びコンピュータプログラム | |
JP2010204962A (ja) | 情報処理システム | |
WO2017041069A1 (en) | Override subsystems for rapid recovery from serial-link errors | |
US9047190B2 (en) | Intrusion protection for a client blade | |
CN101535979A (zh) | 存储资源装置的管理 | |
US7472211B2 (en) | Blade server switch module using out-of-band signaling to detect the physical location of an active drive enclosure device | |
US20090019211A1 (en) | Establishing A Redundant Array Of Inexpensive Drives | |
JP4911049B2 (ja) | ディスクアレイ装置、データ記憶システム、リンク自動設定方法、及びプログラム | |
JP2013105483A (ja) | プリブート実行可能な環境のオペレーティング・システムのインストールを、スケーラブルな直接接続された記憶環境中のスイッチを使用して、可能にするための方法およびシステム | |
US20050182615A1 (en) | Method and system for creating an automatically adjusting USB mass storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4911049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |