JP2009170703A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2009170703A
JP2009170703A JP2008007951A JP2008007951A JP2009170703A JP 2009170703 A JP2009170703 A JP 2009170703A JP 2008007951 A JP2008007951 A JP 2008007951A JP 2008007951 A JP2008007951 A JP 2008007951A JP 2009170703 A JP2009170703 A JP 2009170703A
Authority
JP
Japan
Prior art keywords
semiconductor element
solder
substrate body
semiconductor module
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008007951A
Other languages
English (en)
Inventor
Yoshiyuki Kikuchi
義行 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marelli Corp
Original Assignee
Calsonic Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calsonic Kansei Corp filed Critical Calsonic Kansei Corp
Priority to JP2008007951A priority Critical patent/JP2009170703A/ja
Publication of JP2009170703A publication Critical patent/JP2009170703A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/29076Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】熱疲労寿命を向上させることができる半導体モジュールを提供する。
【解決手段】矩形板形状の半導体素子3と基板体2を接合手段により接合した半導体モジュール1において、半導体素子3と基板体2の接合を行う接合手段は、材質をはんだとし、矩形板形状の半導体素子3の中央部を基板体2と接合するはんだ4と、材質を導電性のある接着剤とし、矩形板形状の半導体素子3の四隅を基板体2と接合する導電性接着剤5を備えた。
【選択図】図1

Description

本発明は、半導体素子と基板をはんだで接合する半導体モジュールの技術分野に属する。
従来では、両面放熱型の半導体装置において、金属板と半導体素子との間にブロック体を介在させ、ブロック体とはんだ付けを行う金属板ではんだが設置される領域の外周に環状の溝を設け、溝の内側に濡れ性が大きい部材を設けて、溝内のはんだがブロック体の端面を濡れ広がるのを抑制している(例えば、特許文献1参照。)。
特開2007−103909号公報(第2−13頁、全図)
しかしながら、従来にあっては、冷熱サイクルに対する対策が充分なものではなかった。
本発明は、上記問題点に着目してなされたもので、その目的とするところは、冷熱サイクルに対する耐性を向上し、熱疲労寿命を向上させることができる半導体モジュールを提供することにある。
上記目的を達成するため、本発明では、矩形板形状の半導体素子と基板体を接合手段により接合した半導体モジュールにおいて、前記接合手段は、材質をはんだとし、矩形板形状の前記半導体素子の中央部を前記基板体と接合するはんだ部と、材質を導電性のある接着剤とし、矩形板形状の前記半導体素子の四隅を前記基板体と接合する導電性接着部と、を備えた、ことを特徴とする。
よって、本発明にあっては、半導体モジュールの熱疲労寿命を向上させることができる。
以下、本発明の半導体モジュールを実現する実施の形態を、請求項1,2,3に係る発明に対応する実施例1と、請求項1に係る発明に対応する実施例2に基づいて説明する。
まず、構成を説明する。
図1は実施例1の半導体モジュールの平面図である。図2は図1のA−A断面図である。
実施例1の半導体モジュール1は、基板体2に半導体素子3をはんだ4及び導電性接着剤5で接合したものである。
基板体2は、いわゆるリードフレーム材料の金属部材であり、半導体素子3をはんだ付け及び導電性接着剤5により固定する面を上面とする。
半導体素子3は、所定の矩形板状にダイシングされたもので、例としてIGBT(絶縁ゲート型バイポーラトランジスタ)を挙げておく。なお、半導体素子3は、下面の全面と上面の複数の所定位置を電極とする。
はんだ4は、はんだ付けによって基板体2に半導体素子3を固定するとともに、基板体2と半導体素子3を電気的に接続する。これにより基板体2は端子としての機能を備えることになる。また、はんだ4は、矩形板状の半導体素子3の矩形に相似で、小さい矩形形状をはんだ付け領域とする。
導電性接着剤5は、例えば特開平7−231050に示すようなものであり、電気的接続を導電性により充分に確保して接着を行うものである。例として可撓性のあるポリマー性樹脂と導電物を含む接着剤を挙げておく。
この導電性接着剤5は、半導体素子3の下面と基板体2の上面を接着させるように配置するとともに、はんだ4の周囲をロ字状(矩形で環状)に囲む形状にする。
つまり、半導体素子3の中央部とははんだ4が重なるようにし、半導体素子3の周縁部とは導電性接着剤5が重なるようにする。
さらに言い換えて説明すると、半導体素子3の四隅は導電性接着剤5により基板体2と接着され、且つ四隅を含む四辺が導電性接着剤5により基板体2と接着される構造である。
作用を説明する。
[ダイボンディングを良好にする作用]
実施例1の半導体モジュール1は、半導体素子3を矩形にダイシングした後に、基板体2に載置し、その後にダイボンディングした状態のものである。そのため、実施例1の半導体モジュール1に、その後、ワイヤボンディング等を行うものとする。なお、樹脂モールドするパッケージングは、行うものでも、行わないものであってもよい。
実施例1の半導体モジュール1では、例えば、はんだ4と導電性接着剤5をあらかじめ半導体素子3と基板体2の間に配置し、その後に熱で溶融させて、半導体素子3と基板体2を接合する場合、ロ字状に囲んだ導電性接着剤5により、はんだ4の不要な広がりは防止される。これにより、ダイボンディングが良好に行える。
そして、半導体素子3と基板体2との電気的接続は、はんだ4及び導電性接着剤5により良好に接続される。
[冷熱サイクルの耐性向上作用]
図3は実施例1の半導体モジュールの冷熱サイクルの状態の説明図である。
半導体モジュール1は、製品等に組み込まれて使用されるため、機器全体の起動から停止まで、比較的緩やかな熱環境変化において、不具合なく正常作動することを求められる。
このような環境温度変化は、比較的緩やかな熱変化であるため、冷熱サイクルと呼ばれる高温と低温を繰り返すモードが設定され、試験等が行われる。
この冷熱サイクルでは、装置全体がほぼ均一に温度変化すると仮定でき、その場合の応力は、それぞれの部品の線膨張係数に依存する。半導体モジュールでは、シリコンの線膨張係数が、他の材料よりも小さいため半導体素子3に対して基板体2やアルミワイヤの伸縮が大きくなるため、持続的に大きなストレスが掛かる。
実施例1のような矩形の半導体素子3を基板体2にはんだ4及び導電性接着剤5で接合する構造の場合、辺の長さが最大になる対角線の応力が最大となる。つまり、四隅部分から疲労破壊による亀裂(クラック)が生じやすくなる。これに対して、実施例1では、矩形の板状の半導体素子3の四隅の下方には、導電性接着剤5が位置する。導電性接着剤5は、例えばポリマー性樹脂であり、弾性を有するため、応力が吸収される。そのため、対角線方向に対して、許容応力が大きくなる。よって、はんだ4の四隅に亀裂(クラック)が入ることを非常に抑制する。
半導体素子3の四隅に導電性接着剤5がない場合には、対角線の応力が最大となるため、初めにはんだ4の四隅に亀裂(クラック)が入ってしまう。
そのため、実施例1の半導体モジュール1は、冷熱サイクルの耐性が向上する。よって、熱疲労寿命が延びることになる。
なお、図3には、この対角線方向を符号100で示す。
[パワーサイクルの耐性向上作用]
図4は実施例1の半導体モジュール1のパワーサイクルの状態の説明図である。
パワーサイクルでは、モジュール全体の温度は少ないが、図4に示すように、ワイヤ接合部200での温度変化が頻繁に生じる動作を想定したものである。ワイヤボンディング等が後に行われる半導体モジュール1にあっては、重要な性能となる。
このパワーサイクルでは、半導体素子3の自身の動作による発熱が主であり、電流の経路と導体抵抗により熱分布が求められる。なお、厳密には、半導体内部のPNジャンクションの損失も含められる。従って、ワイヤボンディング等が後に行われる半導体モジュール1にあっては、ワイヤボンドの付け根付近を中心に過渡熱が分布し、はんだ4にかかる応力は、中心部が最大、つまり四隅の中心付近が大きくなる。
これに対して実施例1では、半導体素子3の中央部の下方には、熱伝導率の高いはんだ4を用いるようにする。また、はんだ4は導電率が高いため、中央部に集中する電流を許容する。
なお、パワーサイクルにおいては、ワイヤ接合部200の配置、数等との関係から、半導体素子上面の周縁部の応力が大きくなることがある。実施例1では、この応力をロ字状の導電性接着剤5が樹脂の弾性で吸収するため、許容応力が大きくなる。
そのため、はんだ4のワイヤ接合部200で最も大きく応力を受けるパワーサイクルに対しての耐性が向上し、熱疲労寿命が延びることになる。
次に、効果を説明する。
実施例1の半導体モジュールにあっては、下記に列挙する効果を得ることができる。
(1)矩形板形状の半導体素子3と基板体2を接合手段により接合した半導体モジュール1において、接合手段は、材質をはんだとし、矩形板形状の半導体素子3の中央部を基板体2と接合するはんだ4と、材質を導電性のある接着剤とし、矩形板形状の半導体素子3の四隅を基板体2と接合する導電性接着剤5を備えたため、冷熱サイクルの耐性を向上でき、熱疲労寿命を向上させることができる。
(2)上記(1)において、導電性接着剤5は、矩形板形状の半導体素子3の周縁部を基板体2と接合したため、半導体素子3の周縁部に応力が集中する場合のパワーサイクルに対する耐性を向上でき、さらに熱疲労寿命を向上させることができる。
実施例2は、半導体素子の四隅と基板体を導電性接着剤で接合した例である。
構成を説明する。
図5は実施例2の半導体モジュールの平面図である。図6は図5のB−B断面図である。図7は図5のC−C断面図である。
実施例2の半導体モジュール1では、半導体素子3の矩形板状の四隅の四箇所に、導電性接着剤51〜54を配置し、基板体2と接合する。そして、半導体素子3の中央部及び導電性接着剤51〜54の間では、はんだ4により基板体2と接合させる。
その他構成は実施例1と同様であるので説明を省略する。
作用を説明する。
[冷熱サイクルの耐性向上作用]
実施例2では、半導体素子3の四隅に導電性接着剤51〜54を配置している。そのため、対角線上で最大となる冷熱サイクル時の応力を緩和し、冷熱サイクルの耐性を向上する。
また、実施例2では、導電性接着剤51〜54を半導体素子3の四隅のみとすることにより、高度に冷熱サイクルに対する耐性とパワーサイクル等の他の要求を両立させる。冷熱サイクルで、もしはんだ4のみである場合に、応力を最大に受けて亀裂(クラック)を生じる半導体素子3の四隅部分のみを、導電性接着剤51〜54とし、他の部分は、はんだ4とすることにより熱伝導性、導電性等のはんだ4の有利性を維持するからである。
効果を説明する。
実施例2の半導体モジュールにあっては、以下の効果を有する。
(1)´矩形板形状の半導体素子3と基板体2を接合手段により接合した半導体モジュール1において、接合手段は、材質をはんだとし、矩形板形状の半導体素子3の中央部を基板体2と接合するはんだ4と、材質を導電性のある接着剤とし、矩形板形状の半導体素子3の四隅を基板体2と接合する導電性接着剤5を備えたため、冷熱サイクルの耐性を向上でき、熱疲労寿命を向上させることができる。
以上、本発明の半導体モジュールを実施例1、実施例2に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
例えば、実施例1では、導電性接着剤5は、ロ字状とし、切れ目のない環状としたが、切れ目を設けるようにして、内部のはんだ4を密封しすぎないようにしてもよい。これにより気体の混入を防止する。溶融はんだの偏在による応力集中の逃がしを行うようにしてもよい。
また例えば、導電性接着剤5とはんだ4の配置形状は、さらにワイヤ接合箇所を考慮するのが望ましい。
実施例1の半導体モジュールの平面図である。 図1のA−A断面図である。 実施例1の半導体モジュールの冷熱サイクルの状態の説明図である。 実施例1の半導体モジュール1のパワーサイクルの状態の説明図である。 実施例2の半導体モジュールの平面図である。 図5のB−B断面図である。 図5のC−C断面図である。
符号の説明
1 半導体モジュール
2 基板体
3 半導体素子
4 はんだ
5 導電性接着剤
100 (対角線方向を示す)矢印
200 ワイヤ接合部

Claims (2)

  1. 矩形板形状の半導体素子と基板体を接合手段により接合した半導体モジュールにおいて、
    前記接合手段は、
    材質をはんだとし、矩形板形状の前記半導体素子の中央部を前記基板体と接合するはんだ部と、
    材質を導電性のある接着剤とし、矩形板形状の前記半導体素子の四隅を前記基板体と接合する導電性接着部と、
    を備えた、
    ことを特徴とする半導体モジュール。
  2. 請求項1に記載の半導体モジュールにおいて、
    前記導電性接着部は、
    矩形板形状の前記半導体素子の周縁部を前記基板体と接合した、
    ことを特徴とする半導体モジュール。
JP2008007951A 2008-01-17 2008-01-17 半導体モジュール Pending JP2009170703A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008007951A JP2009170703A (ja) 2008-01-17 2008-01-17 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008007951A JP2009170703A (ja) 2008-01-17 2008-01-17 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2009170703A true JP2009170703A (ja) 2009-07-30

Family

ID=40971550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008007951A Pending JP2009170703A (ja) 2008-01-17 2008-01-17 半導体モジュール

Country Status (1)

Country Link
JP (1) JP2009170703A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038375A (ja) * 2011-08-10 2013-02-21 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038375A (ja) * 2011-08-10 2013-02-21 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板
US8736077B2 (en) 2011-08-10 2014-05-27 Samsung Electro-Mechanics Co., Ltd. Semiconductor package substrate

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
JP5257817B2 (ja) 半導体装置
JP4281050B2 (ja) 半導体装置
US20130015468A1 (en) Semiconductor device and method of manufacturing the same
WO2014097798A1 (ja) 半導体装置
JP2008288414A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP4464806B2 (ja) 電力変換装置
TW201533857A (zh) 半導體裝置
JP2006066813A (ja) 半導体装置
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
JP2008117825A (ja) パワー半導体デバイス
US20140367842A1 (en) Power semiconductor device and method of manufacturing the same
WO2013121521A1 (ja) 半導体装置
JP2014154611A (ja) 半導体装置及びその製造方法
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
JP2013157578A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5840102B2 (ja) 電力用半導体装置
JP2009170702A (ja) 半導体モジュール
JP2009170703A (ja) 半導体モジュール
JP2012089563A (ja) 半導体モジュール
JP2006135270A (ja) 半導体装置およびその製造方法
JP2019067976A (ja) 半導体装置
TWI351745B (en) Semiconductor package and heat slug thereof
WO2020235122A1 (ja) 半導体装置
JP2018032835A (ja) 半導体装置の製造方法