JP2009170604A - Method for forming p-type gallium nitride semiconductor region - Google Patents

Method for forming p-type gallium nitride semiconductor region Download PDF

Info

Publication number
JP2009170604A
JP2009170604A JP2008006087A JP2008006087A JP2009170604A JP 2009170604 A JP2009170604 A JP 2009170604A JP 2008006087 A JP2008006087 A JP 2008006087A JP 2008006087 A JP2008006087 A JP 2008006087A JP 2009170604 A JP2009170604 A JP 2009170604A
Authority
JP
Japan
Prior art keywords
gallium nitride
based semiconductor
temperature
type
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008006087A
Other languages
Japanese (ja)
Other versions
JP2009170604A5 (en
JP5358955B2 (en
Inventor
Makoto Hashimoto
信 橋本
Tatsuya Tanabe
達也 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008006087A priority Critical patent/JP5358955B2/en
Publication of JP2009170604A publication Critical patent/JP2009170604A/en
Publication of JP2009170604A5 publication Critical patent/JP2009170604A5/ja
Application granted granted Critical
Publication of JP5358955B2 publication Critical patent/JP5358955B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for forming a p-type gallium nitride semiconductor region by an ion implantation method. <P>SOLUTION: In the method for forming a p-type gallium nitride semiconductor region, a gallium nitride semiconductor film 13 is ion-implanted with a p-type dopant 17 by using a mask 15 to form a gallium nitride semiconductor film 13b. After the mask 15 is removed, the gallium nitride semiconductor film 13 is thermally treated in an atmosphere 21 containing at least either ammonia or hydrazine compound, without the formation of a cap film, or the like, on the surface of a gallium nitride semiconductor film 13e, at a temperature T<SB>A</SB>, forming a p-type gallium nitride semiconductor region 13h. The surface of the gallium nitride semiconductor film 13e is exposed to the atmosphere 21. A gallium nitride semiconductor film 13g is formed by a thermal treatment. The gallium nitride semiconductor film 13g includes a region 13h, where the implanted ion is activated and a region 13d which is kept undoped. as it is. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、p型窒化ガリウム系半導体領域を形成する方法に関する。   The present invention relates to a method for forming a p-type gallium nitride based semiconductor region.

非特許文献1では、イオン注入法におけるp型半導体の作製方法が記載されている。サファイア基板上のアンドープのGaNエピタキシャル層に、ベリリウム(Be)と酸素(O)を共注入した後に、窒素(N)の雰囲気中でアニールを行う。この後に、ホール測定のための電極を作製した。ホール測定の結果によれば、ベリリウム(Be)と酸素(O)の共添加により、p型GaNが得られた。そのアクセプタの活性化エネルギーは、57meV以下であった。サファイア基板上のアンドープのGaNエピタキシャル層に、ベリリウム(Mg)と酸素(O)を共注入した後に、窒素(N)の雰囲気中でアニールを行ったけれども、まったくp型特性が得られなかった。 Non-Patent Document 1 describes a method for manufacturing a p-type semiconductor in an ion implantation method. After co-implanting beryllium (Be) and oxygen (O) into the undoped GaN epitaxial layer on the sapphire substrate, annealing is performed in an atmosphere of nitrogen (N 2 ). Thereafter, an electrode for hole measurement was produced. According to the results of hole measurement, p-type GaN was obtained by co-addition of beryllium (Be) and oxygen (O). The activation energy of the acceptor was 57 meV or less. After co-implanting beryllium (Mg) and oxygen (O) into an undoped GaN epitaxial layer on a sapphire substrate, annealing was performed in an atmosphere of nitrogen (N 2 ), but no p-type characteristics were obtained. .

非特許文献2では、熱拡散法によるp型GaN半導体の作製方法が記載されている。サファイア基板上のアンドープGaNにMg/Ni/Pt電極をEB蒸着法で作製した。次いで、アンモニア(NH)雰囲気中で熱拡散処理した後に、活性化アニールを行った。アニールの後に、ホール測定のための電極を作製した。ホール測定の結果によれば、マグネシウム(Mg)の拡散によりp型GaNが得られた。
Journal of Applied Physics, vol. 90 (2001) 3750 第68回応用物理学会学術講演会 講演予稿集 4p-N-5
Non-Patent Document 2 describes a method of manufacturing a p-type GaN semiconductor by a thermal diffusion method. An Mg / Ni / Pt electrode was formed on the undoped GaN on the sapphire substrate by EB vapor deposition. Next, activation annealing was performed after thermal diffusion treatment in an ammonia (NH 3 ) atmosphere. After annealing, an electrode for hole measurement was produced. According to the results of hole measurement, p-type GaN was obtained by diffusion of magnesium (Mg).
Journal of Applied Physics, vol. 90 (2001) 3750 The 68th Japan Society of Applied Physics Academic Lecture Proceedings 4p-N-5

非特許文献1では、ベリリウム(Be)と酸素(O)の共注入とNアニールされたGaNにおいて、良好な特性のp型半導体が得られているが、マグネシウム(Mg)と酸素(O)の共注入とNアニールされたGaNにおいては、p型半導体が得られていない。非特許文献1では、イオン注入法ではなく熱拡散法によってMg添加を行ってp型GaNが得られている。しかしながら、熱拡散法では、p型ドーパントのプロファイルの制御が困難である。また、低いp型ドーパント濃度の制御が困難である。さらに、微細なp型半導体領域を形成することが困難である。 In Non-Patent Document 1, a p-type semiconductor with good characteristics is obtained in GaN which is co-implanted with beryllium (Be) and oxygen (O) and N 2 annealed, but magnesium (Mg) and oxygen (O) are obtained. In GaN that has been co-implanted with N 2 and annealed with N 2 , no p-type semiconductor has been obtained. In Non-Patent Document 1, p-type GaN is obtained by adding Mg not by ion implantation but by thermal diffusion. However, in the thermal diffusion method, it is difficult to control the profile of the p-type dopant. In addition, it is difficult to control the low p-type dopant concentration. Furthermore, it is difficult to form a fine p-type semiconductor region.

本発明は、このような事情を鑑みて為されたものであり、イオン注入法によりp型窒化ガリウム系半導体領域を形成する方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and an object thereof is to provide a method of forming a p-type gallium nitride semiconductor region by an ion implantation method.

本発明の一側面は、p型窒化ガリウム系半導体領域を形成する方法に係る。この方法は、(a)窒化ガリウム系半導体にp型ドーパントのイオン注入を行う工程と、(b)前記イオン注入の後に、窒素を含むガスの第1の雰囲気中で前記窒化ガリウム系半導体を熱処理してp型窒化ガリウム系半導体領域を形成する工程とを備える。前記第1の雰囲気は、アンモニア及びヒドラジン系化合物の少なくともいずれか一つを含む。   One aspect of the present invention relates to a method of forming a p-type gallium nitride based semiconductor region. This method includes (a) a step of ion-implanting a p-type dopant into a gallium nitride semiconductor, and (b) heat-treating the gallium nitride semiconductor in a first atmosphere of a gas containing nitrogen after the ion implantation. And a step of forming a p-type gallium nitride based semiconductor region. The first atmosphere includes at least one of ammonia and a hydrazine compound.

この方法によれば、イオン注入の後に、アンモニア及びヒドラジン系化合物の少なくともいずれか一つを含む雰囲気中で、イオン注入された窒化ガリウム系半導体を熱処理するので、窒化ガリウム系半導体の表面付近の原子のマイグレーションによる再配列が生じて、窒化ガリウム系半導体の結晶性を回復すると共に、窒化ガリウム系半導体に注入されたp型ドーパントが窒化ガリウム系半導体中の適切なサイトに入る。   According to this method, after the ion implantation, the ion-implanted gallium nitride semiconductor is heat-treated in an atmosphere containing at least one of ammonia and a hydrazine compound, so atoms near the surface of the gallium nitride semiconductor can be obtained. As a result of the rearrangement due to the migration, the crystallinity of the gallium nitride semiconductor is restored, and the p-type dopant implanted into the gallium nitride semiconductor enters an appropriate site in the gallium nitride semiconductor.

本発明に係る方法は、前記イオン注入に先立って、前記窒化ガリウム系半導体を堆積する工程を更に備えることができる。前記窒化ガリウム系半導体の少なくとも一部分はアンドープ領域であり、前記イオン注入は該アンドープ領域に行われる。この方法では、アンドープ窒化ガリウム系半導体の一部または全部にp型半導体領域を形成できる。或いは、窒化ガリウム系半導体は、窒化ガリウム系半導体ウエハといったバルク結晶体であってもよい。   The method according to the present invention may further comprise a step of depositing the gallium nitride based semiconductor prior to the ion implantation. At least a portion of the gallium nitride based semiconductor is an undoped region, and the ion implantation is performed in the undoped region. In this method, a p-type semiconductor region can be formed in part or all of the undoped gallium nitride semiconductor. Alternatively, the gallium nitride based semiconductor may be a bulk crystal such as a gallium nitride based semiconductor wafer.

本発明に係る方法では、前記p型ドーパントはマグネシウム及びベリリウムの少なくともいずれか一方を含むことができる。この方法によれば、マグネシウム及びベリリウムの少なくともいずれか一方を含むp型窒化ガリウム系半導体を形成できる。p型ドーパントはマグネシウムであってもよい。或いは、p型ドーパントはベリリウムであってもよい。   In the method according to the present invention, the p-type dopant may include at least one of magnesium and beryllium. According to this method, a p-type gallium nitride based semiconductor containing at least one of magnesium and beryllium can be formed. The p-type dopant may be magnesium. Alternatively, the p-type dopant may be beryllium.

本発明に係る方法は、前記p型窒化ガリウム系半導体領域を形成する前に、前記熱処理の温度へ第2の雰囲気で昇温する工程を更に備えることができる。前記第2の雰囲気は、アンモニア及びヒドラジン系化合物の少なくともいずれか一つを含むことができる。   The method according to the present invention may further include a step of raising the temperature to the temperature of the heat treatment in a second atmosphere before forming the p-type gallium nitride based semiconductor region. The second atmosphere may include at least one of ammonia and a hydrazine compound.

本発明に係る方法は、前記p型窒化ガリウム系半導体領域を形成した後に、窒素を含むガスの第3の雰囲気で前記熱処理の温度から降温する工程を更に備えることができる。前記第3の雰囲気は、アンモニア及びヒドラジン系化合物の少なくともいずれか一つを含むことができる。   The method according to the present invention can further include a step of lowering the temperature of the heat treatment in a third atmosphere of a gas containing nitrogen after forming the p-type gallium nitride based semiconductor region. The third atmosphere may include at least one of ammonia and a hydrazine compound.

本発明に係る方法は、前記熱処理に先立って、前記窒化ガリウム系半導体に酸素のイオン注入を行う工程を更に備えることができる。前記窒化ガリウム系半導体は、前記酸素及び前記p型ドーパントの両方がイオン注入された部分を有し、前記p型ドーパントは、ベリリウム、もしくはマグネシウムを含むことができる。この方法によれば、酸素及びベリリウムの共添加によっても、良好なp型特性を示す窒化ガリウム系半導体領域を形成できる。   The method according to the present invention may further include a step of implanting oxygen ions into the gallium nitride based semiconductor prior to the heat treatment. The gallium nitride based semiconductor may have a portion into which both the oxygen and the p-type dopant are ion-implanted, and the p-type dopant may include beryllium or magnesium. According to this method, a gallium nitride based semiconductor region exhibiting good p-type characteristics can be formed by co-addition of oxygen and beryllium.

本発明に係る方法では、前記窒化ガリウム系半導体は、GaN、InGaN、AlGaN、及びInAlGaNの少なくともいずれかを含むことができる。   In the method according to the present invention, the gallium nitride based semiconductor may include at least one of GaN, InGaN, AlGaN, and InAlGaN.

本発明に係る方法では、前記イオン注入は前記窒化ガリウム系半導体のGaNに行われており、前記熱処理の温度は摂氏800度以上であることが好ましい。また、前記熱処理の温度は摂氏1200度以下であることが好ましい。この方法によれば、p型GaNが形成される。   In the method according to the present invention, the ion implantation is performed on GaN of the gallium nitride semiconductor, and the temperature of the heat treatment is preferably 800 degrees Celsius or higher. Moreover, it is preferable that the temperature of the said heat processing is 1200 degrees C or less. According to this method, p-type GaN is formed.

本発明に係る方法では、前記イオン注入は前記窒化ガリウム系半導体のInGaNに行われており、前記熱処理の温度は摂氏900度以下であることが好ましい。また、前記熱処理の温度は摂氏600度以上であることが好ましい。この方法によれば、p型InGaNが形成される。   In the method according to the present invention, the ion implantation is performed on the GaN-based semiconductor InGaN, and the temperature of the heat treatment is preferably 900 degrees Celsius or less. Moreover, it is preferable that the temperature of the said heat processing is 600 degreeC or more. According to this method, p-type InGaN is formed.

本発明に係る方法では、前記イオン注入は前記窒化ガリウム系半導体のAlGaNに行われており、前記熱処理の温度は摂氏800度以上であることが好ましい。また、前記熱処理の温度は摂氏1300度以下であることが好ましい。この方法によれば、p型AlGaNが形成される。   In the method according to the present invention, the ion implantation is performed on AlGaN of the gallium nitride semiconductor, and the temperature of the heat treatment is preferably 800 degrees Celsius or higher. The temperature of the heat treatment is preferably 1300 degrees Celsius or less. According to this method, p-type AlGaN is formed.

本発明に係る方法では、前記雰囲気はヒドラジン系化合物を含まず、アンモニアを含むことが好ましい。アンモニアは、GaN系半導体表面からの窒素抜けを防止すると共に、表面マイグレーションを促進できる。   In the method according to the present invention, it is preferable that the atmosphere does not contain a hydrazine compound and contains ammonia. Ammonia can prevent the escape of nitrogen from the GaN-based semiconductor surface and promote surface migration.

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。   The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.

以上説明したように、本発明によれば、イオン注入法によりp型窒化ガリウム系半導体領域を形成する方法が提供される。   As described above, according to the present invention, a method for forming a p-type gallium nitride based semiconductor region by an ion implantation method is provided.

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のp型窒化ガリウム系半導体領域を形成する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。   The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, an embodiment according to a method of forming a p-type gallium nitride based semiconductor region of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.

図1〜図3は、本実施の形態に係るp型窒化ガリウム系半導体領域を形成する方法における主要な工程を示す図面である。基板11を準備する。基板11上には、窒化ガリウム系半導体を堆積するために用いる。基板11としては、例えば、Si、SiC、ZnO、サファイア基板、III族窒化物基板等を用いることができる。III族窒化物基板としては、例えばAlN基板、または窒化ガリウム系材料からなる基板等を用いることができる。基板のための窒化ガリウム系材料としては、GaN、AlGaN、InGaN等を用いることができる。必要な場合には、窒化ガリウム系材料からなる基板上に窒化ガリウム系半導体膜を成長することなく、或いは、窒化ガリウム系半導体膜を成長するに先立って、イオン注入を行うことができる。   1 to 3 are drawings showing main steps in a method of forming a p-type gallium nitride based semiconductor region according to the present embodiment. A substrate 11 is prepared. It is used for depositing a gallium nitride based semiconductor on the substrate 11. As the substrate 11, for example, a Si, SiC, ZnO, sapphire substrate, a group III nitride substrate, or the like can be used. As the group III nitride substrate, for example, an AlN substrate or a substrate made of a gallium nitride material can be used. As the gallium nitride-based material for the substrate, GaN, AlGaN, InGaN, or the like can be used. If necessary, ion implantation can be performed without growing a gallium nitride based semiconductor film on a substrate made of a gallium nitride based material or prior to growing a gallium nitride based semiconductor film.

装置10aに基板11を配置する。装置10aは、結晶成長装置である。図1(a)を示されるように、基板11の主面11a上に窒化ガリウム系半導体膜13を堆積する。エピタキシャル成長は、例えば有機金属気相成長法、HVPE法、MBE法等によって行われる。本実施の形態では、窒化ガリウム系半導体膜13は、例えばアンドープであることができるが、これに限定されるものではない。窒化ガリウム系半導体膜13はSiをドーピングしたn型半導体層である場合もある。窒化ガリウム系半導体膜13としては、例えばGaN、InGaN、AlGaN、及びInAlGaNの少なくともいずれかの領域を含むことができる。必要な場合には、窒化ガリウム系半導体膜13に加えて、更に成膜の構成を設けることができる。   The substrate 11 is placed on the apparatus 10a. The apparatus 10a is a crystal growth apparatus. As shown in FIG. 1A, a gallium nitride based semiconductor film 13 is deposited on the main surface 11 a of the substrate 11. Epitaxial growth is performed, for example, by metal organic vapor phase epitaxy, HVPE, MBE, or the like. In the present embodiment, the gallium nitride based semiconductor film 13 can be undoped, for example, but is not limited thereto. The gallium nitride based semiconductor film 13 may be an n-type semiconductor layer doped with Si. The gallium nitride based semiconductor film 13 can include at least one region of GaN, InGaN, AlGaN, and InAlGaN, for example. If necessary, in addition to the gallium nitride based semiconductor film 13, a film forming configuration can be further provided.

GaNの成膜温度は、例えば摂氏800度以上であることができる。また、GaNの成膜温度は、例えば摂氏1200度以下であることができる。InGaNの成膜温度は、例えば摂氏600度以上であることができる。また、InGaNの成膜温度は、例えば摂氏900度以下であることができる。AlGaNの成膜温度は、例えば摂氏1000度以上であることができる。また、AlGaNの成膜温度は、例えば摂氏1300度以下であることができる。InAlGaNの成膜温度は、例えば摂氏600度以上であることができる。また、InAlGaNの成膜温度は、例えば摂氏900度以下であることができる。   The film formation temperature of GaN can be, for example, 800 degrees Celsius or higher. The film formation temperature of GaN can be, for example, 1200 degrees Celsius or less. The deposition temperature of InGaN can be, for example, 600 degrees Celsius or higher. The InGaN film formation temperature can be, for example, 900 degrees Celsius or less. The deposition temperature of AlGaN can be, for example, 1000 degrees Celsius or higher. Further, the deposition temperature of AlGaN can be, for example, 1300 degrees Celsius or less. The deposition temperature of InAlGaN can be, for example, 600 degrees Celsius or more. In addition, the deposition temperature of InAlGaN can be, for example, 900 degrees Celsius or less.

図1(b)に示されるように、必要な場合には、窒化ガリウム系半導体膜13の主面13a上にマスク15を形成する。マスク15は、イオン注入によってp型ドーパントを注入したい領域上に開口を有する。窒化ガリウム系半導体膜13の全面13aにイオン注入を行うときは、マスク15を形成しない。   As shown in FIG. 1B, a mask 15 is formed on the main surface 13a of the gallium nitride based semiconductor film 13 if necessary. The mask 15 has an opening on a region where a p-type dopant is to be implanted by ion implantation. When ion implantation is performed on the entire surface 13a of the gallium nitride based semiconductor film 13, the mask 15 is not formed.

マスク15を形成した後に、窒化ガリウム系半導体膜13及び基板11をイオン注入装置10bに配置する。図2(a)に示されるように、マスク15を用いて窒化ガリウム系半導体膜13にp型ドーパント17のイオン注入を行って、窒化ガリウム系半導体膜13bを形成する。p型ドーパントはマグネシウム及びベリリウムの少なくともいずれか一方を含むことができる。p型ドーパントはマグネシウムであってもよく、或いは、p型ドーパントはベリリウムであってもよい。窒化ガリウム系半導体膜13は、イオン注入により損傷を受けている。また、注入されたp型ドーパントは未だ活性化されていない。イオン注入の後に、マグネシウム及びベリリウムの少なくともいずれか一方を含む領域を有する窒化ガリウム系半導体膜13bを形成できる。窒化ガリウム系半導体膜13bは、活性化されていないp型ドーパントを含む領域13cと、イオン注入されていない(アンドープのままである)領域13dとを含む。   After forming the mask 15, the gallium nitride based semiconductor film 13 and the substrate 11 are placed in the ion implantation apparatus 10b. As shown in FIG. 2A, ion implantation of a p-type dopant 17 is performed on the gallium nitride based semiconductor film 13 using a mask 15 to form a gallium nitride based semiconductor film 13b. The p-type dopant can include at least one of magnesium and beryllium. The p-type dopant may be magnesium, or the p-type dopant may be beryllium. The gallium nitride based semiconductor film 13 is damaged by ion implantation. Further, the implanted p-type dopant has not yet been activated. After the ion implantation, a gallium nitride based semiconductor film 13b having a region containing at least one of magnesium and beryllium can be formed. The gallium nitride based semiconductor film 13b includes a region 13c containing a p-type dopant that is not activated and a region 13d that is not ion-implanted (remains undoped).

必要な場合には、図2(b)に示されるように、マスク15を用いて窒化ガリウム系半導体膜13bに別のドーパント19のイオン注入を行って、窒化ガリウム系半導体膜13eを形成する。別のドーパント19は、p型ドーパントであることができる。   If necessary, another dopant 19 is ion-implanted into the gallium nitride based semiconductor film 13b using the mask 15 to form a gallium nitride based semiconductor film 13e as shown in FIG. Another dopant 19 can be a p-type dopant.

実施例の一つでは、熱処理に先立って、窒化ガリウム系半導体膜13bに別のドーパント19のイオン注入を行うことができる。このドーパント19は、例えばn型ドーパントの酸素であることができる。一例では、窒化ガリウム系半導体膜13eは、酸素及びp型ドーパント17の両方がイオン注入された領域13fと、イオン注入されていない(アンドープのままの)領域13dとを含む。好適には、酸素とベリリウムの共添加が好ましい。酸素及びベリリウムの共添加によって、良好なp型特性を示す窒化ガリウム系半導体領域を形成できる。あるいは、酸素とマグネシウムの共添加が好ましい。酸素及びマグネシウムの共添加によって、良好なp型特性を示す窒化ガリウム系半導体領域を形成できる。酸素19のドーズ量はp型ドーパント17のドーズ量よりも多いことが好ましい。好適なドーズ量の比率の範囲は、(酸素ドーズ量/p型ドーパントドーズ量)=1以上であることが好ましく、4以下であることが好ましい。   In one embodiment, prior to the heat treatment, another dopant 19 can be ion-implanted into the gallium nitride based semiconductor film 13b. The dopant 19 can be, for example, an n-type dopant oxygen. In one example, the gallium nitride based semiconductor film 13e includes a region 13f in which both oxygen and the p-type dopant 17 are ion-implanted, and a region 13d in which ions are not implanted (remains undoped). Preferably, co-addition of oxygen and beryllium is preferred. By co-addition of oxygen and beryllium, a gallium nitride based semiconductor region exhibiting good p-type characteristics can be formed. Alternatively, co-addition of oxygen and magnesium is preferable. By co-addition of oxygen and magnesium, a gallium nitride based semiconductor region exhibiting good p-type characteristics can be formed. The dose of oxygen 19 is preferably larger than the dose of p-type dopant 17. A preferable range of the dose ratio is (oxygen dose / p-type dopant dose) = 1 or more, and preferably 4 or less.

イオン注入の後に、図3(a)に示されるように、マスク15を除去する。マスク15を除去した後に、窒化ガリウム系半導体膜13b及び基板11を熱処理装置10cに配置する。窒化ガリウム系半導体膜13eの表面上にはキャップ膜等がない方が好ましいが、窒化ガリウム系半導体膜13eの表面を覆うキャップ層等を形成した後であっても、効果は弱くなるものの、下記の熱処理は有効である。まず、熱処理のために熱処理装置10cの温度を温度Tにまで昇温する。続けて、図3(b)に示されるように、窒素を含むガスの第1の雰囲気21中で窒化ガリウム系半導体膜13を温度Tにおいて熱処理してp型窒化ガリウム系半導体領域13hを形成する。第1の雰囲気21は、アンモニア及びヒドラジン系化合物の少なくともいずれか一つを含むことができる。窒化ガリウム系半導体膜13eの表面は雰囲気21に露出されている。ヒドラジン系化合物としては、ジ・メチル・ヒドラジン等の窒素ラジカルを含むガス等を用いることができる。熱処理により、窒化ガリウム系半導体膜13gが形成される。窒化ガリウム系半導体膜13gは、注入イオンが活性された領域13hと、アンドープのままである領域13dとを含む。注入イオンが活性された領域13hとアンドープのままである領域13dとは、接合23を成す。領域13hの導電型が領域13dの導電型と異なるときは、接合23はpn接合である。領域13hの導電型が領域13dの導電型と同じときは、接合23はpp接合またはnn接合である。熱処理の後に、熱処理のために熱処理装置10cの温度を温度Tから降温する。 After the ion implantation, the mask 15 is removed as shown in FIG. After removing the mask 15, the gallium nitride based semiconductor film 13b and the substrate 11 are placed in the heat treatment apparatus 10c. Although it is preferable that there is no cap film or the like on the surface of the gallium nitride based semiconductor film 13e, the effect becomes weak even after the formation of a cap layer or the like covering the surface of the gallium nitride based semiconductor film 13e. The heat treatment is effective. First, raising the temperature of the heat treatment apparatus 10c to a temperature T A for the heat treatment. Subsequently, as shown in FIG. 3 (b), a heat treatment to the p-type gallium nitride based semiconductor region 13h at a temperature T A of the first gallium nitride in an atmosphere 21 of the semiconductor film 13 of the gas containing nitrogen is formed To do. The first atmosphere 21 can include at least one of ammonia and a hydrazine compound. The surface of the gallium nitride based semiconductor film 13e is exposed to the atmosphere 21. As the hydrazine compound, a gas containing a nitrogen radical such as di-methyl-hydrazine or the like can be used. A gallium nitride based semiconductor film 13g is formed by the heat treatment. The gallium nitride based semiconductor film 13g includes a region 13h in which implanted ions are activated and a region 13d that remains undoped. The region 13 h in which the implanted ions are activated and the region 13 d that remains undoped form a junction 23. When the conductivity type of the region 13h is different from the conductivity type of the region 13d, the junction 23 is a pn junction. When the conductivity type of the region 13h is the same as the conductivity type of the region 13d, the junction 23 is a pp junction or an nn junction. After heat treatment, the temperature is decreased the temperature of the heat treatment apparatus 10c from the temperature T A for the heat treatment.

熱処理装置10cにおける温度の上昇は、窒素を含むガスの第2の雰囲気において行うことができる。第2の雰囲気は、アンモニア及びヒドラジン系化合物の少なくともいずれか一つを含むことができる。温度を上昇させたときの窒素抜けや表面荒れを防ぐ効果があるからであり、窒素抜けや表面荒れが生じる可能性ある温度以上の温度領域において第2の雰囲気は有効である。熱処理のために熱処理装置10cの温度を温度Tから降温する。熱処理装置10cにおける温度の降下は、窒素を含むガスの第3の雰囲気において行うことができる。第3の雰囲気は、アンモニア及びヒドラジン系化合物の少なくともいずれか一つを含むことができる。温度が高いときの、窒素抜けや表面荒れを防ぐ効果があるからであり、窒素抜けや表面荒れが生じる可能性ある温度以上の温度領域において第3の雰囲気は有効である。 The temperature increase in the heat treatment apparatus 10c can be performed in a second atmosphere of a gas containing nitrogen. The second atmosphere can contain at least one of ammonia and a hydrazine-based compound. This is because there is an effect of preventing nitrogen depletion and surface roughness when the temperature is raised, and the second atmosphere is effective in a temperature region above the temperature at which nitrogen depletion and surface roughness may occur. To lowering the temperature of the heat treatment apparatus 10c of the temperature T A for heat treatment. The temperature drop in the heat treatment apparatus 10c can be performed in a third atmosphere of a gas containing nitrogen. The third atmosphere can contain at least one of ammonia and a hydrazine-based compound. This is because there is an effect of preventing nitrogen depletion and surface roughness when the temperature is high, and the third atmosphere is effective in a temperature region that is higher than the temperature at which nitrogen depletion and surface roughness may occur.

これらの工程により、アンドープ窒化ガリウム系半導体の一部または全部にp型半導体領域を形成できる。既に説明したように、イオン注入は、窒化ガリウム系半導体ウエハといったバルク結晶体に行われることができる。   By these steps, a p-type semiconductor region can be formed in part or all of the undoped gallium nitride semiconductor. As already described, ion implantation can be performed on a bulk crystal such as a gallium nitride based semiconductor wafer.

この方法によれば、イオン注入の後に、アンモニア及びヒドラジン系化合物の少なくともいずれか一つを含む雰囲気中で、注入イオンを含む窒化ガリウム系半導体を熱処理するので、窒化ガリウム系半導体の表面付近の原子のマイグレーションにより再配列が生じて、窒化ガリウム系半導体の結晶性を回復すると共に、窒化ガリウム系半導体に注入されたp型ドーパントが窒化ガリウム系半導体中の適切なサイトに入る。   According to this method, after ion implantation, the gallium nitride semiconductor containing implanted ions is heat-treated in an atmosphere containing at least one of ammonia and a hydrazine compound, so atoms near the surface of the gallium nitride semiconductor can be obtained. The rearrangement is caused by the migration, and the crystallinity of the gallium nitride semiconductor is restored, and the p-type dopant implanted into the gallium nitride semiconductor enters an appropriate site in the gallium nitride semiconductor.

p型ドーパントのイオン注入が窒化ガリウム系半導体のGaN領域に行われたとき、熱処理の温度Tは摂氏800度以上であることが好ましい。この温度未満の温度では十分な活性化効果が得られないからである。また、温度Tは摂氏1200度以下であることが好ましい。表面荒れや結晶性の劣化等により、p型のキャリアが得られにくくなるからである。この方法によれば、p型GaNが形成される。 When the ion implantation of p-type dopant is performed in the GaN region of the gallium nitride based semiconductor, the temperature T A of the heat treatment is preferably at least 800 degrees Celsius. This is because a sufficient activation effect cannot be obtained at a temperature lower than this temperature. Further, it is preferable that the temperature T A is less than 1200 degrees Celsius. This is because it is difficult to obtain p-type carriers due to surface roughness, crystallinity degradation, and the like. According to this method, p-type GaN is formed.

イオン注入が窒化ガリウム系半導体のInGaN領域に行われたとき、熱処理の温度Tは摂氏900度以下であることが好ましい。表面荒れや結晶性の劣化等により、p型のキャリアが得られにくくなるからである。また、温度Tは摂氏600度以上であることが好ましい。この温度未満の温度では十分な活性化効果が獲られないからである。この方法によれば、p型InGaNが形成される。 When the ion implantation is performed in the InGaN region of the gallium nitride based semiconductor, the temperature T A of the heat treatment is preferably not more than 900 degrees Celsius. This is because it becomes difficult to obtain p-type carriers due to surface roughness, deterioration of crystallinity, and the like. Further, it is preferable that the temperature T A is over 600 degrees Celsius. This is because a sufficient activation effect cannot be obtained at a temperature lower than this temperature. According to this method, p-type InGaN is formed.

イオン注入が窒化ガリウム系半導体のAlGaN領域に行われたとき、熱処理の温度Tは摂氏800度以上であることが好ましい。この温度未満の温度では十分な活性化効果が得られないからである。また、温度Tは摂氏1300度以下であることが好ましい。表面荒れや結晶性の劣化等により、p型のキャリアが得られにくくなるからである。この方法によれば、p型AlGaNが形成される。 When the ion implantation is performed in the AlGaN region of the gallium nitride based semiconductor, the temperature T A of the heat treatment is preferably at least 800 degrees Celsius. This is because a sufficient activation effect cannot be obtained at a temperature lower than this temperature. Further, it is preferable that the temperature T A is less than 1300 degrees Celsius. This is because it becomes difficult to obtain p-type carriers due to surface roughness, deterioration of crystallinity, and the like. According to this method, p-type AlGaN is formed.

イオン注入が窒化ガリウム系半導体のInAlGaN領域に行われたとき、熱処理の温度Tは摂氏600度以上であることが好ましい。表面荒れや結晶性の劣化等により、p型のキャリアが得られにくくなるからである。また、温度Tは摂氏900度以下であることが好ましい。表面荒れや結晶性の劣化等により、p型のキャリアが得られにくくなるからである。この方法によれば、p型InAlGaNが形成される。 When the ion implantation is performed in the InAlGaN region of the gallium nitride based semiconductor, the temperature T A of the heat treatment is preferably at least 600 degrees Celsius. This is because it is difficult to obtain p-type carriers due to surface roughness, crystallinity degradation, and the like. Further, it is preferable that the temperature T A is less than 900 degrees Celsius. This is because it becomes difficult to obtain p-type carriers due to surface roughness, deterioration of crystallinity, and the like. According to this method, p-type InAlGaN is formed.

発明者らの実験によれば、GaN、InGaNの熱処理温度は、ほぼ成長温度と同じ範囲であることが好ましい。例えば、GaNの好適な成膜温度の範囲が摂氏800度以上摂氏1200度以下であれば、活性化及びアニールのための熱処理温度の範囲は摂氏800度以上摂氏1200度以下であることが好ましい。InGaNの好適な熱処理温度はインジウム組成の増加と共に、低くなる。インジウム組成の範囲5%以上30%以下(例えば20%)において、熱処理温度は、例えば、上記のように摂氏700度以上摂氏800度以下であることが好ましい。   According to the experiments by the inventors, it is preferable that the heat treatment temperature of GaN and InGaN is substantially in the same range as the growth temperature. For example, if the preferable film formation temperature range of GaN is 800 degrees Celsius or more and 1200 degrees Celsius or less, the heat treatment temperature range for activation and annealing is preferably 800 degrees Celsius or more and 1200 degrees Celsius or less. The preferred heat treatment temperature for InGaN decreases with increasing indium composition. In the range of 5% to 30% (for example, 20%) of the indium composition, the heat treatment temperature is preferably 700 ° C. or more and 800 ° C. or less as described above, for example.

また、発明者らの実験によれば、AlGaNの熱処理温度は、ほぼ成長温度と同程度の温度、或いは成膜温度以上の温度であることが好ましい。AlGaNの好適な熱処理温度はアルミニウム組成の増加と共に、高くなる。アルミニウム組成の範囲20%以上30%以下(例えば25%)において、熱処理温度は、例えば、上記のように摂氏1000度以上摂氏1100度以下であることが好ましい。アルミニウム組成の範囲40%以上60%以下(例えば50%)において、熱処理温度は、例えば、上記のように摂氏1100度以上摂氏1200度以下であることが好ましい。   Further, according to experiments by the inventors, it is preferable that the heat treatment temperature of AlGaN is approximately the same as the growth temperature or a temperature equal to or higher than the film formation temperature. The preferred heat treatment temperature for AlGaN increases with increasing aluminum composition. In the aluminum composition range of 20% to 30% (for example, 25%), the heat treatment temperature is preferably, for example, 1000 degrees Celsius or more and 1100 degrees Celsius or less as described above. In the aluminum composition range of 40% to 60% (eg, 50%), the heat treatment temperature is preferably 1100 degrees Celsius or more and 1200 degrees Celsius or less as described above, for example.

(実施例)
サファイア基板上にアンドープGaNエピタキシャル膜を成長してエピタキシャル基板を作製した。アンドープGaNエピタキシャル膜の厚さは2μmである。
エピタキシャル基板に対し、下記の4条件(A1、A2、B1、B2)のイオン注入を実施した。
A1:Mgイオンのみのイオン注入。
Mgのトータルのドーズ量が1.7×1015cm−2、0μm〜0.3μmの深さまでのMg濃度が約5×1019cm−3となるような注入条件を用いた。
A2:Mg及び酸素の共注入。
Mgのトータルのドーズ量が1.7×1015cm−2。0μm〜0.3μmの深さまでのMg濃度が約5×1019cm−3となるような注入条件を用いた。
酸素(O)は、Mgドーズ量の2倍のドーズ量、0μm〜0.3μmの深さまでのO濃度がほぼ一定になるような注入条件を用いた。
B1:Beイオンのみのイオン注入。
Beのトータルのドーズ量が1.7×1015cm−2、0μm〜0.3μmの深さまでのMg濃度が約5×1019cm−3となるような注入条件を用いた。
B2:Be及び酸素の共注入。
Beのトータルのドーズ量が1.7×1015cm−2、0μm〜0.3μmの深さまでのMg濃度が約5×1019cm−3となるような注入条件を用いた。
酸素(O)は、Beドーズ量の2倍のドーズ量、0μm〜0.3μmの深さまでのO濃度がほぼ一定になるような注入条件を用いた。
(Example)
An epitaxial substrate was produced by growing an undoped GaN epitaxial film on the sapphire substrate. The thickness of the undoped GaN epitaxial film is 2 μm.
Ion implantation was performed on the epitaxial substrate under the following four conditions (A1, A2, B1, B2).
A1: Ion implantation with only Mg ions.
The implantation conditions were such that the total dose of Mg was 1.7 × 10 15 cm −2 and the Mg concentration up to a depth of 0 μm to 0.3 μm was about 5 × 10 19 cm −3 .
A2: Co-injection of Mg and oxygen.
Dose of total Mg is 1.7 × 10 15 cm -2. Implantation conditions were used such that the Mg concentration up to a depth of 0 μm to 0.3 μm was about 5 × 10 19 cm −3 .
Oxygen (O) was used under such implantation conditions that the dose of twice the Mg dose and the O concentration up to a depth of 0 μm to 0.3 μm were substantially constant.
B1: Ion implantation using only Be ions.
The implantation conditions were such that the total dose of Be was 1.7 × 10 15 cm −2 and the Mg concentration up to a depth of 0 μm to 0.3 μm was about 5 × 10 19 cm −3 .
B2: Co-implantation of Be and oxygen.
The implantation conditions were such that the total dose of Be was 1.7 × 10 15 cm −2 and the Mg concentration up to a depth of 0 μm to 0.3 μm was about 5 × 10 19 cm −3 .
For the oxygen (O), implantation conditions were used such that the dose amount twice the Be dose amount and the O concentration up to a depth of 0 μm to 0.3 μm were substantially constant.

イオン注入の後に、結晶成長装置を熱処理のための装置として用いて摂氏1050度で約1分間のアニールを行った。熱処理雰囲気は、NまたはNHであった。この後に、イオン注入したGaN領域上にオーミック電極(Ni)を作製した。ホール測定を行った結果の一覧を図4に示す。図4は、ホール測定の結果から得られるキャリアの極性、キャリア濃度の一覧を条件毎に示す図面である。アニールの温度への上昇中における熱処理雰囲気は、アンモニアおよび窒素であった。アニールの温度からの降下中における熱処理雰囲気は、アンモニアおよび窒素であった。 After the ion implantation, annealing was performed at 1050 degrees Celsius for about 1 minute using a crystal growth apparatus as a heat treatment apparatus. The heat treatment atmosphere was N 2 or NH 3 . Thereafter, an ohmic electrode (Ni) was formed on the ion-implanted GaN region. A list of the results of Hall measurement is shown in FIG. FIG. 4 is a drawing showing a list of carrier polarities and carrier concentrations obtained from the hole measurement results for each condition. The heat treatment atmosphere during the increase of the annealing temperature was ammonia and nitrogen. The heat treatment atmosphere during the drop from the annealing temperature was ammonia and nitrogen.

アンモニア雰囲気中でアニールすることにより、すべての条件のエピタキシャル基板でp型窒化ガリウム領域が得られた。また、条件B2のようにN雰囲気中でのアニールに比べて、アンモニア雰囲気中でアニールすることにより、正孔濃度が大きくできる。故に、アンモニア雰囲気において良好な活性化が可能である。また、条件B2のように、N雰囲気中でのアニールにおいてのみ、p型半導体が得られた。 By annealing in an ammonia atmosphere, a p-type gallium nitride region was obtained on an epitaxial substrate under all conditions. Also, the hole concentration can be increased by annealing in an ammonia atmosphere as compared to annealing in an N 2 atmosphere as in condition B2. Therefore, good activation is possible in an ammonia atmosphere. Further, a p-type semiconductor was obtained only by annealing in an N 2 atmosphere as in condition B2.

アンモニア雰囲気中でアニールすることにより、GaNエピタキシャル層の表面付近の原子がマイグレーションを起こし、結晶性が回復すると同時に注入されたMg、Be等が結晶格子の適切なサイトに入ることができるからであると考えられる。アンモニアに替えて、或いはアンモニアと一緒に、窒素ラジカルを含むガス、例えばジ・メチル・ヒドラジン等のヒドラジン系化合物などを用いることもできる。これにより、窒化ガリウム系半導体表面からの窒素抜けを防止できると共に、表面マイグレーションを促進させることが可能な雰囲気を熱処理に利用できる。   This is because by annealing in an ammonia atmosphere, atoms near the surface of the GaN epitaxial layer cause migration and crystallinity is restored, and at the same time, implanted Mg, Be, etc. can enter appropriate sites in the crystal lattice. it is conceivable that. A gas containing a nitrogen radical, for example, a hydrazine compound such as di-methyl-hydrazine or the like may be used instead of or together with ammonia. Thereby, nitrogen escape from the gallium nitride based semiconductor surface can be prevented, and an atmosphere capable of promoting surface migration can be used for heat treatment.

また、図4を参照すると、条件A1、A2、B1においては、N雰囲気中における熱処理ではn型GaN半導体が得られる一方で、NH雰囲気中における熱処理ではp型GaN半導体が得られるという効果もある。また、本熱処理をSiのイオン注入に適用したとき、キャリア濃度の増大等の効果があった。 Referring to FIG. 4, under conditions A1, A2, and B1, an n-type GaN semiconductor is obtained by heat treatment in an N 2 atmosphere, while a p-type GaN semiconductor is obtained by heat treatment in an NH 3 atmosphere. There is also. When this heat treatment was applied to Si ion implantation, there were effects such as an increase in carrier concentration.

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。   While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.

図1は、本実施の形態に係るp型窒化ガリウム系半導体領域を形成する方法における主要な工程を示す図面である。FIG. 1 is a drawing showing main steps in a method for forming a p-type gallium nitride based semiconductor region according to the present embodiment. 図2は、本実施の形態に係るp型窒化ガリウム系半導体領域を形成する方法における主要な工程を示す図面である。FIG. 2 is a drawing showing main steps in the method of forming a p-type gallium nitride based semiconductor region according to the present embodiment. 図3は、本実施の形態に係るp型窒化ガリウム系半導体領域を形成する方法における主要な工程を示す図面である。FIG. 3 is a drawing showing major steps in the method of forming the p-type gallium nitride based semiconductor region according to the present embodiment. 図4は、ホール測定の結果から得られるキャリアの極性、キャリア濃度の一覧を条件毎に示す図面である。FIG. 4 is a drawing showing a list of carrier polarities and carrier concentrations obtained from the hole measurement results for each condition.

符号の説明Explanation of symbols

10a…結晶成長装置、11…基板、11a…基板主面、13…窒化ガリウム系半導体膜、13a…窒化ガリウム系半導体膜主面、13b…イオン注入の後の窒化ガリウム系半導体膜、13c…活性化されていないp型ドーパントを含む領域、13d…イオン注入されていない領域、13e…別のドーパントがイオン注入された窒化ガリウム系半導体膜、10c…熱処理装置、13h…p型窒化ガリウム系半導体領域、13g…窒化ガリウム系半導体膜、15…マスク、17…p型ドーパント、19…別のドーパント、21…第1の雰囲気 DESCRIPTION OF SYMBOLS 10a ... Crystal growth apparatus, 11 ... Substrate, 11a ... Substrate main surface, 13 ... Gallium nitride semiconductor film, 13a ... Gallium nitride semiconductor main surface, 13b ... Gallium nitride semiconductor film after ion implantation, 13c ... Active A region containing a p-type dopant that is not converted, 13d... A region where ions are not implanted, 13e... A gallium nitride semiconductor film into which another dopant is ion-implanted, 10c. , 13 g ... gallium nitride based semiconductor film, 15 ... mask, 17 ... p-type dopant, 19 ... another dopant, 21 ... first atmosphere

Claims (11)

p型窒化ガリウム系半導体領域を形成する方法であって、
窒化ガリウム系半導体にp型ドーパントのイオン注入を行う工程と、
前記イオン注入の後に、窒素を含むガスの第1の雰囲気中で前記窒化ガリウム系半導体を熱処理してp型窒化ガリウム系半導体領域を形成する工程と
を備え、
前記第1の雰囲気は、アンモニア及びヒドラジン系化合物の少なくともいずれか一つを含む、ことを特徴とする方法。
A method of forming a p-type gallium nitride based semiconductor region,
Performing ion implantation of a p-type dopant into a gallium nitride semiconductor;
After the ion implantation, forming a p-type gallium nitride semiconductor region by heat-treating the gallium nitride semiconductor in a first atmosphere of a gas containing nitrogen,
The method according to claim 1, wherein the first atmosphere includes at least one of ammonia and a hydrazine compound.
前記p型ドーパントは、ベリリウム及びマグネシウムの少なくともいずれか一方を含む、ことを特徴とする請求項1に記載された方法。   The method according to claim 1, wherein the p-type dopant includes at least one of beryllium and magnesium. 前記窒化ガリウム系半導体は、GaN、InGaN、AlGaN、及びInAlGaNの少なくともいずれかを含む、ことを特徴とする請求項1または請求項2に記載された方法。   The method according to claim 1, wherein the gallium nitride based semiconductor includes at least one of GaN, InGaN, AlGaN, and InAlGaN. 前記イオン注入に先立って、前記窒化ガリウム系半導体を堆積する工程を更に備え、前記窒化ガリウム系半導体の少なくとも一部分はアンドープ領域であり、前記イオン注入は該アンドープ領域に行われる、ことを特徴とする請求項1〜請求項3のいずれか一項に記載された方法。   Prior to the ion implantation, the method further comprises the step of depositing the gallium nitride based semiconductor, wherein at least a part of the gallium nitride based semiconductor is an undoped region, and the ion implantation is performed in the undoped region. The method according to any one of claims 1 to 3. 前記p型窒化ガリウム系半導体領域を形成する前に、前記熱処理の温度へ第2の雰囲気で昇温する工程を更に備え、
前記第2の雰囲気は、アンモニア及びヒドラジン系化合物の少なくともいずれか一つを含む、ことを特徴とする請求項1〜請求項4のいずれか一項に記載された方法。
Before forming the p-type gallium nitride based semiconductor region, further comprising a step of raising the temperature to a temperature of the heat treatment in a second atmosphere;
The method according to any one of claims 1 to 4, wherein the second atmosphere includes at least one of ammonia and a hydrazine compound.
前記p型窒化ガリウム系半導体領域を形成した後に、窒素を含むガスの第3の雰囲気で前記熱処理の温度から降温する工程を更に備える、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された方法。   6. The method according to claim 1, further comprising a step of lowering the temperature of the heat treatment in a third atmosphere of a nitrogen-containing gas after forming the p-type gallium nitride based semiconductor region. The method according to one item. 前記熱処理に先立って、前記窒化ガリウム系半導体に酸素のイオン注入を行う工程を更に備え、
前記窒化ガリウム系半導体は、前記酸素及び前記p型ドーパントの両方がイオン注入された部分を有し、
前記p型ドーパントはベリリウム、もしくはマグネシウムを含む、ことを特徴とする請求項1〜請求項6のいずれか一項に記載された方法。
Prior to the heat treatment, further comprising a step of ion implantation of oxygen into the gallium nitride based semiconductor,
The gallium nitride based semiconductor has a portion in which both the oxygen and the p-type dopant are ion-implanted,
The method according to claim 1, wherein the p-type dopant includes beryllium or magnesium.
前記イオン注入は前記窒化ガリウム系半導体のGaNに行われており、
前記熱処理の温度は摂氏800度以上であり、
前記熱処理の温度は摂氏1200度以下である、ことを特徴とする請求項3に記載された方法。
The ion implantation is performed on GaN of the gallium nitride semiconductor,
The temperature of the heat treatment is 800 degrees Celsius or higher,
The method according to claim 3, wherein the temperature of the heat treatment is 1200 degrees centigrade or less.
前記イオン注入は前記窒化ガリウム系半導体のInGaNに行われており、
前記熱処理の温度は摂氏900度以下である、ことを特徴とする請求項3に記載された方法。
The ion implantation is performed on the GaN-based semiconductor InGaN,
The method according to claim 3, wherein the temperature of the heat treatment is 900 degrees Celsius or less.
前記イオン注入は前記窒化ガリウム系半導体のAlGaNに行われており、
前記熱処理の温度は摂氏800度以上である、ことを特徴とする請求項3に記載された方法。
The ion implantation is performed on the GaN-based semiconductor AlGaN,
The method according to claim 3, wherein the temperature of the heat treatment is 800 degrees Celsius or more.
前記雰囲気はヒドラジン系化合物を含まず、アンモニアを含む、ことを特徴とする請求項1〜請求項10のいずれか一項に記載された方法。   The method according to any one of claims 1 to 10, wherein the atmosphere does not contain a hydrazine compound and contains ammonia.
JP2008006087A 2008-01-15 2008-01-15 Method for forming p-type gallium nitride based semiconductor region Expired - Fee Related JP5358955B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008006087A JP5358955B2 (en) 2008-01-15 2008-01-15 Method for forming p-type gallium nitride based semiconductor region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008006087A JP5358955B2 (en) 2008-01-15 2008-01-15 Method for forming p-type gallium nitride based semiconductor region

Publications (3)

Publication Number Publication Date
JP2009170604A true JP2009170604A (en) 2009-07-30
JP2009170604A5 JP2009170604A5 (en) 2010-10-21
JP5358955B2 JP5358955B2 (en) 2013-12-04

Family

ID=40971468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008006087A Expired - Fee Related JP5358955B2 (en) 2008-01-15 2008-01-15 Method for forming p-type gallium nitride based semiconductor region

Country Status (1)

Country Link
JP (1) JP5358955B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012137462A1 (en) * 2011-04-08 2012-10-11 パナソニック株式会社 Nitride semiconductor element and method for producing same
JP2014041917A (en) * 2012-08-22 2014-03-06 Sumitomo Electric Ind Ltd Group iii nitride semiconductor manufacturing method, semiconductor element manufacturing method, group iii nitride semiconductor device and heat treatment processing method
JP2014192411A (en) * 2013-03-28 2014-10-06 Toyohashi Univ Of Technology Semiconductor light-emitting element and manufacturing method of the same
WO2015146757A1 (en) * 2014-03-25 2015-10-01 住友重機械工業株式会社 Semiconductor device manufacturing method
WO2015190406A1 (en) * 2014-06-10 2015-12-17 株式会社サイオクス Semiconductor multilayer structure and method for producing same
JP2016181580A (en) * 2015-03-24 2016-10-13 豊田合成株式会社 Semiconductor device and method for manufacturing the same, and power conversion device
JP2017054944A (en) * 2015-09-10 2017-03-16 豊田合成株式会社 Semiconductor device, manufacturing method thereof, and power-conversion device
JP2017135175A (en) * 2016-01-26 2017-08-03 豊田合成株式会社 Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JP2017212407A (en) * 2016-05-27 2017-11-30 株式会社豊田中央研究所 Semiconductor substrate, method of adjusting the same, and semiconductor device
CN107431104A (en) * 2015-03-26 2017-12-01 奥斯兰姆奥普托半导体有限责任公司 Opto-electronic semiconductor body and the method for manufacturing opto-electronic semiconductor body
JP2017228703A (en) * 2016-06-23 2017-12-28 富士電機株式会社 Semiconductor device manufacturing method
US10128106B2 (en) 2016-03-15 2018-11-13 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636663B2 (en) 2017-03-29 2020-04-28 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356257A (en) * 2003-05-28 2004-12-16 Toyota Central Res & Dev Lab Inc Manufacturing method for p-type iii nitride semiconductor
JP2005183668A (en) * 2003-12-19 2005-07-07 Hitachi Cable Ltd Manufacturing method of compound semiconductor element
JP2007317794A (en) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp Semiconductor device, and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356257A (en) * 2003-05-28 2004-12-16 Toyota Central Res & Dev Lab Inc Manufacturing method for p-type iii nitride semiconductor
JP2005183668A (en) * 2003-12-19 2005-07-07 Hitachi Cable Ltd Manufacturing method of compound semiconductor element
JP2007317794A (en) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp Semiconductor device, and its manufacturing method

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012137462A1 (en) * 2011-04-08 2012-10-11 パナソニック株式会社 Nitride semiconductor element and method for producing same
JP5232338B2 (en) * 2011-04-08 2013-07-10 パナソニック株式会社 Nitride-based semiconductor device and manufacturing method thereof
US8890175B2 (en) 2011-04-08 2014-11-18 Panasonic Corporation Nitride-based semiconductor element and method for fabricating the same
JP2014041917A (en) * 2012-08-22 2014-03-06 Sumitomo Electric Ind Ltd Group iii nitride semiconductor manufacturing method, semiconductor element manufacturing method, group iii nitride semiconductor device and heat treatment processing method
JP2014192411A (en) * 2013-03-28 2014-10-06 Toyohashi Univ Of Technology Semiconductor light-emitting element and manufacturing method of the same
US10115595B2 (en) 2014-03-25 2018-10-30 Sumitomo Heavy Industries, Ltd. Method of manufacturing semiconductor device and semiconductor device
JP2015185693A (en) * 2014-03-25 2015-10-22 住友重機械工業株式会社 Semiconductor device manufacturing method
WO2015146757A1 (en) * 2014-03-25 2015-10-01 住友重機械工業株式会社 Semiconductor device manufacturing method
US9899570B2 (en) 2014-06-10 2018-02-20 Sumitomo Chemical Company, Limited Semiconductor multilayer structure and method of manufacturing the same
WO2015190406A1 (en) * 2014-06-10 2015-12-17 株式会社サイオクス Semiconductor multilayer structure and method for producing same
JP2015233097A (en) * 2014-06-10 2015-12-24 株式会社サイオクス Semiconductor laminate structure and manufacturing method of the same
EP3157068B1 (en) * 2014-06-10 2022-08-03 Sumitomo Chemical Company Limited Semiconductor multilayer structure and method for producing same
JP2016181580A (en) * 2015-03-24 2016-10-13 豊田合成株式会社 Semiconductor device and method for manufacturing the same, and power conversion device
US9905432B2 (en) 2015-03-24 2018-02-27 Toyoda Gosei Co., Ltd. Semiconductor device, method for manufacturing the same and power converter
CN107431104A (en) * 2015-03-26 2017-12-01 奥斯兰姆奥普托半导体有限责任公司 Opto-electronic semiconductor body and the method for manufacturing opto-electronic semiconductor body
US10490695B2 (en) 2015-03-26 2019-11-26 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body
US10910516B2 (en) 2015-03-26 2021-02-02 Osram Oled Gmbh Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body
JP2018510510A (en) * 2015-03-26 2018-04-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic semiconductor element and method for manufacturing an optoelectronic semiconductor element
JP7050717B2 (en) 2015-03-26 2022-04-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング How to manufacture optoelectronic semiconductor elements and optoelectronic semiconductor elements
JP2019165236A (en) * 2015-03-26 2019-09-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic semiconductor element and method for producing optoelectronic semiconductor element
US10332966B2 (en) 2015-09-10 2019-06-25 Toyoda Gosei Co., Ltd. Semiconductor device, method of manufacturing the same and power converter
JP2017054944A (en) * 2015-09-10 2017-03-16 豊田合成株式会社 Semiconductor device, manufacturing method thereof, and power-conversion device
JP2017135175A (en) * 2016-01-26 2017-08-03 豊田合成株式会社 Semiconductor device, power conversion device, and method for manufacturing semiconductor device
US10128106B2 (en) 2016-03-15 2018-11-13 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the semiconductor device
JP2017212407A (en) * 2016-05-27 2017-11-30 株式会社豊田中央研究所 Semiconductor substrate, method of adjusting the same, and semiconductor device
US10141192B2 (en) 2016-06-23 2018-11-27 Fuji Electric Co., Ltd. Manufacturing method of semiconductor device
JP2017228703A (en) * 2016-06-23 2017-12-28 富士電機株式会社 Semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP5358955B2 (en) 2013-12-04

Similar Documents

Publication Publication Date Title
JP5358955B2 (en) Method for forming p-type gallium nitride based semiconductor region
Kucheyev et al. Ion implantation into GaN
JP6047995B2 (en) Method of manufacturing group III nitride semiconductor, method of manufacturing semiconductor element, group III nitride semiconductor device, method of performing heat treatment
JP6696751B2 (en) Method for activating dopants in a GaN-based semiconductor layer by continuous implantation and heat treatment
JP4916090B2 (en) Doped III-V nitride materials and microelectronic devices and device precursor structures containing the same
JP6847573B2 (en) Method for Doping Semiconductors Containing GaN
Zolper Ion implantation in group III-nitride semiconductors: a tool for doping and defect studies
JP5266679B2 (en) Group III nitride electronic devices
WO2008112185A1 (en) Method to fabricate iii-n field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
JP2008135700A (en) Manufacturing method of group iii nitride film, and group iii nitride semiconductor device
US9514962B2 (en) Method for performing activation of dopants in a GaN-base semiconductor layer
JP2014116600A (en) Method for manufacturing enhancement mode heterojunction transistor
JP2009094337A (en) Method of manufacturing semiconductor element
US20080090395A1 (en) Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor
US10141192B2 (en) Manufacturing method of semiconductor device
JP2007305630A (en) Field effect transistor and manufacturing method thereof
JP2004356257A (en) Manufacturing method for p-type iii nitride semiconductor
JP2007273649A (en) Semiconductor device, substrate for manufacturing same, and its manufacturing method
JP4852786B2 (en) Group III nitride semiconductor manufacturing method and group III nitride semiconductor device
JP2009231550A (en) Method of manufacturing semiconductor apparatus
JP2004095640A (en) Semiconductor device and its manufacturing method
JP4956992B2 (en) Method for producing n-type aluminum nitride
JP2008171867A (en) METHOD OF FORMING p-TYPE GROUP III NITRIDE SEMICONDUCTOR
US9478424B2 (en) Method for fabricating an improved GAN-based semiconductor layer
JP2003124515A (en) Method for manufacturing nitride compound semiconductor and semiconductor element

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees