JP2004095640A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2004095640A JP2004095640A JP2002251272A JP2002251272A JP2004095640A JP 2004095640 A JP2004095640 A JP 2004095640A JP 2002251272 A JP2002251272 A JP 2002251272A JP 2002251272 A JP2002251272 A JP 2002251272A JP 2004095640 A JP2004095640 A JP 2004095640A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- ion
- element isolation
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Element Separation (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に窒化物半導体からなる結晶層を具備する半導体装置およびその製造方法に関するものである。
【0002】
【従来の技術】
従来の窒化物半導体を結晶層として用いた半導体装置は、後述の非特許文献1に開示された素子構造のものがあった。以下、従来の半導体装置の製造方法および素子構造について図5〜9に基づき説明する。なお、各図中の(a)は従来の半導体装置の断面図、(b)は従来の半導体装置の上面図をそれぞれ表す。図中、1はサファイアまたはシリコンカーバイト(SiC)基板、2は窒化ガリウム(GaN)チャネル層、3は窒化アルミニウムガリウム(AlGaN)バリア層、4はソース電極、5はゲート電極、6はドレイン電極、7は素子分離領域、8は電子の流れ、9はゲート電極下のポテンシャル、をそれぞれ示す。
【0003】
まず、サファイアまたはSiC基板1上に、電界効果トランジスタ(FET)のチャネルとなるGaNチャネル層2およびバリアとなるAlGaNバリア層3の各結晶層をエピタキシャル結晶成長する(図5)。ちなみに、GaNおよびAlGaNは窒化物半導体の一種である。
【0004】
エピタキシャル結晶成長後のウエハ上の所定領域に、予めレジストパターンを形成し、さらに金属を蒸着する。次に、上部に蒸着された金属とともにレジストを除去するリフトオフ法で金属電極パターンを形成した後、熱処理でAlGaNバリア層3の表面領域と金属を反応させてオーミック性の電極であるソース電極4とドレイン電極6をそれぞれ形成する(図6)。
【0005】
ソース/ドレイン電極4,6を構成する金属材料の組合わせとしては、非特許文献1に開示されているチタン/金(Ti/Au)の他にチタン/アルミニウム/チタン/金(Ti/Al/Ti/Au)、チタン/アルミニウム/ニッケル/金(Ti/Al/Ni/Au)、チタン/アルミニウム(Ti/Al)が一般的に使用されている。熱処理は非特許文献1に開示されている熱処理温度250℃、熱処理時間1分間の処理条件の他に、500〜1000℃の温度範囲で30〜90秒程度の処理時間が典型的な処理条件として適用されている。
【0006】
続いて、活性領域以外にプロトン(H+)をイオン注入して、素子分離領域7を形成する(図7)。プロトンの他に用いられるイオン種としてヘリウム(He+)、窒素(N+)が代表的である。
【0007】
続いて、上述のソース/ドレイン電極形成と同様なリフトオフ法によりゲート電極5を形成する(図8)。ゲート電極5はショットキー性の電極であるため、通常は熱処理しない。つまり、ソース/ドレイン電極の場合と処理条件が異なる。ゲート電極5を構成する金属材料の組合わせとしては、非特許文献1に開示されたチタン/タングステン(Ti/W)の他にニッケル/金(Ni/Au)、白金/金(Pt/Au)、パラジウム/金(Pd/Au)等の金属が典型的である。
【0008】
上述のゲート電極5の形成後、さらに保護膜の形成、保護膜中のコンタクトの形成、配線金属の形成(電極間の接続)、めっき等の形成(いずれも図示せず)を経て、窒化物半導体からなる結晶層を具備した半導体装置が完成する。
【0009】
次に従来の電界効果トランジスタの動作について、図9に基づき説明する。ここで、図9は従来の半導体装置の断面図(a)、および上面(b)を表す。図9に示す従来の電界効果トランジスタでは、GaNチャネル層2とAlGaNバリア層3との境界のGaNチャネル層2側に沿って、電子がソース電極4からドレイン電極6へ走行する(図9(a)中の8)。つまり、ドレイン電極6からソース電極4へ電流が流れる。
【0010】
ゲート電極5に電圧を印加することで電子が走行する層、つまりGaNチャネル層2のポテンシャル9を変調し、電子の流れ方を調整する。従って、ソース電極4とドレイン電極6の間の領域以外は動作に寄与しないため、素子分離領域7を設ける。しかしながら、ソース/ドレイン電極4,6と素子分離領域7それぞれの形成用のマスクの重ねのマージンの観点から、ソース/ドレイン電極4,6の周囲にも若干の活性領域を残す場合があった。ただし、かかる領域は必ずしも必要ではない。素子分離領域7を流れる電流は半導体装置の動作には何ら寄与しないため、なるべく電流が流れないことが望ましいので、素子分離領域7の抵抗を高くすることが要求される。
【0011】
従来の窒化物半導体からなる結晶層を具備した半導体装置の素子分離領域7の形成では、上述のようにプロトンのイオン注入による結晶層の高抵抗化を適用していた。つまり、イオン注入時にプロトンが構成原子であるガリウム(Ga)、窒素(N)、アルミニウム(Al)と衝突することで本来の原子配列からずれることにより欠陥が発生し、かかる欠陥は電子を捕獲するよう機能するため、電子が走行することを妨げ、結果的に高抵抗領域となって素子分離領域7として機能する。
【0012】
【非特許文献1】
M.Asif Khan他著「High electron mobility transistor based on a GaN−AlxGa1xN Heterojunction」アプライド・フィジックス・レーター(Appl. Phys. Lett.)63巻9号1214〜1215ページ。
【0013】
【発明が解決しようとする課題】
窒化物半導体からなる結晶層を具備した電界効果トランジスタにおける従来の素子分離領域形成技術では、欠陥を発生させるためにプロトン(H+)、ヘリウム(He+)、窒素等(N+)の比較的軽い原子がイオン種として多用されていた。しかしながら、原子の重さが軽いとGa,N,Alを本来の原子配列からずらす度合いが小さく、素子分離領域7として機能するほど多数の欠陥を発生させるには、イオン種を多く注入する、つまり、ドーズ量を高くする必要があった。
【0014】
ところが、ドーズ量を高くすると、処理時間が極めて長時間になる、あるいはイオン注入マスクであるレジストが硬化し、レジスト除去が困難になるか、またはレジスト除去方法が煩雑になる、といった問題が発生した。
【0015】
この発明は、上記のような問題点を解決するためになされたものであり、高抵抗の分離素子領域を具備する半導体装置を再現性良く得ることを目的とし、さらに、かかる半導体装置を容易に製造できる製造方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明に係る半導体装置は、窒化物半導体からなる結晶層に原子番号20以上でかつII族原子のイオン注入によって形成された高抵抗領域を具備した。
【0017】
また、本発明に係る半導体装置は、窒化物半導体からなる結晶層にII族原子および原子番号20以上の原子の2種以上の異なるイオン種のイオン注入によって形成された高抵抗領域を具備した。
【0018】
また、本発明に係る半導体装置は、上記高抵抗領域が素子分離領域であることとした。
【0019】
また、本発明に係る半導体装置は、上記II族原子をCa、Zn、Sr、Cd、Ba、Hg、Raのいずれかとした。
【0020】
また、本発明に係る半導体装置は、上記窒化物半導体を窒化ガリウム(GaN)および/あるいは窒化アルミニウムガリウム(AlGaN)とした。
【0021】
本発明に係る半導体装置の製造方法は、窒化物半導体からなる結晶層を具備する半導体装置の製造方法であって、素子分離領域に原子番号20以上でかつII族原子をイオン注入する工程を含んでなる。
【0022】
また、本発明に係る半導体装置の製造方法は、窒化物半導体からなる結晶層を具備する半導体装置の製造方法であって、素子分離領域にII族原子および原子番号20以上の原子の2種以上の異なるイオン種をイオン注入する工程を含んでなる。
【0023】
また、本発明に係る半導体装置の製造方法は、上記イオン注入後のウエハを不活性ガス雰囲気下で400度以上1500度以下の温度で熱処理する工程を含むこととした。
【0024】
また、本発明に係る半導体装置の製造方法は、上記II族原子をCa、Zn、Sr、Cd、Ba、Hg、Raのいずれかとした。
【0025】
また、本発明に係る半導体装置の製造方法は、上記イオン注入がチャネリング方向から行われることとした。
【0026】
また、本発明に係る半導体装置の製造方法は、上記イオン注入時のイオン種の入射角度がウエハの主面に対する垂直方向から−3°ないし3°の範囲内とした。
【0027】
また、本発明に係る半導体装置の製造方法は、上記イオン注入がそれぞれ異なる加速電圧で複数回行われることとした。
【0028】
【発明の実施の形態】
実施の形態1.
本発明の実施の形態1に係る半導体装置およびその製造方法について図1,2に基づき説明する。本発明の実施の形態1に係る半導体装置の製造方法の各工程は、基本的に従来の半導体装置の製造方法とほぼ同一である。つまり、実施の形態1に係る半導体装置の各製造工程も図5〜8に示された断面あるいは上面で表された従来の半導体装置の一連の製造工程とほぼ同一である。しかし、実施の形態1に係る半導体装置の製造方法では、素子分離領域形成工程での形態、つまり、図7に示されるイオン注入による素子分離領域形成工程が大きく相違する。以下、実施の形態1に係る半導体装置の製造方法で特徴的な素子分離領域形成について説明する。
【0029】
図1は、素子分離領域形成工程で行われるイオン注入の不純物濃度と欠陥濃度の深さ方向の分布を示す。図1(b)の素子構造断面図中のA−A’の断面における不純物の深さ方向の分布を図1(a)に示す。図1中、10はイオン注入された不純物の分布、11はイオン注入により発生する欠陥の分布(軽い原子の場合)、12はイオン注入により発生する欠陥の分布(重い原子の場合)、をそれぞれ示す。
【0030】
従来の半導体装置における素子分離領域7の形成に用いられたプロトン等より重い原子を図1(a)中の10のような分布でイオン注入する。なお、ここで重い原子とは、原子番号20以上の原子を意味する。イオン注入された重い原子は、半導体装置の結晶層を構成するGa、Al、N原子に衝突する力が強く、Ga、Al、N原子がそれぞれの格子点からずれて、欠陥となる確率が高くなる。つまり、図1(a)中の11に示されるような従来の軽い原子に起因する欠陥の分布が、実施の形態1に係る半導体装置の製造方法では、12に示されるような重い原子に起因する欠陥の分布となる。この場合、従来と同程度の不純物濃度であっても、重い原子に起因する欠陥濃度は高くなる。上述したように、欠陥を発生させる確率が増大するからである。
【0031】
また、GaあるいはAl原子とII族原子が置換されれば、II族原子はアクセプタとなって電子と再結合する。この現象によっても高抵抗化が促進される。よって、従来と同程度の抵抗の素子分離領域7を形成する場合、つまり、欠陥濃度を等しくする場合は、重い原子とII族原子をイオン種として組み合わせて使用すると、効率的に高抵抗の素子分離領域7を形成することが可能である。かかる製造方法によると、注入するイオンの量、つまりドーズ量を少なくすることができ、イオン注入時間すなわち、処理時間を短縮できる効果も併せて生じる。さらに、イオン注入マスクであるレジストへのダメージも小さくなり、レジスト除去が容易になる。以上を考慮するとII族原子のイオン種としては原子番号20以上であるカルシウム(Ca)、亜鉛(Zn)、ストロンチウム(Sr)、カドミウム(Cd)、バリウム(Ba)、水銀(Hg)、ラジウム(Ra)が好適である。
【0032】
次に、実施の形態1に係る半導体装置の製造方法において得られる他の利点、つまり素子分離領域7の熱的安定性を説明する。図2(a)に素子分離領域形成(図12)後に熱処理を行った場合の欠陥濃度14、抵抗13、アクセプタ濃度15と熱処理温度の関係を示す。熱処理は素子分離領域7が形成された後であればいつでも良い。図2(a)に示すように、熱処理温度が増加すると欠陥濃度14は減少する。欠陥濃度14が非常に高い場合、電子は欠陥から欠陥へとホッピングできる、つまり電流が流れ得るが、ある程度、欠陥濃度14が減少すると欠陥同士の間隔が広がり、逆に電子のホッピングが困難になって、結果的に抵抗13は増加する。さらに、熱処理温度が増加すると欠陥濃度が減少し、イオン注入前の状態に近づくため、抵抗13は減少に転じる。
【0033】
一方、熱処理温度を高くするとアクセプタの活性化率が増加する。アクセプタの活性化率増加に伴い、アクセプタ濃度15も増加し、この結果、抵抗13は高くなる。よって、アクセプタの活性化率が関与する機構では、抵抗13が熱処理温度とともに増加する。このため、実施の形態1に係る半導体装置の製造方法では熱処理温度を増加させた場合、欠陥濃度14の減少による抵抗13の減少とアクセプタ濃度15の増加による抵抗13の増大が補完しあい、広い温度範囲で高い抵抗が実現される。
【0034】
図2(b)に、従来のいわゆる軽い原子をイオン注入した場合の熱処理温度に対する欠陥濃度14と抵抗16の振る舞いを示す。従来の半導体装置の製造方法では、熱処理温度を高くすると欠陥濃度14が減少するだけで、ある熱処理温度から抵抗16は単調に減少する。よって、実施の形態1の半導体装置の製造方法では、素子分離領域形成工程以降に熱処理が必要な場合でも対応可能となる。すなわち、いわゆるプロセスウインドウの拡大が実現できる。また、高温環境で使用できる電界効果トランジスタが得られる効果も生じる。
【0035】
図2(a)では欠陥濃度14の減少からアクセプタの活性化率が増大に転じる途中で抵抗13が一時的に減少する場合を示したが、イオン注入時のドーズ量を調整することで欠陥濃度14やアクセプタ濃度15を調整し、図2(a)の抵抗13の熱処理温度依存性をより平坦にすることも可能である。よって、本発明の実施の形態1に係る半導体装置の製造方法によると、例えば、図2(c)で表されるような従来の抵抗の熱処理依存性17に比べて一層平坦な熱処理温度依存性18が実現できる。
【0036】
上記では注入イオン種として、原子番号20以上のいわゆる重い原子でかつII族原子を用いた例で説明した。しかしながら、II族以外で原子番号20以上の重い原子とII族原子という異なるイオン種を2種あるいはそれ以上の組合わせでイオン注入しても同様の効果が得られる。例えば原子番号20以上の重い原子として例えばチタン(Ti)、ニッケル(Ni)、銅(Cu)、クロム(Cr)、クリプトン(Kr)、キセノン(Xe)、タングステン(W)、鉄(Fe)等、II族原子としてベリリウム(Be)、マグネシウム(Mg)、亜鉛(Zn)、カルシウム(Ca)、カドミウム(Cd)等が該当する。
【0037】
なお、イオン注入時のドーズ量はGaNチャネル層2、AlGaNバリア層3中の不純物濃度より高濃度であれば良い。つまり、1011cm−2から1015cm−2の範囲の濃度であれば良い。一方、イオン注入時の加速エネルギーはGaNチャネル層2より深い部分まで不純物が到達するように選択すれば良い。例えばAlGaNバリア層3の層厚が30nm程度の場合、Zn注入であれば350keV程度である。
【0038】
また、より効果を高めるために、n型となるイオン(S、Si、O、Te、Se、Ge等のVIまたはIII族原子)をII族イオンより少ないドーズ量でイオン注入しても良い。結晶層中のn型原子の存在によりアクセプタの活性化が促進されること(Co−doping)が知られており、本実施の形態の半導体装置の製造方法では、かかるCo−dopingの技術を適用することができる。
【0039】
上述のイオン注入後の熱処理としては、窒素ガス等の不活性ガス雰囲気中で、400〜1500度の温度範囲で行うと好適である。かかる熱処理によって、欠陥の間隔が適度に広がり、また、アクセプタの活性化を促進することができるからである。
【0040】
以上、実施の形態1に係る半導体装置およびその製造方法では、半導体装置の素子分離領域形成時のイオン種として、原子番号20以上の重い原子を用いることで欠陥の発生する確率を高め、抵抗の高い素子分離領域を再現性よく形成できる。さらに、イオン注入されたII族原子は窒化物半導体(III−V族化合物)中でアクセプタを形成し、このアクセプタが電子と再結合するため、電流が流れにくくなり、素子分離領域として有効に機能する。また、安定に高抵抗化された素子分離領域を具備する半導体装置が得られる。
【0041】
実施の形態2.
実施の形態2に係る半導体装置の製造方法について、図3に基づき説明する。図3は、半導体装置のAlGaNバリア層とGaNチャネル層中の深さ方向における不純物分布を表したものである。図中、19は結晶層中のn型不純物濃度の分布、20はイオン注入された原子の不純物分布、21はイオン注入された原子のうちのチャネリング成分、をそれぞれ示す。実施の形態2に係る半導体装置の製造方法では、イオン注入方法としてチャネリングおよび多段イオン注入を適用する。
【0042】
通常、AlGaNバリア層3とGaNチャネル層2の不純物濃度(n型)はトランジスタ特性を最適化するように設計される。例えば、AlGaNバリア層3中にn型不純物の濃度の高い層がある一方、GaNチャネル層2中の不純物濃度はAlGaNバリア層3中と比較して低く設定されている。このため、素子分離領域7におけるウエハ表面から深い領域では比較的イオン注入の不純物を低くしても、充分な高抵抗領域を形成することが可能である。
【0043】
そこで、イオン注入時のチャネリング現象を利用し、イオン注入された原子中のチャネリング成分の分布(図3中の21)に示されるように、ウエハ表面から深い領域まで原子番号20以上の重い原子を到達させる。ここで、チャネリングとは、結晶軸にほぼ沿ってイオンを入射させることを指す。この場合、イオンが原子に衝突する確率は減少するが、少ない加速エネルギーで深くまでイオンを到達させることが可能となる。なお、原子番号20以上の重い原子のイオンではチャネリングした原子でも欠陥を効率的に発生させることが可能である。
【0044】
また、AlGaNバリア層3中のn型不純物が平坦に分布する領域では、イオン注入の加速エネルギー、ドーズ量を変えて複数回繰り返す方法、つまり多段イオン注入(図3中の20の分布)で、いわゆるボックス型の欠陥分布を実現できる。
【0045】
上述の2方法を単独で、あるいは組み合わせて適用することにより、図3中で示されるイオン注入されたトータルの分布22が得られる。かかる製造方法の適用により、素子分離領域7の深さ方向おけるすべての部分で欠陥濃度を結晶層中のn型不純物濃度19より高濃度化することができ、この結果、深さ方向に均一な高抵抗領域を安定に形成することが可能となって、何らトランジスタ動作に寄与しない無効な電流を大幅に低減する効果がもたらされる。
【0046】
チャネリングは表面にシリコン酸化膜やシリコン窒化膜等の非晶質の膜が形成されていない状態で、基板面、つまり、ウエハ主面の垂直方向からイオン注入するのが好適である。イオン注入角度はウエハ主面の垂直方向から、おおよそ±3度以内であれば有効である。なお、上述の半導体装置では、AlGaNバリア層3、GaNチャネル層2等の結晶層のc面が基板面、つまり、ウエハ主面となるよう構成されている。
【0047】
しかしながら、AlGaNバリア層3、GaNチャネル層2等の結晶層が他の結晶方位である場合でも、原子間隔の広い部分があればチャネリングは可能である。また、チャネリングではイオンが構成原子間をなるべく深い領域まで通り抜けることが不可欠であるが、構成原子が熱振動するとイオンのチャネリングが困難となる。そこで、イオン注入処理時は、ウエハを4Kから300K程度に冷却しておくと、一層安定にチャネリングさせることが可能となる。
【0048】
イオン注入条件の一例として、AlGaNバリア層3が30nmの場合、Znを加速電圧350keVでドーズ量1.28×1014cm−2、加速電圧175keVでドーズ量3.5×1013cm−2、加速電圧80keVでドーズ量3.82×1013cm−2、加速電圧30keVでドーズ量1.9×1013cm−2の多段注入が挙げられる。
【0049】
以上、実施の形態2に係る半導体装置および半導体装置の製造方法によると、素子分離領域の深さ方向おけるすべての部分で欠陥濃度を結晶層中のn型不純物濃度より高濃度化することができ、この結果、深さ方向に均一な高抵抗領域を安定に形成することが可能となって、何らトランジスタ動作に寄与しない無効な電流を大幅に低減する効果がもたらされ、高抵抗の素子分離領域を具備する窒化物半導体からなる結晶層を具備した半導体装置を再現性良く製造することができる。また、再現性良く製造できる半導体装置の素子構造が得られる。
【0050】
実施の形態3.
実施の形態3に係る半導体装置および半導体装置の製造方法について、図4に基づき説明する。図4(a)は、実施の形態3に係る半導体装置の断面図であり、(b)は結晶層の深さ方向におけるn型不純物濃度の分布およびイオン注入不純物の分布をそれぞれ表す。図4中、図9と同一の符号を付したものは、同一またはこれに相当するものである。
【0051】
上述の実施の形態2ではAlGaNバリア層3中にn型不純物が含まれている場合について説明した。AlGaN/GaN系材料からなる電界効果トランジスタではピエゾ効果が強く、AlGaNバリア層3に意図的に不純物を混入させなくても、チャネル内に電子ガスが誘起される。ただし、現状ではエピタキシャル結晶成長でバックグランドの不純物濃度はAlGaNバリア層3の方がGaNチャネル層2中より高濃度となっている。
【0052】
従って、このような場合には、チャネル部分の電子を捕獲するように素子分離領域7を作製すれば良い。すなわち、図4に示すようにイオン注入された原子濃度がチャネル付近でピークを呈するような分布23にすべく、イオン注入時の加速エネルギーを設定することで、1回のイオン注入で素子分離が形成できる。例えばAlGaNバリア層3が30nm程度の場合、Zn注入であれば30keV程度である。
【0053】
以上、実施の形態3に係る半導体装置および半導体装置の製造方法によると、簡便な方法で、高抵抗の素子分離領域を具備する窒化物半導体からなる結晶層を具備した半導体装置を再現性良く製造することができる。また、再現性良く製造できる半導体装置の素子構造が得られる。
【0054】
なお、上述の説明では、窒化物半導体からなる結晶層を具備した電界効果トランジスタの素子分離領域形成について説明したが、他の窒化物半導体からなる結晶層を具備した半導体装置、例えば、窒化物半導体からなる結晶層を具備した半導体レーザや発光ダイオードにおける電流狭窄構造等の高抵抗領域形成にも適用可能であり、同様の効果を奏する。
【0055】
また、上述の説明では、窒化物半導体の一例として、GaNとAlGaNについてのみ説明したが、他の窒化物半導体、例えば、InN,AlN、InAlN,InGaN、InAlGaN等でも同様の効果を発揮することは言うまでもない。
【0056】
【発明の効果】
本発明に係る半導体装置では、窒化物半導体からなる結晶層に原子番号20以上でかつII族原子のイオン注入によって形成された高抵抗領域を具備するので、安定に高抵抗化された素子分離領域を具備する半導体装置が得られる。
【0057】
また、本発明に係る半導体装置では、窒化物半導体からなる結晶層にII族原子および原子番号20以上の原子の2種以上の異なるイオン種のイオン注入によって形成された高抵抗領域を具備するので、安定に高抵抗化された素子分離領域を具備し、簡便な製造工程で作製できる半導体装置が得られる。
【0058】
また、本発明に係る半導体装置では、上記高抵抗領域が素子分離領域であることとしたので、素子分離領域における無効電流の少ない半導体装置が得られる。
【0059】
また、本発明に係る半導体装置では、上記II族原子を、Ca、Zn、Sr、Cd、Ba、Hg、Raのいずれかとしたので、安定に高抵抗化された素子分離領域を具備する半導体装置が得られる。
【0060】
また、本発明に係る半導体装置では、上記窒化物半導体を、窒化ガリウム(GaN)および/あるいは窒化アルミニウムガリウム(AlGaN)としたので、安定に高抵抗化された素子分離領域を具備した、窒化ガリウムおよび窒化アルミニウムガリウムからなる結晶層を有する半導体装置が得られる。
【0061】
本発明に係る半導体装置の製造方法では、窒化物半導体からなる結晶層を具備する半導体装置の製造方法であって、素子分離領域に原子番号20以上でかつII族原子をイオン注入する工程を含んでなるので、高抵抗の素子分離領域を具備する窒化物半導体からなる結晶層を具備した半導体装置を再現性良く製造することができる。
【0062】
また、本発明に係る半導体装置の製造方法では、窒化物半導体からなる結晶層を具備する半導体装置の製造方法であって、素子分離領域にII族原子および原子番号20以上の原子の2種以上の異なるイオン種をイオン注入する工程を含んでなるので、高抵抗の素子分離領域を具備する窒化物半導体からなる結晶層を具備した半導体装置を再現性良く製造することができる。
【0063】
また、本発明に係る半導体装置の製造方法では、上記イオン注入後のウエハを、不活性ガス雰囲気下で400度以上1500度以下の温度で熱処理する工程を含むこととしたので、欠陥の間隔が適度に広がり、また、アクセプタの活性化を促進することができる。
【0064】
また、本発明に係る半導体装置の製造方法では、上記II族原子がCa、Zn、Sr、Cd、Ba、Hg、Raのいずれかであることとしたので、低ドーズ量で、高抵抗領域を形成することができる。
【0065】
また、本発明に係る半導体装置の製造方法では、上記イオン注入がチャネリング方向から行われることとしたので、重い原子をイオン種として用いても実用上充分深い領域まで高抵抗領域を形成することができる。
【0066】
また、本発明に係る半導体装置の製造方法では、上記イオン注入時のイオン種の入射角度がウエハの主面に対する垂直方向から−3°ないし3°の範囲内としたので、重い原子をイオン種として用いても実用上充分深い領域まで高抵抗領域を形成することができる。
【0067】
また、本発明に係る半導体装置の製造方法では、上記イオン注入がそれぞれ異なる加速電圧で複数回行われることとしたので、深さ方向に均一な高抵抗領域を安定に形成できる。
【図面の簡単な説明】
【図1】素子分離領域形成で行われるイオン注入の不純物濃度と欠陥濃度の深さ方向の分布を示した図である。
【図2】(a)は素子分離領域形成後に熱処理を行った場合の欠陥濃度、抵抗、アクセプタ濃度と熱処理温度の関係、(b)は従来のいわゆる軽い原子をイオン注入した場合の熱処理温度に対する欠陥濃度と抵抗の振る舞い、(c)は、従来の半導体装置の製造方法による素子分離領域における抵抗と実施の形態1に係る半導体装置の製造方法による素子分離領域における抵抗の熱処理依存性、をそれぞれ表す図である。
【図3】実施の形態2に係る半導体装置のAlGaNバリア層とGaNチャネル層中の深さ方向における不純物分布を表した図である。
【図4】(a)は実施の形態3に係る半導体装置の断面図、(b)は結晶層の深さ方向のn型不純物濃度の分布およびイオン注入不純物の分布である。
【図5】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図6】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図7】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図8】従来の半導体装置の製造方法における製造工程の一部を示す図である。
【図9】従来の半導体装置の断面図(a),および上面(b)を表す。
【符号の説明】
1 サファイアまたはシリコンカーバイト(SiC)基板、 2 窒化ガリウム(GaN)チャネル層、 3 窒化アルミニウムガリウム(AlGaN)バリア層、 4 ソース電極、 5 ゲート電極、 6 ドレイン電極、 7 素子分離領域、 8 電子の流れ、 9 ゲート電極下のポテンシャル、 10 イオン注入された不純物の分布、 11 イオン注入により発生する欠陥の分布(軽い原子)、 12 イオン注入により発生する欠陥の分布(重い原子)、 13抵抗(本発明)、 14 欠陥濃度、 15 活性化したアクセプタ濃度、 16 抵抗(従来)、 17 抵抗の熱処理温度依存性(従来)、 18 抵抗の熱処理温度依存性(本発明)、 19 GaNチャネル層およびAlGaNバリア層中のn型不純物濃度分布、 20 イオン注入された原子の不純物分布、 21 イオン注入された原子のうちチャネリング成分、 22 イオン注入された原子のトータル分布、 23 イオン注入された不純物の分布。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a semiconductor device having a crystal layer made of a nitride semiconductor and a method for manufacturing the same.
[0002]
[Prior art]
A conventional semiconductor device using a nitride semiconductor as a crystal layer has an element structure disclosed in Non-Patent
[0003]
First, on the sapphire or
[0004]
A resist pattern is formed in a predetermined region on the wafer after the epitaxial crystal growth, and a metal is further deposited. Next, after forming a metal electrode pattern by a lift-off method of removing the resist together with the metal deposited on the upper portion, the surface region of the
[0005]
As a combination of metal materials constituting the source /
[0006]
Subsequently, protons (H + ) Is ion-implanted to form an element isolation region 7 (FIG. 7). Helium (He) is used as an ion species other than protons. + ), Nitrogen (N + ) Is representative.
[0007]
Subsequently, the
[0008]
After the formation of the
[0009]
Next, the operation of the conventional field effect transistor will be described with reference to FIG. Here, FIG. 9 shows a sectional view (a) and a top view (b) of a conventional semiconductor device. In the conventional field-effect transistor shown in FIG. 9, electrons travel from the
[0010]
By applying a voltage to the
[0011]
In the formation of the
[0012]
[Non-patent document 1]
M. Asif Khan et al., "High Electron Mobility Transistor Based on a GaN-AlxGa1xN Heterojunction", Applied Physics Letter, Appl. Phys. Lett.
[0013]
[Problems to be solved by the invention]
In a conventional element isolation region forming technique for a field effect transistor having a crystal layer made of a nitride semiconductor, proton (H) is used to generate a defect. + ), Helium (He + ), Nitrogen, etc. (N + ) Was frequently used as an ionic species. However, if the weight of the atoms is small, the degree of displacing Ga, N, and Al from the original atomic arrangement is small, and in order to generate a large number of defects enough to function as the
[0014]
However, when the dose amount is increased, the processing time becomes extremely long, or the resist which is an ion implantation mask is hardened, and the removal of the resist becomes difficult, or the method of removing the resist becomes complicated. .
[0015]
The present invention has been made in order to solve the above-described problems, and has as its object to obtain a semiconductor device having a high-resistance isolation element region with good reproducibility. An object of the present invention is to provide a manufacturing method capable of manufacturing.
[0016]
[Means for Solving the Problems]
The semiconductor device according to the present invention has a high resistance region having an atomic number of 20 or more and formed by ion implantation of Group II atoms in a crystal layer made of a nitride semiconductor.
[0017]
Further, the semiconductor device according to the present invention has a high resistance region formed by ion implantation of two or more different ion species of a group II atom and an atom having an atomic number of 20 or more in a crystal layer made of a nitride semiconductor.
[0018]
Further, in the semiconductor device according to the present invention, the high resistance region is an element isolation region.
[0019]
In the semiconductor device according to the present invention, the group II atom is any one of Ca, Zn, Sr, Cd, Ba, Hg, and Ra.
[0020]
In the semiconductor device according to the present invention, the nitride semiconductor is gallium nitride (GaN) and / or aluminum gallium nitride (AlGaN).
[0021]
A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a crystal layer made of a nitride semiconductor, and includes a step of ion-implanting a group II atom having an atomic number of 20 or more into an element isolation region. It becomes.
[0022]
Further, the method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a crystal layer made of a nitride semiconductor, wherein the element isolation region includes at least two kinds of group II atoms and atoms having an atomic number of 20 or more. And ion implantation of different ion species.
[0023]
Further, the method for manufacturing a semiconductor device according to the present invention includes a step of heat-treating the ion-implanted wafer at a temperature of 400 ° C. to 1500 ° C. in an inert gas atmosphere.
[0024]
In the method of manufacturing a semiconductor device according to the present invention, the group II atom is any one of Ca, Zn, Sr, Cd, Ba, Hg, and Ra.
[0025]
In the method of manufacturing a semiconductor device according to the present invention, the ion implantation is performed in a channeling direction.
[0026]
In the method of manufacturing a semiconductor device according to the present invention, the angle of incidence of the ion species at the time of the ion implantation is within a range of -3 ° to 3 ° from a direction perpendicular to the main surface of the wafer.
[0027]
In the method of manufacturing a semiconductor device according to the present invention, the ion implantation is performed a plurality of times at different acceleration voltages.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
First Embodiment A semiconductor device according to a first embodiment of the present invention and a method for manufacturing the same will be described with reference to FIGS. Each step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention is basically substantially the same as the conventional method for manufacturing a semiconductor device. In other words, each manufacturing process of the semiconductor device according to the first embodiment is almost the same as a series of manufacturing processes of the conventional semiconductor device shown by the cross section or the upper surface shown in FIGS. However, in the method for manufacturing a semiconductor device according to the first embodiment, the form in the element isolation region forming step, that is, the element isolation region forming step by ion implantation shown in FIG. 7 is greatly different. Hereinafter, formation of a characteristic element isolation region in the method for manufacturing a semiconductor device according to the first embodiment will be described.
[0029]
FIG. 1 shows the distribution of the impurity concentration and the defect concentration in the depth direction in the ion implantation performed in the element isolation region forming step. FIG. 1A shows a distribution of impurities in a depth direction in a section taken along the line AA ′ in the element structure sectional view of FIG. In FIG. 1,
[0030]
Atoms heavier than protons and the like used for forming the
[0031]
Further, if the group II atom is replaced with a Ga or Al atom, the group II atom becomes an acceptor and recombines with an electron. This phenomenon also promotes high resistance. Therefore, in the case where the
[0032]
Next, another advantage obtained in the method of manufacturing the semiconductor device according to the first embodiment, that is, the thermal stability of the
[0033]
On the other hand, when the heat treatment temperature is increased, the activation rate of the acceptor increases. As the activation rate of the acceptor increases, the
[0034]
FIG. 2B shows the behavior of the
[0035]
FIG. 2A shows a case in which the
[0036]
In the above description, an example in which a so-called heavy atom having an atomic number of 20 or more and a Group II atom is used as the implanted ion species has been described. However, the same effect can be obtained by ion-implanting a combination of two or more different ion species other than group II, that is, a heavy atom having an atomic number of 20 or more and a group II atom. For example, as a heavy atom having an atomic number of 20 or more, for example, titanium (Ti), nickel (Ni), copper (Cu), chromium (Cr), krypton (Kr), xenon (Xe), tungsten (W), iron (Fe), etc. , II group atoms include beryllium (Be), magnesium (Mg), zinc (Zn), calcium (Ca), cadmium (Cd), and the like.
[0037]
The dose at the time of ion implantation may be higher than the impurity concentration in the
[0038]
In order to further enhance the effect, n-type ions (VI or III group atoms such as S, Si, O, Te, Se, and Ge) may be implanted with a smaller dose than the II group ions. It is known that the activation of acceptors is promoted by the presence of n-type atoms in the crystal layer (Co-doping). In the method of manufacturing a semiconductor device according to the present embodiment, such a Co-doping technique is applied. can do.
[0039]
The heat treatment after the above-described ion implantation is preferably performed in an inert gas atmosphere such as a nitrogen gas at a temperature in the range of 400 to 1500 degrees. This is because such heat treatment can appropriately widen the interval between the defects and promote the activation of the acceptor.
[0040]
As described above, in the semiconductor device and the method of manufacturing the same according to the first embodiment, the probability of occurrence of a defect is increased by using a heavy atom having an atomic number of 20 or more as an ion species at the time of forming an element isolation region of the semiconductor device. A high element isolation region can be formed with good reproducibility. Further, the ion-implanted group II atoms form acceptors in the nitride semiconductor (III-V compound), and the acceptors recombine with electrons, so that current does not easily flow and effectively function as an element isolation region. I do. In addition, a semiconductor device having an element isolation region having a stable high resistance can be obtained.
[0041]
A method for manufacturing a semiconductor device according to the second embodiment will be described with reference to FIG. FIG. 3 shows the impurity distribution in the depth direction in the AlGaN barrier layer and the GaN channel layer of the semiconductor device. In the figure, 19 indicates the distribution of the n-type impurity concentration in the crystal layer, 20 indicates the impurity distribution of the ion-implanted atoms, and 21 indicates the channeling component of the ion-implanted atoms. In the method for manufacturing a semiconductor device according to the second embodiment, channeling and multi-stage ion implantation are applied as an ion implantation method.
[0042]
Usually, the impurity concentration (n-type) of the
[0043]
Thus, utilizing the channeling phenomenon at the time of ion implantation, as shown in the distribution of channeling components in the ion-implanted atoms (21 in FIG. 3), heavy atoms having an atomic number of 20 or more from the wafer surface to a deep region are removed. Let it reach. Here, channeling means that ions are incident substantially along the crystal axis. In this case, the probability that the ions collide with the atoms is reduced, but the ions can reach deep with a small acceleration energy. It should be noted that in the case of heavy atom ions having an atomic number of 20 or more, defects can be efficiently generated even with channeled atoms.
[0044]
In the region where the n-type impurity in the
[0045]
By applying the above two methods alone or in combination, a
[0046]
Channeling is preferably performed by ion implantation from the substrate surface, that is, the direction perpendicular to the wafer main surface, in a state where an amorphous film such as a silicon oxide film or a silicon nitride film is not formed on the surface. It is effective that the ion implantation angle is within approximately ± 3 degrees from the vertical direction of the wafer main surface. In the above-described semiconductor device, the c-plane of the crystal layer such as the
[0047]
However, even when the crystal layers such as the
[0048]
As an example of ion implantation conditions, when the
[0049]
As described above, according to the semiconductor device and the method of manufacturing the semiconductor device according to the second embodiment, the defect concentration can be made higher than the n-type impurity concentration in the crystal layer in all portions in the depth direction of the element isolation region. As a result, it is possible to stably form a uniform high-resistance region in the depth direction, and to significantly reduce an ineffective current that does not contribute to any transistor operation. A semiconductor device having a crystal layer made of a nitride semiconductor having a region can be manufactured with high reproducibility. Further, an element structure of a semiconductor device which can be manufactured with high reproducibility can be obtained.
[0050]
Third Embodiment A semiconductor device and a method of manufacturing a semiconductor device according to a third embodiment will be described with reference to FIG. FIG. 4A is a cross-sectional view of the semiconductor device according to the third embodiment, and FIG. 4B shows the distribution of the n-type impurity concentration and the distribution of the ion-implanted impurity in the depth direction of the crystal layer, respectively. In FIG. 4, components denoted by the same reference numerals as those in FIG. 9 are the same or corresponding components.
[0051]
In the above-described second embodiment, the case where the
[0052]
Therefore, in such a case, the
[0053]
As described above, according to the semiconductor device and the method of manufacturing the semiconductor device according to the third embodiment, a semiconductor device having a crystal layer made of a nitride semiconductor having a high-resistance element isolation region can be manufactured with high reproducibility by a simple method. can do. Further, an element structure of a semiconductor device which can be manufactured with high reproducibility can be obtained.
[0054]
Note that, in the above description, formation of an element isolation region of a field-effect transistor including a crystal layer made of a nitride semiconductor has been described. However, a semiconductor device having a crystal layer made of another nitride semiconductor, for example, a nitride semiconductor The present invention can also be applied to the formation of a high-resistance region such as a current confinement structure in a semiconductor laser or a light emitting diode having a crystal layer made of
[0055]
In the above description, only GaN and AlGaN have been described as examples of nitride semiconductors. However, other nitride semiconductors, such as InN, AlN, InAlN, InGaN, InAlGaN, etc., can exhibit the same effect. Needless to say.
[0056]
【The invention's effect】
In the semiconductor device according to the present invention, since the crystal layer made of a nitride semiconductor has a high resistance region formed by ion implantation of a group II atom with an atomic number of 20 or more, the element isolation region has a stable and high resistance. Is obtained.
[0057]
Further, the semiconductor device according to the present invention has a high resistance region formed by ion implantation of two or more different ion species of a group II atom and an atom having an atomic number of 20 or more in a crystal layer made of a nitride semiconductor. In addition, a semiconductor device having an element isolation region stably increased in resistance and which can be manufactured by a simple manufacturing process can be obtained.
[0058]
Further, in the semiconductor device according to the present invention, since the high resistance region is an element isolation region, a semiconductor device having a small reactive current in the element isolation region can be obtained.
[0059]
Further, in the semiconductor device according to the present invention, since the group II atom is any one of Ca, Zn, Sr, Cd, Ba, Hg, and Ra, the semiconductor device includes the element isolation region stably increased in resistance. Is obtained.
[0060]
Further, in the semiconductor device according to the present invention, since the nitride semiconductor is gallium nitride (GaN) and / or aluminum gallium nitride (AlGaN), the gallium nitride has a stable and high resistance element isolation region. And a semiconductor device having a crystal layer made of aluminum gallium nitride.
[0061]
The method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a crystal layer made of a nitride semiconductor, and includes a step of ion-implanting a group II atom having an atomic number of 20 or more into an element isolation region. Therefore, a semiconductor device having a crystal layer made of a nitride semiconductor having a high-resistance element isolation region can be manufactured with good reproducibility.
[0062]
The method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a crystal layer made of a nitride semiconductor, wherein the element isolation region includes at least two kinds of group II atoms and atoms having an atomic number of 20 or more. The method includes a step of ion-implanting different ion species from the above, so that a semiconductor device having a crystal layer made of a nitride semiconductor and having a high-resistance element isolation region can be manufactured with high reproducibility.
[0063]
In addition, the method for manufacturing a semiconductor device according to the present invention includes a step of heat-treating the wafer after the ion implantation at a temperature of 400 ° C. to 1500 ° C. in an inert gas atmosphere. It can spread moderately and promote the activation of acceptors.
[0064]
In the method for manufacturing a semiconductor device according to the present invention, the group II atom is any one of Ca, Zn, Sr, Cd, Ba, Hg, and Ra. Can be formed.
[0065]
Further, in the method of manufacturing a semiconductor device according to the present invention, since the ion implantation is performed from the channeling direction, even if heavy atoms are used as ion species, a high resistance region can be formed to a sufficiently deep region for practical use. it can.
[0066]
Further, in the method of manufacturing a semiconductor device according to the present invention, since the incident angle of the ion species at the time of the ion implantation is within a range of −3 ° to 3 ° from a direction perpendicular to the main surface of the wafer, heavy atoms are removed from the ion species. , A high resistance region can be formed up to a region deep enough for practical use.
[0067]
Further, in the method of manufacturing a semiconductor device according to the present invention, since the ion implantation is performed a plurality of times at different acceleration voltages, a uniform high-resistance region can be stably formed in the depth direction.
[Brief description of the drawings]
FIG. 1 is a diagram showing the distribution of the impurity concentration and the defect concentration in the depth direction in ion implantation performed in forming an element isolation region.
FIG. 2A shows the relationship between the heat treatment temperature and the defect concentration, resistance, and acceptor concentration when heat treatment is performed after the formation of an element isolation region, and FIG. 2B shows the relationship between the heat treatment temperature when conventional so-called light atoms are ion-implanted. The behavior of the defect concentration and the resistance, and (c), the resistance in the element isolation region by the conventional semiconductor device manufacturing method and the heat treatment dependency of the resistance in the element isolation region by the semiconductor device manufacturing method according to the first embodiment, respectively. FIG.
FIG. 3 is a diagram illustrating an impurity distribution in a depth direction in an AlGaN barrier layer and a GaN channel layer of a semiconductor device according to a second embodiment.
4A is a cross-sectional view of a semiconductor device according to a third embodiment, and FIG. 4B is a distribution of an n-type impurity concentration and a distribution of ion-implanted impurities in a depth direction of a crystal layer.
FIG. 5 is a view showing a part of a manufacturing process in a conventional semiconductor device manufacturing method.
FIG. 6 is a view showing a part of a manufacturing process in a conventional method of manufacturing a semiconductor device.
FIG. 7 is a view showing a part of a manufacturing process in a conventional method of manufacturing a semiconductor device.
FIG. 8 is a view showing a part of a manufacturing process in a conventional semiconductor device manufacturing method.
FIG. 9 shows a sectional view (a) and a top view (b) of a conventional semiconductor device.
[Explanation of symbols]
1 sapphire or silicon carbide (SiC) substrate, 2 gallium nitride (GaN) channel layer, 3 aluminum gallium nitride (AlGaN) barrier layer, 4 source electrode, 5 gate electrode, 6 drain electrode, 7 device isolation region, 8 electron Flow, 9 potential under the gate electrode, 10 distribution of implanted impurities, 11 distribution of defects generated by ion implantation (light atoms), 12 distribution of defects generated by ion implantation (heavy atoms), 13 resistance (this Invention), 14 defect concentration, 15 activated acceptor concentration, 16 resistance (conventional), 17 resistance heat treatment temperature dependence (conventional), 18 resistance heat treatment temperature dependence (present invention), 19 GaN channel layer and AlGaN barrier N-type impurity concentration distribution in the layer, 20 impurity distribution of implanted atoms Channeling component of the 21 ions implanted atoms, 22 total distribution of the ion implanted atoms, 23 ion-implanted impurity distribution.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251272A JP4154960B2 (en) | 2002-08-29 | 2002-08-29 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251272A JP4154960B2 (en) | 2002-08-29 | 2002-08-29 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004095640A true JP2004095640A (en) | 2004-03-25 |
JP4154960B2 JP4154960B2 (en) | 2008-09-24 |
Family
ID=32057900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002251272A Expired - Fee Related JP4154960B2 (en) | 2002-08-29 | 2002-08-29 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4154960B2 (en) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135274A (en) * | 2004-10-06 | 2006-05-25 | New Japan Radio Co Ltd | Nitride semiconductor device and its manufacturing method |
JP2006156914A (en) * | 2004-10-26 | 2006-06-15 | New Japan Radio Co Ltd | Method for manufacturing nitride semiconductor device |
WO2009147774A1 (en) * | 2008-06-05 | 2009-12-10 | パナソニック株式会社 | Semiconductor device |
JP2010010353A (en) * | 2008-06-26 | 2010-01-14 | Nippon Telegr & Teleph Corp <Ntt> | Field-effect transistor and its manufacturing method |
JP2010062321A (en) * | 2008-09-03 | 2010-03-18 | Toshiba Corp | Semiconductor device and fabrication method for the same |
US8133776B2 (en) | 2008-09-03 | 2012-03-13 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method for the same |
US8420502B2 (en) | 2007-03-16 | 2013-04-16 | Toyoda Gosei Co., Ltd. | Group III-V semiconductor device and method for producing the same |
JP2013101376A (en) * | 2004-04-28 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
JP2014007296A (en) * | 2012-06-25 | 2014-01-16 | Advanced Power Device Research Association | Semiconductor device and method for manufacturing the same |
JP2016521460A (en) * | 2013-04-30 | 2016-07-21 | コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ | Method for forming an implantation region normally disturbed in a heterojunction transistor |
US10256335B2 (en) | 2012-10-11 | 2019-04-09 | Rohm Co., Ltd. | Nitride semiconductor device and fabrication method therefor |
US10741686B2 (en) | 2015-09-14 | 2020-08-11 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device and semiconductor device |
WO2021019969A1 (en) * | 2019-07-31 | 2021-02-04 | パナソニックIpマネジメント株式会社 | Nitride semiconductor device and method for manufacturing same |
-
2002
- 2002-08-29 JP JP2002251272A patent/JP4154960B2/en not_active Expired - Fee Related
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8878754B2 (en) | 2004-04-28 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9997099B2 (en) | 2004-04-28 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9231001B2 (en) | 2004-04-28 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2013101376A (en) * | 2004-04-28 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
JP2006135274A (en) * | 2004-10-06 | 2006-05-25 | New Japan Radio Co Ltd | Nitride semiconductor device and its manufacturing method |
JP2006156914A (en) * | 2004-10-26 | 2006-06-15 | New Japan Radio Co Ltd | Method for manufacturing nitride semiconductor device |
US8420502B2 (en) | 2007-03-16 | 2013-04-16 | Toyoda Gosei Co., Ltd. | Group III-V semiconductor device and method for producing the same |
WO2009147774A1 (en) * | 2008-06-05 | 2009-12-10 | パナソニック株式会社 | Semiconductor device |
JP2010010353A (en) * | 2008-06-26 | 2010-01-14 | Nippon Telegr & Teleph Corp <Ntt> | Field-effect transistor and its manufacturing method |
US8133776B2 (en) | 2008-09-03 | 2012-03-13 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method for the same |
US8445341B2 (en) | 2008-09-03 | 2013-05-21 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method for the same |
JP2010062321A (en) * | 2008-09-03 | 2010-03-18 | Toshiba Corp | Semiconductor device and fabrication method for the same |
JP2014007296A (en) * | 2012-06-25 | 2014-01-16 | Advanced Power Device Research Association | Semiconductor device and method for manufacturing the same |
US10256335B2 (en) | 2012-10-11 | 2019-04-09 | Rohm Co., Ltd. | Nitride semiconductor device and fabrication method therefor |
US10686064B2 (en) | 2012-10-11 | 2020-06-16 | Rohm Co., Ltd. | Nitride semiconductor device and fabrication method therefor |
US10991818B2 (en) | 2012-10-11 | 2021-04-27 | Rohm Co., Ltd. | Nitride semiconductor device and fabrication method therefor |
US11777024B2 (en) | 2012-10-11 | 2023-10-03 | Rohm Co., Ltd. | Nitride semiconductor device and fabrication method therefor |
JP2016521460A (en) * | 2013-04-30 | 2016-07-21 | コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ | Method for forming an implantation region normally disturbed in a heterojunction transistor |
US10164081B2 (en) | 2013-04-30 | 2018-12-25 | Commissariat à l'énergie atomique et aux énergies alternatives | Method for forming an implanted area for a heterojunction transistor that is normally blocked |
US10741686B2 (en) | 2015-09-14 | 2020-08-11 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device and semiconductor device |
WO2021019969A1 (en) * | 2019-07-31 | 2021-02-04 | パナソニックIpマネジメント株式会社 | Nitride semiconductor device and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP4154960B2 (en) | 2008-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5164319B2 (en) | Deactivated protective ring for semiconductor devices | |
JP3733420B2 (en) | Heterojunction field effect transistor using nitride semiconductor material | |
US20140054680A1 (en) | Method of forming group iii nitride semiconductor, method of fabricating semiconductor device, group iii nitride semiconductor device, method of performing thermal treatment | |
US7601573B2 (en) | Method for producing nitride semiconductor device | |
JP2010522434A (en) | Termination and contact structures for high voltage GaN based heterojunction transistors | |
JP4154960B2 (en) | Semiconductor device and manufacturing method thereof | |
US20110037101A1 (en) | Semiconductor device | |
JP2009283915A (en) | Semiconductor device including shallow ion-implanted region and method for manufacturing the same | |
JP2007317794A (en) | Semiconductor device, and its manufacturing method | |
JP3449116B2 (en) | Semiconductor device | |
JP2008135700A (en) | Manufacturing method of group iii nitride film, and group iii nitride semiconductor device | |
US7122451B2 (en) | Method for fabricating a semiconductor device including exposing a group III-V semiconductor to an ammonia plasma | |
JP4517077B2 (en) | Heterojunction field effect transistor using nitride semiconductor material | |
JP2008244419A (en) | High electron mobility transistor and method of forming same | |
US20080090395A1 (en) | Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor | |
JP2007305630A (en) | Field effect transistor and manufacturing method thereof | |
JP2004356257A (en) | Manufacturing method for p-type iii nitride semiconductor | |
JP4304431B2 (en) | Method for manufacturing field effect transistor | |
JP2008112750A (en) | Manufacturing method of semiconductor element | |
JP2004311869A (en) | Nitride semiconductor type field effect transistor and its manufacturing method | |
JP2016100450A (en) | Heterojunction field effect transistor and manufacturing method of the same | |
JP2006134935A (en) | Semiconductor apparatus and manufacturing method thereof | |
JP2006059956A (en) | Manufacturing method of semiconductor device | |
JP2005116725A (en) | Semiconductor device and its manufacturing method | |
JP4759923B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040712 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |