JP2009170281A - スペーサの製造方法 - Google Patents

スペーサの製造方法 Download PDF

Info

Publication number
JP2009170281A
JP2009170281A JP2008007652A JP2008007652A JP2009170281A JP 2009170281 A JP2009170281 A JP 2009170281A JP 2008007652 A JP2008007652 A JP 2008007652A JP 2008007652 A JP2008007652 A JP 2008007652A JP 2009170281 A JP2009170281 A JP 2009170281A
Authority
JP
Japan
Prior art keywords
spacer
electrode
base material
antistatic film
spacer base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008007652A
Other languages
English (en)
Other versions
JP5047817B2 (ja
Inventor
Masanaga Tanaka
正長 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Field Emission Tech Inc
Original Assignee
Sony Corp
Field Emission Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Field Emission Tech Inc filed Critical Sony Corp
Priority to JP2008007652A priority Critical patent/JP5047817B2/ja
Publication of JP2009170281A publication Critical patent/JP2009170281A/ja
Application granted granted Critical
Publication of JP5047817B2 publication Critical patent/JP5047817B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

【課題】簡素化され、しかも、製造ミスが生じ難いスペーサの製造方法を提供する。
【解決手段】頂面及び底面がXY平面と平行であり、側面がXZ平面と平行であるスペーサの製造方法は、第1面51Aに第1帯電防止膜52が形成されたスペーサ基材51を支持基板61に固定し、次いで、YZ平面と平行にスペーサ基材51及び第1帯電防止膜52を切断した後、スペーサ基材51の第2面51Bに第2帯電防止膜53を形成し、その後、全面に保護膜63を形成した後、XY平面と平行に保護膜63、第2帯電防止膜53、スペーサ基材51及び第1帯電防止膜52を切断し、次いで、全面に端部電極層54を形成した後、保護膜63を除去し、第1帯電防止膜52から支持基板61を除去し、側面51A.51B及び端面51E,51Fに第1及び第2帯電防止膜52,53が形成され、頂面51C及び底面51Dに端部電極層54が形成されたスペーサを得る各工程から成る。
【選択図】 図1

Description

本発明は、例えば平面型表示装置において使用されるスペーサの製造方法に関する。
現在主流の陰極線管(CRT)に代わる画像表示装置として、平面型(フラットパネル形式)の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)を例示することができる。また、電子放出素子を備えたカソードパネルを組み込んだ平面型表示装置の開発も進められている。ここで、電子放出素子として、冷陰極電界電子放出素子、金属/絶縁膜/金属型素子(MIM素子とも呼ばれる)、表面伝導型電子放出素子が知られており、これらの冷陰極電子源から構成された電子放出素子を備えたカソードパネルを組み込んだ平面型表示装置は、高解像度、高速応答性、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。
電子放出素子としての冷陰極電界電子放出素子を組み込んだ平面型表示装置である冷陰極電界電子放出表示装置(以下、表示装置と略称する場合がある)は、一般に、複数の冷陰極電界電子放出素子(以下、電界放出素子と略称する場合がある)を備えたカソードパネルCPと、電界放出素子から放出された電子との衝突により励起されて発光する蛍光体領域を有するアノードパネルAPとが、高真空に維持された空間を介して対向配置され、カソードパネルCPとアノードパネルAPとが周縁部において接合部材を介して接合された構成を有する。ここで、カソードパネルCPは、2次元マトリクス状に配列された各サブピクセルに対応した電子放出領域を有し、各電子放出領域には、1又は複数の電界放出素子が設けられている。電界放出素子として、スピント型、扁平型、エッジ型、平面型等を挙げることができる。
一例として、スピント型電界放出素子を有する代表的な表示装置の模式的な一部端面図を図8に示し、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図を図9に示す。この表示装置を構成するスピント型電界放出素子は、支持体10に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)と、開口部14の底部に位置するカソード電極11上に形成された円錐形の電子放出部15から構成されている。また、絶縁層12上には層間絶縁層16が形成されており、層間絶縁層16上には収束電極17が形成されている。
この表示装置において、カソード電極11は列方向(Y方向)に延びる帯状であり、ゲート電極13は、Y方向とは異なる行方向(X方向)に延びる帯状である。一般に、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAであり、1サブピクセルに相当する。そして、係る電子放出領域EAが、カソードパネルCPの有効領域EF(平面型表示装置としての実用上の機能である表示機能を果たす中央の表示領域であり、無効領域NFが、この有効領域EFの外側に位置し、有効領域EFを額縁状に包囲している)内に、通常、2次元マトリクス状に配列されている。
一方、アノードパネルAPは、基板20上に所定のパターンを有する蛍光体領域22(具体的には、赤色発光蛍光体領域22R、緑色発光蛍光体領域22G、及び、青色発光蛍光体領域22B)が形成され、蛍光体領域22がアノード電極24で覆われた構造を有する。尚、これらの蛍光体領域22の間は、カーボン等の光吸収性材料から成る光吸収層(ブラックマトリックス)23で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。また、1サブピクセルを構成する蛍光体領域22のそれぞれは隔壁21によって囲まれており、隔壁21の平面形状は格子形状(井桁形状)である。尚、図中、参照番号140は行方向(X方向)に延びるスペーサを表し、参照番号25はスペーサ保持部を表し、参照番号26は接合部材を表す。図9においては、隔壁やスペーサの図示を省略した。
1サブピクセルは、カソードパネル側の電子放出領域EAと、電子放出領域EAに対向(対面)したアノードパネル側の蛍光体領域22とによって構成されている。有効領域EFには、画素(ピクセル)が、例えば数十万〜数百万個ものオーダーにて配列されている。カラー表示の表示装置においては、1画素(1ピクセル)は、赤色発光サブピクセル、緑色発光サブピクセル、及び、青色発光サブピクセルの組から構成されている。そして、アノードパネルAPとカソードパネルCPとを、電子放出領域EAと蛍光体領域22とが対向するように配置し、周縁部において接合部材26を介して接合した後、排気し、封止することによって、表示装置を作製することができる。アノードパネルAPとカソードパネルCPと接合部材26とによって囲まれた空間は高真空(例えば、1×10-3Pa以下)となっている。従って、アノードパネルAPとカソードパネルCPとの間にスペーサ140を配置しておかないと、大気圧によって表示装置が損傷を受けてしまう。尚、スペーサ140の側面には、通常、例えば、CrOxから成る帯電防止膜52,53が形成されている。また、スペーサ140の頂面及び底面には端部電極層54が形成されている。尚、以上に説明した表示装置における従来のスペーサ140の構成、構造については、後に詳しく説明するが、図8に図示した構成、構造とは異なっている。
この表示装置の駆動にあっては、線順次駆動方式が屡々採用されている。ここで、線順次駆動方式とは、マトリクス状に交差する電極群の内の例えばゲート電極13を走査電極(本数:N)、カソード電極11をデータ電極(本数:M)とし、ゲート電極13を選択、走査し、カソード電極11への信号に基づき画像を表示させ、1画面を構成する方法である。そして、このような線順次駆動方式にあっては、各電子放出領域EAからの電子放出は、走査電極の選択時間、所謂走査電極のデューティ(Duty)期間だけ行われる。ここで、デューティ期間は、フレームのリフレッシュ時間(例えば60Hzの場合16.7ミリ秒)をNで除した秒数となる。
より具体的には、カソード電極11には相対的に負電圧がカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧がゲート電極制御回路32から印加され、アノード電極24にはゲート電極13よりも更に高い正電圧がアノード電極制御回路33から印加される。そして、係る表示装置において表示を行う場合、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力する。カソード電極11及びゲート電極13に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15から電子が放出され、この電子がアノード電極24に引き付けられ、アノード電極24を通過して蛍光体領域22に衝突する。その結果、蛍光体領域22が励起されて発光し、所望の画像を得ることができる。つまり、この冷陰極電界電子放出表示装置の動作は、基本的に、ゲート電極13に印加される電圧、及び、カソード電極11に印加される電圧によって制御される。
従来のスペーサ140は、例えば、スペーサ基材等の模式的な端面図及び断面図である図10の(A)〜(D)、図11の(A)〜(C)を参照して以下に説明する方法にて製造される。尚、このようなスペーサの製造方法は、例えば、特表2003−524280に開示されている。
[工程−10]
先ず、スペーサ基材51を、接着層62を用いて支持基板61に固定する(図10の(A)参照)。
[工程−20]
次に、レジスト材料から成る保護膜100を、スピンコーティング法に基づき全面に形成する(図10の(B)参照)。
[工程−30]
その後、周知の方法に基づき、XY平面と平行に、保護膜100、スペーサ基材51及び接着層62を切断する(図10の(C)参照)。
[工程−40]
次いで、全面に、スパッタリング法に基づき端部電極層54を形成する(図10の(D)参照)。こうして、スペーサ基材51の頂面51C及び底面51Dに端部電極層54を形成することができる。次いで、YZ平面と平行に、端部電極層54、保護膜100、スペーサ基材51及び接着層62を切断する。
[工程−50]
その後、保護膜100及びその上の端部電極層54を除去し、更に、スペーサ基材51を支持基板61から除去する。こうして、図11の(A)に示すスペーサ140を得ることができる。尚、図11の(A)〜(C)において、左側に示す断面図は、XY平面に沿ってスペーサ140を切断したときの断面図であり、右側に示す断面図は、YZ平面に沿ってスペーサ140を切断したときの断面図である。
[工程−60]
次いで、スペーサ基材51をスパッタリング装置に搬入し、スペーサ基材51の第1面51Aに第1帯電防止膜52を形成する(図11の(B)参照)。
[工程−70]
次いで、第1帯電防止膜52が形成されたスペーサ基材51を、一旦、スパッタリング装置から搬出し、スペーサ基材51をひっくり返し、再度、スペーサ基材51をスパッタリング装置に搬入し、スペーサ基材51の第2面51Bに第2帯電防止膜53を形成する(図11の(C)参照)。
特表2003−524280
従来のスペーサの製造方法にあっては、上述したとおり、[工程−60]、[工程−70]では、1本、1本に分離した状態においてスペーサ140に第1帯電防止膜52、第2帯電防止膜53を形成するといった煩雑な作業を必要とする。また、第1帯電防止膜52が形成されたスペーサ基材51をひっくり返さないと、第2帯電防止膜が第1帯電防止膜上に形成されてしまうといった製造ミスが生じ得る。
従って、本発明の目的は、簡素化され、しかも、製造ミスが生じ難いスペーサの製造方法を提供することにある。
上記の目的を達成するための本発明の第1の態様に係る板状のスペーサの製造方法は、頂面及び底面がXY平面と平行であり、側面がXZ平面と平行であるスペーサの製造方法であって、
(A)スペーサ基材の第1面に第1帯電防止膜を形成した後、第1帯電防止膜を介してスペーサ基材を支持基板に固定し、次いで、
(B)YZ平面と平行に、スペーサ基材及び第1帯電防止膜を切断して、スペーサ基材に端面を設けた後、
(C)スペーサ基材の第1面と対向する第2面を含む全面に第2帯電防止膜を形成し、その後、
(D)全面に保護膜を形成した後、XY平面と平行に、保護膜、第2帯電防止膜、スペーサ基材及び第1帯電防止膜を切断し、以て、スペーサ基材に頂面及び底面を設け、次いで、
(E)全面に端部電極層を形成した後、
(F)保護膜、及び、その上に形成された端部電極層を除去し、第1帯電防止膜から支持基板を除去し、以て、スペーサ基材の第1面に第1帯電防止膜が形成され、スペーサ基材の第2面及び端面に第2帯電防止膜が形成され、スペーサ基材の頂面及び底面に端部電極層が形成されたスペーサを得る、
各工程から成ることを特徴とする。
上記の目的を達成するための本発明の第2の態様に係る板状のスペーサの製造方法は、頂面及び底面がXY平面と平行であり、側面がXZ平面と平行であるスペーサの製造方法であって、
(A)スペーサ基材の第1面に第1帯電防止膜を形成した後、第1帯電防止膜を介してスペーサ基材を支持基板に固定し、次いで、
(B)全面に保護膜を形成した後、XY平面と平行に、保護膜及びスペーサ基材を切断し、以て、スペーサ基材に頂面及び底面を設け、その後、
(C)全面に端部電極層を形成した後、保護膜及びその上の端部電極層を除去し、次に、
(D)YZ平面と平行に、スペーサ基材及び第1帯電防止膜を切断して、スペーサ基材に端面を設けた後、
(E)スペーサ基材の第1面と対向する第2面を含む全面に第2帯電防止膜を形成し、その後、
(F)第1帯電防止膜から支持基板を除去し、以て、スペーサ基材の第1面に第1帯電防止膜が形成され、スペーサ基材の第2面、頂面、底面及び端面に第2帯電防止膜が形成され、スペーサ基材の頂面及び底面に端部電極層が形成されたスペーサを得る、
各工程から成ることを特徴とする。
本発明の第1の態様あるいは第2の態様に係るスペーサの製造方法(以下、これらを総称して、単に、『本発明』と呼ぶ場合がある)によって得られるスペーサは、電子を放出する電子放出領域が支持体に複数、形成されて成るカソードパネルと、電子放出領域から放出された電子が衝突する蛍光体領域及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、カソードパネルとアノードパネルとの間に配置される。そして、板状のスペーサの高さ方向をZ方向、厚さ方向をY方向、スペーサの軸線方向をX方向としたとき、スペーサは、
(a)スペーサ基材、及び、
(b)XZ平面と平行なスペーサ基材の第1面(側面)に形成された第1帯電防止膜、及び、第1面と対向する第2面(側面)に形成された第2帯電防止膜、並びに、
(c)XY平面と平行なスペーサ基材の頂面及び底面に形成された端部電極層、
から構成されている。尚、スペーサ基材の2つの端面はYZ平面と平行である。ここで、本発明の第1の態様に係るスペーサの製造方法によって得られるスペーサにあっては、端面にも第2帯電防止膜が形成されている。一方、本発明の第2の態様に係るスペーサの製造方法によって得られるスペーサにあっては、端面、頂面及び底面にも第2帯電防止膜が形成されている。
あるいは又、例えば、電子を放出する電子放出領域が支持体に複数、形成されて成るカソードパネルと、電子放出領域から放出された電子が衝突する蛍光体領域及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、板状のスペーサがカソードパネルとアノードパネルとの間に配置され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持された平面型表示装置にあっては、
スペーサの高さ方向をZ方向、厚さ方向をY方向、スペーサの軸線方向をX方向としたとき、スペーサは、
(a)スペーサ基材、及び、
(b)XZ平面と平行なスペーサ基材の第1面(側面)に形成された第1帯電防止膜、及び、第1面と対向する第2面(側面)に形成された第2帯電防止膜、並びに、
(c)XY平面と平行なスペーサ基材の頂面及び底面に形成された端部電極層、
から構成されている。尚、スペーサ基材の2つの端面はYZ平面と平行である。ここで、本発明の第1の態様に係るスペーサの製造方法によって得られるスペーサにあっては、端面にも第2帯電防止膜が形成されている。一方、本発明の第2の態様に係るスペーサの製造方法によって得られるスペーサにあっては、端面、頂面及び底面にも第2帯電防止膜が形成されている。
スペーサ基材の頂面に形成された端部電極層は、アノード電極に接しており、スペーサ基材の底面に形成された端部電極層は、電極、例えば、後述する収束電極に接している。スペーサは、例えば、アノードパネルに設けられた隔壁と隔壁との間に挟み込んで固定すればよく、あるいは又、例えば、アノードパネル及び/又はカソードパネルにスペーサ保持部を形成し、スペーサ保持部によって固定すればよい。
本発明において、1列のスペーサは、1本のスペーサから構成されていてもよいし、複数のスペーサから構成されていてもよい。スペーサ基材は、例えばセラミックスやガラス材料から構成することができる。スペーサ基材をセラミックスから構成する場合、セラミックスとして、ムライト等のケイ酸アルミニウム化合物やアルミナ等の酸化アルミニウム、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア(酸化ジルコニウム)、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミックス材料、これらに、酸化チタンや酸化クロム、酸化マグネシウム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができるし、例えば、特表2003−524280号公報等に記載されている材料を用いることもできる。また、ガラス材料として、高歪点ガラス、低アルカリガラス、無アルカリガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)、結晶性ガラスを例示することができる。
スペーサ基材は、例えば、
(a)セラミックス粉末を分散質とし、バインダーを添加してグリーンシート用スラリーを調製し、
(b)グリーンシート用スラリーを成形して、グリーンシートを得、その後、
(c)グリーンシートを焼成する、
ことにより製造することができる。
スペーサ基材を構成するセラミックス材料は、グリーンシート用スラリー内のセラミックス粉末が焼結されることにより形成される。グリーンシート用スラリーの分散質となるセラミックス粉末を構成する材料として、上述したセラミックスを挙げることができる。尚、必要に応じて、スラリーに導電性付与材料を分散質として加えてもよい。導電性付与材料は、グリーンシート用スラリー内にあっては、必ずしも導電性を示さなくてもよい。導電性付与材料は、グリーンシートの焼成の際に化学的組成が変化するものであってもよいし、焼成により化学的組成が変化しないものであってもよい。具体的には、グリーンシートを焼成することにより、グリーンシート内の導電性付与材料も焼成されるが、焼成された導電性付与材料が導電性を示すものであればよい。グリーンシート用スラリーの分散質となる導電性付与材料として、例えば、金や白金等の貴金属;モリブデン酸化物、ニオブ酸化物、タングステン酸化物、ニッケル酸化物等の金属酸化物;チタン炭化物、タングステン炭化物、ニッケル炭化物等の金属炭化物;モリブデン酸アンモニウム等の金属塩を挙げることができる。更には、これらの混合物であってもよい。即ち、導電性付与材料は、単一の種類の材料から成る形態であってもよいし、複数の種類の材料から成る形態であってもよい。また、グリーンシート用スラリーに添加されるバインダーを構成する材料として、有機系バインダー材料(例えば、アクリル系エマルジョンやポリビニルアルコール(PVA)、ポリエチレングリコール、ポリエチレングリコール)あるいは無機系バインダー材料(例えば、水ガラス)を挙げることができる。
第1帯電防止膜、第2帯電防止膜を構成する材料は、その2次電子放出係数が1に近いことが好ましく、第1帯電防止膜、第2帯電防止膜を構成する材料として、SiやGe等の半導体、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等を用いることができる。より具体的には、例えば、グラファイト等の半金属及びMoSex等の半金属元素を含む化合物、CrOx、NdOx、CrAlxy、酸化マンガン、LaxBa2-xCuO4、Lax1-xCrO3等の酸化物、AlBx、TiBx等のホウ化物、SiC等の炭化物、MoSx、WSx等の硫化物、及び、窒化タングステンと窒化ゲルマニウムの化合物、BN、TiN、AlN等の窒化物等を挙げることができるし、更には、例えば、特表2004−500688号公報等に記載されている材料等を用いることもできる。端部電極層を構成する材料については、後述する。第1帯電防止膜、第2帯電防止膜や端部電極層は、単一の種類の材料から成るものであってもよいし、複数の種類の材料から成るものであってもよいし、単層構造であってもよいし、多層構造であってもよい。第1帯電防止膜、第2帯電防止膜のそれぞれを、(第1の金属酸化物,第2の金属酸化物)の混合物から構成することもできる。(第1の金属酸化物,第2の金属酸化物)の組み合わせとして、(クロム酸化物,チタン酸化物)、(クロム酸化物,インジウム酸化物)、(マンガン酸化物,チタン酸化物)、(マンガン酸化物,インジウム酸化物)、(亜鉛酸化物,チタン酸化物)あるいは(亜鉛酸化物,インジウム酸化物)を挙げることができる。第1帯電防止膜、第2帯電防止膜や端部電極層は、電子ビーム蒸着法や熱フィラメント蒸着法を含む真空蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種物理的気相成長法(PVD法);各種化学的気相成長(CVD)法等、周知の方法により形成(成膜)することができる。第1帯電防止膜、第2帯電防止膜や端部電極層は、スペーサ基材上に、直接、設けられていてもよいし、例えば、密着性改善用等の下地膜がスペーサ基材の上に形成されており、下地膜の上に第1帯電防止膜、第2帯電防止膜や端部電極層が形成されていてもよい。
支持基板は、支持基板が経由する各種のプロセスにおける熱に耐え得る平滑な板状の材料であれば如何なる材料とすることもでき、例えば、ガラス基板、各種ステンレス鋼板、各種セラミックス板、アルミニウム板、高温耐性を有する樹脂製基板を例示することができる。また、支持基板へのスペーサ基材の固定は、具体的には、例えば、支持基板の表面に接着層を形成して接着層によって支持基板へスペーサ基材を固定する方法、ワックスや両面粘着テープを用いて固定する方法、真空吸着法、所謂静電チャックを用いる方法に基づき行うことができる。
保護膜を構成する材料として、具体的には、感光性レジスト材料、熱硬化性樹脂、片面粘着フィルムを例示することができるし、保護膜の形成方法として、スピンコーティング法等の塗布法、ラミネート法を例示することができる。
本発明の第1の態様に係るスペーサの製造方法にあっては、工程(B)において、YZ平面と平行にスペーサ基材及び第1帯電防止膜を切断するが、このとき、更に、厚さ方向に支持基板の一部を切断してもよいし、工程(D)において、XY平面と平行に保護膜、第2帯電防止膜、スペーサ基材及び第1帯電防止膜を切断するが、このとき、更に、厚さ方向に支持基板の一部を切断してもよい。本発明の第2の態様に係るスペーサの製造方法にあっては、工程(B)において、XY平面と平行に保護膜及びスペーサ基材を切断するが、このとき、更に、厚さ方向に支持基板の一部を切断してもよいし、工程(D)において、YZ平面と平行にスペーサ基材及び第1帯電防止膜を切断するが、このとき、更に、厚さ方向に支持基板の一部を切断してもよい。
本発明の第1の態様に係るスペーサの製造方法にあっては工程(F)において、また、本発明の第2の態様に係るスペーサの製造方法にあっては工程(C)において、保護膜、及び、その上に形成された端部電極層を除去するが、具体的には、感光性レジストを用いる場合には現像液、剥離液での溶解又は剥離による除去、熱硬化性樹脂を用いる場合にはアセトン等の溶剤を用いた除去、フィルムを用いる場合にはアルカリにて溶解したり物理的に剥がす方法に基づく除去といった、使用する材料に応じた適切な方法を採用すればよい。更には、本発明の第1の態様あるいは第2の態様に係るスペーサの製造方法における工程(F)にあっては、第1帯電防止膜から支持基板を除去するが、具体的には、接着層やワックスを用いる場合には適切な溶剤による溶解、真空吸着法を採用する場合には大気開放、静電チャックを用いる場合には静電チャックの動作停止、物理的な引き剥がし法といった、使用する材料に応じた適切な方法を採用すればよい。
平面型表示装置において、カソードパネルを構成する支持体、あるいは又、アノードパネルを構成する基板は、これらの基板が相互に対向する面が絶縁性部材から構成されていればよく、ガラス基板、表面に絶縁被膜が形成されたガラス基板、石英基板、表面に絶縁被膜が形成された石英基板、表面に絶縁被膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁被膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、低アルカリガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)、無アルカリガラスを例示することができる。
平面型表示装置において、電子放出領域を構成する電子放出素子として、冷陰極電界電子放出素子(以下、電界放出素子と略称する)、金属/絶縁膜/金属型素子(MIM素子)、表面伝導型電子放出素子を挙げることができる。また、平面型表示装置として、冷陰極電界電子放出素子を備えた平面型表示装置(冷陰極電界電子放出表示装置)、MIM素子が組み込まれた平面型表示装置、表面伝導型電子放出素子が組み込まれた平面型表示装置を挙げることができる。
ここで、平面型表示装置を、冷陰極電界電子放出素子(電界放出素子と略称する)を備えた冷陰極電界電子放出表示装置とする場合、電界放出素子は、
(a)支持体上に形成された帯状のカソード電極、
(b)支持体及びカソード電極上に形成された絶縁層、
(c)絶縁層上に形成された帯状のゲート電極、
(d)カソード電極とゲート電極の重複する重複領域に位置するゲート電極及び絶縁層の部分に設けられ、底部にカソード電極が露出した開口部、及び、
(e)開口部の底部に露出したカソード電極上に設けられ、カソード電極及びゲート電極への電圧の印加によって電子放出が制御される電子放出部、
から成る。
電界放出素子の型式は特に限定されず、スピント型電界放出素子(円錐形の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)や、扁平型電界放出素子(略平面の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)を挙げることができる。カソードパネルにおいて、ゲート電極の射影像とカソード電極の射影像とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。ここで、ゲート電極は行方向(X方向)に延び、カソード電極は列方向(Y方向)に延びる構成とすることができる。カソードパネルにおいて、ゲート電極とカソード電極とが重複する重複領域が電子放出領域を構成し、電子放出領域が2次元マトリクス状に配列されており、各電子放出領域には、1又は複数の電界放出素子が設けられている。
そして、冷陰極電界電子放出表示装置にあっては、実表示作動時、ゲート電極及びカソード電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、アノードパネルに設けられたアノード電極によってアノードパネルへと引き付けられ、蛍光体領域に衝突する。そして、蛍光体領域への電子の衝突の結果、蛍光体領域が発光し、画像として認識することができる。
冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。実表示作動時、アノード電極制御回路からアノード電極に印加される電圧(アノード電圧)VAは、通常、一定であり、例えば、5キロボルト〜15キロボルトとすることができる。あるいは又、アノードパネルとカソードパネルとの間の距離をd0(但し、0.5mm≦d0≦10mm)としたとき、VA/d0(単位:キロボルト/mm)の値は、0.5以上20以下、好ましくは1以上10以下、一層好ましくは4以上8以下を満足することが望ましい。冷陰極電界電子放出表示装置の実表示作動時、例えば、カソード電極に印加する電圧VC及びゲート電極に印加する電圧VGに関しては、階調制御方式として電圧変調方式やパルス幅変調方式を採用することができる。
電界放出素子は、一般に、以下の方法で製造することができる。
(1)支持体上にカソード電極を形成する工程、
(2)全面(支持体及びカソード電極上)に絶縁層を形成する工程、
(3)絶縁層上にゲート電極を形成する工程、
(4)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部にカソード電極を露出させる工程、
(5)開口部の底部に位置するカソード電極上に電子放出部を形成する工程。
あるいは又、電界放出素子は、以下の方法で製造することもできる。
(1)支持体上にカソード電極を形成する工程、
(2)カソード電極上に電子放出部を形成する工程、
(3)全面(支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上)に絶縁層を形成する工程、
(4)絶縁層上にゲート電極を形成する工程、
(5)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部に電子放出部を露出させる工程。
収束電極(フォーカス電極)が備えられている場合、ゲート電極及び絶縁層上には更に層間絶縁層が設けられ、層間絶縁層上に収束電極が設けられている構造、あるいは又、ゲート電極の上方に収束電極が設けられている構造とすることができる。ここで、収束電極とは、開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルト以上のオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、収束電極は特に有効である。収束電極には、収束電極制御回路から相対的に負電圧(例えば、0ボルト)が印加される。収束電極は、必ずしも、カソード電極とゲート電極とが重複する重複領域に設けられた電子放出部あるいは電子放出領域のそれぞれを取り囲むように個別に形成されている必要はなく、例えば、電子放出部あるいは電子放出領域の所定の配列方向に沿って延在させてもよいし、電子放出部あるいは電子放出領域の全てを1つの収束電極で取り囲む構成としてもよく(即ち、収束電極を、有効領域の全体を覆う薄い1枚のシート状の構造としてもよく)、これによって、複数の電子放出部あるいは電子放出領域に共通の収束効果を及ぼすことができる。尚、収束電極及び層間絶縁層には、開口部(第3開口部)が設けられている。
ここで、有効領域とは、平面型表示装置としての実用上の機能である表示機能を果たす中央の表示領域であり、無効領域は、この有効領域の外側に位置し、有効領域を額縁状に包囲している。
端部電極層、ゲート電極、カソード電極、収束電極の構成材料として、クロム(Cr)、アルミニウム(Al)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属を含む各種金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えば、TiW;TiNやWN等の窒化物;WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。端部電極層、ゲート電極やカソード電極、収束電極を、これらの材料の単層構造あるいは積層構造とすることができる。また、これらの電極層や電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった真空蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法を含む各種PVD法;各種CVD法;スクリーン印刷法;インクジェット印刷法;メタルマスク印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;ゾル−ゲル法等を挙げることができるし、これらの方法とエッチング法との組合せを挙げることもできる。ここで、形成方法を適切に選択することで、直接、パターニングされた帯状のカソード電極やゲート電極、収束電極を形成することが可能である。
スピント型電界放出素子にあっては、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン(ポリシリコンやアモルファスシリコン)から成る群から選択された少なくとも1種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、スパッタリング法や真空蒸着法といった各種PVD法、各種CVD法によって形成することができる。
扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。あるいは又、電子放出部を構成する材料として、係る材料の2次電子利得δがカソード電極を構成する導電性材料の2次電子利得δよりも大きくなるような材料から、適宜、選択してもよい。扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体(カーボン・ナノチューブ及び/又はグラファイト・ナノファイバー)、ZnOウィスカー、MgOウィスカー、SnO2ウィスカー、MnOウィスカー、Y23ウィスカー、NiOウィスカー、ITOウィスカー、In23ウィスカー、Al23ウィスカーを挙げることができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。
第1開口部(ゲート電極に形成された開口部)あるいは第2開口部(絶縁層に形成された開口部)の平面形状(支持体表面と平行な仮想平面で開口部を切断したときの形状)は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。第1開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、第1開口部を、直接、形成することもできる。第2開口部の形成も、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。収束電極及び層間絶縁層に設けられた第3開口部の形成も同様の方法で行うことができる。
電界放出素子においては、電界放出素子の構造に依存するが、1つの開口部内に1つの電子放出部が存在してもよいし、1つの開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の第1開口部を設け、係る第1開口部と連通する1つの第2開口部を絶縁層に設け、絶縁層に設けられた1つの第2開口部内に1又は複数の電子放出部が存在してもよい。
電界放出素子において、カソード電極と電子放出部との間に抵抗体薄膜を形成してもよい。抵抗体薄膜を形成することによって、電界放出素子の動作安定化、電子放出特性の均一化、カソード電極とゲート電極との間のリーク電流の抑制を図ることができる。抵抗体薄膜を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系抵抗体材料、SiN、アモルファスシリコン等の半導体抵抗体材料、酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル等の高融点金属酸化物や高融点金属窒化物を例示することができる。抵抗体薄膜の形成方法として、スパッタリング法、各種CVD法や、スクリーン印刷法といった各種印刷法を例示することができる。1つの電子放出部当たりの電気抵抗値は、概ね1×105〜1×1011Ω、好ましくは数MΩ〜数十ギガΩとすればよい。
絶縁層、層間絶縁層の構成材料として、SiO2、BPSG、PSG、BSG、AsSG、PbSG、SiON、SOG(スピンオングラス)、低融点ガラス、ガラスペーストといったSiO2系材料;SiN系材料;ポリイミド等の絶縁性樹脂を、単独あるいは、適宜、組み合わせて使用することができる。絶縁層、層間絶縁層の形成には、各種CVD法、塗布法、スパッタリング法、スクリーン印刷法といった各種印刷法等の公知のプロセスが利用できる。
平面型表示装置において、アノード電極と蛍光体領域の構成例として、
(1)基板上に、アノード電極を形成し、アノード電極の上に蛍光体領域を形成する構成
(2)基板上に、蛍光体領域を形成し、蛍光体領域上にアノード電極を形成する構成
を挙げることができる。尚、(1)の構成において、蛍光体領域の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、(2)の構成において、アノード電極の上にメタルバック膜を形成してもよい。尚、メタルバック膜をアノード電極と兼ねることもできる。
アノード電極は、全体として1つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとはアノード電極抵抗体層によって電気的に接続されていることが好ましい。アノード電極抵抗体層を構成する材料として、カーボン、シリコンカーバイド(SiC)やSiCNといったカーボン系材料;SiN系材料;酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物や高融点金属窒化物;アモルファスシリコン等の半導体材料;ITOを挙げることができる。また、SiC抵抗膜上に抵抗値の低いカーボン薄膜を積層するといった複数の膜の組み合わせにより、安定した所望のシート抵抗値を実現することも可能である。アノード電極抵抗体層のシート抵抗値として、1×10-1Ω/□乃至1×1010Ω/□、好ましくは1×103Ω/□乃至1×108Ω/□を例示することができる。アノード電極ユニットの数[UN]は2以上であればよく、例えば、直線上に配列された蛍光体領域の列の総数を[un]列としたとき、[UN]=[un]とし、あるいは、[un]=u・[UN](uは2以上の整数であり、好ましくは10≦u≦100、一層好ましくは20≦u≦50)としてもよいし、一定の間隔をもって配置されたスペーサの数に1を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。全体として1つのアノード電極の上にアノード電極抵抗体層を形成してもよい。このように、アノード電極を有効領域のほぼ全面に亙って形成する代わりに、より小さい面積を有するアノード電極ユニットに分割した形で形成すれば、アノード電極ユニットと電子放出領域との間の静電容量を減少させることができる。その結果、放電の発生を低減することができ、放電に起因したアノード電極や電子放出領域の損傷の発生を効果的に減少させることができる。
アノード電極をアノード電極ユニットから構成する場合であって隔壁(後述する)が形成されている場合、アノード電極ユニットは、各蛍光体領域上から隔壁側面上に亙り形成されている形態とすることができる。尚、アノード電極ユニットは、各蛍光体領域上から隔壁側面の途中まで形成されている形態であってもよい。
アノード電極(アノード電極ユニットを包含する)は、導電材料層を用いて形成すればよい。導電材料層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった真空蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種PVD法;各種CVD法;スクリーン印刷法を含む各種印刷法;メタルマスク印刷法;リフトオフ法;ゾル−ゲル法等を挙げることができる。即ち、導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料を各種PVD法や各種印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、アノード電極抵抗体層も、アノード電極と同様の、あるいは、類似した方法で形成することができる。即ち、抵抗体材料からアノード電極抵抗体層を形成し、リソグラフィ技術及びエッチング技術に基づきこのアノード電極抵抗体層をパターニングしてもよいし、あるいは、アノード電極抵抗体層のパターンを有するマスクやスクリーンを介して抵抗体材料の各種PVD法や各種印刷法に基づく形成により、アノード電極抵抗体層を得ることができる。基板上(あるいは基板上方)におけるアノード電極の平均厚さ(後述するように隔壁を設ける場合、隔壁の頂面上におけるアノード電極の平均厚さ)として、3×10-8m(30nm)乃至1×10-6m(1μm)、好ましくは5×10-8m(50nm)乃至5×10-7m(0.5μm)を例示することができる。
アノード電極の構成材料として、アルミニウム(Al)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、金(Au)、銀(Ag)、チタン(Ti)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンドやグラファイト等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、アノード電極抵抗体層を形成する場合、アノード電極抵抗体層の電気抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、アノード電極抵抗体層をシリコンカーバイド(SiC)から構成した場合、アノード電極をモリブデン(Mo)やアルミニウム(Al)から構成することが好ましい。
蛍光体領域は、単色の蛍光体粒子から構成されていても、3原色の蛍光体粒子から構成されていてもよい。蛍光体領域の配列様式は、例えば、ドット状である。具体的には、平面型表示装置がカラー表示の場合、蛍光体領域の配置、配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。即ち、直線上に配列された蛍光体領域の1列は、全てが赤色発光蛍光体領域で占められた列、緑色発光蛍光体領域で占められた列、及び、青色発光蛍光体領域で占められた列から構成されていてもよいし、赤色発光蛍光体領域、緑色発光蛍光体領域、及び、青色発光蛍光体領域が順に配置された列から構成されていてもよい。ここで、蛍光体領域とは、アノードパネル上において1つの輝点を生成する蛍光体の領域であると定義する。また、1画素(1ピクセル)は、1つの赤色発光蛍光体領域、1つの緑色発光蛍光体領域、及び、1つの青色発光蛍光体領域の集合から構成され、1サブピクセルは、1つの蛍光体領域(1つの赤色発光蛍光体領域、あるいは、1つの緑色発光蛍光体領域、あるいは、1つの青色発光蛍光体領域)から構成される。尚、隣り合う蛍光体領域の間の隙間がコントラスト向上を目的とした光吸収層(ブラックマトリックス)で埋め込まれていてもよい。
蛍光体領域は、発光性結晶粒子から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物(赤色発光蛍光体スラリー)を全面に塗布し、露光、現像して、赤色発光蛍光体領域を形成し、次いで、緑色の感光性の発光性結晶粒子組成物(緑色発光蛍光体スラリー)を全面に塗布し、露光、現像して、緑色発光蛍光体領域を形成し、更に、青色の感光性の発光性結晶粒子組成物(青色発光蛍光体スラリー)を全面に塗布し、露光、現像して、青色発光蛍光体領域を形成する方法にて形成することができる。あるいは又、スクリーン印刷法やインクジェット印刷法、フロート塗布法、沈降塗布法、蛍光体フィルム転写法等により各蛍光体領域を形成してもよい。基板上における蛍光体領域の平均厚さは、限定するものではないが、3μm乃至20μm、好ましくは5μm乃至10μmであることが望ましい。発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から、適宜、選択して用いることができる。カラー表示の場合、色純度がNTSCで規定される3原色に近く、3原色を混合した際の白バランスがとれ、残光時間が短く、3原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。
蛍光体領域からの光を吸収する光吸収層が、隣り合う蛍光体領域の間、あるいは、後述する隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラックマトリックスとして機能する。光吸収層を構成する材料として、蛍光体領域からの光を90%以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜(例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金)、金属酸化物(例えば、酸化クロム)、金属窒化物(例えば、窒化クロム)、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム/クロム積層膜を例示することができる。尚、酸化クロム/クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せ、各種印刷法、リソグラフィ技術等、使用する材料に依存して、適宜、選択された方法にて形成することができる。
蛍光体領域から反跳した電子、あるいは、蛍光体領域から放出された2次電子が他の蛍光体領域に入射し、所謂光学的クロストーク(色濁り)が発生することを防止するために、隔壁を設けることが好ましい。隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、キャスティング法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成(硬化)を行う方法である。キャスティング法(型押し成形法)とは、ペースト状とした有機材料あるいは無機材料から成る隔壁形成用材料層を型(キャスト)から基板上に押し出すことで隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やメタルマスク印刷法、ロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。隔壁を形成した後、隔壁を研磨し、隔壁頂面の平坦化を図ってもよい。
隔壁における蛍光体領域を取り囲む部分の平面形状(隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である)として、矩形形状、円形形状、楕円形状、長円形状、三角形形状、五角形以上の多角形形状、丸みを帯びた三角形形状、丸みを帯びた矩形形状、丸みを帯びた多角形等を例示することができるし、蛍光体領域の二辺と平行に延びる直線状の形状(棒状の形状)を挙げることができる。これらの平面形状(開口領域の平面形状)が2次元マトリクス状に配列されることにより、格子状の隔壁が形成される。この2次元マトリクス状の配列は、例えば井桁様に配列されるものでもよいし、千鳥様に配列されるものでもよい。
隔壁形成用材料として、例えば、感光性ポリイミド樹脂や、酸化コバルト等の金属酸化物により黒色に着色した鉛ガラス、SiO2、低融点ガラスペーストを例示することができる。隔壁の表面(頂面及び側面)には、隔壁に電子ビームが衝突して隔壁からガスが放出されることを防止するための保護層(例えば、SiO2、SiON、あるいは、AlNから成る)を形成してもよい。
カソードパネルとアノードパネルとを周縁部において接合するが、接合は接着層を接合部材として用いて行ってもよいし、あるいは、棒状あるいはフレーム状(枠状)であってガラスやセラミックス等の絶縁剛性材料から構成された枠体と接着層とから成る接合部材を用いて行ってもよい。枠体と接着層とから成る接合部材を用いる場合には、枠体の高さを、適宜、選択することにより、接着層のみから成る接合部材を使用する場合に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、B23−PbO系フリットガラスやSiO2−B23−PbO系フリットガラスといったフリットガラスが一般的であるが、融点が120〜400゜C程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、In(インジウム:融点157゜C);インジウム−金系の低融点合金;Sn80Ag20(融点220〜370゜C)、Sn95Cu5(融点227〜370゜C)等の錫(Sn)系高温はんだ;Pb97.5Ag2.5(融点304゜C)、Pb94.5Ag5.5(融点304〜365゜C)、Pb97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)系高温はんだ;Zn95Al5(融点380゜C)等の亜鉛(Zn)系高温はんだ;Sn5Pb95(融点300〜314゜C)、Sn2Pb98(融点316〜322゜C)等の錫−鉛系標準はんだ;Au88Ga12(融点381゜C)等のろう材(以上の添字は全て原子%を表す)を例示することができる。
カソードパネルとアノードパネルと接合部材の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第1段階でカソードパネル又はアノードパネルのいずれか一方と接合部材とを接合し、第2段階でカソードパネル又はアノードパネルの他方と接合部材とを接合してもよい。三者同時接合や第2段階における接合を高真空雰囲気中で行えば、カソードパネルとアノードパネルと接合部材とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、カソードパネルとアノードパネルと接合部材とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気体は、窒素ガスや周期律表0族に属するガス(例えばArガス)を含む不活性ガスとすることが好ましいが、大気中で行うこともできる。
排気を行う場合、排気は、カソードパネル及び/又はアノードパネルに予め接続されたチップ管とも呼ばれる排気管を通じて行うことができる。排気管は、典型的にはガラス管、あるいは、低熱膨張率を有する金属や合金[例えば、ニッケル(Ni)を42重量%含有した鉄(Fe)合金や、ニッケル(Ni)を42重量%、クロム(Cr)を6重量%含有した鉄(Fe)合金]から成る中空管から構成され、カソードパネル及び/又はアノードパネルの無効領域に設けられた貫通部の周囲に、上述のフリットガラス又は低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られ、あるいは又、圧着することにより封じられる。尚、封じる前に、平面型表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。
本発明において、ピクセル数をM×Nとしたとき、(M,N)として、具体的には、VGA(640,480)、S−VGA(800,600)、XGA(1024,768)、APRC(1152,900)、S−XGA(1280,1024)、U−XGA(1600,1200)、HD−TV(1920,1080)、Q−XGA(2048,1536)の他、(1920,1035)、(720,480)、(1280,960)等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
本発明にあっては、支持基板に固定された状態でスペーサが形成され、1本、1本に分離した状態においてスペーサを加工することはないので、作業が煩雑になることがないし、スペーサの製造ミスが発生し難い。
以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、実施例1〜実施例2における平面型表示装置の共通した概要を、以下、説明する。ここで、実施例1〜実施例2における平面型表示装置は、冷陰極電界電子放出表示装置(以下、表示装置と略称する)である。実施例1〜実施例2における表示装置にあっては、帯状のゲート電極(例えば走査電極)13は行方向(X方向)に延び、帯状のカソード電極(例えばデータ電極)11は列方向(Y方向)に延びている。
実施例における表示装置の模式的な一部端面図は図8に示したと同様であり、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図は図9に示したと同様である。即ち、実施例における表示装置は、支持体10上に行方向(X方向)及び列方向(Y方向)に沿って2次元マトリクス状に配列された電子放出領域EAを備えたカソードパネルCPと、蛍光体領域22及びアノード電極24が設けられたアノードパネルAPとが外周部で接合されている。そして、カソードパネルCPとアノードパネルAPとの間には行方向(X方向)に沿ってスペーサ40が配置され、スペーサ40はスペーサ保持部25によって保持されており、カソードパネルCPとアノードパネルAPとによって挟まれた空間が真空に保持されている。
ここで、実施例における表示装置は、有効領域EF、及び、有効領域EFを取り囲む無効領域NFを有する。尚、有効領域EFとは、表示装置としての実用上の画像表示機能を果たす略中央に位置する表示領域であり、この有効領域EFは、額縁状に包囲する無効領域NFによって囲まれている。そして、カソードパネルCPとアノードパネルAPと接合部材26とによって挟まれた空間は真空(圧力:例えば10-3Pa以下)に保持されている。カソードパネルCPの無効領域NFには、真空排気用の貫通孔(図示せず)が設けられており、この貫通孔には、真空排気後に封じ切られるチップ管とも呼ばれる排気管(図示せず)が取り付けられている。
実施例において、電子放出領域を構成する電界放出素子は、例えば、スピント型電界放出素子から構成されている。スピント型電界放出素子は、
(a)支持体10上に形成された帯状のカソード電極11、
(b)支持体10及びカソード電極11上に形成された絶縁層12、
(c)絶縁層12上に形成された帯状のゲート電極13、
(d)カソード電極11とゲート電極13の重複する重複領域に位置するゲート電極13及び絶縁層12の部分に設けられ、底部にカソード電極11が露出した開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)、並びに、
(e)開口部14の底部に露出したカソード電極11上に設けられ、カソード電極11及びゲート電極13への電圧の印加によって電子放出が制御される電子放出部15、
から構成されている。ここで、電子放出部15の形状は円錐形である。また、絶縁層12上には層間絶縁層16が形成されており、層間絶縁層16上には収束電極17が形成されている。
実施例の表示装置において、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向(列方向及び行方向)に各々帯状に形成されており、これらの両電極の射影像が重複する領域(1副画素(サブピクセル)分の領域に相当し、電子放出領域EAである)に、複数の電界放出素子が設けられている。尚、図面の簡素化のため、図8では、各電子放出領域EAにおいて2つの電子放出部15を図示した。そして、係る電子放出領域EAが、カソードパネルCPの有効領域EF(実際の表示部分として機能する領域)内に、通常、上述したとおり、2次元マトリクス状に配列されている。
アノードパネルAPは、基板20と、基板20上に形成され、所定のパターンを有する蛍光体領域22と、その上に形成されたアノード電極24から構成されている。1副画素(1サブピクセル)は、電子放出領域EAと、電子放出領域EAに対面したアノードパネル側の蛍光体領域22とによって構成されている。有効領域EFには、係る副画素が、例えば数十万〜数百万個ものオーダーにて配列されている。尚、蛍光体領域22と蛍光体領域22との間の基板20上には、表示画像の色濁り、光学的クロストークの発生を防止するために、光吸収層(ブラックマトリックス)23が形成されている。アノード電極24は、厚さ約0.3μmのアルミニウム(Al)から成り、有効領域EFを覆う薄い1枚のシート状であり、蛍光体領域22を覆う状態で設けられている。図9においては、隔壁やスペーサ、スペーサ保持部の図示を省略した。カラー表示の表示装置の場合には、1画素(1ピクセル)は、1つの赤色発光蛍光体領域22R、1つの緑色発光蛍光体領域22G、及び、1つの青色発光蛍光体領域22Bの集合から構成されている。各蛍光体領域22を取り囲む格子状の隔壁21が基板20上に形成されている。各蛍光体領域22は、隔壁21によって囲まれている。格子状の隔壁21における蛍光体領域22を取り囲む部分の平面形状(隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である)は、矩形形状(長方形)であり、これらの平面形状(開口領域の平面形状)は2次元マトリクス状(より具体的には、井桁)に配列され、格子状の隔壁21が形成されている。隔壁の一部は、スペーサ保持部25として機能する。
実施例における表示装置において、カソードパネルCPとアノードパネルAPとの間に、行方向(X方向)に延びる平板状のスペーサ40が、複数列、配置されている。また、スペーサ40とスペーサ40とによって、数十本乃至数百本のゲート電極13が挟まれている。スペーサ40の頂面及び底面はXY平面と平行であり、側面はXZ平面と平行であり、端面はYZ平面と平行である。スペーサ40を構成するスペーサ基材51は、例えば酸化アルミニウム(Al23)から成り、スペーサ40の頂面と底面との間の抵抗値は、約1×1010Ω(約10GΩ)である。また、スペーサ基材51の側面(第1面51A及び第2面51B)には、例えば、RFスパッタリング法に基づき厚さ4nmの酸化クロム(CrOx)から成る帯電防止膜(第1帯電防止膜52及び第2帯電防止膜53)が形成されている。酸化クロムは、2次電子放出係数が比較的小さく、スペーサ40が正に帯電するような条件下では、帯電防止膜として非常に好ましい材料である。更には、スペーサ基材51の頂面51C及び底面51Dには、白金(Pt)から成る端部電極層54が形成されている。尚、代替的に、端部電極層54を構成する材料としてニッケル−バナジウム合金を挙げることができる。
実施例における表示装置において、カソード電極11はカソード電極制御回路31に接続され、ゲート電極13はゲート電極制御回路32に接続され、収束電極が設けられている場合には、収束電極は収束電極制御回路(図示せず)に接続され、アノード電極24はアノード電極制御回路33に接続されている。表示装置の実表示作動時、アノード電極制御回路33からアノード電極24に印加されるアノード電圧VAは、通常、一定であり、例えば、5キロボルト〜15キロボルト、具体的には、例えば、9キロボルト(例えば、d0=2.0mm)とすることができる。一方、表示装置の実表示作動時、カソード電極11に印加する電圧VC及びゲート電極13に印加する電圧VGに関しては、
(1)カソード電極11に印加する電圧VCを一定とし、ゲート電極13に印加する電圧VGを変化させる方式
(2)カソード電極11に印加する電圧VCを変化させ、ゲート電極13に印加する電圧VGを一定とする方式
(3)カソード電極11に印加する電圧VCを変化させ、且つ、ゲート電極13に印加する電圧VGも変化させる方式
のいずれを採用してもよいが、実施例における表示装置においては、上述の(2)の方式を採用する。
即ち、表示装置の実表示作動時、カソード電極11には相対的に負電圧(VC)がカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧(VG)がゲート電極制御回路32から印加され、収束電極が設けられている場合には、収束電極には収束電極制御回路から例えば0ボルトが印加され、アノード電極24にはゲート電極13よりも更に高い正電圧(アノード電圧VA)がアノード電極制御回路33から印加される。係る表示装置において、線順次駆動方式により画像の表示を行う場合、例えば、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力する。尚、カソード電極11を走査電極とし、ゲート電極13をデータ電極とする場合には、カソード電極11にカソード電極制御回路31から走査信号を入力し、ゲート電極13にゲート電極制御回路32からビデオ信号を入力すればよい。カソード電極11とゲート電極13との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15から電子が放出され、この電子がアノード電極24に引き付けられ、アノード電極24を通過して蛍光体領域22に衝突する。その結果、蛍光体領域22が励起されて発光し、所望の画像を得ることができる。つまり、この表示装置の動作は、基本的に、ゲート電極13に印加される電圧VG、及び、カソード電極11に印加される電圧VCによって制御される。カソード電極11はカソード電極駆動ドライバによって駆動され、ゲート電極13はゲート電極駆動ドライバによって駆動される。カソード電極制御回路31、ゲート電極制御回路32、アノード電極制御回路33や駆動ドライバは周知の回路から構成することができる。
本発明の第1の態様あるいは第2の態様に係るスペーサの製造方法によって得られるスペーサ40は、以上に説明した表示装置において、スペーサ保持部25によって保持された状態で使用される。スペーサ基材51の頂面51Cに形成された端部電極層54はアノード電極24に接しており、スペーサ基材51の底面51Dに形成された端部電極層54は収束電極17に接している。
実施例1は、本発明の第1の態様に係るスペーサの製造方法に関する。以下、スペーサ基材等の模式的な端面図及び断面図である図1の(A)〜(D)、図2の(A)〜(D)、図3の(A)〜(B)を参照して、実施例1のスペーサの製造方法を説明する。尚、図1の(A)〜(D)、図2の(A)、図3の(B)は、XY平面に沿った模式的な端面図あるいは断面図であり、図2の(B)〜(D)、図3の(A)は、YZ平面に沿った模式的な端面図あるいは断面図である。
[工程−100]
先ず、スペーサ基材51の第1面51Aに第1帯電防止膜52を形成した後、第1帯電防止膜52を介して、スペーサ基材51を支持基板61に固定する。具体的には、ガラス基板等から成る支持基板61の表面に、熱硬化性樹脂から成る接着層62を形成しておく。一方、スペーサ基材51の第1面51A上に、スパッタリング法に基づき、厚さ4nmの酸化クロム(CrOx)から成る第1帯電防止膜52Aを形成しておく(図1の(A)参照)。そして、第1帯電防止膜52Aと接着層62とを接触させ、加熱、加圧することによって、第1帯電防止膜52を介して、スペーサ基材51を支持基板61に固定する(図1の(B)参照)。
[工程−110]
次いで、YZ平面と平行に、スペーサ基材51及び第1帯電防止膜52を切断して、スペーサ基材51に端面51E,51Fを設ける(図1の(C)参照)。具体的には、ダイアモンドカッター等を用いて、YZ平面と平行に、スペーサ基材51及び第1帯電防止膜52を(場合によっては、更に、接触層62、及び、厚さ方向に支持基板61の一部を)切断する。こうして、図1の(C)に示すように、切断溝71が形成され、スペーサ基材51に端面51E,51Fが設けられる。
[工程−120]
その後、スペーサ基材51の第1面51Aと対向する第2面51Bを含む全面に第2帯電防止膜53を形成する(図1の(D)参照)。具体的には、スパッタリング法に基づき、厚さ4nmの酸化クロム(CrOx)から成る第2帯電防止膜52Bを、全面(具体的には、第2面51B上及び切断溝71の内部)に形成する。
[工程−130]
次いで、全面に保護膜63を形成した後(図2の(A)及び(B)参照)、XY平面と平行に、保護膜63、第2帯電防止膜53、スペーサ基材51及び第1帯電防止膜52を切断する(図2の(C)参照)。具体的には、感光性レジスト材料から成る保護膜63をスピンコーティング法に基づき全面(具体的には、第2帯電防止膜52B上及び切断溝71の内部)に形成し、露光することで感光性レジスト材料から成る保護膜63を硬化させた後、XY平面と平行に、ダイアモンドカッター等を用いて、保護膜63、第2帯電防止膜53、スペーサ基材51及び第1帯電防止膜52を(場合によっては、更に、接触層62、及び、厚さ方向に支持基板61の一部を)切断する。こうして、スペーサ基材51に頂面51C及び底面51Dを設けることができ、また、図2の(C)に示すように、切断溝72が形成される。尚、図2の(B)は、図2の(A)の矢印B−Bに沿った模式的な端面図である。
[工程−140]
その後、全面(具体的には、保護膜63上、保護膜63で覆われた切断溝71の内部、及び、切断溝72の内部)に、白金(Pt)から成る端部電極層54を、スパッタリング法にて形成する(図2の(D)参照)。
[工程−150]
次に、保護膜63、及び、その上に形成された端部電極層54を除去する。具体的には、保護膜63を剥離させ得る適切な溶剤中に浸漬することで保護膜63を第2帯電防止膜53から剥離すればよい。次いで、第1帯電防止膜52から支持基板61を除去する。具体的には、接着層62を溶解し得る適切な溶剤中に浸漬することで、第1帯電防止膜52を支持基板61から剥離すればよい。尚、支持基板61の外周部に位置するスペーサ基材(あるいはスペーサ)は、支持基板61の他の部分に位置するスペーサの構成、構造と相違しているので、廃棄する。
こうして、スペーサ基材51の第1面51Aに第1帯電防止膜52が形成され、スペーサ基材51の第2面51B及び2つの端面51E,51Fに第2帯電防止膜53が形成され、スペーサ基材51の頂面51C及び底面51Dに端部電極層54が形成されたスペーサ40を得ることができる(図3の(A)及び(B)参照)。尚、図面においては、1枚のスペーサ基材51から10本のスペーサ40を得る状態を示したが、1枚のスペーサ基材51から得られるスペーサ40の数はこれに限定するものではない。実施例2においても同様である。
実施例1のスペーサの製造方法にあっては、[工程−150]まで、支持基板61に固定された状態でスペーサ40が形成され、1本、1本に分離した状態においてスペーサ40を加工することはないので、作業が煩雑になることがないし、スペーサ40の製造ミスが発生し難い。
実施例2は、本発明の第2の態様に係るスペーサの製造方法に関する。以下、スペーサ基材等の模式的な端面図及び断面図である図4の(A)〜(C)、図5の(A)〜(C)、図6の(A)〜(B)、図7の(A)〜(B)を参照して、実施例2のスペーサの製造方法を説明する。尚、図4の(A)〜(C)、図5の(A)、図6の(A)、図7の(A)は、YZ平面に沿った模式的な端面図あるいは断面図であり、図5の(B)〜(C)、図6の(B)、図7の(B)は、XY平面に沿った模式的な端面図あるいは断面図である。
[工程−200]
先ず、実施例1の[工程−100]と同様にして、スペーサ基材51の第1面51Aに第1帯電防止膜52を形成しておく。また、実施例1の[工程−100]と同様にして、支持基板61の表面に接着層62を形成しておく。そして、実施例1の[工程−100]と同様にして、第1帯電防止膜52Aと接着層62とを接触させ、加熱、加圧することによって、第1帯電防止膜52を介して、スペーサ基材51を支持基板61に固定する。
[工程−210]
次いで、全面に保護膜83を形成した後(図4の(A)参照)、XY平面と平行に、保護膜83及びスペーサ基材51を切断し、以て、スペーサ基材51に頂面51C及び底面51Dを設ける(図4の(B)参照)。具体的には、感光性レジスト材料から成る保護膜83をスピンコーティング法に基づき全面(具体的には、第2面51B上)に形成し、露光することで感光性レジスト材料から成る保護膜63を硬化させた後、XY平面と平行に、ダイアモンドカッター等を用いて、保護膜83及びスペーサ基材51を(場合によっては、更に、接触層62、及び、厚さ方向に支持基板61の一部を)切断する。こうして、図4の(B)に示すように、切断溝72が形成される。
[工程−220]
その後、実施例1の[工程−140]と同様にして、全面(具体的には、保護膜83上及び切断溝72の内部)に端部電極層54を形成した後(図4の(C)参照)、実施例1の[工程−150]と同様にして、保護膜83及びその上の端部電極層54を除去する(図5の(A)及び(B)参照)。尚、図5の(B)は、図5の(A)の矢印B−Bに沿った模式的な端面図である。
[工程−230]
次に、YZ平面と平行に、スペーサ基材51及び第1帯電防止膜52を切断して、スペーサ基材51に端面51E,51Fを設ける(図5の(C)参照)。具体的には、ダイアモンドカッター等を用いて、YZ平面と平行に、スペーサ基材51及び第1帯電防止膜52を(場合によっては、更に、接触層62、及び、厚さ方向に支持基板61の一部を)切断する。こうして、図5の(C)に示すように、切断溝71が形成される。
[工程−240]
その後、実施例1の[工程−120]と同様にして、スペーサ基材51の第1面51Aと対向する第2面51Bを含む全面(具体的には、第2面51B上及び切断溝71,72の内部)に第2帯電防止膜53を形成する(図6の(A)及び(B)参照)。
[工程−250]
次いで、実施例1の[工程−150]と同様にして、第1帯電防止膜52から支持基板61を除去する。こうして、スペーサ基材51の第1面51Aに第1帯電防止膜52が形成され、スペーサ基材51の第2面51B、頂面51C、底面51D、2つの端面51E,51Fに第2帯電防止膜53が形成され、スペーサ基材51の頂面51C及び底面51Dに端部電極層54が形成されたスペーサ40を得ることができる(図7の(A)及び(B)参照)。尚、支持基板61の外周部に位置するスペーサ基材(あるいはスペーサ)は、支持基板61の他の部分に位置するスペーサの構成、構造と相違しているので、廃棄する。
実施例2のスペーサの製造方法にあっても、[工程−240]まで、支持基板61に固定された状態でスペーサ40が形成され、1本、1本に分離した状態においてスペーサ40を加工することはないので、作業が煩雑になることがないし、スペーサ40の製造ミスが発生し難い。
以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した平面型表示装置、カソードパネルやアノードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の構成、構造は例示であり、適宜、変更することができる。表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。
電界放出素子においては、専ら1つの開口部に1つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、1つの開口部に複数の電子放出部が対応した形態、あるいは、複数の開口部に1つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第1開口部を設け、絶縁層に係る複数の第1開口部に連通した第2開口部を設け、1又は複数の電子放出部を設ける形態とすることもできる。
表面伝導型電子放出素子と通称される電子放出素子から電子放出領域を構成することもできる。この表面伝導型電子放出素子は、例えばガラスから成る支持体上に酸化錫(SnO2)、金(Au)、酸化インジウム(In23)/酸化錫(SnO2)、カーボン、酸化パラジウム(PdO)等の導電材料から成り、微小面積を有し、所定の間隔(ギャップ)を開けて配された一対の電極がマトリクス状に形成されて成る。それぞれの電極の上には炭素薄膜が形成されている。そして、一対の電極の内の一方の電極(例えば、第1電極)に行方向配線が接続され、一対の電極の内の他方の電極(例えば、第2電極)に列方向配線が接続された構成を有する。一対の電極(第1電極及び第2電極)に電圧を印加することによって、ギャップを挟んで向かい合った炭素薄膜に電界が加わり、炭素薄膜から電子が放出される。係る電子をアノードパネル上の蛍光体領域に衝突させることによって、蛍光体領域が励起されて発光し、所望の画像を得ることができる。あるいは又、金属/絶縁膜/金属型素子から電子放出領域を構成することもできる。
図1の(A)〜(D)は、実施例1のスペーサの製造方法を説明するためのスペーサ基材等の模式的な端面図である。 図2の(A)〜(D)は、図1の(D)に引き続き、実施例1のスペーサの製造方法を説明するためのスペーサ基材等の模式的な端面図である。 図3の(A)〜(B)は、実施例1のスペーサの製造方法にて得られたスペーサの模式的な断面図である。 図4の(A)〜(C)は、実施例2のスペーサの製造方法を説明するためのスペーサ基材等の模式的な端面図である。 図5の(A)〜(C)は、図4の(C)に引き続き、実施例2のスペーサの製造方法を説明するためのスペーサ基材等の模式的な端面図である。 図6の(A)〜(B)は、図5の(C)に引き続き、実施例2のスペーサの製造方法を説明するためのスペーサ基材等の模式的な端面図である。 図7の(A)〜(B)は、実施例2のスペーサの製造方法にて得られたスペーサの模式的な断面図である。 図8は、平面型表示装置としてのスピント型冷陰極電界電子放出素子を有する冷陰極電界電子放出表示装置の模式的な一部端面図である。 図9は、図8に示した冷陰極電界電子放出表示装置を構成するカソードパネル及びアノードパネルを分解したときのカソードパネルとアノードパネルの一部分の模式的な分解斜視図である。 図10の(A)〜(D)は、従来のスペーサの製造方法を説明するためのスペーサ基材等の模式的な端面図である。 図11の(A)〜(C)は、図10の(D)に引き続き、従来のスペーサの製造方法を説明するためのスペーサ基材等の模式的な断面図である。
符号の説明
10・・・支持体、11・・・カソード電極、12・・・絶縁層、13・・・ゲート電極、14,14A,14B・・・開口部、15・・・電子放出部、16・・・層間絶縁層、17・・・収束電極、20・・・基板、21・・・隔壁、22,22R,22G,22B・・・蛍光体領域、23・・・光吸収層(ブラックマトリックス)、24・・・アノード電極、25・・・スペーサ保持部、26・・・接合部材、31・・・カソード電極制御回路、32・・・ゲート電極制御回路、33・・・アノード電極制御回路、40・・・スペーサ、51・・・スペーサ基材、51A・・・スペーサ基材の第1面、51B・・・スペーサ基材の第2面、51C・・・スペーサ基材の頂面、51D・・・スペーサ基材の底面、51E,51F・・・スペーサ基材の端面、52,53・・・帯電防止膜、54・・・端部電極層、61・・・支持基板、62・・・接着層、63,83・・・保護膜、71,72・・・切断溝、CP・・・カソードパネル、AP・・・アノードパネル、EA・・・電子放出領域、EF・・・有効領域、NF・・・無効領域

Claims (2)

  1. 頂面及び底面がXY平面と平行であり、側面がXZ平面と平行である板状のスペーサの製造方法であって、
    (A)スペーサ基材の第1面に第1帯電防止膜を形成した後、第1帯電防止膜を介してスペーサ基材を支持基板に固定し、次いで、
    (B)YZ平面と平行に、スペーサ基材及び第1帯電防止膜を切断して、スペーサ基材に端面を設けた後、
    (C)スペーサ基材の第1面と対向する第2面を含む全面に第2帯電防止膜を形成し、その後、
    (D)全面に保護膜を形成した後、XY平面と平行に、保護膜、第2帯電防止膜、スペーサ基材及び第1帯電防止膜を切断し、以て、スペーサ基材に頂面及び底面を設け、次いで、
    (E)全面に端部電極層を形成した後、
    (F)保護膜、及び、その上に形成された端部電極層を除去し、第1帯電防止膜から支持基板を除去し、以て、スペーサ基材の第1面に第1帯電防止膜が形成され、スペーサ基材の第2面及び端面に第2帯電防止膜が形成され、スペーサ基材の頂面及び底面に端部電極層が形成されたスペーサを得る、
    各工程から成ることを特徴とするスペーサの製造方法。
  2. 頂面及び底面がXY平面と平行であり、側面がXZ平面と平行である板状のスペーサの製造方法であって、
    (A)スペーサ基材の第1面に第1帯電防止膜を形成した後、第1帯電防止膜を介してスペーサ基材を支持基板に固定し、次いで、
    (B)全面に保護膜を形成した後、XY平面と平行に、保護膜及びスペーサ基材を切断し、以て、スペーサ基材に頂面及び底面を設け、その後、
    (C)全面に端部電極層を形成した後、保護膜及びその上の端部電極層を除去し、次に、
    (D)YZ平面と平行に、スペーサ基材及び第1帯電防止膜を切断して、スペーサ基材に端面を設けた後、
    (E)スペーサ基材の第1面と対向する第2面を含む全面に第2帯電防止膜を形成し、その後、
    (F)第1帯電防止膜から支持基板を除去し、以て、スペーサ基材の第1面に第1帯電防止膜が形成され、スペーサ基材の第2面、頂面、底面及び端面に第2帯電防止膜が形成され、スペーサ基材の頂面及び底面に端部電極層が形成されたスペーサを得る、
    各工程から成ることを特徴とするスペーサの製造方法。
JP2008007652A 2008-01-17 2008-01-17 スペーサの製造方法 Active JP5047817B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008007652A JP5047817B2 (ja) 2008-01-17 2008-01-17 スペーサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008007652A JP5047817B2 (ja) 2008-01-17 2008-01-17 スペーサの製造方法

Publications (2)

Publication Number Publication Date
JP2009170281A true JP2009170281A (ja) 2009-07-30
JP5047817B2 JP5047817B2 (ja) 2012-10-10

Family

ID=40971226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008007652A Active JP5047817B2 (ja) 2008-01-17 2008-01-17 スペーサの製造方法

Country Status (1)

Country Link
JP (1) JP5047817B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030613A (ja) * 1998-05-01 2000-01-28 Canon Inc 画像形成装置の製造方法および画像形成装置
JP2004244723A (ja) * 2003-01-22 2004-09-02 Canon Inc 焼結体とそれを用いた成膜方法
WO2005055266A1 (ja) * 2003-12-03 2005-06-16 Konica Minolta Holdings, Inc. 電子放出源の製造方法
JP2006156305A (ja) * 2004-12-01 2006-06-15 Sony Corp パターニング方法および電界放出素子の製造方法
JP2007027025A (ja) * 2005-07-21 2007-02-01 Sony Corp 平面型表示装置、並びに、スペーサ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030613A (ja) * 1998-05-01 2000-01-28 Canon Inc 画像形成装置の製造方法および画像形成装置
JP2004244723A (ja) * 2003-01-22 2004-09-02 Canon Inc 焼結体とそれを用いた成膜方法
WO2005055266A1 (ja) * 2003-12-03 2005-06-16 Konica Minolta Holdings, Inc. 電子放出源の製造方法
JP2006156305A (ja) * 2004-12-01 2006-06-15 Sony Corp パターニング方法および電界放出素子の製造方法
JP2007027025A (ja) * 2005-07-21 2007-02-01 Sony Corp 平面型表示装置、並びに、スペーサ及びその製造方法

Also Published As

Publication number Publication date
JP5047817B2 (ja) 2012-10-10

Similar Documents

Publication Publication Date Title
JP2007311093A (ja) 平面型表示装置、並びに、スペーサ
JP5373289B2 (ja) 平面型表示装置の処理方法
JP2007193190A (ja) 平面型表示装置の駆動方法
JP5150156B2 (ja) 平面型表示装置の駆動方法
JP2008034109A (ja) 平面型表示装置
JP4844042B2 (ja) 平面型表示装置
JP2008041422A (ja) 平面型表示装置及びスペーサ
JP5514421B2 (ja) 平面型表示装置並びにスペーサ
JP5047817B2 (ja) スペーサの製造方法
JP5345326B2 (ja) 平面型表示装置
JP4997202B2 (ja) 平面型表示装置並びにスペーサ
JP5173506B2 (ja) アノードパネルの製造方法
JP5355900B2 (ja) 平面型表示装置
JP5097572B2 (ja) スペーサの取付け方法及び平面型表示装置の製造方法
JP5373344B2 (ja) 平面型表示装置並びにスペーサ
JP4986896B2 (ja) アノードパネルの製造方法
JP5150314B2 (ja) アノードパネルの製造方法及び蛍光体領域の形成方法
JP5367343B2 (ja) 冷陰極電界電子放出表示装置
JP2007149410A (ja) 平面型表示装置
JP5002950B2 (ja) 平面型表示装置、並びに、スペーサ及びその製造方法
JP5345324B2 (ja) 冷陰極電界電子放出表示装置
JP4857645B2 (ja) 平面型表示装置
JP2009170280A (ja) 冷陰極電界電子放出素子の製造方法及び冷陰極電界電子放出表示装置の製造方法
JP2007109543A (ja) 平面型表示装置の製造方法
JP2007193191A (ja) 平面型表示装置及びその駆動方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100922

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5047817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250