JP2009168474A - 絶縁耐電圧試験方法及び装置 - Google Patents

Abstract

【目的】 薄膜構造物に潜在する欠陥（ピンホール、金属片等）を、高い信頼性で検出可能なことを課題とする。
【構成】 所定周期で高電圧インパルスを発生するインパルス発生手段と、前記発生された高電圧インパルスを整流して自装置及び又は被測定物のもつ静電容量を繰り返し充電することにより階段状に変化するステップ状高電圧を生成し、前記被測定物に印加するステップ状高電圧生成手段と、前記被測定物に印加したステップ状高電圧を観測することで該被測定物の絶縁耐電圧特性を検査する検査手段とを備える。
【選択図】 図１

Description

本発明は絶縁耐電圧試験方法及び装置に関する。本発明は、リチウムイオン二次電池等の薄膜成層物の絶縁特性を非破壊で検査する絶縁耐電圧試験方法及び装置に適用して好適である。

この種の薄膜成層物では絶縁層に潜在する欠陥部（ピンホール、金属片等）で発生する放電が問題となっている。放電とは、絶縁体が強い電場のもとで絶縁性を失う現象を言い、放電が生じる電場の大きさは、気体（火花放電）の場合は1ｃｍにつき３万Ｖ程度であり、固体や液体の場合は１ｍｍにつき５万Ｖ以上となる。一般に、放電の過程は極めて複雑であるが、概ね、以下の様子で起こることが知られている。

気体中に正負電極を置いて、その間の電圧を徐々に上げていくと、初めは自然界の電離作用で生じた少数の電子やイオンにより、微弱な電流（暗電流）が流れる。更に、電圧を上げると、電場で加速された電子の衝突による電離作用が繰り返され、増加した電子が正の電極（陽極）に吸収されるようになる。更に、電圧を上げると、電離作用で生じた陽イオンも加速されて負の電極（陰極）に達するようになり、陰極から多数の２次電子がたたき出され、こうして持続放電が起こり、電流が流れる。

上記、暗電流から持続放電が起こるまでの過渡的現象としては、火花放電やコロナ放電(局部破壊放電)が起こる場合もあり、また電極間に絶縁物が存在する場合は、その表面に沿って樹枝状のコロナ放電（沿面放電）が生ずる場合もある。こうして、放電が更に進むと、最終的にはアーク放電が起こり、大電流が流れて装置を破損する。

従来は、被測定物に単一の高電圧インパルスを印加すると共に、被測定物に加わる電圧波形を観測することでピンホール等の絶縁不良を検出していた（特許文献１）。
特開平６−２３００７１

しかし、上記被測定物に単一の高電圧インパルスを加える方法であると、高電圧（波高値）の制御が難しいばかりか、欠陥の有／無を極端な状態でしか発見できない。また、大きな高電圧インパルスを加えることで、被測定物の絶縁特性を劣化させしまう場合も少なく無い。

また、金属板に貼られた絶縁シートに存在する欠陥（ピンホール、キズ等）を検出する場合は、静電容量がｐＦのオーダと非常に小さいため、比較的容易に高電圧インパルスを生成できるが、例えばリチウムイオン二次電池のセパレータは、もともとリチウムイオン（Ｌｉ^＋）を透過させるための多孔膜構造を有すると共に、静電容量もｎＦオーダと大きいため、高電圧インパルスの発生手段（コイルやトランス）に大きなエネルギーを蓄える必要があり、装置が大型化する問題があった。

本発明は上記従来技術の問題点に鑑みなされたもので、その目的は、例えばリチウムイオン二次電池等の薄膜成層物に潜在する欠陥（ピンホール、金属片等）を、高い信頼性で検出可能な絶縁耐電圧試験方法及び装置を提供することにある。

本発明の第１の態様による絶縁耐電圧試験方法は、所定周期で発生した高電圧インパルスを整流して自装置及び又は被測定物のもつ静電容量を繰り返し充電することにより階段状に変化するステップ状高電圧を生成して該被測定物に印加し、該印加されたステップ状高電圧を観測することで前記被測定物の絶縁耐電圧特性を検査するものである。

本発明では、試験電圧を小刻みに上げることにより、様々な放電条件（電圧）下における絶縁特性を観測できるため、被測定物の欠陥を検出し易い。即ち、絶縁破壊には至らないような僅かな放電現象でも的確に発見でき、従って、多様な欠陥を発見できる。

本発明の第２の態様では、正極性のステップ状高電圧と負極性のステップ状高電圧とを交互に生成して前記被測定物に印加する。

本発明では、被測定物に正極性と負極性のステップ状高電界を交互に印加することで、電界の向きに応じて偏在するような欠陥を容易に発見可能となる。即ち、一方向の電界では現れ難かったが、反対方向の電界では現れ易い様な種類の欠陥を容易に発見できる。

本発明の第３の態様では、前記生成したステップ状高電圧の端子を入れ替えて前記被測定物に印加する。

本発明では、ステップ状高電圧の端子（例えば、高電圧側端子とＧＮＤ側端子）を入れ替えて被測定物に印加するため、被測定物に対して幾何学的にも対称となるような電界を印加できる。

なお、本発明と上記請求項１に係る発明とを組み合わせた場合は、被測定物の１方向からステップ状高電圧とＧＮＤを加え、次に被測定物の逆方向からステップ状高電圧とＧＮＤを印加することになる。従って、被測定物に対して幾何学的にも対称となるような電界を印加できることになり、欠陥を検出できる可能性が向上する。

また、本発明と上記請求項２に係る発明とを組み合わせた場合は、被測定物の１方向から正極性と負極性のステップ状高電圧とＧＮＤ電圧を印加し、次に被測定物の逆方向から正極性と負極性のステップ状高電圧とＧＮＤを印加することになる。従って、被測定物に対して電界の向きについても幾何学的にも対称となるような電界を印加できることになり、欠陥を検出できる可能性が更に向上する。

本発明の第４の態様による絶縁耐電圧試験装置は、所定周期で高電圧インパルスを発生するインパルス発生手段と、前記発生された高電圧インパルスを整流して自装置及び又は被測定物のもつ静電容量を繰り返し充電することにより階段状に変化するステップ状高電圧を生成し、前記被測定物に印加するステップ状高電圧生成手段と、前記被測定物に印加したステップ状高電圧を観測することで該被測定物の絶縁耐電圧特性を検査する検査手段とを備えるものである。

本発明では、自装置及び又は被測定物のもつ静電容量を複数回に分けて充電できるため、１回当たりの充電エネルギーを小さくすることが可能となり、インパルス発生手段には比較的小さいインダクタンスのコイルやトランスを使用可能となる。従って、この種の装置を小型かつ低コストで実現できる。

本発明の第５の態様では、前記ステップ状高電圧生成手段は、正極性のステップ状高電圧と負極性のステップ状高電圧とを交互に生成する。

本発明の第６の態様では、前記ステップ状高電圧生成手段は、前記生成したステップ状高電圧の端子を入れ替えて前記被測定物に印加する。

以下、添付図面に従って本発明の実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。

図１は第１の実施の形態による絶縁耐電圧試験装置の構成を示す図で、図において、Ｑ１はＭＯＳＦＥＴ等からなる半導体スイッチ、Ｔ１は昇圧用のトランス、ＳＷ１〜ＳＷ３はリレーや半導体素子等からなるスイッチ、Ｄ１，Ｄ２は整流用のダイオード、１１は残留印加電圧のリセット（放電）回路、１２は、自ら単独で、又は被測定物２０のもつ静電容量と共にインパルス状高電圧を繰り返し充電することにより階段状に変化するようなステップ状高電圧を生成するための静電容量（ステップ状高電圧生成部）で、且つＣ１，Ｃ２，Ｒ３，Ｒ４によって高電圧を分圧（Ｖｍ）し、測定部に送る回路である。Ｐ１，Ｐ２は被測定物２０に高電圧を印加するための電極（プローブ）、２０は被測定物（例えば、リチウムイオン二次電池）、１５は絶縁耐電圧試験の制御を行う制御部、１６は印加電圧（分圧電圧Ｖｍ）の測定部である。

ここで、半導体スイッチＱ１及びトランスＴ１からなる回路は本発明のインパルス発生手段に相当し、ダイオードＤ１，Ｄ２及び静電容量Ｃ１，Ｃ２等からなる回路は本発明のステップ状高電圧生成手段に相当する。

図２に実施の形態による半導体スイッチの回路図を示す。図において、スイッチ回路ＳＷ２はＦＥＴＱ２とＱ３とから構成され、正極性の高電圧を発生するときはＦＥＴＱ２がＯＮとなり、ＦＥＴＱ３はＯＦＦとなる。逆に負極性の高電圧を発生するときは、ＦＥＴＱ３がＯＮとなり、ＦＥＴＱ２がＯＦＦに維持される。例えば、ＦＥＴＱ２のゲート・ソース間にはバイアス抵抗が接続され、該抵抗と並列にフォトダイオード（太陽電池）が接続されている。係る構成により、フォトダイオードに光が入射すると、アノード側がカソード側に対して正にバイアスされることで、ＦＥＴＱ２が導通する。また、光が入射しない時は、ゲート側が正にバイアスされないためＦＥＴＱ２はＯＦＦになる。ＦＥＴＱ３についても同様である。こうして、低圧側の制御部１５と、トランス２次側の高電圧回路とをアイソレーションしている。スイッチ回路ＳＷ３は、ＦＥＴＱ４とＦＥＴＱ５が逆直列（ソース同士が接続されている回路）に接続されているので、導通時は，ＦＥＴＱ４，ＦＥＴＱ５の両方とも導通する。遮断時は、ドレイン・ソース間の電圧が逆方向となる側のＦＥＴは内部の寄生ダイオードにより導通するが、順方向とる側のＦＥＴは遮断する。従って、スイッチ回路ＳＷ３は、正負両方の電圧をスイッチすることができ、抵抗Ｒ２を介して残留電荷をリセット（放電）する。

図３は実施の形態による絶縁耐電圧試験装置の動作説明図である。制御部１５が時刻ｔ０で給電制御信号ＴＧをＯＮにすると、トランスＴ１の一次巻線には電流Ｉ_１が、

但し、Ｒ_１：電流制限抵抗
ｒ：電源部の内部抵抗
Ｌ_１：トランスＴ１のインダクタンス
の形で流れ、この電流は例えば時刻ｔ１には所定値Ｉｃに達する。トランスＴ１は、フライバックで動作しているためｔ０からｔ１の間、二次側には電流は流れない。

次いで制御部１５が時刻ｔ１で給電制御信号ＴＧをＯＦＦにすると、ＦＥＴスイッチＱ１はＯＦＦとなり所定電流Ｉｃは遮断される。この電流遮断によりトランスＴ１（２次側）には高電圧Ｖ_２が誘起され、これがダイオードＤ１、ステップ状高電圧生成部１２を介して被測定物２０に印加される。

被測定物２０が正常な場合は、その絶縁抵抗Ｒｓは十分に大きいため、被測定物に流れる電流Ｉｓは殆ど被測定物２０の容量Ｃｓの側に、

但し、Ｌ_２：トランスＴ１のインダクタンス（２次側）
Ｉ_２：２次電流
の形で流れ込む。但し、Ｃ_１，Ｃ_２は無いか又はＣｓに比べて充分に小さいとする。これにより容量Ｃｓはチャージされ、被測定物２０の両端にかかる電圧Ｖｓは、

の形で立ち上がる。

この状態で、最初にＩ_２＝０になる時刻ｔ２を経過すると、ダイオードＤ１はカットオフに転じるため、容量Ｃｓに注入された静電エネルギーはトランスＴ１の側には逆戻りしないから、抵抗（Ｒ_３＋Ｒ_４）および抵抗Ｒｓを介して徐々に放電される。そして、再度、高電圧インパルスが発生すると、その時点の放電電圧から更に充電され、こうして、最終的には、略高電圧インパルスの波高値付近まで充電される。

係る構成では、もし被測定物２０の絶縁特性（Ｒｓ，Ｃｓ）が正常（標準）なら、容量Ｃｓの充電電圧Ｖｓについて所定の立ち上がり特性（例えば、図の特性ｂ）が得られる。しかし、標準よりＣｓが大又はＲｓが小など、絶縁特性が劣化していると、Ｖｓの立ち上がり特性は図のｃの様になり、もし、途中で絶縁破壊が生じた場合は、その時点で急降下する。また逆に標準よりＣｓが小又はＲｓが大であると、Ｖｓの立ち上がり特性は図のａの様になる。何れの場合も正常（標準）な範囲から外れている場合は絶縁異常と判断できる。測定部１６では、印加電圧の分圧電圧Ｖｍを計測かつプロットすることで被測定物２０の絶縁特性を総合的に評価する。そして、測定の終了時にはスイッチ回路ＳＷ３にリセット信号ＲＳが加えられ、被測定物２０の残留電荷を０に放電する。

以上は、被測定物２０に正極性のステップ状高電圧Ｖｓを加える場合を述べたが、負極性のステッップ状高電圧Ｖｓを加える場合も同様である。負極性への切替は、スイッチ回路ＳＷ１とＳＷ２に加える制御信号Ｐ／Ｎにより行われる。

図４に一例のリチウムイオン二次電池の構造を示す。黒鉛等による負極２２と、コバルト酸リチウム（ＬｉＣｏＯ_２）等からなる正極２１との間にポリエチレンやポリプロピレン等のポリオレフィン系微多孔膜からなるセパレータ２３ａ，２３ｂを挟み込む。更に正極２１と負極２２に正極タブ２１ｔと負極タブ２２ｔとをそれぞれ溶接し、これらの膜をスパイラル状に巻き上げることで、電池本体部が得られる。

正負電極２１，２２の厚みは百数十μｍ程度、セパレータ２３の厚みは２５μｍ程度であり、正負電極の反応面積を大きくした薄型の膜構造とすることで、大出力が得られるようになっている。セパレータ２３ａ，２３ｂは、正負電極間を離隔して内部短絡を防止すると共に、電池実装時に封入された電解液を保持して正負電極間のイオンを通過させるスペーサとして用いる。

この様に、セパレータ２３ａ，２３ｂの厚みは非常に薄いものであるが、金属片が挟まった程度では容易には破れないようになっている。しかし、金属片が存在すると、セパレータ２３を介する正負電極間の電界は局部的に影響を受けることになる。挿入図（ａ）は正極２１とセパレータ２３ａとの間に金属片２５ａが存在する場合を示しており、この場合の局部電界は、板状の負極２２の上側表面にセパレータ２３ａを挟んで正のピン電極２５ａが近づいた状態に等価だと模式化できる。また、挿入図（ｂ）は負極２２とセパレータ２３ａとの間に金属片２５ｂが存在する場合を示しており、この場合の局部電界は、板状の正極２１の下側表面にセパレータ２３ａを挟んで負のピン電極２５ｂが近づいた状態と等価だと模式化できる。

図５は第１の実施の形態による絶縁耐電圧試験結果のグラフ図で、図５（ａ）は接地した板状電極にエアギャップを介して高電圧に接続した針電極を近づけると共に、該針電極に正極性のステップ状高電圧と負極性のステップ状高電圧とを交互に印加した場合（以下、試験方法Ａと称す）の概念構成を示している。図５（ｂ）に針電極を±６００Ｖに駆動した場合の測定結果を示す。針電極が＋側ではＶｓが正常に立ち上がり、その後リセットされている。針電極が−側では、Ｖｓが一旦−６００Ｖにまで立ち下がったが、規定時間の高電圧に耐え切れず、途中で急峻な放電（短絡）が生じている。図５（ｃ）に針電極を±６００Ｖに駆動した場合の測定結果を示す。この場合も、針電極が＋側では正常であるが、針電極が−側では途中で異常放電が発生している。本実施の形態ではこの種の過渡的なエラーも見逃さずに発見できる。図５（ｄ），（ｅ）は何れも典型的なエラーパターンであり、何れも針電極が−側の場合に生じている。この様に、針電極を＋側と−側とに交互に駆動することで、従来方法では発見が困難であった様な異常でも発見可能となっている。図５（ｆ）は針電極を±７００Ｖに駆動した場合を示している。

図６は第２の実施の形態による絶縁耐電圧試験装置の構成を示す図で、生成したステップ状高電圧の極性端子を入れ替えて被測定物に印加することが可能な場合を示している。図において、ＳＷ４は端子切替スイッチであり、該ＳＷ４がＯＮ（図示の試験方法Ａ）の状態では、ステップ状高電圧を被測定物２０の上側に、かつＧＮＤを被測定物２０の下側に印加し、該ＳＷ４がＯＦＦ（以下、試験方法Ｂと称す）の状態では、ＧＮＤを被測定物２０の上側に、かつステップ状高電圧を被測定物２０の下側に印加する。これにより、被測定物２０の両面から対称にステップ状高電圧を印加できることとなり、リチウムイオン二次電池等の薄膜成層物に潜在する絶縁エラーを検出できる確率が向上する。その他の構成については、上記図１の絶縁耐電圧試験装置と同様でよい。

図７は第２の実施の形態による絶縁耐電圧試験結果のグラフ図で、図７（ａ）は高電圧に接続した板状電極にエアギャップを介して接地した針電極を近づけると共に、前記板状電極に正極性のステップ状高電圧と負極性のステップ状高電圧とを交互に印加した場合（試験方法Ｂ）の概念構成を示している。図７（ｂ）に板電極を±８００Ｖに駆動した場合
の測定結果を示す。板電極が＋側ではＶｓが一旦＋８００Ｖにまで立ち下がったが、規定時間の高電圧に耐え切れず、途中で急峻な放電（短絡）が生じている。これは、上記図５（ｆ）の測定条件（板電極が高電位側）に類似しており、図５（ｆ）と同様の測定結果が得られている。なお、この例では板電極が正の半サイクルでエラーが出たため、板電極が負の半サイクルの測定を行っていない。図７（ｃ）に板電極を±６００Ｖに駆動した場合の測定結果を示す。この場合も、板電極が＋側で異常放電が発生している。更に、図７（ｄ）〜（ｆ）では、何れも板電極が＋側の場合に絶縁エラーが生じているが、これらのケースでは引き続き、板電極が−側の試験も行っている。板電極が−側の試験は何れも放電が生じていない状態であり、これらは上記図５（ｄ）〜（ｆ）の測定条件及び測定結果に類似している。この様に、ステップ状高電圧の極性端子を入れ替えて被測定物２０に印加することで、従来方法では発見が困難であった様な異常でも発見及びエラーの再確認が可能となっている。

なお、上記第２の実施の形態では、被測定物２０の上面から正極性と負極性のステップ状高電圧、次に被測定物２０の下面から正極性と負極性のステップ状高電圧をそれぞれ印加したが、これに限らない。他にも、被測定物２０の上面から正極性、次に下面から正極性のステップ状高電圧をそれぞれ印加し、又は被測定物２０の上面から負極性、次に下面から負極性のステップ状高電圧をそれぞれ印加しても良い。この場合も、被測定物２０の両面から対称にステップ状高電圧を印加したことになる。本第２の実施の形態によれば、被測定物２０の物性や形状、構造等の非対称性の中に隠れているような欠陥でも確実に発見できる。

図８は第３の実施の形態による絶縁耐電圧試験装置の構成を示す図で、図１のインパルス電圧発生部のトランスＴ１に代えて、コイルＬｌを使用した場合を示している。これにより測定回路の小型・軽量化が図れる。

なお、上記各実施の形態ではトランスＴ１の２次側に接続した整流回路で直接高電圧を発生したが、これに限らない。トランスＴ１の２次側に公知の倍電圧整流回路（ビラード回路）やｎ倍電圧整流回路（コッククロフト−ウォルトン回路）等を接続することで、被測定物２０に対して更なる高電圧を印加できるように構成しても良い。

また、上記本発明に好適なる複数の実施の形態を述べたが、本発明の思想を逸脱しない範囲内で各部の構成、制御、処理及びこれらの組み合わせの様々な変更が行えることは言うまでも無い。

第１の実施の形態による絶縁耐電圧試験装置の構成を示す図である。 実施の形態による半導体スイッチの回路図である。 実施の形態による絶縁耐電圧試験装置の動作説明図である。 一例のリチウムイオン二次電池の構造を示す図である。 第１の実施の形態による絶縁耐電圧試験結果のグラフ図である。 第２の実施の形態による絶縁耐電圧試験装置の構成を示す図である。 第２の実施の形態による絶縁耐電圧試験結果のグラフ図である。 第３の実施の形態による絶縁耐電圧試験装置の構成を示す図である。

符号の説明

Ｑ１ 半導体スイッチ
Ｔ１ トランス
ＳＷ１〜ＳＷ３ スイッチ
Ｄ１，Ｄ２ ダイオード
１１ リセット回路
１２ 静電容量（ステップ状高電圧生成部）
Ｐ１，Ｐ２ 電極（プローブ）
１５ 制御部
１６ 測定部
２０ 被測定物

Claims (6)

1. 所定周期で発生した高電圧インパルスを整流して自装置及び又は被測定物のもつ静電容量を繰り返し充電することにより階段状に変化するステップ状高電圧を生成して該被測定物に印加し、該印加されたステップ状高電圧を観測することで前記被測定物の絶縁耐電圧特性を検査することを特徴とする絶縁耐電圧試験方法。
2. 正極性のステップ状高電圧と負極性のステップ状高電圧とを交互に生成して前記被測定物に印加することを特徴とする請求項１記載の絶縁耐電圧試験方法。
3. 前記生成したステップ状高電圧の端子を入れ替えて前記被測定物に印加することを特徴とする請求項１又は２記載の絶縁耐電圧試験方法。
4. 所定周期で高電圧インパルスを発生するインパルス発生手段と、
   前記発生された高電圧インパルスを整流して自装置及び又は被測定物のもつ静電容量を繰り返し充電することにより階段状に変化するステップ状高電圧を生成し、前記被測定物に印加するステップ状高電圧生成手段と、
   前記被測定物に印加したステップ状高電圧を観測することで該被測定物の絶縁耐電圧特性を検査する検査手段とを備えることを特徴とする絶縁耐電圧試験装置。
5. 前記ステップ状高電圧生成手段は、正極性のステップ状高電圧と負極性のステップ状高電圧とを交互に生成することを特徴とする請求項４記載の絶縁耐電圧試験装置。
6. 前記ステップ状高電圧生成手段は、前記生成したステップ状高電圧の端子を入れ替えて前記被測定物に印加することを特徴とする請求項４又は５記載の絶縁耐電圧試験装置。

Images