JP2009163218A - プラズマディスプレイパネル及びその駆動方法 - Google Patents

Abstract

【課題】電磁干渉（ＥＭＩ）を最小化できるプラズマディスプレイパネルの駆動方法を提供する。
【解決手段】本発明のプラズマディスプレイパネルの駆動方法は、表示パネル１１２を、複数のアドレス電極Ａｉ〜Ａｍを含んだ複数のブロック１１３１〜１１３８に分割して駆動しており、複数のブロックのうちの２つのブロックを含んだ複数のタイミングブロックに区分して、それぞれのタイミングブロックに対して互いに時間差をおいてデータパルスを供給するように駆動し、タイミングブロックに含まれた２つのブロックはそれぞれ少なくとも１つ以上のブロックを間に挟んで位置していることを特徴とする。
【選択図】図２

Description

本発明は、プラズマディスプレイパネル及びその駆動方法に関し、特に電磁干渉（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）（以下、「ＥＭＩ」とする）を最小化することができるプラズマディスプレイパネル及びその駆動方法に関する。

近年、陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の短所である重量及び体積を低減することができる各種平板表示装置が開発されている。平板表示装置には、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）及び有機電界発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）などがある。

このうち、プラズマディスプレイパネルは、大型化が可能なため大型テレビなどの分野に用いられている。プラズマディスプレイパネルは、１フレームを複数のサブフィールドに分割し、各々のサブフィールドの重み付けに応じて画像の表示時間を制御しながら所定の画像を表示している。このため、各々のサブフィールドは、リセット期間、アドレス期間及びサステイン期間に分けられる。

リセット期間では走査電極にランプパルスが供給され、これによって放電セルに所定の壁電荷が形成され、次のアドレス放電が安定的に行われる。アドレス期間では走査電極に走査パルスを順次供給するとともにアドレス電極にデータパルスを供給し、これによってデータパルスの供給された放電セルでアドレス放電を発生させ、所定の壁電荷を形成している。

サステイン期間では走査電極及び維持電極にサステインパルスを交互に供給し、これによってアドレス放電で選択されたセルにおいてサステイン放電を発生させている。ここで、サステイン放電が起きる回数に応じて所定輝度の画像がパネルに表示されることになる。

このような従来のプラズマディスプレイパネルでは、アドレス期間において走査パルスが供給されるたびに、複数の放電セルでアドレス放電が同時に発生する。このように、複数の放電セルでアドレス放電が同時に発生すると、多量のＥＭＩが発生するという問題点があった。特に、プラズマディスプレイパネルがフルＨＤ級の場合には、アドレス電極の数が増加するにつれてアレイアンテナの放射効率が増加する。これにより、ＥＭＩが大きな問題となっていた。
大韓民国特許公開第２００１―００３７０３３ 大韓民国特許公開第２００３―００８３３７１ 大韓民国特許公開第１９９９―０００６６４５ 大韓民国特許公開第２００１―００１１９０２ 大韓民国特許公開第２０００―００６０２５２ 大韓民国特許公開第２０００―００１６６３５ 大韓民国特許公開第２０００―０００５４５９ 大韓民国特許公開第１９９８―００４２１０７

そこで、本発明の目的は、ＥＭＩを最小化することのできるプラズマディスプレイパネル及びその駆動方法を提供することにある。

上記目的を達成するため、本発明の第１の態様は、 表示パネルを、複数のアドレス電極を含んだ複数のブロックに分割して駆動するプラズマディスプレイパネルの駆動方法において、走査電極に走査パルスを順次供給するステップと、前記走査パルスが供給されたときに、前記複数のブロックのうち少なくとも２つのブロックを含んだ複数のタイミングブロックに区分し、それぞれの前記タイミングブロックに対して互いに時間差をおいてデータパルスを供給するステップとを含み、前記タイミングブロックに含まれた前記少なくとも２つのブロックは、それぞれ少なくとも１つ以上の前記ブロックを間に挟んで位置していることを特徴とするプラズマディスプレイパネルの駆動方法を提供する。

好ましくは、前記表示パネルを少なくとも４つ以上のブロックに分割する。また、前記アドレス電極に前記データパルスを供給する複数のデータ集積回路を備え、前記表示パネルは前記データ集積回路と同数のブロックに分割されている。さらに、前記タイミングブロック間で前記データパルスを供給する時間差は、５０ｎｓ以上に設定されている。

本発明の第２の態様は、表示パネルを、複数のアドレス電極を含む複数のブロックに分割し、前記複数のブロックのうち２つ以上のブロックを含んだタイミングブロックに区分して駆動するプラズマディスプレイパネルの駆動方法において、走査電極に走査パルスを順次供給するステップと、前記走査パルスが供給されたときに、前記タイミングブロックごとに互いに異なる時間にデータパルスを供給するステップとを含み、前記タイミングブロックに含まれる前記２つ以上のブロックは、互いに隣接しないように位置することを特徴とするプラズマディスプレイパネルの駆動方法を提供する。

好ましくは、前記タイミングブロックに含まれる前記２つ以上のブロックは、少なくとも１つ以上のブロックを間に挟んで位置している。また、前記データパルスは、前記タイミングブロックごとに少なくとも５０ｎｓ以上の時間間隔をおいて供給される。

本発明の第３の態様は、表示パネルが、複数のアドレス電極を含んだ複数のブロックに分割されているプラズマディスプレイパネルにおいて、走査電極に走査パルスを供給するための走査駆動部と、前記走査パルスが供給される期間に、前記複数のブロックのうち少なくとも２つのブロックを含んだ複数のタイミングブロックに区分し、それぞれの前記タイミングブロックに対して互いに時間差をおいてデータパルスを供給するアドレス駆動部とを備え、前記タイミングブロックに含まれた前記少なくとも２つのブロックは、それぞれ少なくとも１つ以上の前記ブロックを間に挟んで位置していることを特徴とするプラズマディスプレイパネルを提供する。

好ましくは、前記タイミングブロック間で前記データパルスを供給する時間差は、５０ｎｓ以上に設定されている。

本発明の実施形態に係るプラズマディスプレイパネル及びその駆動方法は、表示パネルを複数のブロックに分割し、互いに離れている少なくとも２つのブロックに対して同時にデータパルスを供給することにより、ＥＭＩを低減することができる。

以下、本発明の属する技術分野における通常の知識を有する者が本発明を容易に実施できる好ましい実施形態を、添付の図１〜図５を参照して詳細に説明する。

図１は、本発明の実施形態に係るプラズマディスプレイパネルを示す図である。

図１に示すように、本発明の実施形態に係るプラズマディスプレイパネルは、表示パネル１１２と、アドレス駆動部１０２と、維持駆動部１０４と、走査駆動部１０６と、電源部１０８と、制御部１１０とを備えている。

表示パネル１１２は、互いに並んで形成された走査電極Ｙ１〜Ｙｎ及び維持電極Ｘ１〜Ｘｎと、走査電極Ｙ１〜Ｙｎと交差する方向に形成されたアドレス電極Ａ１〜Ａｍとを備えている。ここで、走査電極Ｙ１〜Ｙｎ、維持電極Ｘ１〜Ｘｎ及びアドレス電極Ａ１〜Ａｍの交差する部分には、放電セル１１４が位置している。放電セル１１４を構成する電極Ｘ、Ｙ、Ａの構造は一般的な構造でよく、ここでは詳細な説明は省略する。

制御部１１０は、外部から映像信号を受信し、アドレス駆動部１０２、維持駆動部１０４及び走査駆動部１０６を制御するための制御信号を生成している。ここで、制御部１１０は、１フレームがリセット期間、アドレス期間及びサステイン期間を有する複数のサブフィールドに分割されて駆動できるように制御信号を生成している。

維持駆動部１０４は、制御部１１０から供給される制御信号に対応して各々のサブフィールドのサステイン期間において維持電極Ｘ１〜Ｘｎにサステインパルスを供給する。

走査駆動部１０６は、制御部１１０から供給される制御信号に対応して各々のサブフィールドのリセット期間において走査電極Ｙ１〜Ｙｎにランプパルスを供給し、アドレス期間において走査電極Ｙ１〜Ｙｎに走査パルスを順次供給する。さらに、走査駆動部１０６は、各々のサブフィールドのサステイン期間において維持電極Ｘ１〜Ｘｎと交互になるように走査電極Ｙ１〜Ｙｎにサステインパルスを供給する。

電源部１０８は、プラズマディスプレイパネルの駆動に必要な電源を制御部１１０及び各駆動部１０２、１０４、１０６に供給している。

アドレス駆動部１０２は、制御部１１０から供給される制御信号に対応して各々のサブフィールドのアドレス期間においてアドレス電極Ａ１〜Ａｍにデータパルスを供給する。これにより、アドレス駆動部１０２は、点灯する放電セル１１４（または点灯しない放電セル）を選択する。このため、アドレス駆動部１０２は、複数のデータ集積回路（図示せず）を備えている。データ集積回路は、それぞれｉ（ｉは自然数）個のアドレス電極に接続され、ｉ個のアドレス電極にデータパルスを供給している。

一方、本発明において、表示パネル１１２は、それぞれ複数のアドレス電極を備えた複数のブロックに分割される。そして、アドレス駆動部１０２は、複数のブロックのうち少なくとも２つのブロックを含んだタイミングブロックを１つの単位として区分し、それぞれのタイミングブロックに対して互いに時間差をおいてデータパルスを供給している。

図２は、本発明の実施形態に係る表示パネルにおける複数のブロックを示す図である。以下、説明の便宜上、アドレス駆動部１０２は８つのデータ集積回路を備えているものとする。

図２に示すように、本発明の表示パネル１１２は、複数のブロック１１３１〜１１３８（少なくとも４つ以上のブロック）に分割されている。ここで、制御の便宜上、複数のブロック１１３１〜１１３８は、データ集積回路１０３１〜１０３８と同数のブロックに分割されているものとする。従って、データ集積回路はそれぞれｉ（ｉは自然数）個のアドレス電極に接続され、ｉ個のアドレス電極にデータパルスを供給しているので、各々のブロック１１３１〜１１３８にはそれぞれｉ個のアドレス電極が含まれている。

第１ブロック１１３１は、第１データ集積回路１０３１からデータパルスを受信するアドレス電極Ａ１〜Ａｉを含んでいる。第２ブロック１１３２は、第２データ集積回路１０３２からデータパルスを受信するアドレス電極Ａｉ＋１〜Ａ２ｉを含んでいる。第３ブロック１１３３は、第３データ集積回路１０３３からデータパルスを受信するアドレス電極Ａ２ｉ＋１〜Ａ３ｉを含んでいる。第４ブロック１１３４は、第４データ集積回路１０３４からデータパルスを受信するアドレス電極Ａ３ｉ＋１〜Ａ４ｉを含んでいる。第５ブロック１１３５は、第５データ集積回路１０３５からデータパルスを受信するアドレス電極Ａ４ｉ＋１〜Ａ５ｉを含んでいる。第６ブロック１１３６は、第６データ集積回路１０３６からデータパルスを受信するアドレス電極Ａ５ｉ＋１〜Ａ６ｉを含んでいる。第７ブロック１１３７は、第７データ集積回路１０３７からデータパルスを受信するアドレス電極Ａ６ｉ＋１〜Ａ７ｉを含んでいる。第８ブロック１１３８は、第８データ集積回路１０３８からデータパルスを受信するアドレス電極Ａ７ｉ＋１〜Ａｍを含んでいる。

上述したような本発明のプラズマディスプレイパネルでは、少なくとも２つ以上のブロックが１つのタイミングブロックを構成し、このタイミングブロックごとに互いに異なる時間にデータパルスを供給することによってＥＭＩを低減している。ここで、タイミングブロックとは、同じ時間にデータパルスを受信する２つ以上のブロックのことを意味する。そして、タイミングブロックに含まれる２つ以上のブロックは、少なくとも１つ以上のブロックを間に挟んで互いに隣接しないように配置されている。

例えば、第１ブロック１１３１及び第５ブロック１１３５は、同じ時間にデータパルスを受信する第１タイミングブロックに設定され、第２ブロック１１３２及び第６ブロック１１３６は、第１タイミングブロックと異なる時間にデータパルスを受信する第２タイミングブロックに設定される。そして、第３ブロック１１３３及び第７ブロック１１３７は、第１タイミングブロック及び第２タイミングブロックと異なる時間にデータパルスを受信する第３タイミングブロックに設定され、第４ブロック１１３４及び第８ブロック１１３８は、第１タイミングブロック〜第３タイミングブロックと互いに異なる時間にデータパルスを受信する第４タイミングブロックに設定される。

すなわち、本発明では、表示パネル１１２を複数のタイミングブロックに分割し、タイミングブロックごとに互いに異なる時間にデータパルスを供給するようにする。このように、タイミングブロックごとに互いに異なる時間にデータパルスが供給されると、アドレス放電が起きる時間が分散され、これによってＥＭＩを低減することができる。特に、本発明では、タイミングブロックに含まれている各ブロックが互いに隣接しないことから、ＥＭＩをさらに低減することができるという長所がある。

一方、図２に示す複数のブロック１１３１〜１１３８の各々にデータパルスを互いに異なる時間に供給する方法も可能である。しかし、複数のブロック１１３１〜１１３８の各々に対してデータパルスを互いに異なる時間で供給すると、走査パルスを供給する時間が増加してしまう。このように走査パルスの供給時間が増加すると、アドレス期間が増加し、これによってフルＨＤ級のパネルへの適用が困難になることが考えられる。

また、互いに隣接する２つのブロックを１つのタイミングブロックに分割することも可能である。つまり、第１ブロック１１３１及び第２ブロック１１３２を１つのタイミングブロックに分割し、第３ブロック１１３３及び第４ブロック１１３４を１つのタイミングブロックに分割することも可能である。しかし、隣接するブロックを１つのタイミングブロックに設定すると、アドレス放電が発生する放電セルが隣接してＥＭＩを十分に低減することができない。実際に、タイミングブロックに含まれるブロックが互いに隣接していない場合には、ＥＭＩをさらに低減させることができる。

詳細に説明すると、データパルス（すなわち、所定の電圧）が供給されたとき、アドレス電極Ａはモノポールアンテナによって等価モデル化することができる。ここで、同時にデータパルスを受信するアドレス電極Ａはアレイモノポールアンテナによって等価モデル化できる。モノポールアンテナの場合、電流が印加されると、その周辺に周波数による磁界が形成される。この場合、同じデータパルスを受信するアドレス電極Ａが隣接していると、図３ａに示すように電極ごとに形成される複数の磁界が上昇作用して大きな磁界が形成され、これによってＥＭＩのレベルが上昇する。しかし、同じデータパルスを受信するアドレス電極Ａが互いに離れていると、図３ｂに示すように磁界の強度が低くなり、これによってＥＭＩのレベルを低減させることができる。

図４は、走査パルスが供給されたときにタイミングブロックに供給されるデータパルスを示す図である。

図４に示すように、走査電極Ｙ１〜Ｙｎに走査パルスが供給されたときに、タイミングブロックの各々は互いに時間差をおいてデータパルスを受信している。このとき、タイミングブロック間に供給されるデータパルスは、少なくとも第１期間Ｔ１、例えば、５０ｎｓ以上の時間間隔を維持している。タイミングブロック間に供給されるデータパルスが、少なくとも５０ｎｓ以上の時間間隔を維持していなければ、ＥＭＩを効果的に低減させることは不可能である。実験では、タイミングブロック間のデータパルスの時間間隔を５０ｎｓ未満に設定すると、ＥＭＩの大きな低減を得ることはできなかった。

図５は、本発明によるＥＭＩの低減効果を示すグラフである。図５において、左グラフは表示パネル１１２を２つのブロックに分割し、２つのブロックに対して互いに異なる時間にデータパルスを供給したときに発生するＥＭＩを示しており、右グラフは図２の本発明によって発生したＥＭＩを示している。

図５に示すように、表示パネル１１２を２つのブロックに分割して駆動した場合、略５０ｄＢｕＶのＥＭＩが放出された。しかし、本願発明のように、表示パネル１１２を８つのブロックに分割し、互いに離れている２つのブロックに同時にデータパルスを供給した場合には略４４ｄＢｕＶのＥＭＩが放出された。すなわち、本願発明では、表示パネル１１２を２つのブロックに分割して駆動した場合よりも略１２％以上ＥＭＩを低減することができた。

一方、図２では、データ集積回路１０３１〜１０３８が８つの場合を一例として説明したが、本発明はこれに限定される訳ではない。例えば、フルＨＤ級の表示パネル１１２の場合には１２個のデータ集積回路を設けることができる。この場合には、表示パネル１１２を１２個のブロックに分割し、タイミングブロックが３つのブロックを含むようにすることができる。すると、アドレス期間が増加することなく、効果的にＥＭＩを低減させることができる。

本発明の実施形態に係るプラズマディスプレイパネルの構成を示すブロック図である。 本発明の実施形態に係る表示パネルの複数のブロックを示す図である。 データパルスが供給されるアドレス電極が隣接している場合に形成される磁界を示す図である。 データパルスが供給されるアドレス電極が隣接していない場合に形成される磁界を示す図である。 走査パルスが供給されたときに、タイミングブロックに供給されるデータパルスを示すタイミングチャートである。 本発明の実施形態に係るプラズマディスプレイパネルによるシミュレーション結果を示す図である。

符号の説明

１０２ アドレス駆動部
１０４ 維持駆動部
１０６ 走査駆動部
１０８ 電源部
１１０ 制御部
１１２ 表示パネル
１１４ 放電セル

Claims (9)

1. 表示パネルを、複数のアドレス電極を含んだ複数のブロックに分割して駆動するプラズマディスプレイパネルの駆動方法において、
   走査電極に走査パルスを順次供給するステップと、
   前記走査パルスが供給されたときに、前記複数のブロックのうち少なくとも２つのブロックを含んだ複数のタイミングブロックに区分し、それぞれの前記タイミングブロックに対して互いに時間差をおいてデータパルスを供給するステップとを含み、
   前記タイミングブロックに含まれた前記少なくとも２つのブロックは、それぞれ少なくとも１つ以上の前記ブロックを間に挟んで位置していることを特徴とするプラズマディスプレイパネルの駆動方法。
2. 前記表示パネルを少なくとも４つ以上のブロックに分割することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
3. 前記アドレス電極に前記データパルスを供給する複数のデータ集積回路を備え、前記表示パネルは前記データ集積回路と同数のブロックに分割されることを特徴とする請求項１または請求項２に記載のプラズマディスプレイパネルの駆動方法。
4. 前記タイミングブロック間で前記データパルスを供給する時間差は、５０ｎｓ以上に設定されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
5. 表示パネルを、複数のアドレス電極を含む複数のブロックに分割し、前記複数のブロックのうち２つ以上のブロックを含んだタイミングブロックに区分して駆動するプラズマディスプレイパネルの駆動方法において、
   走査電極に走査パルスを順次供給するステップと、
   前記走査パルスが供給されたときに、前記タイミングブロックごとに互いに異なる時間にデータパルスを供給するステップとを含み、
   前記タイミングブロックに含まれる前記２つ以上のブロックは、互いに隣接しないように位置することを特徴とするプラズマディスプレイパネルの駆動方法。
6. 前記タイミングブロックに含まれる前記２つ以上のブロックは、少なくとも１つ以上のブロックを間に挟んで位置することを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
7. 前記データパルスは、前記タイミングブロックごとに少なくとも５０ｎｓ以上の時間間隔をおいて供給されることを特徴とする請求項５または請求項６に記載のプラズマディスプレイパネルの駆動方法。
8. 表示パネルが、複数のアドレス電極を含んだ複数のブロックに分割されているプラズマディスプレイパネルにおいて、
   走査電極に走査パルスを供給するための走査駆動部と、
   前記走査パルスが供給される期間に、前記複数のブロックのうち少なくとも２つのブロックを含んだ複数のタイミングブロックに区分し、それぞれの前記タイミングブロックに対して互いに時間差をおいてデータパルスを供給するアドレス駆動部とを備え、
   前記タイミングブロックに含まれた前記少なくとも２つのブロックは、それぞれ少なくとも１つ以上の前記ブロックを間に挟んで位置していることを特徴とするプラズマディスプレイパネル。
9. 前記タイミングブロック間で前記データパルスを供給する時間差は、５０ｎｓ以上に設定されていることを特徴とする請求項８に記載のプラズマディスプレイパネル。

Images