JP2009157284A - アクティブマトリクス型表示装置の駆動方法 - Google Patents
アクティブマトリクス型表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2009157284A JP2009157284A JP2007338353A JP2007338353A JP2009157284A JP 2009157284 A JP2009157284 A JP 2009157284A JP 2007338353 A JP2007338353 A JP 2007338353A JP 2007338353 A JP2007338353 A JP 2007338353A JP 2009157284 A JP2009157284 A JP 2009157284A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- display
- control signal
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】輝度バラツキを抑えることができ、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置を提供する。
【解決手段】マトリクス状に配列された複数の表示画素を備え、各表示画素は、第1電源と第2電源との間に直接に接続された駆動トランジスタ、第2制御信号によりオン、オフ制御される出力スイッチ、および電流駆動型の表示素子と、保持容量と、第1制御信号によりオン、オフ制御される画素スイッチおよび第1スイッチとを有し、駆動トランジスタおよび出力スイッチはそれぞれPチャネル型の薄膜トランジスタで形成されているアクティブマトリックス型表示装置の駆動方法であって、出力スイッチ(26)をオンするときの第2制御信号の電圧を、第1電源(Vss)の電圧と表示素子(16)に印加される最高階調表示時の電圧とを加えた値よりも高い値に設定する。
【選択図】 図2
【解決手段】マトリクス状に配列された複数の表示画素を備え、各表示画素は、第1電源と第2電源との間に直接に接続された駆動トランジスタ、第2制御信号によりオン、オフ制御される出力スイッチ、および電流駆動型の表示素子と、保持容量と、第1制御信号によりオン、オフ制御される画素スイッチおよび第1スイッチとを有し、駆動トランジスタおよび出力スイッチはそれぞれPチャネル型の薄膜トランジスタで形成されているアクティブマトリックス型表示装置の駆動方法であって、出力スイッチ(26)をオンするときの第2制御信号の電圧を、第1電源(Vss)の電圧と表示素子(16)に印加される最高階調表示時の電圧とを加えた値よりも高い値に設定する。
【選択図】 図2
Description
本発明は、有機エレクトロ・ルミネッセンス(以下、ELと称する)素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置の駆動方法に関する。
パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機EL素子のような自己発光素子を用いた有機EL表示装置が注目され、盛んに研究開発が行われている。この有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適しているという特徴を備えている。
一般に、有機EL表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機EL素子、およびこの有機EL素子に駆動電流を供給する画素回路により構成されている(例えば、特許文献1)。
各画素回路は、走査線および信号線の交差位置近傍に配置された画素スイッチ、一対の電源線間で有機EL素子と直列に接続され薄膜トランジスタによって構成された駆動トランジスタ、および駆動トランジスタのゲート制御電圧を保持する保持容量を有している。画素スイッチは対応走査線から供給される走査信号に応答して導通し、対応信号線から供給される映像信号を取り込む。この映像信号に対応する駆動トランジスタのゲート・ソース間電位はゲート制御電圧として保持容量に書き込まれ所定期間保持される。そして、駆動トランジスタは保持容量に書き込まれたゲート制御電圧に応じた電流量を有機EL素子に供給し、発光動作を行う。
駆動トランジスタのドレイン電流がドレイン・ソース間電圧に依存しない理想的なトランジスタであれば、この画素回路では、有機EL素子の電流−電圧特性が変化しても、同じ電流を有機EL素子に供給することが可能である。
特開2000−208252号公報
しかしながら、実際の駆動トランジスタのドレイン電流はドレイン・ソース間電圧に依存する。したがって、有機EL素子の電流−電圧特性のバラツキにより有機EL素子に印加される電圧が変わると、発光時の駆動トランジスタのドレイン・ソース間電圧も変わることになり、有機EL素子に供給される電流も変化することになる。これにより、有機EL表示素子の発光輝度がばらつき、表示品位が低下する。
本発明は以上の点に鑑みてなされたもので、その目的は、表示素子の電流−電圧特性のバラツキによる発光電流バラツキ、すなわち、輝度バラツキを抑えることができ、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置の駆動方法を提供することにある。
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置の駆動方法は、それぞれ第1電源に第2端子が接続された電流駆動型の表示素子、Pチャネル型の薄膜トランジスタで形成され第2電源に第1端子が接続された駆動トランジスタ、前記駆動トランジスタの制御端子と第1端子と間に接続された保持容量、トランジスタにより形成され前記駆動トランジスタの第2端子と信号線との間に接続されているとともに、第1制御信号によりオン、オフ制御される画素スイッチ、Pチャネル型の薄膜トランジスタにより形成され前記駆動トランジスタの制御端子と第2端子と間に接続されているとともに、前記第1制御信号によりオン、オフ制御される第1スイッチ、およびPチャネル型の薄膜トランジスタにより形成され前記駆動トランジスタの第2端子と前記表示素子の第1端子との間に接続されているとともに、第2制御信号によりオン、オフ制御される出力スイッチとを含み、マトリクス状に配列された複数の表示画素と、前記表示画素の行毎に設けられ前記第1制御信号、第2制御信号を供給する複数の第1走査線および第2走査線と、前記表示画素の列毎に設けられた複数の信号線と、前記第1および第2電源を供給する第1および第2電源線と、を備えたアクティブマトリックス型表示装置の駆動方法であって、前記出力スイッチをオンするときの前記第2制御信号の電圧を、前記第1電源の電圧と前記表示素子に印加される最高階調表示時の電圧とを加えた値よりも高い値に設定することを特徴としている。
この発明の態様によれば、表示素子の電流−電圧特性のバラツキによる発光電流バラツキ、すなわち、輝度バラツキを抑えることができ、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置の駆動方法を提供することができる。
以下図面を参照しながら、この発明の実施形態に係る有機EL表示装置について詳細に説明する。
図1は、有機EL装置全体を概略的に示している。図1に示すように、有機EL表示装置は、例えば、10型以上の大型アクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
図1は、有機EL装置全体を概略的に示している。図1に示すように、有機EL表示装置は、例えば、10型以上の大型アクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
有機ELパネル10は、ガラス板等の絶縁基板8上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1走査線Sga(1〜m)、および第2走査線Sgb(1〜m)、表示画素PXの列毎にそれぞれ接続されたn本の映像信号線X(1〜n)、第1、第2走査線Sga(1〜m)、Sgb(1〜m)を表示画素の行毎に順次駆動する走査線駆動回路14、および複数の映像信号線X(1〜n)を駆動する信号線駆動回路15を備えている。走査線駆動回路14および信号線駆動回路15は、表示領域11の外側で絶縁基板8上に一体的に形成されている。
画素部として機能する各表示画素PXは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路18とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた電流駆動型の有機EL素子16を用いている。
図2に表示画素PXの等価回路を示す。画素回路18は電流信号からなる映像信号に応じて有機EL素子16の発光を制御する電流駆動方式の画素回路であり、画素スイッチ20、駆動トランジスタ22、第1スイッチ24、出力スイッチ26、および保持容量Csを備えている。画素スイッチ20、駆動トランジスタ22、第1スイッチ24、出力スイッチ(第2スイッチ)26は、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素回路18を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
駆動トランジスタ22、出力スイッチ26、および有機EL素子16は、第1電圧電源線Vssと第2電圧電源線Vddとの間でこの順で直列に接続されている。第1電圧電源線Vssおよび第2電圧電源線Vddは、例えば、−9Vおよび+6Vの電位にそれぞれ設定される。駆動トランジスタ22は、その第1端子、ここではソースが第2電圧電源線Vddに接続されている。有機EL素子16は、一方の電極、ここではカソードが第1電圧電源線Vssに接続されている。出力スイッチ26は、そのソースが駆動トランジスタ22の第2端子、ここではドレインに接続されている。出力スイッチ26は、そのドレインが有機EL素子16のアノードに接続され、更に、ゲートが第2走査線Sgbに接続されている。
駆動トランジスタ22は、映像信号に応じた電流量の発光電流を有機EL素子16に出力する。出力スイッチ26は、第2走査線Sgbからの第2制御信号Sb(1〜m)によりオン(導通状態)、オフ(非導通状態)が制御され、駆動トランジスタ22と有機EL素子16との接続、非接続を制御する。
保持容量Csは、駆動トランジスタ22の第1端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ22のゲート制御電位を保持する。画素スイッチ20は、対応する映像信号線X(1〜n)と駆動トランジスタ22のドレインとの間に接続され、そのゲートは第1走査線Sgaに接続されている。画素スイッチ20は、第1走査線Sgaから供給される第1制御信号Sa(1〜m)に応答して対応の映像信号線X(1〜n)から階調電流としての信号電流を取り込む。
第1スイッチ24は、駆動トランジスタ22のドレイン、ゲート間に接続され、そのゲートが第1走査線Sgaに接続されている。第1スイッチ24は、第1走査線Sgaからの第1制御信号Sa(1〜m)に応じてオン、オフ制御され、駆動トランジスタ22のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Csからの電流リークを規制する。
一方、図1に示すコントローラ12は有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14および信号線駆動回路15を制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路14および信号線駆動回路15に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路15に供給する。
信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号Data1〜Datanをアナログ形式に変換し電流信号として複数の信号線Xに並列的に供給する。走査線駆動回路14は、シフトレジスタ、出力バッファ等を含み、外部から供給される垂直走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素PXに2種類の制御信号、すなわち、第1、第2制御信号Sa、Sbを供給する。これにより、各第1、第2走査線Sga、Sgbは、互いに異なる1水平走査期間において、それぞれ第1制御信号Sa、第2制御信号Sbにより駆動される。
画素回路18の動作は、映像信号書込み動作および発光動作に分けられる。図2に示すように、映像信号書込み動作において、画素スイッチ20および第1スイッチ24がオン(導通状態)、出力スイッチ26がオフ(非導通状態)となるような第1、第2制御信号Sa、Sb、ここでは、第1制御信号Saがローレベル、第2制御信号Sbがハイレベルとして出力される。これにより、画素スイッチ20および第1スイッチ24がオン(導通状態)、出力スイッチ26がオフ(非導通状態)に切換えられ、映像信号書込み動作が開始される。
映像信号書込み期間において、信号線駆動回路15から対応する映像信号線X(1〜n)に供給された映像信号電流Idataは画素スイッチ20を介して、選択された表示画素PXに供給される。表示画素PXにおいて、画素スイッチ20および第1スイッチ24はオン状態にあり、取り込まれた映像信号電流Idataは駆動トランジスタ22に供給され駆動トランジスタ22を書き込み状態とする。これにより、第2電圧電源線Vddから駆動トランジスタ22を通して映像信号線X1に書き込み電流が流れ、映像信号電流Idataの電流量に対応した駆動トランジスタ22のゲート、ソース間電位が保持容量Csに書き込まれる。
次に、第1制御信号Saがハイレベル(オフ電位)となり、画素スイッチ20および第1スイッチ24がオフとなる。これにより、映像信号書込み動作が終了する。続いて、第2制御信号Sbがローレベルとなり、出力スイッチ26がオンとなる。これにより、発光動作が開始する。発光期間において、駆動トランジスタ22は、保持容量Csに書き込まれたゲート制御電圧により導通状態に維持され、第2電圧電源線Vddから映像信号電流Idataに対応した電流量の発光電流を出力スイッチ26側へ供給する。この発光電流は、出力スイッチ26を通った後、有機EL素子16に供給される。これにより有機EL素子16が発光し、発光動作が開始される。そして、有機EL素子16は、1フレーム期間後に、再び第2制御信号Sbがオフ電位となるまで発光状態を維持する。
ここで、第2電圧電源線Vddの電圧が6V、第1電圧電源線Vssの電圧が−9Vの動作条件で発光電流が流れるときに、有機EL素子16にかかる電圧が、その特性バラツキにより6V、7V、8Vに変化した場合の発光電流比率の変化について説明する。
出力スイッチ26がオンする第2制御信号Sbの電圧を、本実施形態のように0Vあるいは−2Vとした場合と、比較例として、−4Vと−9Vにした場合とを比較して説明する。
出力スイッチ26がオンする第2制御信号Sbの電圧を、本実施形態のように0Vあるいは−2Vとした場合と、比較例として、−4Vと−9Vにした場合とを比較して説明する。
図3は、オン電圧が0V、−2V、−4V、−9Vのそれぞれについて、有機EL素子16にかかる電圧が7Vのときの発光電流を基準にした時の発光電流比率の変化を示している。この図からわかるように、−4Vおよび−9Vの場合に比べ、0Vおよび−2Vの場合の方が、有機EL素子16にかかる電圧の変化に対する発光電流の変化が少ないことがわかる。
これは、第2制御信号Sbの電圧を0Vまたは−2Vとして、出力スイッチ26をオン動作させることにより、出力スイッチ26が飽和領域で動作するため、有機EL素子16にかかる電圧が変化しても、その変化した電圧分を、出力スイッチ26のソース・ドレイン間の電圧変化で吸収してしまうからである。したがって、有機EL素子16の特性にバラツキがある場合でも、駆動トランジスタ22の動作点が変化しないため、発光電流は変化しない。
図4は、図3に示した結果に応じて、有機EL素子16にかかる電圧7Vに対する8Vの場合の電流低下率が、出力スイッチ26をオンさせる第2制御信号Sbの電圧に対してどのように変化するかを示している。この図から、第2制御信号Sbの電圧が−2Vよりも大きい場合、有機EL素子16にかかる電圧の変化に対する発光電流の変化が少ないことがわかる。すなわち、出力スイッチ26をオンさせるときの第2制御信号Sbの電圧を、第1電圧電源線Vssの電圧に、最高階調表示時、つまり、白表示時に有機EL素子16にかかる電圧を加えた値、より大きい値にすることにより、有機EL素子の電流−電圧特性のバラツキによる発光電流バラツキ、すなわち輝度バラツキを抑えることが可能となる。
以上のように、本実施形態に係る有機EL表示装置の駆動方法によれば、表示素子の電流−電圧特性のバラツキによる発光電流バラツキ、すなわち、輝度バラツキを抑えることができる。これにより、有機EL表示装置の表示品位向上を図ることができる。
次に、この発明の第2の実施形態に係る有機EL表示装置について説明する。図5は有機EL表示装置における表示画素の等価回路を示している。第2の実施形態によれば、表示画素の画素回路18は、電圧信号からなる映像信号に応じて有機EL素子16の発光を制御する電圧駆動方式の画素回路として形成されている。
すなわち、図5に示すように、画素回路18は、駆動トランジスタ22、画素スイッチ20、第1スイッチ24、出力スイッチ26、および保持容量Csを備えている。駆動トランジスタ22、画素スイッチ20、および出力スイッチ26は、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素回路18を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
駆動トランジスタ22、出力スイッチ26、および有機EL素子16は、第1電圧電源線Vssと第2電圧電源線Vddとの間で直列に接続されている。駆動トランジスタ22は、そのソースが第2電圧電源線Vddに接続され、有機EL素子16は、カソードが第1電圧電源線Vssに接続されている。第1電圧電源線Vssおよび第2電圧電源線Vddは、例えば、−9Vおよび+6Vの電位にそれぞれ設定される。駆動トランジスタ22は、その第1端子、ここではソースが第2電圧電源線Vddに接続されている。有機EL素子16は、一方の電極、ここではカソードが第1電圧電源線Vssに接続されている。
出力スイッチ26は、そのソースが駆動トランジスタ22の第2端子、ここではドレインに接続されている。出力スイッチ26は、そのドレインが有機EL素子16のアノードに接続され、更に、ゲートが第2走査線Sgbに接続されている。
駆動トランジスタ22は、映像信号に応じた電流量の発光電流を有機EL素子16に出力する。出力スイッチ26は、第2走査線Sgbからの第2制御信号Sbによりオン(導通状態)、オフ(非導通状態)が制御され、駆動トランジスタ22と有機EL素子16との接続、非接続を制御する。
保持容量Csは、駆動トランジスタ22の第1端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ22のゲート制御電位を保持する。画素スイッチ20は、対応する映像信号線X(1〜n)と駆動トランジスタ22のゲートとの間に接続され、そのゲートは第1走査線Sgaに接続されている。画素スイッチ20は、第1走査線Sgaから供給される第1制御信号Sa(1〜m)に応答してオン、オフされ、対応する映像信号線X(1〜n)から階調電圧としての信号電圧を取り込む。
画素回路18の動作は、映像信号書込み動作および発光動作に分けられる。映像信号書込み動作において、画素スイッチ20がオン(導通状態)、出力スイッチ26がオフ(非導通状態)となるような第1、第2制御信号Sa、Sb、ここでは、第1制御信号Saがローレベル、第2制御信号Sbがハイレベルとして出力される。これにより、画素スイッチ20がオン(導通状態)、出力スイッチ26がオフ(非導通状態)に切換えられ、映像信号書込み動作が開始される。
映像信号書込み期間において、信号線駆動回路15から対応する映像信号線X(1〜n)に供給された映像信号電圧Vdataは画素スイッチ20を介して、選択された表示画素PXに供給される。表示画素PXにおいて、画素スイッチ20はオン状態にあり、取り込まれた映像信号電圧Vdataは駆動トランジスタ22に供給され、映像信号電圧Vdataに対応した駆動トランジスタ22のゲート、ソース間電位が保持容量Csに書き込まれる。
次に、制御信号Saがハイレベル(オフ電位)となり、画素スイッチ20がオフとなる。これにより、映像信号書込み動作が終了する。続いて、第2制御信号Sbがローレベルとなり、出力スイッチ26がオンとなる。これにより、発光動作が開始する。発光期間において、駆動トランジスタ22は、保持容量Csに書き込まれたゲート制御電圧により導通状態に維持され、第2電圧電源線Vddから映像信号電圧Vdataに対応した電流量の発光電流を出力スイッチ26側へ供給する。この発光電流は、出力スイッチ26を通った後、有機EL素子16に供給される。これにより有機EL素子16が発光し、発光動作が開始される。そして、有機EL素子16は、1フレーム期間後に、再び第2制御信号Sbがオフ電位となるまで発光状態を維持する。
この発光時の動作は、前述し第1の実施形態に係る電流駆動方式の有機EL表示装置と同じである。そこで、第1実施形態と同様に、第2の実施形態によれば、出力スイッチ26をオンさせるときの第2制御信号Sbの電圧を、第1電圧電源線Vssの電圧に、最高階調表示時、つまり、白表示時に有機EL素子16にかかる電圧を加えた値、より大きい値、例えば、−2Vあるいは0Vに設定されている。これにより、有機EL素子の電流−電圧特性のバラツキによる発光電流バラツキ、すなわち輝度バラツキを抑えることが可能となる。
以上のように、本実施形態に係る有機EL表示装置の駆動方法によれば、表示素子の電流−電圧特性のバラツキによる発光電流バラツキ、すなわち、輝度バラツキを抑えることができる。これにより、有機EL表示装置の表示品位向上を図ることができる。
第2の実施形態において、有機EL表示装置の他の構成は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第2の実施形態においても、前述した第1の実施形態と同様の作用効果を得ることができる。
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
例えば、前述した実施形態において、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な表示素子を適用可能である。
8…絶縁基板、 10…有機ELパネル、11…表示領域、12…コントローラ、
14…走査線駆動回路、 15…信号線駆動回路、 16…有機EL素子、
18…画素回路、 20…画素スイッチ、 22…駆動トランジスタ、
24…第1スイッチ、 26…出力スイッチ、 Cs…保持容量、
Vss…第1電圧電源線、 Vdd…第2電圧電源線、
14…走査線駆動回路、 15…信号線駆動回路、 16…有機EL素子、
18…画素回路、 20…画素スイッチ、 22…駆動トランジスタ、
24…第1スイッチ、 26…出力スイッチ、 Cs…保持容量、
Vss…第1電圧電源線、 Vdd…第2電圧電源線、
Claims (2)
- それぞれ第1電源に第2端子が接続された電流駆動型の表示素子、Pチャネル型の薄膜トランジスタで形成され第2電源に第1端子が接続された駆動トランジスタ、前記駆動トランジスタの制御端子と第1端子と間に接続された保持容量、トランジスタにより形成され前記駆動トランジスタの第2端子と信号線との間に接続されているとともに、第1制御信号によりオン、オフ制御される画素スイッチ、Pチャネル型の薄膜トランジスタにより形成され前記駆動トランジスタの制御端子と第2端子と間に接続されているとともに、前記第1制御信号によりオン、オフ制御される第1スイッチ、およびPチャネル型の薄膜トランジスタにより形成され前記駆動トランジスタの第2端子と前記表示素子の第1端子との間に接続されているとともに、第2制御信号によりオン、オフ制御される出力スイッチとを含み、マトリクス状に配列された複数の表示画素と、前記表示画素の行毎に設けられ前記第1制御信号、第2制御信号を供給する複数の第1走査線および第2走査線と、前記表示画素の列毎に設けられた複数の信号線と、前記第1および第2電源を供給する第1および第2電源線と、を備えたアクティブマトリックス型表示装置の駆動方法であって、
前記出力スイッチをオンするときの前記第2制御信号の電圧を、前記第1電源の電圧と前記表示素子に印加される最高階調表示時の電圧とを加えた値よりも高い値に設定することを特徴とするアクティブマトリックス型表示装置の駆動方法。 - それぞれ第1電源に第2端子が接続された電流駆動型の表示素子、Pチャネル型の薄膜トランジスタで形成され第2電源に第1の端子が接続された駆動トランジスタ、前記駆動トランジスタの制御端子と第1端子間に接続された保持容量、トランジスタにより形成され前記駆動トランジスタの第2端子と信号線と間に接続されているとともに、第1制御信号によりオン、オフ制御される画素スイッチ、およびPチャネル型の薄膜トランジスタにより形成され前記駆動トランジスタの第2端子と前記表示素子の第1端子との間に接続されているとともに、第2制御信号によりオン、オフ制御される出力スイッチを含み、マトリクス状に配列された複数の表示画素と、前記表示画素の行毎に設けられ複数の前記第1、第2制御信号を供給する第1走査線および第2走査線と、前記表示画素の列毎に設けられた複数の信号線と、前記第1電源および第2電源を供給する第1電源線および第2電源線と、を備えたアクティブマトリックス型表示装置の駆動方法であって、
前記出力スイッチをオンするときの前記第2制御信号の電圧を、前記第1電源の電圧と前記表示素子に印加される最高階調表示時の電圧とを加えた値よりも高い値に設定することを特徴とするアクティブマトリックス型表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007338353A JP2009157284A (ja) | 2007-12-27 | 2007-12-27 | アクティブマトリクス型表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007338353A JP2009157284A (ja) | 2007-12-27 | 2007-12-27 | アクティブマトリクス型表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009157284A true JP2009157284A (ja) | 2009-07-16 |
Family
ID=40961337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007338353A Withdrawn JP2009157284A (ja) | 2007-12-27 | 2007-12-27 | アクティブマトリクス型表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009157284A (ja) |
-
2007
- 2007-12-27 JP JP2007338353A patent/JP2009157284A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5207581B2 (ja) | 半導体装置または表示装置の駆動方法 | |
JP4082396B2 (ja) | 電気光学装置、電子機器、データ線駆動回路、及び電源線駆動回路 | |
JP5453121B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP5719571B2 (ja) | 表示装置および表示装置の駆動方法 | |
KR20080084730A (ko) | 화소 회로 및 표시 장치와 그 구동 방법 | |
JP6153830B2 (ja) | 表示装置及びその駆動方法 | |
JP2015102793A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2009237068A (ja) | 表示装置およびその駆動方法 | |
JP2009116115A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
US20230351967A1 (en) | Display device | |
JP2010128183A (ja) | アクティブマトリクス型の表示装置およびその駆動方法 | |
JP2010122320A (ja) | アクティブマトリクス型表示装置 | |
US8094110B2 (en) | Active matrix display device | |
JP2010276783A (ja) | アクティブマトリクス型表示装置 | |
KR100679578B1 (ko) | 액티브 매트릭스형 표시 장치 | |
JP2007004035A (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法 | |
JP2009122196A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2004341351A (ja) | アクティブマトリクス型表示装置 | |
JP5019217B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP4550372B2 (ja) | アクティブマトリクス型表示装置 | |
JP2007011214A (ja) | 画素回路および表示装置、並びに画素回路の駆動方法 | |
JP2009157284A (ja) | アクティブマトリクス型表示装置の駆動方法 | |
JP5342193B2 (ja) | 画像表示装置 | |
JP5085011B2 (ja) | アクティブマトリクス型表示装置 | |
JP2009193027A (ja) | アクティブマトリクス型表示装置およびその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110301 |