JP2009152328A - リードフレームおよびその製造方法 - Google Patents
リードフレームおよびその製造方法 Download PDFInfo
- Publication number
- JP2009152328A JP2009152328A JP2007328089A JP2007328089A JP2009152328A JP 2009152328 A JP2009152328 A JP 2009152328A JP 2007328089 A JP2007328089 A JP 2007328089A JP 2007328089 A JP2007328089 A JP 2007328089A JP 2009152328 A JP2009152328 A JP 2009152328A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- lead
- die pad
- lead frame
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】機器の高密度化に伴い表裏に上下端子を有する、電子部品の必要性が迫られてきている。そのような中、有機基板や、複数の基板を用いた、Sip、POPが各社で開発されているが、いずれも高価な基板を用いたり、複雑な構成をしていたりする。
【解決手段】一枚のリードフレームで、上下端子を有する、電子部品を具現化できる。具体的には、第1と第2の接続用リードを有し、一方のリードは曲げ加工によって、上下に端子を有する。
【選択図】図1
【解決手段】一枚のリードフレームで、上下端子を有する、電子部品を具現化できる。具体的には、第1と第2の接続用リードを有し、一方のリードは曲げ加工によって、上下に端子を有する。
【選択図】図1
Description
本発明は、半導体素子を樹脂封止してなる半導体装置を構成するためのリードフレームおよびその製造方法に関し、半導体装置や電子部品を実装基板に実装するための設計の多様性に対応するための技術に係るものである。
近年、携帯電話、DVD機器、デジタルTVなどのデジタル家電製品の小型化、高性能化、多機能化にともなって、それらに使用される半導体装置や電子部品に対しても薄型化、小型化、高密度化、さらに低コスト化が求められており、その実現のためのパッケージ技術開発が行われている。
半導体装置や電子部品には、例えばQFP(Quad Flat Package)、QFJ(Quad Flat J−Integrated Package)、QFN(Quad Flat Non−Lead Package)などがある。
QFPはリードがパッケージの4側面から取り出されて、かつガルウィング形(L字形)に形成されたものであり、QFJはリードがパッケージの4側面から取り出されて、かつJ字形に形成されたものであり、QFNは端子ピンがパッケージの各辺に1列に設けられて、パッケージの4側面および底面、または、底面のみに存在するものである。
ところで、半導体装置や電子部品を搭載する実装基板上の面積には制限がある。このため、半導体装置や電子部品を実装基板上に縦横に2次元に配置するだけでなく、高さ方向に3次元配置して実装することで、限られた実装基板上の面積により多くの部品を実装可能にするパッケージ技術がある。
このような、半導体装置や電子部品の薄型化・小型化・高密度化に対応するパッケージ技術としては、例えば複数の半導体装置を積層したPOP(Package On Package)や1つの半導体装置に異なる種類の半導体素子を複数内蔵するSip(System in Package)などがある。
しかしながら、幾層にも半導体装置や電子部品を積層する際には、実装基板上に搭載した他の実装部品との高さをそろえる必要があり、実装基板上に配置可能な部品の高さ制約もある。このため、個々の実装部品を実装基板上に実装した状態において、積層した部品全体の薄型化は大きな課題である。
また、個々の実装部品を実装した際に、実装部品と他の実装部品の接続用端子の帯電量が異なる場合は、その電位差によって半導体素子が静電破壊することがある。
従来の半導体パッケージの一例を図8(a)に示す。このパッケージは、リードフレームのダイパッド51の上にLSIチップ52をダイボンド材53で接着し、LSIチップ52とリードフレームのインナーリード部54を接続し、LSIチップ52をモールド樹脂55により封止すると共に、裏面側にリードフレームのアウターリード部56を裏面側電極として露出させたものである。インナーリード部54にはスタッドバンプ57が接続してあり、スタッドバンプ57の頭部面が面側電極をなし、パッケージのおもて面側と裏面側の両面に外部接続用の電極を備えている。
従来の半導体パッケージの一例を図8(a)に示す。このパッケージは、リードフレームのダイパッド51の上にLSIチップ52をダイボンド材53で接着し、LSIチップ52とリードフレームのインナーリード部54を接続し、LSIチップ52をモールド樹脂55により封止すると共に、裏面側にリードフレームのアウターリード部56を裏面側電極として露出させたものである。インナーリード部54にはスタッドバンプ57が接続してあり、スタッドバンプ57の頭部面が面側電極をなし、パッケージのおもて面側と裏面側の両面に外部接続用の電極を備えている。
また、図8(b)および図8(c)に例示する構成では、LSIチップ52を基板58の配線パターン59に接続しており、基板58には各層の配線パターン58を接続するためのビア59を形成している。
他の従来の半導体パッケージの構成としては、図9(a)に示すものがある。このパッケージは、階段状をなす複数個のリードバー61を所定間隔で対向して配置し、リードバー61の下段面に半導体チップ62を接続し、モールド樹脂63で封止したものであり、各リードバー61がパッケージの表面に露出している。
そして、半導体パッケージの容量を拡大する場合は、図9(b)に示すように、半導体パッケージのリードバー61の下面を導電性バンプを用いてソルダーリングし、半導体パッケージを積層して積層型パッケージを形成する。
特開2007−27526号公報
特許3388609号公報
図8(a)、(b)に示す構成では、半導体パッケージの上面に形成される端子部の面積は小さく、半導体パッケージの上面に露出する端子部の面積を均一にするために、スタッドバンプの高さを制御することは困難であった。このため、半導体パッケージの上面に露出する端子部の面積は不均一となり、パッケージ上部に積層して接続する基板や素子との接続信頼性および強度は不安定なものとなる。また、スタッドバンプが半導体パッケージの上面から露出していない場合には、半導体パッケージの上面を研削または研磨することが必要になるため、製造工程に工程数が増えてしまうという課題がある。
さらに、図8(c)に示すように、基板を用いる構成では、基板内部に基板内配線・ビア・ランドが配置されるが、これらを相互に接続する接続部が複数箇所に存在する。つまり、半導体パッケージの上面から下面へ向けて、スタッドバンプ同士の接続部、スタッドバンプと基板内配線との接続部、基板内配線とビアとの接続部、ビアとランドとの接続部が存在し、リードフレームに比べて4箇所も接続部が多いことになる。この接続部は応力が集中するところであり、接続部による信頼性低下が懸念されるので、接続信頼性向上のためには少ないほうが良いことは周知である。
次に、図9(a)に示す構成では、リードバーが半導体パッケージ内で鉛直方向に直線的に貫通する構造となるので、半導体パッケージの上にさらに半導体装置や素子を搭載すると、接続部の鉛直方向がすべて金属のような硬い材質となり、接続部にかかる曲げ応力や熱応力を緩和することができず、製品の接続信頼性が著しく低下する。また、図9(b)に示すように、半導体装置を多段、ここでは3段に積層した場合には、積層型パッケージの上面から下面へ向かってリードバーが直線的に重なり、リードバーがすべて金属からなることで、応力を緩和できない状態となる。
本発明は上記課題を解決するものであり、半導体装置の製造工程においてバンプの高さ制御やリード部の位置制御などのような複雑な工程を経ることなく、リードフレームの所定部位が半導体装置や電子部品の上面および下面に露出する接続端子となるリードフレームとその製造方法を提供するものであって、少なくとも従来よりも容易に個々の半導体装置や電子部品を上下方向に積層して実装でき、かつ実装部品を実装した際の部品全体の薄型化、実装面積の縮小、電子部品の小型化、実装基板上の設計の多様性の確保が可能となり、さらには低コストで半導体装置を実装でき、低コストの半導体装置や電子部品を実現することに有効なものである。また、外部接続端子の面積が十分なものとなるようにリードフレームを設計することにより、例えば半導体装置とその上部の電子部品との接続信頼性の向上と安定を図ることを目的とする。
上記課題を解決するために、本発明のリードフレームは、ダイパッドと前記ダイパッドの周囲に配置する第1と第2の接続端子用リードとを有し、前記第1の接続端子用リードは上面が内部端子をなし、下面が外部端子をなして樹脂封止後のパッケージにおいて一方の主面に露出する位置にあり、前記第2の接続端子用リードは曲げ加工されて前記ダイパッドに対応する一側部の上面が内部端子をなし、前記第1の接続端子用リードと異なる高さに位置する他側部の上面が外部端子をなして樹脂封止後のパッケージにおいて他方の主面に露出する位置にあることを特徴とする。
また、前記第1の接続端子用リードと第2の接続端子用リードは、交互に配置していることを特徴とする。
また、前記第2の接続端子用リードは、一側部の下面が外部端子をなして樹脂封止後のパッケージにおいて一方の主面に露出する位置にあることを特徴とする。
また、前記第2の接続端子用リードは、一側部の下面が外部端子をなして樹脂封止後のパッケージにおいて一方の主面に露出する位置にあることを特徴とする。
また、前記第2の接続端子用リードは、一側部の下面が前記第1接続端子用リードの外部端子をなす下面より上方に位置し、樹脂封止後のパッケージにおいて一方の主面に露出しない位置にあることを特徴とする。
また、前記第2の接続端子用リードは、一側部が薄肉化されてなることを特徴とする。
また、リードフレームは、一方面が接着テープに保持されていることを特徴とする。
本発明のリードフレームの製造方法は、一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第1と第2の接続端子用リードとを形成する工程と、前記第2の接続端子リードを曲げ加工する工程を備えることを特徴とする。
また、リードフレームは、一方面が接着テープに保持されていることを特徴とする。
本発明のリードフレームの製造方法は、一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第1と第2の接続端子用リードとを形成する工程と、前記第2の接続端子リードを曲げ加工する工程を備えることを特徴とする。
また、前記第1の接続端子用リードと第2の接続端子用リードは、リードフレーム内でフレーム枠を介して隣り合う領域の境を中心として線対称に存在することを特徴とする。
本発明のリードフレームの製造方法は、一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドに連結して周囲に配置する第1と第2の接続端子用リードとを形成する工程と、前記第2の接続端子用リードを前記ダイパッドに対応する一側部と他側部とで高さを異ならせるように曲げ加工する工程とを備えることを特徴とする。
本発明のリードフレームの製造方法は、一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドに連結して周囲に配置する第1と第2の接続端子用リードとを形成する工程と、前記第2の接続端子用リードを前記ダイパッドに対応する一側部と他側部とで高さを異ならせるように曲げ加工する工程とを備えることを特徴とする。
本発明のリードフレームの製造方法は、一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第1と第2と第3の接続端子用リードとを形成する工程と、前記第2の接続端子用リードを曲げ加工する工程と、前記第3の接続端子用リードを、前記第2の接続端子用リードの曲げ位置とは異なる位置で曲げ加工して接続端子長さを第2の接続端子用リードと違える工程とを備えることを特徴とする。
本発明のリードフレームの製造方法は、一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第1と第2と第3の接続端子用リードとを形成する工程と、前記第2の接続端子用リードを曲げ加工する工程と、前記第3の接続端子用リードを、前記第2の接続端子用リードの曲げ位置とは異なる位置で曲げ加工して接続端子位置を第2の接続端子用リードと違える工程とを備えることを特徴とする。
また、各接続端子用リードは前記ダイパッドに連結して形成し、所定の接続端子用リードに曲げ加工を施した後に、前記ダイパッド下面側において前記リードフレームを接着テープに貼り付ける工程と、前記ダイパッドと各接続端子用リードとの連結部を分離する工程とを備えることを特徴とする。
本発明では、パッケージ上下面に接続端子を形成するのに従来のようにスタッドバンプを用いるような複雑な制御を必要としないため、上下面に接続端子を有する電子部品の製造が簡易となる。接続端子の形成にスタッドバンプを用いることがないため、パッケージ上面にスタッドバンプ上部が露出しない場合に必要となる電子部品上部の研削や研磨などの工程も、本発明では不要である。さらに本発明ではリードフレームにより外部接続端子を形成するために、電子部品のパッケージ上下面での外部接続端子の面積を広くとることができ、さらに外部接続端子の位置をある程度任意の位置に設計可能である。
以上のことより本発明はパッケージ上下面に接続端子を有する半導体装置、電子部品などに適用でき、接続端子の位置を任意に設計でき、かつ高い接続信頼性を確保することが可能である。
また、パッケージ上下面に接続端子を形成することから、電子部品の上に電子部品を積層して搭載する3次元実装が可能である。さらに、リードフレームを屈曲させて電子部品の上下面の外部接続端子の位置をずらして形成することで、種々の応力を緩和して接続信頼性を確保することが可能となる。
また、本発明はパッケージ上下面に接続端子を有する電子部品に適用するリードフレームを、リードフレーム1枚から製造することができることから、余計な材料費をかけることなく上下面に接続端子を有する電子部品を得ることができる。さらに、リードフレームの設計により、上下面の接続端子の面積や位置を自由に選択できるため、接続強度を調節することが可能である。
また、電子部品の外部接続端子を千鳥配置にすることで狭ピッチ配置に対応することが可能である。千鳥配列にした面に部品を搭載することにより、電子部品の反りの少ない箇所に部品を搭載することができるので、他の電子部品との接続信頼性を高めることが可能である。また、複数の受動・能動チップまたは半導体チップを搭載した際には、チップの電気的接続をパッケージ上下面に分けて出すことで、電子部品内のワイヤクロスなどを防ぐことができ、製造歩留まりを安定させることが可能である。
以下、本発明の実施の形態について図面を参照しながら説明する。
実施の形態1
図1(a)は本発明の実施の形態1におけるリードフレームを示す平面図であり、図1(b)は図1(a)のA−A’における断面図である。本発明では接続端子の一部が立体的に曲げ加工されるので、図1(a)は2つの電子部品領域が隣接した平面図を示し、図1(b)は接続端子の立体的形状を理解しやすくするため断面位置を変更して接続端子の断面図を示している。
実施の形態1
図1(a)は本発明の実施の形態1におけるリードフレームを示す平面図であり、図1(b)は図1(a)のA−A’における断面図である。本発明では接続端子の一部が立体的に曲げ加工されるので、図1(a)は2つの電子部品領域が隣接した平面図を示し、図1(b)は接続端子の立体的形状を理解しやすくするため断面位置を変更して接続端子の断面図を示している。
図1(a)、(b)において、リードフレーム1は電子部品装置を構成する部材となる2つの電子部品領域を有しており、隣接する電子部品領域のそれぞれをフレーム枠体2が囲んでいる。それぞれの電子部品領域には、中央にダイパッド3がサポートリード2aで保持されており、ダイパッド3の周囲に第1の接続端子用リード4と第2の接続端子用リード5がフレーム枠体2で保持されている。
第1の接続端子用リード4は第2の接続端子用リード5より短い真直な形状を有しており、ダイパッド3と同一高さに位置し、樹脂封止後の電子部品装置において一方の主面に露出する位置にある。それに対して、第2の接続端子用リード5はダイパッド3に近い側の部位が第1の接続端子用リード4およびダイパッド3と同一高さに位置し、フレーム枠体2に接続する側の部位が曲げ加工されて第1の接続端子用リード4およびダイパッド3と異なる高さに位置しており、フレーム枠体2に接続する側の部位が樹脂封止後の電子部品装置において他方の主面に露出する位置にある。第2の接続端子用リード5の詳細は後述する。
本実施の形態1におけるリードフレーム1の表面には、例えば、ニッケル(Ni)めっき層、パラジウム(Pd)めっき層、および金(Au)フラッシュめっき層からなる3層のめっき層が形成してある。あるいは、樹脂封止されるダイパッド3の表面、第1の接続端子用リード4および第2の接続端子用リード5の内部端子をなす表面にはAgめっきを部分的に施し、第1の接続端子用リード4および第2の接続端子用リード5の外部端子をなす表面には錫−銀(Sn−Ag)、錫−ビスマス(Sn−Bi)等のはんだめっきを部分的に施してもよい。
各めっき層の厚みは、Auフラッシュめっき層が0.2μm以下、Pdめっき層が1μm以下、Agめっき層が数μm以下である。リードフレーム1の厚みは50〜200(μm)である。
本実施の形態1では、第1の接続端子用リード4と第2の接続端子用リード5とを交互に配置しているが、第1の接続端子用リード4もしくは第2の接続端子用リード5を連続して配置したり、第1の接続端子用リード4もしくは第2の接続端子用リード5を配置する位置に何れのリードも配置することなくスキップした位置に第1の接続端子用リード4もしくは第2の接続端子用リード5の何れかのリードを配置することも可能である。
また、第1の接続端子用リード4と第2の接続端子用リード5の数は、例えば、2ピン、3ピンのような電子部品から、4ピンから200ピンのような半導体装置に応じて調整できる。さらにパッケージ形状としてはSON、QFN、LGAなどに幅広く適用できることはいうまでもない。
図2は、図1(a)のA部の詳細を示し、(a)は平面図、(b)は(a)におけるB矢視側面図、(c)は(a)におけるC矢視側面図である。図2では2つの電子部品領域が隣接するフレーム枠体2における第2の接続端子用リード5との連結部を詳細に説明する。
図2(b)に示すように、第2の接続端子用リード5はフレーム枠体2の一部を曲げ加工した山部に位置し、第1の接続端子用リード4はフレーム枠体2の谷部に位置する。図2(c)に示すように、第2の接続端子用リード5はフレーム枠体2の中央の連結部から左右対称に空中に突出し、双方の第2の接続端子用リード5はダイパッド3に近い側の部位が第1の接続端子用リード4と同じ高さになるように曲げ加工された構造をなす。
第1の接続端子用リード4と第2の接続端子用リード5はどの位置に配置してもよく、例えば、第1の接続端子用リード4はフレーム枠体2の連結部に接続せずに、サポートリード2aやダイパッド3に接続して保持し、リードフレーム1の形成工程でフレーム枠体2から独立するようにしておいてもよい。そのようにすれば、フレーム枠体2の連結部を山部と谷部とからなる複雑な山谷形状にする必要がなくなる。
次に、本実施の形態1におけるリードフレーム1を用いた半導体装置の製造方法を説明する。図3(a)は、本実施の形態1におけるリードフレーム1の完成品を示す平面図であり、図3(b)〜(h)は、同リードフレーム1を用いた半導体装置の組立工程を示した断面図である。
図3(b)に示す工程において、一枚の金属板を打ち抜き加工してフレーム枠体2に囲まれた電子部品領域に、サポートリード2aで保持するダイパッド3と、第1の接続端子用リード4と第2の接続端子用リード5を形成する。
図3(c)に示す工程において、第2の接続端子用リード5およびフレーム枠体2を曲げ加工し、フレーム枠体2の山部で第2の接続端子用リード5を保持するとともに、第2の接続端子用リード5のダイパッド3に近い側の部位を第1の接続端子用リード4と同じ高さに配置する。
図3(d)に示す工程において、リードフレーム1のダイパッド3に半導体チップ9(もしくは能動・受動チップ)を搭載して固着する。
図3(e)に示す工程において、金属細線6で半導体チップ9を第1の接続端子用リード4と第2の接続端子用リード5とに電気的に接続する。
図3(e)に示す工程において、金属細線6で半導体チップ9を第1の接続端子用リード4と第2の接続端子用リード5とに電気的に接続する。
図3(f)に示す工程において、第1の接続端子用リード4と第2の接続端子用リード5の外部端子が露出するように、封止樹脂7で樹脂封止する。
この時、ダイパッド3の下面は露出させても良く、露出させなくても良い。また、第2の接続端子用リード5の曲げ位置や、第2の接続端子用リード5の厚みを薄肉化することによって、第2の接続端子用リード5のダイパッド3に近い側の部位を第1接続端子用リード4の外部端子41の表面より上方に位置させて封止樹脂7で覆う構造とすることで、必要のない接続端子面を封止樹脂で覆うことが可能である。
この時、ダイパッド3の下面は露出させても良く、露出させなくても良い。また、第2の接続端子用リード5の曲げ位置や、第2の接続端子用リード5の厚みを薄肉化することによって、第2の接続端子用リード5のダイパッド3に近い側の部位を第1接続端子用リード4の外部端子41の表面より上方に位置させて封止樹脂7で覆う構造とすることで、必要のない接続端子面を封止樹脂で覆うことが可能である。
図3(g)に示す工程において、前行程で一括封止された封止体を切断部8で切断分離し、図3(h)に示すように個々の電子部品に分割する。切断分離は、一般的にはダイシングブレードやレーザーを用いて行う。
上述した工程において、リードフレーム1は、必要であればダイパッド3の下面側においてベースに接着テープで固定する。接着テープでリードフレーム1を固着することで、リードフレーム1の搬送や、以降の組み立て工程を安定させることが可能となる。
また、第1の接続端子用リード4と第2の接続端子用リード5をダイパッド3に連結して形成する場合には、リードフレーム1に接着テープに貼り付けて後に、ダイパッド3と第1の接続端子用リード4および第2の接続端子用リード5との連結部を分離する。
また、第1の接続端子用リード4をダイパッド3と連結し、かつフレーム枠体2とは分離して形成し、一方で第2の接続端子用リード5だけをフレーム枠体2に連結して形成する場合には、リードフレーム1に接着テープに貼り付けて後に、ダイパッド3と第1の接続端子用リード4との連結部を分離する。この構成により、フレーム枠体2における複雑な山部および谷部の加工が簡略な山部のみの加工で対応できる。
図4は、図3の各工程を経て完成した電子部品を示すものであり、(a)は上平面図、(b)は下平面図、(c)は(b)におけるA−A’線断面図、(d)は(b)におけるB−B’線断面図である。
図4(a)、(b)に示すように、電子部品はパッケージ上面に露出する各接続端子の位置とパッケージ下面に露出する各接続端子の位置とがずれた形態となる。接続端子の位置や配置は適宜に設計変更可能である。また、本発明は、限られた面積の中での多端子化も可能であるので複数の半導体チップ9をひとつの電子部品としてパッケージし、各半導体チップ9の接続端子をパッケージ上面、下面に引き出すこともできる。
図4(c)、(d)に示すように、本実施の形態ではダイパッド3がパッケージ下面に露出する形態としているが、ダイパッド3の下面にリブを形成することでダイパッド3が露出しない構造としても良い。また、ダイパッド3がなくて半導体チップ9の裏面が直接に露出するような電子部品を作ることも容易である。
実施の形態2
図5(a)は、本発明の実施の形態2におけるリードフレーム1を示す平面図である。先に説明した実施の形態1と同様の構成要素には同符号を付して説明を省略する。
実施の形態2
図5(a)は、本発明の実施の形態2におけるリードフレーム1を示す平面図である。先に説明した実施の形態1と同様の構成要素には同符号を付して説明を省略する。
本実施の形態2での特徴は、第1の接続端子用リード4と第2の接続端子用リード5の外部端子41、51となる部位を円形部に形成していることである。一般的にLGA(Land Grid Array)は円形端子が多い。第1の接続端子用リード4と第2の接続端子用リード5の円形部以外の領域には、例えば、リード厚み方向に段差をつけたり、薄肉化(コイニング加工やエッチング加工)することで薄肉部11を形成する。
図6は、図5のリードフレーム1の各工程を経て完成した電子部品を示すものであり、(a)は上平面図、(b)は下平面図、(c)は(b)におけるA−A’線断面図、(d)は(b)におけるB−B’線断面図である。
図6(a)、(b)に示すように、リードフレーム1を封止樹脂7で覆った樹脂封止後の電子部品(半導体装置)では、外部端子41、51の円形部しか見えない。また、第1の接続端子用リード4と第2の接続端子用リード5の外部端子41、51となる部位を円形部とすることで外部端子41、51の面積が大きくなるとともに、外部端子41、51と表裏をなす内部端子の面積も大きくなり、金属細線6との接続を安定して行うことができる利点もある。さらに実装基板への実装に際しても、実装はんだの接続面積を広くとれるので実装強度を高める効果もある。
外部端子41、51は、薄肉部11を第1の接続端子用リード4と第2の接続端子用リード5の適宜の箇所に加工することで自由な位置に配置できる。また、フレーム枠体での第1の接続端子用リード4と第2の接続端子用リード5に対する連結部分に薄肉部11を配置し、樹脂封止時に薄肉部11を樹脂で覆うことにより、封止後に個々の電子部品に分割する際に、リード切断時に生じる金属バリの低減や、ブレードの摩耗低減にも効果がある。
さらに、図6(b)に示すように、本実施の形態2では、外部端子41、51を2列の千鳥状に配置しているが、外部端子41、51は3列化、4列化することができる。
実施の形態3
実施の形態3におけるリードフレーム1を用いた半導体装置の製造方法を説明する。図7(a)は、本実施の形態3におけるリードフレーム1の完成品を示す平面図であり、図7(b)〜(h)は、同リードフレーム1を用いた半導体装置の組立工程を示した断面図である。
実施の形態3
実施の形態3におけるリードフレーム1を用いた半導体装置の製造方法を説明する。図7(a)は、本実施の形態3におけるリードフレーム1の完成品を示す平面図であり、図7(b)〜(h)は、同リードフレーム1を用いた半導体装置の組立工程を示した断面図である。
本実施の形態において、半導体装置の組立工程は図3において説明したものとほぼ同じであり、その説明は省略する。
本実施の形態3での特徴は、図7(b)、(c)に示すリードフレーム1の準備工程で任意(特定)の接続用リード4、5の先端部に薄肉部11をコイニング、エッチングなどで加工することにあり、樹脂封止した際に薄肉部11が封止樹脂7に埋没することで、パッケージ表面に外部端子41、51が形成されない。
本実施の形態3での特徴は、図7(b)、(c)に示すリードフレーム1の準備工程で任意(特定)の接続用リード4、5の先端部に薄肉部11をコイニング、エッチングなどで加工することにあり、樹脂封止した際に薄肉部11が封止樹脂7に埋没することで、パッケージ表面に外部端子41、51が形成されない。
本発明のリードフレームおよびその製造方法は、リードフレームのみのよって電子部品・半導体装置のパッケージ上面、下面に外部端子を容易に作れるので、電子部品の上に電子部品を積層して搭載する3次元実装が容易に実現でき、実装基板上の設計の多様性に十分に対応することができ、低コストで実装が可能となるので、例えば、携帯電話、DVD機器、デジタルTVなどのデジタル家電製品に有用である。
1 リードフレーム
2 フレーム枠体
2a サポートリード
3 ダイパッド
4 第1の接続端子用リード
41 第1の接続端子用リードの外部端子
5 第2の接続端子用リード
51 第2の接続端子用リードの外部端子
6 金属細線
7 封止樹脂
8 切断部
9 半導体チップ(もしくは能動・受動チップ)
10 曲げ部
11 薄肉部
12 接着テープ
13 バンプ
14 基板
15 実装基板
2 フレーム枠体
2a サポートリード
3 ダイパッド
4 第1の接続端子用リード
41 第1の接続端子用リードの外部端子
5 第2の接続端子用リード
51 第2の接続端子用リードの外部端子
6 金属細線
7 封止樹脂
8 切断部
9 半導体チップ(もしくは能動・受動チップ)
10 曲げ部
11 薄肉部
12 接着テープ
13 バンプ
14 基板
15 実装基板
Claims (12)
- ダイパッドと前記ダイパッドの周囲に配置する第1と第2の接続端子用リードとを有し、前記第1の接続端子用リードは上面が内部端子をなし、下面が外部端子をなして樹脂封止後のパッケージにおいて一方の主面に露出する位置にあり、前記第2の接続端子用リードは曲げ加工されて前記ダイパッドに対応する一側部の上面が内部端子をなし、前記第1の接続端子用リードと異なる高さに位置する他側部の上面が外部端子をなして樹脂封止後のパッケージにおいて他方の主面に露出する位置にあることを特徴とするリードフレーム。
- 前記第1の接続端子用リードと第2の接続端子用リードは、交互に配置していることを特徴とする請求項1に記載のリードフレーム。
- 前記第2の接続端子用リードは、一側部の下面が外部端子をなして樹脂封止後のパッケージにおいて一方の主面に露出する位置にあることを特徴とする請求項1に記載のリードフレーム。
- 前記第2の接続端子用リードは、一側部の下面が前記第1接続端子用リードの外部端子をなす下面より上方に位置し、樹脂封止後のパッケージにおいて一方の主面に露出しない位置にあることを特徴とする請求項1に記載のリードフレーム。
- 前記第2の接続端子用リードは、一側部が薄肉化されてなることを特徴とする請求項4に記載のリードフレーム。
- 請求項1〜5の何れか1項に記載のリードフレームであって、一方面が接着テープに保持されていることを特徴とするリードフレーム。
- 一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第1と第2の接続端子用リードとを形成する工程と、前記第2の接続端子リードを曲げ加工する工程を備えることを特徴とするリードフレームの製造方法。
- 前記第1の接続端子用リードと第2の接続端子用リードは、リードフレーム内でフレーム枠を介して隣り合う領域の境を中心として線対称に存在することを特徴とする請求項7に記載のリードフレームの製造方法。
- 一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドに連結して周囲に配置する第1と第2の接続端子用リードとを形成する工程と、前記第2の接続端子用リードを前記ダイパッドに対応する一側部と他側部とで高さを異ならせるように曲げ加工する工程とを備えることを特徴とするリードフレームの製造方法。
- 一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第1と第2と第3の接続端子用リードとを形成する工程と、前記第2の接続端子用リードを曲げ加工する工程と、前記第3の接続端子用リードを、前記第2の接続端子用リードの曲げ位置とは異なる位置で曲げ加工して接続端子長さを第2の接続端子用リードと違える工程とを備えることを特徴とするリードフレームの製造方法。
- 一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第1と第2と第3の接続端子用リードとを形成する工程と、前記第2の接続端子用リードを曲げ加工する工程と、前記第3の接続端子用リードを、前記第2の接続端子用リードの曲げ位置とは異なる位置で曲げ加工して接続端子位置を第2の接続端子用リードと違える工程とを備えることを特徴とするリードフレームの製造方法。
- 請求項7〜11の何れか1項に記載のリードフレームの製造方法であって、各接続端子用リードは前記ダイパッドに連結して形成し、所定の接続端子用リードに曲げ加工を施した後に、前記ダイパッド下面側において前記リードフレームを接着テープに貼り付ける工程と、前記ダイパッドと各接続端子用リードとの連結部を分離する工程とを備えることを特徴とするリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328089A JP2009152328A (ja) | 2007-12-20 | 2007-12-20 | リードフレームおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328089A JP2009152328A (ja) | 2007-12-20 | 2007-12-20 | リードフレームおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009152328A true JP2009152328A (ja) | 2009-07-09 |
Family
ID=40921147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007328089A Withdrawn JP2009152328A (ja) | 2007-12-20 | 2007-12-20 | リードフレームおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009152328A (ja) |
-
2007
- 2007-12-20 JP JP2007328089A patent/JP2009152328A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7042071B2 (en) | Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same | |
US7993980B2 (en) | Lead frame, electronic component including the lead frame, and manufacturing method thereof | |
US8278150B2 (en) | Stackable packages for three-dimensional packaging of semiconductor dice | |
US7026192B2 (en) | Terminal land frame and method for manufacturing the same | |
US8184453B1 (en) | Increased capacity semiconductor package | |
US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
US7808084B1 (en) | Semiconductor package with half-etched locking features | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
US20050260795A1 (en) | Method for fabricating leadless packages with mold locking characteristics | |
US20090096111A1 (en) | Semiconductor device and method of manufacturing the same | |
KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
US7834469B2 (en) | Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame | |
US20090278243A1 (en) | Stacked type chip package structure and method for fabricating the same | |
US8115288B2 (en) | Lead frame for semiconductor device | |
KR101496996B1 (ko) | 반도체 패키지 | |
JP2008103685A (ja) | 半導体装置及びその製造方法 | |
WO2012108469A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US20090039509A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2009099905A (ja) | 半導体装置 | |
JP2012033613A (ja) | 半導体装置および半導体装置の製造方法 | |
US20150084171A1 (en) | No-lead semiconductor package and method of manufacturing the same | |
US10707153B2 (en) | Semiconductor device having die pad | |
US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
JP2009152328A (ja) | リードフレームおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110119 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110916 |