JP2009135929A - コンステレーション簡略化装置及びその簡略化方法並びに受信機 - Google Patents

Abstract

【課題】ビットレベルソフト出力復調の複雑度を低減する。
【解決手段】入力された2次元コンステレーションをX軸の1次元コンステレーション情報とY軸の1次元コンステレーション情報に変換し、1次元コンステレーション情報に基づき、分析する必要があるビットに応じてX座標軸マッピング又はY座標軸マッピングを行い、マッピングされた1次元コンステレーション情報に基づいてコンステレーション構成を分割して取得したコンステレーション構成情報に基づき、1次元コンステレーション情報によりマッピングされた座標軸と垂直な座標軸を移動し、分析されるビットのコンステレーションシンボルが移動後の座標軸に対称的になるようにさせ、移動された垂直座標軸に対する分析されるビットの新規座標を算出し、コンステレーションの構造情報に基づいて仮想コンステレーションを生成し、仮想コンステレーションの座標を算出する。
【選択図】図２

Description

本発明は、通信システムの受信機に関し、具体的に、受信機の復調装置及び復調方法に関する。

直交振幅変調（M-QAM）がシステムの帯域幅を増加する必要がなく、無線通信システムの伝送効率を大幅に向上できるので、現在、無線通信システムの主な変調方式の一つとなっている。しかし、無線環境において、一般には、直交振幅変調（M-QAM）は、システムの性能要求を満足するために高い信号対雑音比を要する。この欠点を克服するために、実際には、繰り返し復号を可能とする、良好な符号化利得を有するチャンネル符号化手段と共に利用され、例えば、ターボ符号又は低密度パリティチェックコード（LDPC）などと共にカスケードされて利用される。そこで、直交振幅変調（M-QAM）は、繰り返し復号を可能とする、良好な符号化利得を有するチャンネル符号化手段と組み合わせると、高い符号化利得を獲得できると共に無線通信システムの伝送効率を大幅に向上できる。

直交振幅変調（M-QAM）をターボ符号またはターボ符号に類似するものと組み合わせるシステムにとって、直交振幅変調（M-QAM）信号のビットレベルソフト復調出力の複雑度を低減することと共に、システムの良好な性能を維持することは非常に重要なことである。

最尤（ML）ビットレベルソフト出力復調方法を採用することにより、最適なシステムの性能を得ることができるが、その複雑度が高すぎるので、実際には、そのようなシステムを実現することは困難である。特に、変調の次数が高いMIMO（マルチ入力・マルチ出力）システムでは、該方法がほとんど利用できない。如何に最尤（ML）ビットレベルソフト出力復調の複雑度を低減するかは、各国の研究者の注目を集めている。その間、直交振幅変調（M-QAM）信号に関するソフト復調出力の方法が多く提案されたが、そのうち最も代表的な方法としては、Rajuらが提案したコンステレーション区画方法（非特許文献１を参照）であり、該方法はシステムを実現するための複雑度を大幅に低減し、良好な性能を維持できる。説明及び比較の便宜上、本明細書ではそれをRaju法と言う。

図1は、Raju法によるMIMO受信機を示す説明図である。

図1に示すように、受信した信号がRF（Radio frequency）ユニット214、215を経由してから、まず時間・周波数同期ユニット212で時間と周波数を同期させる。次に、ガード区間（guard interval）除去ユニット210、211で循環するガード区間を除去し、高速フーリエ変換（FFT）ユニット208、209で、ガード区間が除去された信号に対して高速フーリエ変換を行う。

MIMO信号検出ユニット207がFFTユニットによる高速フーリエ変換の結果に対してMIMO信号検出を行う。また、ビット情報算出ユニット206により、検出されたMIMO信号をビット算出してビット情報を得る。次に、順次にデインタレースユニット205でデインタレース演算を行い、デパンクチャリング（depuncturing）処理ユニット204でデパンクチャリング処理を行い、データ合成ユニット203でデータ合成を行い、チャンネルデコーディングユニット202でチャンネルデコーディングを行い、デランダム化処理ユニット201で、デコーディングされたデータをデランダム化処理して元の情報を獲得し、そして、該情報を宛先ユニット200に送信する。宛先ユニットはペイロード情報を受信する受信ユニットであり、送信されたペイロード情報に対して後続のデカプセル化とグループ化などの処理を行うものである。

Raju法はビット情報算出ユニット206に用いられ、該方法はまずコンステレーション空間を領域分割し、次に領域毎にビットレベルソフト情報を算出する。異なる領域のビットレベルソフト出力の閉形式解の式が異なり、即ち、一つのコンステレーションシンボルに対応する複数のビットがそれぞれ異なる数学式で表されるので、同一のビットでも、受信された信号が異なる区画領域に入ったら、同一のビット情報に関する数学式が異なる。また、コンステレーションシンボルの空間が広くても（例えば高次のM-QAM変調）、該方法による演算の複雑度は依然高い。それは、同一のビット情報に関する数学式が、受信された信号が異なる2次元コンステレーション領域に入ることによって異なるからである。よって、コンステレーションシンボルの空間が広ければ広いほど、例えば256−QAM等の高次変調のように、区画された2次元コンステレーション領域が多くなり、そのビット情報毎に関する式も多くなるので、ソフトビット情報に関する式がますます複雑化になる。即ち、該方法により直交振幅変調（M−QAM）信号に対するソフト復調の複雑度の低減は、依然として不十分である。
M. S. Raju, A. Ramesh, and A. Chockalingam, "BER Analysis of QAM with transmit diversity in Rayleigh Fading Channels" in Proc. IEEE GLOBECOM’03, San Francisco, CA., Dec., 2003, pp. 641-645

そこで、ビットレベルソフト出力復調の複雑度を更に低減するために、本発明はビットレベルソフト出力復調方法及び装置を提供する。該方法及び装置は、M−QAM信号のコンステレーション空間の幾何学特性を十分に利用し、グレイマッピングによるM−QAM信号の任意のビットレベルソフト出力情報（LLR）を簡単且つ効果的に提供し、また、その複雑度も低い。

本発明の第１の側面はコンステレーション簡略化装置を提供しており、前記コンステレーション簡略化装置は、入力された2次元コンステレーションをX軸の1次元コンステレーション情報とY軸の1次元コンステレーション情報に変換するコンステレーション変換手段と、前記コンステレーション変換手段から出力された1次元コンステレーション情報に基づき、分析する必要があるビットに応じてX座標軸マッピング又はY座標軸マッピングを行うことを決定してマッピングを行う座標軸コンステレーションマッピング手段と、前記座標軸コンステレーションマッピング手段でマッピングされた1次元コンステレーション情報に基づき、コンステレーションの構成を分割し、コンステレーション構成情報を取得するコンステレーション構成分割手段と、前記コンステレーション構成情報に基づき、前記1次元コンステレーション情報によりマッピングされた座標軸と垂直な座標軸を移動し、分析されるビットのコンステレーションシンボルが移動後の前記座標軸に対称的であるようにさせ、前記1次元コンステレーション情報によりマッピングされた座標軸と垂直な座標軸が垂直座標軸と称される座標軸変位手段と、移動された前記垂直座標軸に対する前記分析する必要があるビットの新規座標を算出する相対情報抽出手段と、前記コンステレーション構成情報に基づき、仮想コンステレーションを生成し、前記仮想コンステレーションの座標を算出する仮想コンステレーションマッピング手段と、を備えるコンステレーション簡略化装置である。

本発明の第2の側面は、前記第１の側面によるコンステレーション簡略化装置を提供する。該コンステレーション簡略化装置は、前記座標軸変位手段又は前記仮想コンステレーションマッピング手段で処理されたコンステレーションの分布が所定の演算初期条件を満たすか否かを判断する演算条件判断手段を更に備え、前記所定の演算初期条件を満たすと判断されるときに、前記相対情報抽出手段又は前記仮想コンステレーションマッピング手段で得られた座標が出力されてビットソフト情報の演算に用いられる一方、前記所定の演算初期条件を満たしないと判断されるときに、前記コンステレーション構造区画手段が前記相対情報抽出手段又は前記仮想コンステレーションマッピング手段で処理された該分析する必要があるビットに対してコンステレーション構成を再分割することで、前記座標軸変位手段又は前記仮想コンステレーションマッピング手段に用いられるための新しいコンステレーション構成情報を取得することを特徴とする。

本発明の第3の側面は、前記第2の側面によるコンステレーション簡略化装置を提供する。該コンステレーション簡略化装置は、前記所定の演算初期条件が、分析する必要があるビットのコンステレーションシンボルが前記垂直座標軸に対して対称的であり、かつ前記垂直座標軸の両側のそれぞれに該分析されるビットのコンステレーションシンボルが１つしかなく、前記垂直座標軸の両側の前記コンステレーションシンボルの特性が異なることであることを特徴とする。

本発明の第4の側面は、前記第3の側面によるコンステレーション簡略化装置を提供する。該コンステレーション簡略化装置は、分析されるビットのコンステレーションシンボルのうち、前記垂直座標軸の一方側にあるコンステレーションシンボルが同じ特性を有するとともに前記座標軸の他方側にあるコンステレーションシンボルも同じ特性を有するときに、前記仮想コンステレーションマッピング手段がそれぞれ同一側のコンステレーションシンボルに対して仮想コンステレーションを生成することを特徴とする。

本発明の第5の側面は、前記第3の側面によるコンステレーション簡略化装置を提供する。該コンステレーション簡略化装置は、前記垂直座標軸の両側の、分析する必要があるビットのコンステレーションシンボルの数が1より上回って、且つ分析する必要があるビットのコンステレーションシンボルが前記垂直座標軸に対して対称的であるときに、前記座標軸の一方側のコンステレーションシンボルに対して、前記座標軸変位手段が前記垂直座標軸を移動し、前記一方側のコンステレーションシンボルが移動後の前記垂直座標軸に対称的であるようにさせることを特徴とする。

本発明の第6の側面は受信機を提供し、前記受信機は、第1ないし第5の側面のいずれかに記載のコンステレーション簡略化装置から出力された座標に基づき、該分析する必要があるビットのビットソフト情報を算出するビットソフト情報算出装置を備える。

本発明の第7の側面は、前記第6の側面による受信機を提供する。前記受信機は、チャンネル推定情報に基づき復調重み付け値を算出する重み付け値算出手段と、前記重み付け値算出手段で算出された重み付け値に基づき、入力された信号をデコードし、デコードされたソフトコンステレーションシンボルを出力するデコーダと、前記チャンネル推定情報及び前記重み付け値算出手段で算出された重み付け値に基づき、チャンネルの信頼度を算出するチャンネル信頼度算出手段と、チャンネル信頼度算出手段で算出されたチャンネル信頼度に基づき、前記ビットソフト情報算出装置から出力されたビットソフト情報に対してビット情報調整処理を行うビットLLR調整器と、を更に備え、前記ビットソフト情報算出装置が前記ソフトコンステレーションシンボルに対してビットソフト情報を算出するビット情報算出手段とることを特徴とする。

本発明の第8の側面は、前記7第の側面による受信機を提供する。前記受信機は、チャンネル信頼度算出手段で算出されたチャンネル信頼度がSINRであり、前記ビットLLR調整器が前記SINRに前記ビットソフト情報算出装置から出力されたビットソフト情報を乗算させることで、ビット情報調整処理を行うことを特徴とする。

本発明の第9の側面は、前記第６の側面による受信機を提供する。前記受信機は、前記ビットソフト情報算出装置が第1ないし第5の側面のいずれかに記載のコンステレーション簡略化装置を備え、又は、受信された信号のビットと、第1ないし第5の側面のいずれかに記載のコンステレーション簡略化装置から得られた、ビットソフト情報算出に用いられる該ビットの座標とを関連付けて記憶する記憶手段を備えることを特徴とする。

本発明の第10の側面はコンステレーション簡略化方法を提供しており、前記コンステレーション簡略化方法は、入力された2次元コンステレーションをX軸の1次元コンステレーション情報とY軸の1次元コンステレーション情報に変換するコンステレーション変換ステップと、前記コンステレーション変換ステップで得られた1次元コンステレーション情報に基づき、分析する必要があるビットに応じてX座標軸マッピング又はY座標軸マッピングを行うことを決定してマッピングを行う座標軸コンステレーションマッピングステップと、前記座標軸コンステレーションマッピングステップでマッピングされた1次元コンステレーション情報に基づき、コンステレーションの構成を分割してコンステレーション構成情報を得るコンステレーション構成分割ステップと、前記コンステレーション構成情報に基づき、前記１次元コンステレーション情報によりマッピングされた座標軸と垂直な座標軸を移動し、前記分析されるビットのコンステレーションシンボルが移動後の前記座標軸に対称的になるようにさせ、前記１次元コンステレーション情報によりマッピングされた座標軸と垂直な座標軸を垂直座標軸と称する座標軸変位ステップと、移動後の前記垂直座標軸に対する前記分析されるビットの新規座標を算出する相対情報抽出ステップと、前記コンステレーション構成情報に基づき、仮想コンステレーションを生成し、前記仮想コンステレーションの座標を算出する仮想コンステレーションマッピングステップと、を含む。

本発明の第11の側面はプログラムであり、前記プログラムはコンピュータ又は論理手段で実行されるときに、前記コンピュータ又は前記論理手段に、前記の装置、手段（例えばチャンネル信頼度算出手段）又は受信機の機能又は前記方法を実現させる。

本発明の第12の側面は前記プログラムを記憶したコンピュータ読み取り可能な記憶媒体である。

前記記憶媒体はCD、DVD、VCD、フロッピー(登録商標)、MO、ハードディスク、フラッシュメモリなどの当業者が知っている任意のものである。

本発明の基本的な原理は、Max-Log MAP復調アルゴリズムを元に、仮想コンステレーションシンボルのコンセプト（virtual constellation symbols(VCS)）及び座標軸移動（axis shift）の方法を利用することにより、従来の方法のうち複数のコンステレーションシンボルの関数の極大値又は極小値を求める方法を置換することであり、これにより、M−QAM信号のビットレベルソフト出力復調の複雑度を大幅に低減させ、また、最尤（ML）ビットレベルソフト出力復調方法及びRaju法と比べてその性能が顕著には低下しない。

以下、図面を参照しながら本発明の実施の形態を詳しく説明する。

本発明と従来技術との主な相違点は、本発明では、従来技術のMIMO検出ユニット207とビット算出ユニット206の代わりに、MIMOビットソフト情報算出ユニット300を適用したことにある。簡潔のために、ここでは従来技術と同様な部分に関する記載を省略する。

図2は本発明によるMIMOビットソフト情報算出ユニット300の一実施形態を示す。

図2に示すように、本発明によるMIMOビットソフト情報算出ユニット300の一実施形態では、該MIMOビットソフト情報算出ユニット300は、MIMOデコーダ306と、ビットLLR算出ユニット304と、ビットLLR調整器301と、チャンネル推定ユニット303と、重み付け値算出ユニット305と、チャンネル信頼度算出ユニット302とを備える。そのうち、チャンネル推定ユニット303はオプションであり、即ち、本発明によるMIMOビットソフト情報算出ユニット300は該手段を備えなくてもよい。

MIMOデコーダ306はMMSE又はZFデコード法を用いて、デコードされたソフトコンステレーションシンボルを出力するものであり、図示では、送信側が2本のアンテナであるため、デコードされたソフトコンステレーションシンボルを

で示す。ここで注意すべきなのは、必要に応じて、アンテナの数が複数本でもよく、且つ出力されたソフトコンステレーションシンボルの数がそれに対応する数である。説明の便宜上、ここでは2本のアンテナのみの場合を例にする。

ビットLLR算出ユニット304は前記ソフトコンステレーションシンボル

を受信し、受信したソフトコンステレーションシンボルに対してビットソフト情報算出を行ってビットソフト情報を出力する。該算出過程については後で説明する。

次に、ビットLLR調整器301はビットLLR算出ユニット304から入力されたビットソフト情報に対してビット情報調整処理を行う。該ビット情報調整処理はチャンネルの信頼度情報（例えば、信号対干渉雑音電力比SINR）に基づいてビット情報を調整し、一般には乗算を行い、即ち、ビット情報に算出されたSINRを乗じる。以降のチャンネルデコーダの処理のために、調整されたビット情報がデインタレース手段205に出力され、ここでデインタレース処理が行われる。

チャンネル推定ユニット303は一定のチャンネル推定アルゴリズムによりチャンネル推定情報を得るものであり、当業者が知っている任意の方法を利用してもよい。また、図中では該ユニットを本発明によるMIMOビットソフト情報算出ユニット300に組入れたが、本発明によるMIMOビットソフト情報算出ユニット300は該ユニットを備えなくてもよく、受信機の他の構成要素が取得したチャンネル推定情報をそのまま使ってもよい。ここで、チャンネル推定情報とは、例えば一定のチャンネル推定手法（例えば、パイロットによる手法又はブラインド推定）により得られたチャンネルの時間領域又は周波数領域のインパルス応答である。

該チャンネル推定情報は重み付け値算出ユニット305に入力される。重み付け値算出ユニット305はMMSE又はZF復調重み付け値を算出して、得られた重み付け値がMIMOデコーダ306によるMIMOデコードに用いられる。具体的には、MIMOデコードによれば、かつチャンネル推定情報Hが既知である場合に、その重み付け値Wが下式で表す。
W=(H^HH+σ²)^-1Ｈ^Ｈ （数１）

ただし、σ²は雑音パワーを、−1はH行列の逆演算を、H^HはH行列の共役転置をそれぞれ表す。

ZFデコードを採用し、かつチャンネル推定情報Hが既知である場合に、その重み付け値Wを下式で表す。
W=(H^HH)^-1Ｈ^Ｈ （数2）

チャンネル信頼度算出ユニット302はチャンネル推定ユニット303からのチャンネル推定情報及び重み付け値算出ユニット305からの重み付け値に基づいて、MIMO MMSE又はZFデコードアルゴリズム条件に対応するチャンネル信頼度を算出する。チャンネル信頼度は例えばSINR値で表す。

チャンネル信頼度の算出は当業者が知っている任意の方法を利用してもよい。以下、MMSEの場合及びZFの場合のチャンネル信頼度の算出を概略に説明する。

MMSEの場合には、第ｊ（ｊは1以上N以下の整数、Nは送信アンテナの合計数）個の送信アンテナにおけるMMSE検出後の信号は下式で表す。

ここで、

はMMSE出力信号における雑音干渉項を、w_jiとh_ijはMMSE重み付け値行列WとチャンネルHの第ｊ行第i列要素を、Mは受信アンテナの数を、nは雑音をそれぞれ示す。

理論的では、線形MMSE出力信号における雑音干渉項はガウス分布を満足すると証明したので、

で

を表し、ただし、

はゼロ平均値が

であるガウスランダム変数を、σ²は雑音パワーをそれぞれ示す。そうすると、その信号対干渉雑音電力比SINR（信号信頼度）は下式で表す。

送信コンステレーションシンボルパワーはパワー正規化処理が実施されたため、上式は次のように表される。

一方、ZFの場合には、第ｊ個の送信アンテナに対してZF検出を実施した信号は下式で表す。

ただし、

は干渉項を、w_jiはZF重み付け値行列の第ｊ行第i列要素をそれぞれ示す。

そうすると、

を表し、ただし、

はゼロ平均値が

であるガウスランダム変数である。そこで、上式は次のように表される。

その信号対干渉雑音電力比SINR（信号信頼度）は下式で表す。

MIMOデコーダ306は重み付け値算出ユニット305からの重み付け値及びFFTユニットからの高速フーリエ変換済みの信号に基づいて、MMSE又はZFデコード法によりデコードされたソフトコンステレーションシンボルを出力する。

ここで注意すべきなのは、上記図2はMIMOの場合を説明するものであるが、本発明によるビットソフト情報算出装置及び方法はSISOの場合にも適用できる。その場合には、MIMOデコーダの代わりにSISOデコーダを利用し、このときには、１つのブランチ（Ｏｎｅ Ｂｒａｎｃｈ）の信号を出力する。

次に、ビットLLR算出ユニット304の具体的な実施形態を詳しく説明する。

図3はビットLLR算出ユニット304の一実施形態を示す。図3に示すように、ビットLLR算出ユニット304の一実施形態では、ビットLLR算出ユニット304は変調方式分類器403と、64QAM変調方式ビットソフト情報算出ユニット402と、16QAM変調方式ビットソフト情報算出ユニット401と、4QAM変調方式ビットソフト情報算出ユニット400とを備える。

注意すべきなのは、上記の記述はただ例示であり、本発明を限定するものではない。変調方式が既知である場合には、変調方式分類器403を省略してもよく、かつビットソフト情報算出ユニット400、401、402のうちの一つのみを保留しても良い。また、本発明は128QAM変調方式及び256QAM変調方式にも適用できる。即ち、対応するソフト情報算出ユニットを備えてもよい。

図3に示す実施形態では、変調方式分類器403は変調方式を決定する、即ち64QAM変調か16QAM変調かそれとも4QAM変調かを決定する。一般では、変調方式は送受信両側が共に知っているものであり、いずれの変調方式であるかを決定する必要がなく、ここでの変調方式分類器403の機能は一つの切換スイッチに相当し、送受信両側が変調方式を決定すると、対応する処理モジュールに切り換えてビットソフト情報の復調算出を行う。変調方式分類器403を備える場合には、ビットLLR算出手段304の汎用性を高めることができる。

次に、図4Aを参照して4QAM変調方式ビットソフト情報算出ユニット400の一実施形態を説明する。

図4Aに示すように、4QAM変調方式ビットソフト情報算出ユニット400はコンステレーション分解器4410と、座標軸コンステレーションマッピングユニット4420と、ビット情報算出ユニット4430とを備える。

コンステレーション分解器4410は入力が2次元コンステレーション（図4AではQPSK 2次元コンステレーション、即ち4−QAM 2次元コンステレーションを指す）、出力がコンステレーション特性を代表できるX軸とY軸の1次元コンステレーション情報であり、即ち、どのビットがどの座標軸に属するかを表す。

ここで、2次元コンステレーションであるソフトコンステレーションシンボルは例えば

である。

は受信側で均衡化されたコンステレーションシンボルであり、均衡されたにしても雑音が依然としてあるので、通常、ソフトコンステレーションシンボルと称される。ここではソフトコンステレーションシンボルもグレイマッピングに適合すると仮定している。

M−QAM変調については、直交振幅変調であるので、その2次元コンステレーションはX軸とY軸によって共同で決定され、かつ2次元コンステレーションをX軸とY軸にそれぞれ投影してなる1次元情報は該コンステレーションで表すビットをそれぞれ記述できるので、分析し易い。そのために、X軸とY軸に投影した1次元情報をそれぞれ分析することができ、実質的には分析を容易にする。例えば、4QAM変調の場合には、1ビットをX軸に属して、他の1ビットをY軸に属するとする、同様には、16QAM変調の場合には、2ビットをX軸に属して、他の2ビットをY軸に属するとする、このように類推することができる。

注意すべきなのは、図面ではコンステレーション変換器が一つあるにしても、2つを使ってもよい。その場合、該2つのコンステレーション変換器はそれぞれX軸とY軸の1次元情報を出力する。

座標軸コンステレーションマッピングユニット4420はコンステレーション変換器4410から出力された1次元コンステレーション情報に基づいて、分析する必要があるビット情報（即ち、算出が必要とするビットの情報は、ビット0かそれともビット1、2、3等か）に応じて、X座標軸マッピング又はY座標軸マッピングを実行するかを決定してマッピングする。例えば、4QAMでは、ビット0を分析しようとすると、Y軸マッピングが必要になる一方、ビット1のソフト情報を算出しようとすると、X軸マッピングが必要になる。要するに、どれかのビットのソフト情報を算出する必要があるかに基づいて、X軸マッピング又はY軸マッピングを実行するかを決定してマッピングする。

ビット情報算出ユニット4430は対応する変調方式及び算出されるビットに基づいて、ビットのソフト情報を算出する。次に詳しく説明する。

M−QAM変調方式を検討する（当然、図4AではMは4、図4BではMは16、図4CではMは64、など）。log₂M=m（即ち、mはコンステレーションで表すビットの個数に等しく、Mはコンステレーションのコンステレーションシンボルの個数であり、それらの関係はlog₂M=mとなる）個のビット(b₁,b₂,…,b_m)が複数のコンステレーションシンボルs=s_I+js_Qにマッピングされたからである。更に、送信シンボルsは非周波数選択的チャンネルhを経由して受信側に到達すると仮定すれば、hは緩やかに変化するチャンネルであるので、受信信号yは下式で表す。

y=h・s+n （数９）
ただし、h（h＝1の場合は加法性白色ガウス雑音チャンネルである）は独立同分布レイリーフェージングチャンネル（Rayleigh fading channel）係数であり、かつ

を満足して、ここで、n=n_I+jn_Qはゼロ平均値ガウスランダム変数であり、次元毎の分散はσ²/2である。

従って、ビットb_i,i=1,2,…,mのビットソフト情報対数尤度比（ Log-Likelihood Ratio (LLR)）を次のように定義する。

ただし、Prは事前確率である。

ここからわかるように、最適な判断基準がLLR(b_i)≧0の場合に

が得られ、逆にも同様である。S_i ⁽¹⁾とS_i ⁽⁰⁾という2つのシンボル集合を定義し、S_i ⁽¹⁾を、全てのb_i=1を含むコンステレーションシンボル集合とし、S_i ⁽⁰⁾を、全てのb_i=0を含むコンステレーションシンボル集合とする。従って、等式（2）は下式に書き換えられる。

あらゆるコンステレーションシンボルはすべて同じ確率で現れると仮定すれば、かつチャンネルと送信コンステレーションシンボルとは個別なものとすれば、ベイズ・ルールを適用すると下式を得られる。

（fは複ガウス確率密度である）によって、数１２ は下式に書き換えられる。

を適用すると、上式は下式に書き換えられる。

記号である

を定義し、ただし、

は複ガウスランダム変数であり、その分散は

である。ｚを数１４に代入すると共に、4/σ²を用いてLLR(b_i)に正規化処理を実施すると、下式が得られる。

ただし、z=z_I+jz_Q,a=a_I+ja_Q,β=β_I+jβ_Qである。コンステレーションシンボル集合S_i ⁽¹⁾とS_i ⁽⁰⁾は垂直境界又は水平境界を有するものであるので、2つのシンボル集合のうち、距離が最も近い2つのコンステレーションシンボルは必ずコンステレーションシンボル空間の同一の行又は同一の列にある。ビットb₁であれば、2つのシンボル集合S_i ⁽¹⁾とS_i ⁽⁰⁾のうち、距離が最も近い2つのコンステレーションシンボルは必ずα_Ｑ＝β_Ｑを満足するので、ビット毎のビットソフト情報LLRはRaju法による演算で得られるが、その演算の複雑度はまだ高く、Mが大きい場合に特に高くなる。

4−QAM変調の場合には、図5に示すように、数１５から対応するビットレベルソフト復調情報が直接得られ、次のように表す。

ただし、dはコンステレーション点の最小距離を示す。注意すべきなのは、以上は原理的な説明であり、図2のユニット301からの出力に対応する。ユニット304からの出力はdz_Iとdz_Qである。即ち、ビット情報算出ユニット4430では、h＝1と設定しなければならない。また、後述のMIMOの場合に関する記述では、ビット情報算出ユニット4430も該設定に従うことを注意しなければならない。

また、注意すべきなのは、図4では、ビット情報算出ユニット4430はユニット4410とユニット4420とユニット4440-4480と一体に集積されたが、他の実施例では、ビット情報算出ユニット4430は上記ユニットとではなく、一つの記憶ユニットと一体に集積されてもよい。該記憶ユニットでは、分析するビット、及び上記ユニットからなる装置（コンステレーション簡略化装置）で算出された、分析するビットのソフト情報算出用座標が関連付けて記憶されている。

次に、図4Bを参照して16QAM変調方式ビットソフト情報算出ユニット401の一実施形態を説明する。

図4Aと図4Bを比較してわかるように、図4Bでは、コンステレーション構成分割ユニット4440と、座標軸変位ユニット4450と、仮想コンステレーションマッピングユニット4460と、相対情報抽出ユニット4470とが追加される。

コンステレーション構成分割ユニット4440は座標軸コンステレーションマッピングユニットでマッピングした1次元コンステレーション情報に基づき、コンステレーション構成を分割するものである。即ち、1次元コンステレーション情報から、同じビット情報を有するコンステレーションシンボル集合を取得する。そうすると、同じビット情報を有するコンステレーションシンボルを1つのグループとして処理することができる。同じ特性を有するコンステレーション点を1つのグループとすると、以降の処理に便利である。

次に、図6に示す16QAM変調によるコンステレーションを参照しながら、同じビット情報を有するコンステレーションシンボルグループを取得する手順を詳しく説明する。

前述したように、4−QAMの場合には、数１６と数１７を用いて対応するビットレベルソフト復調情報が直接得られる。

ところで、高次変調、例えば16−QAM、64−QAM等の場合には、対応するビットのビットレベルソフト出力の演算はRaju法により領域を分割して求められる。従って、変調次数の増加に伴って、その演算の複雑度も当然増加していく。そこで、ここでは、従来の方法では複数のコンステレーションシンボルの関数極大値又は極小値を求めるという手法の代わりに、仮想コンステレーションシンボル(VCS)の概念及び座標軸をシフトさせる（axis shift）方法を適用することにより、高次M−QAM信号のビットレベルソフト出力復調による複雑度を大幅に低減できる。

そこでは、明瞭且つ簡潔的に説明できるために、図6に示す16QAM変調によるコンステレーションの水平方向の2ビットb₃b₂と、垂直方向の2ビットb₁b₀とが同様の方法を利用できる場合のみを説明する。

ビットb₃又はビットb₂について、2つのコンステレーション集合S_i ⁽¹⁾とS_i ⁽⁰⁾のうち、受信信号とのユークリッド距離が最も近い2つのコンステレーションシンボルは必ずα_Ｑ＝β_Ｑを満足し、かつビットb₃b₂について、16-QAM変調によるコンステレーションは図7（a）のように簡略化されることができる。注意すべきなのは、該簡略化とは、座標軸コンステレーションマッピングの結果であり、より詳しく言うと、X軸マッピングの結果である。

ビットb₃について、縦座標軸の右側に縦座標軸の左側のコンステレーションと対称的なコンステレーションがあり、即ち、それらから縦座標軸までの距離は等しい。この場合、説明の便宜上、該ビットのコンステレーションが座標軸に対して対称的であると称する。ビットb₂のような場合には、ビットの対称的なコンステレーションのビット特性はそれぞれ同じであれば（ビットb₂の場合には、値0のコンステレーションは値0のコンステレーションと対称的であり、値1のコンステレーションは値1のコンステレーションと対称的である。一方、ビットb₃の場合には、ビットb₂の場合と異なり、値0のコンステレーションは値1のコンステレーションと対称的である）、該ビットのコンステレーションが座標軸に対して対称的であると称する。ビットb₃のような場合には、ビットの対称的なコンステレーションのビット特性はそれぞれ異なるので、該ビットのコンステレーションが座標軸に対して対称的でないと称する。

ビットb₃ついては、縦座標軸の右側にある全てのコンステレーションシンボルは共通の特性を有し、即ちb₃=0、これに対して、縦座標軸の左側にある全てのコンステレーションシンボルは共通の特性を有し、即ちb₃=1。ビットb₂については、そのビットのコンステレーションは縦座標軸の両側に対称的に分布され、言い換えれば、縦座標軸の一側のコンステレーションシンボルは該ビットの全部情報を完全に記述できるので、縦座標軸の右側のコンステレーションシンボルを該ビットソフト情報の分析コンステレーションシンボル集合とする。以上では、同一ビットのコンステレーションシンボルの分布特性を表す情報はコンステレーション構成情報と称する。

以上のように、コンステレーション構成分割ユニット4440はコンステレーションシンボル情報（例えばその符号化方式）とユークリッド距離（euclidean distance）を用いて、座標軸コンステレーションマッピングユニットでマッピングした1次元コンステレーション情報に基づいて、コンステレーション構成を分割して、コンステレーション点をグループ化した。

次に、コンステレーション構成分割ユニット4440によるコンステレーション構成情報に基づいて、座標軸変位ユニット4450と仮想コンステレーションマッピングユニット4460はそれぞれ動作する。

再びビットb₃を例とし、コンステレーション構成情報からわかるように、ビットb₃について、縦座標軸の両側にある全てのコンステレーションシンボルはそれぞれ一つの仮想コンステレーションシンボルに置き換えられる。そこで、仮想コンステレーションマッピングユニット4460は図7(b)に示す仮想コンステレーションを生成する。次に、仮想コンステレーションの座標を算出する。図7(b)の場合には、この時の仮想コンステレーションの座標はそれぞれ2dと−2dであることを注意しなければならない。

次に、ビット情報算出ユニットは前述した4-QAM変調方法に対するアルゴリズムに従って（数１５を代入）、ビットb₃に対応するビットレベルソフト出力が簡単に得られる。該出力は下式で示す。

一方、ビットb₂については、コンステレーション構成情報に基づき、そのビット情報は縦座標軸の両側に対称的に分布されて、言い換えれば、縦座標軸の一方側のコンステレーションシンボルは該ビットの全部情報を完全に記述できるので、縦座標軸の右側のコンステレーションシンボルを該ビットソフト情報の分析コンステレーションシンボル集合とする。従って、受信信号が

で表せる。座標軸変位ユニット4450は図7(c)に示すように2dを新しい座標軸とする。座標軸変位とは、分析されるビット情報が1次元コンステレーションの対称座標軸に関して対称的な位置まで該対称座標軸を平行にシフトさせ、即ち、ビット0と1が新規の位置に対称的であることを意味している。次に、相対情報抽出ユニット4470は新規の座標原点に対する受信信号の情報、即ち

を得る。相対情報抽出とは、新規の対称座標軸に基づき新規の座標における受信信号の相対情報量を改めて算出することを意味して、一般には受信信号から新規の座標軸位置を引く方法により相対情報を得ることができる。

そうすると、ビット情報算出ユニット4430は前述した4-QAM変調によるビット情報数式により、下式に示すように、該ビットb₂のソフト復調情報（即ちソフト情報）が簡単に得られる。

同様に、他の二つのビットb₁b₀についても同様な方法により得られる。数１９と数２０は算出されたビットb₁b₀のソフト復調情報を示す。

次に、図4Cを参照して64QAM変調方式ビットソフト情報算出ユニット401の一実施形態を説明する。

図4Bと図4Cを比較してわかるように、図4Cでは、演算条件判断ユニット4430が追加された。説明の便宜上、以下では各動作がコンステレーションシンボル比較ユニットと座標軸変位ユニットと仮想コンステレーションマッピングユニットのうちのいずれで実施されたのを詳しく説明しないが、当業者は以上の記述によれば、各手段が実現する機能を完全に理解できる。

64-QAM変調について、そのコンステレーションは図8のように示す。同様に、仮想コンステレーションシンボル(VCS)の概念及び座標軸をシフトさせる（axis shift）方法を適用することにより、その対応するビットのビットレベルソフト復調情報が得られる。同様に、分析し易いために、ここでは、水平方向の三つのビットb₅b₄b₃と、垂直方向の三つのビットb₂b₁b₀とが同様の方法を利用できる場合のみを説明する。ビットb₅,b₄又はビットb₃については、2つのコンステレーション集合であるS_i ⁽¹⁾とS_i ⁽⁰⁾のうち、受信信号とのユークリッド距離が最も近い2つのコンステレーションシンボルは必ずα_Ｑ＝β_Ｑを満足し、かつビットb₅b₄b₃については、64-QAM変調によるコンステレーションは図9（a）のように簡略化されることができる。ビットb₅の場合には、縦座標軸の右側にある全てのコンステレーションシンボルは共通の特性を有し、即ちb₅=0、一方、縦座標軸の左側にある全てのコンステレーションシンボルは共通の特性を有し、即ちb₅=1。従って、縦座標軸の両側にある全てのコンステレーションシンボルは図9（b）のように、それぞれが一つの仮想コンステレーションシンボルに置き換えられる。仮想コンステレーションシンボルが得られると、演算条件判断ユニット4480は前述した4-QAM変調方法による演算条件を満足したと判断すると、仮想コンステレーションシンボルマッピング又は座標軸移動などの操作が行われたら、ビットのコンステレーションが座標軸に対して均衡対称しておらず、かつ両側にそれぞれ一つのコンステレーションシンボルしかない場合に、4-QAM変調方法を直接適用でき、この場合を前述した4-QAM変調方法による演算条件を満足したと判断する（或いは、演算初期条件を満足したと判断する）。それは実質的に高次コンステレーションを4-QAMによるコンステレーションに簡略化する簡略化処理である。従って、ビット情報算出ユニット4430は前述した4-QAM変調方法に従ってビットb₅に対応するビットレベルソフト出力が得られる。その結果は数２１で示す。

ビットb₄について、そのビット情報は縦座標軸の両側に対称的に分布され、言い換えれば、縦座標軸の一方側のコンステレーションシンボルは該ビットの全部情報を完全に記述できるので、縦座標軸の右側のコンステレーションシンボルを該ビットソフト情報の分析コンステレーションシンボル集合として扱う。従って、受信信号が

で表す場合、座標軸変位ユニット4450は4dを新規の縦座標軸とすれば、新規の縦座標原点に対する受信信号の相対情報は

で表すことができる。この場合、演算条件判断ユニット4480は前述した4-QAM変調方法による演算条件を満足していないと判断したので、座標軸がシフトされた場合に対して、コンステレーション構造区画ユニット4440で再度処理する。

この場合、この時の新規の縦座標軸の右側及び左側にある全てのコンステレーションシンボルはそれぞれb₄=1とb₄=0で表せるので、両側のコンステレーション点が図9(c)のようにそれぞれ一つの仮想コンステレーション点に置き換えられてもよい。仮想コンステレーションマッピングユニット4460は仮想座標点を生成すると、演算条件判断ユニット4480は前述した4-QAM変調方法による演算条件を満足したと判断するので、ビット情報算出ユニット4430は前述した4-QAM変調方法によりビットb₅に対応するビットレベルソフト出力を得る。その結果は数２２で表す。

ビットb₃については、そのビット情報は縦座標軸の両側に対称的に分布され、言い換えれば、縦座標軸の一方側のコンステレーションシンボルは該ビットの全部情報を完全に記述できるので、縦座標軸の右側のコンステレーションシンボルを該ビットソフト情報の分析コンステレーションシンボル集合として扱う。従って、受信信号が

で表す場合、座標軸変位ユニット4450は4dを新規の縦座標軸とすれば、新規の縦座標原点に対する受信信号の相対情報は図9(ｄ)に示すように

で表すことができる。この場合、演算条件判断ユニット4480は前述した4-QAM変調方法による演算条件を満足していないと判断したので、座標軸がシフトされた場合に対して、コンステレーション構成分割手段4440で再度処理する。

この場合、該ビット情報は縦座標軸6dに対して対称的であり、言い換えれば、6d右側の全てのコンステレーションシンボルは該ビットの情報を完全に記述できる。従って、該ビットの受信信号は更に

に書き換えられ、6dを新規の垂直座標軸とすれば、該ビットの相対情報は

で表せる。

この場合、演算条件判断ユニット4480は前述した4-QAM変調方法による演算条件を満足したと判断するので、ビット情報算出ユニット4430は前述した4-QAM変調方法によりビットb₅に対応するビットレベルソフト出力を得る。ビットb₃のビットソフト情報は下式で表す。

同様に、ビットb₂b₁b₀のビットレベルソフト復調出力情報が得られ、その結果は下式で表す。

以上では4QAM、16QAM、64QAMという3つの場合のSISOのビットLLR算出ユニット304の例を説明したが、図4Cに示す構成によれば、128QAM、256QAM等の復号化方式に完全に適用できることを注意すべきである。それは上記説明を読む当業者がはっきりと理解でき、かつ容易に実現できることであるので、ここでは詳しい説明を省略する。

図10は加法性白色ガウス雑音チャンネルにおける変調方式が16QAM、符号化レートが1/2 Turboの場合の、異なるビットレベルソフト復調算出方法の性能を比較した結果を示す。ここで利用したTurboコード構造はツインビット入力システムTurboコードであり、詳細はIEEE 802.16-2005規格を参照する。シミュレーション結果から、該方法はシステムによる複雑度を低減すると共にシステムの性能低下が目立たなく（図面上ではほとんど識別できない）、Raju法とほぼ同様な性能を有し、最尤法MLと比べても性能の低下が0.1dBを越えていないと確認した。

次に、レイリーフラットフェージングチャンネルの場合には、MIMOシステムのM-QAM信号に対するビットLLR算出ユニット304の構築を導き出す過程を説明する。まず、Ｎ個送信アンテナとＭ個受信アンテナを有するMIMOシステムを考慮する。一般には、N個送信アンテナとM個受信アンテナを有するMIMOシステムについて、条件M≧Nを満足する。

N個送信アンテナとM個受信アンテナを有するMIMOシステムについて、X=[x₁,x₂,…x_N]^Tを同一の時刻でN個送信アンテナから放射するコンステレーションシンボルベクトルと定義する。異なるアンテナ同士間の減衰チャンネルが相関しないと仮定すれば、M個受信アンテナによる受信信号は次の行列r=[r₁,r₂,…r_M]^Tで表すことができる。
r=HX+N （数２７）
ただし、

複素減衰係数h_ij(1≦i≦M,1≦j≦N)は第ｊ個送信アンテナから第i個受信アンテナまでのチャンネルインパルス応答を表し、

はレイリー分布（Rayleigh distribution）を示しかつ

を満足し、また、n_i(1≦i≦Ｍ)はゼロ平均値複素ガウスランダム変数を示し、その分散はσ^２である。仮に、受信側でチャンネルを理想的に推定でき、かつMIMO検出にMMSEアルゴリズムが用いられると仮定すると、次の式が得られる。

ただし、

従って、第j（1≦j≦N）個送信アンテナによるMMSE検出後の信号は次の式で表す。

理論上では、線形MMSE出力信号における干渉雑音項がガウス分布を満足していると証明できたので、

で

を表し、ただし、

はゼロ平均値分散が

であるガウスランダム変数を表す。上式は次の式に書き換えられる。

前述と同様に、放射コンステレーションシンボルx_jビットb_i(1≦i≦m)（ここで、mは変調次数）のビットソフト情報を次の式に定義することができる。

全てのコンステレーションシンボルは同じ確率で現れ、かつチャンネルと放射コンステレーションシンボルとは相関しないと仮定する。ベイズ・ルールによれば次の式が得られる。

条件確率密度式

によれば、ガウス分布

となり、ここで、

従って、次の式に示す

が得られる。

上式

について、4を用いて正規化処理を実施すると、下式が得られる。

前述したSISOシステムに関する分析を類似に適用すると、MIMOシステムにおけるビットレベルソフト出力情報が得られる。図5に示す4-QAM変調について、次のビットレベルソフト出力情報を得られる。

図6に示す16-QAM変調について、次に示すb₃b₂ビットレベルソフト出力情報が得られる。

同様に、b₁b₀ビットレベルソフト出力情報が得られる。

図8に示す64-QAM変調について、b₅b₄b₃ビットレベルソフト出力情報が得られる。

同様に、b₂b₁b₀ビットレベルソフト出力情報が得られる。

同様に、受信側ではチャンネルが既知であり、受信側ではZFデコードが用いられると仮定すると、次の式を得られる。

ただし、

従って、第j（1≦j≦N）個送信アンテナによる検出後の信号は次の式で表す。

従って、

を表し、ただし、

はゼロ平均値分散が

であるガウスランダム変数を表す。上式は次の式に書き換えられる。

前述と同様に、放射コンステレーションシンボルx_jのビットb_i(≦i≦m)（ここで、mは変調次数）のビットソフト情報を次の式で表すことができる。

全てのコンステレーションシンボルは同じ確率で現れ、かつチャンネルと放射コンステレーションシンボルとは相関しないと仮定する。ベイズ・ルールを適用すると次の式が得られる。

条件確率密度式

によれば、ガウス分布

となり、ここで、

従って、次の式に示す

が得られる。

上式

について、4/σ²を用いて正規化処理を実施すると、次の式を得られる。

前述したSISOシステムに関する分析を類似に適用すると、MIMOシステムにおけるビットレベルソフト出力情報が得られる。図5に示す4-QAM変調について、次のビットレベルソフト出力情報が得られる。

図6に示す16-QAM変調について、次に示すb₃b₂ビットレベルソフト出力情報が得られる。

同様に、得られるb₁b₀ビットレベルソフト出力情報を次の式で表すことができる。

図8に示す64-QAM変調について、得られるビットレベルソフト出力情報を次の式で表すことができる。

同様に、得られるb₂b₁b₀ビットレベルソフト出力情報を次の式で表すことができる。

図11はマルチ入出力（MIMO）システムにおいて、最小平均二乗誤差（MMSE）アルゴリズムによるデコーディングを行う場合に、本発明によるシステムの性能とレイリーフェージングチャンネルにおける他のソフト復調算出方法による性能とを比較した結果を示す。そのうち、MLは最尤復調アルゴリズムを、Raju法はRajuらが提案したアルゴリズムを、本発明は本発明によるソフト復調アルゴリズムをそれぞれ表す。図面からわかるように、MIMO MMSEによるデコーディングを適用する場合、本発明の方法によれば、ソフト復調アルゴリズムの複雑度を低減すると共に、アルゴリズムの性能低下が小さく、MLアルゴリズムと比べると、信号対雑音比の損失が0.5dB以下となり、Rajuらが提案した方法と比べると、信号対雑音比の損失が0.1dB以下となるが、アルゴリズムの複雑度が大幅に低減された。

図12はマルチ入出力（MIMO）システムにおいて、ゼロフォーシング（ZF）アルゴリズムによるデコーディングを行う場合に、本発明によるシステムの性能とレイリーフェージングチャンネルにおける他のソフト復調算出方法による性能とを比較した結果を示す。そのうち、MLは最尤復調アルゴリズムを、Raju法はRajuらが提案したアルゴリズムを、本発明は本発明によるソフト復調アルゴリズムをそれぞれ表す。図面からわかるように、MIMO ZFによるデコーディングを適用する場合、本発明の方法によれば、ソフト復調アルゴリズムの複雑度を低減すると共に、アルゴリズムの性能低下が小さく、MLアルゴリズムと比べると、信号対雑音比の損失が0.5dB以下となり、Rajuらが提案した方法と比べると、信号対雑音比の損失が0.1dB以下となるが、アルゴリズムの複雑度が大幅に低減された。

また、図13に示すように、本発明は更にビットソフト情報算出方法を開示して、該ビットソフト情報算出方法は、入力された2次元コンステレーションをX軸の1次元コンステレーション情報とY軸の1次元コンステレーション情報に変換するコンステレーション変換ステップ1310と、前記コンステレーション変換ステップで得られた1次元コンステレーション情報に基づき、分析されるビット情報に応じてX座標軸マッピングを実行するかそれともY座標軸マッピングを実行するかを決定してマッピングする座標軸コンステレーションマッピングステップ1320と、前記座標軸コンステレーションマッピングステップでマッピングされた1次元コンステレーション情報に基づき、コンステレーション構成を分割してコンステレーション構成情報を取得するコンステレーション構成分割ステップ1340と、前記コンステレーション構成情報に基づき座標軸をシフトさせることにより、分析されるビット情報をシフトされた前記座標軸に関して対称的にする座標軸変位ステップ1350と、新規対称座標軸に対して新規座標における受信信号の相対情報を算出する相対情報抽出ステップ1370と、前記コンステレーション構造情報に基づき仮想コンステレーションを生成する仮想コンステレーションマッピングステップ1360と、前記相対情報抽出ステップ又は前記仮想コンステレーションマッピングステップからの出力に基づき、分析されるビットのビットソフト情報を算出するビット情報算出ステップ1330と、を含む。更に、演算の初期条件を満足するか否かを判断する演算条件判断ステップ1380を含む。

上記ステップはそれぞれ前記コンステレーション変換器4410、座標軸コンステレーションマッピングユニット4420、コンステレーション構成分割ユニット4440、座標軸変位ユニット4450、相対情報抽出ユニット4470、仮想コンステレーションマッピングユニット4460、ビット情報算出ユニット4430、演算条件判断ユニット4480で実現できるので、ここでは重複説明しない。

なお、ここでは、フラットフェージングチャンネルにおける、単一入出力（single input single output(SISO)）システム及びマルチ入出力(multiple input multiple output(MIMO)) システムのビットレベルソフト出力復調閉形式解をそれぞれ推定した。従って、該ビットレベルソフト出力復調方法及び装置方法は、単一入出力（SISO）通信システムの繰り返しデコーダの先端だけでなく、マルチ入出力(MIMO) 通信システムの繰り返しデコーダの先端にも適用でき、通信システムのビットレベルソフト復調による複雑度を低減すると共に、システムの性能が顕著に低下しないことを保証できる。

以上、本発明の好ましい実施形態を説明したが、本発明はこの実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の範囲に属する。

Raju法によるMIMO受信機を示す説明図である。 本発明によるMIMOビットソフト情報算出ユニット300の一実施形態を示す図である。 図2のビットLLR算出ユニット304の一実施形態を示す図である。 図3の4QAM変調方式に係るビットソフト情報算出ユニット400の一実施形態を示す図である。 図3の16QAM変調方式に係るビットソフト情報算出ユニット401の一実施形態を示す図である。 図3の64QAM変調方式に係るビットソフト情報算出ユニット402の一実施形態を示す図である。 グレイマッピングによる4-QAMのコンステレーションシンボルの構造図である。 グレイマッピングによる16-QAMのコンステレーションシンボルの構造図である。 本発明のグレイマッピングによる16-QAM信号に対応するビットレベルソフト情報出力を算出するプロセスを示す図である。 グレイマッピングによる64-QAMのコンステレーションシンボルの構造図である。 本発明のグレイマッピングによる64-QAM信号に対応するビットレベルソフト情報出力を算出するプロセスを示す図である。 本発明によるシステムの性能と加法性白色ガウス雑音チャンネルにおける他のソフト復調算出方法による性能とを比較した結果を示す図である。 マルチ入力・マルチ出力（MIMO）システムにおいて、最小二乗誤差法（MMSE）アルゴリズムによるデコーディングを行う場合に、本発明によるシステムの性能とレイリーフェージングチャンネル（Rayleigh fading channel）における他のソフト復調算出方法による性能とを比較した結果を示す図である。 マルチ入力・マルチ出力（MIMO）システムにおいて、ゼロフォーシング（ZF）アルゴリズムによるデコーディングを行う場合に、本発明によるシステムの性能とレイリーフェージングチャンネルにおける他のソフト復調算出方法による性能とを比較した結果を示す図である。 本発明によるビットソフト情報算出方法のフローチャートである。

符号の説明

１３１０ コンステレーション変換ステップ
１３２０ 座標軸コンステレーションマッピングステップ
１３４０ コンステレーション構成分割ステップ
１３５０ 座標軸変位ステップ
１３６０ 仮想コンステレーションマッピングステップ
１３７０ 相対情報抽出ステップ
１３８０ 演算条件判断ステップ
１３３０ ビット情報算出ユニット
２００ 宛先ユニット
２０１ デランダム化処理ユニット
２０２ チャンネルデコーディングユニット
２０３ データ合成ユニット
２０４ デパンクチャリング処理ユニット
２０５ デインタレースユニット
２０６ ビット情報算出ユニット
２０７ MIMO信号検出ユニット
２０８、２０９ FFTユニット
２１０、２１１ ガード区間除去ユニット
２１２ 時間と周波数合成ユニット
２１４、２１５ RFユニット
３０６ MIMOデコーダ
３０５ 重み付け値算出ユニット
３０３ チャンネル推定ユニット
３０２チャンネル信頼度算出ユニット
３０４ ビットＬＬＲ算出ユニット
３０１ ビットＬＬＲ調整器
２０５ デインタレースユニット
４０３ 変調方式分類器
４０２ ６４ＱＡＭ変調方式ビットソフト情報算出ユニット
４０１ １６ ＱＡＭ変調方式ビットソフト情報算出ユニット
４００ ４ＱＡＭ変調方式ビットソフト情報算出ユニット
４４１０ コンステレーション変換器
４４２０ 座標軸コンステレーションマッピングユニット
４４３０ ビット情報算出ユニット
４４１０ コンステレーション変換器
４４２０ 座標軸コンステレーションマッピングユニット
４４４０ コンステレーション構成分割ユニット
４４５０ 座標軸変位ユニット
４４６０ 仮想コンステレーションマッピングユニット
４４７０ 相対情報抽出ユニット
４４３０ ビット情報算出ユニット
４４１０ コンステレーション変換器
４４２０ 座標軸コンステレーションマッピングユニット
４４４０ コンステレーション構成分割ユニット
４４５０ 座標軸変位ユニット
４４６０ 仮想コンステレーションマッピングユニット
４４７０ 相対情報抽出ユニット
４４８０ 演算条件判断ユニット
４４３０ ビット情報算出ユニット

Claims (10)

1. コンステレーション簡略化装置であって、
   入力された2次元コンステレーションをX軸の1次元コンステレーション情報とY軸の1次元コンステレーション情報に変換するコンステレーション変換手段と、
   前記コンステレーション変換手段から出力された1次元コンステレーション情報に基づき、分析する必要があるビットに応じてX座標軸マッピング又はY座標軸マッピングを実行することを決定してマッピングする座標軸コンステレーションマッピング手段と、
   前記座標軸コンステレーションマッピング手段によりマッピングされた1次元コンステレーション情報に基づき、コンステレーションの構成を分割し、コンステレーション構成情報を取得するコンステレーション構成分割手段と、
   前記コンステレーション構成情報に基づき、前記1次元コンステレーション情報によりマッピングされた座標軸と垂直な座標軸を移動し、前記分析する必要があるビットのコンステレーションシンボルが移動後の前記座標軸に対して対称的であるようにさせる座標軸変位手段であって、前記1次元コンステレーション情報によりマッピングされた座標軸と垂直な座標軸は垂直座標軸と称される座標軸変位手段と、
   移動後の前記垂直座標軸に対しての、前記分析する必要があるビットの新規座標を算出する相対情報抽出手段と、
   前記コンステレーション構成情報に基づき、仮想コンステレーションを生成し、前記仮想コンステレーションの座標を算出する仮想コンステレーションマッピング手段と、
   を備える、
   ことを特徴とするコンステレーション簡略化装置。
2. 前記コンステレーション簡略化装置は、前記座標軸変位手段又は前記仮想コンステレーションマッピング手段により処理されたコンステレーション分布が所定の演算初期条件を満たすか否かを判断する演算条件判断手段を更に備え、
   前記所定の演算初期条件を満たすと判断されると、前記相対情報抽出手段又は前記仮想コンステレーションマッピング手段により得られた座標を、ビットソフト情報の演算に用いられるように出力し、
   前記所定の演算初期条件を満たしないと判断されると、前記コンステレーション構成分割手段は、前記相対情報抽出手段又は前記仮想コンステレーションマッピング手段により処理された前記分析する必要があるビットに対してコンステレーション構成を再分割することにより、前記座標軸変位手段又は前記仮想コンステレーションマッピング手段に用いられるための新規コンステレーション構成情報を取得する、
   ことを特徴とする請求項1に記載のコンステレーション簡略化装置。
3. 前記所定の演算初期条件は、前記分析されるビットのコンステレーションシンボルが前記垂直座標軸に対して非対称であり、かつ前記垂直座標軸の両側に前記分析する必要があるビットのコンステレーションシンボルがそれぞれ１つしかない、
   ことを特徴とする請求項2に記載のコンステレーション簡略化装置。
4. 前記分析する必要があるビットのコンステレーションシンボルのうち、前記垂直座標軸の一方側のコンステレーションシンボルが同じ特性を有し、かつ前記座標軸の他方側のコンステレーションシンボルも同じ特性を有する場合に、前記仮想コンステレーションマッピング手段は、それぞれ、同一側のコンステレーションシンボルに対して仮想コンステレーションを生成する、
   ことを特徴とする請求項3に記載のコンステレーション簡略化装置。
5. 前記垂直座標軸の両側の、前記分析する必要があるビットのコンステレーションシンボルの数が1より上回り、且つ前記分析する必要があるビットのコンステレーションシンボルが前記垂直座標軸に対して対称的である場合に、前記座標軸の一方側のコンステレーションシンボルに対して、前記座標軸変位手段は、前記垂直座標軸を移動し、前記一方側のコンステレーションシンボルが移動後の前記直交座標軸に対して対称的であるようにさせる、
   ことを特徴とする請求項3に記載のコンステレーション簡略化装置。
6. ビットソフト情報算出装置を備える受信機であって、
   前記ビットソフト情報算出装置は、請求項1ないし請求項5のいずれかに記載のコンステレーション簡略化装置から出力された座標に基づき、前記分析する必要があるビットのビットソフト情報を算出する、
   ことを特徴とする受信機。
7. チャンネル推定情報に基づき復調重み付け値を算出する重み付け値算出手段と、
   前記重み付け値算出手段により算出された重み付け値に基づき、入力された信号をデコードし、デコードされたソフトコンステレーションシンボルを出力するデコーダと、
   前記チャンネル推定情報及び前記重み付け値算出手段により算出された重み付け値に基づき、チャンネル信頼度を算出するチャンネル信頼度算出手段と、
   前記チャンネル信頼度算出手段により算出されたチャンネル信頼度に基づき、前記ビットソフト情報算出装置から出力された前記ビットソフト情報に対してビット情報調整処理を行うビットLLR調整器と、
   を更に含み、
   前記ビットソフト情報算出装置は、前記ソフトコンステレーションシンボルに対して前記ビットソフト情報を算出する、
   ことを特徴とする請求項6に記載の受信機。
8. 前記チャンネル信頼度算出手段により算出された前記チャンネル信頼度はSINRであり、
   前記ビットLLR調整器は、前記SINRに、前記ビットソフト情報算出装置から出力された前記ビットソフト情報を乗算させることにより、前記ビット情報調整処理を行う、
   ことを特徴とする前記の請求項7に記載の受信機。
9. 前記ビットソフト情報算出装置は、請求項1ないし請求項5のいずれかに記載のコンステレーション簡略化装置を備え、又は、記憶手段を備え、
   前記記憶手段は、分析が予定になるビットと、請求項1ないし請求項5のいずれかに記載のコンステレーション簡略化装置から得られた、ビットソフト情報算出に用いられる該ビットの座標と、を関連付けて記憶する、
   ことを特徴とする請求項6に記載の受信機。
10. 入力された2次元コンステレーションをX軸の1次元コンステレーション情報とY軸の1次元コンステレーション情報に変換するコンステレーション変換ステップと、
    前記コンステレーション変換ステップにより得られた1次元コンステレーション情報に基づき、分析する必要があるビットに応じてX座標軸マッピング又はY座標軸マッピングを実行することを決定してマッピングする座標軸コンステレーションマッピングステップと、
    前記座標軸コンステレーションマッピングステップによりマッピングされた1次元コンステレーション情報に基づき、コンステレーションの構成を分割してコンステレーション構成情報を得るコンステレーション構成分割ステップと、
    前記コンステレーション構成情報に基づき、前記1次元コンステレーション情報によりマッピングされた座標軸と垂直な座標軸を移動し、前記分析する必要があるビットのコンステレーションシンボルが移動後の前記座標軸に対して対称的であるようにさせる座標軸変位ステップであって、前記1次元コンステレーション情報によりマッピングされた座標軸と垂直な座標軸は垂直座標軸と称される座標軸変位ステップと、
    移動後の前記垂直座標軸に対しての、前記分析する必要があるビットの新規座標を算出する相対情報抽出ステップと、
    前記コンステレーション構成情報に基づき、仮想コンステレーションを生成し、前記仮想コンステレーションの座標を算出する仮想コンステレーションマッピングステップと、
    を含む、
    ことを特徴とするコンステレーション簡略化方法。

Images