JP2009128694A - Optical switching element - Google Patents
Optical switching element Download PDFInfo
- Publication number
- JP2009128694A JP2009128694A JP2007304510A JP2007304510A JP2009128694A JP 2009128694 A JP2009128694 A JP 2009128694A JP 2007304510 A JP2007304510 A JP 2007304510A JP 2007304510 A JP2007304510 A JP 2007304510A JP 2009128694 A JP2009128694 A JP 2009128694A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- layer
- switch element
- optical switch
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、光スイッチ素子に関し、特に半導体層を有する光スイッチ素子に関するものである。 The present invention relates to an optical switch element, and more particularly to an optical switch element having a semiconductor layer.
波長多重(Wavelength Division Multiplexing:以下、「WDM」という。)光通信は、多重化された信号光を1本の光ファイバで伝送することにより大容量かつ高速の光通信を実現している。多重化される信号光の波長としては、たとえば1.55μm帯と1.3μm帯とが用いられている。このWDM光通信においては、多重化された信号光を分波器により分波して指定された場所に出力するために、光スイッチ素子が必要である。従来の光スイッチ素子としては、たとえば特許文献1に開示されたものがある。以下においてこの光スイッチ素子について説明する。 Wavelength division multiplexing (hereinafter referred to as “WDM”) optical communication realizes high-capacity and high-speed optical communication by transmitting multiplexed signal light through a single optical fiber. As the wavelength of the multiplexed signal light, for example, a 1.55 μm band and a 1.3 μm band are used. In this WDM optical communication, an optical switch element is required for demultiplexing the multiplexed signal light by a demultiplexer and outputting it to a designated place. As a conventional optical switch element, for example, there is one disclosed in Patent Document 1. The optical switch element will be described below.
図14は、従来の光スイッチ素子の構成を概略的に示す上面図である。図15は、図14のXV−XV線に沿った概略断面図である。 FIG. 14 is a top view schematically showing a configuration of a conventional optical switch element. 15 is a schematic cross-sectional view taken along line XV-XV in FIG.
図14を参照して、光スイッチ素子101は、光導波路102および103を有している。光導波路102および103は光結合部104において所定の長さにわたって互いに近接して設けられている。光導波路102および103は方向性結合器を形成している。すなわち光結合部104において、光導波路102および103の一方を伝搬する光が、隣接する他方と結合することができる。光結合部104の一方側において、光導波路102の端面に入力ポート105が設けられている。また光結合部104の他方側において、光導波路102および103のそれぞれの端面に、出力ポート106および107の各々が設けられている。
Referring to FIG. 14, the
図15を参照して、光スイッチ素子101は、n+GaAs基板108上に形成されたn+GaAsAl下部クラッド層109と、下部クラッド層109上に形成され、かつ上部に光導波路102および103を有するnGaAs光導波路層110とを有している。光導波路102および103のそれぞれの上には、上部クラッド層111と上部電極112とが順に設けられている。また基板108の下面には下部電極113が設けられている。なお上部クラッド層111は、nGaAsAl層114上にp+GaAsAl層115が積層された構成を有しており、nGaAsAl層114とp+GaAsAl層115との界面でpn接合が形成されている。
Referring to FIG. 15, an
次に光スイッチ素子101の動作を説明する。
上部電極112と下部電極113との間に電圧が印加されていない場合、入力ポート105から入力された信号光は光結合部104へ向かって光導波路102を伝搬する。そして、方向性結合器である光結合部104において、その信号光は光導波路102と隣接する光導波路103と結合する。結合した信号光は光結合部104から光導波路103を伝搬して出力ポート107で出力される。
Next, the operation of the
When no voltage is applied between the
一方、上部電極112と下部電極113との間に電圧が印加されている場合、光結合部104において、光導波路102と光導波路103との等価屈折率が上昇するので、光導波路102と光導波路103とのそれぞれの光路長は長くなる。このとき入力ポート105から入力された信号光は、光導波路102を伝搬した後に方向性結合器である光結合部104において、光導波路102と隣接する光導波路103と結合する。上述したように光結合部104において光路長が長くなっているため、その後も信号光は光結合部104の光導波路103を伝搬して、光結合部104において信号光が再び光導波路102と結合する。光導波路102と結合した信号光は光結合部104から光導波路102を伝搬して出力ポート106で出力される。
On the other hand, when a voltage is applied between the
このように光スイッチ素子101では上部電極112と下部電極113との間への電圧印加によって信号光の出力ポート先が自在に選択されることで、光スイッチング動作が実現される。
As described above, in the
次に光スイッチ素子101のスイッチングの原理について、より詳しく説明する。
上述の光スイッチ素子101は、プラズマ効果による光導波路102および103の等価屈折率の変化を利用している。すなわち、上部電極112と下部電極113との間に印加される電圧の変化によって光導波路102、103と光導波路周辺とでの平均的なキャリア密度が変化し、このキャリア密度の変化量に比例して等価屈折率が変化する。このキャリア密度の変化は、nGaAsAl層114とp+GaAsAl層115との界面に設けられたpn接合で形成される空乏層の厚み変化により生じている。
Next, the principle of switching of the
The above-described
上部電極112と下部電極113との間に電圧が印加されていない場合、空乏層は光導波路102、103まで達しないので、光導波路102、103およびそれらの周辺の光導波路層110にはキャリアが存在している。
When no voltage is applied between the
一方、上部電極112に下部電極113よりも低い電位が印加された場合、pn接合に逆バイアスがかけられることで、nGaAsAl層114とp+GaAsAl層115との界面の空乏層の層厚が厚くなり、光導波路102および103内へ空乏層が広がる。空乏層にはキャリアがほとんど存在しないため、光導波路102、103やこれらの周辺の平均的なキャリア密度が低下し、光導波路102、103の等価屈折率が上昇する。このため、光結合部104における光導波路102および103のそれぞれの光路長が長くなり、光スイッチングが行なわれる。
On the other hand, when a lower potential than the
同様に特許文献2の光スイッチ素子においても、pn接合への逆バイアスにより光スイッチングの動作が行なわれる。この光スイッチ素子は、アクセプタ不純物を有する信号光の光導波部をp形コンタクト層とn形コンタクト層とで挟みこむ構造を有している。この構造により、光導波部とn形コンタクト層の界面とでpn接合が形成される。
Similarly, in the optical switch element of
次に光スイッチ素子101の製造方法の概略について説明する。
まず素子用基板を形成するための基板準備工程が行なわれる。具体的には、エピタキシャル成長による成膜工程によって、基板108上に、下部クラッド層109と、光導波路層110と、nGaAsAl層114と、p+GaAsAl層115とがこの順番に積層されることで、素子用基板が用意される。エピタキシャル成長の際、ドナー不純物としてSiやSnが用いられることにより層中の不純物濃度が変化されることでキャリア密度が調整される。光導波路層110およびnGaAsAl層114ではキャリア密度は2×1017〜1×1018cm-3程度とされ、p+GaAsAl層115ではキャリア密度は1×1016〜1×1017cm-3程度とされている。
Next, the outline of the manufacturing method of the
First, a substrate preparation step for forming an element substrate is performed. Specifically, the
次に、スパッタリング法や蒸着法を用いて、上部電極112となる金属膜および下部電極113となる金属膜のそれぞれが素子用基板のp+GaAsAl層115側の面および基板108側の面の各々に形成される。
Next, using a sputtering method or a vapor deposition method, a metal film to be the
次に光導波路102および103を形成するための光導波路形成工程が行なわれる。具体的には、上部電極112となる金属膜の上にレジストが塗布された後、電子線露光やフォトリソグラフィが行なわれることで光導波路102および103に対応するパターンを有するのレジストパターンが形成される。
Next, an optical waveguide forming process for forming the
次に上記レジストパターンがマスクとして用いられて、ICP(Inductively Coupled Plasma)エッチング、反応性イオンエッチングまたは反応性イオンビームエッチングなどのエッチング工程が行なわれることにより、上部電極112になる金属膜と、p+GaAsAl層115と、nGaAsAl層114と、光導波路層110の厚み方向の一部とがこの順にエッチングされる。以上により光スイッチ素子101が得られる。
上記従来の光スイッチ素子101では、信号光の出力ポート先を変化させるために上部電極112と下部電極113との間に電圧が印加された際に、nGaAsAl層114のn形半導体からp+GaAsAl層115のp形半導体へ少数キャリアによる電流が流れてしまう。このため光スイッチ素子101のスイッチング動作において、上部電極112と下部電極113との間を基板108の厚み方向に流れる電流が生じるので、光スイッチ素子101の消費電力が大きくなってしまうという問題があった。
In the conventional
また、下部クラッド層109および上部クラッド層111のそれぞれと、光導波路層110との間の屈折率差が小さいため、光導波路102、103を伝搬する信号光は下部クラッド層109や上部クラッド層111へ漏れ出すので、光スイッチ素子101の伝搬損失が大きくなってしまうという問題があった。
Further, since the refractive index difference between each of the
また成膜工程において、困難な技術を要するエピタキシャル成長を行なう必要があるという問題があった。 In addition, there is a problem that it is necessary to perform epitaxial growth requiring a difficult technique in the film forming process.
またエッチング工程においてエッチングされる層が4層にわたる。このため、効率や精度の高いエッチングを行なうためには、エッチング工程において各層に対応する4種類のエッチング条件を組み合わせなければならない。またエッチングされる層数が多いため、高いエッチング耐性を有するマスクが用いられなければならない。これらの理由のためにエッチング工程が困難になるという問題があった。 In addition, four layers are etched in the etching process. For this reason, in order to perform etching with high efficiency and high accuracy, four types of etching conditions corresponding to the respective layers must be combined in the etching process. In addition, since the number of layers to be etched is large, a mask having high etching resistance must be used. For these reasons, there has been a problem that the etching process becomes difficult.
本発明は、上記の課題に鑑みてなされたものであり、その主な目的は、消費電力の小さい光スイッチ素子を提供することである。また本発明の他の目的は、伝播損失の小さい光スイッチ素子を提供することである。また本発明のさらに他の目的は、成膜工程およびエッチング工程のそれぞれをより容易に行なうことができる光スイッチ素子を提供することである。 The present invention has been made in view of the above problems, and a main object thereof is to provide an optical switch element with low power consumption. Another object of the present invention is to provide an optical switch element having a small propagation loss. Still another object of the present invention is to provide an optical switch element capable of performing each of the film forming process and the etching process more easily.
本発明の光スイッチ素子は、基板と、絶縁層と、半導体層と、電界印加部とを備えている。絶縁層は基板上に設けられている。半導体層は、絶縁層上に設けられ、互いに間隔を空けて並走する少なくとも1つの領域を有する1対の突起部を含み、絶縁層の屈折率よりも大きい屈折率を有している。電界印加部は、1対の突起部の少なくともいずれかの少なくとも一部と、絶縁層の少なくとも一部とを含む領域に電界を印加するために設けられている。 The optical switch element of the present invention includes a substrate, an insulating layer, a semiconductor layer, and an electric field applying unit. The insulating layer is provided on the substrate. The semiconductor layer includes a pair of protrusions that are provided on the insulating layer and have at least one region that runs parallel to each other at a distance from each other, and has a refractive index that is larger than the refractive index of the insulating layer. The electric field applying unit is provided to apply an electric field to a region including at least a part of at least one of the pair of protrusions and at least a part of the insulating layer.
本発明の光スイッチ素子によれば、電界印加部により生じる電界による電流の流れが絶縁層により阻害されるため、消費電力を小さくすることができる。また光導波路が形成される半導体層をこの半導体層とエピタキシャル関係にある他の半導体層によって挟み込む構造とする必要がないため、光導波路の伝播損失が抑制されるように、半導体層を挟む領域の材質を選択することができる。また半導体層をエピタキシャル成長により形成する必要がないので、成膜工程をより簡便に行なうことができる。また半導体層の層数を少なくすることができるので、エッチング工程をより簡便に行なうことができる。 According to the optical switch element of the present invention, since the current flow caused by the electric field generated by the electric field applying unit is inhibited by the insulating layer, the power consumption can be reduced. In addition, since it is not necessary to have a structure in which the semiconductor layer in which the optical waveguide is formed is sandwiched between other semiconductor layers that are epitaxially related to this semiconductor layer, the region of the semiconductor layer that sandwiches the semiconductor layer is suppressed so that the propagation loss of the optical waveguide is suppressed. The material can be selected. Further, since it is not necessary to form the semiconductor layer by epitaxial growth, the film forming process can be performed more easily. In addition, since the number of semiconductor layers can be reduced, the etching process can be performed more easily.
上記の光スイッチ素子において好ましくは、電界印加部は、1対の突起部の少なくともいずれかの少なくとも一部の上に設けられた電極を含んでいる。これにより1対の突起部の少なくともいずれかの少なくとも一部における光路長を変化させる制御を行なうことができる。この制御によりスイッチング動作を行なうことができる。 Preferably, in the above optical switch element, the electric field applying unit includes an electrode provided on at least a part of at least one of the pair of protrusions. Thereby, it is possible to perform control to change the optical path length in at least a part of at least one of the pair of protrusions. A switching operation can be performed by this control.
上記の光スイッチ素子において好ましくは、電界印加部は、光スイッチ素子のスイッチング状態に対応する電圧を電極に印加するための電圧発生部を含んでいる。これにより、電圧発生部から発生する電圧を制御することで、光スイッチ素子のスイッチング状態を制御することができる。 In the above optical switch element, preferably, the electric field applying unit includes a voltage generating unit for applying a voltage corresponding to a switching state of the optical switch element to the electrode. Thereby, the switching state of the optical switch element can be controlled by controlling the voltage generated from the voltage generator.
上記の光スイッチ素子において好ましくは、半導体層は、1×1015cm-3以上1×1018cm-3以下の不純物濃度を有する。これにより、光スイッチ素子のスイッチング動作を、より確実に行なうことができる。 In the above optical switch element, the semiconductor layer preferably has an impurity concentration of 1 × 10 15 cm −3 or more and 1 × 10 18 cm −3 or less. As a result, the switching operation of the optical switch element can be performed more reliably.
また上記の光スイッチ素子において好ましくは、電界印加部は、1対の突起部が互いに間隔を空けて並走する少なくとも1つの領域において電界を印加する。これにより方向性結合器型の光スイッチ素子を構成することができる。 Preferably, in the above optical switch element, the electric field applying unit applies the electric field in at least one region in which the pair of protrusions run parallel to each other with a space therebetween. Thus, a directional coupler type optical switch element can be configured.
あるいは、上記の光スイッチ素子において好ましくは、1対の突起部が互いに間隔を空けて並走する少なくとも1つの領域は、マッハツェンダー(Mach-Zehnder)光干渉器を形成する1対の領域である。これによりマッハツェンダー型の光スイッチ素子を構成することができる。 Alternatively, in the above-described optical switch element, preferably, at least one region in which the pair of protrusions run parallel to each other with a space therebetween is a pair of regions forming a Mach-Zehnder optical interferometer. . Thus, a Mach-Zehnder type optical switch element can be configured.
以上説明したように本発明の光スイッチ素子によれば消費電力の低減などの効果が得られる。 As described above, according to the optical switch element of the present invention, effects such as reduction in power consumption can be obtained.
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
本実施の形態の光スイッチ素子は、シリコン(Si)基板上に酸化シリコン(SiO2)膜と単結晶シリコン(Si)膜とが順に積層されたSOI(Silicon On Insulator)基板上に形成された方向性光結合器を有している。まず、この光スイッチ素子の構成について説明する。図1は、本発明の実施の形態1における光スイッチ素子の構成を概略的に示す上面図である。図2は、図1のII−II線に沿った概略断面図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
The optical switch element according to the present embodiment is formed on an SOI (Silicon On Insulator) substrate in which a silicon oxide (SiO 2 ) film and a single crystal silicon (Si) film are sequentially stacked on a silicon (Si) substrate. It has a directional optical coupler. First, the configuration of this optical switch element will be described. FIG. 1 is a top view schematically showing the configuration of the optical switch element according to Embodiment 1 of the present invention. FIG. 2 is a schematic sectional view taken along line II-II in FIG.
図1および図2を参照して、本実施の形態の光スイッチ素子1は、主に、基板8と、クラッド層9と、光導波路層10と、電界印加部とを有している。
Referring to FIGS. 1 and 2, optical switch element 1 of the present embodiment mainly includes
基板8は、たとえば1×1018cm-3でドープされたP(燐)を高濃度のn型不純物として含むシリコン(n+Si)からなる基板である。クラッド層9は、基板8上に形成された絶縁層であり、たとえば厚さ1μmのSiO2層である。光導波路層10は、クラッド層9上に積層された半導体層であり、クラッド層9よりも大きい屈折率を有している。光導波路層10の材質は、好ましくは1×1015cm-3以上1×1018cm-3以下の不純物濃度を有するp型またはn型半導体であり、たとえば1×1016cm-3でドープされたB(ホウ素)をp型不純物として含む単結晶シリコン(p−Si)である。また光導波路層10は、1対の突起部として光導波路2および3を有している。光導波路2および3は、互いに間隔を空けて近接して所定の長さにわたって並走する少なくとも1つの領域である光結合部4を有している。
The
電界印加部は、光結合部4における光導波路2および3のそれぞれと、光結合部4における光導波路2および3のそれぞれの下に位置するクラッド層9とを含む領域に電界を印加することができるように設けられている。
The electric field application unit may apply an electric field to a region including each of the
具体的には電界印加部は、上部電極11と、下部電極12と、導線13と、電圧電源装置(電圧発生部)14とを有している。上部電極11は、光結合部4において光導波路2および3のそれぞれの上に設けられている。下部電極12は、基板8のクラッド層9が設けられた面と反対側の面に設けられている。導線13は上部電極11および下部電極12のそれぞれと電圧電源装置14とを電気的に接続している。電圧電源装置14は、光スイッチ素子1のスイッチング状態(信号光が出力される出力ポートの選択状態)に対応する電圧を上部電極11と下部電極12との間に印加することができるように、上部電極11および下部電極12のそれぞれの電位を独立して制御することができるように設けられている。以上の構成により電界印加部は光結合部4において電界を印加することができる。
Specifically, the electric field application unit includes an
さらに光スイッチ素子1は、入力ポート5と、出力ポート6および7とを有している。入力ポート5および出力ポート6のそれぞれは、光導波路2の一方および他方の各々の端面に設けられている。出力ポート7は、光導波路3の端面であって、光結合部4に対して出力ポート6と同一の側に位置する端面に設けられている。
Further, the optical switch element 1 has an
次に本実施の形態の光スイッチ素子の動作原理の概要について説明する。光導波路2および3のそれぞれを伝搬する信号光は光導波路2および3の各々の等価屈折率の影響を受けながら伝搬する。これらの等価屈折率は、光導波路2、3と、その周辺の光導波路層10との屈折率から求められる。
Next, an outline of the operating principle of the optical switch element of the present embodiment will be described. The signal light propagating through each of the
上部電極11に+5V、下部電極12に−5Vの電位が印加された場合、光結合部4における光導波路2および3のそれぞれの等価屈折率が低下して、光結合部4の光路長が短くなる。このとき、入力ポート5から入射された信号光は、光導波路2を伝搬した後に、方向性結合器の光結合部4において、光導波路2と隣接する光導波路3と結合する。光導波路3と結合した信号光は、光結合部4から光導波路3を伝搬して出力ポート7で出力される。
When a potential of +5 V is applied to the
一方、上部電極11に−5V、下部電極に+5Vの電位が印加された場合、光結合部4における光導波路2および3の等価屈折率が上昇して、光結合部4の光路長が長くなる。このとき入力ポート5から入射された信号光は、光導波路2を伝搬した後に、方向性結合器の光結合部4において、光導波路2と隣接する光導波路3と結合する。そして光結合部4の光路長が上記のように長くなっているため、信号光はその後も光結合部4の光導波路3を伝搬して、光結合部4において信号光が再び光導波路2と結合する。この光導波路2と結合した信号光は、光結合部4から光導波路2を伝搬して、出力ポート6で出力される。
On the other hand, when a potential of −5 V is applied to the
このように光スイッチ素子1では、上部電極11と下部電極12との間に印加される電圧が変化されることにより、光結合部4における光導波路2および光導波路3の光路長が変化することで、信号光の出力ポート先が選択される。
As described above, in the optical switch element 1, the optical path lengths of the
次に本実施の形態の光スイッチ素子1のスイッチングの原理について、より詳しく説明する。光スイッチ素子1は、光導波路2および3の等価屈折率のプラズマ効果による変化を利用している。すなわち、光導波路2および3の等価屈折率の変化量は、上部電極11と下部電極12との間に印加される電圧の変化に起因した光導波路2、3およびその周辺における平均的なキャリア密度の変化量に比例している。このキャリア密度は、光スイッチ素子1の空乏層の厚みにより制御される。
Next, the principle of switching of the optical switch element 1 of the present embodiment will be described in more detail. The optical switch element 1 uses a change due to the plasma effect of the equivalent refractive index of the
図3は、本発明の実施の形態1における光スイッチ素子の電界がゼロの場合の空乏層の厚み分布を示す概略的な断面図である。図3を参照して、電圧電源装置14がオフ状態の場合、クラッド層9と、光導波路層10および基板8のそれぞれとの界面において、空乏層19aおよび19bの各々がほぼ均等な厚みで形成されている。空乏層19aの厚みは光導波路2および3のそれぞれを伝播する信号光に影響を与える。なお空乏層19bは基板8の不純物濃度が高いために非常に薄いので信号光の伝播への影響は無視できる。
FIG. 3 is a schematic cross-sectional view showing the thickness distribution of the depletion layer when the electric field of the optical switch element in Embodiment 1 of the present invention is zero. Referring to FIG. 3, when voltage
図4は、本発明の実施の形態1における光スイッチ素子の電界が一の方向の場合の空乏層の厚み分布を示す概略的な断面図である。図4を参照して、上部電極11に+5V、下部電極12に−5Vの電位が印加されると、クラッド層9と、光導波路層10および基板8のそれぞれとの界面において、空乏層20aおよび20bの各々が形成される。光結合部4において、クラッド層9と光導波路層10との界面で形成された空乏層20aの層厚が、電圧が印加されていない状態(図3に示す状態)より薄くなる。このため光結合部4において光導波路2および3のそれぞれを伝搬する信号光が受ける空乏層20aの影響は小さい。空乏層20aの領域外にはキャリアが存在するため、光導波路2および3の等価屈折率が低下し、光結合部4での光路長は短くなる。
FIG. 4 is a schematic cross-sectional view showing the thickness distribution of the depletion layer when the electric field of the optical switch element in the first embodiment of the present invention is in one direction. Referring to FIG. 4, when a potential of +5 V is applied to
図5は、本発明の実施の形態1における光スイッチ素子の電界が他の方向の場合の空乏層の厚み分布を示す概略的な断面図である。図5を参照して、上部電極11に−5V、下部電極12に+5Vの電位が印加されると、クラッド層9と、光導波路層10および基板8のそれぞれとの界面において、空乏層21aおよび21bの各々が形成される。光結合部4において、空乏層21aの層厚は電圧が印加されていない状態(図3に示す状態)より厚くなる。このため光導波路2および3へ空乏層21aが広がるので、光結合部4において光導波路2および3のそれぞれを伝搬する信号光が空乏層21aの影響を大きく受ける。空乏層21aにはキャリアがほとんど存在しないため、光導波路2および3の等価屈折率が上昇し、光結合部4での光路長は長くなる。
FIG. 5 is a schematic cross-sectional view showing the thickness distribution of the depletion layer when the electric field of the optical switch element in the first embodiment of the present invention is in another direction. Referring to FIG. 5, when a potential of −5 V is applied to
次に本実施の形態の光スイッチ素子1の製造方法の概略について説明する。図6、図7、図9および図10は、本発明の実施の形態1における光スイッチ素子の製造方法の第1〜第4工程を順に示す概略断面図である。また図8は、本発明の実施の形態1における光スイッチ素子の製造方法の第2工程を概略的に示す上面図である。なお図8のP1−P1線は、図6、図7、図9および図10の断面位置に対応している。 Next, the outline of the manufacturing method of the optical switch element 1 of this Embodiment is demonstrated. 6, FIG. 7, FIG. 9 and FIG. 10 are schematic cross-sectional views sequentially showing the first to fourth steps of the method for manufacturing the optical switch element in the first embodiment of the present invention. FIG. 8 is a top view schematically showing a second step of the method of manufacturing the optical switch element in the first embodiment of the present invention. Note that the P1-P1 line in FIG. 8 corresponds to the cross-sectional positions in FIG. 6, FIG. 7, FIG. 9, and FIG.
図6を参照して、まずSOI基板15が準備される基板準備工程が行なわれる。具体的には、1×1018cm-3のP(燐)がドープされた厚さ600μmの基板8上に、厚さ1μmのクラッド層9と、厚さ250nmの光導波路層10とがこの順番に積層されることで、SOI基板15が用意される。積層の際、光導波路層10の不純物濃度を変化させることで、光導波路層10のキャリア密度が調整される。
Referring to FIG. 6, first, a substrate preparation process for preparing
主に図7および図8を参照して、スパッタリング法または蒸着法を用いて、SOI基板15(図6)に金属膜16および下部電極12が形成される。金属膜16および下部電極12のそれぞれは、Ti(チタン)およびAu(金)からなる。
Referring mainly to FIGS. 7 and 8,
次に光導波路2および3が形成される光導波路形成工程が行なわれる。まずSOI基板15上の金属膜16にレジストが塗布される。次に電子線による直接描画、またはフォトリソグラフィが行なわれることで、光導波路2および3に対応するパターンを有するのレジストパターン18が形成される。電子線による直接描画の場合、たとえば電子線の照射電流が0.1nA、1ドット当りの電子線のドーズ時間が4.5secのプロセス条件を用いることができる。フォトリソグラフィの場合、たとえば転写時間が10sec程度の条件の下でレジストパターンを形成することできる。
Next, an optical waveguide forming process for forming the
次にレジストパターン18をマスクとして、ICPエッチング、反応イオンエッチング、または反応性イオンビームエッチングなどのエッチング工程が行なわれることにより、金属膜16と、光導波路層10の厚み方向の一部とがエッチングされる。反応性イオンエッチングが用いられる場合、エッチングされる膜の材質に応じたプロセス条件が用いられる。金属膜16のエッチングの条件としては、たとえばエッチングガスがNF3ガス、エッチング圧力が0.1Pa、RF(Radio Frequency)パワーが200Wの条件が用いられる。また光導波路層10のエッチング条件としては、たとえばエッチングガスが塩素(Cl2)ガス25sccmと窒素(N2)ガス10sccmとの混合ガス、エッチング圧力が0.1Pa、RFパワーが200Wの条件が用いられる。
Next, using the resist
図9を参照して、上記のエッチングにより、金属膜16から上部電極11が形成される。次に酸素(O2)アッシングによってレジストパターン18が除去される。
Referring to FIG. 9,
図10を参照して、以上のエッチング工程により、上部電極11、光導波路2および3が形成される。
Referring to FIG. 10,
再び図2を参照して、電圧電源装置14が導線13により上部電極11および下部電極12のそれぞれに接続される。以上により本実施の形態の光スイッチ素子1が得られる。
Referring again to FIG. 2, voltage
本実施の形態によれば、図2に示すように、基板8と光導波路層10との間に存在するクラッド層9が絶縁体であるため、上部電極11と下部電極12との間に電圧が印加されても基板8と光導波路2および3のそれぞれとの間で電流は流れない。よってスイッチング動作における消費電力が低減される。
According to the present embodiment, as shown in FIG. 2, since the
また従来の構造(図15)ではnGaAs光導波路層110(図15)をnGaAs光導波路層110とエピタキシャル関係にある下部クラッド層109および上部クラッド層111により挟み込む構造であった。本実施の形態では、エピタキシャル成長の容易性を考慮する必要なしに、光スイッチ素子1を伝搬する信号光の伝搬損失が低減されるように光導波路層10を挟む領域の材質を選択することができる。具体的には、光導波路層10の基板8側に設けられるクラッド層9の材質として光導波路層10の屈折率よりも十分に低い屈折率を有する材質(たとえばSiO2)を選択することができる。
In the conventional structure (FIG. 15), the nGaAs optical waveguide layer 110 (FIG. 15) is sandwiched between the lower
また従来の構造と異なり、クラッド層9および光導波路層10をエピタキシャル成長により形成する必要がないため、成膜工程をより簡便に行なうことができる。
Further, unlike the conventional structure, it is not necessary to form the
また製造工程において基板8上へ積層される層の数が2層であり層数が少ないため、成膜工程やエッチング工程が簡便になる。
In addition, since the number of layers stacked on the
また光導波路層10は好ましくは1×1015cm-3以上1×1018cm-3以下の不純物濃度を有している。これにより通常の半導体装置において容易に得ることが多い10V程度の電圧を用いて厚さ0.25μm程度の光導波路2および3のそれぞれの空乏層の厚みを図5に示すように厚み方向にほぼ全体に広げたり、図4に示すようにほとんどゼロにしたりすることができる。よって光スイッチ素子1をより確実にスイッチングさせることができる。なお光導波路2および3の厚さとして0.25μm程度が選択されるのは、信号光の伝播モードをシングルモードにさせやすいからである。また光導波路層10の不純物濃度が上記範囲より大きいと、空乏層を図5に示すように厚くするために必要な電圧が高くなり過ぎるという問題がある。またこの不純物濃度が上記範囲より小さいと、空乏層を図4に示すように十分に薄くするために必要な電圧が高くなり過ぎるという問題がある。
The
なおクラッド層9と光導波路層10との間で空乏層19a(図3)が形成され、かつ空乏層19aの層厚が電圧印加によって空乏層20a(図4)および21a(図5)のように制御できる限り、基板8の材質は上記において例示した材質と異なってもよい。たとえば、In(インジウム)またはGa(ガリウム)が高濃度でドープされたp形半導体や、P(燐)またはAs(砒素)が高濃度でドープされたn形半導体や、Cu(銅)、W(タングステン)、TiN(窒化チタン)またはAl(アルミニウム)合金の導電体を用いることができる。
A
またクラッド層9と光導波路層10との間で空乏層19aが形成され、かつ空乏層19aの層厚が電圧印加によって制御できる限り、光導波路層10の材質は上記において例示した材質と異なってもよい。たとえば、As(砒素)がドープされたn形半導体や、B(ホウ素)、Ga(ガリウム)またはIn(インジウム)がドープされたp形半導体を用いることができる。
Further, as long as a
またp型半導体からなる基板8と、n型半導体からなる光導波路層10とが用いられて光スイッチ素子1を構成することもできる。ただしこの場合、印加電圧に対して光スイッチ素子1の動作は上記説明と逆になる。
Moreover, the optical switch element 1 can also be comprised using the board |
また上部電極11と下部電極12とのそれぞれに印加される電位の値は、上記された−5Vや+5Vに限定されず、クラッド層9と光導波路層10との界面で形成された空乏層19aの層厚を光結合部4において0μm〜0.25μmの範囲程度で変化させることができる電位であればよい。
The value of the potential applied to each of the
また光導波路層10の不純物濃度は上記で例示した10×1016cm-3に限定されず、電圧印加によって空乏層19a(図3)の層厚を光結合部4において0μm〜0.25μmの範囲で変化させることができる濃度であればよい。このためには不純物濃度が、たとえば1×1015以上1×1018cm-3以下とされればよい。
Further, the impurity concentration of the
また基板8の不純物濃度は上記で例示した1×1018cm-3に限定されず、空乏層19b(図3)が光導波路2および3のそれぞれを伝搬する信号光に及ぼす影響が十分に小さくなる不純物濃度であればよい。このためには不純物濃度が、たとえば1×1018cm-3以上1×1022cm-3以下とされればよい。
The impurity concentration of the
(実施の形態2)
本実施の形態の光スイッチ素子は、マッハツェンダー光干渉器を有している。まず、この光スイッチ素子の構成について説明する。図11は、本発明の実施の形態2における光スイッチ素子の構成を概略的に示す上面図である。図12は、図11のXII−XII線に沿った概略断面図である。図11および図12を参照して、本実施の形態の光スイッチ素子51は、光導波路層10sと、上部電極72および73を有する電界印加部とを含んでいる。
(Embodiment 2)
The optical switch element of this embodiment has a Mach-Zehnder optical interferometer. First, the configuration of this optical switch element will be described. FIG. 11 is a top view schematically showing the configuration of the optical switch element according to
光導波路層10sは、クラッド層9上に積層されており、光導波路層10(図2)と同様の材質からなる。また光導波路層10sは、1対の突起部として光導波路2sおよび3sを有している。光導波路2sおよび3sは、互いに間隔を空けて近接して所定の長さにわたって並走する一対の領域である3dB方向性結合器4a、4bを有している。3dB方向性結合器4a、4bのそれぞれは1本の光導波路から入力された信号光を等分して2本の光導波路へ分岐する機能を有しており、1対の3dB方向性結合器4a、4bは、マッハツェンダー光干渉器を形成している。
The
電界印加部は、1対の3dB方向性結合器4a、4bに挟まれた領域に位置するアーム部分60において、光導波路2sおよび3sのそれぞれの上に、上部電極72および73の各々を有している。これにより電界印加部は、光導波路2sおよび3sのそれぞれと、光導波路2sおよび3sのそれぞれの下に位置するクラッド層9とを含む領域に電界を印加することができる。入力ポート5および出力ポート6のそれぞれは、光導波路2sの一方および他方の各々の端面に設けられている。出力ポート7は、光導波路3sの端面であって、アーム部分60に対して出力ポート6と同一の側に位置する端面に設けられている。
The electric field applying unit includes the
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。 Since the configuration other than the above is substantially the same as the configuration of the first embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and description thereof is not repeated.
次に本実施の形態の光スイッチ素子のスイッチング動作の原理について説明する。
入力ポート5から入射した信号光は、光導波路2sを伝搬して3dB方向性結合器4aに達する。そして3dB方向性結合器4aにより光導波路2sおよび3sへ信号光が2つに分岐される。分岐された2つの信号は、アーム部分60において光導波路2sおよび3sのそれぞれを伝播する。上部電極72および73が等電位とされた場合、アーム部分60において光導波路2sと3sとの光路長は等しい。よってこの2つの信号は、互いに同位相で3dB方向性結合器4bに入射され、3dB方向性結合器4bによって光導波路3sで結合される。結合された信号光は3dB方向性結合器4bから光導波路3sを通って出力ポート7で出力される。
Next, the principle of the switching operation of the optical switch element according to the present embodiment will be described.
The signal light incident from the
一方、電圧電源装置14によって、基板8を基準として上部電極72にのみ−10Vの電位が印加され、上部電極73の電位はゼロのままとされた場合、アーム部分60において光導波路3sの等価屈折率は変わらず、光導波路2sの等価屈折率のみ大きくなる。このため印加電圧の値が最適に調整されれば、アーム部分60において光導波路2sの光路長を光導波路3sの光路長よりも信号光の半波長だけ長くすることで、光導波路2sと光導波路3sとの光路差ΔLを信号光の半波長とすることができる。この場合、3dB方向性結合器4aで分岐された2つの信号は、互いに逆位相で3dB方向性結合器4bに入射される。このため、この2つの信号光は3dB方向性結合器4bによって光導波路2sで結合される。結合された信号光は3dB方向性結合器4bから光導波路2sを通って出力ポート6で出力される。
On the other hand, when the
以上のように電圧電源装置14による電圧印加が制御されることによって、信号光の出力ポート先が自在に変化されて光スイッチング動作が行なわれる。
As described above, by controlling the voltage application by the voltage
なお出力ポート6から信号光を出力させる場合に設けられる光路差ΔLは、上記した半波長に限定されるものではなく、
The optical path difference ΔL provided when signal light is output from the
の条件(nは0以上の整数)が満たされればよい。
この式が満たされる限り、電圧の印加箇所は上部電極72および73の任意の一方、あるいは両方とすることができる。また印加される電位の基板8を基準とした正負は任意である。また上部電極72および73の両方に電圧が印加される場合は、上部電極72と73との間の電圧が調整されることにより上式を満たすことができる。
(N is an integer equal to or greater than 0).
As long as this equation is satisfied, the voltage application point can be any one or both of the
また上記において等価屈折率が変化する基本的な原理は実施の形態1と同様であるため、その説明を繰り返さない。 In addition, since the basic principle for changing the equivalent refractive index in the above is the same as that in the first embodiment, the description thereof will not be repeated.
次に光スイッチ素子51の製造方法の概略について説明する。
まず実施の形態1の図6に示すSOI基板15と同様のSOI基板が準備される。このSOI基板上に上部電極72および73となる金属膜16が形成される。
Next, an outline of a method for manufacturing the
First, an SOI substrate similar to the
図13を参照して、この金属膜16の上にレジストパターン67が形成される。レジストパターン67のパターン形状は光導波路2sおよび3sのパターン形状に対応している。なおレジストパターンの形成に用いられる技術は実施の形態1と同様であるため、その説明を繰り返さない。さらに実施の形態1とほぼ同様のエッチング工程を経て、図11に示す光スイッチ素子51が得られる。
Referring to FIG. 13, resist
本実施の形態によれば、上部電極72および73のそれぞれと、基板8との間に存在するクラッド層9が絶縁体であるため、上部電極72および73のそれぞれと基板8との間に電位差があっても、上部電極72および73のそれぞれと基板8との間に電流が流れない。よってスイッチング動作における消費電力が低減される。
According to the present embodiment, since the
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、半導体層を有する光スイッチ素子に特に有利に適用され得る。 The present invention can be applied particularly advantageously to an optical switch element having a semiconductor layer.
1,51 光スイッチ素子、2,2s,3,3s 光導波路、4 光結合部、4a,4b 方向性結合器、5 入力ポート、6,7 出力ポート、8 基板、9 クラッド層、10,10s 光導波路層、11 上部電極、12 下部電極、13 導線、14 電圧電源装置、15 SOI基板、16 金属膜、18,67 レジストパターン、19a,19b,20a,20b,21a,21b 空乏層、60 アーム部分、72,73 上部電極。 1, 51 Optical switch element, 2, 2s, 3, 3s Optical waveguide, 4 Optical coupling part, 4a, 4b Directional coupler, 5 Input port, 6, 7 Output port, 8 Substrate, 9 Clad layer, 10, 10s Optical waveguide layer, 11 Upper electrode, 12 Lower electrode, 13 Conductor, 14 Voltage power supply, 15 SOI substrate, 16 Metal film, 18, 67 Resist pattern, 19a, 19b, 20a, 20b, 21a, 21b Depletion layer, 60 arm Part, 72, 73 Upper electrode.
Claims (6)
前記基板上に設けられた絶縁層と、
前記絶縁層上に設けられ、互いに間隔を空けて並走する少なくとも1つの領域を有する1対の突起部を含み、前記絶縁層の屈折率よりも大きい屈折率を有する半導体層と、
前記1対の突起部の少なくともいずれかの少なくとも一部と、前記絶縁層の少なくとも一部とを含む領域に電界を印加するための電界印加部とを備えた、光スイッチ素子。 A substrate,
An insulating layer provided on the substrate;
A semiconductor layer that is provided on the insulating layer and includes a pair of protrusions having at least one region that are parallel to each other with a space therebetween, and having a refractive index that is greater than a refractive index of the insulating layer;
An optical switch element comprising: an electric field applying unit for applying an electric field to a region including at least a part of at least one of the pair of protrusions and at least a part of the insulating layer.
前記電界印加部は、前記一対の領域に挟まれた領域において電界を印加する、請求項1〜4のいずれかに記載の光スイッチ素子。 The at least one region is a pair of regions forming a Mach-Zehnder optical interferometer;
The optical switch element according to claim 1, wherein the electric field applying unit applies an electric field in a region sandwiched between the pair of regions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007304510A JP2009128694A (en) | 2007-11-26 | 2007-11-26 | Optical switching element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007304510A JP2009128694A (en) | 2007-11-26 | 2007-11-26 | Optical switching element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009128694A true JP2009128694A (en) | 2009-06-11 |
Family
ID=40819665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007304510A Pending JP2009128694A (en) | 2007-11-26 | 2007-11-26 | Optical switching element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009128694A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015509216A (en) * | 2012-02-03 | 2015-03-26 | マイクロン テクノロジー, インク. | Active alignment of optical fiber to chip using liquid crystal |
JP2016524722A (en) * | 2013-05-14 | 2016-08-18 | コリアント・アドヴァンスド・テクノロジー・エルエルシー | Super-responsive phase shifter for depletion mode silicon modulator |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63121826A (en) * | 1986-11-12 | 1988-05-25 | Oki Electric Ind Co Ltd | Waveguide type optical switch |
JPH03196120A (en) * | 1989-12-21 | 1991-08-27 | Internatl Business Mach Corp <Ibm> | Optical modulator |
JP2004207574A (en) * | 2002-12-26 | 2004-07-22 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor optical device |
JP2004325536A (en) * | 2003-04-22 | 2004-11-18 | Sun Tec Kk | Nonlinear optical device |
JP2007248850A (en) * | 2006-03-16 | 2007-09-27 | Oki Electric Ind Co Ltd | Mach-zehnder type semiconductor element and control method thereof |
-
2007
- 2007-11-26 JP JP2007304510A patent/JP2009128694A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63121826A (en) * | 1986-11-12 | 1988-05-25 | Oki Electric Ind Co Ltd | Waveguide type optical switch |
JPH03196120A (en) * | 1989-12-21 | 1991-08-27 | Internatl Business Mach Corp <Ibm> | Optical modulator |
JP2004207574A (en) * | 2002-12-26 | 2004-07-22 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor optical device |
JP2004325536A (en) * | 2003-04-22 | 2004-11-18 | Sun Tec Kk | Nonlinear optical device |
JP2007248850A (en) * | 2006-03-16 | 2007-09-27 | Oki Electric Ind Co Ltd | Mach-zehnder type semiconductor element and control method thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015509216A (en) * | 2012-02-03 | 2015-03-26 | マイクロン テクノロジー, インク. | Active alignment of optical fiber to chip using liquid crystal |
JP2016524722A (en) * | 2013-05-14 | 2016-08-18 | コリアント・アドヴァンスド・テクノロジー・エルエルシー | Super-responsive phase shifter for depletion mode silicon modulator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5879633B2 (en) | Monolithic electro-optic TWE component structure | |
JP6048578B2 (en) | Semiconductor light receiving element and manufacturing method thereof | |
US8532440B2 (en) | Silicon-based electro-optic device | |
US7394948B1 (en) | High speed optical phase modulator | |
CA3017845C (en) | Optical modulator | |
JP5565148B2 (en) | Semiconductor optical device | |
US9977186B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2009258527A (en) | Optical device | |
US7542630B2 (en) | High speed optical phase modulator | |
US10962812B2 (en) | Electro-optic modulator | |
WO2016157687A1 (en) | Electro-optic device | |
JP2019215488A (en) | Electrooptical modulator | |
TW200424584A (en) | Method and apparatus for splitting or combining an optical beam with a Ycoupler with reduced loss and electrical isolation | |
KR20110112126A (en) | Silicon based optical modulator | |
US20160170238A1 (en) | Apparatus and Method for Differential Thermal Optical Switch Control | |
JP5494216B2 (en) | Waveguide type optical device | |
JP6656016B2 (en) | Semiconductor device and optical interconnect system | |
JP2009128694A (en) | Optical switching element | |
JP5824929B2 (en) | Method for manufacturing optical semiconductor element | |
JP2010266731A (en) | Variable optical attenuator | |
US11791341B2 (en) | Radio-frequency loss reduction for integrated devices | |
JP2013186131A (en) | Optical switch | |
WO2014156480A1 (en) | Optical modulator | |
TW201901979A (en) | Semiconductor device | |
US11886003B2 (en) | Optical waveguide |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100218 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110404 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120321 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130827 |