JP2009123872A - Circuit board and its mounting method - Google Patents
Circuit board and its mounting method Download PDFInfo
- Publication number
- JP2009123872A JP2009123872A JP2007295456A JP2007295456A JP2009123872A JP 2009123872 A JP2009123872 A JP 2009123872A JP 2007295456 A JP2007295456 A JP 2007295456A JP 2007295456 A JP2007295456 A JP 2007295456A JP 2009123872 A JP2009123872 A JP 2009123872A
- Authority
- JP
- Japan
- Prior art keywords
- land
- circuit board
- solder
- lands
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、チップ部品の実装用ランドに係り、特に実装用ランドのソルダーレジストパターンに関する。 The present invention relates to a mounting land for chip parts, and more particularly to a solder resist pattern for a mounting land.
携帯電話や携帯型デジタル音楽プレイヤ等、近年機器の小型化、高機能化の傾向が強まっている。そのため、機器に組込まれるプリント基板は小型化されてきている。また、開発しようとする新製品の種類や品種数の増大も顕著で、かつ短期開発化の傾向も強い。そのため、開発時の評価を正確に行うためにプリント基板の配線は部分的に開放され、かつ、チェック用の端子が付けられるように設計される。このような開放された配線は、開発の途中の段階若しくは最終的な製品の段階で、チェック用の端子同志を電気的に短絡させる必要があり、チェック用の端子をはんだ付け用のランド(実装用ランド)として用い、ジャンパー用のチップ部品(以降、面実装用の部品を単に部品と称する)を実装したり、単にはんだによって短絡させて処理していた。
また、開発の短納期化とは別に事情、即ち、特性上の要求、機能変更、若しくは価格的事情のため、搭載する部品を短期日若しくは瞬時に変更する必要がある。このため、部品を実装するランドには、種々のサイズの部品を搭載可能なような形状にする必要がある。
In recent years, there has been an increasing trend toward miniaturization and high functionality of devices such as mobile phones and portable digital music players. For this reason, printed circuit boards incorporated into devices have been miniaturized. In addition, the number of new products to be developed and the number of varieties are increasing significantly, and there is a strong tendency for short-term development. Therefore, in order to accurately perform the evaluation at the time of development, the wiring of the printed circuit board is designed to be partially opened and a check terminal attached. In such open wiring, it is necessary to electrically short-circuit the check terminals in the middle of development or the final product stage, and the check terminals are connected to soldering lands (mounting). For example, a jumper chip component (hereinafter, a surface mounting component is simply referred to as a component) is mounted, or is simply short-circuited by solder.
In addition to short development lead times, it is necessary to change the components to be mounted on a short day or instantly due to circumstances, that is, characteristic requirements, functional changes, or price circumstances. For this reason, it is necessary to make the land which mounts components into the shape which can mount components of various sizes.
上述したプリント基板における評価用端子として用いるランドは、製品化時には不要なことが多い。また製品化時には、評価のために切断した配線も接続する必要がある。従って、部品実装時に、ジャンパー用の抵抗値が0[Ω]の抵抗器を搭載したり、半田等のロウ材若しくは導電性接着剤で結線していた。
また、上述のように、特性上の要求、機能変更、若しくは価格的事情のため、搭載する部品を短期日若しくは瞬時に変更する必要がある。このため、部品を実装するランド形状も同じランドに種々のサイズの部品を搭載可能なようにする必要がある。この場合、当然部品を実装せず、単に短絡する場合若しくは開放したままの場合もある。
しかし、特許文献1は、プリント基板評価用に切断していたパターンを結線するために、従来は0[Ω]のチップ抵抗器を搭載していたものを、はんだで短絡させる技術である。このため、ランドとランドをリフロー時にはんだブリッジさせるために、通常のチップ部品を搭載するランドの間隔より狭く設定している。従って、このランドに通常のチップ部品を実装すると、はんだブリッジが発生し不良となる確率が極めて高い。
また、特許文献2は、ハイブリッドIC等の複合回路部品であって、抵抗トリミングのために切断された配線パターンの閉回路接続用のランドに、はんだペーストを印刷し、はんだリフロー等によって加熱溶融してはんだブリッジさせて結線するものである。このために、ランドの面積より大きな面積にはんだペーストを印刷している。しかし、この特許文献2では、この短絡用のランドに部品を搭載することについての記載は無く、特許文献1と同様に、部品を実装するとはんだブリッジが高い確率で発生し易い。
また、特許文献3は、実装する部品のサイズが変わってもパターン変更が不要な実装用のランドを提供している。しかし、はんだブリッジによってプリント基板を短絡させる技術については開示していない。
以上のように、従来技術の回路基板では、1対のランドで、はんだブリッジによる電気的短絡、及び異なるサイズの部品が実装可能なランドを実現できなかった。
本発明の目的は、上記のような問題を解決し、1対のランドで、はんだブリッジによる電気的短絡、及び異なるサイズの部品が実装可能なランドを実現することが可能な回路基板及び回路基板の実装方法を提供することにある。
The land used as the evaluation terminal in the printed circuit board described above is often unnecessary at the time of commercialization. Also, when commercialized, it is necessary to connect the cut wires for evaluation. Therefore, when mounting a component, a resistor with a resistance value of 0 [Ω] for the jumper is mounted, or connected with a brazing material such as solder or a conductive adhesive.
Further, as described above, due to characteristic requirements, function changes, or price circumstances, it is necessary to change the components to be mounted on a short day or instantaneously. For this reason, it is necessary to make it possible to mount components of various sizes on the same land as the land shape for mounting the components. In this case, of course, there is a case where the component is not mounted, but is simply short-circuited or left open.
However,
Further,
Further,
As described above, the conventional circuit board cannot realize an electrical short circuit by a solder bridge and a land on which parts of different sizes can be mounted with a pair of lands.
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems and realize a circuit board and a circuit board capable of realizing an electrical short circuit by a solder bridge and a land on which parts of different sizes can be mounted with a pair of lands. It is to provide an implementation method.
上記の目的を達成するために、本発明の回路基板及び回路基板の実装方法は、相対する2つのランド同志をはんだブリッジによって電気的短絡可能で、かつ異なるサイズの2端子の部品が実装可能なランドであって、2つのランド間にランドの幅より小さくかつ、実装可能な部品の最大の幅より大きい幅のソルダーレジスト開口部を設けたものである。
また、本発明の回路基板の実装方法は、上記ランドに印刷若しくはディスペンスの少なくともいずれか1つによってはんだペーストを選択的に付着し、はんだリフロー若しくは熱ビーム照射等の加熱手段によって部品実装すると同時に、ランド間の短絡若しくは部品の搭載を行うものである。
In order to achieve the above object, according to the circuit board and the circuit board mounting method of the present invention, two opposing lands can be electrically short-circuited by a solder bridge, and two-terminal components of different sizes can be mounted. A land having a solder resist opening that is smaller than the width of the land and larger than the maximum width of a mountable component between the two lands.
The circuit board mounting method of the present invention is a method of selectively attaching a solder paste to the land by at least one of printing or dispensing, and simultaneously mounting a component by heating means such as solder reflow or heat beam irradiation. Short circuit between lands or mounting of parts.
即ち、本発明の回路基板は、絶縁基板上に形成された複数のランドと、少なくとも当該ランドを露出させるよう上記絶縁基板表面に形成されたレジストとを備える回路基板において、上記複数のランドは、少なくとも第1のランドと第2のランドを含み、上記レジストの開口部は、上記第1のランドと上記第2のランドとを跨いだ開口部であって、上記第1のランドと上記第2のランド間では、上記第1のランドと上記第2のランドの開口部の幅より小さい開口部を有しており、上記第1のランドと上記第2のランドとは、上記開口部内ではんだによって接続されるものである。
また好ましくは、上記回路基板において、上記第1のランドと上記第2のランドとを跨いで、サイズの異なる複数のチップ部品のいずれかが実装可能であるものである。
また好ましくは、上記回路基板において、上記第1のランドと上記第2のランドとを跨いで上記開口部にはんだが印刷若しくはディスペンスされることによって、加熱後、上記第1のランドと上記第2のランドとが短絡させるものである。
また好ましくは、上記回路基板において、上記レジストの開口部は、上記第1のランドと上記第2のランドとを跨いだ開口部であって、上記第1のランドと上記第2のランド間では、上記第1のランドと上記第2のランドの開口部の幅の約3分の1である開口部を有しているものである。
また好ましくは、上記回路基板において、上記異なるサイズのチップ部品を実装するために、上記第1のランドと上記第2のランドの開口部の形状が、凸字状であるものである。
That is, the circuit board of the present invention is a circuit board comprising a plurality of lands formed on the insulating substrate and a resist formed on the surface of the insulating substrate so as to expose at least the lands. The resist includes at least a first land and a second land, and the opening of the resist is an opening straddling the first land and the second land, and the first land and the second land. Between the lands, there is an opening smaller than the width of the opening of the first land and the second land, and the first land and the second land are soldered in the opening. Are connected by.
Preferably, any one of a plurality of chip parts having different sizes can be mounted across the first land and the second land on the circuit board.
Preferably, in the circuit board, solder is printed or dispensed across the first land and the second land so that the first land and the second land after heating. This is a short circuit with the other land.
Preferably, in the circuit board, the opening of the resist is an opening straddling the first land and the second land, and is between the first land and the second land. The first land and the second land have an opening that is about one third of the width of the opening.
Further preferably, in order to mount the chip parts having different sizes on the circuit board, the opening portions of the first land and the second land are convex.
また、本発明の回路基板の実装方法は、少なくとも第1のランドと第2のランドとを含む絶縁基板上に形成された複数のランドと、少なくとも上記ランドを露出させるよう上記絶縁基板上に形成されたレジストとを備える回路基板の実装方法において、上記第1のランドと上記第2のランドとを跨いだレジスト開口部を短絡させる場合には、上記第1のランドと上記第2のランドとを跨いだレジスト開口部にわたってはんだを付着させ、上記第1のランドと上記第2のランドとにチップ部品を実装する場合には、上記第1のランドと上記第2のランドとに分離してはんだを付着させて当該チップ部品を搭載し、加熱することによって、上記回路基板を実装するものである。 The circuit board mounting method of the present invention includes a plurality of lands formed on an insulating substrate including at least a first land and a second land, and formed on the insulating substrate so as to expose at least the lands. In the circuit board mounting method including the resist, the first land and the second land are short-circuited when the resist opening straddling the first land and the second land is short-circuited. When solder is attached over the resist opening straddling and the chip component is mounted on the first land and the second land, the solder is separated into the first land and the second land. The circuit board is mounted by mounting the chip component by applying solder and heating.
本発明によれば、面付け用の部品を実装するために必要なランドであり、異なるサイズの部品でもはんだリフロー工程等のはんだ加熱工程で実装可能であって、部品を実装しない場合には、はんだマスクの交換、若しくははんだディスペンス、等によって選択的にはんだを付着することによって、はんだリフロー工程等のはんだ加熱工程ではんだをブリッジしてランド間を短絡することができる。これによって、プリント基板、並びにプリント基板からなる製品の開発納期の短縮及び開発費用の低減並びに製品価格の低減が実現できた。 According to the present invention, it is a land necessary for mounting a component for imposition, and even a component of a different size can be mounted by a solder heating process such as a solder reflow process, and when the component is not mounted, By selectively attaching the solder by replacing the solder mask or solder dispensing, the solder can be bridged in a solder heating process such as a solder reflow process to short-circuit the lands. As a result, it was possible to shorten the development delivery time of the printed circuit board and the product made of the printed circuit board, reduce the development cost, and reduce the product price.
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、各図において、共通な機能を有する構成要素には同一の参照番号を付し、できるだけ説明の重複を避けるため、説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In each drawing, components having common functions are denoted by the same reference numerals, and description thereof is omitted to avoid duplication as much as possible.
図1によって本発明の一実施例を説明する。図1は、本発明の一実施例の回路基板のランド部(部品実装用パターン)のソルダーレジスト(以降、ソルダーレジストを、単に、レジストと称する)の開口部の形状を説明するための図である。101は回路基板の基材、102は基材101上に形成された導体、103はレジスト、104はレジストの開口部(レジスト103が無い領域)である。図1の実施例のランド形状は、(1)回路短絡用、(2)1005タイプの部品の実装、(3)1608タイプの部品の実装を目的としたランドである。なお、1005タイプとは、長さ1.0[ mm ]、幅0.5[ mm ]のサイズのチップ部品、1608タイプとは、長さ1.6[ mm ]、幅0.8[ mm ]のサイズのチップ部品をいう。もちろん、1005タイプと1608タイプの間のサイズでも実装可能である。
また、チップ部品の形状は長方形型(角型)の他、円筒形、等、面実装可能であれば何でも良い。
An embodiment of the present invention will be described with reference to FIG. FIG. 1 is a diagram for explaining the shape of an opening of a solder resist (hereinafter, solder resist is simply referred to as a resist) of a land portion (component mounting pattern) of a circuit board according to an embodiment of the present invention. is there.
Further, the shape of the chip component may be anything as long as surface mounting is possible, such as a rectangular shape (square shape), a cylindrical shape, or the like.
図1(a) は回路基板上に形成された配線(部品実装用パターン)の一部領域を示す平面図、図1(b) は図1(a) のA−A線での断面図、図1(c) は図1(a) のB−B線での断面図である。
図1に示すように、導体102上のレジスト103が無い領域をランドと称している。基材101は、例えば、ガラス布エポキシ材であり、導体膜102は、例えば、銅箔である。回路基板であるプリント配線板には、プリント基板製作後、基板製作メーカは銅箔表面の酸化防止等のため、プリフラックスが塗布されている。aは2つのランド間の距離、bは2つのランドの外側までの距離、Wはランドの幅、Rはランドとランドの間のレジスト開口部104の幅である。
図1において、ランド面は、レジスト103面より低く、レジスト103に囲まれて窪んだ位置にある。また、ランドとランドの間のレジスト開口部104の幅Rは、ランドの幅Wより小さい。
FIG. 1A is a plan view showing a partial region of wiring (component mounting pattern) formed on a circuit board, FIG. 1B is a cross-sectional view taken along the line AA in FIG. FIG.1 (c) is sectional drawing in the BB line of Fig.1 (a).
As shown in FIG. 1, a region on the
In FIG. 1, the land surface is lower than the resist 103 surface and is in a recessed position surrounded by the resist 103. The width R of the resist opening 104 between the lands is smaller than the width W of the lands.
図2は、図1の回路基板に、はんだマスクを用いて、はんだブリッジを形成してランド間を短絡させるために、選択的にはんだペーストを印刷して付着させた一実施例を示す図である。201は、はんだペーストである。図2(a) は平面図、図2(b) は図2(a) のA−A線での断面図、図2(c) は図2(a) のB−B線での断面図である。
図1と図2に示したように、はんだペーストは、レジスト開口部104のランド間の領域まで印刷される。
FIG. 2 is a diagram illustrating an embodiment in which a solder paste is selectively printed and attached to the circuit board of FIG. 1 in order to form a solder bridge and short-circuit between lands using a solder mask. is there. 201 is a solder paste. 2 (a) is a plan view, FIG. 2 (b) is a sectional view taken along line AA in FIG. 2 (a), and FIG. 2 (c) is a sectional view taken along line BB in FIG. 2 (a). It is.
As shown in FIGS. 1 and 2, the solder paste is printed up to the area between the lands of the resist
図3は、図1の回路基板に、図2とは別のはんだマスクを用いて、部品を実装するために、選択的にはんだペーストを印刷して付着させた一実施例を示す図である。310は部品、311は部品310の一方の電極、312は部品310の他方の電極、321と322ははんだペースト、331と332ははんだである。図3(a) は平面図、図3(b) は図3(a) のA−A線での断面図、図3(c) は図3(a) のA−A線でのはんだ実装後の断面図である。
図1と図3に示したように、はんだペースト321と322が、レジスト開口部104のランド間に印刷される。はんだペースト321がはんだリフロー工程を経て溶融後、はんだ331となり、部品310の電極311をランド102とを固着し、同様に、はんだペースト322がはんだリフロー工程を経て溶融後、部品310の電極312をランド102に固着する。
FIG. 3 is a view showing an embodiment in which a solder paste is selectively printed and attached to the circuit board of FIG. 1 in order to mount components using a solder mask different from that of FIG. . 310 is a part, 311 is one electrode of the
As shown in FIGS. 1 and 3, solder pastes 321 and 322 are printed between the lands of the resist
なお、回路基板には、さまざまなタイプの、さまざまのサイズの電気部品、機械部品、等の部品が実装され、図2等本発明の実施例で示す構成の、ランドを含むパターンの他、それぞれの部品の実装に合わせて、さまざまな部品実装用のパターンが形成されている。また、図2等、本発明の実施例で説明したランドの回路基板及び回路基板の実装方法を適用するさまざまなサイズの部品実装用パターンで形成されている。 The circuit board is mounted with various types of components such as electric parts and mechanical parts of various sizes, and in addition to the pattern including the land of the configuration shown in the embodiment of the present invention such as FIG. Various component mounting patterns are formed in accordance with the mounting of these components. Also, the land circuit board and the circuit board mounting method described in the embodiment of the present invention, such as FIG.
図3の実施例では、サイズが小さい部品を実装した。図8によって、サイズが大きい部品を実装した場合の一例を、図3(c) と同様に断面図で示す。
また、図7は、実際のランドの形状と寸法の一実施例を示す図である。
図7の部品実装用パターンにおいては、ランドの幅Wが0.18[ mm ]、ランドとランドの間のレジスト開口部104の幅Rが0.55[ mm ]である。この図の実施例では、R≒W/3となっている。
In the embodiment of FIG. 3, a component having a small size is mounted. FIG. 8 shows a cross-sectional view of an example in which a large-sized component is mounted, as in FIG.
FIG. 7 is a diagram showing an example of the actual land shape and dimensions.
In the component mounting pattern of FIG. 7, the land width W is 0.18 [mm], and the width R of the resist opening 104 between the lands is 0.55 [mm]. In the example of this figure, R≈W / 3.
上記、図1〜図3、図7、及び、図8を参照して説明したように、ランドとランドの間のレジスト開口部104の幅Rがランドの幅Wよりも小さいので、はんだブリッジを形成する場合のはんだの量が少なくて済む。また、部品を実装する場合には、ブリッジして不良が発生する確率が小さい。従って、短絡と部品実装の両立が可能となる。 As described above with reference to FIGS. 1 to 3, 7, and 8, the width R of the resist opening 104 between the lands is smaller than the width W of the lands. The amount of solder when forming is small. Further, when components are mounted, the probability of occurrence of defects due to bridging is small. Therefore, both short circuit and component mounting can be achieved.
図4は、図1〜図3の実施例におけるレジスト開口部104を更に説明するための図である。基材上のレジスト403には、レジストの無い領域、即ち、レジスト開口部がある。このレジスト開口部は、平面図的に見ると、導体402のある領域(ランド)と、導体402が無く、基材101が露出して見える領域(基材401)とに分かれている。基材401が幅や長さが大きいとブリッジし難く、小さいとブリッジし易くなる。図1〜図4のレジスト開口部の形状は、方形であった。しかし、形状や寸法にも上記実施例に限るわけではない。
FIG. 4 is a view for further explaining the resist opening 104 in the embodiment of FIGS. The resist 403 on the substrate has a resist-free region, that is, a resist opening. When viewed in plan view, the resist opening is divided into a region (land) where the
図5は、本発明のレジスト開口部の形状の別の実施例を示す図である。代表例を図5(a) 〜図5(c) に示すが、レジスト開口部の形状には、円形状、多角形状、またそれらの組合せ、等がある。 FIG. 5 is a diagram showing another embodiment of the shape of the resist opening of the present invention. Representative examples are shown in FIGS. 5A to 5C, and there are circular, polygonal, and combinations thereof as the shape of the resist opening.
図6もまた、本発明のレジスト開口部の形状の別の実施例を示す図である。代表例を図6(a) 〜図6(b) に示すが、図6(a) に示すように、ランドのコーナ部の形状が島状に分離しているもの、図6(b) に示すように、開口部がリボン結びや蝶々状になるようなもの等、レジスト開口部の、ランドのコーナ部の形状や基材が露出している領域の形状、またそれらの組合せがある。 FIG. 6 is also a diagram showing another embodiment of the shape of the resist opening of the present invention. A typical example is shown in FIGS. 6 (a) to 6 (b). As shown in FIG. 6 (a), the corners of the land are separated into islands, and FIG. 6 (b) As shown, there are resist corners such as a ribbon knot or butterfly shape, the shape of the corner of the land, the shape of the region where the substrate is exposed, and combinations thereof.
上記実施例では、レジストの開口部の形状、及びランド形状は、左右対称、及び上下対称であった。しかし、対称である必要がないことは勿論である。
また、上記実施例では、レジストの上面の高さが導体の上面の高さより高い場合で説明した。しかしまた、プリフラックスの代わりにソルダーコートを行った基板のように、高さが同じ程度であっても良いし、導体の上面の方が高い場合でも、本発明は適用可能である。
In the above embodiment, the shape of the opening of the resist and the land shape were left-right symmetric and vertically symmetric. However, it is of course not necessary to be symmetric.
Moreover, in the said Example, the case where the height of the upper surface of a resist was higher than the height of the upper surface of a conductor was demonstrated. However, the present invention can also be applied to the case where the height may be the same as in the case of a substrate on which solder coating is performed instead of the preflux, and the upper surface of the conductor is higher.
また、上記実施例では、はんだブリッジして、回路配線を短絡させるために、はんだ印刷にとってはんだペーストを回路基板全体に付着させて、他の実装部品と同時にリフローして、短絡を行う。しかし、例えば、部品を搭載するはんだペーストは、高密度実装用のはんだ粒子の粒径が小さいはんだペーストを使用し、ブリッジさせたい箇所には、別途ディスペンサではんだ粒子の粒径が大きいはんだペースト(若しくは、はんだクリーム)を使用しても良い。 Moreover, in the said Example, in order to carry out a solder bridge and to short-circuit a circuit wiring, a solder paste is adhered to the whole circuit board for solder printing, and it reflows simultaneously with other mounting components, and a short circuit is performed. However, for example, a solder paste for mounting components uses a solder paste with a small solder particle size for high-density mounting, and a solder paste with a large solder particle size is separately provided by a dispenser at a location to be bridged ( Alternatively, solder cream) may be used.
また、同一のはんだペーストを使用する場合においても、ブリッジさせるために、通常のはんだリフロー条件と異なる、例えば、少し低温でリフローする、若しくは、リフロー時の最終時の温度下降での下降時間を短時間で行う、等によって、短絡する箇所が多い回路基板の実装を行っても良い。 Even when the same solder paste is used, in order to bridge, it is different from the normal solder reflow conditions, for example, reflow at a slightly low temperature, or the fall time at the final temperature drop at the time of reflow is short. A circuit board having many short-circuited portions may be mounted, for example, by time.
また、上述の実施例では、はんだ付けによる実装をはんだリフローで行っている。しかし、はんだリフローによる必要は無く、例えば、若しくはレーザビーム等の熱ビーム照射や、はんだごて等による手作業、加熱炉による溶融、等の加熱手段によって部品実装しても良い。
また、上記実施例では、ガラスエポキシ基板等の回路基板で説明した。しかし、絶縁基板若しくは誘電体基板であれば、有機基板でなくても良く、基板上の導体パターンやレジスト膜の形成の方法及び使用する材料も自由である。また、レジストの代わりに、シルク材を使用しても良く、レジストとシルクを両方用いても良い。また、セラミック基板、ガラス基板、等でも良い。
Moreover, in the above-mentioned Example, the mounting by soldering is performed by solder reflow. However, there is no need for solder reflow. For example, the components may be mounted by heating means such as irradiation with a heat beam such as a laser beam, manual work with a soldering iron, melting with a heating furnace, or the like.
Moreover, in the said Example, it demonstrated with circuit boards, such as a glass epoxy board | substrate. However, as long as it is an insulating substrate or a dielectric substrate, it may not be an organic substrate, and a method for forming a conductor pattern or a resist film on the substrate and a material to be used are also free. Further, instead of the resist, a silk material may be used, and both resist and silk may be used. Further, a ceramic substrate, a glass substrate, or the like may be used.
上記実施例に拠れば、本発明の回路基板及び回路基板の実装方法は、相対する2つのランド同志をはんだブリッジによって電気的短絡可能で、かつ異なるサイズの2端子の部品が実装可能なランドであって、2つのランド間にランドの幅より小さくかつ、実装可能な部品の最大の幅より大きい幅のソルダーレジスト開口部を設け、1対のランドで、はんだブリッジによる電気的短絡、及び異なるサイズの部品が実装可能なランドを実現することができる。
また、上記実施例に拠れば、回路基板中のランド間を、短絡若しくは開放、又は、異なるサイズのチップ部品を選択して実装することができるため、回路設計の自由度が増し、かつ、設計変更の際にも、回路基板のパターン変更が不要となり、開発費用の低減と開発期間の短縮が可能となる。
According to the above embodiment, the circuit board and the circuit board mounting method of the present invention is a land in which two opposing lands can be electrically short-circuited by a solder bridge and two-terminal parts of different sizes can be mounted. A solder resist opening having a width smaller than the width of the land and larger than the maximum mountable component width is provided between the two lands, and a pair of lands are electrically short-circuited by a solder bridge, and have different sizes. It is possible to realize a land on which the parts can be mounted.
Further, according to the above embodiment, the lands in the circuit board can be short-circuited or opened, or a chip component of a different size can be selected and mounted. When changing the circuit board, it is not necessary to change the pattern of the circuit board, thereby reducing the development cost and the development period.
また上記実施例に拠れば、本発明の回路基板の実装方法は、ランドに印刷若しくはディスペンスの少なくともいずれか1つによってはんだペーストを選択的に付着し、はんだリフロー若しくは熱ビーム照射等の加熱手段によって部品実装すると同時に、ランド間の短絡若しくは部品の搭載を行うことで、1対のランドで、はんだブリッジによる電気的短絡、及び異なるサイズの部品が実装可能なランドを実現することができる。
なお、1対のランドは、上記実施例では、2つのランドであったが、2つである必要はない。
Further, according to the above embodiment, the circuit board mounting method of the present invention is such that the solder paste is selectively attached to the lands by at least one of printing or dispensing, and heating means such as solder reflow or heat beam irradiation is used. By short-circuiting between lands or mounting components simultaneously with component mounting, it is possible to realize a land in which a pair of lands can be electrically short-circuited by a solder bridge and components of different sizes can be mounted.
The pair of lands are two lands in the above embodiment, but need not be two.
101:基材、 102:導体、 103:レジスト、 104:レジストの開口部、 201:はんだペースト、 310、310′:部品、 311、311′、312、312′:電極、 321、322:はんだペースト、 331、331′、332、332′:はんだ、 401、401−1、401−2、401−3:基材、 402−1、402−2、402−3:導体、 403、403−1、403−2、403−3:レジスト。
101: Base material, 102: Conductor, 103: Resist, 104: Resist opening, 201: Solder paste, 310, 310 ′: Parts, 311, 311 ′, 312, 312 ′: Electrode, 321 and 322:
Claims (6)
上記複数のランドは、少なくとも第1のランドと第2のランドを含み、
上記レジストの開口部は、上記第1のランドと上記第2のランドとを跨いだ開口部であって、上記第1のランドと上記第2のランド間では、上記第1のランドと上記第2のランドの開口部の幅より小さい開口部を有しており、
上記第1のランドと上記第2のランドとは、上記開口部内ではんだによって接続されることを特徴とする回路基板。 In a circuit board comprising a plurality of lands formed on an insulating substrate and a resist formed on the surface of the insulating substrate so as to expose at least the lands.
The plurality of lands include at least a first land and a second land,
The opening of the resist is an opening straddling the first land and the second land, and the first land and the second land are between the first land and the second land. 2 having an opening smaller than the width of the opening of the land,
The circuit board according to claim 1, wherein the first land and the second land are connected by solder in the opening.
上記第1のランドと上記第2のランドとを跨いだレジスト開口部を短絡させる場合には、上記第1のランドと上記第2のランドとを跨いだレジスト開口部にわたってはんだを付着させ、
上記第1のランドと上記第2のランドとにチップ部品を実装する場合には、上記第1のランドと上記第2のランドとに分離してはんだを付着させて当該チップ部品を搭載し、
加熱することによって、上記回路基板を実装することを特徴とする回路基板の実装方法。 A circuit board mounting method comprising: a plurality of lands formed on an insulating substrate including at least a first land and a second land; and a resist formed on the insulating substrate so as to expose at least the lands. ,
In the case of short-circuiting the resist opening straddling the first land and the second land, the solder is attached over the resist opening straddling the first land and the second land,
When mounting a chip component on the first land and the second land, the chip component is mounted by separating the first land and the second land and attaching solder.
A circuit board mounting method, wherein the circuit board is mounted by heating.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295456A JP4823201B2 (en) | 2007-11-14 | 2007-11-14 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295456A JP4823201B2 (en) | 2007-11-14 | 2007-11-14 | Circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009123872A true JP2009123872A (en) | 2009-06-04 |
JP4823201B2 JP4823201B2 (en) | 2011-11-24 |
Family
ID=40815721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007295456A Active JP4823201B2 (en) | 2007-11-14 | 2007-11-14 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4823201B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150208503A1 (en) * | 2014-01-17 | 2015-07-23 | Fujitsu Limited | Printed wiring board and information processing apparatus |
WO2016047080A1 (en) * | 2014-09-25 | 2016-03-31 | 株式会社デンソー | Wiring board |
WO2021199475A1 (en) * | 2020-03-31 | 2021-10-07 | 株式会社村田製作所 | Module substrate, high-frequency module, and communication device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000299548A (en) * | 1999-04-12 | 2000-10-24 | Kenwood Corp | Land structure for printed board |
JP2002124620A (en) * | 2000-10-18 | 2002-04-26 | Sony Corp | Electronic equipment wiring board, optical pickup and optical disk device |
JP2003243814A (en) * | 2002-02-21 | 2003-08-29 | Hitachi Ltd | Land for mounting chip component |
-
2007
- 2007-11-14 JP JP2007295456A patent/JP4823201B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000299548A (en) * | 1999-04-12 | 2000-10-24 | Kenwood Corp | Land structure for printed board |
JP2002124620A (en) * | 2000-10-18 | 2002-04-26 | Sony Corp | Electronic equipment wiring board, optical pickup and optical disk device |
JP2003243814A (en) * | 2002-02-21 | 2003-08-29 | Hitachi Ltd | Land for mounting chip component |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150208503A1 (en) * | 2014-01-17 | 2015-07-23 | Fujitsu Limited | Printed wiring board and information processing apparatus |
US9277648B2 (en) | 2014-01-17 | 2016-03-01 | Fujitsu Limited | Printed wiring board and information processing apparatus |
WO2016047080A1 (en) * | 2014-09-25 | 2016-03-31 | 株式会社デンソー | Wiring board |
JP2016066719A (en) * | 2014-09-25 | 2016-04-28 | 株式会社デンソー | Wiring board |
WO2021199475A1 (en) * | 2020-03-31 | 2021-10-07 | 株式会社村田製作所 | Module substrate, high-frequency module, and communication device |
Also Published As
Publication number | Publication date |
---|---|
JP4823201B2 (en) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4823201B2 (en) | Circuit board | |
WO2017166656A1 (en) | Printed circuit board and manufacturing method therefor | |
US20040238205A1 (en) | Printed circuit board with controlled solder shunts | |
JP2009130147A (en) | Electronic chip component, and mounting method for electronic chip component | |
JP2020047799A (en) | Printed circuit board structure | |
US20110155450A1 (en) | Printed circuit board and electronic apparatus | |
WO2016072253A1 (en) | Circuit element and method for manufacturing circuit element | |
KR20080061769A (en) | Soldering method for hand inserting elements in printed circuit board | |
KR20200076589A (en) | Printed substrate | |
JP2009259995A (en) | Method of manufacturing wiring board | |
JP2004363630A (en) | Packaging method of protective element | |
JP2646688B2 (en) | Electronic component soldering method | |
WO2021235196A1 (en) | Mounting structure for chip component | |
JP2007258654A (en) | Circuit board land connection method and the circuit board | |
JP2012222110A (en) | Printed wiring board and printed circuit board | |
WO2021112073A1 (en) | Electronic component mounting base, electronic component package and method for manufacturing same, and electronic instrument | |
JP2000294893A (en) | Structure and method for mounting chip component | |
JP2021019153A (en) | Wiring board, module and method of manufacturing the same | |
KR101851455B1 (en) | Printed Circuit Board, method of manufacturing the same and electronic device package | |
EP2134146A1 (en) | Printed circuit board assembly and a method of assembling thereof | |
JP2017162846A (en) | Circuit module and method of manufacturing circuit module | |
JP2004186250A (en) | Printed wiring board | |
JP2006024635A (en) | Flexible printed board for mounting component and its mounting method | |
JP3893687B2 (en) | Mounting structure and mounting method for surface mount components | |
JP2023121238A (en) | Printed wiring board and printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4823201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |