JP3893687B2 - Mounting structure and mounting method for surface mount components - Google Patents

Mounting structure and mounting method for surface mount components Download PDF

Info

Publication number
JP3893687B2
JP3893687B2 JP25674197A JP25674197A JP3893687B2 JP 3893687 B2 JP3893687 B2 JP 3893687B2 JP 25674197 A JP25674197 A JP 25674197A JP 25674197 A JP25674197 A JP 25674197A JP 3893687 B2 JP3893687 B2 JP 3893687B2
Authority
JP
Japan
Prior art keywords
electronic component
land
mounting
substrate
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25674197A
Other languages
Japanese (ja)
Other versions
JPH1197826A (en
Inventor
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP25674197A priority Critical patent/JP3893687B2/en
Publication of JPH1197826A publication Critical patent/JPH1197826A/en
Application granted granted Critical
Publication of JP3893687B2 publication Critical patent/JP3893687B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は表面実装型部品の実装構造および実装方法に関するものである。
【0002】
【従来の技術】
図9〜図11に電子回路基板の実装工程を示す。まず、図9に示すように、基板30上のランド部(導体部)31に半田ぺースト32を印刷もしくはディスペンスにより供給する。次に、図10に示すように、半田ペースト32の印刷部に合わせて電子部品(セラミックコンデンサ33、IC34、ターミナル35、チップ抵抗など)を搭載する。その後、図11に示すように、この基板30を大気中もしくは窒素雰囲気中もしくは水素雰囲気中において、ある所定条件にてリフロー半田付けを行う。
【0003】
ここで問題となるのがリフロー工程における電子チップ部品の横部や真下部に発生する大きな半田ボール(200μm〜500μm程度)36である。製品において、半田ボール36が存在すると、使用中に半田ボール36が移動し、接点への進入や電極間のショートを発生したり、特に電子チップ部品の真下部に発生する半田ボール36は電極間距離を短縮するため、電極間の絶縁信頼性の低下が懸念される。
【0004】
従来技術として、特開平7−297526号公報においては、電子チップ部品の脇に発生する半田ボールに対してランド間での電子チップ部品の両側面の下部に半田ボールを吸着させるような配線箔露出部を設けて対処している。
【0005】
【発明が解決しようとする課題】
しかしながら、本発明者らが検討したところ、前記のように電子チップ部品のボディ脇以外、即ち、電子チップ部品の真下にも半田ボールが残ることが分かり、上記公報による技術では対処することが困難であることが判明した。さらに、電子チップ部品の両側面の下部の配線箔露出部は、必ずしも半田付けが上手くいくとは限らず半田ボールを吸着できないことがある。
【0006】
ここで、本発明者らは、半田ボールの発生メカニズムをセラミックコンデンサについて詳細に観察したので、それを図12に示す。
まず、リフロー初期には、全くダレていない半田ぺーストが、加熱されるに従いセラミックコンデンサの真下中央において急速にダレを示し、セラミックコンデンサと基板とのギャップ間を埋めつくす。その後、ギャップ中央部分に存在する半田ぺーストは、溶融時に導体(ランド)の方に引き寄せられずに半田ボールとなる。最終的に、その半田ボールはセラミックコンデンサの直下及び横に取り残されることになる。
【0007】
一方で、従来の工程では、このような半田ボールをリフロー後の洗浄工程にて除去している(ただし、電子チップ部品の真下部の半田ボールは、電子チップ部と基板との間に挟まっているため除去できないことが多い)。しかしながら、近年の環境問題より無洗浄化が望まれており、この際には、半田ボールは製品信頼性において問題となる。
【0008】
そこで、この発明の目的は、新規な構成にてリフロー中に発生する半田ボールによる不具合を解消することができる表面実装型部品の実装構造および実装方法を提供することにある。
【0009】
【課題を解決するための手段】
請求項1に記載の表面実装型部品の実装構造は、電子部品の下方における前記基板上面での電子部品の設置領域の内側に配置される小面積部と、該小面積部よりも大きな面積を有し前記電子部品の設置領域の外側に配置される大面積部と、これら小面積部および大面積部を連結する帯状部とを有する溶融半田誘導用ランドを設けたものであって、溶融半田誘導用ランドの小面積部は、電子部品の設置領域のうち基板上面での電子部品接続用ランドが配置される領域を除く領域の内側に配置されることを特徴としている。
【0010】
よって、半田付けの際に、基板と電子部品との間に形成される半田ボール(溶融半田)は溶融半田誘導用ランドにより電子部品設置領域での内側から外側に誘導され、これにて溶融半田が引き延ばされて半田ボールによる不具合が解消される。
【0011】
このようにして、電子部品の実装において、リフロー中に発生した半田ボールをダミー導体である溶融半田誘導用ランドに固定することにより、洗浄工程での半田ボール除去を不要もしくは無洗浄化を可能とすることができる。
【0012】
つまり、請求項に記載の発明によれば、基板の上面に電子部品接続用ランドが形成されるとともに、電子部品の下方における基板上面での電子部品の設置領域の内側に配置される小面積部と、該小面積部よりも大きな面積を有し前記電子部品の設置領域の外側の大面積部と、これら小面積部および大面積部を連結する帯状部とを有する溶融半田誘導用ランドが形成される。そして、電子部品接続用ランドの上に半田ペーストが配置され、基板の上に電子部品が搭載される。その後、半田リフローにて基板の上に電子部品が半田付けされる。
【0013】
この半田リフロー時に、基板と電子部品との間に形成される半田ボール(溶融半田)は溶融半田誘導用ランドにより電子部品設置領域での内側から外側に誘導され、これにて溶融半田が引き延ばされて半田ボールによる不具合が解消される。
【0014】
このようにして、電子部品の実装において、リフロー中に発生した半田ボールをダミー導体である溶融半田誘導用ランドに固定することにより、洗浄工程での半田ボール除去を不要もしくは無洗浄化を可能とすることができる。
【0015】
ここで、請求項に記載のように、前記電子部品接続用ランドの上に半田ペーストを配置する工程において、溶融半田誘導用ランドの上にも半田ペーストを配置すると、半田付性の向上が図られ、半田ボールの吸着効果を向上させることができる。
【0016】
あるいは、請求項に記載のように、前記電子部品接続用ランドの上に半田ペーストを配置する工程において、溶融半田誘導用ランドの上には半田ペーストを配置しないようにしてもよい。
【0017】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図1に、本実施の形態における表面実装型部品の実装構造を示す。図1において、上部左側には表面実装型部品の実装構造の平面図を示し、その右側にはB−B断面を示し、下側にはA−A断面を示す。
【0018】
図1において、基板1の上には、四角形状の電子部品としてのセラミックコンデンサ2が対向して配置され、基板1の上面に配置したコンデンサ接続用ランド3,4が半田5,6にて接合されている。この半田付けにて基板1の上にセラミックコンデンサ2が機械的かつ電気的に接続されている。
【0019】
より詳しくは、セラミックコンデンサ2は立方体をなし、縦寸法が3.2mm、横寸法が1.6mm、高さが1.25mmである。長方形状のセラミックコンデンサ2における、短辺部には電極7,8が形成され、当該電極7,8の下方にコンデンサ接続用ランド3,4が配置されている。そして、セラミックコンデンサ2の電極7と基板1のランド3とが半田5にて接合されるとともにセラミックコンデンサ2の電極8と基板1のランド4とが半田6にて接合されている。さらに、基板1の上面には溶融半田誘導用ランド9,10が形成されている。
【0020】
コンデンサ接続用ランド3,4および溶融半田誘導用ランド9,10を詳細に説明する。図2は、溶融半田誘導用ランド9,10の平面および断面を示す図であり、図3はコンデンサ接続用ランド3,4および溶融半田誘導用ランド9,10の平面図である。また、図3において、基板1の上面におけるセラミックコンデンサ2の設置領域を「Z1」にて示す。この長方形のコンデンサ設置領域Z1は、短辺S1,S2及び長辺S3,S4を有する。
【0021】
図3に示すように、コンデンサ設置領域Z1の短辺部にはコンデンサ接続用ランド3,4が位置し、コンデンサ接続用ランド3,4は長方形をなしている。コンデンサ接続用ランド3,4は同じ形状および寸法を有しており、コンデンサ接続用ランド3,4の横寸法Dは1.8mmであり、縦寸法は1.1mmである。コンデンサ接続用ランド3と4との間隔Cは1.7mmとなっている。
【0022】
図2,3に示すように、溶融半田誘導用ランド9,10は、同じ形状および寸法を有しており、小面積部としての小径円形部11と、大面積部としての大径円形部12と、両者を直線的に連結する帯状部13とからなる。帯状部13はコンデンサ設置領域Z1の長辺S3,S4を直角に交差するように延設されている。コンデンサ設置領域Z1内における帯状部13の端部には小径円形部11が位置している。さらに、コンデンサ設置領域Z1から外れた領域における帯状部13の端部には大径円形部12が位置している。より詳しくは、図3において、四角形のコンデンサ接続用ランド3と4の短辺を結ぶラインL1,L2に接するように大径円形部12が位置している。
【0023】
また、溶融半田誘導用ランド9,10の大径円形部12の径Eが0.7mm、小径円形部11の径Fが0.3mm、帯状部13の幅が0.1mmである。さらに、溶融半田誘導用ランド9,10の間隔Hは0.6mmである。また、コンデンサ接続用ランド3,4と溶融半田誘導用ランド9,10の大径円形部12の間隔Gは0.5mmである。
【0024】
図2に示すように、溶融半田誘導用ランド9,10における大径円形部12の上には厚い半田14が形成されるとともに、小径円形部11および帯状部13の上には薄い半田15,16が形成されている。薄い半田15,16はセラミックコンデンサ2の下面に接触することはない。つまり、図2に示すように、基板1の上面を基準にしたとき、半田15,16の高さH1は、基板1とセラミックコンデンサ2の間のギャップの高さH2より小さくなっている。これら半田14,15,16は後述する半田リフローにより形成されたものである。
【0025】
次に、実装工程を、図4〜図7を用いて説明する。図4(a)〜図7(a)は図1でのA−A断面に対応するものであり、図4(b)〜図7(b)は図1でのB−B断面に対応するものである。
【0026】
まず、図4に示すように、基板1の上面にコンデンサ接続用ランド3,4および溶融半田誘導用ランド9,10を形成する。つまり、図3に示したパターニングを行う。
【0027】
そして、図5に示すように、コンデンサ接続用ランド3,4の上に半田ペースト20を印刷もしくはディスペンスにより配置する。半田ぺースト20は、半田粉とフラックスを混練したものであり、フラックスには、ロジン、活性剤、増粘剤、チクソ剤、溶剤など様々な成分を含む。
【0028】
さらに、図6に示すように、半田ぺースト20の印刷部に合わせて基板1の上に部品(セラミックコンデンサ2、チップ抵抗、IC、ターミナルなど)を搭載する。
【0029】
引き続き、図7に示すように、基板1を大気中もしくは窒素雰囲気中もしくは水素雰囲気中において、ある所定条件にてリフロー半田付けを行い、基板1の上にセラミックコンデンサ2を接合する。
【0030】
このとき、図12に示すように、リフロー初期には、全くダレていない半田ぺースト20が、加熱されるに従いセラミックコンデンサ2の真下中央に急速にダレを示し、セラミックコンデンサ2と基板1とのギャップ間を埋めつくす。その後、ギャップ中央部分に存在する半田ぺーストは、溶融時に半田ボールを形成する。この溶融半田ボールは溶融半田誘導用ランド9,10の方に引き寄せられ、さらに、溶融半田誘導用ランド9,10の上をセラミックコンデンサ2の設置領域Z1の内側から外側に向かって移動していき、セラミックコンデンサ2の設置領域Z1の外部において厚い半田(図2参照)となる。その結果、セラミックコンデンサ2の直下及び横には、薄い半田15,16(図2参照)が残るだけで、半田ボールがセラミックコンデンサ2の直下及び横に取り残されることはない。
【0031】
つまり、コンデンサ接続用ランド3,4間の両サイドに、あるサイズの溶融半田誘導用ランド9,10を設けているので、リフロー中に発生した半田ボールは、溶融半田誘導用ランド9,10に吸着され接合し、固定される。それにより、半田ボール除去工程が不要になり、コストダウンとなる。
【0032】
詳しくは、溶融半田の性質上、小さいランド部11から大きいランド部12に半田が吸い寄せられるため、セラミックコンデンサ2の下に発生した半田ボールを効率的に移動させることができる。より詳しくは、図2において、溶融半田の内圧差により小さいランド部11から大きいランド部12に移動する(系の自由エネルギーを最小にすべく移動する)。
【0033】
溶融半田誘導用ランド9,10のサイズは、セラミックコンデンサ2のサイズや使用条件により異なるため以下の考え方により決定する。
図3のサイズG,Fは、コンデンサ接続用ランド3,4と溶融半田誘導用ランド9,10との絶縁が維持でき、さらに半田付け時に、半田がブリッジしないように決定する。また、サイズEとFは、半田付けされる際に、外側のランド部の方が半田内圧が低くなるように、E>Fを満足させる。さらに、サイズFは、セラミックコンデンサ2の下に発生する半田ボールを捕らえることができるサイズにする。また、サイズHは、隣接して配置される小径部11が接しないサイズとする。サイズEは、発生する半田ボールのサイズや基板面積を考慮して決定する(E値を大きくすると多くの基板面積を必要とし、コストアップとなる)。
【0034】
このように本実施形態は、下記の特徴を有する。
(イ)セラミックコンデンサ2の下方における基板1上面でのセラミックコンデンサ2の設置領域Z1の内側の小径円形部11と外側の大径円形部12とを少なくとも有する溶融半田誘導用ランド9,10を設けた。
【0035】
つまり、基板1の上面にコンデンサ接続用ランド3,4を形成するとともに、セラミックコンデンサ2の下方における基板1上面でのセラミックコンデンサ2の設置領域Z1の内側の小径円形部11と外側の大径円形部12とを少なくとも有する溶融半田誘導用ランド9,10を形成する。そして、コンデンサ接続用ランド3,4の上に半田ペースト20を配置し、さらに、基板1の上にセラミックコンデンサ2を搭載する。その後、半田リフローにて基板1の上にセラミックコンデンサ2を半田付けする。この半田リフロー時に、基板1とセラミックコンデンサ2との間に形成される半田ボール(溶融半田)は溶融半田誘導用ランド9,10によりコンデンサ設置領域Z1での内側から外側に誘導され、これにて図2の半田15,16,14にて示すように溶融半田が引き延ばされて半田ボールによる不具合が解消される。
【0036】
このようにして、セラミックコンデンサ2の実装において、リフロー中に発生した半田ボールをダミー導体である溶融半田誘導用ランド9,10に固定することにより、洗浄工程での半田ボール除去を不要もしくは無洗浄化を可能とすることができる。
【0039】
さらに、図8に示すように、溶融半田誘導用ランド9,10の形状として、電子チップ部品真下部の小さいランド部を複数にした形状としてもよい。即ち、部品設置領域Z1の内側に位置する小径部(小面積部)9a,9b,10a,10bと部品設置領域Z1の外側に位置する大径部(大面積部)9c,10cと連結部9d,10dを有するものとしてもよい。
【0042】
また、溶融半田誘導用ランド9,10は、部品設置領域Z1の両サイド(図3の辺S3,S4)に複数あってもよい。
また、図5においてはコンデンサ接続用ランド3,4の上にのみ半田ペースト20を配置したが、コンデンサ接続用ランド3,4および溶融半田誘導用ランド9,10の上に半田ペースト20を配置してもよく、このようにすると、リフロー時に溶融半田誘導用ランド9,10に溶融半田が付きやすくなる。
【0043】
このように、電子部品接続用ランド3,4の上に半田ペーストを配置する工程において、溶融半田誘導用ランド9,10の上にも半田ペーストを配置すると、半田付性の向上が図られ、半田ボールの吸着効果を向上させることができる。つまり、溶融半田誘導用ランド9,10に半田ペーストが供給(配置)されていない場合には、通常、溶融半田誘導用ランド9,10は配線箔が露出し箔表面の酸化物が除去できず半田付性が悪く半田ボールの吸着効果が鈍りやすくなる。これに対し溶融半田誘導用ランド9,10の上に半田ペーストを配置すると、半田粉とフラックスとからなる半田ペーストにおけるフラックスが箔表面の酸化物を除去するため、半田付性の向上を図ることができ、その結果、半田ボールの吸着効果が向上する。
【0044】
ただし、電子部品接続用ランド(3,4)に供給した半田ペーストがダレることにより、溶融半田誘導用ランド9,10にフラックスが供給できる場合には、電子部品接続用ランド(3,4)の上に半田ペーストを配置する工程において、溶融半田誘導用ランド9,10の上には半田ペーストを配置しないようにしてもよい。このように、溶融半田誘導用ランド9,10の上に半田ペーストを配置するか否かはランドの配置等を考慮して決定すればよい。
【0045】
さらに、これまでの説明においては電子部品としてセラミックコンデンサを想定したが、他のチップ部品であってもよい。
【図面の簡単な説明】
【図1】 実施の形態における表面実装型部品の実装構造を示す図。
【図2】 ランド付近を示す図。
【図3】 ランド付近の平面図。
【図4】 実装工程を説明するための断面図。
【図5】 実装工程を説明するための断面図。
【図6】 実装工程を説明するための断面図。
【図7】 実装工程を説明するための断面図。
【図8】 別例のランドの平面図。
【図9】 実装工程を説明するための断面図。
【図10】 実装工程を説明するための断面図。
【図11】 実装工程を説明するための断面図。
【図12】 セラミックコンデンサ部の半田ボールの発生メカニズムを説明するための図。
【符号の説明】
1…基板、2…セラミックコンデンサ、3…コンデンサ接続用ランド、4…コンデンサ接続用ランド、7…電極、8…電極、9…溶融半田誘導用ランド、10…溶融半田誘導用ランド、11…小径円形部、12…大径円形部、13…帯状部、20…半田ペースト
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a mounting structure and a mounting method for surface-mounted components.
[0002]
[Prior art]
9 to 11 show a mounting process of the electronic circuit board. First, as shown in FIG. 9 , a solder paste 32 is supplied to a land portion (conductor portion) 31 on a substrate 30 by printing or dispensing. Next, as shown in FIG. 10 , electronic components (ceramic capacitor 33, IC 34, terminal 35, chip resistor, etc.) are mounted in accordance with the printing portion of solder paste 32. After that, as shown in FIG. 11 , the substrate 30 is reflow soldered under certain predetermined conditions in the air, in a nitrogen atmosphere, or in a hydrogen atmosphere.
[0003]
The problem here is a large solder ball (about 200 μm to 500 μm) 36 generated in the lateral part or directly under the electronic chip component in the reflow process. In the product, if the solder balls 36 are present, the solder balls 36 move during use, causing entry into the contacts and short-circuiting between the electrodes, and in particular, the solder balls 36 generated immediately below the electronic chip component are between the electrodes. In order to shorten the distance, there is a concern that the insulation reliability between the electrodes may be reduced.
[0004]
In Japanese Patent Application Laid-Open No. 7-297526 as a conventional technique, the wiring foil is exposed so that the solder balls are attracted to the lower portions of both side surfaces of the electronic chip components between the lands with respect to the solder balls generated on the side of the electronic chip components. A department is set up to deal with it.
[0005]
[Problems to be solved by the invention]
However, as a result of investigations by the present inventors, it has been found that the solder ball remains other than the side of the body of the electronic chip component as described above, that is, directly under the electronic chip component, and it is difficult to cope with the technique disclosed in the above publication. It turned out to be. Further, the exposed portions of the wiring foil on the lower sides of the both sides of the electronic chip component are not always successful in soldering and may not be able to attract the solder balls.
[0006]
Here, since the present inventors observed the generation | occurrence | production mechanism of a solder ball in detail about the ceramic capacitor, it is shown in FIG .
First, at the initial stage of reflow, the solder paste that is not dripped at all shows drooping rapidly in the center immediately below the ceramic capacitor as it is heated, and fills the gap between the ceramic capacitor and the substrate. Thereafter, the solder paste existing in the central portion of the gap is not drawn toward the conductor (land) when melted and becomes a solder ball. Eventually, the solder balls will be left directly below and next to the ceramic capacitor.
[0007]
On the other hand, in the conventional process, such a solder ball is removed by a cleaning process after reflow (however, the solder ball just below the electronic chip component is sandwiched between the electronic chip part and the substrate). Often cannot be removed). However, there has been a demand for non-cleaning due to recent environmental problems, and in this case, solder balls become a problem in product reliability.
[0008]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a mounting structure and a mounting method for a surface-mounted component capable of eliminating the problems caused by solder balls generated during reflow with a new configuration.
[0009]
[Means for Solving the Problems]
The mounting structure of the surface-mounted component according to claim 1 has a small area portion disposed inside the electronic component installation region on the upper surface of the substrate below the electronic component, and a larger area than the small area portion. a large-area portion to be disposed outside the installation area of the electronic components have been made in providing the molten solder guiding land and a strip portion for connecting the small area portion and the large-area portion, the molten solder The small area portion of the guiding land is characterized in that it is arranged inside an area excluding the area where the electronic component connecting land on the upper surface of the board is arranged in the electronic component installing area .
[0010]
Therefore, during soldering, the solder balls (molten solder) formed between the substrate and the electronic component are guided from the inside to the outside in the electronic component installation area by the molten solder guiding land, and thereby the molten solder Is extended to eliminate the problem caused by the solder balls.
[0011]
In this way, in mounting electronic components, solder balls generated during reflow are fixed to the molten solder guiding lands, which are dummy conductors, so that solder ball removal in the cleaning process is unnecessary or can be eliminated. can do.
[0012]
That is, according to the fourth aspect of the present invention, the electronic component connection land is formed on the upper surface of the substrate, and the small area disposed on the inner surface of the electronic component installation region on the upper surface of the substrate below the electronic component. A molten solder guiding land having an area, a large area outside the electronic component installation area, and a band-shaped portion connecting the small area and the large area. It is formed. Then, a solder paste is disposed on the electronic component connecting land, and the electronic component is mounted on the substrate. Thereafter, the electronic component is soldered on the substrate by solder reflow.
[0013]
During this solder reflow, the solder balls (molten solder) formed between the board and the electronic component are guided from the inside to the outside in the electronic component installation area by the molten solder guiding land, thereby extending the molten solder. As a result, problems caused by solder balls are eliminated.
[0014]
In this way, in mounting electronic components, solder balls generated during reflow are fixed to the molten solder guiding lands, which are dummy conductors, so that solder ball removal in the cleaning process is unnecessary or can be eliminated. can do.
[0015]
Here, as described in claim 6 , in the step of arranging the solder paste on the electronic component connecting land, if the solder paste is also arranged on the molten solder guiding land, the solderability is improved. It is possible to improve the solder ball adsorption effect.
[0016]
Alternatively, as described in claim 7 , in the step of arranging the solder paste on the electronic component connecting land, the solder paste may not be arranged on the molten solder guiding land.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows a mounting structure of surface-mounted components in the present embodiment. In FIG. 1, the top left side shows a plan view of the mounting structure of the surface mount type component, the right side shows the BB cross section, and the lower side shows the AA cross section.
[0018]
In FIG. 1, a ceramic capacitor 2 as a rectangular electronic component is disposed on a substrate 1 so as to face each other, and capacitor connection lands 3 and 4 disposed on the upper surface of the substrate 1 are joined by solders 5 and 6. Has been. The ceramic capacitor 2 is mechanically and electrically connected to the substrate 1 by this soldering.
[0019]
More specifically, the ceramic capacitor 2 has a cubic shape, the vertical dimension is 3.2 mm, the horizontal dimension is 1.6 mm, and the height is 1.25 mm. Electrodes 7 and 8 are formed on the short sides of the rectangular ceramic capacitor 2, and capacitor connection lands 3 and 4 are disposed below the electrodes 7 and 8. The electrode 7 of the ceramic capacitor 2 and the land 3 of the substrate 1 are joined by the solder 5, and the electrode 8 of the ceramic capacitor 2 and the land 4 of the substrate 1 are joined by the solder 6. Further, molten solder guiding lands 9 and 10 are formed on the upper surface of the substrate 1.
[0020]
The capacitor connecting lands 3 and 4 and the molten solder guiding lands 9 and 10 will be described in detail. FIG. 2 is a diagram showing a plane and a cross section of the molten solder guiding lands 9 and 10, and FIG. 3 is a plan view of the capacitor connecting lands 3 and 4 and the molten solder guiding lands 9 and 10. In FIG. 3, the installation area of the ceramic capacitor 2 on the upper surface of the substrate 1 is indicated by “Z1”. This rectangular capacitor installation region Z1 has short sides S1, S2 and long sides S3, S4.
[0021]
As shown in FIG. 3, the capacitor connection lands 3 and 4 are located on the short side of the capacitor installation region Z1, and the capacitor connection lands 3 and 4 are rectangular. The capacitor connection lands 3 and 4 have the same shape and dimensions, and the capacitor connection lands 3 and 4 have a horizontal dimension D of 1.8 mm and a vertical dimension of 1.1 mm. The distance C between the capacitor connection lands 3 and 4 is 1.7 mm.
[0022]
As shown in FIGS. 2 and 3, the molten solder guiding lands 9 and 10 have the same shape and size, and a small-diameter circular portion 11 as a small area portion and a large-diameter circular portion 12 as a large area portion. And a belt-like portion 13 that linearly connects the two. The strip 13 extends so as to intersect the long sides S3 and S4 of the capacitor installation region Z1 at a right angle. A small-diameter circular portion 11 is located at the end of the belt-like portion 13 in the capacitor installation region Z1. Furthermore, the large-diameter circular portion 12 is located at the end of the band-like portion 13 in a region outside the capacitor installation region Z1. More specifically, in FIG. 3, the large-diameter circular portion 12 is positioned so as to be in contact with the lines L <b> 1 and L <b> 2 that connect the short sides of the rectangular capacitor connection lands 3 and 4.
[0023]
Further, the diameter E of the large-diameter circular portion 12 of the molten solder guiding lands 9 and 10 is 0.7 mm, the diameter F of the small-diameter circular portion 11 is 0.3 mm, and the width of the belt-shaped portion 13 is 0.1 mm. Further, the distance H between the molten solder guiding lands 9 and 10 is 0.6 mm. The distance G between the large-diameter circular portions 12 of the capacitor connecting lands 3 and 4 and the molten solder guiding lands 9 and 10 is 0.5 mm.
[0024]
As shown in FIG. 2, a thick solder 14 is formed on the large-diameter circular portion 12 in the molten solder guiding lands 9, 10, and a thin solder 15 is formed on the small-diameter circular portion 11 and the strip-shaped portion 13. 16 is formed. The thin solders 15 and 16 do not contact the lower surface of the ceramic capacitor 2. That is, as shown in FIG. 2, when the upper surface of the substrate 1 is used as a reference, the height H1 of the solders 15 and 16 is smaller than the height H2 of the gap between the substrate 1 and the ceramic capacitor 2. These solders 14, 15, and 16 are formed by solder reflow described later.
[0025]
Next, the mounting process will be described with reference to FIGS. 4A to 7A correspond to the AA cross section in FIG. 1, and FIGS. 4B to 7B correspond to the BB cross section in FIG. Is.
[0026]
First, as shown in FIG. 4, capacitor connecting lands 3 and 4 and molten solder guiding lands 9 and 10 are formed on the upper surface of the substrate 1. That is, the patterning shown in FIG. 3 is performed.
[0027]
Then, as shown in FIG. 5, the solder paste 20 is disposed on the capacitor connection lands 3 and 4 by printing or dispensing. The solder paste 20 is obtained by kneading solder powder and flux, and the flux contains various components such as rosin, activator, thickener, thixotropic agent, and solvent.
[0028]
Further, as shown in FIG. 6, components (ceramic capacitor 2, chip resistor, IC, terminal, etc.) are mounted on the substrate 1 in accordance with the printing part of the solder paste 20.
[0029]
Subsequently, as shown in FIG. 7, the substrate 1 is subjected to reflow soldering in a predetermined condition in the air, in a nitrogen atmosphere, or in a hydrogen atmosphere, and the ceramic capacitor 2 is bonded onto the substrate 1.
[0030]
At this time, as shown in FIG. 12 , at the initial stage of reflow, the solder paste 20 that is not dripped at all rapidly sags immediately below the center of the ceramic capacitor 2 as it is heated. Fill the gap. Thereafter, the solder paste present in the central portion of the gap forms a solder ball when melted. The molten solder ball is drawn toward the molten solder guiding lands 9 and 10 and further moves on the molten solder guiding lands 9 and 10 from the inside to the outside of the ceramic capacitor 2 installation area Z1. The solder becomes thick (see FIG. 2) outside the installation area Z1 of the ceramic capacitor 2. As a result, only the thin solders 15 and 16 (see FIG. 2) remain immediately below and next to the ceramic capacitor 2, and no solder balls are left directly below and next to the ceramic capacitor 2.
[0031]
In other words, since the molten solder guiding lands 9 and 10 having a certain size are provided on both sides between the capacitor connecting lands 3 and 4, the solder balls generated during the reflow are transferred to the molten solder guiding lands 9 and 10. Adsorbed, joined and fixed. This eliminates the need for a solder ball removal step, thereby reducing costs.
[0032]
Specifically, due to the nature of the molten solder, the solder is attracted from the small land portion 11 to the large land portion 12, so that the solder balls generated under the ceramic capacitor 2 can be efficiently moved. More specifically, in FIG. 2, the land moves from the smaller land portion 11 to the larger land portion 12 due to the internal pressure difference of the molten solder (moves to minimize the free energy of the system).
[0033]
Since the sizes of the molten solder guiding lands 9 and 10 differ depending on the size and use conditions of the ceramic capacitor 2, they are determined according to the following concept.
The sizes G and F in FIG. 3 are determined so that the insulation between the capacitor connecting lands 3 and 4 and the molten solder guiding lands 9 and 10 can be maintained, and the solder does not bridge during soldering. Also, the sizes E and F satisfy E> F so that the soldering pressure is lower in the outer land portion when soldering. Further, the size F is set to a size that can catch the solder balls generated under the ceramic capacitor 2. In addition, the size H is a size that does not contact the adjacent small diameter portion 11. The size E is determined in consideration of the size of the generated solder balls and the board area (when the E value is increased, a larger board area is required and the cost is increased).
[0034]
Thus, this embodiment has the following features.
(A) The molten solder guiding lands 9, 10 having at least a small-diameter circular portion 11 inside the ceramic capacitor 2 installation region Z1 and an outer large-diameter circular portion 12 on the upper surface of the substrate 1 below the ceramic capacitor 2 are provided. It was.
[0035]
That is, the capacitor connection lands 3 and 4 are formed on the upper surface of the substrate 1, and the small-diameter circular portion 11 inside the ceramic capacitor 2 installation region Z1 on the upper surface of the substrate 1 below the ceramic capacitor 2 and the large-diameter circle on the outer side. The molten solder guiding lands 9 and 10 having at least the portion 12 are formed. Then, the solder paste 20 is disposed on the capacitor connection lands 3 and 4, and the ceramic capacitor 2 is mounted on the substrate 1. Thereafter, the ceramic capacitor 2 is soldered on the substrate 1 by solder reflow. During this solder reflow, the solder balls (molten solder) formed between the substrate 1 and the ceramic capacitor 2 are guided from the inside to the outside in the capacitor installation area Z1 by the molten solder guiding lands 9 and 10, As shown by the solder 15, 16, and 14 in FIG. 2, the molten solder is stretched to solve the problem caused by the solder balls.
[0036]
In this way, when the ceramic capacitor 2 is mounted, the solder balls generated during the reflow are fixed to the molten solder guiding lands 9 and 10 which are dummy conductors, so that the solder ball removal in the cleaning process is unnecessary or no cleaning. Can be made possible.
[0039]
Further, as shown in FIG. 8 , the molten solder guiding lands 9 and 10 may have a plurality of small land portions directly below the electronic chip component. That is, small diameter portions (small area portions) 9a, 9b, 10a, 10b located inside the component installation region Z1, large diameter portions (large area portions) 9c, 10c located outside the component installation region Z1, and a connecting portion 9d. , 10d.
[0042]
Further, a plurality of molten solder guiding lands 9 and 10 may be provided on both sides (sides S3 and S4 in FIG. 3) of the component installation area Z1.
In FIG. 5, the solder paste 20 is disposed only on the capacitor connection lands 3, 4. However, the solder paste 20 is disposed on the capacitor connection lands 3, 4 and the molten solder induction lands 9, 10. In this case, the molten solder is likely to be attached to the molten solder guiding lands 9 and 10 during reflow.
[0043]
Thus, in the step of arranging the solder paste on the electronic component connecting lands 3 and 4, if the solder paste is also arranged on the molten solder guiding lands 9 and 10, the solderability is improved. The solder ball adsorption effect can be improved. That is, when the solder paste is not supplied (arranged) to the molten solder guiding lands 9 and 10, the molten solder guiding lands 9 and 10 are normally exposed to the wiring foil, and the oxide on the foil surface cannot be removed. Solderability is poor and the solder ball adsorption effect tends to dull. On the other hand, when the solder paste is disposed on the molten solder guiding lands 9 and 10, the flux in the solder paste composed of solder powder and flux removes the oxide on the foil surface, so that the solderability is improved. As a result, the solder ball adsorption effect is improved.
[0044]
However, if the solder paste supplied to the electronic component connecting lands (3, 4) is sagging so that the flux can be supplied to the molten solder guiding lands 9, 10, the electronic component connecting lands (3,4) In the step of disposing the solder paste on the solder paste, the solder paste may not be disposed on the molten solder guiding lands 9 and 10. In this manner, whether or not to arrange the solder paste on the molten solder guiding lands 9 and 10 may be determined in consideration of the land arrangement or the like.
[0045]
Further, in the above description, a ceramic capacitor is assumed as the electronic component, but other chip components may be used.
[Brief description of the drawings]
FIG. 1 is a view showing a mounting structure of a surface-mounted component according to an embodiment.
FIG. 2 is a view showing the vicinity of a land.
FIG. 3 is a plan view near a land.
FIG. 4 is a cross-sectional view for explaining a mounting process.
FIG. 5 is a cross-sectional view for explaining a mounting process.
FIG. 6 is a cross-sectional view for explaining a mounting process.
FIG. 7 is a cross-sectional view for explaining a mounting process.
FIG. 8 is a plan view of another example land.
FIG. 9 is a cross-sectional view for explaining a mounting process.
FIG. 10 is a cross-sectional view for explaining a mounting process.
FIG. 11 is a cross-sectional view for explaining a mounting process.
FIG. 12 is a view for explaining a generation mechanism of solder balls in a ceramic capacitor portion;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Board | substrate, 2 ... Ceramic capacitor, 3 ... Capacitor connection land, 4 ... Capacitor connection land, 7 ... Electrode, 8 ... Electrode, 9 ... Molten solder induction land, 10 ... Molten solder induction land, 11 ... Small diameter Circular part, 12 ... large-diameter circular part, 13 ... belt-like part, 20 ... solder paste

Claims (8)

基板の上に電子部品が対向した状態で、基板表面の電子部品接続用ランドの上に電子部品の電極が半田付けされた表面実装型部品の実装構造において、
前記電子部品の下方における前記基板上面での電子部品の設置領域の内側に配置される小面積部と、該小面積部よりも大きな面積を有し前記電子部品の設置領域の外側に配置される大面積部と、これら小面積部および大面積部を連結する帯状部とを有する溶融半田誘導用ランドを設けたものであって、
前記溶融半田誘導用ランドの小面積部は、前記電子部品の設置領域のうち前記基板上面での電子部品接続用ランドが配置される領域を除く領域の内側に配置されることを特徴とする表面実装型部品の実装構造。
In the mounting structure of the surface mounting type component in which the electrode of the electronic component is soldered on the electronic component connecting land on the surface of the substrate with the electronic component facing the substrate,
A small area portion disposed inside the electronic component installation area on the upper surface of the substrate below the electronic component, and an area larger than the small area section and disposed outside the electronic component installation area. Provided with a land for molten solder induction having a large area portion and a band-shaped portion connecting the small area portion and the large area portion ,
The small area portion of the molten solder guiding land is disposed inside a region excluding a region where the electronic component connecting land on the upper surface of the substrate is disposed in the electronic component mounting region. Mounting structure for mounting type parts.
前記溶融半田誘導用ランドは、電子部品の設置領域の内側の小径部と、電子部品の設置領域の外側の大径部と、当該小径部と大径部とを連結する帯状部とを具備してなる請求項1に記載の表面実装型部品の実装構造。  The molten solder guiding land includes a small-diameter portion inside the electronic component installation region, a large-diameter portion outside the electronic component-installation region, and a belt-like portion connecting the small-diameter portion and the large-diameter portion. The mounting structure of the surface-mounted component according to claim 1. 前記電子部品の設置領域を形成する辺のうち該設置領域の両端の辺側には前記電子部品接続用ランドが位置し、前記溶融半田誘導用ランドの帯状部は、前記電子部品の設置領域を形成する辺のうち前記設置領域の両端の辺を結ぶ辺を交差するように延設される請求項1又は2に記載の表面実装型部品の実装構造。The electronic component connection lands are located on both sides of the installation region of the sides forming the electronic component installation region, and the band portion of the molten solder guiding land has the electronic component installation region. mounting structure of a surface-mount component according to claim 1 or 2 is extended to intersect the side connecting the two ends of the side of the installation region of the edges forming. 基板の上に電子部品が対向した状態で、基板表面のランドの上に電子部品の電極を半田付けする表面実装型部品の実装方法であって、
基板の上面に電子部品接続用ランドを形成するとともに、電子部品の下方における前記基板上面での電子部品の設置領域のうち電子部品接続用ランドが配置される領域を除く領域の内側に配置される小面積部と、該小面積部よりも大きな面積を有し前記電子部品の設置領域の外側に配置される大面積部と、これら小面積部および大面積部を連結する帯状部とを有する溶融半田誘導用ランドを形成する工程と、
前記電子部品接続用ランドの上に半田ペーストを配置する工程と、
前記基板の上に電子部品を搭載する工程と、
半田リフローにて前記基板の上に電子部品を半田付けする工程と、
を備えたことを特徴とする表面実装型部品の実装方法。
A mounting method of a surface mount type component in which an electrode of an electronic component is soldered onto a land on the surface of the substrate with the electronic component facing the substrate,
An electronic component connection land is formed on the upper surface of the substrate, and the electronic component connection land is disposed inside an area other than the region where the electronic component connection land is disposed on the upper surface of the substrate below the electronic component. Melting which has a small area part, a large area part which has an area larger than this small area part, and is arrange | positioned outside the installation area | region of the said electronic component, and the strip | belt-shaped part which connects these small area parts and a large area part Forming a solder guiding land; and
Arranging a solder paste on the electronic component connecting land;
Mounting electronic components on the substrate;
Soldering electronic components on the substrate by solder reflow; and
A method for mounting a surface-mounted component, comprising:
前記溶融半田誘導用ランドは、電子部品の設置領域の内側の小径部と、電子部品の設置領域の外側の大径部と、当該小径部と大径部とを連結する帯状部とを具備してなる請求項に記載の表面実装型部品の実装方法。The molten solder guiding land includes a small-diameter portion inside the electronic component installation region, a large-diameter portion outside the electronic component-installation region, and a belt-like portion connecting the small-diameter portion and the large-diameter portion. The method for mounting a surface-mounted component according to claim 4 . 前記電子部品接続用ランドの上に半田ペーストを配置する工程において、溶融半田誘導用ランドの上にも半田ペーストを配置するようにした請求項に記載の表面実装型部品の実装方法。5. The surface mounting type component mounting method according to claim 4 , wherein in the step of arranging the solder paste on the electronic component connecting land, the solder paste is also arranged on the molten solder guiding land. 前記電子部品接続用ランドの上に半田ペーストを配置する工程において、溶融半田誘導用ランドの上には半田ペーストを配置しないようにした請求項に記載の表面実装型部品の実装方法。5. The surface mounting type component mounting method according to claim 4 , wherein in the step of arranging the solder paste on the electronic component connecting land, the solder paste is not arranged on the molten solder guiding land. 前記電子部品の設置領域を形成する辺のうち該設置領域の両端の辺側には前記電子部品接続用ランドが位置し、前記溶融半田誘導用ランドの帯状部は、前記電子部品の設置領域を形成する辺のうち前記設置領域の両端の辺を結ぶ辺を交差するように延設される請求項4〜7のいずれか一項に記載の表面実装型部品の実装方法。The electronic component connection lands are located on both sides of the installation region of the sides forming the electronic component installation region, and the band portion of the molten solder guiding land has the electronic component installation region. The method for mounting a surface-mounted component according to any one of claims 4 to 7 , wherein the surface-mounted component is extended so as to cross a side connecting both sides of the installation area among the sides to be formed.
JP25674197A 1997-09-22 1997-09-22 Mounting structure and mounting method for surface mount components Expired - Fee Related JP3893687B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25674197A JP3893687B2 (en) 1997-09-22 1997-09-22 Mounting structure and mounting method for surface mount components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25674197A JP3893687B2 (en) 1997-09-22 1997-09-22 Mounting structure and mounting method for surface mount components

Publications (2)

Publication Number Publication Date
JPH1197826A JPH1197826A (en) 1999-04-09
JP3893687B2 true JP3893687B2 (en) 2007-03-14

Family

ID=17296807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25674197A Expired - Fee Related JP3893687B2 (en) 1997-09-22 1997-09-22 Mounting structure and mounting method for surface mount components

Country Status (1)

Country Link
JP (1) JP3893687B2 (en)

Also Published As

Publication number Publication date
JPH1197826A (en) 1999-04-09

Similar Documents

Publication Publication Date Title
CN100556235C (en) Printed circuit board (PCB), its manufacture method and electronic installation
JP2009054846A (en) Printed wiring substrate, and method for manufacturing electronic device
JP2004530303A (en) Printed circuit board including mounted contact sleeve tube
JPH05343878A (en) Manufacture of high-density circuit module
JP4143280B2 (en) Mounting structure, method for manufacturing mounting structure, mask for printing, and printing method
JP3893687B2 (en) Mounting structure and mounting method for surface mount components
JP4823201B2 (en) Circuit board
US6296174B1 (en) Method and circuit board for assembling electronic devices
JP2003249746A (en) Printed wiring board
JP2013258330A (en) Electronic apparatus and manufacturing method of the same
JPH0677623A (en) Electronic circuit device and manufacture thereof
JP4225164B2 (en) Wiring board manufacturing method
JP3604001B2 (en) Method for manufacturing semiconductor device
JP2000269628A (en) Method and structure for fitting chip component by reflow
JPH11233915A (en) Mounted printed wiring board
JP3082599B2 (en) Connector soldering method
JP2006156541A (en) Printed-wiring board
JP3092973U (en) Surface mount type electronic circuit unit
JP2007273553A (en) Mounting substrate and method of manufacturing the same
JPH05299803A (en) Mounting method of capacitor
JPH04243187A (en) Printed circuit board
JPH0590984U (en) Printed circuit board
JPH06164096A (en) Circuit board
JPH10149938A (en) Electronic circuit device
JP2006222155A (en) Flexible board and method of connecting it

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060908

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees