JP2009259995A - Method of manufacturing wiring board - Google Patents

Method of manufacturing wiring board Download PDF

Info

Publication number
JP2009259995A
JP2009259995A JP2008106420A JP2008106420A JP2009259995A JP 2009259995 A JP2009259995 A JP 2009259995A JP 2008106420 A JP2008106420 A JP 2008106420A JP 2008106420 A JP2008106420 A JP 2008106420A JP 2009259995 A JP2009259995 A JP 2009259995A
Authority
JP
Japan
Prior art keywords
tin
based alloy
manufacturing
lead wiring
alloy solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008106420A
Other languages
Japanese (ja)
Inventor
Daisuke Kameyama
大介 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008106420A priority Critical patent/JP2009259995A/en
Publication of JP2009259995A publication Critical patent/JP2009259995A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent short circuit between lead wiring layers in a method of manufacturing a wiring board. <P>SOLUTION: The method of manufacturing the wiring board 10 is for manufacturing the wiring board 10 provided with a circuit board body 12 and a connector terminal 14 connected to the circuit board body 12, and includes: a lead wiring layer forming step of forming a plurality of lead wiring layers 21-27 by silver paste on an insulating resin substrate 16 placed at a connector terminal part; a tin-based alloy solder paster applying step of applying tin-based alloy solder paste containing tin-based alloy solder having a melting point lower than the melting temperature or thermal decomposition temperature of the insulating resin substrate 16 to the plurality of lead wiring layers; and a tin-based alloy solder melting step of melting the tin-based alloy solder by heating the plurality of lead wiring layers to which the tin-based alloy solder paste is applied at a temperature lower than the melting temperature or thermal decomposition temperature of the insulating resin substrate 16 and higher than the melting point of the tin-based alloy solder, and putting a tin-based alloy layer 40 on the plurality of lead wiring layers 21-27. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は配線基板の製造方法に係り、特に、回路基板本体と、回路基板本体に連結されるコネクタ端子と、を備える配線基板の製造方法に関する。   The present invention relates to a method for manufacturing a wiring board, and more particularly, to a method for manufacturing a wiring board including a circuit board main body and connector terminals connected to the circuit board main body.

近年、携帯電話やデジタルカメラなどの各種電子機器に組み込まれるプリント配線基板は、小型化、薄型化、軽量化及び多機能化並びに部品コストの低減などが益々要求されている。そして、部品コストの低減に有利な配線基板として、例えば、メンブレン配線基板が広く利用されている。このようなメンブレン配線基板に要求される配線回路密度は高くなっており、例えば、０．３ｍｍピッチ対応等の狭ピッチ化に対応したメンブレン配線基板の開発が行われている。   In recent years, printed wiring boards incorporated in various electronic devices such as mobile phones and digital cameras are increasingly required to be smaller, thinner, lighter and more multifunctional, and to reduce component costs. For example, a membrane wiring board is widely used as a wiring board that is advantageous in reducing component costs. The wiring circuit density required for such a membrane wiring board is high, and for example, development of a membrane wiring board corresponding to a narrow pitch such as 0.3 mm pitch is underway.

特許文献１には、絶縁樹脂基板に銀ペーストで銀回路を形成し、銀回路のコネクタ端部にカーボンを印刷し、コネクタ端部以外の部位にレジスト層を印刷して配線基板を製造する方法が記載されている。   Patent Document 1 discloses a method of manufacturing a wiring board by forming a silver circuit with an silver paste on an insulating resin substrate, printing carbon on a connector end of the silver circuit, and printing a resist layer on a portion other than the connector end. Is described.

特許文献２には、絶縁樹脂基板に銀ペーストで銀回路を形成し、銀回路におけるコネクタ端部以外の部位にレジスト層を形成し、コネクタ端部に導電層を形成し、銀回路における銀パターンの各間に存在する導電層をレーザ光照射で除去して配線基板を製造する方法が記載されている。
特開平８−２３６２４１号公報 特開２００３−２０９３３８号公報 In Patent Document 2, a silver circuit is formed with a silver paste on an insulating resin substrate, a resist layer is formed at a portion other than the connector end portion in the silver circuit, a conductive layer is formed at the connector end portion, and a silver pattern in the silver circuit is formed. A method of manufacturing a wiring board by removing a conductive layer existing between each of the above by laser light irradiation is described.
JP-A-8-236241 JP 2003-209338 A

ところで、上述したメンブレン配線基板等では、一般的に、銀回路等の導体回路を絶縁レジスト等で被覆して導体回路と水等とを接触させない構造が採用されている。しかし、外部コネクタと嵌合されるコネクタ端子では、電気的接続を確保する必要があるため、端子部を絶縁レジストで被覆する方法を適用することは難しい。   By the way, in the above-described membrane wiring board or the like, generally, a structure in which a conductive circuit such as a silver circuit is covered with an insulating resist and the conductive circuit is not brought into contact with water or the like is employed. However, since it is necessary to ensure electrical connection in the connector terminal fitted to the external connector, it is difficult to apply a method of covering the terminal portion with an insulating resist.

特許文献１に記載された配線基板の製造方法によれば、コネクタ端部のように銀回路における銀パターン間隔が狭小化する部位では、カーボンを印刷する際にインクの滲み等で銀回路パターン間が短絡する可能性がある。また、カーボンの印刷位置合わせの際に、カーボンの位置がずれて銀回路が露出し、耐マイグレーション能力が劣化する場合がある。   According to the method for manufacturing a wiring board described in Patent Document 1, in a portion where the silver pattern interval in the silver circuit is narrowed, such as a connector end portion, when the carbon is printed, the silver circuit pattern is separated by ink bleeding or the like. May short circuit. Further, when the carbon printing position is aligned, the carbon position may be shifted to expose the silver circuit, which may deteriorate the migration resistance.

特許文献２に記載された配線基板の製造方法では、銀回路が露出しないように導電層をレジスト層と部分的にオーバーラップさせて形成することにより段差が生じるので、レーザ光照射で導電層を除去する際に段差部位でレーザ光の焦点がずれてスポット径が広がり、導電層を十分除去しきれずに銀回路が短絡する場合等がある。また、段差部位に導電性ペーストをスクリーン印刷する場合にはカスレが生じる場合があり、銀回路が露出して耐マイグレーション性が低下する可能性がある。カスレを抑制する場合には、導電性ペーストの印刷速度を下げる必要があり、配線基板の生産性が低下する。   In the method for manufacturing a wiring board described in Patent Document 2, a step is generated by forming the conductive layer so as to partially overlap the resist layer so that the silver circuit is not exposed. When removing, the focal point of the laser beam is shifted at the stepped portion, the spot diameter is widened, and the silver circuit may be short-circuited without sufficiently removing the conductive layer. In addition, when the conductive paste is screen-printed on the stepped portion, blurring may occur, and the silver circuit may be exposed and migration resistance may be reduced. In order to suppress the blurring, it is necessary to reduce the printing speed of the conductive paste, and the productivity of the wiring board is lowered.

そこで本発明の目的は、配線回路の短絡を防止することができる配線基板の製造方法を提供することである。   Accordingly, an object of the present invention is to provide a method of manufacturing a wiring board that can prevent a short circuit of a wiring circuit.

本発明に係る配線基板の製造方法は、回路基板本体と、前記回路基板本体に連結されるコネクタ端子と、を備える配線基板を製造する配線基板の製造方法であって、コネクタ端子部に置かれる絶縁樹脂基板に、銀ペーストで複数のリード配線層を形成するリード配線層形成工程と、前記複数のリード配線層に、前記絶縁樹脂基板の溶融温度または熱分解温度より低い融点を有する錫系合金はんだを含有する錫系合金はんだペーストを塗布する錫系合金はんだペースト塗布工程と、前記錫系合金はんだペーストが塗布された複数のリード配線層を、前記絶縁樹脂基板の溶融温度または熱分解温度より低く、前記錫系合金はんだの融点より高い温度で加熱して前記錫系合金はんだを溶融し、前記複数のリード配線層に錫系合金層を被覆する錫系合金はんだ溶融工程と、を備えることを特徴とする。   A method for manufacturing a wiring board according to the present invention is a method for manufacturing a wiring board comprising a circuit board main body and a connector terminal connected to the circuit board main body, and is placed on the connector terminal portion. A lead wiring layer forming step of forming a plurality of lead wiring layers with silver paste on an insulating resin substrate, and a tin-based alloy having a melting point lower than the melting temperature or thermal decomposition temperature of the insulating resin substrate on the plurality of lead wiring layers Applying a tin-based alloy solder paste application step for applying a tin-based alloy solder paste containing solder, and a plurality of lead wiring layers coated with the tin-based alloy solder paste from the melting temperature or thermal decomposition temperature of the insulating resin substrate A tin-based alloy that melts the tin-based alloy solder by heating at a temperature lower than the melting point of the tin-based alloy solder and coats the plurality of lead wiring layers with the tin-based alloy layer. Characterized in that it comprises a solder melting step.

本発明に係る配線基板の製造方法において、前記錫系合金はんだは、ビスマスを含有することを特徴とする。   In the method for manufacturing a wiring board according to the present invention, the tin-based alloy solder contains bismuth.

本発明に係る配線基板の製造方法において、前記リード配線層形成工程は、更に、前記複数のリード配線層に銅層を被覆することを特徴とする。   In the method for manufacturing a wiring board according to the present invention, the lead wiring layer forming step further includes covering the plurality of lead wiring layers with a copper layer.

本発明に係る配線基板の製造方法において、前記錫系合金はんだペースト塗布工程は、前記錫系合金はんだペーストをスクリーン印刷により塗布することを特徴とする。   In the method for manufacturing a wiring board according to the present invention, the tin-based alloy solder paste application step applies the tin-based alloy solder paste by screen printing.

本発明に係る配線基板の製造方法は、前記錫系合金層が被覆されたリード配線層の前記回路基板本体側に、絶縁性材料で保護層を形成する保護層形成工程を備えることを特徴とする。   The method for manufacturing a wiring board according to the present invention comprises a protective layer forming step of forming a protective layer with an insulating material on the circuit board main body side of the lead wiring layer coated with the tin-based alloy layer. To do.

本発明に係る配線基板の製造方法において、前記複数のリード配線層は、前記絶縁樹脂基板に千鳥状に配列されて形成されることを特徴とする。   In the method for manufacturing a wiring board according to the present invention, the plurality of lead wiring layers are formed in a staggered arrangement on the insulating resin substrate.

本発明に係る配線基板の製造方法において、前記錫系合金層で被覆された複数のリード配線層は、コネクタに接続されることを特徴とする。   In the method for manufacturing a wiring board according to the present invention, the plurality of lead wiring layers covered with the tin-based alloy layer are connected to a connector.

上記構成による配線基板の製造方法によれば、リード配線層に錫系合金層をより均一に被覆することができるので、配線回路の短絡を防止することができる。   According to the method for manufacturing a wiring board having the above-described configuration, the lead wiring layer can be more uniformly covered with the tin-based alloy layer, so that a short circuit of the wiring circuit can be prevented.

以下に、本発明の実施の形態について図面を用いて詳細に説明する。図１は、配線基板１０の構成を示す図である。配線基板１０は、回路基板本体１２と、回路基板本体１２に連結されるコネクタ端子１４と、を備えている。なお、回路基板本体１２に設けられる配線回路等は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a diagram showing the configuration of the wiring board 10. The wiring board 10 includes a circuit board body 12 and connector terminals 14 connected to the circuit board body 12. A wiring circuit provided on the circuit board body 12 is omitted.

コネクタ端子１４は、絶縁樹脂基板１６と、絶縁樹脂基板１６に設けられる複数のリード配線層２１〜２７と、回路基板本体１２側に設けられる保護層３０と、を含んで構成される。   The connector terminal 14 includes an insulating resin substrate 16, a plurality of lead wiring layers 21 to 27 provided on the insulating resin substrate 16, and a protective layer 30 provided on the circuit board main body 12 side.

絶縁樹脂基板１６は、例えば、矩形のリボン状を有しており、柔軟性を有するフレキシブルな絶縁性合成樹脂フィルム等で構成される。絶縁性合成樹脂フィルムには、例えば、ポリエチレンテレフタレート（ＰＥＴ）樹脂等で成形された合成樹脂フィルムが使用される。ポリエチレンテレフタレート樹脂フィルム等には、一般に市販されているポリエチレンテレフタレート樹脂フィルム等が用いられる。   The insulating resin substrate 16 has, for example, a rectangular ribbon shape and is made of a flexible insulating synthetic resin film having flexibility. For the insulating synthetic resin film, for example, a synthetic resin film formed of polyethylene terephthalate (PET) resin or the like is used. As the polyethylene terephthalate resin film, a commercially available polyethylene terephthalate resin film or the like is used.

絶縁樹脂基板１６を成形する合成樹脂には、ポリエチレンテレフタレート樹脂に限定されることなく、ビスマレイミドトリアジン（ＢＴ）樹脂、ポリイミド樹脂、エポキシ樹脂、フッ素樹脂、フェノール樹脂等の熱可塑性樹脂や熱硬化性樹脂を用いることができる。また、絶縁樹脂基板１６を成形する合成樹脂には、液晶ポリマー（ＬＣＰ）等を用いてもよい。   The synthetic resin for forming the insulating resin substrate 16 is not limited to polyethylene terephthalate resin, but is thermoplastic resin such as bismaleimide triazine (BT) resin, polyimide resin, epoxy resin, fluorine resin, phenol resin, or thermosetting. Resin can be used. Further, a liquid crystal polymer (LCP) or the like may be used as a synthetic resin for molding the insulating resin substrate 16.

複数のリード配線層２１〜２７は、絶縁樹脂基板１６に銀含有材料で形成され、銀配線回路３２としての機能を有している。リード配線層２１〜２７の先端は、外部コネクタ端子と電気的に接続されるため略円形状または略楕円状に形成される。なお、図１では、７本のリード配線層２１〜２７が示されているが、リード配線層の本数は、特に、７本に限定されることはない。   The plurality of lead wiring layers 21 to 27 are formed of a silver-containing material on the insulating resin substrate 16 and have a function as the silver wiring circuit 32. The leading ends of the lead wiring layers 21 to 27 are formed in a substantially circular shape or a substantially elliptical shape because they are electrically connected to the external connector terminals. In FIG. 1, seven lead wiring layers 21 to 27 are shown, but the number of lead wiring layers is not particularly limited to seven.

銀配線回路３２は、第１群のリード配線層２１、２３、２５、２７と、第２群のリード配線層２２、２４、２６とから構成される。第１群のリード配線層２１、２３、２５、２７と、第２群のリード配線層２２、２４、２６とは、いわゆる千鳥状に略並行に配列されており、第２群のリード配線層２２、２４、２６の先端が第１群のリード配線層２１、２３、２５、２７の先端より突出して交互配置される。このように、リード配線層２１〜２７を千鳥状に配列させることより、コネクタ端子１４をより小さく形成することができる。勿論、他の条件次第では、リード配線層２１〜２７の配列は、千鳥状に限定されることはない。   The silver wiring circuit 32 includes a first group of lead wiring layers 21, 23, 25, 27 and a second group of lead wiring layers 22, 24, 26. The first group of lead wiring layers 21, 23, 25, and 27 and the second group of lead wiring layers 22, 24, and 26 are arranged substantially in parallel in a so-called zigzag pattern, and the second group of lead wiring layers. The tips of 22, 24, and 26 protrude from the tips of the first group of lead wiring layers 21, 23, 25, and 27 and are alternately arranged. Thus, the connector terminals 14 can be made smaller by arranging the lead wiring layers 21 to 27 in a staggered manner. Of course, depending on other conditions, the arrangement of the lead wiring layers 21 to 27 is not limited to a staggered pattern.

複数のリード配線層２１〜２７は、銅層３４で被覆されることが好ましい。リード配線層２１〜２７に銅層３４を被覆するのは、後述するように、リード配線層２１〜２７の外側には、錫（Ｓｎ）系合金はんだで錫（Ｓｎ）系合金層４０を形成するので、錫（Ｓｎ）系合金はんだの濡れ性をより向上させてセルフアライメント機能を十分に引き出すためである。また、リード配線層２１〜２７に銅層３４を被覆するのは、リード配線層２１〜２７は銀含有材料で形成されるため、錫（Ｓｎ）系合金はんだの溶融中に銀がはんだに溶け込んで拡散するいわゆる銀喰われを抑制するためである。   The plurality of lead wiring layers 21 to 27 are preferably covered with a copper layer 34. As described later, the lead wiring layers 21 to 27 are covered with the copper layer 34 by forming a tin (Sn) alloy layer 40 with tin (Sn) alloy solder outside the lead wiring layers 21 to 27. Therefore, the wettability of the tin (Sn) -based alloy solder is further improved to sufficiently bring out the self-alignment function. The lead wiring layers 21 to 27 are covered with the copper layer 34 because the lead wiring layers 21 to 27 are made of a silver-containing material, so that silver melts into the solder during the melting of the tin (Sn) alloy solder. This is to suppress so-called silver erosion that diffuses at a low temperature.

リード配線層２１〜２７の表面には、絶縁樹脂基板１６の溶融温度または熱分解温度より低い融点を有する錫（Ｓｎ）系合金はんだで形成された錫（Ｓｎ）系合金層４０が設けられる。錫（Ｓｎ）系合金層４０は、イオンマイグレーション等のマイグレーションを抑える機能を有している。リード配線層２１〜２７を形成する銀は、マイグレーションを発生させやすいので、リード配線層２１〜２７を銀や銅よりも耐マイグレーション性に優れた錫（Ｓｎ）系合金層４０で覆うことによりマイグレーションの発生を防止することができる。   On the surface of the lead wiring layers 21 to 27, a tin (Sn) alloy layer 40 formed of a tin (Sn) alloy solder having a melting point lower than the melting temperature or thermal decomposition temperature of the insulating resin substrate 16 is provided. The tin (Sn) -based alloy layer 40 has a function of suppressing migration such as ion migration. Since silver forming the lead wiring layers 21 to 27 is likely to cause migration, migration is performed by covering the lead wiring layers 21 to 27 with a tin (Sn) -based alloy layer 40 that has better migration resistance than silver or copper. Can be prevented.

錫（Ｓｎ）系合金層４０は、絶縁樹脂基板１６の溶融温度または熱分解温度より低い融点を有する錫（Ｓｎ）系合金はんだで形成される。錫（Ｓｎ）系合金はんだを加熱溶融させてリード配線層２１〜２７に被覆させるため、絶縁樹脂基板１６を溶融または熱分解させないようにするためである。   The tin (Sn) alloy layer 40 is formed of a tin (Sn) alloy solder having a melting point lower than the melting temperature or thermal decomposition temperature of the insulating resin substrate 16. This is to prevent the insulating resin substrate 16 from being melted or thermally decomposed in order to heat and melt the tin (Sn) -based alloy solder to cover the lead wiring layers 21 to 27.

錫（Ｓｎ）系合金層４０は、ビスマス（Ｂｉ）を含有する錫―ビスマス（Ｓｎ−Ｂｉ）系合金はんだで形成されることが好ましい。錫―ビスマス（Ｓｎ−Ｂｉ）系合金はんだは、ビスマス（Ｂｉ）の添加量を調整することにより他の錫（Ｓｎ）系合金はんだより更に低い温度で溶融させることができる。例えば、錫―ビスマス（Ｓｎ−Ｂｉ）系合金はんだに、５８ｗｔ％のビスマス（Ｂｉ）を含有するＳｎ−５８Ｂｉ共晶合金を用いることにより、融点を１３９℃の低融点とすることができる。また、錫―ビスマス（Ｓｎ−Ｂｉ）系合金はんだを用いることにより、耐マイグレーション性を更に向上させることができる。勿論、錫（Ｓｎ）系合金層４０は、錫―ビスマス（Ｓｎ−Ｂｉ）系合金はんだ以外の錫（Ｓｎ）系合金はんだで形成してもよい。   The tin (Sn) -based alloy layer 40 is preferably formed of a tin-bismuth (Sn-Bi) -based alloy solder containing bismuth (Bi). Tin-bismuth (Sn-Bi) alloy solder can be melted at a lower temperature than other tin (Sn) alloy solders by adjusting the amount of bismuth (Bi) added. For example, by using a Sn-58Bi eutectic alloy containing 58 wt% bismuth (Bi) for tin-bismuth (Sn—Bi) alloy solder, the melting point can be lowered to 139 ° C. Moreover, the migration resistance can be further improved by using a tin-bismuth (Sn—Bi) alloy solder. Of course, the tin (Sn) -based alloy layer 40 may be formed of a tin (Sn) -based alloy solder other than the tin-bismuth (Sn-Bi) -based alloy solder.

保護層３０は、コネクタ端子１４の回路基板本体１２側に形成され、絶縁保護等の機能を有している。保護層３０は、絶縁保護等のため絶縁性材料により形成される。保護層３０は、コネクタの接点となる接点部以外の部位に設けられる。保護層３０は、例えば、ソルダーレジスト等により形成される。   The protective layer 30 is formed on the side of the circuit board body 12 of the connector terminal 14 and has functions such as insulation protection. The protective layer 30 is formed of an insulating material for insulation protection or the like. The protective layer 30 is provided at a portion other than the contact portion that becomes the contact of the connector. The protective layer 30 is formed by, for example, a solder resist.

次に、配線基板１０の製造方法について説明する。   Next, a method for manufacturing the wiring board 10 will be described.

図２は、配線基板１０の製造方法を示すフローチャートである。配線基板１０の製造方法は、絶縁樹脂基板１６に複数のリード配線層２１〜２７を形成するリード配線層形成工程（Ｓ１０）と、錫（Ｓｎ）系合金はんだを含有する錫（Ｓｎ）系合金はんだペースト４６を塗布する錫（Ｓｎ）系合金はんだペースト塗布工程（Ｓ１２）と、錫（Ｓｎ）系合金はんだペースト４６を加熱溶融して錫（Ｓｎ）系合金層４０を被覆する錫（Ｓｎ）系合金はんだ溶融工程と（Ｓ１４）と、保護層３０を形成する保護層形成工程（Ｓ１６）と、を備えている。   FIG. 2 is a flowchart showing a method for manufacturing the wiring board 10. The manufacturing method of the wiring board 10 includes a lead wiring layer forming step (S10) for forming a plurality of lead wiring layers 21 to 27 on the insulating resin substrate 16, and a tin (Sn) alloy containing tin (Sn) alloy solder. A tin (Sn) alloy solder paste application step (S12) for applying the solder paste 46, and a tin (Sn) alloy for coating the tin (Sn) alloy layer 40 by heating and melting the tin (Sn) alloy solder paste 46 A system alloy solder melting step (S14), and a protective layer forming step (S16) for forming the protective layer 30.

リード配線層形成工程（Ｓ１０）は、コネクタ端子部１４ａに置かれる絶縁樹脂基板１６に、銀ペーストで複数のリード配線層２１〜２７を形成する工程である。図３は、絶縁樹脂基板１６に複数のリード配線層２１〜２７を形成した状態を示す図であり、図３（ａ）は平面図、図３（ｂ）はＡ−Ａ線に沿った断面図である。   The lead wiring layer forming step (S10) is a step of forming a plurality of lead wiring layers 21 to 27 with silver paste on the insulating resin substrate 16 placed on the connector terminal portion 14a. 3A and 3B are views showing a state in which a plurality of lead wiring layers 21 to 27 are formed on the insulating resin substrate 16, FIG. 3A is a plan view, and FIG. 3B is a cross section taken along line AA. FIG.

絶縁樹脂基板１６には、例えば、ポリエチレンテレフタレート（ＰＥＴ）樹脂やポリイミド樹脂（ＰＩ）等の合成樹脂で成形した絶縁性合成樹脂フィルムが用いられる。銀ペーストには、プリント配線基板１０の製造で一般的に使用されている銀ペースト材料を用いることができる。また、銀ペーストには、銀インク等も含まれる。   For the insulating resin substrate 16, for example, an insulating synthetic resin film formed of a synthetic resin such as polyethylene terephthalate (PET) resin or polyimide resin (PI) is used. As the silver paste, a silver paste material generally used in the production of the printed wiring board 10 can be used. The silver paste includes silver ink and the like.

リード配線層２１〜２７は、例えば、絶縁樹脂基板１６に銀ペーストをスクリーン印刷等することにより形成される。リード配線層２１〜２７の先端部４４の外径は、例えば、０．１６ｍｍであり、リード配線層２１〜２７の幅（Ｗ）は、例えば、０．１ｍｍから０．２ｍｍである。リード配線層２１〜２７は千鳥状に配列され、配線ピッチ（Ｐ）は、例えば、０．３ｍｍである。また、リード配線層２１〜２７の間隔（Ｄ）は、例えば、０．１ｍｍである。   The lead wiring layers 21 to 27 are formed, for example, by screen printing a silver paste on the insulating resin substrate 16. The outer diameter of the distal end portion 44 of the lead wiring layers 21 to 27 is, for example, 0.16 mm, and the width (W) of the lead wiring layers 21 to 27 is, for example, 0.1 mm to 0.2 mm. The lead wiring layers 21 to 27 are arranged in a staggered manner, and the wiring pitch (P) is, for example, 0.3 mm. Further, the distance (D) between the lead wiring layers 21 to 27 is, for example, 0.1 mm.

複数のリード配線層２１〜２７は、例えは、銅ペースト等で銅層３４が被覆される。図４は、複数のリード配線層２１〜２７に銅層３４を被覆した状態を示す図であり、図４（ａ）は平面図、図４（ｂ）はＡ−Ａ線に沿った断面図である。銅ペーストには、プリント配線基板１０の製造で一般的に使用されている銅ペースト材料を用いることができる。また、銅ペーストには、銅インク等も含まれる。銅層３４は、例えば、複数のリード配線層２１〜２７に銅ペーストをスクリーン印刷、乾燥等することにより形成される。   The plurality of lead wiring layers 21 to 27 are covered with the copper layer 34 by, for example, copper paste or the like. 4A and 4B are views showing a state in which a plurality of lead wiring layers 21 to 27 are covered with a copper layer 34. FIG. 4A is a plan view, and FIG. 4B is a cross-sectional view taken along line AA. It is. As the copper paste, a copper paste material generally used in the manufacture of the printed wiring board 10 can be used. The copper paste includes copper ink and the like. The copper layer 34 is formed, for example, by screen printing, drying, or the like on a plurality of lead wiring layers 21 to 27.

錫系合金はんだペースト塗布工程（Ｓ１２）は、銅層３４で被覆されたリード配線層２１〜２７に、前記絶縁樹脂基板１６の溶融温度または熱分解温度より低い融点を有する錫（Ｓｎ）系合金はんだを含有する錫（Ｓｎ）系合金はんだペースト４６を塗布する工程である。図５は、錫（Ｓｎ）系合金はんだを含有する錫（Ｓｎ）系合金はんだペースト４６を塗布した状態を示す図であり、図５（ａ）は平面図、図５（ｂ）はＡ−Ａ線に沿った断面図である。錫（Ｓｎ）系合金はんだペースト４６には、上述したように、錫―ビスマス（Ｓｎ―Ｂｉ）系合金はんだペーストを用いることが好ましい。   In the tin-based alloy solder paste application step (S12), the lead wiring layers 21 to 27 coated with the copper layer 34 are tin (Sn) -based alloys having a melting point lower than the melting temperature or thermal decomposition temperature of the insulating resin substrate 16. This is a step of applying a tin (Sn) -based alloy solder paste 46 containing solder. FIG. 5 is a view showing a state in which a tin (Sn) -based alloy solder paste 46 containing tin (Sn) -based alloy solder is applied. FIG. 5 (a) is a plan view, and FIG. It is sectional drawing along the A line. As described above, a tin-bismuth (Sn—Bi) alloy solder paste is preferably used for the tin (Sn) alloy solder paste 46.

また、絶縁樹脂基板１６を熱可塑性樹脂で成形した場合には、錫（Ｓｎ）系合金はんだには熱可塑性樹脂の溶融温度より低い融点を有する合金はんだが使用され、絶縁樹脂基板１６を熱硬化性樹脂で成形した場合には、錫（Ｓｎ）系合金はんだには熱硬化性樹脂の熱分解温度より低い融点を有する合金はんだが使用される。   Further, when the insulating resin substrate 16 is molded from a thermoplastic resin, an alloy solder having a melting point lower than the melting temperature of the thermoplastic resin is used as the tin (Sn) alloy solder, and the insulating resin substrate 16 is thermoset. In the case of molding with a curable resin, an alloy solder having a melting point lower than the thermal decomposition temperature of the thermosetting resin is used as the tin (Sn) -based alloy solder.

錫（Ｓｎ）系合金はんだペースト４６には、錫（Ｓｎ）系合金はんだ粉末と、バインダとを含む合金はんだペーストが用いられる。例えば、錫―ビスマス（Ｓｎ―Ｂｉ）系合金はんだペーストには、錫―ビスマス（Ｓｎ―Ｂｉ）系合金はんだ粉末と、バインダとを含む合金はんだペーストが用いられる。また、錫（Ｓｎ）系合金はんだペースト４６には、例えば、鉛フリーはんだ等を用いてもよい。   As the tin (Sn) -based alloy solder paste 46, an alloy solder paste containing a tin (Sn) -based alloy solder powder and a binder is used. For example, for a tin-bismuth (Sn—Bi) alloy solder paste, an alloy solder paste containing a tin-bismuth (Sn—Bi) alloy solder powder and a binder is used. Further, for example, lead-free solder or the like may be used for the tin (Sn) -based alloy solder paste 46.

錫（Ｓｎ）系合金はんだペースト４６は、銅層３４で被覆されたリード配線層２１〜２７の所定部位に塗布される。錫（Ｓｎ）系合金はんだペースト４６は、例えば、銅層３４で被覆されたリード配線層２１〜２７の先端部４４から回路基板本体１２側まで所定幅で細長く塗布される。錫（Ｓｎ）系合金はんだペースト４６は、例えば、プリント配線基板の製造で一般的に使用されているディスペンス装置等を用いて塗布される。   Tin (Sn) -based alloy solder paste 46 is applied to predetermined portions of the lead wiring layers 21 to 27 covered with the copper layer 34. The tin (Sn) -based alloy solder paste 46 is thinly applied with a predetermined width from the tip end portion 44 of the lead wiring layers 21 to 27 covered with the copper layer 34 to the circuit board main body 12 side, for example. The tin (Sn) -based alloy solder paste 46 is applied using, for example, a dispensing apparatus or the like generally used in the manufacture of printed wiring boards.

錫系合金はんだ溶融工程（Ｓ１４）は、錫（Ｓｎ）系合金はんだペースト４６が塗布された複数のリード配線層２１〜２７を、絶縁樹脂基板１６の溶融温度または熱分解温度より低く、錫（Ｓｎ）系合金はんだの融点より高い温度で加熱して錫（Ｓｎ）系合金はんだを溶融し、複数のリード配線層２１〜２７に錫（Ｓｎ）系合金層４０を被覆する工程である。図６は、錫（Ｓｎ）系合金層４０を被覆した状態を示す図であり、図６（ａ）は平面図、図６（ｂ）はＡ−Ａ線に沿った断面図である。   In the tin-based alloy solder melting step (S14), the lead wiring layers 21 to 27 to which the tin (Sn) -based alloy solder paste 46 is applied are made lower than the melting temperature or the thermal decomposition temperature of the insulating resin substrate 16, and the tin ( In this step, the tin (Sn) alloy solder is melted by heating at a temperature higher than the melting point of the Sn) alloy solder, and the lead wiring layers 21 to 27 are coated with the tin (Sn) alloy layer 40. FIGS. 6A and 6B are views showing a state in which the tin (Sn) -based alloy layer 40 is covered. FIG. 6A is a plan view and FIG. 6B is a cross-sectional view taken along the line AA.

錫（Ｓｎ）系合金はんだペースト４６が塗布されたリード配線層２１〜２７を、絶縁樹脂基板１６の溶融温度または熱分解温度より低く、錫（Ｓｎ）系合金はんだの融点より高い温度で加熱して錫（Ｓｎ）系合金はんだを溶融させることにより、はんだのセルフアライメント機能でリード配線層２１〜２７に錫（Ｓｎ）系合金層４０を被覆することができる。絶縁樹脂基板１６の溶融温度または熱分解温度より低い温度で加熱するのは、絶縁樹脂基板１６を溶融、熱分解等させないためである。錫（Ｓｎ）系合金を溶融させるための加熱方法には、例えば、リフローソルダリング技術で用いられる方法を適用することができる。加熱方法は、例えば、電気抵抗加熱法、赤外線加熱法、レーザ加熱法、熱風式加熱法等が用いられる。   Lead wiring layers 21 to 27 coated with tin (Sn) alloy solder paste 46 are heated at a temperature lower than the melting temperature or thermal decomposition temperature of insulating resin substrate 16 and higher than the melting point of tin (Sn) alloy solder. By melting the tin (Sn) alloy solder, the lead wiring layers 21 to 27 can be covered with the tin (Sn) alloy layer 40 by the solder self-alignment function. The reason why the insulating resin substrate 16 is heated at a temperature lower than the melting temperature or the thermal decomposition temperature is to prevent the insulating resin substrate 16 from being melted, thermally decomposed, or the like. As a heating method for melting the tin (Sn) -based alloy, for example, a method used in a reflow soldering technique can be applied. As the heating method, for example, an electric resistance heating method, an infrared heating method, a laser heating method, a hot air heating method, or the like is used.

保護層形成工程（Ｓ１６）は、錫（Ｓｎ）系合金層４０で被覆されたリード配線層２１〜２７の回路基板本体１２側に、絶縁性材料で保護層３０を形成する工程である。図７は、保護層３０を形成した状態を示す図であり、図７（ａ）は平面図、図７（ｂ）はＡ−Ａ線に沿った断面図である。絶縁性ペーストには、ソルダーレジスト等が用いられる。   The protective layer forming step (S16) is a step of forming the protective layer 30 with an insulating material on the circuit board body 12 side of the lead wiring layers 21 to 27 covered with the tin (Sn) -based alloy layer 40. 7A and 7B are views showing a state in which the protective layer 30 is formed. FIG. 7A is a plan view, and FIG. 7B is a cross-sectional view taken along the line AA. A solder resist or the like is used for the insulating paste.

ソルダーレジストには、プリント配線基板の製造で一般的に使用されているレジストインクを用いることができる。ソルダーレジスト等は、例えば、スクリーン印刷等でコネクタの接点となる接点部以外の部位に被覆される。以上により、回路基板本体１２に連結されるコネクタ端子１４が製造されて、配線基板１０の製造が完了する。   For the solder resist, a resist ink generally used in the production of a printed wiring board can be used. The solder resist or the like is coated on a portion other than the contact portion that becomes the contact of the connector by screen printing or the like, for example. Thus, the connector terminal 14 connected to the circuit board body 12 is manufactured, and the manufacturing of the wiring board 10 is completed.

上記構成によれば、コネクタ端子部に置かれる絶縁樹脂基板に、銀ペーストで複数のリード配線層を形成し、複数のリード配線層に、絶縁樹脂基板の溶融温度または熱分解温度より低い融点を有する錫（Ｓｎ）系合金はんだを含有する錫（Ｓｎ）系合金はんだペーストを塗布し、錫（Ｓｎ）系合金はんだペーストが塗布された複数のリード配線層を、絶縁樹脂基板の溶融温度または熱分解温度より低く、錫（Ｓｎ）系合金はんだの融点より高い温度で加熱して錫（Ｓｎ）系合金はんだを溶融し、複数のリード配線層に錫（Ｓｎ）系合金層を被覆することにより、はんだのセルフアライメント機能によって狭ピッチで形成されたリード配線層に銀、銅等よりも耐マグレーション性を有する錫（Ｓｎ）系合金層をより均一に被覆できるので、導電性インクを印刷等した場合に発生するインクの滲みや印刷位置のズレ等で生じていたリード配線層の間の短絡が防止される。   According to the above configuration, a plurality of lead wiring layers are formed with silver paste on the insulating resin substrate placed on the connector terminal portion, and a melting point lower than the melting temperature or thermal decomposition temperature of the insulating resin substrate is formed on the plurality of lead wiring layers. A tin (Sn) -based alloy solder paste containing tin (Sn) -based alloy solder is applied, and a plurality of lead wiring layers coated with the tin (Sn) -based alloy solder paste are applied to the melting temperature or heat of the insulating resin substrate. By heating at a temperature lower than the decomposition temperature and higher than the melting point of the tin (Sn) alloy solder, the tin (Sn) alloy solder is melted, and a plurality of lead wiring layers are coated with the tin (Sn) alloy layer Since the lead wiring layer formed at a narrow pitch by the solder self-alignment function can be coated more uniformly with a tin (Sn) alloy layer that is more resistant to magnation than silver, copper, etc. Short circuit between the lead wiring layer which occurs in the displacement of bleeding or print position of the ink which occurs when the ink was printed or the like can be prevented.

上記構成によれば、錫（Ｓｎ）系合金はんだペーストの塗布と加熱処理により、リード配線層に錫（Ｓｎ）系合金層を形成するので、導電性インクを印刷等する場合に行われる高精度が要求される画像認識の位置合わせ等が不要になる。そのため、安定した精度で０．３ｍｍピッチ等の狭ピッチのコネクタ端子を有する配線基板を製造できるので、配線基板の生産性がより向上する。   According to the above configuration, the tin (Sn) -based alloy layer is formed on the lead wiring layer by the application of the tin (Sn) -based alloy solder paste and the heat treatment, so that high precision is achieved when conducting conductive ink printing or the like. This eliminates the need for image recognition alignment and the like. Therefore, a wiring board having connector terminals with a narrow pitch such as 0.3 mm pitch can be manufactured with stable accuracy, and the productivity of the wiring board is further improved.

上記構成によれば、錫（Ｓｎ）系合金はんだに錫―ビスマス（Ｓｎ−Ｂｉ）系合金はんだを用いることにより、耐マイグレーション性を更に向上させることができる。   According to the above configuration, the migration resistance can be further improved by using the tin-bismuth (Sn-Bi) alloy solder for the tin (Sn) alloy solder.

上記構成によれば、リード配線層に銅層を被覆することにより、錫（Ｓｎ）系合金はんだのセルフアライメント機能を十分に引き出すとともに、錫（Ｓｎ）系合金はんだの加熱溶融中にリード配線層に含まれる銀がはんだに溶け込んで拡散するいわゆる銀喰われを抑制することができる。   According to the above configuration, by covering the lead wiring layer with the copper layer, the self-alignment function of the tin (Sn) -based alloy solder is sufficiently extracted, and the lead wiring layer is heated during the melting of the tin (Sn) -based alloy solder. It is possible to suppress so-called silver erosion in which the silver contained in the metal melts and diffuses into the solder.

上記構成によれば、リード配線層を千鳥状に配列させることより、コネクタ端子をより小さく形成することができる。   According to the above configuration, the connector terminals can be formed smaller by arranging the lead wiring layers in a staggered manner.

（実施例）
２種類の製造方法で配線基板を製造し、配線基板に設けられるコネクタ端子の端子間絶縁抵抗性と耐マイグレーション性とを評価した。まず、実施例１における配線基板１０の製造方法について説明する。実施例１の製造方法で製造された配線基板１０の構成は、上記図１に示した構成と同じである。 (Example)
The wiring board was manufactured by two kinds of manufacturing methods, and the inter-terminal insulation resistance and the migration resistance of the connector terminals provided on the wiring board were evaluated. First, the manufacturing method of the wiring board 10 in Example 1 is demonstrated. The configuration of the wiring board 10 manufactured by the manufacturing method of Example 1 is the same as the configuration shown in FIG.

リード配線層形成工程（Ｓ１０）で、絶縁樹脂基板１６であるポリエチレンテレフタレート（ＰＥＴ）基板に銀ペーストをスクリーン印刷して乾燥させ、千鳥状に配列させた複数のリード配線層２１〜２７を形成した。ポリエチレンテレフタレート（ＰＥＴ）基板には、帝人デュポンフィルム株式会社製のポリエチレンテレフタレートフィルム（型番：ＨＳＬ、厚さ：１００μｍ）を使用した。銀ペーストには、東洋紡株式会社製の銀を主成分とする導電性インク（型番：ＤＸ−３５１Ｈ−３０）を使用した。そして、リード配線層２１〜２７の幅は０．１ｍｍとし、リード配線層２１〜２７の先端部４４は直径０．１６ｍｍの略円形状とした。また、コネクタ端子部１４ａの先端側におけるリード配線層２１〜２７の間隔を０．３ｍｍとした。また、銅ペーストをリード配線層２１〜２７に０．１ｍｍ幅で印刷乾燥して、リード配線層２１〜２７に銅層３４を被覆した。なお、銅層３４の厚みを２０μｍとした。   In the lead wiring layer forming step (S10), a silver paste was screen printed on a polyethylene terephthalate (PET) substrate, which is an insulating resin substrate 16, and dried to form a plurality of lead wiring layers 21 to 27 arranged in a staggered manner. . A polyethylene terephthalate film (model number: HSL, thickness: 100 μm) manufactured by Teijin DuPont Films, Inc. was used for the polyethylene terephthalate (PET) substrate. As the silver paste, a conductive ink (model number: DX-351H-30) mainly composed of silver manufactured by Toyobo Co., Ltd. was used. The lead wiring layers 21 to 27 have a width of 0.1 mm, and the leading end portions 44 of the lead wiring layers 21 to 27 have a substantially circular shape with a diameter of 0.16 mm. Further, the distance between the lead wiring layers 21 to 27 on the distal end side of the connector terminal portion 14a was set to 0.3 mm. Further, the copper paste 34 was coated on the lead wiring layers 21 to 27 by printing and drying the copper paste on the lead wiring layers 21 to 27 with a width of 0.1 mm. The thickness of the copper layer 34 was 20 μm.

錫系合金はんだペースト塗布工程（Ｓ１２）で、銅層３４が被覆されたリード配線層２１〜２７に、錫（Ｓｎ）系合金はんだペースト４６として錫―ビスマス（Ｓｎ−Ｂｉ）系合金はんだペーストを塗布した。錫―ビスマス（Ｓｎ−Ｂｉ）系合金はんだペーストには、低融点はんだである低温プラスタン１５０（青木メタル株式会社製、溶断温度１５０℃）を用いた。また、錫―ビスマス（Ｓｎ−Ｂｉ）系合金はんだペーストの塗布は、ディスペンス装置を用いて行った。   Tin-bismuth (Sn-Bi) alloy solder paste as tin (Sn) alloy solder paste 46 is applied to the lead wiring layers 21 to 27 coated with the copper layer 34 in the tin alloy solder paste application step (S12). Applied. As the tin-bismuth (Sn—Bi) alloy solder paste, low-temperature plastan 150 (Aoki Metal Co., Ltd., fusing temperature 150 ° C.), which is a low melting point solder, was used. The tin-bismuth (Sn-Bi) alloy solder paste was applied using a dispensing apparatus.

錫系合金はんだ溶融工程（Ｓ１４）で、銅層３４が被覆されたリード配線層２１〜２７に塗布された錫―ビスマス（Ｓｎ−Ｂｉ）系合金はんだペーストを加熱して溶融し、リード配線層２１〜２７に、錫（Ｓｎ）系合金層４０として錫―ビスマス（Ｓｎ−Ｂｉ）系合金層を被覆した。なお、加熱温度は、低温プラスタン１５０の溶断温度１５０℃より高く、ポリエチレンテレフタレートフィルムの溶融温度よりも低い温度とした。なお、錫（Ｓｎ）系合金層４０の厚みを１０μｍとした。   In the tin-based alloy solder melting step (S14), the tin-bismuth (Sn-Bi) -based alloy solder paste applied to the lead wiring layers 21 to 27 coated with the copper layer 34 is heated and melted to form a lead wiring layer. 21 to 27 were coated with a tin-bismuth (Sn—Bi) alloy layer as the tin (Sn) alloy layer 40. The heating temperature was higher than the fusing temperature 150 ° C. of the low temperature platan 150 and lower than the melting temperature of the polyethylene terephthalate film. Note that the thickness of the tin (Sn) -based alloy layer 40 was 10 μm.

保護層形成工程（Ｓ１６）で、コネクタ端子部１４ａの回路基板本体１２側を覆うようにソルダーレジストをスクリーン印刷して、保護層３０であるレジスト層を形成した。なお、レジスト層は、コネクタ端子の接点以外の部位に形成した。ソルダーレジストには、日立化成工業株式会社製のソルダーレジスト（型番；ＳＮ９０００）を使用した。   In the protective layer forming step (S16), a solder resist was screen-printed so as to cover the circuit board body 12 side of the connector terminal portion 14a, thereby forming a resist layer as the protective layer 30. The resist layer was formed at a portion other than the contact of the connector terminal. A solder resist (model number: SN9000) manufactured by Hitachi Chemical Co., Ltd. was used as the solder resist.

次に、比較例１における配線基板１０の製造方法について説明する。   Next, a method for manufacturing the wiring board 10 in Comparative Example 1 will be described.

図８は、比較例１の製造方法で製造した配線基板におけるコネクタ端子の構成を示す図である。コネクタ端子が設けられるポリエチレンテレフタレート（ＰＥＴ）基板５０に銀ペーストをスクリーン印刷して乾燥させ、千鳥状に配列させた複数の銀配線層５１〜５７を形成した。銀配線層５１〜５７の幅（Ｘ１）は、０．０５ｍｍとし、銀配線層５１〜５７のピッチ（Ｘ２）は、０．３ｍｍピッチとした。次に、銀配線層５１〜５７に導電性カーボンペーストをスクリーン印刷して導電性カーボン層５８を形成した。導電性カーボンペーストには、モリテックス株式会社製の導電性カーボンペースト（型番５８１ＳＳ）を使用した。導電性カーボン層５８の幅（Ｘ３）は、０．２０ｍｍとした。さらに、コネクタ端子部以外をソルダーレジストでスクリーン印刷してレジスト層５９を形成した。なお、ポリエチレンテレフタレート（ＰＥＴ）基板５０、銀ペースト及びソルダーレジストは、実施例１の製造方法で使用した材料と同じものを使用した。   FIG. 8 is a diagram illustrating a configuration of connector terminals in a wiring board manufactured by the manufacturing method of Comparative Example 1. A silver paste was screen-printed on a polyethylene terephthalate (PET) substrate 50 provided with connector terminals and dried to form a plurality of silver wiring layers 51 to 57 arranged in a staggered manner. The width (X1) of the silver wiring layers 51 to 57 was 0.05 mm, and the pitch (X2) of the silver wiring layers 51 to 57 was 0.3 mm. Next, the conductive carbon layer 58 was formed by screen printing a conductive carbon paste on the silver wiring layers 51 to 57. As the conductive carbon paste, a conductive carbon paste (model number 581SS) manufactured by Moritex Corporation was used. The width (X3) of the conductive carbon layer 58 was 0.20 mm. Further, a resist layer 59 was formed by screen printing with a solder resist except for the connector terminal portion. The polyethylene terephthalate (PET) substrate 50, the silver paste, and the solder resist were the same as those used in the manufacturing method of Example 1.

次に、実施例１及び比較例１の製造方法で製造した配線基板について、コネクタ端子をコネクタに嵌め込み、絶縁抵抗測定器を用いて絶縁抵抗値の測定を実施した。絶縁抵抗値の測定は、実施例１で製造した配線基板１０についてはリード配線層２１、２３、２５、２７を正極とし、リード配線層２２、２４、２６を負極として測定し、比較例１で製造した配線基板についてはリード配線層５１、５３、５５、５７を正極とし、リード配線層５２、５４、５６を負極として測定した。なお、サンプル数（Ｎ）は、いずれの配線基板１０もＮ＝５とし、１．０×１０８Ω以上の絶縁抵抗を合格とした。 Next, about the wiring board manufactured with the manufacturing method of Example 1 and the comparative example 1, the connector terminal was inserted in the connector and the insulation resistance value was measured using the insulation resistance measuring device. The insulation resistance value was measured for the wiring substrate 10 manufactured in Example 1 with the lead wiring layers 21, 23, 25, 27 as the positive electrode and the lead wiring layers 22, 24, 26 as the negative electrode. With respect to the manufactured wiring board, the lead wiring layers 51, 53, 55, and 57 were measured as positive electrodes, and the lead wiring layers 52, 54, and 56 were measured as negative electrodes. Note that the number of samples (N) was N = 5 for all the wiring boards 10, and an insulation resistance of 1.0 × 10 8 Ω or higher was accepted.

図９は、配線基板の絶縁抵抗測定結果を示す図である。比較例１の製造方法で製造された配線基板では、２体のサンプルで１．０×１０８Ωより低い絶縁抵抗値が測定された。これは、導電性インクの滲み、印刷の位置ズレによる短絡が発生したことによるものである。これに対して、実施例１の製造方法で製造された配線基板１０では、全てのサンプルにおいて１．０×１０８Ω以上の絶縁抵抗値が得られた。実施例１の製造方法によれば、リード配線層２１〜２７の間のショートをより確実に防止して、リード配線層２１〜２７のピッチ（Ｐ）が０．３ｍｍである狭ピッチのコネクタ端子１４を有する配線基板１０を安定して製造できた。 FIG. 9 is a diagram showing the measurement results of the insulation resistance of the wiring board. In the wiring board manufactured by the manufacturing method of Comparative Example 1, an insulation resistance value lower than 1.0 × 10 8 Ω was measured in two samples. This is due to the occurrence of a short circuit due to bleeding of the conductive ink and displacement of printing. On the other hand, in the wiring board 10 manufactured by the manufacturing method of Example 1, an insulation resistance value of 1.0 × 10 8 Ω or more was obtained in all samples. According to the manufacturing method of the first embodiment, the short-circuit between the lead wiring layers 21 to 27 is more reliably prevented, and the narrow pitch connector terminal in which the pitch (P) of the lead wiring layers 21 to 27 is 0.3 mm. The wiring board 10 having 14 could be stably manufactured.

次に、実施例１及び比較例１の製造方法で製造した配線基板について、コネクタ端子をコネクタに嵌め込み、耐マイグレーション性を評価した。耐マイグレーションの評価は、実施例１で製造した配線基板１０についてはリード配線層２１、２３、２５、２７を正極とし、リード配線層２２、２４、２６を負極とし、比較例１で製造した配線基板についてはリード配線層５１、５３、５５、５７を正極とし、リード配線層５２、５４、５６を負極とした。いずれも５Ｖの電圧を印加して各回路間の出力電圧を測定し、出力電圧が０．２Ｖより小さくなるまでの時間を計測しマイグレーション発生時間とした。なお、サンプル数（Ｎ）は、いずれの配線基板もＮ＝５とした。   Next, with respect to the wiring board manufactured by the manufacturing method of Example 1 and Comparative Example 1, the connector terminal was fitted into the connector, and the migration resistance was evaluated. The migration resistance was evaluated by using the wiring substrate 10 manufactured in Example 1 with the lead wiring layers 21, 23, 25, and 27 as the positive electrode and the lead wiring layers 22, 24, and 26 with the negative electrode, and the wiring manufactured in Comparative Example 1. For the substrate, the lead wiring layers 51, 53, 55, and 57 were positive electrodes, and the lead wiring layers 52, 54, and 56 were negative electrodes. In each case, a voltage of 5 V was applied to measure the output voltage between the circuits, and the time until the output voltage became smaller than 0.2 V was measured to determine the migration occurrence time. Note that the number of samples (N) was N = 5 for all wiring boards.

図１０は、マイグレーションが発生するまでのマイグレーション発生時間を示す図である。実施例１の製造方法で製造された配線基板１０では、比較例１の製造方法で製造された配線基板よりマイグレーション発生までの時間が４倍以上と長く、優れた耐マイグレーション性を示した。   FIG. 10 is a diagram illustrating a migration occurrence time until migration occurs. In the wiring board 10 manufactured by the manufacturing method of Example 1, the time until the occurrence of migration was four times or more longer than that of the wiring board manufactured by the manufacturing method of Comparative Example 1, and excellent migration resistance was exhibited.

本発明の実施の形態において、配線基板の構成を示す図である。In embodiment of this invention, it is a figure which shows the structure of a wiring board. 本発明の実施の形態において、配線基板の製造方法を示すフローチャートである。In embodiment of this invention, it is a flowchart which shows the manufacturing method of a wiring board. 本発明の実施の形態において、絶縁樹脂基板に複数のリード配線層を形成した状態を示す図である。In embodiment of this invention, it is a figure which shows the state which formed the several lead wiring layer in the insulating resin board | substrate. 本発明の実施の形態において、複数のリード配線層に銅層を被覆した状態を示す図である。In embodiment of this invention, it is a figure which shows the state which coat | covered the copper layer to the some lead wiring layer. 本発明の実施の形態において、錫（Ｓｎ）系合金はんだを含有する錫（Ｓｎ）系合金はんだペーストを塗布した状態を示す図である。In embodiment of this invention, it is a figure which shows the state which apply | coated the tin (Sn) type alloy solder paste containing a tin (Sn) type alloy solder. 本発明の実施の形態において、錫（Ｓｎ）系合金層を被覆した状態を示す図である。In embodiment of this invention, it is a figure which shows the state which coat | covered the tin (Sn) type-alloy layer. 本発明の実施の形態において、保護層を形成した状態を示す図である。It is a figure which shows the state in which the protective layer was formed in embodiment of this invention. 比較例１の製造方法で製造した配線基板におけるコネクタ端子の構成を示す図である。6 is a diagram showing a configuration of connector terminals in a wiring board manufactured by a manufacturing method of Comparative Example 1. FIG. 本発明の実施の形態において、配線基板の絶縁抵抗測定結果を示す図である。In embodiment of this invention, it is a figure which shows the insulation resistance measurement result of a wiring board. 本発明の実施の形態において、マイグレーションが発生するまでのマイグレーション発生時間を示す図である。In an embodiment of the invention, it is a figure showing migration occurrence time until migration occurs.

符号の説明Explanation of symbols

１０ 配線基板
１２ 回路基板本体
１４ コネクタ端子
１４ａ コネクタ端子部
１６ 絶縁樹脂基板
２０〜２７ リード配線層
３０ 保護層
３２ 配線回路
３４ 銅層
４０ 錫（Ｓｎ）系合金層
４４ リード配線層の先端部
４６ 錫（Ｓｎ）系合金はんだペースト
５０ ポリエチレンテレフタレート（ＰＥＴ）基板
５１〜５７ 銀配線層
５８ 導電性カーボン層
５９ レジスト層 DESCRIPTION OF SYMBOLS 10 Wiring board 12 Circuit board main body 14 Connector terminal 14a Connector terminal part 16 Insulating resin board 20-27 Lead wiring layer 30 Protective layer 32 Wiring circuit 34 Copper layer 40 Tin (Sn) type alloy layer 44 Leading end part of lead wiring layer 46 Tin (Sn) -based alloy solder paste 50 Polyethylene terephthalate (PET) substrate 51-57 Silver wiring layer 58 Conductive carbon layer 59 Resist layer

Claims (7)

回路基板本体と、前記回路基板本体に連結されるコネクタ端子と、を備える配線基板を製造する配線基板の製造方法であって、
コネクタ端子部に置かれる絶縁樹脂基板に、銀ペーストで複数のリード配線層を形成するリード配線層形成工程と、
前記複数のリード配線層に、前記絶縁樹脂基板の溶融温度または熱分解温度より低い融点を有する錫系合金はんだを含有する錫系合金はんだペーストを塗布する錫系合金はんだペースト塗布工程と、
前記錫系合金はんだペーストが塗布された複数のリード配線層を、前記絶縁樹脂基板の溶融温度または熱分解温度より低く、前記錫系合金はんだの融点より高い温度で加熱して前記錫系合金はんだを溶融し、前記複数のリード配線層に錫系合金層を被覆する錫系合金はんだ溶融工程と、
を備えることを特徴とする配線基板の製造方法。 A circuit board manufacturing method for manufacturing a circuit board comprising a circuit board body and a connector terminal coupled to the circuit board body,
A lead wiring layer forming step of forming a plurality of lead wiring layers with silver paste on an insulating resin substrate placed on the connector terminal portion;
A tin-based alloy solder paste applying step of applying a tin-based alloy solder paste containing a tin-based alloy solder having a melting point lower than the melting temperature or thermal decomposition temperature of the insulating resin substrate to the plurality of lead wiring layers;
The plurality of lead wiring layers coated with the tin-based alloy solder paste are heated at a temperature lower than a melting temperature or a thermal decomposition temperature of the insulating resin substrate and higher than a melting point of the tin-based alloy solder to thereby form the tin-based alloy solder. And a tin-based alloy solder melting step for coating the plurality of lead wiring layers with a tin-based alloy layer; and
A method for manufacturing a wiring board, comprising: 請求項１に記載の配線基板の製造方法であって、
前記錫系合金はんだは、ビスマスを含有することを特徴とする配線基板の製造方法。 It is a manufacturing method of the wiring board according to claim 1,
The said tin-type alloy solder contains bismuth, The manufacturing method of the wiring board characterized by the above-mentioned. 請求項１または２に記載の配線基板の製造方法であって、
前記リード配線層形成工程は、更に、前記複数のリード配線層に銅層を被覆することを特徴とする配線基板の製造方法。 It is a manufacturing method of the wiring board according to claim 1 or 2,
In the lead wiring layer forming step, the plurality of lead wiring layers are further covered with a copper layer. 請求項１から３のいずれか１つに記載の配線基板の製造方法であって、
前記錫系合金はんだペースト塗布工程は、前記錫系合金はんだペーストをスクリーン印刷により塗布することを特徴とする配線基板の製造方法。 It is a manufacturing method of the wiring board according to any one of claims 1 to 3,
In the method of manufacturing a wiring board, the tin-based alloy solder paste applying step applies the tin-based alloy solder paste by screen printing. 請求項１から４のいずれか１つに記載の配線基板の製造方法であって、
前記錫系合金層が被覆されたリード配線層の前記回路基板本体側に、絶縁性材料で保護層を形成する保護層形成工程を備えることを特徴とする配線基板の製造方法。 It is a manufacturing method of the wiring board according to any one of claims 1 to 4,
A method of manufacturing a wiring board, comprising: a protective layer forming step of forming a protective layer with an insulating material on the circuit board body side of the lead wiring layer coated with the tin-based alloy layer. 請求項１から５のいずれか１つに記載の配線基板の製造方法であって、
前記複数のリード配線層は、前記絶縁樹脂基板に千鳥状に配列されて形成されることを特徴とする配線基板の製造方法。 A method for manufacturing a wiring board according to any one of claims 1 to 5,
The method for manufacturing a wiring board, wherein the plurality of lead wiring layers are formed in a staggered manner on the insulating resin substrate. 請求項１から６のいずれか１つに記載の配線基板の製造方法であって、
前記錫系合金層で被覆された複数のリード配線層は、コネクタに接続されることを特徴とする配線基板の製造方法。 It is a manufacturing method of the wiring board according to any one of claims 1 to 6,
A method of manufacturing a wiring board, wherein the plurality of lead wiring layers covered with the tin-based alloy layer are connected to a connector.
JP2008106420A 2008-04-16 2008-04-16 Method of manufacturing wiring board Pending JP2009259995A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008106420A JP2009259995A (en) 2008-04-16 2008-04-16 Method of manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008106420A JP2009259995A (en) 2008-04-16 2008-04-16 Method of manufacturing wiring board

Publications (1)

Publication Number Publication Date
JP2009259995A true JP2009259995A (en) 2009-11-05

Family

ID=41387061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008106420A Pending JP2009259995A (en) 2008-04-16 2008-04-16 Method of manufacturing wiring board

Country Status (1)

Country Link
JP (1) JP2009259995A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015360A (en) * 2010-07-01 2012-01-19 Sharp Corp Solar battery cell with wiring, solar battery module and method for manufacturing solar battery cell with wiring
JP2013016845A (en) * 2012-09-14 2013-01-24 Sharp Corp Solar battery cell with wiring, solar battery module, and method for manufacturing solar battery cell with wiring
CN105430936A (en) * 2015-12-08 2016-03-23 芜湖雅葆轩电子科技有限公司 PCB mount skip car

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015360A (en) * 2010-07-01 2012-01-19 Sharp Corp Solar battery cell with wiring, solar battery module and method for manufacturing solar battery cell with wiring
CN103081117A (en) * 2010-07-01 2013-05-01 夏普株式会社 Solar cell, solar cell provided with wiring, solar cell module, and method for manufacturing solar cell provided with wiring
JP2013016845A (en) * 2012-09-14 2013-01-24 Sharp Corp Solar battery cell with wiring, solar battery module, and method for manufacturing solar battery cell with wiring
CN105430936A (en) * 2015-12-08 2016-03-23 芜湖雅葆轩电子科技有限公司 PCB mount skip car

Similar Documents

Publication Publication Date Title
JP5220766B2 (en) Mounting board
TWI389159B (en) Protection element
US20100065320A1 (en) Wiring board and method for manufacturing the same
JP2009016451A (en) Connection structure between printed circuit board and electronic component
US11343901B2 (en) Printed-circuit board
CN104427755A (en) Flexible circuit board and manufacturing method thereof
JP4254757B2 (en) Conductive material, conductive paste and substrate
WO2017002566A1 (en) Wiring board and thermal head
JP2007335430A (en) Circuit board and its production process
JP2009259995A (en) Method of manufacturing wiring board
JP2008294351A (en) Wiring circuit board
JP4991624B2 (en) Printed circuit board and manufacturing method thereof
JP4786461B2 (en) Method for manufacturing terminal for connecting connector of wiring board
JP2008052989A (en) Chip type circuit protection element
JP4823201B2 (en) Circuit board
JP2010034123A (en) Method of manufacturing printed wiring board
JP5252050B2 (en) Circuit board and method for manufacturing circuit board
JP2017112188A (en) Electronic parts
JP2006245195A (en) Double-sided printed wiring board
US20170047485A1 (en) Substrate for mounting light radiation sources and corresponding method
JP2009147129A (en) Wiring board and manufacturing method thereof
JP5257546B2 (en) Manufacturing method of electronic equipment
JP2012049154A (en) Method for manufacturing flexible multilayer circuit board
JP2009212151A (en) Wiring board and its manufacturing method
JP5435095B2 (en) Circuit board and method for manufacturing circuit board