JP2009117547A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP2009117547A JP2009117547A JP2007287657A JP2007287657A JP2009117547A JP 2009117547 A JP2009117547 A JP 2009117547A JP 2007287657 A JP2007287657 A JP 2007287657A JP 2007287657 A JP2007287657 A JP 2007287657A JP 2009117547 A JP2009117547 A JP 2009117547A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- external electrode
- ceramic
- varistor
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
【課題】外部電極をメッキレスとすることで、品質劣化を大きく低減することが可能な電子部品及びその製造方法を提供する。
【解決手段】バリスタの製造方法は、バリスタ素体12を用意する工程と、Pt若しくはその合金又はAu若しくはその合金によってセラミック粉が被覆された金属被覆セラミック粉28を含有する導電ペーストを用意する工程と、バリスタ素体12に導電ペーストを塗布して乾燥することにより導電塗膜26Aをバリスタ素体12の側面12aに形成する工程と、導電塗膜26Aを焼き付けることにより外部電極を形成する工程とを備える。
【選択図】図5
【解決手段】バリスタの製造方法は、バリスタ素体12を用意する工程と、Pt若しくはその合金又はAu若しくはその合金によってセラミック粉が被覆された金属被覆セラミック粉28を含有する導電ペーストを用意する工程と、バリスタ素体12に導電ペーストを塗布して乾燥することにより導電塗膜26Aをバリスタ素体12の側面12aに形成する工程と、導電塗膜26Aを焼き付けることにより外部電極を形成する工程とを備える。
【選択図】図5
Description
本発明は、電子部品及びその製造方法に関する。
従来、電圧非直線性を発現するバリスタ素体と、バリスタ素体の内部にその一部が互いに対向するように配置された第1及び第2の内部電極と、バリスタ素体の外表面に形成されると共に第1の内部電極と電気的に接続された第1の外部電極及びバリスタ素体の外表面に形成されると共に第2の内部電極と電気的に接続された第2の外部電極とを備えるバリスタが知られている(例えば、特許文献1参照)。第1及び第2の外部電極は、それぞれ、バリスタ素体に設けられたAg焼付電極層と、Ag焼付電極層を覆うNiメッキ層と、Niメッキ層を覆うSnメッキ層とによって構成されている。
特開2005−051052号公報
上記のような従来のバリスタにおいて、外部電極をAg焼付電極層、Niメッキ層及びSnメッキ層の三層構造としているのは、次の理由による。すなわち、Ag焼付電極層のみであるとはんだ付けの際にはんだ喰われが発生してしまうため、耐はんだ喰われ性を有するNiを用いてAg焼付電極層にメッキを施すことで、Niメッキ層を形成している。
ところが、Niメッキ層ははんだ濡れ性が低くはんだ付けし難いので、はんだ濡れ性を有するSnを用いてNiメッキ層にメッキを施すことで、Snメッキ層を形成している。従って、このような三層構造の外部電極をバリスタその他の電子部品の外部電極として採用することで、耐はんだ喰われ性及びはんだ濡れ性に優れた外部電極とすることが可能となる。なお、ここで、「はんだ喰われ」とは、はんだ付けの対象となっている部材が、溶融したはんだに溶け込む現象をいう。
しかしながら、外部電極の製造の際にメッキを施す工程が含まれていることにより、種々の悪影響が発生していた。
具体的には、NiメッキやSnメッキを施す際に、Ag焼付電極層が形成されている領域をはみ出してセラミック素体にメッキが形成されたり(このような現象は一般に「メッキ伸び」と呼ばれている)、Ag焼付電極層以外の部分にメッキが付着したり(このような現象は一般に「メッキ付着」と呼ばれている)することがある。このようなメッキ伸びやメッキ付着は、近年におけるバリスタその他の電子部品の小型化に伴い、外部電極間の短絡(ショート)の発生原因として顕著となってきており、好ましくない。
また、バリスタやコンデンサ等の、セラミック素体内に内部電極が配置されている電子部品の製造過程においてメッキを施す工程が含まれていると、セラミック素体と内部電極との間の空隙にメッキ液が侵入してしまうことがある。このとき、バリスタやコンデンサの特性が発現される内部電極の対向部分にまでメッキ液が侵入すると、メッキ液によるセラミック素体の溶解や還元作用等によって電子部品の特性を大きく劣化させる要因となり、好ましくない。
そこで、本発明は、外部電極をメッキレスとする(すなわち、メッキを施さなくても耐はんだ喰われ性及びはんだ濡れ性に優れた外部電極とする)ことで、品質劣化を大きく低減することが可能な電子部品及びその製造方法を提供することを目的とする。
ところで、外部電極をメッキレスとするために、Pt若しくはその合金又はAu若しくはその合金といった耐はんだ喰われ性及びはんだ濡れ性に優れている材料をセラミック素体に直接形成することが考えられる。
しかしながら、外部電極をこれらの金属のみによって構成した場合、これらの金属の熱膨張率が大きいことから、外部電極が熱衝撃(急激な温度変化)に対して脆弱となってしまう。また、これらの金属は焼付け時における収縮率が大きく、これらの金属の融点は、1000℃〜1700℃程度であり、Agの融点(約920℃程度)と比較して非常に高いこととも相俟って、焼付け後に外部電極がセラミック素体から剥がれてしまうということがある。
そこで、本発明者等は、Pt若しくはその合金又はAu若しくはその合金を用いた場合でも上記のような不具合が発生し難い電子部品及びその製造方法について、さらに鋭意研究を行った。その結果、本発明者等は、Pt若しくはその合金又はAu若しくはその合金によってセラミック粉が被覆された金属被覆セラミック粉を含有する導電ペーストを用いることにより、外部電極をメッキレスとし、且つ、上記のような不具合の発生を大きく低減することができることを見出し、本発明を完成するに至った。
すなわち、本発明に係る電子部品の製造方法は、セラミック素体を用意する素体用意工程と、Pt若しくはその合金又はAu若しくはその合金によってセラミック粉が被覆された金属被覆セラミック粉を含有する導電ペーストを用意する導電ペースト用意工程と、セラミック素体に導電ペーストを塗布して乾燥することにより導電塗膜を形成する導電塗膜形成工程と、導電塗膜を焼き付けることにより外部電極を形成する外部電極形成工程とを備えることを特徴とする。
本発明に係る電子部品の製造方法では、導電ペーストが、Pt若しくはその合金又はAu若しくはその合金によってセラミック粉が被覆された金属被覆セラミック粉を含有している。ここで、セラミック粉の焼付け時における収縮率はPt若しくはその合金又はAu若しくはその合金の焼付け時における収縮率と比較して十分小さい。そのため、セラミック素体に塗布された導電塗膜を焼付ける際、セラミック粉がPt若しくはその合金又はAu若しくはその合金の収縮を緩和する緩衝材として機能する。その結果、外部電極をPt若しくはその合金又はAu若しくはその合金のみによって構成した場合と比較して、焼付け後に外部電極がセラミック素体から剥がれてしまう虞が大きく低減されることとなる。
また、本発明に係る電子部品の製造方法によって電子部品を製造した場合、外部電極は、Pt若しくはその合金又はAu若しくはその合金によって構成された金属膜内に、複数のセラミック粒子が点在するように配置された状態となっている。つまり、外部電極が、耐はんだ喰われ性及びはんだ濡れ性に優れたPt若しくはその合金又はAu若しくはその合金によって形成されることとなるので、外部電極をメッキレスとすることができる。その結果、メッキを施すことに起因する短絡や電子部品の特性劣化が発生する虞がなくなると共に工程数の削減に寄与することとなる。
また、セラミック粒子の熱膨張率はPt若しくはその合金又はAu若しくはその合金の熱膨張率と比較して小さいので、外部電極全体として熱膨張又は熱収縮が抑制されることとなる。その結果、耐熱衝撃性に優れた外部電極とすることが可能となる。以上より、本発明に係る電子部品の製造方法によれば、製造される電子部品の信頼性及び品質を大きく向上することができることとなる。
一方、本発明に係る電子部品は、セラミック素体と、セラミック素体の外表面に配置された外部電極とを備え、外部電極は、Pt若しくはその合金又はAu若しくはその合金によって構成された金属膜内に、複数のセラミック粒子が点在するように配置されて形成されていることを特徴とする。
本発明に係る電子部品では、外部電極が、Pt若しくはその合金又はAu若しくはその合金によって構成された金属膜内に、複数のセラミック粒子が点在するように配置されて形成されている。そのため、外部電極をメッキレスとすることができる。その結果、メッキを施すことに起因する短絡や電子部品の特性劣化が発生する虞がなくなると共に工程数の削減に寄与することとなる。また、セラミック粒子の熱膨張率はPt若しくはその合金又はAu若しくはその合金の熱膨張率と比較して小さいので、外部電極全体として熱膨張又は熱収縮が抑制されることとなる。その結果、耐熱衝撃性に優れた外部電極とすることが可能となる。
好ましくは、外部電極の外表面には、複数のセラミック粒子が露出していない。このようにすると、外部電極の外表面に露出したセラミック粒子によってはんだ濡れ性が低下するといったようなことがなくなる。
本発明によれば、外部電極をメッキレスとする(すなわち、メッキを施さなくても耐はんだ喰われ性及びはんだ濡れ性に優れた外部電極とする)ことで、品質劣化を大きく低減することが可能な電子部品及びその製造方法を提供することができる。
本発明に係る電子部品の好適な実施形態について、図面を参照して説明する。なお、以下では、電子部品の一つであるバリスタ10を例にとって説明している。
(バリスタの構成)
まず、図1〜図3を参照して、バリスタ10の構成について説明する。バリスタ10は、バリスタ素体12と、バリスタ素体12の内部に配置された一対の内部電極14A,14Bと、バリスタ素体12の長手方向における側面12a,12bにそれぞれ形成された一対の外部電極16A,16Bとを備える。
まず、図1〜図3を参照して、バリスタ10の構成について説明する。バリスタ10は、バリスタ素体12と、バリスタ素体12の内部に配置された一対の内部電極14A,14Bと、バリスタ素体12の長手方向における側面12a,12bにそれぞれ形成された一対の外部電極16A,16Bとを備える。
バリスタ素体12は、略直方体形状を呈している。バリスタ素体12は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含んで構成されており、電圧非直線性(以下、「バリスタ特性」と称する)を発現する。
内部電極14A,14Bは、共に矩形状の薄肉板状体であり、例えばAg、Pd又はAg−Pd合金によって形成することができる。内部電極14Aは、その一端がバリスタ素体12の側面12aに引き出されており、外部電極16Aと電気的に接続されている。内部電極14Bは、その一端がバリスタ素体12の側面12bに引き出されており、外部電極16Bと電気的に接続されている。
内部電極14Aの一部と内部電極14Bの一部とは、バリスタ素体12内においてバリスタ素体12の一部を挟んで互いに対向している。そのため、バリスタ素体12のうち部電極14Aの一部と内部電極14Bの一部とによって挟まれている部分が、バリスタ特性を発現する領域として機能する。
外部電極16A,16Bは、特に図3にて詳しく示されるように、金属膜18内に複数のセラミック粒子20及び複数のガラス粒子22が点在するように配置されて形成されている。つまり、いずれのセラミック粒子20及びガラス粒子22同士の間にも金属膜18が介在しており、いずれのセラミック粒子20及びガラス粒子22も外部電極16A,16Bの外表面に露出していない。
金属膜18は、Pt若しくはその合金又はAu若しくはその合金によって構成されている。セラミック粒子20は、例えばAl2O3、ZrO2、ZnO、SiO2等によって形成されている。ガラス粒子22は、例えばシリカ系ガラス、亜鉛系ガラス等によって形成されている。
(バリスタの製造方法)
続いて、図3〜図5を参照して、バリスタ10の製造方法について説明する。
続いて、図3〜図5を参照して、バリスタ10の製造方法について説明する。
まず、シート積層工法、印刷積層工法その他の公知の方法により、内部に内部電極14A,14Bが配置されたバリスタ素体12を用意する。
続いて、導体ペースト24(図4参照)を用意する。具体的には、金属被覆セラミック粉28(図5参照)、ガラス粉30(図5参照)、有機バインダ32(図5参照)及び有機溶剤を混合することによって得ることができる。
金属被覆セラミック粉28は、Pt若しくはその合金又はAu若しくはその合金によってセラミック粉が被覆されて構成されている。金属被覆セラミック粉28は、一粒のセラミック粉がPt若しくはその合金又はAu若しくはその合金によって被覆されたものであると好ましいが、数粒のセラミック粉がまとまったものがPt若しくはその合金又はAu若しくはその合金によって被覆されたものであってもよい。
ガラス粉30は、例えばシリカ系、亜鉛系等のガラスフリットを用いることができる。このようなガラス粉30を導体ペースト24に混ぜることにより、焼付け時の温度を下げることができる。
続いて、バリスタ素体12の側面12a,12bに外部電極16A,16Bを形成する。具体的には、導体ペースト24を板上において所定の厚さ(例えば100μm〜300μm程度)となるようにし(図4の(a)参照)、バリスタ素体12の側面12aを下方に向けつつバリスタ素体12を降下させて、バリスタ素体12の側面12aを導体ペースト24に浸漬する(図4の(b)参照)。
そして、バリスタ素体12を引き上げ、所定温度(例えば100℃〜150℃程度)にて所定時間(例えば5分〜20分程度)乾燥することで、バリスタ素体12の側面12aに導電塗膜26Aを形成する(図4の(c)参照)。その後、同様の手順にて、バリスタ素体12の側面12bに導電塗膜26Bを形成する(図4の(d)〜(f)参照)。このとき、導電塗膜26A,26Bは、図5に示されるように、有機バインダ32中に金属被覆セラミック粉28及びガラス粉30が混在した状態となっている。
続いて、導電塗膜26A,26Bを所定温度(例えば600℃〜900℃程度)にて所定時間(例えば10分〜30分程度)焼付ける。これにより、金属被覆セラミック粉28を構成するセラミック粉が焼結してセラミック粒子20となり、ガラス粉30が焼結してガラス粒子22となり、金属被覆セラミック粉28を構成するPt若しくはその合金又はAu若しくはその合金が溶融して他の金属被覆セラミック粉28を構成するPt若しくはその合金又はAu若しくはその合金と一体となることで金属膜18となり、外部電極16A,16Bが形成されることとなる(図3参照)。
以上のような本実施形態においては、導電ペースト24が、Pt若しくはその合金又はAu若しくはその合金によってセラミック粉が被覆された金属被覆セラミック粉28を含有している。ここで、セラミック粉の焼付け時における収縮率はPt若しくはその合金又はAu若しくはその合金の焼付け時における収縮率と比較して十分小さい。そのため、バリスタ素体12に塗布された導電塗膜26A,26Bを焼付ける際、セラミック粉がPt若しくはその合金又はAu若しくはその合金の収縮を緩和する緩衝材として機能する。その結果、外部電極をPt若しくはその合金又はAu若しくはその合金のみによって構成した場合と比較して、焼付け後に外部電極16A,16Bがバリスタ素体12から剥がれてしまう虞が大きく低減されることとなる。
また、Pt若しくはその合金又はAu若しくはその合金によってセラミック粉が被覆された金属被覆セラミック粉28を含有する導電ペースト24を用いているため、焼付け時にセラミック粉同士が凝集して大きな塊となることが防止される。そのため、焼付け時におけるセラミック粉の表面積が全体として大きくなる。その結果、焼結温度を低くすることが可能となる。
また、本実施形態においては、バリスタ10の外部電極16A,16Bが、Pt若しくはその合金又はAu若しくはその合金によって構成された金属膜18内に、複数のセラミック粒子20が点在するように配置されて形成されている。つまり、外部電極16A,16Bが、耐はんだ喰われ性及びはんだ濡れ性に優れたPt若しくはその合金又はAu若しくはその合金によって形成されることとなるので、外部電極16A,16Bをメッキレスとすることができる。その結果、メッキを施すことに起因する短絡やバリスタ10の特性劣化が発生する虞がなくなると共に工程数の削減に寄与することとなる。
また、セラミック粒子20の熱膨張率はPt若しくはその合金又はAu若しくはその合金の熱膨張率と比較して小さいので、外部電極16A,16B全体として熱膨張又は熱収縮が抑制されることとなる。その結果、耐熱衝撃性に優れた外部電極16A,16Bとすることが可能となる。以上より、本発明によれば、バリスタ10の信頼性及び品質を大きく向上することができることとなる。
また、本実施形態においては、外部電極16A,16Bの外表面にセラミック粒子20が露出していない。そのため、外部電極16A,16Bの外表面に露出したセラミック粒子20によってはんだ濡れ性が低下するといったようなことがなくなる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、上記した実施形態ではバリスタ10を一例として説明したが、これに限られず、コンデンサ、NTC(Negative Temperature Coefficient)サーミスタ、PTC(Positive Temperature Coefficient)サーミスタ、圧電素子、多層基板等の種々の電子部品に本発明を適用することができる。
10…電子部品、12…バリスタ素体、14A,14B…内部電極、16A,16B…外部電極、18…金属膜、20…セラミック粒子、22…ガラス粒子。
Claims (3)
- セラミック素体を用意する素体用意工程と、
Pt若しくはその合金又はAu若しくはその合金によってセラミック粉が被覆された金属被覆セラミック粉を含有する導電ペーストを用意する導電ペースト用意工程と、
前記セラミック素体に前記導電ペーストを塗布して乾燥することにより導電塗膜を形成する導電塗膜形成工程と、
前記導電塗膜を焼き付けることにより外部電極を形成する外部電極形成工程とを備えることを特徴とする電子部品の製造方法。 - セラミック素体と、
前記セラミック素体の外表面に配置された外部電極とを備え、
前記外部電極は、Pt若しくはその合金又はAu若しくはその合金によって構成された金属膜内に、複数のセラミック粒子が点在するように配置されて形成されていることを特徴とする電子部品。 - 前記外部電極の外表面には、前記複数のセラミック粒子が露出していないことを特徴とする請求項2に記載された電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007287657A JP2009117547A (ja) | 2007-11-05 | 2007-11-05 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007287657A JP2009117547A (ja) | 2007-11-05 | 2007-11-05 | 電子部品及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009117547A true JP2009117547A (ja) | 2009-05-28 |
Family
ID=40784359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007287657A Withdrawn JP2009117547A (ja) | 2007-11-05 | 2007-11-05 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009117547A (ja) |
-
2007
- 2007-11-05 JP JP2007287657A patent/JP2009117547A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3555563B2 (ja) | 積層チップバリスタの製造方法および積層チップバリスタ | |
US9328014B2 (en) | Ceramic electronic component and glass paste | |
US20160133398A1 (en) | Ceramic electronic component and method for producing the same | |
JP2015035581A (ja) | セラミック電子部品およびその製造方法 | |
KR20180116746A (ko) | 외부전극용 도전성 페이스트 및 그 외부전극용 도전성 페이스트를 이용하여 제조하는 전자부품의 제조 방법 | |
KR102426098B1 (ko) | 칩형 세라믹 전자부품 | |
JP6036007B2 (ja) | 積層型コイル部品 | |
JP4893371B2 (ja) | バリスタ素子 | |
JP2014203862A (ja) | セラミック電子部品およびその製造方法 | |
JP2008311362A (ja) | セラミック電子部品 | |
JP4618010B2 (ja) | セラミック電子部品の製造方法 | |
JP2007066671A (ja) | チップ型ヒューズ素子及びその製造方法 | |
JP3735756B2 (ja) | チップ状電子部品およびその製造方法 | |
JP6428797B2 (ja) | 負特性サーミスタおよびその製造方法 | |
JP5166049B2 (ja) | セラミック電子部品及びその製造方法 | |
JP2012079864A (ja) | セラミック電子部品 | |
JP2009117547A (ja) | 電子部品及びその製造方法 | |
JP4710560B2 (ja) | 積層型チップバリスタの製造方法 | |
JP7012219B2 (ja) | 積層バリスタの製造方法 | |
JP2007095926A (ja) | チップ抵抗器 | |
JPH0690882B2 (ja) | 導電性ペースト | |
JP4539671B2 (ja) | 電子部品及びその製造方法 | |
JP4020816B2 (ja) | チップ状電子部品およびその製造方法 | |
JP4710654B2 (ja) | 積層型チップバリスタの製造方法 | |
JP7300589B2 (ja) | 積層バリスタの製造方法および積層バリスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110201 |