JP2009117434A - Packaging method of semiconductor chip - Google Patents

Packaging method of semiconductor chip Download PDF

Info

Publication number
JP2009117434A
JP2009117434A JP2007285733A JP2007285733A JP2009117434A JP 2009117434 A JP2009117434 A JP 2009117434A JP 2007285733 A JP2007285733 A JP 2007285733A JP 2007285733 A JP2007285733 A JP 2007285733A JP 2009117434 A JP2009117434 A JP 2009117434A
Authority
JP
Japan
Prior art keywords
solder
film
thick film
film conductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007285733A
Other languages
Japanese (ja)
Inventor
Takeshi Watanabe
健史 渡辺
Koji Mizutani
厚司 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007285733A priority Critical patent/JP2009117434A/en
Publication of JP2009117434A publication Critical patent/JP2009117434A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

<P>PROBLEM TO BE SOLVED: To prevent solder solution of a thick film conductor as much as possible while ensuring solder wettability in a packaging method of a semiconductor chip arranged to connect a semiconductor chip consisting of a silicon semiconductor onto the thick film conductor on a ceramic substrate by solder die bonding. <P>SOLUTION: A dissolution prevention film 11a for preventing a thick film conductor 11 comprising an active metal from dissolving into molten solder 30, a sacrifice film 11b which dissolves into the molten solder 30 more easily than the dissolution prevention film 11a and dissolves into the molten solder 30 sacrificially, and a wettability enhancement layer 11c which exhibits excellent wettability to the solder 30 as compared with the thick film conductor 11 and ensures excellent wettability are laminated sequentially on the surface of the thick film conductor 11 from the surface side, and then mounting of a semiconductor chip 20 through the solder 30 and connection by the solder 30 are performed. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、セラミック基板上の厚膜導体の上に、シリコン半導体よりなる半導体チップをはんだダイボンドにより、接続するようにした半導体チップの実装方法に関する。   The present invention relates to a semiconductor chip mounting method in which a semiconductor chip made of a silicon semiconductor is connected to a thick film conductor on a ceramic substrate by solder die bonding.

従来より、セラミック基板上の厚膜導体の上に、はんだを介して、シリコン半導体よりなる半導体チップを接続することは、一般には、はんだとしてフラックスを使用したはんだペーストを用い、窒素などの雰囲気において、はんだをリフローさせることにより行う。しかし、この場合、はんだ接合後にフラックスを除去するための洗浄が必要である。   Conventionally, connecting a semiconductor chip made of a silicon semiconductor via a solder on a thick film conductor on a ceramic substrate is generally performed in an atmosphere such as nitrogen using a solder paste using a flux as solder. This is done by reflowing the solder. However, in this case, cleaning is necessary to remove the flux after soldering.

近年、実装の高密度化への要求から、はんだの配置密度が増す傾向にある。この場合、はんだ付け後のはんだ間の隙間が狭くなり、洗浄液がはんだの間に入りにくくなるため、半導体チップとセラミック基板との間に付着したフラックスを除去することが難しくなる。また、フラックスを使用することで、はんだ飛散や、はんだ中のボイドの発生等の不具合も発生しやすくなる。   In recent years, due to the demand for higher mounting density, the solder placement density tends to increase. In this case, the gap between the solders after soldering becomes narrow and the cleaning liquid is difficult to enter between the solders, so that it is difficult to remove the flux adhering between the semiconductor chip and the ceramic substrate. Moreover, by using the flux, problems such as solder scattering and the generation of voids in the solder are likely to occur.

そこで、フラックスを使用しない技術として、はんだダイボンドがある（たとえば、特許文献１参照）。このはんだダイボンドでは、一般に、水素を含む窒素などの還元雰囲気にて半導体チップとセラミック基板とを対向させ、これら両者の間に、はんだを介在させ、当該はんだを溶融させた状態でスクラブを行う。   Then, there exists solder die bonding as a technique which does not use a flux (for example, refer patent document 1). In this solder die bond, generally, a semiconductor chip and a ceramic substrate are opposed to each other in a reducing atmosphere such as nitrogen containing hydrogen, and a solder is interposed between the two, and scrubbing is performed in a state where the solder is melted.

このスクラブにより溶融したはんだが拡がり、その後、はんだを固化させることで、はんだ接続がなされる。このはんだダイボンドでは、接続時の雰囲気に水素などを含んでいるため、還元作用が働いて、接合材の表面酸化物を除去することができ、フラックスが不要である。   The molten solder spreads by this scrubbing, and then the solder is solidified to make a solder connection. In this solder die bond, since the atmosphere at the time of connection contains hydrogen or the like, a reducing action works, the surface oxide of the bonding material can be removed, and no flux is required.

しかしながら、セラミック基板上の厚膜導体は、ガラス中に銀や銅の酸化物などの金属酸化物を含む導体を塗布・焼成したものである。ここで、金属基板上での、はんだダイボンドによるはんだ付けの場合には、金属基板上のはんだ濡れ性が良いため、はんだは金属基板上を広がり、その上に半導体チップを載せれば、はんだ不濡れの問題は少ない。   However, the thick film conductor on the ceramic substrate is obtained by applying and firing a conductor containing metal oxide such as silver or copper oxide in glass. Here, in the case of soldering by solder die bonding on a metal substrate, since the solder wettability on the metal substrate is good, the solder spreads on the metal substrate, and if a semiconductor chip is placed on the solder, it is not solderable. There are few problems with wetting.

しかし、セラミック基板上へはんだ付けを行う場合には、セラミック基板上の厚膜導体がガラス質であるため、厚膜導体上でのはんだの濡れが悪く、上記スクラブによっても拡がりにくいという問題があった。たとえば、溶融したはんだが濡れひろがらないと、当該はんだと厚膜導体との接触点で局所的に導体金属がはんだに食われる、いわゆる、厚膜導体のはんだ食われが発生する。   However, when soldering onto a ceramic substrate, the thick film conductor on the ceramic substrate is vitreous, so that the solder on the thick film conductor is poorly wetted and difficult to spread by the scrub. It was. For example, if the molten solder does not spread out, so-called thick-film conductor erosion occurs where the conductive metal is eroded locally at the contact point between the solder and the thick-film conductor.

このようなはんだ不濡れの対策として、従来では、セラミック基板上の厚膜導体の表面にＡｕ（金）をコーティングして、はんだ濡れ性を良好に確保するようにしたものが提案されている（たとえば、特許文献１参照）。
特開昭６１−１９６５４４号公報 特開２００６−１３１９４９号公報 As a countermeasure against such solder non-wetting, conventionally, a method has been proposed in which the surface of a thick film conductor on a ceramic substrate is coated with Au (gold) to ensure good solder wettability ( For example, see Patent Document 1).
JP 61-196544 A JP 2006-131949 A

しかしながら、上述した厚膜導体の表面にＡｕをコーティングする方法では、表面のＡｕがはんだに食われ、その下の厚膜導体が食われるのを抑制できない。厚膜導体が食われることにより、導通抵抗の増大、機械的強度の低下、冷熱サイクルによる破壊等が発生する。そこで、厚膜導体の食われを防止するための処置が必要となってくる。   However, in the above-described method of coating Au on the surface of the thick film conductor, it is not possible to prevent the surface Au from being eaten by the solder and the thick film conductor below it being eaten. When the thick film conductor is eroded, an increase in conduction resistance, a decrease in mechanical strength, a breakdown due to a cooling cycle, and the like occur. Therefore, it is necessary to take measures to prevent the thick film conductor from being eroded.

本発明は、上記問題に鑑みてなされたものであり、セラミック基板上の厚膜導体の上に、シリコン半導体よりなる半導体チップをはんだダイボンドにより、接続するようにした半導体チップの実装方法において、はんだ濡れ性を確保しつつ、厚膜導体のはんだ食われを極力防止できるようにすることを目的とする。   The present invention has been made in view of the above problems, and in a semiconductor chip mounting method in which a semiconductor chip made of a silicon semiconductor is connected to a thick film conductor on a ceramic substrate by solder die bonding. An object is to prevent solder erosion of a thick film conductor as much as possible while ensuring wettability.

上記目的を達成するため、本発明は、厚膜導体（１１）の表面に、当該表面側から、活性金属よりなり厚膜導体（１１）が溶融したはんだ（３０）に溶け出すのを防止する溶出防止膜（１１ａ）、この溶出防止膜（１１ａ）よりも溶融したはんだ（３０）に溶け出しやすく当該溶融したはんだ（３０）に犠牲的に溶け出す犠牲膜（１１ｂ）、厚膜導体（１１）よりもはんだ（３０）の濡れ性に優れ当該濡れ性を確保する濡れ性向上膜（１１ｃ）を順次、積層し、その後、はんだ（３０）を介した半導体チップ（２０）の搭載、および、はんだ（３０）による接続を行うことを特徴とする。   In order to achieve the above object, the present invention prevents the thick film conductor (11) from being melted from the surface of the thick film conductor (11) into the molten solder (30) made of an active metal. The elution prevention film (11a), the sacrificial film (11b) that is more easily dissolved in the molten solder (30) than the elution prevention film (11a), and the thick film conductor (11) ), The wettability improving film (11c) which is excellent in the wettability of the solder (30) and ensures the wettability is sequentially laminated, and then the mounting of the semiconductor chip (20) via the solder (30), and The connection is made by solder (30).

それによれば、溶融したはんだ（３０）のスクラブ時には、濡れ性向上膜（１１ｃ）によって、はんだ（３０）の濡れ性を確保でき、また、濡れ性向上膜（１１ｃ）および犠牲膜（１１ｂ）は、はんだ（３０）に溶け出すものの、この犠牲膜（１１ｂ）の犠牲的な溶け出しおよび溶出防止膜（１１ａ）の存在により、厚膜導体（１１）がはんだ（３０）に溶け出すのを防止できる。よって、本発明によれば、はんだ濡れ性を確保しつつ、厚膜導体（１１）のはんだ食われを極力防止できる。   According to this, when scrubbing the molten solder (30), the wettability improving film (11c) can ensure the wettability of the solder (30), and the wettability improving film (11c) and the sacrificial film (11b) are Although it melts into the solder (30), the sacrificial dissolution of the sacrificial film (11b) and the presence of the elution prevention film (11a) prevent the thick film conductor (11) from melting into the solder (30). it can. Therefore, according to the present invention, solder erosion of the thick film conductor (11) can be prevented as much as possible while ensuring solder wettability.

また、はんだダイボンドでは、厚膜導体（１１）の表面上にはんだ（３０）を配置し、このはんだ（３０）を溶融させつつスクラブによって更に拡げていくため、当該スクラブ前の初期のはんだ（３０）が拡がりすぎると、スクラブにより拡がった後のはんだ（３０）の厚さが薄すぎてしまう恐れがある。   In the solder die bonding, the solder (30) is disposed on the surface of the thick film conductor (11) and is further expanded by scrubbing while melting the solder (30). Therefore, the initial solder (30 before the scrubbing) ) Is too wide, there is a risk that the thickness of the solder (30) after being spread by scrub will be too thin.

この点を考慮すれば、厚膜導体（１１）の表面のうちスクラブの前にはんだ（３０）が配置されるべき部位（１１１）とその外側に位置する部位（１１２）との間では、濡れ性向上膜（１１ｃ）を分離して形成することが好ましい。   Considering this point, wetting between the portion (111) where the solder (30) is to be placed before scrubbing on the surface of the thick film conductor (11) and the portion (112) located outside the portion is wet. It is preferable to form the property improving film (11c) separately.

このように濡れ性向上膜（１１ｃ）を非連続的に形成することにより、スクラブの前に初期的にはんだ（３０）が配置されるべき部位（１１１）とその外側に位置する部位（１１２）とで濡れ性向上膜（１１ｃ）が途切れるため、スクラブ前において当該外側に位置する部位（１１２）まで、はんだ（３０）が拡がりすぎるのを防止できる。   By forming the wettability improving film (11c) in a discontinuous manner in this way, a part (111) where the solder (30) should be initially placed before scrubbing and a part (112) located outside the part (112) Since the wettability improving film (11c) is interrupted, it is possible to prevent the solder (30) from spreading too far to the portion (112) located outside before scrubbing.

また、この場合においては、厚膜導体（１１）の表面のうちスクラブの前にはんだ（３０）が配置されるべき部位（１１１）とその外側に位置する部位（１１２）との間で、段差（１１ｄ）を形成することにより、濡れ性向上膜（１１ｃ）の分離を行うようにしてもよい。   Further, in this case, there is a step between the portion (111) where the solder (30) is to be placed before scrubbing on the surface of the thick film conductor (11) and the portion (112) located outside thereof. The wettability improving film (11c) may be separated by forming (11d).

また、このように段差（１１ｄ）を形成して濡れ性向上膜（１１ｃ）を分離することで、はんだ（３０）の拡がり過ぎを防止する方法を採用すれば、さらに以下のような方法を採用してもよい。   Further, if a method for preventing the solder (30) from spreading too much by forming the step (11d) and separating the wettability improving film (11c) in this way, the following method is further adopted. May be.

つまり、外側に位置する部位（１１２）では溶出防止膜（１１ａ）を設けないことにより段差（１１ｄ）を形成するか、もしくは、当該外側に位置する部位（１１２）では、スクラブの前にはんだ（３０）が配置されるべき部位（１１１）よりも溶出防止膜（１１ａ）を薄くすることにより、段差（１１ｄ）を形成するようにしてもよい。   In other words, the step (11d) is formed by not providing the elution preventing film (11a) at the outer portion (112), or the outer portion (112) is soldered before scrubbing (112). The step (11d) may be formed by making the elution prevention film (11a) thinner than the part (111) where 30) is to be disposed.

あるいは、外側に位置する部位（１１２）では犠牲膜（１１ｂ）を設けないことにより段差（１１ｄ）を形成するか、もしくは、当該外側に位置する部位（１１２）では、スクラブの前にはんだ（３０）が配置されるべき部位（１１１）よりも犠牲膜（１１ｂ）を薄くすることにより、段差（１１ｄ）を形成するようにしてもよい。   Alternatively, the step (11d) is formed by not providing the sacrificial film (11b) in the outer portion (112), or the outer portion (112) is soldered (30) before scrubbing. The step (11d) may be formed by making the sacrificial film (11b) thinner than the portion (111) where the metal is to be disposed.

厚膜導体（１１）のうち最も上記はんだ食われを生じやすいのは、スクラブの前に初期的にはんだ（３０）が配置されるべき部位（１１１）である。この部位（１１１）の外側に位置する部位（１１２）は、スクラブによってはんだ（３０）が拡がって行く部位であり、初期的にはんだ（３０）が配置されるべき部位（１１１）よりも、上記はんだ食われが生じにくい。   The portion of the thick film conductor (11) that is most likely to cause the solder erosion is the portion (111) where the solder (30) should be initially placed before scrubbing. The part (112) located outside the part (111) is a part where the solder (30) spreads by scrubbing, and is higher than the part (111) where the solder (30) should be initially placed. Solder erosion hardly occurs.

そのため、スクラブの前に初期的にはんだ（３０）が配置されるべき部位（１１１）に比べて、その外側に位置する部位（１１２）の方が、溶出防止膜（１１ａ）や犠牲膜（１１ｂ）を薄くしたり、もしくは無くしたりしたとしても、はんだ食われの影響を極力抑制できる。   Therefore, the part (112) located outside the part (111) where the solder (30) should be initially placed before scrubbing is more effective in the elution prevention film (11a) and the sacrificial film (11b). ) Can be made thinner or eliminated, the influence of solder erosion can be suppressed as much as possible.

そして、このようにすれば、はんだ（３０）の拡がり過ぎを防止しつつ、使用する膜材料を減らしたり、膜構成を簡素化できるため、コスト低減を図ることができる。   And if it does in this way, while preventing the solder (30) from spreading too much, the film material to be used can be reduced or the film configuration can be simplified, so that the cost can be reduced.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体チップ２０の実装構造を示す概略断面図である。この実装構造においては、セラミック基板１０の一面上に、半導体チップ２０が搭載され、はんだ３０を介して接合されてなる。 (First embodiment)
FIG. 1 is a schematic cross-sectional view showing a mounting structure of a semiconductor chip 20 according to the first embodiment of the present invention. In this mounting structure, the semiconductor chip 20 is mounted on one surface of the ceramic substrate 10 and joined via the solder 30.

セラミック基板１０は、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ3Ｎ4）などよりなる基板であり、その一面上には、厚膜導体１１が設けられている。 The ceramic substrate 10 is a substrate made of alumina (Al 2 O 3 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), etc., and a thick film conductor 11 is provided on one surface thereof.

この厚膜導体１１は、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ系導体ペースト、ＣｕやＣｕ合金などのＣｕ系導体ペーストなどを、塗布・焼成することにより形成されたものである。また、厚膜導体１１の表面には、活性金属よりなり厚膜導体１１が溶融したはんだ３０に溶け出すのを防止する溶出防止膜１１ａが設けられている。   The thick film conductor 11 is formed by applying and firing an Ag-based conductor paste such as Ag, Ag-Pd, or Ag-Pt, or a Cu-based conductor paste such as Cu or Cu alloy. Further, on the surface of the thick film conductor 11, an elution preventing film 11a made of an active metal and preventing the thick film conductor 11 from melting into the molten solder 30 is provided.

この溶出防止膜１１ａを構成する活性金属とは、酸素や窒素などの成分と非常に結合しやすい金属元素であり、たとえば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム、希土類金属などが挙げられ、これらはスパッタや蒸着により成膜される。本実施形態では、溶出防止膜１１ａは、スパッタや蒸着により成膜されたＴｉ膜よりなる。   The active metal constituting the eluting prevention film 11a is a metal element that is very easily bonded to components such as oxygen and nitrogen, and examples thereof include titanium (Ti), zirconium (Zr), aluminum, and rare earth metals. These are formed by sputtering or vapor deposition. In the present embodiment, the elution preventing film 11a is made of a Ti film formed by sputtering or vapor deposition.

また、半導体チップ２０は、シリコン半導体などよりなる一般的なＩＣチップなどよりなる。そして、半導体チップ２０は、そのはんだ付け面２１を厚膜導体１１に対向させた状態でセラミック基板１０の一面上に搭載されている。   The semiconductor chip 20 is made of a general IC chip made of a silicon semiconductor or the like. The semiconductor chip 20 is mounted on one surface of the ceramic substrate 10 with the soldering surface 21 facing the thick film conductor 11.

この半導体チップ２０のはんだ付け面２１には、図示しないが、Ｔｉ／Ｎｉ／Ａｕなどよりなる一般的なはんだ付け用の電極が設けられている。そして、このはんだ付け面２１の当該はんだ付け用の電極と厚膜導体１１とが、はんだ３０を介して接続され、電気的・機械的に接合されている。   Although not shown, a general soldering electrode made of Ti / Ni / Au or the like is provided on the soldering surface 21 of the semiconductor chip 20. The soldering electrode on the soldering surface 21 and the thick film conductor 11 are connected via the solder 30 and are electrically and mechanically joined.

はんだ３０は、本実施形態では、半導体チップ２０のはんだ付け面２１の全体とセラミック基板１０の厚膜導体１１との間に介在し、半導体チップ２０とセラミック基板１０とを接合しているが、このはんだ３０としては、一般的なはんだが採用できるが、ここではＰｂフリーはんだを採用する。   In this embodiment, the solder 30 is interposed between the entire soldering surface 21 of the semiconductor chip 20 and the thick film conductor 11 of the ceramic substrate 10, and joins the semiconductor chip 20 and the ceramic substrate 10. As this solder 30, general solder can be adopted, but here, Pb-free solder is adopted.

また、本実施形態では、半導体チップ２０のはんだ付け面２１と反対側の面には、図示しない電極が設けられている。そして、図１に示されるように、この電極とセラミック基板１０のパッド１２とがボンディングワイヤ４０によって結線され、これら両者はワイヤ４０を介して、電気的に接続されている。このワイヤ４０は、ＡｌやＡｕなどよりなり、通常のワイヤボンディングで形成されるものである。   In the present embodiment, an electrode (not shown) is provided on the surface opposite to the soldering surface 21 of the semiconductor chip 20. As shown in FIG. 1, this electrode and the pad 12 of the ceramic substrate 10 are connected by a bonding wire 40, and both are electrically connected via the wire 40. The wire 40 is made of Al, Au, or the like, and is formed by normal wire bonding.

次に、本実施形態における実装構造を形成するための実装方法について述べる。まず、半導体プロセスにより半導体チップ２０を作製する。一方で、グリーンシートへの厚膜導体ペーストの印刷・焼成などの一般的な方法により、厚膜導体１１を有するセラミック基板１０を作製する。   Next, a mounting method for forming the mounting structure in the present embodiment will be described. First, the semiconductor chip 20 is manufactured by a semiconductor process. On the other hand, the ceramic substrate 10 having the thick film conductor 11 is produced by a general method such as printing and firing of the thick film conductor paste on the green sheet.

さらに、このセラミック基板１０において、厚膜導体１１の上に、以下のような各膜を形成する。図２（ａ）〜（ｄ）は、厚膜導体１１上の各膜の形成から、その後のはんだ接続までの工程における厚膜導体１１上の構成の変化を示す概略断面図である。   Further, in the ceramic substrate 10, the following films are formed on the thick film conductor 11. 2A to 2D are schematic cross-sectional views showing changes in the configuration on the thick film conductor 11 in the processes from the formation of each film on the thick film conductor 11 to the subsequent solder connection.

また、図３は、厚膜導体１１の表面のうちスクラブの前にはんだ３０が配置されるべき部位（以下、初期はんだ配置部位という）１１１とその外側に位置する部位（以下、外側部位という）１１２との膜構成の相違の様子を示す図であり、（ａ）、（ｂ）は、それぞれスクラブ前の状態における厚膜導体１１の概略断面図、概略平面図を示し、（ｃ）はスクラブによってはんだ３０が初期の位置から外側部位１１２まで拡がった状態を示す厚膜導体１１の概略断面図である。   3 shows a portion of the surface of the thick film conductor 11 where the solder 30 is to be placed before scrubbing (hereinafter referred to as an initial solder placement portion) 111 and a portion located outside the portion (hereinafter referred to as an outer portion). 2A and 2B are schematic cross-sectional views and plan views, respectively, of a thick film conductor 11 in a state before scrubbing, and FIG. FIG. 3 is a schematic cross-sectional view of the thick film conductor 11 showing a state in which the solder 30 spreads from the initial position to the outer portion 112 due to the above.

厚膜導体１１の表面上に、膜を形成する工程では、図２（ａ）、（ｂ）および図３（ａ）に示されるように、厚膜導体１１の表面に、当該表面側から、上記溶出防止膜１１ａ、この溶出防止膜１１ａよりも溶融したはんだ３０に溶け出しやすく当該溶融したはんだ３０に犠牲的に溶け出す犠牲膜１１ｂ、厚膜導体１１よりもはんだ３０の濡れ性に優れ当該濡れ性を確保する濡れ性向上膜１１ｃを順次、積層する。   In the step of forming a film on the surface of the thick film conductor 11, as shown in FIGS. 2 (a), 2 (b) and 3 (a), the surface of the thick film conductor 11, from the surface side, The elution prevention film 11a, the sacrificial film 11b that is more easily dissolved in the molten solder 30 than the elution prevention film 11a, and the sacrificial dissolution in the molten solder 30, and the wettability of the solder 30 better than the thick film conductor 11 The wettability improving films 11c that ensure wettability are sequentially stacked.

犠牲膜１１ｂは、活性金属よりも溶融したはんだ３０に溶け出しやすいものであり、スパッタや蒸着などにより成膜されたＣｕ膜あるいはＮｉ膜が挙げられる。濡れ性向上膜１１ｃは、厚膜導体１１よりもはんだ３０の濡れ性に優れたものであり、スパッタや蒸着などにより成膜されたＡｕ膜やＡｕ合金膜が挙げられる。本実施形態では、溶出防止膜１１ａは上述したようにＴｉ膜、犠牲膜１１ｂはＣｕまたはＮｉよりなる膜、濡れ性向上膜１１ｃはＡｕ膜である。   The sacrificial film 11b is more easily dissolved into the melted solder 30 than the active metal, and examples thereof include a Cu film or a Ni film formed by sputtering or vapor deposition. The wettability improving film 11c has higher wettability of the solder 30 than the thick film conductor 11, and examples thereof include an Au film and an Au alloy film formed by sputtering or vapor deposition. In this embodiment, as described above, the elution preventing film 11a is a Ti film, the sacrificial film 11b is a film made of Cu or Ni, and the wettability improving film 11c is an Au film.

ここで、これら厚膜導体１１の表面上の３層の膜１１ａ、１１ｂ、１１ｃの合計膜厚については、はんだ３０の量や溶融温度により異なるので、一概には言えないが、たとえば数μｍ程度である。また、当該３層１１ａ〜１１ｃのうち、犠牲膜１１ｂが最も厚く、次いで溶出防止膜１１ａ、最も薄いのが濡れ性向上膜１１ｃである。   Here, the total film thickness of the three layers 11a, 11b, and 11c on the surface of the thick film conductor 11 differs depending on the amount of solder 30 and the melting temperature. It is. Of the three layers 11a to 11c, the sacrificial film 11b is the thickest, the elution preventing film 11a, and the thinnest is the wettability improving film 11c.

具体的に、当該３層の膜１１ａ〜１１ｃの形成は、まず、図２（ａ）に示されるように、スパッタや蒸着によりＴｉよりなる溶出防止膜１１ａを形成する。ここで、溶出防止膜１１ａと厚膜導体１１との界面には、図示しないＡｇとＴｉとの合金層が形成され、この合金層の形成により溶出防止膜１１ａと厚膜導体１１との密着性が確保されると考えられる。   Specifically, in forming the three-layer films 11a to 11c, first, as shown in FIG. 2A, an elution preventing film 11a made of Ti is formed by sputtering or vapor deposition. Here, an alloy layer of Ag and Ti (not shown) is formed at the interface between the elution preventing film 11a and the thick film conductor 11, and the adhesion between the elution preventing film 11a and the thick film conductor 11 is formed by the formation of this alloy layer. Is considered to be secured.

次に、図２（ｂ）に示されるように、スパッタや蒸着によりＣｕまたはＮｉよりなる犠牲膜１１ｂ、Ａｕよりなる濡れ性向上膜１１ｃを形成する。こうして、厚膜導体１１の表面上に、当該表面側から、溶出防止膜１１ａ、犠牲膜１１ｂ、濡れ性向上膜１１ｃが順次、積層され形成される。   Next, as shown in FIG. 2B, a sacrificial film 11b made of Cu or Ni and a wettability improving film 11c made of Au are formed by sputtering or vapor deposition. Thus, the elution preventing film 11a, the sacrificial film 11b, and the wettability improving film 11c are sequentially stacked on the surface of the thick film conductor 11 from the surface side.

これら厚膜導体１１の表面上のそれぞれの膜１１ａ〜１１ｃは、厚膜導体１１の表面の全域でそれぞれ均一な膜厚で形成してもよいが、本実施形態では、厚膜導体１１の表面のうち初期はんだ配置部位１１１と外側部位１１２との間では、濡れ性向上膜１１ｃを分離して形成している。   Each of the films 11 a to 11 c on the surface of the thick film conductor 11 may be formed with a uniform film thickness over the entire surface of the thick film conductor 11, but in this embodiment, the surface of the thick film conductor 11. Among these, the wettability improving film 11c is formed separately between the initial solder placement portion 111 and the outer portion 112.

具体的に、本実施形態では、図３（ａ）、（ｂ）に示されるように、厚膜導体１１の表面のうち濡れ性向上膜１１ｃが分離されている部位には、段差１１ｄを形成する。つまり、厚膜導体１１の表面のうちに初期はんだ配置部位１１１と外側部位１１２との間で、外側部位１１２の方が低くなった段差１１ｄを形成することにより、濡れ性向上膜１１ｃの分離を行っている。   Specifically, in this embodiment, as shown in FIGS. 3A and 3B, a step 11d is formed in a portion of the surface of the thick film conductor 11 where the wettability improving film 11c is separated. To do. That is, the wettability improving film 11c is separated by forming a step 11d having a lower outer portion 112 between the initial solder placement portion 111 and the outer portion 112 on the surface of the thick film conductor 11. Is going.

ここでは、図３（ａ）に示されるように、外側部位１１２では、初期はんだ配置部位１１１よりも犠牲膜１１ｂを薄くすることにより、段差１１ｄを形成している。また、図３（ｂ）に示されるように、ここでは初期はんだ配置部位１１１は円形領域であり、その周囲を外側部位１１２が取り囲んでいる。このように、犠牲膜１１ｂの膜厚を局所的に異ならせることは、マスクを用いた選択的な成膜により容易に行える。   Here, as shown in FIG. 3A, a step 11d is formed in the outer portion 112 by making the sacrificial film 11b thinner than the initial solder placement portion 111. Further, as shown in FIG. 3B, the initial solder placement site 111 is a circular region here, and the outer site 112 surrounds the periphery thereof. As described above, locally varying the thickness of the sacrificial film 11b can be easily performed by selective film formation using a mask.

このようにして厚膜導体１１の表面上に、上記３層の膜１１ａ〜１１ｃを形成した後、半導体チップ２０を、セラミック基板１０の厚膜導体１１上に搭載し、はんだダイボンドにより、はんだ接合する。図４は、本実装方法における（ａ）チップ位置あわせ工程、（ｂ）はんだ接合工程を示す工程図である。   After forming the three layers of films 11a to 11c on the surface of the thick film conductor 11 in this way, the semiconductor chip 20 is mounted on the thick film conductor 11 of the ceramic substrate 10 and soldered by solder die bonding. To do. FIG. 4 is a process diagram showing (a) a chip positioning process and (b) a solder bonding process in this mounting method.

まず、図４（ａ）に示されるように、半導体チップ２０をコレットＫ１で吸着し、セラミック基板１０の厚膜導体１１上に持ってくる。このコレットＫ１は、一般的なはんだダイボンド装置のものと同様であり、半導体チップ２０を吸着し且つ昇降機能およびスクラブ機能を持つものである。   First, as shown in FIG. 4A, the semiconductor chip 20 is adsorbed by the collet K <b> 1 and brought on the thick film conductor 11 of the ceramic substrate 10. This collet K1 is the same as that of a general solder die bonding apparatus, and adsorbs the semiconductor chip 20 and has an elevating function and a scrub function.

そして、半導体チップ２０におけるはんだ付け面２１を、厚膜導体１１に位置あわせし、はんだ３０を介して対向させる。ここで、はんだ３０は、厚膜導体１１の表面上に配置されているが、このはんだ３０は、たとえば、はんだワイヤを厚膜導体１１上に設置して、図示しないヒータなどにより溶融させたものである。   Then, the soldering surface 21 of the semiconductor chip 20 is aligned with the thick film conductor 11 and is opposed to the solder chip 30 via the solder 30. Here, the solder 30 is disposed on the surface of the thick film conductor 11. The solder 30 is, for example, a solder wire placed on the thick film conductor 11 and melted by a heater (not shown) or the like. It is.

ここまでがチップ位置あわせ工程であり、図４（ａ）に示される状態となる。このとき、本実装方法では、上述したように、厚膜導体１１の表面のうち初期はんだ配置部位１１１と外側部位１１２との間で段差１１ｄを形成することにより、濡れ性向上膜１１ｃを分離している。   The process up to this point is the chip alignment process, and the state shown in FIG. At this time, in this mounting method, as described above, the wettability improving film 11c is separated by forming a step 11d between the initial solder placement portion 111 and the outer portion 112 on the surface of the thick film conductor 11. ing.

それによって、初期はんだ配置部位１１１と外側部位１１２とで濡れ性向上膜１１ｃが途切れるため、スクラブの前に、溶融したはんだ３０が、当該外側部位１１２まで拡がりすぎるのを防止できる。つまり、図３（ａ）および図４（ａ）に示されるように、本実施形態では、スクラブの前では、溶融したはんだ３０は、初期はんだ配置部位１１１にとどまり、外側部位１１２にまで拡がらない。   Accordingly, the wettability improving film 11c is interrupted at the initial solder placement portion 111 and the outer portion 112, so that it is possible to prevent the molten solder 30 from spreading to the outer portion 112 before scrubbing. That is, as shown in FIG. 3A and FIG. 4A, in the present embodiment, before scrubbing, the molten solder 30 stays at the initial solder placement site 111 and extends to the outer site 112. Absent.

はんだダイボンドでは、厚膜導体１１の表面上に配置されたはんだ３０を溶融させつつスクラブによって更に拡げていくため、当該スクラブ前の初期のはんだ３０が拡がりすぎると、スクラブにより拡がった後のはんだ３０の厚さが薄すぎてしまう恐れがある。その点、本実施形態によれば、そのような懸念を回避できる。   In solder die bonding, the solder 30 disposed on the surface of the thick film conductor 11 is further expanded by scrubbing while being melted. Therefore, if the initial solder 30 before scrubbing is excessively expanded, the solder 30 after being expanded by scrubbing. There is a risk that the thickness of the will be too thin. In that respect, according to the present embodiment, such a concern can be avoided.

次に、図４（ｂ）に示されるように、コレットＫ１によって半導体チップ２０を下降させ、半導体チップ２０とセラミック基板１０の厚膜導体１１とをはんだ３０により接続する。これがはんだ接合工程である。   Next, as shown in FIG. 4B, the semiconductor chip 20 is lowered by the collet K <b> 1, and the semiconductor chip 20 and the thick film conductor 11 of the ceramic substrate 10 are connected by the solder 30. This is the solder joining process.

このとき、溶融したはんだ３０を半導体チップ２０と厚膜導体１１とで挟みつつ、コレットＫを、図４（ｂ）中の矢印Ｙに示されるように駆動させることにより、スクラブを行う。それにより、溶融したはんだ３０が厚膜導体１１上を濡れ拡がる。その後、溶融したはんだ３０を固化させることにより、はんだ接続が完了する。   At this time, scrubbing is performed by driving the collet K as indicated by the arrow Y in FIG. 4B while sandwiching the molten solder 30 between the semiconductor chip 20 and the thick film conductor 11. Thereby, the melted solder 30 spreads on the thick film conductor 11. Thereafter, the solder connection is completed by solidifying the melted solder 30.

この溶融したはんだ３０の拡がりは、具体的には、図３（ｃ）に示されるように、溶融したはんだ３０が、初期はんだ配置部位１１１から、スクラブによる力によって、濡れ性向上膜１１ｃの分離部分すなわち段差１１ｄを越えて外側部位１１２にまで拡がるものである。   Specifically, as shown in FIG. 3C, the spread of the melted solder 30 is caused by separation of the wettability improving film 11c from the initial solder placement site 111 by the force of scrubbing. The portion extends beyond the step 11d to the outer portion 112.

そして、厚膜導体１１の全体に拡がったはんだ３０によって、本実施形態では、犠牲膜１１ｂおよび濡れ性向上膜１１ｃは、溶融したはんだ３０に溶けだして無くなってしまう。いわゆる食われてしまう。   In this embodiment, the sacrificial film 11b and the wettability improving film 11c are dissolved in the melted solder 30 and are lost by the solder 30 spreading over the entire thick film conductor 11. So-called eaten.

しかし、溶出防止膜１１ａは厚膜導体１１を被覆しており、この溶出防止膜１１ａは活性金属よりなり、溶融したはんだ３０にはほとんど溶出しない、つまり食われないものである。そのため、はんだ食われは厚膜導体１１までは達することはない。ここまでの状態の変化は、上記図２（ｃ）、（ｄ）に示される。   However, the elution preventing film 11 a covers the thick film conductor 11, and this elution preventing film 11 a is made of an active metal and hardly dissolves into the molten solder 30, that is, is not eaten. Therefore, the solder erosion does not reach the thick film conductor 11. Changes in the state up to this point are shown in FIGS. 2 (c) and 2 (d).

なお、これら犠牲膜１１ｂおよび濡れ性向上膜１１ｃのはんだ３０による食われは、絶対的なものではなく、犠牲膜１１ｂおよび濡れ性向上膜１１ｃの膜厚やはんだ３０の量や溶融温度によって決まるため、場合によっては、はんだ３０の接続後においても、犠牲膜１１ｂが残っていてもよい。   The sacrificial erosion of the sacrificial film 11b and the wettability improving film 11c by the solder 30 is not absolute, and is determined by the thickness of the sacrificial film 11b and the wettability improving film 11c, the amount of the solder 30, and the melting temperature. In some cases, the sacrificial film 11b may remain even after the solder 30 is connected.

こうして半導体チップ２０とセラミック基板１０の厚膜導体１１とがはんだ付けされた後、上記図１に示されるように、必要に応じて半導体チップ２０とセラミック基板１０との間でワイヤボンディングを行い、ワイヤ４０による接続を行う。こうして、本実施形態の実装構造ができあがる。   After the semiconductor chip 20 and the thick film conductor 11 of the ceramic substrate 10 are soldered in this way, wire bonding is performed between the semiconductor chip 20 and the ceramic substrate 10 as necessary, as shown in FIG. Connection by wire 40 is performed. In this way, the mounting structure of this embodiment is completed.

ところで、本実施形態の上記製造方法によれば、厚膜導体１１の表面に、当該表面側から溶出防止膜１１ａ、犠牲膜１１ｂ、濡れ性向上膜１１ｃを順次、積層した後、厚膜導体１１上へのはんだ３０を介した半導体チップ２０の搭載、および、はんだ３０による接続を行うようにしている。   By the way, according to the manufacturing method of the present embodiment, the elution preventing film 11a, the sacrificial film 11b, and the wettability improving film 11c are sequentially laminated on the surface of the thick film conductor 11 from the surface side. The mounting of the semiconductor chip 20 via the solder 30 and the connection by the solder 30 are performed.

それによれば、溶融したはんだ３０のスクラブ時には、濡れ性向上膜１１ｃによって、はんだ３０の濡れ性を確保でき、また、濡れ性向上膜１１ｃおよび犠牲膜１１ｂは、はんだ３０に溶け出すものの、この犠牲膜１１ｂの犠牲的な溶け出しおよび溶出防止膜１１ｃの溶出防止作用により、厚膜導体１１がはんだ３０に溶け出すのを防止できる。よって、本実施形態によれば、はんだ濡れ性を確保しつつ、厚膜導体１１のはんだ食われを極力防止できる。   According to this, when the molten solder 30 is scrubbed, the wettability improving film 11 c can ensure the wettability of the solder 30, and the wettability improving film 11 c and the sacrificial film 11 b are melted into the solder 30. It is possible to prevent the thick film conductor 11 from being dissolved into the solder 30 by the sacrificial dissolution of the film 11b and the elution preventing action of the elution preventing film 11c. Therefore, according to the present embodiment, solder erosion of the thick film conductor 11 can be prevented as much as possible while ensuring solder wettability.

なお、この厚膜導体１１のはんだ食われについては、はんだ接続後の半導体チップ２０の上からＸ線照射を行うことにより、はんだ食われの有無を確認できる。はんだ食われが発生すると、食われている部分とそうでない部分とで陰影が生じるためである。本実施形態の実装方法では、このＸ線による確認によって、はんだ食われが生じないことを確認している。   In addition, about the solder erosion of this thick film conductor 11, the presence or absence of solder erosion can be confirmed by performing X-ray irradiation from the semiconductor chip 20 after the solder connection. This is because when solder erosion occurs, a shadow is generated between the eroded portion and the non-eroded portion. In the mounting method of this embodiment, it is confirmed by this X-ray confirmation that no solder erosion occurs.

また、本実装方法では、段差１１ｄを形成して濡れ性向上膜１１ｃを分離することで、はんだ３０の拡がり過ぎを防止する方法を採用しているが、外側部位１１２では、初期はんだ配置部位１１１よりも犠牲膜１１ｂを薄くすることにより、段差１１ｄを形成している。   Further, in this mounting method, a method of preventing the solder 30 from spreading too much by forming the step 11d and separating the wettability improving film 11c is adopted. However, in the outer portion 112, the initial solder placement portion 111 is used. The step 11d is formed by making the sacrificial film 11b thinner.

上述したように、厚膜導体１１のうち最もはんだ食われを生じやすいのは、初期はんだ配置部位１１１である。そこで、初期はんだ配置部位１１１に対して、外側部位１１２の方を、犠牲膜１１ｂが薄いものとしても、はんだ食われの影響を極力抑制できる。そして、このようにすれば、はんだ３０の拡がり過ぎを防止しつつ、使用する膜材料を減らすことができるため、コスト低減を図ることができる。   As described above, among the thick film conductors 11, it is the initial solder placement portion 111 that is most likely to cause solder erosion. Therefore, even if the outer portion 112 is thinner in the sacrificial film 11b than the initial solder placement portion 111, the influence of solder erosion can be suppressed as much as possible. And if it does in this way, since the film | membrane material to be used can be reduced, preventing the solder 30 from spreading too much, cost reduction can be aimed at.

（第２実施形態）
図５は、本発明の第２実施形態に係る実装方法の要部を示す工程図であり、厚膜導体１１上の各膜の形成から、その後のはんだ接続までの工程における厚膜導体１１上の構成の変化を示す概略断面図である。 (Second Embodiment)
FIG. 5 is a process diagram showing the main part of the mounting method according to the second embodiment of the present invention. On the thick film conductor 11 in the process from the formation of each film on the thick film conductor 11 to the subsequent solder connection. It is a schematic sectional drawing which shows the change of a structure.

本実施形態では、図５（ａ）に示されるように、厚膜導体１１の表面に、上記溶出防止膜１１ａを形成する前に、スパッタや蒸着によりＮｉよりなるＮｉ膜１１ｅを形成する。その後、図５（ａ）、（ｂ）に示されるように、Ｎｉ膜１１ｅの上に、溶出防止膜１１ａ、上記犠牲膜１１ｂ、上記濡れ性向上膜１１ｃを順次、積層する。   In the present embodiment, as shown in FIG. 5A, before the elution prevention film 11a is formed on the surface of the thick film conductor 11, a Ni film 11e made of Ni is formed by sputtering or vapor deposition. Thereafter, as shown in FIGS. 5A and 5B, the elution preventing film 11a, the sacrificial film 11b, and the wettability improving film 11c are sequentially stacked on the Ni film 11e.

このＮｉ膜１１ｅは、Ａｇ系金属よりなる厚膜導体１１とＴｉよりなる溶出防止膜１１ａとの密着性を向上させるものである。そして、はんだ３０の接続により、上記同様、図５（ｃ）、（ｄ）に示されるように、はんだ３０による犠牲膜１１ｂ、濡れ性向上膜１１ｃの食われが生じる。   The Ni film 11e improves the adhesion between the thick film conductor 11 made of Ag-based metal and the elution preventing film 11a made of Ti. As shown in FIGS. 5C and 5D, the connection of the solder 30 causes the sacrificial film 11b and the wettability improving film 11c to be eroded by the solder 30, as shown in FIGS.

これらのこと以外は、本実施形態の実装方法は、上記第１実施形態と同様であり、上記同様に、本実施形態によれば、はんだ濡れ性を確保しつつ、厚膜導体１１のはんだ食われを極力防止できる。   Except for these, the mounting method of the present embodiment is the same as that of the first embodiment. Similarly to the above, according to the present embodiment, solder corrosion of the thick film conductor 11 is ensured while ensuring solder wettability. We can prevent as much as possible.

（第３実施形態）
図６は、本発明の第３実施形態に係る実装方法の要部を示す工程図であり、厚膜導体１１上の各膜の形成から、その後のはんだ接続までの工程における厚膜導体１１上の構成の変化を示す概略断面図である。 (Third embodiment)
FIG. 6 is a process diagram showing the main part of the mounting method according to the third embodiment of the present invention. On the thick film conductor 11 in the process from the formation of each film on the thick film conductor 11 to the subsequent solder connection. It is a schematic sectional drawing which shows the change of a structure.

本実施形態の実装方法では、厚膜導体１１の表面に、上記溶出防止膜１１ａ、上記犠牲膜１１ｂ、上記濡れ性向上膜１１ｃを順次、積層するものであるが、ここでは、溶出防止膜１１ａ、犠牲膜１１ｂ、濡れ性向上膜１１ｃを予め、一体化したうえで、この一体化部材Ｐを厚膜導体１１に接続する。   In the mounting method of this embodiment, the elution preventing film 11a, the sacrificial film 11b, and the wettability improving film 11c are sequentially laminated on the surface of the thick film conductor 11, but here, the elution preventing film 11a. After the sacrificial film 11b and the wettability improving film 11c are integrated in advance, the integrated member P is connected to the thick film conductor 11.

たとえば、図６（ａ）、（ｂ）に示されるように、Ｔｉよりなる溶出防止膜１１ａ、Ｃｕよりなる犠牲膜１１ｂ、Ａｕよりなる濡れ性向上膜１１ｃを１片の箔として一体化部材Ｐを形成する場合、Ｔｉ板とＮｉ板を圧延し、Ｎｉ側のみにＡｕを蒸着すればよい。そして、この一体化部材Ｐを、厚膜導体１１側をＴｉとして熱圧着などにより厚膜導体１１に接続する。   For example, as shown in FIGS. 6A and 6B, the elution preventing film 11a made of Ti, the sacrificial film 11b made of Cu, and the wettability improving film 11c made of Au are used as a single piece of foil to form an integrated member P. In the case of forming, Ti plate and Ni plate are rolled and Au is vapor-deposited only on the Ni side. Then, the integrated member P is connected to the thick film conductor 11 by thermocompression bonding or the like with the thick film conductor 11 side as Ti.

また、図７は、本第３実施形態に係るもう一つの例としての実装方法の要部を示す工程図であり、厚膜導体１１上の各膜の形成から、その後のはんだ接続までの工程における厚膜導体１１上の構成の変化を示す概略断面図である。   FIG. 7 is a process diagram showing the main part of another example mounting method according to the third embodiment, from the formation of each film on the thick film conductor 11 to the subsequent solder connection. It is a schematic sectional drawing which shows the change of the structure on the thick film conductor 11 in.

図７に示される実装方法では、上記一体化部材ＰとしてＮｉよりなる溶出防止膜１１ａ側に更に上記Ｎｉ膜１１ｅを箔として圧延により取り付けたものを用意する（図７（ａ）参照）。その後は、上記図６と同様に、Ｎｉ膜１１ｅを介して、熱圧着などにより一体化部材Ｐを厚膜導体１１に接続する（図７（ｂ）参照）。   In the mounting method shown in FIG. 7, the integrated member P is prepared by rolling the Ni film 11e as a foil on the elution preventing film 11a side made of Ni (see FIG. 7A). Thereafter, as in FIG. 6, the integrated member P is connected to the thick film conductor 11 by thermocompression bonding or the like through the Ni film 11e (see FIG. 7B).

本実施形態によれば、上記図６、図７に示されるような一体化部材Ｐを厚膜導体１１に接続することにより、厚膜導体１１の表面に、溶出防止膜１１ａ、犠牲膜１１ｂ、濡れ性向上膜１１ｃが順次積層されたものが作製される。   According to the present embodiment, by connecting the integrated member P as shown in FIGS. 6 and 7 to the thick film conductor 11, the elution preventing film 11a, the sacrificial film 11b, A film in which the wettability improving film 11c is sequentially laminated is manufactured.

これらのこと以外は、本実施形態の実装方法は、上記第１実施形態と同様であり、上記同様に、本実施形態によれば、はんだ濡れ性を確保しつつ、厚膜導体１１のはんだ食われを極力防止できる。   Except for these, the mounting method of the present embodiment is the same as that of the first embodiment. Similarly to the above, according to the present embodiment, solder corrosion of the thick film conductor 11 is ensured while ensuring solder wettability. We can prevent as much as possible.

（第４実施形態）
図８は、本発明の第４実施形態に係る実装方法の要部を示す工程図である。この図８は、本実装方法における厚膜導体１１の表面のうち初期はんだ配置部位１１１と外側部位１１２との膜構成の相違の様子を示す図であり、（ａ）、（ｂ）は、それぞれスクラブ前の状態における厚膜導体１１の概略断面図、概略平面図を示す。 (Fourth embodiment)
FIG. 8 is a process diagram showing the main part of the mounting method according to the fourth embodiment of the present invention. FIG. 8 is a diagram showing a difference in film configuration between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11 in the present mounting method. (A), (b) The schematic sectional drawing and schematic plan view of the thick film conductor 11 in the state before scrubbing are shown.

本実施形態も、厚膜導体１１の表面のうちに初期はんだ配置部位１１１と外側部位１１２との間で、濡れ性向上膜１１ｃの分離を行っているが、ここでは、上記第１実施形態のような段差１１ｄ（上記図３参照）によるものではない。つまり、初期はんだ配置部位１１１と外側部位１１２との間で、濡れ性向上膜１１ｃは分離されているが、両部位１１１、１１２間で濡れ性向上膜１１ｃは同一平面上に位置している。   Also in this embodiment, the wettability improving film 11c is separated between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11, but here, in the first embodiment, Such a step 11d (see FIG. 3) is not used. That is, the wettability improving film 11c is separated between the initial solder placement part 111 and the outer part 112, but the wettability improving film 11c is located on the same plane between the two parts 111 and 112.

本実施形態では、図８に示されるように、濡れ性向上膜１１ｃの分離は、初期はんだ配置部位１１１と外側部位１１２との間で濡れ性向上膜１１ｃを離間すなわち単に分離することにより行っている。このことは、マスクを用いた選択的な成膜により容易に行える。そして、この場合も、上記同様、濡れ性向上膜１１ｃの分離によるはんだ３０の拡がり過ぎの防止効果が発揮される。   In this embodiment, as shown in FIG. 8, the wettability improving film 11c is separated by separating the wettability improving film 11c between the initial solder placement site 111 and the outer site 112, that is, simply separating them. Yes. This can be easily performed by selective film formation using a mask. Also in this case, as described above, the effect of preventing the solder 30 from spreading too much due to the separation of the wettability improving film 11c is exhibited.

（第５実施形態）
図９は、本発明の第５実施形態に係る実装方法の要部を示す工程図である。この図９は、本実装方法における厚膜導体１１の表面のうち初期はんだ配置部位１１１と外側部位１１２との膜構成の相違の様子を示す図であり、（ａ）、（ｂ）は、それぞれスクラブ前の状態における厚膜導体１１の概略断面図、概略平面図を示す。 (Fifth embodiment)
FIG. 9 is a process diagram showing the main part of the mounting method according to the fifth embodiment of the present invention. FIG. 9 is a diagram showing the difference in film configuration between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11 in the present mounting method. (A), (b) The schematic sectional drawing and schematic plan view of the thick film conductor 11 in the state before scrubbing are shown.

本実施形態は、上記第４実施形態と同様に、厚膜導体１１の表面のうちに初期はんだ配置部位１１１と外側部位１１２との間で、濡れ性向上膜１１ｃを同一平面上に位置させつつ分離したものである。   In the present embodiment, the wettability improving film 11c is positioned on the same plane between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11, as in the fourth embodiment. Separated.

ここでは、濡れ性向上膜１１ｃだけでなく、その下の犠牲膜１１ｂも離間させている。このことは、マスクを用いた選択的な成膜により容易に行える。そして、本実装方法においても、上記同様、濡れ性向上膜１１ｃの分離によるはんだ３０の拡がり過ぎの防止効果が発揮される。   Here, not only the wettability improving film 11c but also the sacrificial film 11b below it is separated. This can be easily performed by selective film formation using a mask. Also in this mounting method, as described above, the effect of preventing the solder 30 from spreading too much due to the separation of the wettability improving film 11c is exhibited.

（第６実施形態）
図１０は、本発明の第６実施形態に係る実装方法の要部を示す工程図である。この図１０は、本実装方法における厚膜導体１１の表面のうち初期はんだ配置部位１１１と外側部位１１２との膜構成の相違の様子を示す図であり、（ａ）、（ｂ）は、それぞれスクラブ前の状態における厚膜導体１１の概略断面図、概略平面図を示す。 (Sixth embodiment)
FIG. 10 is a process diagram showing the main part of the mounting method according to the sixth embodiment of the present invention. FIG. 10 is a diagram showing a difference in film configuration between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11 in the present mounting method. (A) and (b) The schematic sectional drawing and schematic plan view of the thick film conductor 11 in the state before scrubbing are shown.

本実施形態は、厚膜導体１１の表面のうちに初期はんだ配置部位１１１と外側部位１１２との間で、犠牲膜１１ｂおよび濡れ性向上膜１１ｃを離間させ、さらに、外側部位１１２では初期はんだ配置部位１１１よりも犠牲膜１１ｂを薄くして段差１１ｄを形成する。それにより、濡れ性向上膜１１ｃを分離している。   In the present embodiment, the sacrificial film 11b and the wettability improving film 11c are separated from each other between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11, and the initial solder placement is further performed in the outer portion 112. The step 11d is formed by making the sacrificial film 11b thinner than the portion 111. Thereby, the wettability improving film 11c is separated.

このことは、マスクを用いた選択的な成膜により容易に行える。そして、この場合も、濡れ性向上膜１１ｃの分離によるはんだ３０の拡がり過ぎの防止効果が発揮される。また。外側部位１１２では、犠牲膜１１ｂを薄くして使用する膜材料を減らすことができ、コスト低減を図ることができる。   This can be easily performed by selective film formation using a mask. Also in this case, the effect of preventing the solder 30 from spreading too much due to the separation of the wettability improving film 11c is exhibited. Also. In the outer portion 112, the sacrificial film 11b can be thinned to reduce the film material to be used, and the cost can be reduced.

（第７実施形態）
図１１は、本発明の第７実施形態に係る実装方法の要部を示す工程図である。この図１１は、本実装方法における厚膜導体１１の表面のうち初期はんだ配置部位１１１と外側部位１１２との膜構成の相違の様子を示す図であり、（ａ）、（ｂ）は、それぞれスクラブ前の状態における厚膜導体１１の概略断面図、概略平面図を示す。 (Seventh embodiment)
FIG. 11 is a process diagram showing the main part of the mounting method according to the seventh embodiment of the present invention. FIG. 11 is a diagram showing the difference in film configuration between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11 in the present mounting method. (A), (b) The schematic sectional drawing and schematic plan view of the thick film conductor 11 in the state before scrubbing are shown.

本実施形態は、厚膜導体１１の表面のうちに初期はんだ配置部位１１１と外側部位１１２との間で、外側部位１１２では犠牲膜１１ｂを設けないことにより段差１１を形成して、濡れ性向上膜１１ｃを分離したものである。   This embodiment improves the wettability by forming a step 11 between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11 by not providing the sacrificial film 11b in the outer portion 112. The membrane 11c is separated.

このことは、マスクを用いた選択的な成膜により容易に行える。そして、この場合も、濡れ性向上膜１１ｃの分離によるはんだ３０の拡がり過ぎの防止効果が発揮される。また、この場合、外側部位１１２では、犠牲膜１１ｂが無くなり、使用材料の削減および膜構成の簡素化によるコスト低減が図れる。   This can be easily performed by selective film formation using a mask. Also in this case, the effect of preventing the solder 30 from spreading too much due to the separation of the wettability improving film 11c is exhibited. In this case, the sacrificial film 11b is eliminated in the outer portion 112, and the cost can be reduced by reducing the material used and simplifying the film configuration.

（第８実施形態）
図１２は、本発明の第８実施形態に係る実装方法の要部を示す工程図である。この図１２は、本実装方法における厚膜導体１１の表面のうち初期はんだ配置部位１１１と外側部位１１２との膜構成の相違の様子を示す図であり、（ａ）、（ｂ）は、それぞれスクラブ前の状態における厚膜導体１１の概略断面図、概略平面図を示す。 (Eighth embodiment)
FIG. 12 is a process diagram showing the main part of the mounting method according to the eighth embodiment of the present invention. FIG. 12 is a diagram showing the difference in film configuration between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11 in this mounting method, and (a) and (b) respectively The schematic sectional drawing and schematic plan view of the thick film conductor 11 in the state before scrubbing are shown.

本実施形態は、厚膜導体１１の表面のうちに初期はんだ配置部位１１１と外側部位１１２との間で、犠牲膜１１ｂおよび濡れ性向上膜１１ｃを離間させ、さらに、外側部位１１２では溶出防止膜１１ａを無くして段差１１ｄを形成する。それにより、濡れ性向上膜１１ｃを分離している。   In the present embodiment, the sacrificial film 11b and the wettability improving film 11c are separated between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11, and the elution preventing film is further formed in the outer portion 112. 11a is eliminated to form a step 11d. Thereby, the wettability improving film 11c is separated.

このことは、マスクを用いた選択的な成膜により容易に行える。そして、この場合も、濡れ性向上膜１１ｃの分離によるはんだ３０の拡がり過ぎの防止効果が発揮される。また、この場合、外側部位１１２では、溶出防止膜１１ａが無くなるが、厚膜導体１１のはんだ食われは極少なく、使用材料の削減および膜構成の簡素化によるコスト低減が図れる。   This can be easily performed by selective film formation using a mask. Also in this case, the effect of preventing the solder 30 from spreading too much due to the separation of the wettability improving film 11c is exhibited. Further, in this case, the elution preventing film 11a is eliminated in the outer portion 112, but the thick film conductor 11 is hardly eroded by solder, and the cost can be reduced by reducing the material used and simplifying the film configuration.

（第９実施形態）
図１３は、本発明の第９実施形態に係る実装方法の要部を示す工程図である。この図１３は、本実装方法における厚膜導体１１の表面のうち初期はんだ配置部位１１１と外側部位１１２との膜構成の相違の様子を示す図であり、（ａ）、（ｂ）は、それぞれスクラブ前の状態における厚膜導体１１の概略断面図、概略平面図を示す。 (Ninth embodiment)
FIG. 13 is a process diagram showing the main part of the mounting method according to the ninth embodiment of the present invention. FIG. 13 is a diagram showing the difference in film configuration between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11 in the present mounting method. (A), (b) The schematic sectional drawing and schematic plan view of the thick film conductor 11 in the state before scrubbing are shown.

本実施形態は、厚膜導体１１の表面のうちに初期はんだ配置部位１１１と外側部位１１２との間で、外側部位１１２では初期はんだ配置部位１１１よりも犠牲膜１１ｂを薄くし、且つ溶出防止膜１１ａを無くして、段差１１ｄを形成する。それにより、濡れ性向上膜１１ｃを分離している。   In the present embodiment, the sacrificial film 11b is made thinner between the initial solder placement site 111 and the outer site 112 on the surface of the thick film conductor 11, and the outer site 112 is thinner than the initial solder placement site 111, and the elution prevention film. 11a is eliminated and a step 11d is formed. Thereby, the wettability improving film 11c is separated.

このことは、マスクを用いた選択的な成膜により容易に行える。そして、この場合も、濡れ性向上膜１１ｃの分離によるはんだ３０の拡がり過ぎの防止効果が発揮される。また、この場合、外側部位１１２では、犠牲膜１１ｂが薄くなるとともに溶出防止膜１１ａが無くなるが、厚膜導体１１のはんだ食われは極少なく、使用材料の削減および膜構成の簡素化によるコスト低減が図れる。   This can be easily performed by selective film formation using a mask. Also in this case, the effect of preventing the solder 30 from spreading too much due to the separation of the wettability improving film 11c is exhibited. In this case, the sacrificial film 11b is thinned and the elution preventing film 11a is eliminated in the outer portion 112, but the solder of the thick film conductor 11 is extremely small, and the cost is reduced by reducing the material used and simplifying the film configuration. Can be planned.

（第１０実施形態）
図１４は、本発明の第１０実施形態に係る実装方法の要部を示す工程図である。この図１４は、本実装方法における厚膜導体１１の表面のうち初期はんだ配置部位１１１と外側部位１１２との膜構成の相違の様子を示す図であり、（ａ）、（ｂ）は、それぞれスクラブ前の状態における厚膜導体１１の概略断面図、概略平面図を示す。 (10th Embodiment)
FIG. 14 is a process diagram showing the main part of the mounting method according to the tenth embodiment of the present invention. FIG. 14 is a diagram showing the difference in film configuration between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11 in the present mounting method. (A), (b) The schematic sectional drawing and schematic plan view of the thick film conductor 11 in the state before scrubbing are shown.

本実施形態は、厚膜導体１１の表面のうちに初期はんだ配置部位１１１と外側部位１１２との間で、外側部位１１２では犠牲膜１１ｂおよび溶出防止膜１１ａを無くして、段差１１ｄを形成することにより、濡れ性向上膜１１ｃを分離したものである。   In the present embodiment, the step 11d is formed between the initial solder placement portion 111 and the outer portion 112 on the surface of the thick film conductor 11, without the sacrificial film 11b and the elution preventing film 11a in the outer portion 112. Thus, the wettability improving film 11c is separated.

このことは、マスクを用いた選択的な成膜により容易に行える。そして、この場合も、濡れ性向上膜１１ｃの分離によるはんだ３０の拡がり過ぎの防止効果が発揮される。また、この場合、外側部位１１２では、犠牲膜１１ｂおよび溶出防止膜１１ａが無くなるため、厚膜導体１１のはんだ食われがあるが、ダイボンド温度の低下・加熱時間を減少すれば、使用材料の削減および膜構成の簡素化によるコスト低減が図れる。   This can be easily performed by selective film formation using a mask. Also in this case, the effect of preventing the solder 30 from spreading too much due to the separation of the wettability improving film 11c is exhibited. Further, in this case, the sacrificial film 11b and the elution preventing film 11a are eliminated in the outer portion 112, so that the thick film conductor 11 is eroded by solder. However, if the die bond temperature is lowered and the heating time is reduced, the material used is reduced. In addition, the cost can be reduced by simplifying the film configuration.

（第１１実施形態）
図１５は、本発明の第１１実施形態に係る実装方法の要部を示す工程図である。この図１５は、本実装方法における厚膜導体１１の表面のうち初期はんだ配置部位１１１と外側部位１１２との膜構成の相違の様子を示す図であり、（ａ）、（ｂ）は、それぞれスクラブ前の状態における厚膜導体１１の概略断面図、概略平面図を示す。 (Eleventh embodiment)
FIG. 15 is a process diagram showing the main parts of the mounting method according to the eleventh embodiment of the present invention. FIG. 15 is a diagram showing the difference in film configuration between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11 in the present mounting method. (A), (b) The schematic sectional drawing and schematic plan view of the thick film conductor 11 in the state before scrubbing are shown.

また、図１６は、本第１１実施形態のもう一つの例としての実装方法の要部を示す工程図である。この図１６は、本実装方法における厚膜導体１１の表面のうち初期はんだ配置部位１１１と外側部位１１２との膜構成の相違の様子を示す図であり、（ａ）、（ｂ）は、それぞれスクラブ前の状態における厚膜導体１１の概略断面図、概略平面図を示す。   FIG. 16 is a process diagram showing the main part of the mounting method as another example of the eleventh embodiment. FIG. 16 is a diagram showing the difference in film configuration between the initial solder placement portion 111 and the outer portion 112 in the surface of the thick film conductor 11 in the present mounting method. (A), (b) The schematic sectional drawing and schematic plan view of the thick film conductor 11 in the state before scrubbing are shown.

上記各実施形態では、厚膜導体１１の表面のうち初期はんだ配置部位１１１は、平面形状が円形であった（上記図３（ｂ）参照）が、図１５に示されるように、四角形であってもよいし、図１６に示されるように八角形でもよい。要するに、厚膜導体１１の平面形状は、特に限定されるものではない。   In each of the above embodiments, the initial solder placement portion 111 of the surface of the thick film conductor 11 has a circular planar shape (see FIG. 3B), but has a rectangular shape as shown in FIG. Alternatively, it may be an octagon as shown in FIG. In short, the planar shape of the thick film conductor 11 is not particularly limited.

（他の実施形態）
なお、上記段差１１ｄを形成することは、犠牲膜１１ｂを薄くすること、犠牲膜１１ｂを無くすこと、溶出防止膜１１ａを無くすこと以外にも、外側部位１１２にて初期はんだ配置部位１１１よりも溶出防止膜１１ａを薄くすることで行ってもよい。 (Other embodiments)
In addition to forming the step 11d, the sacrificial film 11b is thinned, the sacrificial film 11b is eliminated, and the elution preventing film 11a is eliminated. You may carry out by making the prevention film 11a thin.

本発明の第１実施形態に係る半導体チップの実装構造を示す概略断面図である。It is a schematic sectional drawing which shows the mounting structure of the semiconductor chip which concerns on 1st Embodiment of this invention. 厚膜導体上の各膜の形成からはんだ接続工程における厚膜導体上の構成の変化を示す概略断面図である。It is a schematic sectional drawing which shows the change of the structure on a thick film conductor in the solder connection process from formation of each film | membrane on a thick film conductor. 厚膜導体の表面のうち初期はんだ配置部位と外側部位との膜構成の相違の様子を示す図である。It is a figure which shows the mode of the difference of the film | membrane structure of an initial stage solder arrangement | positioning site | part and an outer site | part among the surfaces of a thick film conductor. 第１実施形態の実装方法における（ａ）チップ位置あわせ工程、（ｂ）はんだ接合工程を示す工程図である。It is process drawing which shows the (a) chip | tip alignment process in the mounting method of 1st Embodiment, and the (b) solder joining process. 本発明の第２実施形態に係る実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method which concerns on 3rd Embodiment of this invention. 第３実施形態に係るもう一つの例としての実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method as another example which concerns on 3rd Embodiment. 本発明の第４実施形態に係る実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係る実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method which concerns on 5th Embodiment of this invention. 本発明の第６実施形態に係る実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method which concerns on 6th Embodiment of this invention. 本発明の第７実施形態に係る実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method which concerns on 7th Embodiment of this invention. 本発明の第８実施形態に係る実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method which concerns on 8th Embodiment of this invention. 本発明の第９実施形態に係る実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method which concerns on 9th Embodiment of this invention. 本発明の第１０実施形態に係る実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method which concerns on 10th Embodiment of this invention. 本発明の第１１実施形態に係る実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method which concerns on 11th Embodiment of this invention. 第１１実施形態に係るもう一つの例としての実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method as another example which concerns on 11th Embodiment.

符号の説明Explanation of symbols

１０…セラミック基板、１１…厚膜導体、１１ａ…溶出防止膜、１１ｂ…犠牲膜、１１ｃ…濡れ性向上膜、１１ｄ…段差、２０…半導体チップ、３０…はんだ、１１１…初期はんだ配置部位、１１２…外側部位。   DESCRIPTION OF SYMBOLS 10 ... Ceramic substrate, 11 ... Thick film conductor, 11a ... Elution prevention film, 11b ... Sacrificial film, 11c ... Wetting property improvement film, 11d ... Level difference, 20 ... Semiconductor chip, 30 ... Solder, 111 ... Initial solder placement site, 112 ... outside part.

Claims (5)

セラミック基板（１０）上に設けられた厚膜導体（１１）の上に、はんだ（３０）を介して、シリコン半導体よりなる半導体チップ（２０）を搭載し、前記はんだ（３０）を溶融させた状態で、スクラブを行うことにより、前記厚膜導体（１１）と前記半導体チップ（２０）とをはんだ接続するようにしたはんだダイボンドによる半導体チップの実装方法において、
前記厚膜導体（１１）の表面に、当該表面側から、活性金属よりなり前記厚膜導体（１１）が溶融した前記はんだ（３０）に溶け出すのを防止する溶出防止膜（１１ａ）、この溶出防止膜（１１ａ）よりも溶融した前記はんだ（３０）に溶け出しやすく当該溶融した前記はんだ（３０）に犠牲的に溶け出す犠牲膜（１１ｂ）、前記厚膜導体（１１）よりも前記はんだ（３０）の濡れ性に優れ当該濡れ性を確保する濡れ性向上膜（１１ｃ）を順次、積層し、
その後、前記はんだ（３０）を介した前記半導体チップ（２０）の搭載、および、前記はんだ（３０）による接続を行うことを特徴とする半導体チップの実装方法。 A semiconductor chip (20) made of a silicon semiconductor was mounted on the thick film conductor (11) provided on the ceramic substrate (10) via the solder (30), and the solder (30) was melted. In the mounting method of the semiconductor chip by solder die bonding in which the thick film conductor (11) and the semiconductor chip (20) are solder-connected by performing scrubbing in a state,
On the surface of the thick film conductor (11), an elution prevention film (11a) for preventing the thick film conductor (11) from being melted into the molten solder (30) made of an active metal from the surface side. The sacrificial film (11b) which is easily dissolved into the molten solder (30) more easily than the elution prevention film (11a) and sacrificially dissolves into the molten solder (30), and the solder than the thick film conductor (11). The wettability improving film (11c) that has excellent wettability (30) and ensures the wettability is sequentially laminated,
Then, mounting of the semiconductor chip (20) through the solder (30) and connection by the solder (30) are performed. 前記厚膜導体（１１）の表面のうち前記スクラブの前に前記はんだ（３０）が配置されるべき部位（１１１）とその外側に位置する部位（１１２）との間で、前記濡れ性向上膜（１１ｃ）を分離して形成することを特徴とする請求項１に記載の半導体チップの実装方法。 The wettability improving film between a portion (111) where the solder (30) is to be disposed before the scrub and a portion (112) located outside the portion of the surface of the thick film conductor (11). The method of mounting a semiconductor chip according to claim 1, wherein (11c) is formed separately. 前記厚膜導体（１１）の表面のうち前記スクラブの前に前記はんだ（３０）が配置されるべき部位（１１１）とその外側に位置する部位（１１２）との間で、段差（１１ｄ）を形成することにより、前記濡れ性向上膜（１１ｃ）の分離を行うことを特徴とする請求項２に記載の半導体チップの実装方法。 A step (11d) is formed between a portion (111) where the solder (30) is to be disposed in front of the scrub and a portion (112) located outside of the surface of the thick film conductor (11). The method of mounting a semiconductor chip according to claim 2, wherein the wettability improving film (11c) is separated by forming. 前記外側に位置する部位（１１２）では、前記溶出防止膜（１１ａ）を設けないか、前記スクラブの前に前記はんだ（３０）が配置されるべき部位（１１１）よりも前記溶出防止膜（１１ａ）を薄くすることにより、前記段差（１１ｄ）を形成することを特徴とする請求項３に記載の半導体チップの実装方法。 In the portion (112) located outside, the elution preventing film (11a) is not provided, or the elution preventing film (11a) is more than the portion (111) where the solder (30) is to be disposed before the scrub. The method for mounting a semiconductor chip according to claim 3, wherein the step (11d) is formed by reducing the thickness of the semiconductor chip. 前記外側に位置する部位（１１２）では、前記犠牲膜（１１ｂ）を設けないか、前記スクラブの前に前記はんだ（３０）が配置されるべき部位（１１１）よりも前記犠牲膜（１１ｂ）を薄くすることにより、前記段差（１１ｄ）を形成することを特徴とする請求項３に記載の半導体チップの実装方法。 In the portion (112) located outside, the sacrificial film (11b) is not provided, or the sacrificial film (11b) is placed over the portion (111) where the solder (30) is to be disposed before the scrub. 4. The method of mounting a semiconductor chip according to claim 3, wherein the step (11d) is formed by reducing the thickness.
JP2007285733A 2007-11-02 2007-11-02 Packaging method of semiconductor chip Withdrawn JP2009117434A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007285733A JP2009117434A (en) 2007-11-02 2007-11-02 Packaging method of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007285733A JP2009117434A (en) 2007-11-02 2007-11-02 Packaging method of semiconductor chip

Publications (1)

Publication Number Publication Date
JP2009117434A true JP2009117434A (en) 2009-05-28

Family

ID=40784268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007285733A Withdrawn JP2009117434A (en) 2007-11-02 2007-11-02 Packaging method of semiconductor chip

Country Status (1)

Country Link
JP (1) JP2009117434A (en)

Similar Documents

Publication Publication Date Title
TWI523724B (en) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
JP5725060B2 (en) Bonded body, power module substrate, and power module substrate with heat sink
JP2009524927A (en) Semiconductor chip on which solder bump is formed and method for manufacturing solder bump
JP4969589B2 (en) Peltier element purification process and Peltier element
JP5275155B2 (en) Manufacturing method of electronic device
TW200832658A (en) Semiconductor device and manufacturing method of the same
TWI338344B (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
JP2007258205A (en) Electronic device and its manufacturing method
JP3627591B2 (en) Power semiconductor module manufacturing method
JP5725061B2 (en) Power module substrate and power module substrate with heat sink
JP4604641B2 (en) Semiconductor device
JP2015083321A (en) Solder material for bonding outer electrode to piezoelectric component, and piezoelectric component comprising solder material
JP5122098B2 (en) Metallized substrate, semiconductor device
JP6432208B2 (en) Method for manufacturing power module substrate, and method for manufacturing power module substrate with heat sink
JP2011243752A (en) Semiconductor device manufacturing method, internal semiconductor connection member, and internal semiconductor connection member group
WO2006126525A1 (en) Cu-Mo SUBSTRATE AND METHOD FOR PRODUCING SAME
JP2001060760A (en) Circuit electrode and formation process thereof
JP5414622B2 (en) Semiconductor mounting substrate and mounting structure using the same
JP4910789B2 (en) Power element mounting substrate, power element mounting substrate manufacturing method, and power module
JP2009117434A (en) Packaging method of semiconductor chip
JP2008205253A (en) Circuit device and method of manufacturing the same
JP6327058B2 (en) Power module substrate with heat sink, method of manufacturing joined body, method of manufacturing power module substrate, and method of manufacturing power module substrate with heat sink
JP2011193007A (en) Semiconductor chip and semiconductor device using the same
JP2008227055A (en) Circuit board
JP7274749B2 (en) Thermoelectric conversion module and thermoelectric conversion module manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110104