JP2008227055A - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- JP2008227055A JP2008227055A JP2007061627A JP2007061627A JP2008227055A JP 2008227055 A JP2008227055 A JP 2008227055A JP 2007061627 A JP2007061627 A JP 2007061627A JP 2007061627 A JP2007061627 A JP 2007061627A JP 2008227055 A JP2008227055 A JP 2008227055A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- solder
- wire bonding
- layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
この発明は、コンデンサや抵抗や半導体素子等の電子部品が所定領域に載置され、はんだ材で接合された回路基板に関する。 The present invention relates to a circuit board in which electronic components such as capacitors, resistors, and semiconductor elements are placed in a predetermined region and joined with a solder material.
セラミック回路基板に、コンデンサや抵抗や半導体素子等の電子部品を搭載して、電子回路を形成する場合には、電子部品を固定するために、回路基板と電子部品の間にはんだ材を挿入する。はんだ材が溶融する温度まで加熱した後に、温度を下げてはんだ材を硬化させ、電子部品を回路基板の配線回路上に装荷する。また、他の回路基板との間、もしくは電子部品の電極と配線回路との間を接続する際、ワイヤーボンディングによって接続が行われる。 When electronic components such as capacitors, resistors, and semiconductor elements are mounted on a ceramic circuit board to form an electronic circuit, a solder material is inserted between the circuit board and the electronic component in order to fix the electronic component. . After heating to a temperature at which the solder material melts, the temperature is lowered to cure the solder material, and the electronic component is loaded onto the wiring circuit of the circuit board. Further, when connecting with another circuit board or between the electrode of the electronic component and the wiring circuit, the connection is performed by wire bonding.
この際、配線回路の表面を覆う金属として、はんだ材が接合しやすく、かつワイヤーボンディングしやすい金属が使用され、例えばAuが一般的に用いられる。ところが、配線回路の表面は全てAuで覆われているため、はんだ材は基板上で溶融させたときに、搭載する部品外周よりも外側に流れ出す。このとき、溶融したはんだ材が、電子部品を搭載した場所と連続する配線回路の表面を流れて、電子部品を搭載した配線回路に連続するワイヤーボンディング領域に流れ出す。この結果、ワイヤーボンディングを阻害するような実装上の問題を引き起こす。 At this time, as the metal that covers the surface of the wiring circuit, a metal that is easy to join a solder material and that is easy to wire bond is used. For example, Au is generally used. However, since the entire surface of the wiring circuit is covered with Au, when the solder material is melted on the substrate, it flows out of the outer periphery of the component to be mounted. At this time, the molten solder material flows on the surface of the wiring circuit continuous with the place where the electronic component is mounted, and flows out to the wire bonding region continuous with the wiring circuit where the electronic component is mounted. As a result, a mounting problem that hinders wire bonding is caused.
一方、回路上でのはんだ材の流出を防止するために、導体のはんだ付け面に、はんだ付け領域外へのはんだ材の流出を止める堰き止め部を設ける従来技術が知られている(例えば、特許文献1参照)。その堰き止め部は、はんだ付けされる面上にソルダレジストを突出して設ける構造であった。 On the other hand, in order to prevent the outflow of the solder material on the circuit, a conventional technique is known in which a damming portion for stopping the outflow of the solder material outside the soldering area is provided on the soldering surface of the conductor (for example, Patent Document 1). The damming portion has a structure in which a solder resist protrudes on the surface to be soldered.
しかしながら、半導体素子や電気部品等の電子部品搭載部の周囲において、従来のようにソルダレジストを突出させて堰き止め部を設けた場合であっても、はんだ材の溶融により新たな問題を生じる。例えば、はんだ材が、突起を形成するソルダレジスト自体を溶かしたり、ソルダレジストの下の金属を溶融させてソルダレジストを浮かせたりして、ソルダレジストを流出させてしまい、満足のいくダム効果を得られないという問題があった。 However, even when a damming portion is provided by projecting a solder resist around a mounting portion of an electronic component such as a semiconductor element or an electrical component, a new problem occurs due to melting of the solder material. For example, the solder material melts the solder resist itself that forms the protrusions, or melts the metal under the solder resist to float the solder resist, causing the solder resist to flow out, resulting in a satisfactory dam effect. There was a problem that it was not possible.
この発明は、係る課題を解決するためになされたものであり、はんだ材の流出を防止してなおかつ、はんだ付け後の部品搭載やワイヤボンディングを阻害しない、はんだ材流出防止構造を提供するものである。 The present invention has been made to solve such a problem, and provides a solder material outflow prevention structure that prevents the solder material from flowing out and does not hinder component mounting or wire bonding after soldering. is there.
この発明による回路基板は、セラミック基板上に形成された導体層と、上記導体層上に形成されたニッケル層と、上記ニッケル層上に形成され、金膜層から成る導体パッドと、上記ニッケル層上に形成され、上記導体パッドと非接触に近接配置された金膜層から成るワイヤボンディングパッドと、上記導体パッドに半田付けされた電子部品と、上記ワイヤボンディングパッドに、ワイヤボンディングにより接合された導体ワイヤと、を備え、
上記導体パッドにおける上記電子部品の半田付け部分と上記ワイヤボンディングパッドとの間でニッケル層が露出し、その露出したニッケル層の表面に酸化膜が形成されたことを特徴とするものである。
A circuit board according to the present invention includes a conductor layer formed on a ceramic substrate, a nickel layer formed on the conductor layer, a conductor pad formed on the nickel layer and made of a gold film layer, and the nickel layer. A wire bonding pad formed of a gold film layer formed on and in close contact with the conductor pad, an electronic component soldered to the conductor pad, and bonded to the wire bonding pad by wire bonding A conductor wire;
A nickel layer is exposed between the soldered portion of the electronic component in the conductor pad and the wire bonding pad, and an oxide film is formed on the surface of the exposed nickel layer.
この発明によれば、電子部品を装着する配線回路上に酸化ニッケル層によりはんだ流れ出し防止部を設けることによって、ワイヤボンディング領域へのはんだ流れ出しを防止することができる、という効果を奏する。 According to the present invention, it is possible to prevent the solder from flowing out to the wire bonding region by providing the solder flow-out preventing portion by the nickel oxide layer on the wiring circuit on which the electronic component is mounted.
実施の形態1.
図1は、この発明に係る実施の形態1におけるセラミック回路基板を用いた、実装構造を示すものである。セラミック回路基板2を構成する基板は、単板あるいは積層板の何れであっても良く、アルミナセラミック基板や低温焼成基板等が用いられる。このセラミック回路基板2では、半導体素子やコンデンサ素子や抵抗素子等の電子部品5が回路基板の所定の配線領域に搭載され、はんだ材により各部品を接合して固定が行われる。
Embodiment 1 FIG.
FIG. 1 shows a mounting structure using a ceramic circuit board according to Embodiment 1 of the present invention. The substrate constituting the ceramic circuit substrate 2 may be either a single plate or a laminated plate, and an alumina ceramic substrate, a low-temperature fired substrate, or the like is used. In the ceramic circuit board 2, electronic components 5 such as semiconductor elements, capacitor elements, and resistor elements are mounted on a predetermined wiring area of the circuit board, and the components are bonded and fixed by a solder material.
ここで、半導体素子とは、各種の機器において一般的に使用されている電子部品を意味し、例えばMICやMMIC等のICチップ、LSIチップ、トランジスタ(バイポーラ型、電界効果型)、ダイオード、光半導体素子等の半導体素子である。これらの電子部品は、はんだ材を用いてセラミック回路基板に固定される。なお、ここで言うはんだ材は、Sn系金属と微量のCuやAg等の金属を含むはんだ材を言う。 Here, the semiconductor element means an electronic component generally used in various devices. For example, IC chips such as MIC and MMIC, LSI chips, transistors (bipolar type, field effect type), diodes, optical A semiconductor element such as a semiconductor element. These electronic components are fixed to the ceramic circuit board using a solder material. In addition, the solder material said here says the solder material containing Sn type metals and metals, such as a trace amount Cu and Ag.
ベース板1は、電子部品5を搭載するセラミック回路基板2と、電子部品5を搭載しないが電気的引き出し線として用いられるセラミック回路基板3とを固定するものである。ベース板1は、図1のように2枚のセラミック基板に限らず、多数のセラミック回路基板をその上にはんだ材や接着剤で固定しても良い。ベース板1は、Al,Cu,Fe,Co,Ni等との合金から成るものや、焼結されたセラミックに金属のめっき等のコーティングを施したものであってもよく、その材料や構造は特に限定されない。セラミック回路基板2と3においては、基板の素材の純度は、一般的に50%〜99.9%である。このセラミック回路基板は、単板あるいは積層板の何れであっても、表面の回路構造を妨げるものではない。 The base plate 1 fixes the ceramic circuit board 2 on which the electronic component 5 is mounted and the ceramic circuit board 3 on which the electronic component 5 is not mounted but used as an electrical lead line. The base plate 1 is not limited to two ceramic substrates as shown in FIG. 1, and a large number of ceramic circuit substrates may be fixed thereon with a solder material or an adhesive. The base plate 1 may be made of an alloy with Al, Cu, Fe, Co, Ni or the like, or may be a sintered ceramic coated with metal plating or the like. There is no particular limitation. In the ceramic circuit boards 2 and 3, the purity of the substrate material is generally 50% to 99.9%. Whether the ceramic circuit board is a single plate or a laminated plate, it does not disturb the circuit structure on the surface.
セラミック回路基板2の表面に形成した配線回路の表面には、はんだ材4を用いて電子部品5が固定される。
図1では、電子回路5として、コンデンサ素子であるチップキャパシタを用いた例を示している。チップキャパシタは両端に電極が設けられ、チップサイズがある程度大きいので、はんだ付けの際に、図のように電極の端部にはんだフィレットが形成される。電子回路5のそれぞれの電極は、セラミック回路基板2の表面に形成した異なる2つの配線線路における部品搭載部において、それぞれはんだ材4により接合される。すなわち、電子回路5は異なる2つの配線線路に跨って実装されている。部品搭載部には、電子回路5を載置する導体パッド13が構成されている。
An electronic component 5 is fixed to the surface of the wiring circuit formed on the surface of the ceramic circuit board 2 using a solder material 4.
FIG. 1 shows an example in which a chip capacitor, which is a capacitor element, is used as the electronic circuit 5. Since the chip capacitor is provided with electrodes at both ends and the chip size is somewhat large, a solder fillet is formed at the end of the electrode as shown in the figure when soldering. Each electrode of the electronic circuit 5 is joined by a solder material 4 at a component mounting portion in two different wiring lines formed on the surface of the ceramic circuit board 2. That is, the electronic circuit 5 is mounted across two different wiring lines. A
また、セラミック回路基板2の表面に形成した配線回路の表面には、ワイヤー6の一端部を接続するための導体パッドであるワイヤーボンディングパッド7が設けられている。セラミック回路基板3の表面に形成した配線回路の表面においても、ワイヤー6の他端部を接続するための導体パッド9が設けられている。 A wire bonding pad 7 that is a conductor pad for connecting one end of the wire 6 is provided on the surface of the wiring circuit formed on the surface of the ceramic circuit board 2. Also on the surface of the wiring circuit formed on the surface of the ceramic circuit board 3, conductor pads 9 for connecting the other end of the wire 6 are provided.
また、セラミック回路基板2の表面に形成した配線回路の表面には、部品搭載部の導体パッド13上ではんだ材4を溶かした際に、ワイヤーボンディングパッド7に溶融したはんだ材4が流れ込むことを防止するように、はんだ流れ出し防止部8が設けられている。
Further, when the solder material 4 is melted on the
なお、セラミック回路基板2とセラミック回路基板3の接続に用いているワイヤー6は電気信号を伝送する接続用導電線として用いられ、その素材は一般的にAu やAlであり、例えば直径はφ25μm〜φ200μmである。また、ワイヤーに替わる接続用導電線としては、例えばAu単体もしくはAuとAgを張り合わせた厚さ20μm〜50μmであって、0.1mmを超える任意の幅の、リボン状の帯である導体リボンを用いる方法であっても良い。 The wire 6 used to connect the ceramic circuit board 2 and the ceramic circuit board 3 is used as a conductive wire for connection for transmitting an electric signal, and the material thereof is generally Au or Al, for example, a diameter of φ25 μm to φ200 μm. In addition, as a conductive wire for connection instead of a wire, for example, a conductor ribbon, which is a ribbon-like strip having a thickness of 20 μm to 50 μm, which is a single piece of Au or Au and Ag, and has an arbitrary width exceeding 0.1 mm. The method used may be used.
図2は、この発明の実施の形態1におけるセラミック回路基板2のはんだ流れ防止構造の詳細を示す断面図である。 FIG. 2 is a cross-sectional view showing details of the solder flow prevention structure of ceramic circuit board 2 according to Embodiment 1 of the present invention.
図2において、セラミック素材9の上には、セラミック素材9と回路導体の密着力を向上させるための接合層10を形成し、接合層10の上に電気的に良導体であるCuから成る導体層11を形成する。また、接合層10に用いる金属は、一般的にCr,Ni−Cr,W,Ta,Ti、またはそれらの合金を用いて構成され、例えば10nm〜500nmの膜厚にすると、セラミック素材9と導体層11を構成するCuとの接合力が向上する。導体層11は、電気的損失を極小とする目的の上ではCuを用いるのが好適である。しかし、導体層11としては、Cuの他、Ag、Au、Pt、Pd、およびそれらの合金等電気的良導体であれば制限されるものではない。導体層11の膜厚は、例えば標準的な0.5μm〜10μmとするのが良い。
In FIG. 2, a
導体11の上には、導体層(ニッケル導体層)12を構成するNi(ニッケル)層を形成しなければならない。導体層12のNiの純度、製法は様々あるが、蒸着法、スパッタ法、イオンアシスト蒸着法等何れを用いても良く、電解めっきや無電解めっきで形成される有燐Niめっきであっても構わない。例えば、蒸着法、スパッタ法等の真空中で形成されるNi膜であれば、標準的な膜厚は0.1μm〜5μmであり、めっき法によれば2μm〜10μmが良い。
A Ni (nickel) layer constituting the conductor layer (nickel conductor layer) 12 must be formed on the
ワイヤーボンディングパッド7は、ワイヤー6の一端部との接合層であり、例えばAuから成る金膜層とすることが好適である。導体パッド13は、電子部品5との接合層であり、はんだ付け性とワイヤーボンディング性の両方を兼ね備えた金属であり、例えばAuから成る金膜層とすることが好適である。ワイヤーボンディングパッド7と導体層13との両方のAu膜厚は、はんだ材4による接合性とワイヤー6の接合性から、例えば0.5μm〜2μmが好ましい。
The wire bonding pad 7 is a bonding layer with one end of the wire 6, and is preferably a gold film layer made of, for example, Au. The
図2において、はんだ流れ出し防止部8は、部品搭載部の導体パッド13とワイヤー6を接合させた部分を仕切る形状で設けられている。はんだ流れ出し防止部8は、Ni膜12が露出した部分から成る。このNi膜12の表面には酸化膜が形成され、酸化ニッケル層を成している。はんだ流れ出し防止部8に隣接する導体パッド13は、電子部品5を搭載し、はんだ材で固定する部分である。図の例では、電子部品5として、チップキャパシタの一方の電極がはんだ材で固定され、その電極外側の周囲にはんだ材のフィレットが形成されており、フィレットにより電子部品5の接合強度を確保している。ワイヤボンディングパッド7は、ワイヤボンディングによってワイヤ6の一端部が潰れた状態で接続されている。
In FIG. 2, the solder flow-out prevention unit 8 is provided in a shape that partitions a portion where the
このように、電子部品5を装着する配線回路上に酸化ニッケル層(Ni膜12が露出した部分の表面に酸化膜を形成した層)を設け、はんだ流れ出し防止部8を構成することによって、ワイヤボンディング領域へのはんだ流れ出しを防止することができる。
In this way, by providing a nickel oxide layer (a layer in which an oxide film is formed on the surface of the portion where the
ここで、Ni膜12を露出させて、はんだ流れ出し防止部8を形成する工程について説明する。この工程では、半導体の製造に一般的に用いられる写真製版法が用いられる。以下、はんだ流れ出し防止部8を形成するための前工程と後工程について順に説明する。
Here, a process of forming the solder flow-out preventing portion 8 by exposing the
まず、はんだ流れ出し防止部8を形成するための前工程について説明する。
最初に、光感光性樹脂によりはんだ流れ出し防止部8以外を保護する。
次に、はんだ流れ出し防止部8を形成する領域で、その領域内の表面にあるAuを、イオンミリング法によるエッチング方法や、エッチング液を用いる化学的エッチング方法によって除去し、部分的に露出したNi膜12を形成する。
ここで、イオンミリング法は、真空中で希薄なアルゴンガスを導入して、グロー放電によりイオン化して導体に照射するエッチング方法である。また、化学的エッチング方法において、エッチング液としては、例えば沃化カリウム水溶液が一般的であるが、これに制限されるものではない。
First, the pre-process for forming the solder flow-out prevention part 8 will be described.
First, the parts other than the solder flow-out prevention part 8 are protected by a photosensitive resin.
Next, in the region where the solder flow-out preventing portion 8 is formed, Au on the surface in the region is removed by an etching method using an ion milling method or a chemical etching method using an etching solution, and partially exposed
Here, the ion milling method is an etching method in which dilute argon gas is introduced in a vacuum, ionized by glow discharge, and irradiated onto a conductor. Further, in the chemical etching method, for example, an aqueous potassium iodide solution is generally used as an etching solution, but is not limited thereto.
なお、はんだ流れ出し防止部8を形成するための前工程は、前述のエッチング方法に限らない。例えば、Ni膜12を形成した後に、はんだ流れ出し防止部8だけを感光性樹脂により保護した上で、部品搭載部の導体パッド13およびワイヤーボンディングパッド7を、選択的にAuめっきする方法でもよい。
Note that the pre-process for forming the solder flow-out prevention unit 8 is not limited to the etching method described above. For example, after the
続いて、はんだ流れ出し防止部8を形成するための後工程について説明する。
この後工程では、部品搭載部の導体パッド13と、ワイヤーボンディングパッド7と、Ni膜12の露出部分を形成した後に、大気中で加熱して露出したNi膜12の表面に酸化膜を形成して、はんだ流れ出し防止部8を形成する。
このとき、大気中とは、住環境雰囲気を指し、特別な雰囲気を形成しなければならないものではない。また、加熱する機器は局所的に加熱することができるヒートガンやホットプレート、または基板全体を加熱することができる乾燥炉でも良く、加熱する方法や手段を制限するものではない。ただし、加熱温度は、例えば200℃〜300℃が好適であり、加熱温度250℃の場合は加熱時間6〜8時間、加熱温度300℃であれば加熱時間3時間〜5時間が最適である。
Subsequently, a post-process for forming the solder flow-out prevention unit 8 will be described.
In this post-process, after forming the
At this time, the air means a living environment atmosphere, and it is not necessary to form a special atmosphere. The heating device may be a heat gun or hot plate that can be heated locally, or a drying furnace that can heat the entire substrate, and does not limit the heating method or means. However, the heating temperature is preferably 200 ° C. to 300 ° C., for example, when the heating temperature is 250 ° C., the heating time is 6 to 8 hours, and when the heating temperature is 300 ° C., the heating time is 3 hours to 5 hours.
なお、加熱温度、時間が共に少ないと、はんだ流れ出し防止部8のNi膜表面に形成される酸化膜の膜厚が薄くなり、はんだ流れ出し防止の機能を満足しないことがある。このため、Ni膜の表面に酸化膜を形成する際、上記加熱時間および加熱温度を適用することによって、良好なはんだ流れ止め機能を実現することができる。 If the heating temperature and time are both small, the thickness of the oxide film formed on the surface of the Ni film of the solder flow-out prevention unit 8 becomes thin, and the solder flow-out prevention function may not be satisfied. For this reason, when forming an oxide film on the surface of the Ni film, a good solder flow preventing function can be realized by applying the heating time and the heating temperature.
この実施の形態1では、上述した構造のセラミック回路基板上の配線回路に、電子部品5を搭載し、はんだ材4により電子部品5を導体パッド13に固定する。このとき、溶融したはんだ材4が流れ出そうとしても、酸化したNi膜から成るはんだ流れ出し防止部8がはんだ材をはじく。このため、電子部品5のはんだ付け時に、酸化したNi膜の表面にはんだが流れ出さず、隣接した導体(ワイヤーボンディングパッド7)にはんだが付着するようなことがないので、ワイヤボンドや他の電子部品5の部品実装を、確実に実施することができる。
In the first embodiment, the electronic component 5 is mounted on the wiring circuit on the ceramic circuit board having the above-described structure, and the electronic component 5 is fixed to the
1:ベース、2:セラミック回路基板、3:セラミック回路基板、4:はんだ材、5:部品、6:ワイヤー(導電線)、7:ワイヤーボンディングパッド、8:はんだ流れ出し防止部、9:セラミック素材、10:接合層、11:導体層、12:Ni層(ニッケル層)、13:部品搭載部(導体パッド)。 1: Base, 2: Ceramic circuit board, 3: Ceramic circuit board, 4: Solder material, 5: Parts, 6: Wire (conductive wire), 7: Wire bonding pad, 8: Solder flow prevention part, 9: Ceramic material 10: bonding layer, 11: conductor layer, 12: Ni layer (nickel layer), 13: component mounting part (conductor pad).
Claims (2)
上記導体層上に形成されたニッケル層と、
上記ニッケル層上に形成され、金膜層から成る導体パッドと、
上記ニッケル層上に形成され、上記導体パッドと非接触に近接配置された金膜層から成るワイヤボンディングパッドと、
上記導体パッドに半田付けされた電子部品と、
上記ワイヤボンディングパッドに、ワイヤボンディングにより接合された導電線と、
を備え、
上記導体パッドにおける上記電子部品の半田付け部分と上記ワイヤボンディングパッドとの間でニッケル層が露出し、その露出したニッケル層の表面に酸化膜が形成されたことを特徴とする回路基板。 A conductor layer formed on a ceramic substrate;
A nickel layer formed on the conductor layer;
A conductor pad formed on the nickel layer and made of a gold film layer;
A wire bonding pad comprising a gold film layer formed on the nickel layer and disposed in close contact with the conductor pad; and
Electronic components soldered to the conductor pads;
Conductive wires joined to the wire bonding pads by wire bonding;
With
A circuit board, wherein a nickel layer is exposed between a soldered portion of the electronic component in the conductor pad and the wire bonding pad, and an oxide film is formed on the surface of the exposed nickel layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061627A JP2008227055A (en) | 2007-03-12 | 2007-03-12 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061627A JP2008227055A (en) | 2007-03-12 | 2007-03-12 | Circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008227055A true JP2008227055A (en) | 2008-09-25 |
Family
ID=39845338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007061627A Pending JP2008227055A (en) | 2007-03-12 | 2007-03-12 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008227055A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015533260A (en) * | 2012-08-27 | 2015-11-19 | エプコス アクチエンゲゼルシャフトEpcos Ag | Carrier plate, device equipped with carrier plate, and method of manufacturing carrier plate |
JP2016201384A (en) * | 2015-04-07 | 2016-12-01 | Shマテリアル株式会社 | Semiconductor element mounting substrate, semiconductor device and manufacturing methods for those |
WO2019187513A1 (en) * | 2018-03-29 | 2019-10-03 | 日本電気株式会社 | Electronic component |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111803A (en) * | 2002-09-20 | 2004-04-08 | Ngk Spark Plug Co Ltd | Ceramic wiring board, component-mounted wiring board using it, and their manufacturing methods |
WO2005004565A1 (en) * | 2003-07-02 | 2005-01-13 | Seiko Epson Corporation | Packaging electrode, package, device and process for producing device |
JP2006086453A (en) * | 2004-09-17 | 2006-03-30 | Yamato Denki Kogyo Kk | Method for surface treatment, and manufacturing method of electronic component |
-
2007
- 2007-03-12 JP JP2007061627A patent/JP2008227055A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111803A (en) * | 2002-09-20 | 2004-04-08 | Ngk Spark Plug Co Ltd | Ceramic wiring board, component-mounted wiring board using it, and their manufacturing methods |
WO2005004565A1 (en) * | 2003-07-02 | 2005-01-13 | Seiko Epson Corporation | Packaging electrode, package, device and process for producing device |
JP2006086453A (en) * | 2004-09-17 | 2006-03-30 | Yamato Denki Kogyo Kk | Method for surface treatment, and manufacturing method of electronic component |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015533260A (en) * | 2012-08-27 | 2015-11-19 | エプコス アクチエンゲゼルシャフトEpcos Ag | Carrier plate, device equipped with carrier plate, and method of manufacturing carrier plate |
US10117329B2 (en) | 2012-08-27 | 2018-10-30 | Qualcomm Incorporated | Carrier plate, device having the carrier plate and method for producing a carrier plate |
JP2016201384A (en) * | 2015-04-07 | 2016-12-01 | Shマテリアル株式会社 | Semiconductor element mounting substrate, semiconductor device and manufacturing methods for those |
WO2019187513A1 (en) * | 2018-03-29 | 2019-10-03 | 日本電気株式会社 | Electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5413707B2 (en) | Metal-ceramic composite substrate and manufacturing method thereof | |
CN101510514B (en) | Substrate for mounting electronic part and electronic part | |
JPWO2010143597A1 (en) | Circuit board manufacturing method, circuit board manufactured thereby, and mother board for circuit board used therefor | |
US8064219B2 (en) | Ceramic substrate part and electronic part comprising it | |
JPS58168266A (en) | Method of selectively adhering gold layer | |
US7911041B2 (en) | Semiconductor device with gold coatings, and process for producing it | |
US8250748B2 (en) | Method for producing an LTCC substrate | |
JP2007134563A (en) | Stepped circuit board, its manufacturing method, and power control component employing same | |
JP2008227055A (en) | Circuit board | |
KR20050002601A (en) | Lead frame for semiconductor packages | |
JPH11245083A (en) | Solder and circuit substrate using it | |
JP4012527B2 (en) | Manufacturing method of electronic parts | |
JP4669965B2 (en) | Aluminum-ceramic bonding substrate and manufacturing method thereof | |
JPS5819385B2 (en) | Rouzukehouhou | |
JP4403661B2 (en) | Mounting structure of component using heat sink and manufacturing method thereof | |
JP2004103706A (en) | Tape carrier for semiconductor devices, and its manufacturing method | |
JP3441194B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006203163A (en) | Wiring board | |
JPH02244530A (en) | Base board type thermo-fuse and manufacture thereof | |
JP5165663B2 (en) | Soldering structure | |
JP3385752B2 (en) | Ceramic printed wiring board and method of manufacturing the same | |
JP3279846B2 (en) | Method for manufacturing semiconductor device | |
JPS60198761A (en) | Soldering method | |
JPH0622093B2 (en) | Substrate type thermal fuse and resistor and method of manufacturing the same | |
JPS62226633A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |