JP2009117427A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2009117427A
JP2009117427A JP2007285493A JP2007285493A JP2009117427A JP 2009117427 A JP2009117427 A JP 2009117427A JP 2007285493 A JP2007285493 A JP 2007285493A JP 2007285493 A JP2007285493 A JP 2007285493A JP 2009117427 A JP2009117427 A JP 2009117427A
Authority
JP
Japan
Prior art keywords
electrode
resin
semiconductor chip
semiconductor device
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007285493A
Other languages
Japanese (ja)
Inventor
Keishiro Okamoto
圭史郎 岡本
Takeshi Ishizuka
剛 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007285493A priority Critical patent/JP2009117427A/en
Publication of JP2009117427A publication Critical patent/JP2009117427A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having a mounting structure which ensures excellent adhesion between an electrode or a semiconductor chip and a circuit board and underfill agent and also ensures excellent connection reliability while reducing generation of voids in the underfill agent, and to provide its production process. <P>SOLUTION: Electrodes 2 of a semiconductor chip 1 are bonded to electrode pads 4 of a circuit board 3. The gap between the semiconductor chip 1 and the circuit board 3 is sealed with a second resin layer 5. A first resin layer 7 is provided in close contact around the electrodes 2 of a semiconductor chip 1. The second resin layer 5 is provided around the first resin layer 7. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は半導体装置に係り、特に半導体素子と基板との間にアンダーフィルが充填された半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which an underfill is filled between a semiconductor element and a substrate, and a manufacturing method thereof.

半導体素子等の半導体部品には電極として多数のバンプが形成される。バンプは、半導体素子のLSI回路が形成された側の回路面に形成され、主に金属で形成され高さ数μmから100μmの突起状電極である。一つの半導体素子に設けられるバンプの数は、LSI回路の規模に応じて、数個から数千個となる。比較的バンプ数の多い半導体部品では、回路面のほぼ全面にバンプが設置される。この場合には、バンプの金属としてはんだが使用される場合が多く、フリップチップ実装で半導体装置が形成される場合が多い。   Many bumps are formed as electrodes on a semiconductor component such as a semiconductor element. The bumps are projecting electrodes that are formed on the circuit surface of the semiconductor element on which the LSI circuit is formed, and are mainly made of metal and have a height of several μm to 100 μm. The number of bumps provided in one semiconductor element is several to thousands depending on the scale of the LSI circuit. In a semiconductor component having a relatively large number of bumps, bumps are provided on almost the entire circuit surface. In this case, solder is often used as the bump metal, and a semiconductor device is often formed by flip-chip mounting.

一方、比較的バンプ数が少ない半導体部品では、バンプは半導体部品の周辺部に設置されることが多い。この場合には、厚膜の金ピラーや金スタッドがバンプとして設けられる。金ピラーは、半導体部品が搭載される基板の電極上に被覆されたスズ膜との界面接合や超音波接合で接合されることが多い。金スタッドは、熱圧接や超音波接合で基板の電極と接合されることが多い。   On the other hand, in a semiconductor component having a relatively small number of bumps, the bump is often placed in the periphery of the semiconductor component. In this case, thick gold pillars and gold studs are provided as bumps. Gold pillars are often bonded by interfacial bonding or ultrasonic bonding with a tin film coated on an electrode of a substrate on which a semiconductor component is mounted. In many cases, the gold stud is bonded to the electrode of the substrate by heat pressure welding or ultrasonic bonding.

上記各種のフリップチップ実装において、回路面の保護や、バンプ破断の抑制等のために、接着剤が使用されている。接着剤の使用形態としては、半導体部品と基板との間にアンダーフィル剤として使用される場合と、半導体部品全体を覆う封止剤として使用される場合とがある(例えば、特許文献1及び2参照。)。また、電極との密着性を高める成分をアンダーフィルに付加する場合もある(例えば、特許文献3参照。)。   In the various flip-chip mountings described above, an adhesive is used for protecting the circuit surface and suppressing bump breakage. As a usage form of the adhesive, there are a case where it is used as an underfill agent between a semiconductor component and a substrate, and a case where it is used as a sealing agent covering the entire semiconductor component (for example, Patent Documents 1 and 2). reference.). Moreover, the component which improves the adhesiveness with an electrode may be added to an underfill (for example, refer patent document 3).

ここで、アンダーフィル剤として使用する接着剤と、封止剤として使用する接着剤とでは、望まれる特性が異なる場合が多い。封止剤として使用する接着剤は、フリップチップ実装では、回路が形成されていない面を覆うことになるため、アンダーフィル剤ほど下記に示すような回路保護機能や熱サイクルに対するバンプ破壊防止機能を必要としない。一方、アンダーフィル剤として使用する接着剤では、回路を水分等から保護する機能、半導体装置が高温または低温になった時に、例えばシリコン半導体部品(熱膨張率:3ppm/℃)と、例えばガラスエポキシ基板(熱膨張率:17ppm/℃)との間の熱膨張率の差に起因するバンプ破壊を防止する機能、半導体部品と基板とを接着固定する機能等が望まれる場合が多い。更に、実用上では、アンダーフィル剤の適用時に、半導体部品の上面へのアンダーフィル剤の這い上がりがないこと、アンダーフィル剤の内部にボイドが発生しないこと等の特性が重要である。這い上がりは、装置を汚染し、アンダーフィル剤の内部にボイドが発生すると後述するような回路損傷の原因となり得る。   Here, the adhesive used as the underfill agent and the adhesive used as the sealant often have different desired characteristics. The adhesive used as the sealant covers the surface where the circuit is not formed in flip chip mounting. Therefore, the underfill agent has the following circuit protection function and bump destruction prevention function against thermal cycling. do not need. On the other hand, an adhesive used as an underfill agent has a function of protecting a circuit from moisture and the like, and when a semiconductor device is at a high or low temperature, for example, a silicon semiconductor component (thermal expansion coefficient: 3 ppm / ° C.) and, for example, a glass epoxy In many cases, a function to prevent bump destruction due to a difference in thermal expansion coefficient from the substrate (thermal expansion coefficient: 17 ppm / ° C.), a function to bond and fix the semiconductor component and the substrate, and the like are often desired. Furthermore, in practical use, when the underfill agent is applied, characteristics such as no creeping of the underfill agent on the upper surface of the semiconductor component and no generation of voids in the underfill agent are important. The scooping up can contaminate the device and cause damage to the circuit as described later when voids are generated inside the underfill agent.

アンダーフィル剤が使用される手順としては、半導体部品を基板上に接合した後にアンダーフィル剤を半導体部品と基板との間に充填する方法(後入れ方式と称する)と、基板上に先にアンダーフィル剤を設け、次いで半導体部品を基板にフリップチップ実装する方法(先入れ方式と称する)とがある。アンダーフィル剤を後から充填する方式(後入れ方式)は、半導体部品が既にバンプで接合されているため、アンダーフィル剤の硬化を半導体部品の接合とは別個に多数個まとめて行えるため、硬化時間を短縮することに対する要求はそれ程高いものではない。   The procedure for using the underfill agent is to fill the underfill agent between the semiconductor component and the substrate after joining the semiconductor component on the substrate (referred to as a post-injection method), or to the underfill on the substrate first. There is a method (referred to as a first-in method) in which a filling agent is provided and then a semiconductor component is flip-chip mounted on a substrate. The method of filling the underfill agent later (post-insertion method) is because the semiconductor parts are already bonded with bumps, so the underfill agent can be hardened together separately from the bonding of the semiconductor parts. The demand for reducing time is not so high.

これに対し、アンダーフィル剤を先に基板上に設け、次いで半導体部品を基板にフリップチップ実装する方式(先入れ方式)では、高温で半導体部品と基板とを接合する場合に、同時にアンダーフィル剤を硬化させ、温度を下げる前にある程度硬化を進ませる必要があるため、短時間で硬化するアンダーフィル剤に対する要求は大きい。   On the other hand, in the method in which the underfill agent is first provided on the substrate and then the semiconductor component is flip-chip mounted on the substrate (first-in method), the underfill agent is simultaneously applied when the semiconductor component and the substrate are bonded at a high temperature. Therefore, there is a great demand for an underfill agent that cures in a short time.

先入れ方式には次のようなメリットがある。アンダーフィル剤を後から充填する方式においては、バンプが微細になってくると、アンダーフィル剤を硬化するまでの段階で半導体部品と基板との熱膨張率の差をアンダーフィル剤の機械的強度で吸収できずバンプが破断してしまうおそれがあるが、先入れ方式ではこのような問題を回避することができる。また、先入れ方式は、後述する熱圧接により半導体部品を実装する場合にも使用できる。   The first-in method has the following advantages. In the method of filling the underfill agent later, when the bumps become finer, the mechanical strength of the underfill agent indicates the difference in thermal expansion coefficient between the semiconductor component and the substrate until the underfill agent is cured. However, such a problem can be avoided with the first-in method. The first-in method can also be used when a semiconductor component is mounted by heat pressing as described later.

先入れ方式では、複数の電極が形成された基板上に、アンダーフィル剤が塗布される。この時点で基板は、例えば50〜100℃に加熱されている。次に、基板上で、複数のバンプが形成された半導体部品を位置合わせする。最後に、例えば200〜250℃に加熱された半導体部品を基板に押圧して、電極とバンプとを接合(熱圧接)する。基板を予め50〜100℃に加熱しておくのは、最終的に半導体部品と基板とを熱圧接する際の温度(200〜250℃)との温度差を小さくするためである。このため、アンダーフィル剤は、基板上に塗布した状態の50〜100℃の温度では硬化が進まず、粘度上昇も少なく、その後に200〜250℃に昇温した時には速やかに硬化する特性であることが好ましい。特に実用上は、一枚の基板上に複数の半導体部品を実装する場合が多く、基板に塗布した後の一定時間内での粘度の安定性は重要である。また、製造上、アンダーフィル剤は短時間で硬化することが好ましい。これは、硬化に要する時間が長くなると、プロセスコストが高くなる問題があるためである。
特開2002−110715号公報 特開2007−56070号公報 特開2003−327669号公報
In the first-in method, an underfill agent is applied on a substrate on which a plurality of electrodes are formed. At this point, the substrate is heated to 50 to 100 ° C., for example. Next, the semiconductor component on which a plurality of bumps are formed is aligned on the substrate. Finally, for example, a semiconductor component heated to 200 to 250 ° C. is pressed against the substrate, and the electrodes and the bumps are joined (thermal pressure welding). The reason why the substrate is heated to 50 to 100 ° C. in advance is to reduce the temperature difference from the temperature (200 to 250 ° C.) when the semiconductor component and the substrate are finally heat-welded. For this reason, the underfill agent has a characteristic that curing does not proceed at a temperature of 50 to 100 ° C. in a state where it is applied on the substrate, a viscosity increase is small, and when the temperature is raised to 200 to 250 ° C. thereafter, the underfill agent is cured quickly. It is preferable. In particular, in practice, a plurality of semiconductor components are often mounted on a single substrate, and the viscosity stability within a certain time after application to the substrate is important. Moreover, it is preferable on manufacture that an underfill agent hardens | cures in a short time. This is because there is a problem that the process cost increases as the time required for curing increases.
JP 2002-110715 A JP 2007-56070 A JP 2003-327669 A

上述のように、先入れ方式に使用されるアンダーフィル剤には、ある温度以下では粘度が上昇し難く(あるいは硬化速度が小さく)、ある温度以上では硬化時間が短い(あるいは硬化速度が大きい)ことが要求される。具体的には、アンダーフィル剤をボンダ上で硬化させるのに要する時間は、現状で数秒から10数秒であり、低コスト化の観点からは、この硬化時間を更に短くできるアンダーフィル剤が望まれている。   As described above, the underfill agent used in the first-in method hardly increases in viscosity at a certain temperature or lower (or has a low curing rate), and has a short curing time at a certain temperature or higher (or has a high curing rate). Is required. Specifically, the time required to cure the underfill agent on the bonder is currently several seconds to several tens of seconds. From the viewpoint of cost reduction, an underfill agent that can further shorten this curing time is desired. ing.

更に、先入れ方式では、半導体部品を実装する際に、基板上に設けられているアンダーフィル剤を半導体部品に急速に押し広げていくことになるため、後入れ方式に比べ、ボイドが生じ易くなるという問題がある。   Furthermore, in the first-in method, when the semiconductor component is mounted, the underfill agent provided on the substrate is rapidly spread over the semiconductor component, so that voids are more likely to occur than in the last-in method. There is a problem of becoming.

図1はボイドが発生した状態を示す半導体装置の断面図である。図1において、半導体チップ1の電極2が回路基板3の電極パッド4にフリップチップ接合されており、半導体チップ1と回路基板3との間に、アンダーフィル5が充填されている。アンダーフィル5が電極2の周囲に流れ込む際にボイド6が発生する。ボイド6はアンダーフィル5の中に空気が閉じこめられた空間である。   FIG. 1 is a cross-sectional view of a semiconductor device showing a state where voids are generated. In FIG. 1, an electrode 2 of a semiconductor chip 1 is flip-chip bonded to an electrode pad 4 of a circuit board 3, and an underfill 5 is filled between the semiconductor chip 1 and the circuit board 3. Void 6 is generated when underfill 5 flows around electrode 2. The void 6 is a space in which air is confined in the underfill 5.

ボイドが発生すると、半導体部品とアンダーフィルとの間、又は基板とアンダーフィルとの間の剥離の起点となったり、ボイドに水分が溜まり、回路損傷の原因となるおそれがある。先入れ方式用のアンダーフィルにとって、ボイド発生の少ないことが重要な要求される特性である。   If a void is generated, there is a possibility that it may become a starting point of peeling between the semiconductor component and the underfill or between the substrate and the underfill, or moisture may accumulate in the void and cause circuit damage. For the underfill for the first-in method, it is an important required characteristic that the generation of voids is small.

ボイドの発生要因は多岐にわたり一概に特定できるものではないが、先入れ方式で実装する場合におけるアンダーフィル側の要因としては、電極の微細化や、電極表面の凹凸形状、さらに電極配置の複雑化等が考えられる。これらの要因により、アンダーフィル剤である樹脂が流れにくくなり、空気を巻き込みやすくなるためであると考えられる。特に、電極材質が金の場合、化学的に安定なため、アンダーフィル剤の樹脂との濡れ性が特に悪いため、ボイド発生の要因となりやすい。一方、上述の特許文献3で提案されているように、電極との密着性を高める成分をあらかじめアンダーフィル剤に添加する場合には、密着性を高める成分(例えば硫黄)とアンダーフィル剤内外の水分とが反応して、電極パッドの腐食を招くおそれがある。さらに、未反応の密着性を高める成分が硬化後のアンダーフィル内に残留するため、本来のアンダーフィルの密着強度が得られず、温度サイクル試験の際に応力集中が発生してアンダーフィルの樹脂割れ等が発生することがある。   The cause of voids is not widely specified, but the factors on the underfill side when mounting by the first-in method are miniaturization of electrodes, uneven shape of electrode surface, and complicated electrode arrangement. Etc. are considered. Due to these factors, it is considered that the resin that is the underfill agent is less likely to flow and air is likely to be entrained. In particular, when the electrode material is gold, it is chemically stable, and the wettability of the underfill agent with the resin is particularly bad, so it is likely to cause voids. On the other hand, as proposed in Patent Document 3 above, when a component that enhances the adhesion to the electrode is added to the underfill agent in advance, the component (for example, sulfur) that enhances the adhesion and the inside and outside of the underfill agent are added. There is a possibility that the moisture reacts to cause corrosion of the electrode pad. In addition, unreacted adhesion enhancing components remain in the cured underfill, so that the original underfill adhesion strength cannot be obtained, and stress concentration occurs during temperature cycle testing, resulting in an underfill resin. Cracks may occur.

本発明は上述の問題に鑑みなされたものであり、アンダーフィル中のボイドの発生が少なく、電極や半導体チップおよび回路基板とアンダーフィルとの密着力に優れ、さらに接続信頼性にも優れた実装構造を有する半導体装置及びその製造方法を提供すること目的とする。   The present invention has been made in view of the above-described problems, has less voids in the underfill, has excellent adhesion between the electrodes, the semiconductor chip and the circuit board, and the underfill, and also has excellent connection reliability. It is an object of the present invention to provide a semiconductor device having a structure and a manufacturing method thereof.

上述の目的を達成するために、本発明によれば、半導体チップの電極が回路基板の電極パッドに接合され、該半導体チップと該回路基板との間が第2の樹脂層により封止されている半導体装置であって、前記半導体チップの前記電極の周囲に第1の樹脂層が密着して設けられ、該第1の樹脂層の周囲に前記第2の樹脂層が設けられたことを特徴とする半導体装置が提供される。   In order to achieve the above object, according to the present invention, an electrode of a semiconductor chip is bonded to an electrode pad of a circuit board, and a gap between the semiconductor chip and the circuit board is sealed with a second resin layer. In the semiconductor device, a first resin layer is provided in close contact with the electrode of the semiconductor chip, and the second resin layer is provided around the first resin layer. A semiconductor device is provided.

また、本発明によれば、半導体チップの電極又は回路基板の電極パッドに第1の樹脂を供給し、該電極又は電極パッドを覆う第1の樹脂層を形成する工程と、前記半導体チップと前記回路基板との間に第2の樹脂を供給する工程と、前記半導体チップの前記電極と前記回路基板の電極パッドとを圧接又は超音波接合により接合する工程と、前記第2の樹脂を硬化させる工程とを有することを特徴とする半導体装置の製造方法が提供される。   According to the present invention, a step of supplying a first resin to an electrode of a semiconductor chip or an electrode pad of a circuit board and forming a first resin layer covering the electrode or electrode pad; Supplying a second resin to the circuit board, bonding the electrode of the semiconductor chip and the electrode pad of the circuit board by pressure welding or ultrasonic bonding, and curing the second resin. A method for manufacturing a semiconductor device is provided.

本発明によれば、半導体チップおよび回路基板の電極や電極パッドとの密着に優れ、ボイドの発生が少なく、温度サイクル試験において発生する応力にも耐えることができるアンダーフィル構造を実現することができる。第2の樹脂層をアンダーフィルとして用いて作製した本発明による半導体装置は、半導体チップと回路基板との接続信頼性を高めることができる。更に、本発明による半導体装置の製造方法によれば、半導体チップと回路基板との接続信頼性の高い半導体装置を低コストで製造することができる。   ADVANTAGE OF THE INVENTION According to this invention, the underfill structure which is excellent in the close_contact | adherence with the electrode and electrode pad of a semiconductor chip and a circuit board, there are few generation | occurrence | production of a void, and can also endure the stress which generate | occur | produces in a temperature cycle test is realizable. . The semiconductor device according to the present invention manufactured using the second resin layer as an underfill can enhance the connection reliability between the semiconductor chip and the circuit board. Furthermore, according to the method for manufacturing a semiconductor device according to the present invention, a semiconductor device having high connection reliability between a semiconductor chip and a circuit board can be manufactured at low cost.

本発明の一実施形態について図を参照しながら説明する。図2は本発明の一実施形態による半導体装置の断面図である。   An embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention.

図2において、半導体チップ1の電極2が回路基板3の電極パッド4にフリップチップ接合されており、半導体チップ1と回路基板3との間に、第2の樹脂層を形成するアンダーフィル5が充填されている。本実施形態において、半導体チップ1の電極2の周囲に第1の樹脂層とし密着樹脂層7が設けられている。そして、アンダーフィル5は、密着樹脂層7を覆うように設けられている。   In FIG. 2, the electrode 2 of the semiconductor chip 1 is flip-chip bonded to the electrode pad 4 of the circuit board 3, and an underfill 5 that forms a second resin layer is formed between the semiconductor chip 1 and the circuit board 3. Filled. In the present embodiment, an adhesive resin layer 7 is provided as a first resin layer around the electrode 2 of the semiconductor chip 1. The underfill 5 is provided so as to cover the adhesion resin layer 7.

第1の樹脂層である密着樹脂層7は、半導体チップ1の電極2と密着性の高い樹脂で形成される。半導体チップ1の電極2は、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、錫(Sn)のうち少なくとも一つ又はその合金により形成されることが多い。密着樹脂層7の樹脂としては、これらの金属又は合金に対して密着性に優れた材料が選定される。   The adhesion resin layer 7 that is the first resin layer is formed of a resin having high adhesion to the electrode 2 of the semiconductor chip 1. The electrode 2 of the semiconductor chip 1 is often formed of at least one of gold (Au), silver (Ag), copper (Cu), nickel (Ni), tin (Sn) or an alloy thereof. As the resin of the adhesion resin layer 7, a material having excellent adhesion to these metals or alloys is selected.

そのような密着性を樹脂に付与する方法として、本実施形態では特定の官能基を含む化合物を、密着樹脂層7を形成する樹脂として用いている。そのような化合物としては、シランカップリング剤等のカップリング剤あるいはチオール化合物を用いることができる。すなわち、密着樹脂層7を形成する樹脂として用い化合物は、チオール基、ジスルフィド基、アミノ基、水酸基、カルボキシル基のうち少なくとも一つを含んでいるものである。   As a method for imparting such adhesion to the resin, in the present embodiment, a compound containing a specific functional group is used as the resin for forming the adhesion resin layer 7. As such a compound, a coupling agent such as a silane coupling agent or a thiol compound can be used. That is, the compound used as the resin for forming the adhesion resin layer 7 contains at least one of a thiol group, a disulfide group, an amino group, a hydroxyl group, and a carboxyl group.

シランカップリング剤としては、有機官能基が、例えばビニル基、エポキシ基、ニトロ基、メタクリル基、アミノ基、メルカプト基、イソシアナト基、カルボキシル基、水酸基のうち少なくとも一つを含み、また、加水分解性基が、例えばクロル基、アルコキシ基、アセトキシ基、イソプロペノキシ基、アミノ基のうち少なくとも一つを含む化合物が用いられる。より具体的には、シランカップリング剤として、3−メルカプトプロピルトリメトキシシランを用いることが好ましいが、それ以外にも、例えばビニルトリクロルシラン、ビニルメトキシシラン、ビニルトリス(2メトキシエトキシ)シラン、ビニルトリエトキシシラン、ビニルトリメトキシシラン、3−(メタクリロキシプロピル)トリメトキシシラン、2−(3、4エポキシシクロヘキシル)3−グリシドキシプロピル3メチルジエトキシシラン、M−2(アミノエチル)3−アミノプロピルトリメトキシシラン、N−2(アミノエチル)3−アミノプロピルメチルジメトキシシラン、3−アミノプロピルトリメトキシシラン、3−アミノプロピルトリエトキシシラン、N−フェニル−3−アミノプロピルトリメトキシシラン、3−クロロプロピルトリメトキシシラン等のうち少なくとも一つを用いてもよい。   As the silane coupling agent, the organic functional group contains, for example, at least one of a vinyl group, an epoxy group, a nitro group, a methacryl group, an amino group, a mercapto group, an isocyanato group, a carboxyl group, and a hydroxyl group. For example, a compound in which the functional group contains at least one of a chloro group, an alkoxy group, an acetoxy group, an isopropenoxy group, and an amino group is used. More specifically, 3-mercaptopropyltrimethoxysilane is preferably used as the silane coupling agent. In addition, for example, vinyltrichlorosilane, vinylmethoxysilane, vinyltris (2methoxyethoxy) silane, vinyltrimethyl Ethoxysilane, vinyltrimethoxysilane, 3- (methacryloxypropyl) trimethoxysilane, 2- (3,4 epoxycyclohexyl) 3-glycidoxypropyl 3-methyldiethoxysilane, M-2 (aminoethyl) 3-amino Propyltrimethoxysilane, N-2 (aminoethyl) 3-aminopropylmethyldimethoxysilane, 3-aminopropyltrimethoxysilane, 3-aminopropyltriethoxysilane, N-phenyl-3-aminopropyltrimethoxysilane, 3- Black It may be used at least one of a propyl trimethoxysilane.

また、チオール化合物としては、トリアジンチオールを用いることが好ましいが、それ以外にも、エタンチオール、ベンゼンチオール、ブタン−2,3−ジチオール、ヘキサ−5−エン−3−チオール、5−ヘキセン−3−チオール等のいずれかを用いてもよい。   In addition, triazine thiol is preferably used as the thiol compound, but besides that, ethanethiol, benzenethiol, butane-2,3-dithiol, hexa-5-ene-3-thiol, 5-hexene-3. Any of thiols and the like may be used.

上述の特定の官能基を含む化合物は、半導体チップの電極を形成する金属に対する濡れ性に優れている。したがって、上述のシランカップリング剤やチオール化合物を、密着樹脂層7を形成する樹脂として用いると、当該樹脂を電極の表面に容易に密着させることができる。また、上述の特定の官能基は、半導体チップの電極を形成する金属と反応して強固な結合を形成する。したがって、上述のシランカップリング剤やチオール化合物を、密着樹脂層7を形成する樹脂として用いると、当該樹脂を電極の表面に強固に密着させることができる。   The compound containing the specific functional group described above is excellent in wettability with respect to the metal forming the electrode of the semiconductor chip. Therefore, when the silane coupling agent or thiol compound described above is used as a resin for forming the adhesion resin layer 7, the resin can be easily adhered to the surface of the electrode. The specific functional group described above reacts with the metal forming the electrode of the semiconductor chip to form a strong bond. Therefore, when the above-mentioned silane coupling agent or thiol compound is used as the resin for forming the adhesion resin layer 7, the resin can be firmly adhered to the surface of the electrode.

半導体チップの電極を形成する金属として、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、錫(Sn)の単体あるいはそれらの合金を用いることができるが、それらの中でも金(Au)は、上述のシランカップリング剤やチオール化合物との密着性に優れるため、半導体チップの電極を形成する金属として金(Au)を用いることが好ましい。   As the metal forming the electrode of the semiconductor chip, gold (Au), silver (Ag), copper (Cu), nickel (Ni), tin (Sn), or an alloy thereof can be used. Since gold (Au) is excellent in adhesion to the above-described silane coupling agent and thiol compound, it is preferable to use gold (Au) as a metal for forming an electrode of a semiconductor chip.

本実施形態では、半導体チップ1の電極2の表面に密着樹脂層7が形成されており、アンダーフィル5は密着樹脂層7の周囲に充填される。密着樹脂層7は樹脂であり、同じく樹脂であるアンダーフィル5との密着性は良好である。したがって、電極2とアンダーフィル5は、密着樹脂層7を介して強固に密着した状態となり、電極2とアンダーフィル5との間での剥離を防止することができ、且つ電極2の周囲でのボイドの発生を防止することができる。   In this embodiment, the adhesion resin layer 7 is formed on the surface of the electrode 2 of the semiconductor chip 1, and the underfill 5 is filled around the adhesion resin layer 7. The adhesion resin layer 7 is a resin, and the adhesion with the underfill 5 which is also a resin is good. Therefore, the electrode 2 and the underfill 5 are in a state of being firmly adhered via the adhesion resin layer 7, and can be prevented from being peeled off between the electrode 2 and the underfill 5, and around the electrode 2. Generation of voids can be prevented.

以上のように、本実施形態による半導体装置において、密着樹脂層7は半導体チップ1の電極2及び回路基板3の電極パッド4との密着性に優れており、ボイドの発生が少なく、温度サイクル試験において発生する応力にも耐えることができる。したがって、電極2の表面に密着樹脂層7を形成してからアンダーフィル5を充填して作製した本実施形態による半導体装置は、半導体チップ1と回路基板3との接続信頼性が高い。   As described above, in the semiconductor device according to the present embodiment, the adhesive resin layer 7 is excellent in the adhesiveness between the electrode 2 of the semiconductor chip 1 and the electrode pad 4 of the circuit board 3, is less likely to generate voids, and is a temperature cycle test. Can withstand the stresses generated in Therefore, the semiconductor device according to the present embodiment manufactured by forming the adhesion resin layer 7 on the surface of the electrode 2 and then filling the underfill 5 has high connection reliability between the semiconductor chip 1 and the circuit board 3.

次に、本実形態による半導体装置の製造方法について、図3を参照しながら説明する。   Next, a method for manufacturing a semiconductor device according to this embodiment will be described with reference to FIG.

まず、図3(a)に示すように、電極2を有する半導体チップ1を準備する。次に、図(b)に示すように、半導体チップ1の電極2の表面に、上述の特定の官能基を含む化合物である樹脂(第1の樹脂)を例えば塗布することにより供給する。第1の樹脂は硬化して上述の密着樹脂層7(第1の樹脂層)になるので、便宜上、第1の樹脂に密着樹脂層7と同じ符号7を付す。第1の樹脂7に含まれる上述の特定の官能基は電極2の材料と反応して強固な結合を形成する。この際、反応を促進し完了させるために第1の樹脂7を加熱処理することとしてもよい。第1の樹脂7を電極2の表面に供給して付着させる方法としては、液状の第1の樹脂7により電極2の外周を覆うような薄い膜を形成できる方法であればよく、例えば、ディッピング法やポッティング法が用いられる。   First, as shown in FIG. 3A, a semiconductor chip 1 having an electrode 2 is prepared. Next, as shown in FIG. 2B, a resin (first resin) that is a compound containing the specific functional group described above is supplied to the surface of the electrode 2 of the semiconductor chip 1 by, for example, applying it. Since the first resin is cured to become the above-described adhesion resin layer 7 (first resin layer), the same reference numeral 7 as that of the adhesion resin layer 7 is attached to the first resin for convenience. The specific functional group contained in the first resin 7 reacts with the material of the electrode 2 to form a strong bond. At this time, the first resin 7 may be heat-treated in order to promote and complete the reaction. As a method for supplying and attaching the first resin 7 to the surface of the electrode 2, any method can be used as long as it can form a thin film that covers the outer periphery of the electrode 2 with the liquid first resin 7. Method or potting method is used.

なお、第1の樹脂により覆われた電極2の表面粗さは、上述の特定の官能基が電極の表面と反応することにより、第1の樹脂に覆われる前の電極2の表面粗さより小さくなる。   The surface roughness of the electrode 2 covered with the first resin is smaller than the surface roughness of the electrode 2 before being covered with the first resin due to the reaction of the specific functional group with the surface of the electrode. Become.

次に、半導体チップ1と回路基板3との間に、アンダーフィル5を形成するための液状のアンダーフィル剤を供給する(便宜状、アンダーフィル剤にもアンダーフィル5と同じ符号5を付す)。具体的には、本実施形態では、図3(c)に示すように、半導体チップ1の電極2が設けられた面にアンダーフィル剤5(第2の樹脂)を供給する。アンダーフィル剤5は、図3(c)に示すように密着樹脂層7を覆うように半導体チップ1の面全体に塗布してもよいが、半導体チップ1の面に部分的にアンダーフィル剤5を供給しておき、半導体チップ1を回路基板3に接合する際にアンダーフィル剤5が広がって密着樹脂層7を覆うようにしてもよい。あるいは、回路基板3の電極パッド4が設けられた面にアンダーフィル剤5を供給しておき、半導体チップ1が搭載されたときにアンダーフィル剤5が密着樹脂層7を覆うように広がるようにしてもよい。   Next, a liquid underfill agent for forming the underfill 5 is supplied between the semiconductor chip 1 and the circuit board 3 (for convenience, the underfill agent is given the same reference numeral 5 as the underfill 5). . Specifically, in this embodiment, as shown in FIG. 3C, the underfill agent 5 (second resin) is supplied to the surface of the semiconductor chip 1 on which the electrode 2 is provided. The underfill agent 5 may be applied to the entire surface of the semiconductor chip 1 so as to cover the adhesion resin layer 7 as shown in FIG. 3C, but the underfill agent 5 is partially applied to the surface of the semiconductor chip 1. The underfill agent 5 may spread to cover the adhesive resin layer 7 when the semiconductor chip 1 is bonded to the circuit board 3. Alternatively, the underfill agent 5 is supplied to the surface of the circuit board 3 on which the electrode pads 4 are provided so that the underfill agent 5 spreads so as to cover the adhesion resin layer 7 when the semiconductor chip 1 is mounted. May be.

アンダーフィル剤5を供給したら、次に、図3(d)に示すように半導体チップ1を回路基板3上に配置し、半導体チップ1の電極2を回路基板3の電極パッド4に対して位置合わせする。続いて、図3(e)に示すように、半導体チップ1の電極2を回路基板3の電極パッド4に接合する。接合方法としては、圧接や超音波接合を用いることができる。この際、半導体チップ1の電極2を覆っていた第1の樹脂の膜は電極2により突き破られ、
電極2は電極パッド4に直接接触する。また、この際、突き破られた部分の第1の樹脂の膜は電極パッド4の表面に移行し、電極パッド4も第1の樹脂の膜により覆われた状態となる。
When the underfill agent 5 is supplied, the semiconductor chip 1 is then placed on the circuit board 3 as shown in FIG. 3D, and the electrodes 2 of the semiconductor chip 1 are positioned with respect to the electrode pads 4 of the circuit board 3. Match. Subsequently, as shown in FIG. 3E, the electrode 2 of the semiconductor chip 1 is bonded to the electrode pad 4 of the circuit board 3. As a bonding method, pressure welding or ultrasonic bonding can be used. At this time, the first resin film covering the electrode 2 of the semiconductor chip 1 is pierced by the electrode 2,
The electrode 2 is in direct contact with the electrode pad 4. At this time, the part of the first resin film that has been pierced moves to the surface of the electrode pad 4, and the electrode pad 4 is also covered with the first resin film.

また、半導体チップ1の電極2を回路基板3の電極パッド4に接合した際に、半導体チップ1と回路基板3との間に所定の間隙が保たれるが、この間隙に既に供給されたアンダーフィル剤5が充填された状態となる。   In addition, when the electrode 2 of the semiconductor chip 1 is bonded to the electrode pad 4 of the circuit board 3, a predetermined gap is maintained between the semiconductor chip 1 and the circuit board 3. The filling agent 5 is filled.

図3(f)に示すように、半導体チップ1の電極2の回路基板3の電極パッド4への接合が完了したら、第1の樹脂7及びアンダーフィル剤5を必要なら加熱して硬化させる。第1の樹脂が硬化して密着樹脂層7となり、第2の樹脂であるアンダーフィル剤が硬化してアンダーフィル5となり、半導体装置が完成する。   As shown in FIG. 3F, when the bonding of the electrode 2 of the semiconductor chip 1 to the electrode pad 4 of the circuit board 3 is completed, the first resin 7 and the underfill agent 5 are heated and cured if necessary. The first resin is cured to form the adhesive resin layer 7, and the underfill agent, which is the second resin, is cured to form the underfill 5, thereby completing the semiconductor device.

なお、上述の製造工程では、半導体チップ1の電極2に第1の樹脂7としてシランカップリング剤を用いたが、上述のようにチオール化合物を第1の樹脂7として用いてもよい。また、図3(b)に示す工程では、電極2の表面に第1の樹脂を塗布しているが、電極2に第1の樹脂を塗布するのではなく、回路基板3の電極パッド4及びその近傍に第1の樹脂を供給しておくこととしてもよい。電極パッド4及びその近傍に例えばポッティングにより供給された第1の樹脂は、電極2が電極パッド4に接合される前に電極2の表面に付着して、電極2の表面を覆った状態となり、図3(e)に示すような状態で電極パッド4及び電極2を第1の樹脂で覆うことができる。   In the manufacturing process described above, a silane coupling agent is used as the first resin 7 for the electrode 2 of the semiconductor chip 1, but a thiol compound may be used as the first resin 7 as described above. In the step shown in FIG. 3B, the first resin is applied to the surface of the electrode 2, but instead of applying the first resin to the electrode 2, the electrode pads 4 on the circuit board 3 and The first resin may be supplied in the vicinity thereof. The first resin supplied to the electrode pad 4 and the vicinity thereof by, for example, potting is attached to the surface of the electrode 2 before the electrode 2 is bonded to the electrode pad 4 and covers the surface of the electrode 2. The electrode pad 4 and the electrode 2 can be covered with the first resin in the state shown in FIG.

以上の半導体装置の製造方法によれば、本実施形態による半導体装置を容易に且つ低コストで製造することができる。   According to the semiconductor device manufacturing method described above, the semiconductor device according to the present embodiment can be manufactured easily and at low cost.

本発明者は、上述の実施形態による半導体装置を作成して本発明の効果を確認したので、以下にその結果について説明する。   Since the inventor has created the semiconductor device according to the above-described embodiment and confirmed the effect of the present invention, the result will be described below.

(実施例1)
まず、ビスフェノールF型エポキシ(大日本インキ化学工業社製の"EXA830CRP")100重量部、アミノメチルフェノールのトリグリシジルエーテル15重量部、アジンアダクトされたイミダゾール系硬化剤(四国化成社製の"キュアゾールC11Z−A"、融点:約184℃)7.5重量部、マイクロカプセル型イミダゾール系硬化剤(旭化成社製の"ノバキュアHX3721")7.5重量部、アルミナ粉末(アドマテックス製)65重量部を混合、撹拌して、アンダーフィル剤を作製した。
Example 1
First, 100 parts by weight of a bisphenol F type epoxy (“EXA830CRP” manufactured by Dainippon Ink and Chemicals, Inc.), 15 parts by weight of triglycidyl ether of aminomethylphenol, an azine adducted imidazole curing agent (“Cureazole C11Z manufactured by Shikoku Kasei Co., Ltd.) -A ", melting point: about 184 ° C) 7.5 parts by weight, microcapsule type imidazole curing agent (" Novacure HX3721 "manufactured by Asahi Kasei Corporation), 65 parts by weight alumina powder (manufactured by Admatechs) The underfill agent was prepared by mixing and stirring.

次に、半導体部品として、サイズが8.5×8.5mmで周辺に約120個の金バンプを配置した半導体チップを準備した。また、回路基板として、半導体チップの金バンプと同じ電極パッド配置を有する40×40mmのBTレジン基板を準備した。さらに、回路基板の電極パッドが設置されている部位にシランカップリング剤、例えば、3−メルカプトプロピルトリメトキシシランを塗布した。   Next, as a semiconductor component, a semiconductor chip having a size of 8.5 × 8.5 mm and having about 120 gold bumps arranged in the periphery was prepared. In addition, a 40 × 40 mm BT resin substrate having the same electrode pad arrangement as the gold bumps of the semiconductor chip was prepared as a circuit substrate. Further, a silane coupling agent, for example, 3-mercaptopropyltrimethoxysilane was applied to a portion of the circuit board where the electrode pads were installed.

次いで、回路基板の電極パッドが配置されている部位に上述のアンダーフィル剤を塗布し、60℃に設定したボンダ装置の基板ステージに設置した。約10分間放置した後、フェイスダウンの半導体チップの金バンプと基板の電極との位置合わせを行い、半導体部品を基板に超音波接合した。その後、ボンダ装置のチップ加熱ツールに半導体チップを保持し、180℃で約3秒間アンダーフィル剤を硬化させて、フリップチップ型半導体装置を作製した。   Next, the above-described underfill agent was applied to the portion of the circuit board where the electrode pads were arranged, and was placed on the substrate stage of the bonder apparatus set at 60 ° C. After leaving for about 10 minutes, the gold bumps of the face-down semiconductor chip and the electrodes of the substrate were aligned, and the semiconductor component was ultrasonically bonded to the substrate. Thereafter, the semiconductor chip was held on the chip heating tool of the bonder device, and the underfill agent was cured at 180 ° C. for about 3 seconds to produce a flip chip type semiconductor device.

このようにして作製した半導体装置の基板側の引き出し配線を用いて接合部の導通を試験した結果、全ての接合部について導通していることが確認できた。また、超音波顕微鏡を用いて、硬化したアンダーフィル剤の内部のボイド面積比を測定した結果、アンダーフィル剤の面積に対するボイドの面積は2%以下であった。さらに、−65℃〜125℃の温度サイクル試験(−65℃、30分間〜+125℃、30分間)を1サイクルとし、これを1000サイクル繰り返す熱サイクル試験を行った結果、基板の接続抵抗変化率は+5%以下であった。   As a result of testing the continuity of the joint using the lead wiring on the substrate side of the semiconductor device thus fabricated, it was confirmed that all the joints were conducting. Moreover, as a result of measuring the void area ratio inside the cured underfill agent using an ultrasonic microscope, the area of the void relative to the area of the underfill agent was 2% or less. Furthermore, a thermal cycle test (-65 ° C., 30 minutes to + 125 ° C., 30 minutes) of −65 ° C. to 125 ° C. is defined as one cycle, and a thermal cycle test is repeated 1000 cycles. Was + 5% or less.

(比較例1)
実施例1のシランカップリング剤を用いずに実施例1と同様のフリップチップ型半導体装置を作製し、実施例1と同様にして、導通とボイド面積比を測定した。その結果、導通のない接合部が存在することがわかった。また、アンダーフィル剤の面積に対するボイドの面積は約7%であった。導通のない接合部は、アンダーフィル剤の電極に対する濡れ性が低下したために生じたものと考えられる。さらに、−65℃〜125℃の温度サイクル試験(−65℃、30分間〜+125℃、30分間)を1サイクルとし、これを1000サイクル繰り返す熱サイクル試験を行った結果、基板の接続抵抗変化率は+7%であった。
(Comparative Example 1)
A flip chip type semiconductor device similar to that in Example 1 was produced without using the silane coupling agent of Example 1, and the conduction and void area ratio were measured in the same manner as in Example 1. As a result, it was found that there was a non-conductive junction. Moreover, the area of the void with respect to the area of an underfill agent was about 7%. It is considered that the non-conducting joint was caused because the wettability of the underfill agent to the electrode was reduced. Furthermore, a thermal cycle test (-65 ° C., 30 minutes to + 125 ° C., 30 minutes) of −65 ° C. to 125 ° C. is defined as one cycle, and a thermal cycle test is repeated 1000 cycles. Was + 7%.

以上のように、シランカップリング剤を用いない場合はボイドの面積が約7%であるが、本発明によるシランカップリング剤を用いた場合はボイドの面積は2%以下となり、ボイドの発生が防止されていることが確認できた。また、熱サイクル試験の結果、シランカップリング剤を用いない場合は基板の接続抵抗変化率は+7%であるが、本発明によるシランカップリング剤を用いた場合は接続抵抗変化率は+5%以下であった。これにより、シランカップリング剤を用いた半導体装置のほうが、熱サイクルに起因する接合部の劣化が小さく、信頼性が高いことが確認できた。   As described above, when the silane coupling agent is not used, the area of the void is about 7%. However, when the silane coupling agent according to the present invention is used, the void area is 2% or less, and voids are generated. It was confirmed that it was prevented. As a result of the thermal cycle test, when the silane coupling agent is not used, the connection resistance change rate of the substrate is + 7%, but when the silane coupling agent according to the present invention is used, the connection resistance change rate is + 5% or less. Met. Accordingly, it was confirmed that the semiconductor device using the silane coupling agent is less deteriorated due to the thermal cycle and the reliability is higher.

(実施例2)
実施例1の基板と同様の電極配置を20パターン備えた回路基板を準備した。回路基板の半導体チップが搭載される位置20箇所に、チオール化合物である、3−メルカプトプロピルトリメトキシシランを塗布した。さらに、回路基板の半導体部品が搭載される位置20箇所に、実施例1で作製したアンダーフィル剤を塗布した。次いで、基板の電極が設置されている部位に上述のアンダーフィル剤を塗布し、60℃に設定したボンダ装置の基板ステージに載置した。約10分間放置した後、フェイスダウンの半導体チップの金バンプと回路基板の電極との位置合わせを行い、半導体チップを基板に超音波接合した。その後、ボンダ装置のチップ加熱ツールに半導体チップを保持し、180℃で約3秒間アンダーフィル剤を硬化させて、フリップチップ型半導体装置を作製した。
(Example 2)
A circuit board having 20 patterns of electrode arrangement similar to that of the substrate of Example 1 was prepared. 3-mercaptopropyltrimethoxysilane, which is a thiol compound, was applied to 20 positions on the circuit board where semiconductor chips were mounted. Furthermore, the underfill agent produced in Example 1 was applied to 20 positions on the circuit board where semiconductor components are mounted. Next, the above-mentioned underfill agent was applied to the portion where the electrode of the substrate was installed, and placed on the substrate stage of the bonder apparatus set at 60 ° C. After leaving for about 10 minutes, the gold bumps of the face-down semiconductor chip and the electrodes of the circuit board were aligned, and the semiconductor chip was ultrasonically bonded to the board. Thereafter, the semiconductor chip was held on the chip heating tool of the bonder device, and the underfill agent was cured at 180 ° C. for about 3 seconds to produce a flip chip type semiconductor device.

次に、実施例1と同様にして、接合部の導通を試験した結果、全ての接合部について導通を確認できた。また、ボイド面積比を実施例1と同様にして測定した結果、すべてのサンプルでアンダーフィル剤の面積に対するボイドの面積は2%以下であった。さらに、−65℃〜125℃の温度サイクル試験(−65℃、30分間〜+125℃、30分間)を1サイクルとし、これを1000サイクル繰り返す熱サイクル試験を行った結果、基板の接続抵抗変化率は+5%以下であった。   Next, in the same manner as in Example 1, as a result of testing the continuity of the joint, continuity was confirmed for all the joints. The void area ratio was measured in the same manner as in Example 1. As a result, the void area relative to the area of the underfill agent was 2% or less in all samples. Furthermore, a thermal cycle test (-65 ° C., 30 minutes to + 125 ° C., 30 minutes) of −65 ° C. to 125 ° C. is defined as one cycle, and a thermal cycle test is repeated 1000 cycles. Was + 5% or less.

(比較例2)
実施例2のチオール化合物を用いずに実施例2と同様のフリップチップ型半導体装置を作製し、実施例2と同様にして、導通とボイド面積比を測定した。その結果、導通のない接合部が存在することがわかった。また、アンダーフィル剤の面積に対するボイドの面積は約7%であった。導通のない接合部は、アンダーフィル剤の電極に対する濡れ性が低下したために生じたものと考えられる。さらに、さらに、−65℃〜125℃の温度サイクル試験(−65℃、30分間〜+125℃、30分間)を1サイクルとし、これを1000サイクル繰り返す熱サイクル試験を行った結果、基板の接続抵抗変化率は+7%であった。
(Comparative Example 2)
A flip chip type semiconductor device similar to that of Example 2 was produced without using the thiol compound of Example 2, and the conduction and void area ratio were measured in the same manner as in Example 2. As a result, it was found that there was a non-conductive junction. Moreover, the area of the void with respect to the area of an underfill agent was about 7%. It is considered that the non-conducting joint was caused because the wettability of the underfill agent to the electrode was reduced. Furthermore, as a result of performing a thermal cycle test in which a temperature cycle test (−65 ° C., 30 minutes to + 125 ° C., 30 minutes) of −65 ° C. to 125 ° C. is defined as one cycle and this is repeated 1000 cycles, The rate of change was + 7%.

以上のように、チオール化合物を用いない場合はボイドの面積が約7%であるが、本発明によるチオール化合物を用いた場合はボイドの面積は2%以下となり、ボイドの発生が防止されていることが確認できた。また、熱サイクル試験の結果、チオール化合物を用いない場合は基板の接続抵抗変化率は+7%であるが、本発明によるチオール化合物を用いた場合は接続抵抗変化率は+5%以下であった。これにより、チオール化合物を用いた半導体装置のほうが、熱サイクルに起因する接合部の劣化が小さく、信頼性が高いことが確認できた。   As described above, when the thiol compound is not used, the void area is about 7%. However, when the thiol compound according to the present invention is used, the void area is 2% or less, and generation of voids is prevented. I was able to confirm. As a result of the thermal cycle test, when the thiol compound was not used, the connection resistance change rate of the substrate was + 7%, but when the thiol compound according to the present invention was used, the connection resistance change rate was + 5% or less. Accordingly, it was confirmed that the semiconductor device using the thiol compound is less deteriorated and has higher reliability due to the thermal cycle.

ボイドが発生した状態を示す半導体装置の断面図である。It is sectional drawing of the semiconductor device which shows the state which the void generate | occur | produced. 本発明の一実施形態による半導体装置の断面図である。It is sectional drawing of the semiconductor device by one Embodiment of this invention. 図2に示す半導体装置の製造工程を示す図である。FIG. 3 is a diagram showing a manufacturing process of the semiconductor device shown in FIG. 2.

符号の説明Explanation of symbols

1 半導体チップ
2 電極
3 回路基板
4 電極パッド
5 アンダーフィル(アンダーフィル剤:第2の樹脂)
6 ボイド
7 密着樹脂層(第1の樹脂)
DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Electrode 3 Circuit board 4 Electrode pad 5 Underfill (underfill agent: 2nd resin)
6 Void 7 Adhesive resin layer (first resin)

Claims (6)

半導体チップの電極が回路基板の電極パッドに接合され、該半導体チップと該回路基板との間が第2の樹脂層により封止されている半導体装置であって、
前記半導体チップの前記電極の周囲に第1の樹脂層が密着して設けられ、該第1の樹脂層の周囲に前記第2の樹脂層が設けられたことを特徴とする半導体装置。
A semiconductor device in which an electrode of a semiconductor chip is bonded to an electrode pad of a circuit board, and a gap between the semiconductor chip and the circuit board is sealed with a second resin layer,
A semiconductor device, wherein a first resin layer is provided in close contact with the electrode of the semiconductor chip, and the second resin layer is provided around the first resin layer.
請求項1記載の半導体装置であって、
前記第1の樹脂層は、前記半導体チップの前記電極に対する濡れ性を前記第1の樹脂層に付与する官能基を含む樹脂よりなることを特徴とする半導体装置。
The semiconductor device according to claim 1,
The semiconductor device, wherein the first resin layer is made of a resin including a functional group that imparts wettability to the electrode of the semiconductor chip to the first resin layer.
請求項2記載の半導体装置であって、
前記第1の樹脂層の樹脂に含まれる前記官能基は、チオール基、ジスルフィド基、アミノ基、水酸基、カルボキシル基のうち少なくとも一つであることを特徴とする半導体装置。
The semiconductor device according to claim 2,
The semiconductor device according to claim 1, wherein the functional group contained in the resin of the first resin layer is at least one of a thiol group, a disulfide group, an amino group, a hydroxyl group, and a carboxyl group.
請求項1〜3のうちいずれか1項に記載の半導体装置であって、
前記半導体チップの前記電極は、金、銀、銅、ニッケル、錫のうち少なくとも1つ又はその合金により形成されていることを特徴とする半導体装置
It is a semiconductor device given in any 1 paragraph among Claims 1-3,
The semiconductor device is characterized in that the electrode of the semiconductor chip is formed of at least one of gold, silver, copper, nickel, tin, or an alloy thereof.
半導体チップの電極又は回路基板の電極パッドに第1の樹脂を供給し、該電極又は電極パッドを覆う第1の樹脂層を形成する工程と、
前記半導体チップと前記回路基板との間に第2の樹脂を供給する工程と、
前記半導体チップの前記電極と前記回路基板の電極パッドとを圧接又は超音波接合により接合する工程と、
前記第2の樹脂を硬化させる工程と
を有することを特徴とする半導体装置の製造方法。
Supplying a first resin to an electrode of a semiconductor chip or an electrode pad of a circuit board, and forming a first resin layer covering the electrode or the electrode pad;
Supplying a second resin between the semiconductor chip and the circuit board;
Bonding the electrodes of the semiconductor chip and the electrode pads of the circuit board by pressure welding or ultrasonic bonding;
Curing the second resin. A method for manufacturing a semiconductor device, comprising:
請求項5記載の半導体装置の製造方法であって、
前記第2の樹脂を供給する工程は、前記第1の樹脂層を形成する工程の後であって、前記接合する工程の前に、前記半導体チップの前記電極が設けられた面に前記第2の樹脂を供給することを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 5,
The step of supplying the second resin is after the step of forming the first resin layer, and before the step of bonding, the second chip on the surface of the semiconductor chip on which the electrode is provided. A method for manufacturing a semiconductor device, comprising supplying a resin.
JP2007285493A 2007-11-01 2007-11-01 Semiconductor device and method of manufacturing the same Withdrawn JP2009117427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007285493A JP2009117427A (en) 2007-11-01 2007-11-01 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007285493A JP2009117427A (en) 2007-11-01 2007-11-01 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2009117427A true JP2009117427A (en) 2009-05-28

Family

ID=40784264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007285493A Withdrawn JP2009117427A (en) 2007-11-01 2007-11-01 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2009117427A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153661A (en) * 2018-03-02 2019-09-12 ローム株式会社 Adhesive structure and semiconductor module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153661A (en) * 2018-03-02 2019-09-12 ローム株式会社 Adhesive structure and semiconductor module
JP2022174198A (en) * 2018-03-02 2022-11-22 ローム株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
TW200406856A (en) Formation of solder balls having resin member as reinforcement
WO2007096946A1 (en) Package and method for producing same
JP2008166377A (en) Manufacturing method for printed circuit board, printed circuit board and reinforcing electronic part
CN105518842A (en) Underfill material and process for producing semiconductor device using same
JP2007056070A (en) Under fill material for flip chip type semiconductor device, the flip chip type semiconductor device using the same and method for producing the device
JP2008235527A (en) Method of manufacturing component built-in substrate
KR100629663B1 (en) Semiconductor device and fabrication process thereof
JPH10199936A (en) Flip-chip mounting structure on flexible wiring board
JP3972209B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2006265484A (en) Adhesive resin composition and electronic apparatus
JP2005340448A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP4904710B2 (en) Semiconductor device manufacturing method and semiconductor device
JP3464826B2 (en) Semiconductor device
JP2003086626A (en) Electronic component and manufacturing method thereof, and packaged body and packaging method for electronic component
JP2003100810A (en) Semiconductor device and manufacturing method thereof
JPH0491443A (en) Manufacture of semiconductor device
JP2009117427A (en) Semiconductor device and method of manufacturing the same
JP3708478B2 (en) Electronic component mounting method
Suppiah et al. A review: Application of adhesive bonding on semiconductor interconnection joints
JP2008189760A (en) Underfill agent, semiconductor device obtained by using the same and method for producing the semiconductor device
JP2005166960A (en) Semiconductor device and manufacturing method thereof
JP2005175020A (en) Wiring board, electronic circuit element and its manufacturing method, and display
JP4533724B2 (en) Method for forming connection bump and method for manufacturing semiconductor device
CN101800181A (en) Manufacture method of flip chip encapsulation structure
JP4591715B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110104