JP2009105383A - Variable resistance element and manufacturing method thereof - Google Patents

Variable resistance element and manufacturing method thereof Download PDF

Info

Publication number
JP2009105383A
JP2009105383A JP2008228961A JP2008228961A JP2009105383A JP 2009105383 A JP2009105383 A JP 2009105383A JP 2008228961 A JP2008228961 A JP 2008228961A JP 2008228961 A JP2008228961 A JP 2008228961A JP 2009105383 A JP2009105383 A JP 2009105383A
Authority
JP
Japan
Prior art keywords
electrode
variable resistor
film
material film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008228961A
Other languages
Japanese (ja)
Other versions
JP5308105B2 (en
Inventor
Takashi Nakano
貴司 中野
Yasunari Hosoi
康成 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008228961A priority Critical patent/JP5308105B2/en
Publication of JP2009105383A publication Critical patent/JP2009105383A/en
Application granted granted Critical
Publication of JP5308105B2 publication Critical patent/JP5308105B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a variable resistance element capable of achieving stable switching operation with good reproducibility, and a manufacturing method thereof. <P>SOLUTION: On a semiconductor substrate 11, a first electrode 14, a second electrode 17, and a variable resistive element 51 formed between the both electrodes are provided. The variable resistive element 51 is formed of metal oxide or metal oxynitride having an oxygen concentration gradient in a prescribed gradient direction d1, wherein a first connection region 14x electrically connecting the first electrode 14 and variable resistive element 51 to each other and a second connection region 17x electrically connecting the second electrode 17 and variable resistive element 51 to each other are formed apart from each other in a direction d2 orthogonal to the gradient direction d1. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、第1電極、第2電極、及び前記両電極の間に形成される可変抵抗体を有し、前記両電極間への電圧パルスの印加に応じて前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子及びその製造方法に関する。   The present invention includes a first electrode, a second electrode, and a variable resistor formed between the two electrodes, and an electric resistance between the two electrodes is increased according to application of a voltage pulse between the two electrodes. The present invention relates to a reversible variable resistance element and a method for manufacturing the same.

近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメモリ(NVRAM:Nonvolatile Random Access Memory)として、FeRAM(Ferroelectric RAM)、MRAM(Magnetic RAM)、PRAM(Phase Change RAM)等の様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及び、プロセス整合性という観点から、激しい開発競争が行われている。しかしながら、現状のこれらメモリデバイスには各々一長一短があり、SRAM、DRAM、フラッシュメモリの各利点を併せ持つ「ユニバーサルメモリ」の理想実現には未だ遠い。   In recent years, various devices such as next-generation non-volatile random access memory (NVRAM: Nonvolatile Random Access Memory) capable of operating at high speed instead of flash memory include FeRAM (Ferroelectric RAM), MRAM (Magnetic RAM), and PRAM (Phase Change RAM). A structure has been proposed, and intense development competition has been conducted from the viewpoint of high performance, high reliability, low cost, and process consistency. However, each of these current memory devices has advantages and disadvantages, and it is still far from the ideal realization of a “universal memory” having the advantages of SRAM, DRAM, and flash memory.

これら既存技術に対して、電圧パルスを印加することによって可逆的に電気抵抗が変化する可変抵抗素子を用いた抵抗性不揮発性メモリRRAM(Resistive Random Access Memory)(登録商標)が提案されている。この構成を図27に示す。   For these existing technologies, a resistive non-volatile memory RRAM (Resistive Random Access Memory) (registered trademark) using a variable resistive element whose electric resistance reversibly changes by applying a voltage pulse has been proposed. This configuration is shown in FIG.

図27に示されるように、従来構成の可変抵抗素子は、下部電極103と可変抵抗体102と上部電極101とが順に積層された構造となっており、上部電極101及び下部電極103間に電圧パルスを印加することにより、抵抗値を可逆的に変化させることができる性質を有する。この可逆的な抵抗変化動作(以下では「スイッチング動作」と称する)によって変化する抵抗値を読み出すことによって、新規な不揮発性半導体記憶装置が実現できる構成である。   As shown in FIG. 27, the variable resistance element of the conventional configuration has a structure in which a lower electrode 103, a variable resistor 102, and an upper electrode 101 are sequentially stacked, and a voltage is applied between the upper electrode 101 and the lower electrode 103. By applying a pulse, the resistance value can be reversibly changed. A novel nonvolatile semiconductor memory device can be realized by reading a resistance value that changes by this reversible resistance change operation (hereinafter referred to as “switching operation”).

この不揮発性半導体記憶装置は、可変抵抗素子を備える複数のメモリセル夫々を行方向及び列方向にマトリクス状に配列してメモリセルアレイを形成するとともに、このメモリセルアレイの各メモリセルに対するデータの書き込み、消去、及び読み出し動作を制御する周辺回路を配置して構成される。そして、このメモリセルとしては、その構成要素の違いから、1つのメモリセルが1つの選択トランジスタTと1つの可変抵抗素子Rとから構成される(「1T/1R型」と称される)メモリセルや、1つの可変抵抗素子Rのみから構成される(「1R型」と称される)メモリセル等が存在する。このうち、1T/1R型メモリセルの構成例を図28に示す。   In this nonvolatile semiconductor memory device, a plurality of memory cells including variable resistance elements are arranged in a matrix in the row direction and the column direction to form a memory cell array, and data is written to each memory cell in the memory cell array. Peripheral circuits for controlling erase and read operations are arranged. As the memory cell, a memory cell is composed of one selection transistor T and one variable resistance element R (referred to as “1T / 1R type”) because of the difference in its constituent elements. There are cells, memory cells composed of only one variable resistance element R (referred to as “1R type”), and the like. Of these, FIG. 28 shows a configuration example of a 1T / 1R type memory cell.

図28は1T/1R型のメモリセルによるメモリセルアレイの一構成例を示す等価回路図である。各メモリセルの選択トランジスタTのゲートはワード線(WL1〜WLn)に接続されており、各メモリセルの選択トランジスタTのソースはソース線(SL1〜SLn)に接続されている(nは自然数)。また、各メモリセル毎の可変抵抗素子Rの一方の電極は選択トランジスタTのドレインに接続されており、可変抵抗素子Rの他方の電極はビット線(BL1〜BLm)に接続されている(mは自然数)。又、各ワード線WL1〜WLnはそれぞれワード線デコーダ106に接続され、各ソース線SL1〜SLnはそれぞれソース線デコーダ107に接続され、各ビット線BL1〜BLmはそれぞれビット線デコーダ105に接続されている。そして、アドレス入力(不図示)に応じてメモリセルアレイ104内の特定のメモリセルへの書込み、消去及び読み出し動作のための特定のビット線、ワード線及びソース線が選択される構成である。   FIG. 28 is an equivalent circuit diagram showing a configuration example of a memory cell array including 1T / 1R type memory cells. The gate of the selection transistor T of each memory cell is connected to the word lines (WL1 to WLn), and the source of the selection transistor T of each memory cell is connected to the source lines (SL1 to SLn) (n is a natural number). . One electrode of the variable resistance element R for each memory cell is connected to the drain of the selection transistor T, and the other electrode of the variable resistance element R is connected to the bit lines (BL1 to BLm) (m Is a natural number). The word lines WL1 to WLn are connected to the word line decoder 106, the source lines SL1 to SLn are connected to the source line decoder 107, and the bit lines BL1 to BLm are connected to the bit line decoder 105, respectively. Yes. A specific bit line, word line, and source line for writing, erasing, and reading operations to specific memory cells in the memory cell array 104 are selected in accordance with an address input (not shown).

図29は、図28におけるメモリセルアレイ104を構成する一メモリセルの断面模式図である。本構成では、選択トランジスタTと可変抵抗素子Rとでひとつのメモリセルを形成している。選択トランジスタTは、ゲート絶縁膜113、ゲート電極114、及びドレイン拡散層領域115とソース拡散層領域116から構成されており、素子分離領域112を形成した半導体基板111の上面に形成される。又、可変抵抗素子Rは、下部電極118と可変抵抗体119と上部電極120とから構成されている。   FIG. 29 is a schematic cross-sectional view of one memory cell constituting the memory cell array 104 in FIG. In this configuration, the select transistor T and the variable resistance element R form one memory cell. The selection transistor T includes a gate insulating film 113, a gate electrode 114, a drain diffusion layer region 115, and a source diffusion layer region 116, and is formed on the upper surface of the semiconductor substrate 111 on which the element isolation region 112 is formed. The variable resistance element R includes a lower electrode 118, a variable resistor 119, and an upper electrode 120.

また、トランジスタTのゲート電極114がワード線を構成しており、ソース線配線124はコンタクトプラグ122を介してトランジスタTのソース拡散層領域116と電気的に接続している。また、ビット線配線123はコンタクトプラグ121を介して可変抵抗素子Rの上部電極120と電気的に接続している一方で、可変抵抗素子Rの下部電極118はコンタクトプラグ117を介してトランジスタTのドレイン拡散層領域115と電気的に接続している。   Further, the gate electrode 114 of the transistor T forms a word line, and the source line wiring 124 is electrically connected to the source diffusion layer region 116 of the transistor T through the contact plug 122. The bit line wiring 123 is electrically connected to the upper electrode 120 of the variable resistance element R through the contact plug 121, while the lower electrode 118 of the variable resistance element R is connected to the transistor T through the contact plug 117. The drain diffusion layer region 115 is electrically connected.

このように選択トランジスタTと可変抵抗素子Rとが直列に配置される構成により、ワード線の電位変化によって選択されたメモリセルのトランジスタがオン状態となり、更にビット線の電位変化によって選択されたメモリセルの可変抵抗素子Rのみに選択的に書き込み、あるいは消去することができる構成となっている。   As described above, the selection transistor T and the variable resistance element R are arranged in series, so that the transistor of the memory cell selected by the change in the potential of the word line is turned on, and the memory selected by the change in the potential of the bit line. The cell can be selectively written or erased only to the variable resistance element R of the cell.

図30は、1R型のメモリセルの一構成例を示す等価回路図である。各メモリセルは可変抵抗素子Rのみから構成されており、可変抵抗素子Rの一方の電極はワード線(WL1〜WLn)に、他方の電極はビット線(BL1〜BLm)に接続されている。また、各ワード線WL1〜WLnはそれぞれワード線デコーダ133に接続され、各ビット線BL1〜BLmはそれぞれビット線デコーダ132に接続されている。そして、アドレス入力(図示せず)に応じてメモリセルアレイ131内の特定のメモリセルへの書込み、消去及び読み出し動作のための特定のビット線及びワード線が選択される構成である。   FIG. 30 is an equivalent circuit diagram illustrating a configuration example of a 1R type memory cell. Each memory cell includes only the variable resistance element R, and one electrode of the variable resistance element R is connected to the word lines (WL1 to WLn) and the other electrode is connected to the bit lines (BL1 to BLm). The word lines WL1 to WLn are connected to the word line decoder 133, and the bit lines BL1 to BLm are connected to the bit line decoder 132, respectively. A specific bit line and word line for writing, erasing and reading operations to specific memory cells in the memory cell array 131 are selected in accordance with an address input (not shown).

図31は図30におけるメモリセルアレイ131を構成するメモリセルの一例を示す斜視構造模式図である。図31に示されるように、上部電極配線143と下部電極配線141とがそれぞれ交差するように配列されており、これらの一方がビット線を形成し、他方がワード線を形成する。また、各電極の交点(通常、「クロスポイント」と称される)に可変抵抗体142を配した構造となっている。図31の例では便宜上、上部電極143と可変抵抗体142を同じ形状に加工しているが、可変抵抗体142のスイッチング動作に対して電気的に寄与する部分は上部電極143と下部電極141の交差するクロスポイントの領域になる。   FIG. 31 is a schematic perspective view showing an example of a memory cell constituting the memory cell array 131 in FIG. As shown in FIG. 31, the upper electrode wiring 143 and the lower electrode wiring 141 are arranged so as to cross each other, one of which forms a bit line and the other forms a word line. In addition, the variable resistor 142 is arranged at the intersection (usually referred to as “cross point”) of each electrode. In the example of FIG. 31, for convenience, the upper electrode 143 and the variable resistor 142 are processed into the same shape, but the portions that contribute electrically to the switching operation of the variable resistor 142 are the upper electrode 143 and the lower electrode 141. It becomes the area of crossing points.

なお、上記図28中の可変抵抗体119或いは図30中の可変抵抗体142に利用される可変抵抗体材料としては、米国ヒューストン大のShangquing LiuやAlex Ignatiev等によって、超巨大磁気抵抗効果で知られるペロブスカイト材料に電圧パルスを印加することによって可逆的に電気抵抗を変化させる方法が下記の特許文献1及び非特許文献1に開示されている。この方法は超巨大磁気抵抗効果で知られるペロブスカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変化が現れるという極めて画期的なものである。尚、特許文献1に例示する素子構造では、可変抵抗体の材料としてはペロブスカイト型酸化物である結晶性プラセオジウム・カルシウム・マンガン酸化物Pr1−xCaMnO(PCMO)膜が用いられている。 Note that the variable resistor material used for the variable resistor 119 in FIG. 28 or the variable resistor 142 in FIG. 30 is known by the giant magnetoresistive effect by Shanqing Liu, Alex Ignatiev, etc. of the University of Houston, USA. The following Patent Document 1 and Non-Patent Document 1 disclose a method for reversibly changing the electric resistance by applying a voltage pulse to the perovskite material. Although this method uses a perovskite material known for its giant magnetoresistive effect, this method is extremely epoch-making in that a resistance change of several orders of magnitude appears even at room temperature without applying a magnetic field. In the element structure exemplified in Patent Document 1, a crystalline praseodymium / calcium / manganese oxide Pr 1-x Ca x MnO 3 (PCMO) film, which is a perovskite oxide, is used as a variable resistor material. Yes.

また、他の可変抵抗体材料としては、酸化チタン(TiO)膜、ニッケル酸化(NiO)膜、酸化亜鉛(ZnO)膜、酸化ニオブ(Nb)膜などの遷移金属元素の酸化物についても、可逆的な抵抗変化を示すことが非特許文献2及び特許文献2などから知られている。このうち、NiOを用いたスイッチング動作の現象が非特許文献3に詳細に報告されている。 Other variable resistor materials include oxides of transition metal elements such as titanium oxide (TiO 2 ) films, nickel oxide (NiO) films, zinc oxide (ZnO) films, and niobium oxide (Nb 2 O 5 ) films. It is known from Non-Patent Document 2 and Patent Document 2 that reversible resistance change is exhibited. Among these, the phenomenon of the switching operation using NiO is reported in detail in Non-Patent Document 3.

米国特許第6204139号明細書US Pat. No. 6,204,139 特表2002−537627号公報JP 2002-537627 A Liu,S.Q.ほか、"Electric−pulse−induced reversible Resistance change effectin magnetoresistive films",Applied Physics Letter, Vol.76,pp.2749−2751,2000年Liu, S .; Q. In addition, “Electric-pulse-induced reversible resistance change effectin magnetosensitive films”, Applied Physics Letter, Vol. 76, pp. 2749-2751, 2000 H.Pagniaほか、"Bistable Switchingin Electroformed Metal−Insulator−MetalDevices",Phys.Stat.Sol.(a),vol.108,pp.11−65,1988年H. Pagna, et al., “Bistable Switching in Electroformed Metal-Insulator-Metal Devices”, Phys. Stat. Sol. (A), vol. 108, pp. 11-65, 1988 Baek,I.G.ほか、"Highly Scalable Non−volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses",IEDM2004,pp.587−590,2004年Baek, I. et al. G. In addition, “Highly Scalable Non-volatile Resistive Memory Using Simple Binary Oxide Driven Asymmetric Universal Voltage Pulses”, EDDM 2004, pp. 197 587-590, 2004

上記の各従来技術によれば、素子の構造は、基板上に下部電極、可変抵抗体、上部電極の順に形成された積層構造の可変抵抗素子である。その素子の抵抗変化は、電圧パルス印加条件により、可変抵抗素子に流れ込む電流による熱上昇によって可変抵抗体中に局所的に抵抗率が低下した領域(以下、適宜「フィラメントパス」と称する)が形成されたり、フィラメントパスが分解されたりすることで、低抵抗や高抵抗となる現象に基づくものであるとされている。   According to each of the conventional techniques described above, the element structure is a variable resistance element having a laminated structure in which a lower electrode, a variable resistor, and an upper electrode are formed in this order on a substrate. As for the resistance change of the element, a region (hereinafter referred to as a “filament path”) in which the resistivity is locally reduced is formed in the variable resistor due to the heat rise caused by the current flowing into the variable resistance element, depending on the voltage pulse application condition. Or the fact that the filament path is disassembled is considered to be based on a phenomenon of low resistance or high resistance.

すなわち、抵抗値が前記フィラメントパスの形成に依存するため、スイッチング動作回数の増加によりフィラメントパスの径や、フィラメント密度が変化することによって抵抗値が変動し、低抵抗状態の素子には面積依存性が見られないなどの課題があり、抵抗値制御が困難である。   That is, since the resistance value depends on the formation of the filament path, the resistance value fluctuates due to the change of the filament path diameter and the filament density due to the increase in the number of switching operations. There are problems such as not being able to be seen, and resistance value control is difficult.

また、スイッチング動作を得るためには、最初に通常のスイッチング動作よりも大きな電圧を要する電圧を印加してフィラメントパスを形成(以下では「フォーミングプロセス」と称する)する必要がある。このフォーミングプロセスでは、例えば可変抵抗体を金属酸化物で構成する場合であれば、もともとほぼ絶縁体である金属酸化物に通常の動作電圧の数倍から10倍もの大きな電圧を一定時間以上印加し、絶縁体中に半ば強引に電流経路を形成することで実現していると考えられている。これは、フォーミング前の素子が基本的に絶縁体であること、あるいは少なくとも電極界面付近などその電流経路の一部が元来絶縁体であるために生じるものである。   In order to obtain a switching operation, it is necessary to first form a filament path (hereinafter referred to as a “forming process”) by applying a voltage that requires a voltage larger than that of a normal switching operation. In this forming process, for example, if the variable resistor is made of a metal oxide, a voltage several times to 10 times higher than the normal operating voltage is applied to the metal oxide, which is essentially an insulator, for a certain time or more. It is considered that this is realized by forming a current path in the insulator forcibly. This occurs because the element before forming is basically an insulator, or at least a part of the current path such as near the electrode interface is originally an insulator.

すなわち、かかるフォーミングプロセスは、強引に絶縁体中に電流パスを形成するプロセスであるため、このようなプロセスを経て実現される可変抵抗素子の電気的特性は、ともすれば不安定なものとなり、抵抗値制御をさらに困難にする可能性がある。   That is, since this forming process is a process of forcibly forming a current path in the insulator, the electrical characteristics of the variable resistance element realized through such a process become unstable. Resistance value control may be made more difficult.

本発明は、上記の問題に鑑みてなされたものであり、安定したスイッチング動作を再現性良く達成することができる可変抵抗素子及びその製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a variable resistance element capable of achieving a stable switching operation with good reproducibility and a method for manufacturing the same.

上記目的を達成するための本発明に係る可変抵抗素子は、半導体基板上に、第1電極、第2電極、及び前記両電極の間に形成される可変抵抗体を有し、前記両電極間への電圧パルスの印加に応じて前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、前記第1電極と前記可変抵抗体とを電気的に接続する第1接続領域と、前記第2電極と前記可変抵抗体とを電気的に接続する第2接続領域とが、所定の第1方向に離間して形成されており、前記可変抵抗体が、前記第1方向と直交する方向に酸素濃度勾配を有する金属酸化物または金属酸窒化物で構成されていることを第1の特徴とする。   In order to achieve the above object, a variable resistance element according to the present invention includes a first electrode, a second electrode, and a variable resistor formed between the two electrodes on a semiconductor substrate, and the gap between the two electrodes. A variable resistance element in which an electrical resistance between the electrodes changes reversibly in response to application of a voltage pulse to the first connection region for electrically connecting the first electrode and the variable resistor; A second connection region for electrically connecting the second electrode and the variable resistor is formed to be spaced apart in a predetermined first direction, and the variable resistor is orthogonal to the first direction. The first feature is that it is made of a metal oxide or metal oxynitride having an oxygen concentration gradient in the direction in which it is formed.

可変抵抗体が、所定の方向に酸素濃度勾配を有する金属酸化物または金属酸窒化物で構成されている場合、当該酸素濃度の勾配に準じて金属成分の濃度も勾配を有する構成となる。すなわち、酸素濃度の高い領域では金属成分の濃度が低いため高抵抗状態である一方、酸素濃度の低い領域では金属濃度が比較的高く、絶縁体になるほどには高抵抗化していない。言い換えれば、可変抵抗体内において、比較的高抵抗状態である領域(以下、「高抵抗領域」と記載)と、それよりは低抵抗状態である領域(以下、「低抵抗領域」と記載)とが存在することとなる。   When the variable resistor is made of a metal oxide or metal oxynitride having an oxygen concentration gradient in a predetermined direction, the concentration of the metal component has a gradient in accordance with the gradient of the oxygen concentration. That is, the region having a high oxygen concentration is in a high resistance state because the concentration of the metal component is low, whereas the region having a low oxygen concentration has a relatively high metal concentration and is not so high as to be an insulator. In other words, in the variable resistor body, a region having a relatively high resistance state (hereinafter referred to as “high resistance region”) and a region having a lower resistance state (hereinafter referred to as “low resistance region”). Will exist.

そして、高抵抗領域は可変抵抗体内において酸素濃度の高い領域に存在する一方、低抵抗領域は酸素濃度の低い領域に存在する。従って、酸素濃度が低くなる方向に進むほど可変抵抗体は低抵抗化することが分かる。逆に言えば、可変抵抗体のある領域内における抵抗率は、酸素濃度の最も高い位置から酸素濃度が低下する方向に対する変位で決定され、酸素濃度が低下する方向に直交する方向、すなわち前記第1方向に対する変位の影響を殆ど受けない。   The high resistance region exists in a region having a high oxygen concentration in the variable resistor, while the low resistance region exists in a region having a low oxygen concentration. Therefore, it can be seen that the resistance of the variable resistor decreases as the oxygen concentration decreases. In other words, the resistivity in a certain region of the variable resistor is determined by the displacement with respect to the direction in which the oxygen concentration decreases from the position where the oxygen concentration is highest, and is in the direction orthogonal to the direction in which the oxygen concentration decreases, that is, the first Little affected by displacement in one direction.

従って、第1電極と可変抵抗体とを電気的に接続する第1接続領域と、第2電極と可変抵抗体とを電気的に接続する第2接続領域とが、第1方向に離間して形成されている場合、第1方向は酸素濃度が低下する方向に直交する方向であるため、両領域間には抵抗率の低い可変抵抗体(低抵抗領域)が必ず存在する。従って、両電極間に電圧が印加されると、両接続領域間に存在する低抵抗領域を経路として電流を流すことができる。すなわち、かかる構成の場合、予め可変抵抗体内に、低抵抗領域が、言い換えれば比較的導電性の高い領域が形成されているため、高電圧を印加して強引に電流経路(フィラメントパス)を形成するフォーミングプロセスを行う必要がない。   Accordingly, the first connection region that electrically connects the first electrode and the variable resistor and the second connection region that electrically connects the second electrode and the variable resistor are spaced apart in the first direction. When formed, since the first direction is a direction orthogonal to the direction in which the oxygen concentration decreases, a variable resistor (low resistance region) having a low resistivity always exists between the two regions. Therefore, when a voltage is applied between both electrodes, a current can flow through the low resistance region existing between the two connection regions. That is, in such a configuration, since a low resistance region, in other words, a region having relatively high conductivity, is formed in the variable resistor in advance, a current path (filament path) is forcibly formed by applying a high voltage. There is no need to perform a forming process.

従って、本発明に係る可変抵抗素子の上記第1の特徴構成によれば、予めフォーミングプロセスを行うことなく可変抵抗体内に電流を流すことができるため、フォーミングプロセスによる可変抵抗素子の電気的特性への影響を排除することができ、安定したスイッチング動作を可能にすることができる。   Therefore, according to the first characteristic configuration of the variable resistance element according to the present invention, since a current can flow in the variable resistance body without performing the forming process in advance, the electrical characteristics of the variable resistance element by the forming process can be improved. Can be eliminated, and a stable switching operation can be realized.

このとき、前記第1方向が、前記半導体基板の基板面に平行な方向であり、前記可変抵抗体が、前記半導体基板の基板面に直交する方向に前記酸素濃度勾配を有する構成としても構わない。また、前記第1方向が、前記半導体基板の基板面に直交する方向であり、前記可変抵抗体が、前記半導体基板の基板面に平行な方向に前記酸素濃度勾配を有する構成としても構わない。   At this time, the first direction may be a direction parallel to the substrate surface of the semiconductor substrate, and the variable resistor may have the oxygen concentration gradient in a direction orthogonal to the substrate surface of the semiconductor substrate. . The first direction may be a direction perpendicular to the substrate surface of the semiconductor substrate, and the variable resistor may have the oxygen concentration gradient in a direction parallel to the substrate surface of the semiconductor substrate.

また、上記可変抵抗素子において、前記可変抵抗体は、Cu、Ni,V、Zn、Nb、Ti、W、Co、Taの少なくともいずれか一つを含む遷移金属の酸化物または酸窒化物で構成されるものとすることができる。   In the variable resistance element, the variable resistor is made of an oxide or oxynitride of a transition metal containing at least one of Cu, Ni, V, Zn, Nb, Ti, W, Co, and Ta. Can be.

また、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴構成を有する可変抵抗素子の製造方法であって、前記半導体基板上の所定のメタル配線領域の直上層にコンタクト構造の前記第1電極を形成する第1工程と、その後に、前記第1電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第2工程と、その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第3工程と、その後に、前記第1電極の形成領域の上方を除く所定の領域内に、前記可変抵抗体と接触するようにコンタクト構造の前記第2電極を形成する第4工程と、を有することを第1の特徴とする。   A variable resistance element manufacturing method according to the present invention is a variable resistance element manufacturing method having the first characteristic configuration described above, wherein the contact structure is formed immediately above a predetermined metal wiring region on the semiconductor substrate. A first step of forming the first electrode, and then a second step of depositing and patterning a predetermined resistive material film as a material of the variable resistor on the entire surface immediately above the first electrode, and thereafter The resistance material film is subjected to an oxidation process, and the oxidation proceeds from the exposed surface of the resistance material film toward the inner side, so that an oxygen concentration gradient is provided in a direction perpendicular to the substrate surface of the semiconductor substrate. A third step of changing to the variable resistor, and then forming the second electrode having a contact structure in contact with the variable resistor in a predetermined region except above the formation region of the first electrode. 4th process , The first, comprising a.

第3工程に係る酸化処理において、酸化の進行方向に酸素濃度の勾配を有した可変抵抗体が形成される。第3工程において露出面から内側に向かって酸化を進行させるため、抵抗材料膜のほとんどの箇所で半導体基板面に対して直交する方向に酸化が進行する。従って、第2電極を第1電極の形成領域の上方を除く所定の領域に形成することで、半導体基板面に平行な方向に両電極が離間して形成されることとなる。このことは、第1電極と第2電極とが可変抵抗体の酸素濃度勾配を有する方向に直交する方向(前記第1方向)に離間して形成されることを意味する。従って、本発明に係る可変抵抗素子の製造方法の上記第1の特徴によれば、両接続領域間に予め比較的導電性の高い領域が存在した状態で可変抵抗素子が製造されるため、フォーミングプロセスを行うことなくスイッチング特性を示す可変抵抗素子を実現することができる。   In the oxidation treatment according to the third step, a variable resistor having an oxygen concentration gradient in the direction of progress of oxidation is formed. In the third step, the oxidation proceeds inward from the exposed surface, so that the oxidation proceeds in a direction orthogonal to the semiconductor substrate surface at almost all portions of the resistive material film. Therefore, by forming the second electrode in a predetermined region except above the region where the first electrode is formed, both electrodes are formed apart from each other in a direction parallel to the semiconductor substrate surface. This means that the first electrode and the second electrode are formed apart from each other in the direction (the first direction) perpendicular to the direction having the oxygen concentration gradient of the variable resistor. Therefore, according to the first feature of the method of manufacturing a variable resistance element according to the present invention, the variable resistance element is manufactured in a state in which a region having relatively high conductivity exists in advance between both connection regions. A variable resistance element exhibiting switching characteristics can be realized without performing a process.

また、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴に加えて、前記第2工程の終了後、前記第3工程の開始前に、少なくとも前記第1電極の形成領域上方に位置する前記抵抗材料膜を薄膜化して、前記抵抗材料膜に段差を設ける第5工程を有し、前記第3工程が、前記第5工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第5工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、前記第4工程が、未酸化の前記抵抗材料膜が存在する領域内において、当該未酸化の前記抵抗材料膜に接触するようにコンタクト構造の前記第2電極を形成する工程であることを第2の特徴とする。   The variable resistance element manufacturing method according to the present invention, in addition to the first feature, at least above the first electrode formation region after the second step and before the start of the third step. The resistance material film is thinned to have a fifth step of providing a step in the resistance material film, and the third step is equivalent to the film thickness of the resistance material film thinned by the fifth step. Is oxidized, so that the resistance material film in the region not thinned by the fifth step is partially left unoxidized, and the fourth step is the unoxidized resistor. A second feature is a step of forming the second electrode of a contact structure so as to be in contact with the unoxidized resistive material film in a region where the material film exists.

また、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴に加えて、前記第1工程の終了後、前記第2工程の開始前に、前記第1電極の形成領域上方を少なくとも除く領域に所定の導電膜を形成することで、前記導電膜の形成領域と非形成領域との間に段差を設ける第6工程を有し、前記第2工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であり、前記第4工程が、前記可変抵抗体の直下層に前記導電膜が形成されている領域内において、当該前記導電膜に接触するようにコンタクト構造の前記第2電極を形成する工程であることを第3の特徴とする。   In addition to the first feature, the variable resistance element manufacturing method according to the present invention includes at least a region above the first electrode formation region after the first step and before the start of the second step. Forming a predetermined conductive film in a region to be removed, thereby providing a sixth step of providing a step between the formation region and the non-formation region of the conductive film, and the second step includes a surface having the step. The resist material film is deposited on the entire surface and then patterned, and the fourth step is performed on the conductive film in a region where the conductive film is formed immediately below the variable resistor. A third feature is a step of forming the second electrode having a contact structure so as to be in contact with each other.

また、本発明に係る可変抵抗素子の製造方法は、上記第3の特徴に加えて、前記第6工程が、前記第1工程の終了後、前記導電膜の形成領域の直下層に段差用層間絶縁膜を形成した後に、前記導電膜を形成する工程であり、前記段差用層間絶縁膜と前記導電膜とによって、前記導電膜の形成領域と前記導電膜の非形成領域との間に段差を設ける工程であることを第4の特徴とする。   In addition to the third feature, the variable resistance element manufacturing method according to the present invention includes a step interlayer between the sixth step and the conductive film formation region immediately after the first step. Forming the conductive film after forming an insulating film, and forming a step between the conductive film forming region and the conductive film non-forming region by the step interlayer insulating film and the conductive film. The fourth feature is that it is a step of providing.

また、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴構成を有する可変抵抗素子の製造方法であって、前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第1工程と、その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第2工程と、その後に、前記可変抵抗体と接触するように、前記半導体基板の基板面に平行な方向に離間してコンタクト構造の前記第1電極、及びコンタクト構造の前記第2電極を形成する第3工程と、を有することを第5の特徴とする。   A variable resistance element manufacturing method according to the present invention is a variable resistance element manufacturing method having the first characteristic configuration, wherein a predetermined resistance material film to be a material of the variable resistor is deposited on the entire surface. A first step of patterning, and thereafter, an oxidation treatment is performed on the resistive material film, and the oxidation proceeds from the exposed surface of the resistive material film toward the inside, thereby forming a substrate surface of the semiconductor substrate. A second step of changing to the variable resistor having a gradient of oxygen concentration in a vertical direction, and thereafter, the contacts are spaced apart in a direction parallel to the substrate surface of the semiconductor substrate so as to contact the variable resistor. And a third step of forming the second electrode of the structure and the second electrode of the contact structure.

本発明に係る可変抵抗素子の製造方法の上記第5の特徴によれば、第1電極と第2電極が半導体基板に平行な方向に離間して形成される。すなわち、半導体基板に平行な方向が前記第1方向に相当する。一方、可変抵抗体は、半導体基板の基板面に垂直な方向に酸素濃度の勾配を有して形成される。従って、本発明に係る可変抵抗素子の製造方法の上記第1の特徴と同様、可変抵抗体は、前記第1方向と直交する方向に酸素濃度勾配を有する構成となる。これにより、両接続領域間に予め比較的導電性の高い領域が存在した状態で可変抵抗素子が製造され、フォーミングプロセスを行うことなくスイッチング特性を示す可変抵抗素子を実現することができる。   According to the fifth feature of the variable resistance element manufacturing method according to the present invention, the first electrode and the second electrode are formed apart from each other in a direction parallel to the semiconductor substrate. That is, the direction parallel to the semiconductor substrate corresponds to the first direction. On the other hand, the variable resistor is formed with an oxygen concentration gradient in a direction perpendicular to the substrate surface of the semiconductor substrate. Therefore, as in the first feature of the method for manufacturing a variable resistance element according to the present invention, the variable resistor has an oxygen concentration gradient in a direction orthogonal to the first direction. As a result, the variable resistance element is manufactured in a state in which a region having relatively high conductivity exists in advance between both connection regions, and a variable resistance element exhibiting switching characteristics can be realized without performing a forming process.

また、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴構成を有する可変抵抗素子の製造方法であって、前記半導体基板に平行な方向に離間して形成された複数のメタル配線領域の直上層にコンタクト構造の前記第1電極及びコンタクト構造の前記第2電極を形成する第1工程と、その後に、前記第1電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第2工程と、その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第3工程と、有することを第6の特徴とする。   A variable resistance element manufacturing method according to the present invention is a variable resistance element manufacturing method having the first characteristic configuration described above, and a plurality of metal wirings formed apart from each other in a direction parallel to the semiconductor substrate. A first step of forming the first electrode of the contact structure and the second electrode of the contact structure on the layer immediately above the region, and then a predetermined resistance to be the material of the variable resistor on the layer immediately above the first electrode A second step of depositing and patterning a material film on the entire surface, and then performing an oxidation treatment on the resistive material film, and proceeding oxidation inward from the exposed surface of the resistive material film, And a third step of changing to the variable resistor having an oxygen concentration gradient in a direction perpendicular to the surface of the semiconductor substrate.

また、本発明に係る可変抵抗素子の製造方法は、上記第6の特徴に加えて、前記第2工程の終了後、前記第3工程の開始前に、前記第1電極の形成領域上方と前記第2電極の形成領域上方に挟まれた所定の領域に位置する前記抵抗材料膜を薄膜化する第4工程を有し、前記第3工程が、前記第4工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第4工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、前記第4工程が、前記第3工程で薄膜化された前記抵抗材料膜の膜厚相当分の酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させるとともに、前記第3工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させることで、前記第1電極の直上層に残存する前記抵抗材料膜と、前記第2電極の直上層に残存する前記抵抗材料膜とを、前記可変抵抗体によって分断する工程であることを第7の特徴とする。   In addition to the sixth feature, the variable resistance element manufacturing method according to the present invention includes the first electrode formation region and the first electrode after the second step and before the third step. The resistance material having a fourth step of thinning the resistive material film located in a predetermined region sandwiched above the formation region of the second electrode, wherein the third step is thinned by the fourth step The step corresponding to the film thickness of the film is oxidized to leave a part of the resistance material film in the region that has not been thinned by the fourth step in an unoxidized state. By changing the thickness of the resistive material film thinned in the third step to an amount corresponding to the film thickness, the variable resistance body having an oxygen concentration gradient in a direction perpendicular to the substrate surface of the semiconductor substrate is obtained. And not thinned by the third step. The resistance material film in the region is partially left unoxidized, so that the resistance material film remaining immediately above the first electrode and the resistance remaining directly above the second electrode A seventh feature is that the material film is divided by the variable resistor.

また、本発明に係る可変抵抗素子の製造方法は、上記第6の特徴に加えて、前記第1工程の終了後、前記第2工程の開始前に、前記第1電極及び前記第2電極の直上層に所定の導電膜を堆積後パターニングすることで、前記導電膜を前記第1電極と接触する領域と前記第2電極と接触する領域とに分断するとともに、前記導電膜の形成領域と非形成領域との間に段差を設ける第5工程を有し、前記第2工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であることを第8の特徴とする。   In addition to the sixth feature, the variable resistance element manufacturing method according to the present invention includes the first electrode and the second electrode after the first step and before the second step. By depositing a predetermined conductive film directly on the upper layer and patterning it, the conductive film is divided into a region in contact with the first electrode and a region in contact with the second electrode, and a region where the conductive film is formed A fifth step of providing a step between the formation region and the second step is a step of patterning after depositing the resistive material film over the entire surface including the surface having the step. Eight features.

また、本発明に係る可変抵抗素子の製造方法は、上記第1〜第8のいずれか一の特徴に加えて、前記抵抗材料膜が、Cu、Ni,V、Zn、Nb、Ti、W、Co、Taの少なくともいずれか一つを含む遷移金属、または遷移金属の窒化物で構成されることを第9の特徴とする。   Moreover, in addition to any one of the first to eighth features, the variable resistance element manufacturing method according to the present invention includes Cu, Ni, V, Zn, Nb, Ti, W, A ninth feature is that it is made of a transition metal containing at least one of Co and Ta, or a transition metal nitride.

本発明の構成によれば、予めフォーミングプロセスを行うことなく可変抵抗体内に電流を流すことができるため、フォーミングプロセスによる可変抵抗素子の電気的特性への影響を排除することができ、安定したスイッチング動作を可能にすることができる。   According to the configuration of the present invention, a current can flow through the variable resistor body without performing a forming process in advance, so that the influence of the forming process on the electrical characteristics of the variable resistance element can be eliminated and stable switching can be performed. Operation can be enabled.

以下において、本発明に係る可変抵抗素子(以下、適宜「本発明素子」と称する)、及びその製造方法(以下、適宜「本発明方法」と称する)の各実施形態について図面を参照して説明する。   Hereinafter, each embodiment of a variable resistance element according to the present invention (hereinafter referred to as “the present invention element” as appropriate) and a manufacturing method thereof (hereinafter referred to as “the present invention method” as appropriate) will be described with reference to the drawings. To do.

[第1実施形態]
本発明素子及び本発明方法の第1実施形態(以下、適宜「本実施形態」と記載)について、図1〜図7の各図を参照して説明を行う。図1は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図1(a)〜図1(k)に分けて図示している。また、図2は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ#11〜#21は図2に示されるフローチャートの各ステップを表すものとする。
[First Embodiment]
A first embodiment of the element of the present invention and the method of the present invention (hereinafter referred to as “this embodiment” as appropriate) will be described with reference to FIGS. FIG. 1 schematically shows a schematic cross-sectional view in each process when manufacturing a semiconductor device in this embodiment, and is divided into FIGS. 1A to 1K for each process. Show. FIG. 2 is a flowchart of the manufacturing process of the present embodiment, and each step # 11 to # 21 in the following sentence represents each step of the flowchart shown in FIG.

なお、図1に示される概略断面構造図は、模式的に図示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。また、各工程で堆積される各膜の膜厚の数値はあくまで一例であって、この値に限定されるものではない。以下の各実施形態においても同様とする。   Note that the schematic cross-sectional structure diagram shown in FIG. 1 is schematically illustrated, and the dimensional ratio on the drawing does not necessarily match the actual dimensional ratio. Moreover, the numerical value of the film thickness of each film | membrane deposited at each process is an example to the last, Comprising: It is not limited to this value. The same applies to the following embodiments.

まず、図1(a)に示すように、トランジスタ回路等(図示せず)及びメタル配線12を適宜形成した半導体基板11上に例えばSiO膜等の絶縁膜13(以下、「第1層間絶縁膜13」と称する)をCVD(Chemical Vapor Deposition:化学気相成長)法にて400nm程度の厚みで全面に堆積する(ステップ#11)。 First, as shown in FIG. 1A, an insulating film 13 such as a SiO 2 film (hereinafter referred to as “first interlayer insulation”) is formed on a semiconductor substrate 11 on which a transistor circuit or the like (not shown) and a metal wiring 12 are appropriately formed. A film 13 ") is deposited on the entire surface with a thickness of about 400 nm by a CVD (Chemical Vapor Deposition) method (step # 11).

次に、図1(b)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によってメタル配線12の上面を露出させるように第1層間絶縁膜13を開口し、コンタクトホール20を形成する(ステップ#12)。   Next, as shown in FIG. 1B, the first interlayer insulating film 13 is opened by using a resist formed by a known photolithography technique as a mask so as to expose the upper surface of the metal wiring 12 by a known etching technique. Then, the contact hole 20 is formed (step # 12).

次に、図1(c)に示すように、タングステン(W)等の第1電極材料膜14をCVD法にて500nm程度の厚みで全面に堆積してコンタクトホール20を全て前記第1電極材料膜14で充填する(ステップ#13)。   Next, as shown in FIG. 1C, a first electrode material film 14 of tungsten (W) or the like is deposited on the entire surface with a thickness of about 500 nm by a CVD method, and all the contact holes 20 are deposited on the first electrode material. The film 14 is filled (step # 13).

次に、図1(d)に示すように、公知のCMP(Chemical Mechanical Polishing:化学的機械的研磨)法等による平坦化技術で、第1層間絶縁膜13の上面を少なくとも露出させるまで第1電極材料膜14を平坦化する(ステップ#14)。これにより、コンタクトホール20内に充填された第1電極材料膜14によって、コンタクト構造の電極(以下、適宜「第1電極14」と記載)が形成される。   Next, as shown in FIG. 1D, the first interlayer insulating film 13 is first exposed until at least the upper surface of the first interlayer insulating film 13 is exposed by a flattening technique using a known CMP (Chemical Mechanical Polishing) method or the like. The electrode material film 14 is planarized (step # 14). Thereby, an electrode having a contact structure (hereinafter referred to as “first electrode 14” as appropriate) is formed by the first electrode material film 14 filled in the contact hole 20.

次に、図1(e)に示すように、TiN等の抵抗材料膜15をスパッタ法にて所定の厚み(例えば30nm)で全面に堆積する(ステップ#15)。   Next, as shown in FIG. 1E, a resistive material film 15 such as TiN is deposited on the entire surface with a predetermined thickness (for example, 30 nm) by sputtering (step # 15).

次に、図1(f)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15をパターニングする(ステップ#16)。このとき、抵抗材料膜15が少なくとも第1電極14の上面を完全に覆うようにパターニングする。   Next, as shown in FIG. 1F, the resistive material film 15 is patterned by a known etching technique using a resist formed by a known photolithography technique as a mask (step # 16). At this time, the resistive material film 15 is patterned so as to completely cover at least the upper surface of the first electrode 14.

次に、図1(g)に示すように、例えば、酸素を含む250〜450℃の雰囲気下で熱酸化することにより、抵抗材料膜15を酸化させて、可変抵抗体51を形成する(ステップ#17)。このとき、例えば、抵抗材料膜15としてTiN膜を採用した場合には、当該TiN膜15の露出されている表面から内側方向に、特に紙面上において上面側から下向きに熱酸化が進行し、一例として酸化チタン膜が形成される。   Next, as shown in FIG. 1G, for example, the resistance material film 15 is oxidized by thermal oxidation in an atmosphere containing oxygen at 250 to 450 ° C. to form the variable resistor 51 (step) # 17). At this time, for example, when a TiN film is employed as the resistance material film 15, thermal oxidation proceeds inward from the exposed surface of the TiN film 15, particularly from the upper surface side downward on the paper surface. As a result, a titanium oxide film is formed.

次に、図1(h)に示すように、例えばSiO膜等の絶縁膜16(以下、「第2層間絶縁膜16」と称する)をCVD法にて400nm程度の厚みで全面に堆積する(ステップ#18)。 Next, as shown in FIG. 1H, an insulating film 16 such as a SiO 2 film (hereinafter referred to as “second interlayer insulating film 16”) is deposited on the entire surface by a CVD method to a thickness of about 400 nm. (Step # 18).

次に、図1(i)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって可変抵抗体51の一部の上面を少なくとも露出させるように第2層間絶縁膜16を開口し、コンタクトホール30を形成する(ステップ#19)。このとき、図1(i)に示すように、少なくとも第1電極14の上方領域と重なりが生じないように、第1電極14と水平方向に離間してコンタクトホール30を開口する。言い換えれば、コンタクトホール30の形成によって露出した可変抵抗体51の露出部分の直下層に第1電極14が存在しないような領域にコンタクトホール30を形成する。   Next, as shown in FIG. 1 (i), the second interlayer insulation is used so that at least a part of the upper surface of the variable resistor 51 is exposed by a known etching technique using a resist formed by a known photolithography technique as a mask. The film 16 is opened and a contact hole 30 is formed (step # 19). At this time, as shown in FIG. 1 (i), the contact hole 30 is opened apart from the first electrode 14 in the horizontal direction so as not to overlap at least the region above the first electrode 14. In other words, the contact hole 30 is formed in a region where the first electrode 14 does not exist immediately below the exposed portion of the variable resistor 51 exposed by the formation of the contact hole 30.

次に、図1(j)に示すように、W等の第2電極材料膜17をCVD法にて500nm程度の厚みで全面に堆積してコンタクトホール30を全て前記第2電極材料膜17で充填する(ステップ#20)。   Next, as shown in FIG. 1 (j), a second electrode material film 17 such as W is deposited on the entire surface with a thickness of about 500 nm by the CVD method, and all the contact holes 30 are made of the second electrode material film 17. Fill (step # 20).

次に、図1(k)に示すように、公知のCMP法等による平坦化技術で、第2層間絶縁膜16の上面を少なくとも露出させるまで第2電極材料膜17を平坦化する(ステップ#21)。これにより、コンタクトホール30内に充填された第2電極材料膜17によって、コンタクト構造の電極(以下、適宜「第2電極17」と称する)が形成される。これにより、本発明素子1が製造される。なお、このようにして製造された本発明素子1は、第1電極14と第2電極17とが水平方向に離間した状態で形成されることとなる。   Next, as shown in FIG. 1 (k), the second electrode material film 17 is flattened by using a known flattening technique by CMP or the like until at least the upper surface of the second interlayer insulating film 16 is exposed (step #). 21). Thereby, an electrode having a contact structure (hereinafter referred to as “second electrode 17” as appropriate) is formed by the second electrode material film 17 filled in the contact hole 30. Thereby, the element 1 of the present invention is manufactured. In addition, this invention element 1 manufactured in this way will be formed in the state in which the 1st electrode 14 and the 2nd electrode 17 were spaced apart in the horizontal direction.

次に以上のステップ#11〜ステップ#21を経て製造された本発明素子1の特性につき、説明する。   Next, the characteristics of the element 1 of the present invention manufactured through the above steps # 11 to # 21 will be described.

図3は、ステップ#11〜ステップ#21を経て製造された本発明素子1のスイッチング特性を示すグラフであり、可変抵抗体15の膜厚を30nmとして製造された本発明素子1の特性を示している。なお、図3(a)は、可変抵抗体15の断面構造図をTEM(Transmission Electron Microscope:超高分解能透過電子顕微鏡)を用いて撮影した写真、図3(b)は前記特性を示すグラフである。なお、当該写真は、可変抵抗体51の下層に第1電極14が、上層に第2電極17がそれぞれ形成されていない箇所(すなわち、下層に第1層間絶縁膜13が、上層に第2層間絶縁膜16が形成されている箇所。図1(k)内の領域Cに相当)における断面構造を撮影したものである。   FIG. 3 is a graph showing the switching characteristics of the element 1 of the present invention manufactured through steps # 11 to # 21, and shows the characteristics of the element 1 of the present invention manufactured with the variable resistor 15 having a thickness of 30 nm. ing. 3A is a photograph of the cross-sectional structure of the variable resistor 15 taken using a TEM (Transmission Electron Microscope), and FIG. 3B is a graph showing the characteristics. is there. In the photograph, the first electrode 14 is not formed in the lower layer of the variable resistor 51, and the second electrode 17 is not formed in the upper layer (that is, the first interlayer insulating film 13 is in the lower layer and the second interlayer is in the upper layer). This is a photograph of a cross-sectional structure taken at a location where the insulating film 16 is formed (corresponding to the region C in FIG. 1 (k)).

また、図3に示されるグラフは、第1電極14と第2電極17の間において、第1パルス電圧(電圧−2.6〔V〕、パルス幅35〔nsec〕。図面上では「−2.6V」と表記)と第2パルス電圧(電圧+2.0〔V〕、パルス幅35〔nsec〕。図面上では「+2.0V」と表記)を交互に印加し、各電圧印加後に測定される抵抗値(読み出し抵抗値)の測定結果の範囲をグラフ上に表示したものである。尚、読み出し処理は、0.5〔V〕の電圧を印加して測定された抵抗値を表記している。   Further, the graph shown in FIG. 3 shows that the first pulse voltage (voltage −2.6 [V], pulse width 35 [nsec]) between the first electrode 14 and the second electrode 17. .6V ") and the second pulse voltage (voltage +2.0 [V], pulse width 35 [nsec]. Indicated on the drawing as" + 2.0V ") are alternately applied and measured after each voltage application. The range of the measurement result of the resistance value (readout resistance value) is displayed on the graph. In the reading process, a resistance value measured by applying a voltage of 0.5 [V] is shown.

図3によれば、上記電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移する現象、すなわちスイッチング現象が見られる。しかも、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、スイッチング現象を生じさせることができる。この理由について、以下考察する。   According to FIG. 3, a phenomenon in which the resistance value transitions between a high resistance and a low resistance under the above voltage condition, that is, a switching phenomenon is observed. Moreover, the switching phenomenon can be caused without going through a forming process in which a high voltage is applied in advance to the initial state to form a current path in the insulator. The reason for this will be discussed below.

図4は、本実施形態に係る本発明方法に基づいて製造された可変抵抗体膜51をエネルギー分散型X線分析(EDX:Energy Dispersive X-ray Spectroscopy:以下「EDX」と表記)で原子%プロファイル分析した結果を示したものである。測定対象として、可変抵抗体51の膜厚が10nmの酸化チタンを用いた。   FIG. 4 shows the atomic% of the variable resistor film 51 manufactured based on the method of the present invention according to this embodiment by energy dispersive X-ray analysis (EDX: Energy Dispersive X-ray Spectroscopy: hereinafter referred to as “EDX”). The result of profile analysis is shown. As a measurement object, titanium oxide having a variable resistor 51 with a thickness of 10 nm was used.

図1(k)に示されるように、可変抵抗体51は、下層に第1電極14が、上層に第2電極17がそれぞれ形成されていない箇所(領域C)においては、第1層間絶縁膜(SiO膜)13と第2層間絶縁膜(SiO膜)16で挟まれていることから、EDXによる分析対象原子としては、O、Si及びTiとして測定を行った。また、図4は、第2層間絶縁膜16から可変抵抗体51及び第1層間絶縁膜13に向かう方向を走査方向d1とし、第2層間絶縁膜16側からこの走査方向d1の変分を横軸、各原子の含有%を縦軸としてグラフ化したものであり、(1)がO、(2)がSi、(3)がTiの各含有%をそれぞれ示している。 As shown in FIG. 1 (k), the variable resistor 51 includes a first interlayer insulating film in a portion (region C) where the first electrode 14 is not formed in the lower layer and the second electrode 17 is not formed in the upper layer. Since it is sandwiched between the (SiO 2 film) 13 and the second interlayer insulating film (SiO 2 film) 16, measurement was performed with O, Si, and Ti as atoms to be analyzed by EDX. In FIG. 4, the direction from the second interlayer insulating film 16 toward the variable resistor 51 and the first interlayer insulating film 13 is defined as a scanning direction d1, and the variation in the scanning direction d1 is laterally measured from the second interlayer insulating film 16 side. The graph is graphed with the axis and the content% of each atom as the vertical axis, wherein (1) indicates O, (2) indicates Si, and (3) indicates each content% of Ti.

図4によれば、可変抵抗体膜51内において、(1)のOは走査方向d1に進むに連れ含有%が低下しており、一方、(3)のTiは含有%が増加している。このことから、可変抵抗体膜(酸化チタン膜)51内では、酸素は走査方向d1と同方向に濃度勾配を有し、一方、Tiは、d1とは逆方向に濃度勾配を有することが分かる。つまり、可変抵抗体膜51において、第2層間絶縁膜16側、すなわち可変抵抗体膜51の上部領域では酸素が最も多く存在し、第1層間絶縁膜13側、すなわち可変抵抗体膜51の下部領域では酸素が比較的少なく、一方で、金属であるTiが多く存在していることを示している。つまり、酸素濃度の高い上部領域ではTi濃度が低いため高抵抗状態である一方、酸素濃度の低い下部領域では一部酸化されているとしてもTi濃度が比較的高く絶縁体になるほどには高抵抗化していないと考えられる。   According to FIG. 4, in the variable resistor film 51, the content percentage of O in (1) decreases as it advances in the scanning direction d1, while the content percentage of Ti in (3) increases. . From this, it can be seen that in the variable resistor film (titanium oxide film) 51, oxygen has a concentration gradient in the same direction as the scanning direction d1, while Ti has a concentration gradient in the direction opposite to d1. . That is, in the variable resistor film 51, oxygen is most present in the second interlayer insulating film 16 side, that is, the upper region of the variable resistor film 51, and the first interlayer insulating film 13 side, that is, the lower portion of the variable resistor film 51. In the region, oxygen is relatively low, while a large amount of Ti, which is a metal, is present. In other words, the upper region with a high oxygen concentration is in a high resistance state because the Ti concentration is low, while the lower region with a low oxygen concentration has a high resistance so that the Ti concentration becomes relatively high even if it is partially oxidized. It is thought that it has not become.

図5は、図1(k)に示される断面構造図を一部拡大した模式図である。図5に示されるように、可変抵抗体51の下層に第1電極14、上層に第2電極17が構成されている。   FIG. 5 is a schematic diagram in which the cross-sectional structure diagram shown in FIG. As shown in FIG. 5, the first electrode 14 is formed in the lower layer of the variable resistor 51, and the second electrode 17 is formed in the upper layer.

前述したように、可変抵抗体51は、上部領域(図5内の領域51a)では抵抗値が比較的高く、下部領域(図5内の領域51b)では抵抗値が比較的低い。ここで、例えば、第2電極17が第1電極14に対して正電圧となるように両電極間に電圧パルスを印加すると、第2電極17、可変抵抗体51、第1電極14の順に電流Iが流れる。このとき、上述したように、第2電極17と第1電極14とは水平方向に離間して形成されているため、可変抵抗体51内を電流Iが水平方向に流れることとなる。可変抵抗体51は、下部領域において、水平方向にわたって比較的抵抗値が低い領域51bを有しているため、第2電極17から第1電極14に向かう経路として、この領域51bを利用することができる。   As described above, the variable resistor 51 has a relatively high resistance value in the upper region (region 51a in FIG. 5) and a relatively low resistance value in the lower region (region 51b in FIG. 5). Here, for example, when a voltage pulse is applied between both electrodes so that the second electrode 17 is positive with respect to the first electrode 14, the current flows in the order of the second electrode 17, the variable resistor 51, and the first electrode 14. I flows. At this time, as described above, since the second electrode 17 and the first electrode 14 are formed apart from each other in the horizontal direction, the current I flows in the variable resistor 51 in the horizontal direction. Since the variable resistor 51 has a region 51b having a relatively low resistance value in the horizontal direction in the lower region, the region 51b can be used as a path from the second electrode 17 to the first electrode 14. it can.

すなわち、可変抵抗体51に対して電圧を印加するに際し、酸素濃度勾配の有する方向(方向d1)に直交する方向(以下、適宜「第1方向」と記載)、つまり、図5内の第1方向d2に離間した2点(2領域)間に電圧を印加した場合、電流Iは可変抵抗体51内の比較的低抵抗の下部領域51b付近を流れることができる。この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しない。従って、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体51は、図4に示すように一定の酸素濃度分布を示すため、図3に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。   That is, when a voltage is applied to the variable resistor 51, a direction (hereinafter referred to as “first direction” as appropriate) perpendicular to the direction (direction d1) of the oxygen concentration gradient, that is, the first in FIG. When a voltage is applied between two points (two regions) separated in the direction d2, the current I can flow in the vicinity of the relatively low resistance lower region 51b in the variable resistor 51. In this current path, there is no region having a high resistance value, that is, an insulator region. Therefore, it is not necessary to perform a forming process for forming a current path in the insulator in advance. On the other hand, since the variable resistor 51 shows a constant oxygen concentration distribution as shown in FIG. 4, it does not easily function as a perfect conductor because of its switching characteristics as shown in FIG. It functions as a variable resistance element that changes the value.

つまり、可変抵抗体51は、膜厚方向d1に導電性の分布を有しており、可変抵抗体51内の、d1に垂直な第1方向d2に離間した異なる2領域間に電圧パルスが印加されると、当該可変抵抗体51内の比較的導電性の高い領域51bを電流が流れていることが示唆される。すなわち、可変抵抗体51には、第2電極17から第1電極14に向かう電流経路として、すでに比較的導電性の高い領域51bが存在しているため、あらかじめフォーミングプロセスを行う必要がない。   That is, the variable resistor 51 has a conductive distribution in the film thickness direction d1, and a voltage pulse is applied between two different regions in the variable resistor 51 spaced apart in the first direction d2 perpendicular to d1. Then, it is suggested that a current flows through the region 51b having a relatively high conductivity in the variable resistor 51. That is, in the variable resistor 51, the region 51b having a relatively high conductivity already exists as a current path from the second electrode 17 to the first electrode 14, so that it is not necessary to perform a forming process in advance.

本発明素子1は、可変抵抗体51に対して電圧を印加するための2つの電極(第1電極14、第2電極17)を有しており、この第1電極14と可変抵抗体51とが電気的に接続する第1接続領域14xと、第2電極17と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度勾配の有する方向d1に垂直な第1方向d2に離間して形成される(図1(k)、図5参照)。これにより、両電極間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域51bを利用することができる。   The element 1 of the present invention has two electrodes (first electrode 14 and second electrode 17) for applying a voltage to the variable resistor 51. The first electrode 14, the variable resistor 51, The first connection region 14x that is electrically connected to the second connection region 17x that is electrically connected to the second electrode 17 and the variable resistor 51 has a direction d1 that the oxygen concentration gradient in the variable resistor 51 has. And spaced apart in a first direction d2 perpendicular to (see FIG. 1 (k), FIG. 5). As a result, by applying a voltage between the two electrodes, a path of a current I flowing from one electrode through the variable resistor 51 toward the other electrode serves as a relatively conductive material in the variable resistor 51. The high area 51b can be used.

図6は、本実施形態における本発明素子の別の構成例である。図6(a)は、第1電極14と第2電極17を、いずれも可変抵抗体51の上層に形成した場合、図6(b)は、両電極をいずれも可変抵抗体51の下層に形成した場合である。また、図6(b)では、第2電極17と電気的接続を形成するためのメタル配線12a、及びコンタクト接続用電極17aを更に備える構成である。   FIG. 6 shows another configuration example of the element of the present invention in this embodiment. 6A shows the case where both the first electrode 14 and the second electrode 17 are formed in the upper layer of the variable resistor 51. FIG. 6B shows the case where both electrodes are formed in the lower layer of the variable resistor 51. This is the case. Further, FIG. 6B shows a configuration further including a metal wiring 12a for forming electrical connection with the second electrode 17 and a contact connection electrode 17a.

なお、図6(a)及び(b)においては、上述したステップ#11〜21の各工程の順序を一部変更したり、追加的にメタル配線層やコンタクトホールを形成したりするのみで実現が可能であるため、詳細な工程の説明は省略する。   6 (a) and 6 (b), this is realized only by partially changing the order of the steps # 11 to 21 described above or by additionally forming a metal wiring layer or a contact hole. Therefore, detailed description of the process is omitted.

図6(a)、(b)のいずれにおいても、可変抵抗体51は膜厚方向d1に向かって酸素濃度に勾配を有する。そして、このd1方向に直交する第1方向d2にわたって、第1電極14と可変抵抗体51が電気的に接続する第1接続領域14xと、第2電極17と可変抵抗体51とが電気的に接続する第2接続領域17xとが離間している。従って、図1(k)の構成と同様、第1電極14と第2電極17の間に電圧が印加されると、可変抵抗体51内の下部領域に形成されている比較的導電性の高い領域を介して電流経路を形成することが可能であるため、フォーミングプロセスを行うことなくスイッチング特性を有する可変抵抗素子を実現することができる。   6A and 6B, the variable resistor 51 has a gradient in oxygen concentration in the film thickness direction d1. The first connection region 14x in which the first electrode 14 and the variable resistor 51 are electrically connected, and the second electrode 17 and the variable resistor 51 are electrically connected in the first direction d2 orthogonal to the d1 direction. The second connection region 17x to be connected is separated. Therefore, similarly to the configuration of FIG. 1 (k), when a voltage is applied between the first electrode 14 and the second electrode 17, the relatively high conductivity formed in the lower region in the variable resistor 51 is high. Since a current path can be formed through the region, a variable resistance element having switching characteristics can be realized without performing a forming process.

図7は、本実施形態における本発明素子のさらに別の構成例である。図7(a)は、図1(k)の構成と比較して、第2電極17が可変抵抗体51を貫通して当該可変抵抗体の上層及び下層に形成されている。また、図7(b)は、図1(k)の構成と比較して、第1電極14及び第2電極17が、ともに可変抵抗体51を貫通して当該可変抵抗体の上層及び下層に形成されている。   FIG. 7 shows still another configuration example of the element of the present invention in the present embodiment. 7A, the second electrode 17 penetrates the variable resistor 51 and is formed in the upper layer and the lower layer of the variable resistor as compared with the configuration of FIG. Further, in FIG. 7B, as compared with the configuration of FIG. 1K, the first electrode 14 and the second electrode 17 both penetrate the variable resistor 51 and are formed in the upper and lower layers of the variable resistor. Is formed.

なお、図7(a)及び(b)は、上述したステップ#11〜21の各工程において、コンタクトホールの形成形状を変更したり、一部の工程を割愛するのみで実現が可能であるため、詳細な工程の説明は省略する。   7A and 7B can be realized only by changing the formation shape of the contact hole or omitting some of the steps in the steps # 11 to 21 described above. Detailed description of the process will be omitted.

図7(a)、(b)のいずれにおいても、可変抵抗体51は膜厚方向d1に向かって酸素濃度に勾配を有する。そして、このd1方向に直交する第1方向d2にわたって、第1電極14と可変抵抗体51が電気的に接続する第1接続領域14xと、第2電極17と可変抵抗体51とが電気的に接続する第2接続領域17xとが離間している。従って、図1(k)の構成と同様、第1電極14と第2電極17の間に電圧が印加されると、可変抵抗体51内の下部領域に形成されている比較的導電性の高い領域を介して電流経路を形成することが可能であるため、フォーミングプロセスを行うことなくスイッチング特性を有する可変抵抗素子を実現することができる。なお、図7(a)の第1接続領域14x、及び第7(b)の第1接続領域14x、第2接続領域17xは、それぞれの電極の外側面と可変抵抗体51が接触する領域に相当する。   7A and 7B, the variable resistor 51 has a gradient in oxygen concentration in the film thickness direction d1. The first connection region 14x in which the first electrode 14 and the variable resistor 51 are electrically connected, and the second electrode 17 and the variable resistor 51 are electrically connected in the first direction d2 orthogonal to the d1 direction. The second connection region 17x to be connected is separated. Therefore, similarly to the configuration of FIG. 1 (k), when a voltage is applied between the first electrode 14 and the second electrode 17, the relatively high conductivity formed in the lower region in the variable resistor 51 is high. Since a current path can be formed through the region, a variable resistance element having switching characteristics can be realized without performing a forming process. Note that the first connection region 14x in FIG. 7A and the first connection region 14x and the second connection region 17x in the seventh (b) are regions where the outer surface of each electrode and the variable resistor 51 are in contact with each other. Equivalent to.

また、上述した本実施形態において、図4のグラフにも示されるように、可変抵抗体51内の酸素濃度が高いほどTi濃度が低く、これにより導電性が低いことが示される。可変抵抗体51は、ステップ#17においてTiN膜15が酸化されることで形成されるところ、当該ステップ#17に係る処理時間を制御することで、可変抵抗体51内の酸素濃度を調整することができる。すなわち、ステップ#17に係る処理時間によって可変抵抗体51の抵抗値を制御することができるため、書込時、消去時の消費電流を低減することができ、低抵抗による書込み不能の起こらない安定したスイッチング動作の可変抵抗素子を再現性良く実現できる。   Further, in the present embodiment described above, as shown in the graph of FIG. 4, the higher the oxygen concentration in the variable resistor 51, the lower the Ti concentration, thereby indicating that the conductivity is low. The variable resistor 51 is formed by oxidizing the TiN film 15 in step # 17, and the oxygen concentration in the variable resistor 51 is adjusted by controlling the processing time related to step # 17. Can do. In other words, since the resistance value of the variable resistor 51 can be controlled by the processing time related to step # 17, the current consumption during writing and erasing can be reduced, and the writing resistance cannot be prevented by low resistance. Thus, it is possible to realize the variable resistance element having the switching operation with good reproducibility.

なお、本実施形態では、抵抗材料膜15としてTiNを用い、これを酸化することで生成される酸化チタン膜によって可変抵抗体51が形成される構成としたが、酸化温度、酸素濃度等の酸化条件を適宜調整することにより、可変抵抗体51として、可変抵抗特性を持つ酸窒化チタン膜とすることも可能である。以下の第2〜第5実施形態においても同様とする。   In the present embodiment, TiN is used as the resistance material film 15 and the variable resistor 51 is formed by the titanium oxide film generated by oxidizing the film. However, oxidation such as oxidation temperature and oxygen concentration is performed. By appropriately adjusting the conditions, the variable resistor 51 can be a titanium oxynitride film having variable resistance characteristics. The same applies to the following second to fifth embodiments.

[第2実施形態]
本発明素子及び本発明方法の第2実施形態(以下、適宜「本実施形態」と記載)について、図8〜図9の各図を参照して説明を行う。図8は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図8(a)〜図8(l)に分けて図示している。また、図9は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ#25〜#36は図9に示されるフローチャートの各ステップを表すものとする。また、第1実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
[Second Embodiment]
A second embodiment (hereinafter referred to as “this embodiment” as appropriate) of the element of the present invention and the method of the present invention will be described with reference to FIGS. 8 to 9. FIG. 8 schematically shows a schematic cross-sectional view in each process when manufacturing a semiconductor device in the present embodiment, and is divided into FIG. 8A to FIG. 8L for each process. Show. FIG. 9 is a flowchart of the manufacturing process of the present embodiment, and each step # 25 to # 36 in the following sentence represents each step of the flowchart shown in FIG. Moreover, about the step by the process similar to each step of 1st Embodiment, that effect is described and detailed description is omitted.

まず、ステップ#11〜#14と同様の処理により、半導体基板11上にメタル配線12、第1層間絶縁膜13、第1電極14を形成する(図8(a)〜(d)、ステップ#25〜#28)。   First, the metal wiring 12, the first interlayer insulating film 13, and the first electrode 14 are formed on the semiconductor substrate 11 by the same processing as steps # 11 to # 14 (FIGS. 8A to 8D, step #). 25- # 28).

次に、図8(e)に示すように、TiN等の抵抗材料膜15をスパッタ法にて例えば60nmの厚みで全面に堆積する(ステップ#29)。ここで堆積させる抵抗材料膜15の膜厚は、第1実施形態におけるステップ#15の堆積膜厚より厚いものとする。   Next, as shown in FIG. 8E, a resistive material film 15 such as TiN is deposited on the entire surface to a thickness of 60 nm, for example, by sputtering (step # 29). The film thickness of the resistive material film 15 deposited here is larger than the deposited film thickness of Step # 15 in the first embodiment.

次に、ステップ#16と同様、図8(f)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15をパターニングする(ステップ#30)。   Next, as in step # 16, as shown in FIG. 8F, the resistive material film 15 is patterned by a known etching technique using a resist formed by a known photolithography technique as a mask (step # 30).

次に、図8(g)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15の一部を、所定の厚み(例えば30nm)まで薄膜化する(ステップ#31)。これにより、抵抗材料膜15は、膜厚の厚い部分15aと、膜厚の薄い部分15bとで構成されることになる。なお、ステップ#31においては、膜厚の薄い部分15bが少なくとも第1電極14の上面を完全に覆い、膜厚の厚い部分15aが第1電極14の上面を覆わないようにエッチング処理を行う。また、以下では、適宜、膜厚の厚い部分15a、膜厚の薄い部分15bをそれぞれ単に「抵抗材料膜15a」、「抵抗材料膜15b」と記載する。   Next, as shown in FIG. 8G, a part of the resistive material film 15 is thinned to a predetermined thickness (for example, 30 nm) by a known etching technique using a resist formed by a known photolithography technique as a mask. (Step # 31). As a result, the resistance material film 15 is composed of a thick portion 15a and a thin portion 15b. In step # 31, an etching process is performed so that the thin portion 15b completely covers at least the upper surface of the first electrode 14, and the thick portion 15a does not cover the upper surface of the first electrode 14. Hereinafter, the thick portion 15a and the thin portion 15b are simply referred to as “resistive material film 15a” and “resistive material film 15b”, respectively.

次に、図8(h)に示すように、ステップ#17と同様、抵抗材料膜15を酸化させて可変抵抗体51を形成する(ステップ#32)。このとき、抵抗材料膜15bが完全に膜厚相当分が酸化されて、当該形成領域に可変抵抗体51が形成されるように酸化条件を設定する。これにより、抵抗材料膜15aについては、表面から所定の膜厚分(ほぼ抵抗材料膜15bの膜厚相当分)だけ酸化が進行し、残りの膜厚分については酸化されずに残存する。   Next, as shown in FIG. 8H, the variable resistance body 51 is formed by oxidizing the resistance material film 15 in the same manner as in Step # 17 (Step # 32). At this time, the oxidation condition is set so that the resistance material film 15b is completely oxidized for the film thickness and the variable resistor 51 is formed in the formation region. As a result, the resistance material film 15a is oxidized from the surface by a predetermined film thickness (almost equivalent to the film thickness of the resistance material film 15b), and the remaining film thickness remains without being oxidized.

なお、このとき、領域J内の可変抵抗体51は、第1実施形態と同様、方向d1に酸素濃度の勾配を有した状態で形成される。   At this time, the variable resistor 51 in the region J is formed in a state having an oxygen concentration gradient in the direction d1 as in the first embodiment.

次に、図8(i)に示すように、ステップ#18と同様、第2層間絶縁膜16を形成する(ステップ#33)。   Next, as shown in FIG. 8I, the second interlayer insulating film 16 is formed (step # 33) as in step # 18.

次に、図8(j)に示すように、ステップ#19と同様、第2層間絶縁膜16の一部を開口し、コンタクトホール30を形成する(ステップ#34)。このとき、第1実施形態とは異なり、可変抵抗体51についてもエッチング処理を行い、電極膜15aの上面が露出するまでエッチングを行ってコンタクトホール30を形成する。そして、第1実施形態と同様、コンタクトホール30の形成によって露出した可変抵抗体51の露出部分の直下層に第1電極14が存在しないような領域にコンタクトホール30を形成する。   Next, as shown in FIG. 8J, as in step # 19, a part of the second interlayer insulating film 16 is opened to form a contact hole 30 (step # 34). At this time, unlike the first embodiment, the variable resistor 51 is also etched, and the contact hole 30 is formed by etching until the upper surface of the electrode film 15a is exposed. As in the first embodiment, the contact hole 30 is formed in a region where the first electrode 14 does not exist immediately below the exposed portion of the variable resistor 51 exposed by the formation of the contact hole 30.

次に、図8(k)に示すように、ステップ#20と同様、第2電極材料膜17を全面に堆積してコンタクトホール30を全て前記第2電極材料膜17で充填する(ステップ#35)。   Next, as shown in FIG. 8 (k), as in step # 20, the second electrode material film 17 is deposited on the entire surface, and all the contact holes 30 are filled with the second electrode material film 17 (step # 35). ).

次に、図8(l)に示すように、ステップ#21と同様、第2層間絶縁膜16の上面を少なくとも露出させるまで第2電極材料膜17を平坦化する(ステップ#36)。これにより、コンタクトホール30内に充填された第2電極材料膜17によって、コンタクト構造の電極(以下、適宜「第2電極17」と称する)が形成される。   Next, as shown in FIG. 8L, like the step # 21, the second electrode material film 17 is flattened until at least the upper surface of the second interlayer insulating film 16 is exposed (step # 36). Thereby, an electrode having a contact structure (hereinafter referred to as “second electrode 17” as appropriate) is formed by the second electrode material film 17 filled in the contact hole 30.

上記ステップ#25〜#36を経て形成される本発明素子は、第1電極14と可変抵抗体51が第1接続領域14xにおいて電気的に接続される。また、第2電極17と可変抵抗体51とは、抵抗材料膜15aを介して第2接続領域17xにおいて電気的に接続される。   In the element of the present invention formed through the steps # 25 to # 36, the first electrode 14 and the variable resistor 51 are electrically connected in the first connection region 14x. The second electrode 17 and the variable resistor 51 are electrically connected in the second connection region 17x via the resistance material film 15a.

すなわち、図8(l)に示されるように、一方の電極(第1電極14)と可変抵抗体51とが電気的に接続する第1接続領域14xと、他方の電極(第2電極17及び抵抗材料膜15a)と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度の勾配方向d1に直交する第1方向d2に離間して形成される。従って、第1実施形態と同様、本実施形態における可変抵抗素子においても、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。   That is, as shown in FIG. 8L, the first connection region 14x in which one electrode (first electrode 14) and the variable resistor 51 are electrically connected, and the other electrode (second electrode 17 and The resistance material film 15a) and the second connection region 17x in which the variable resistor 51 is electrically connected are formed apart from each other in a first direction d2 orthogonal to the gradient direction d1 of the oxygen concentration in the variable resistor 51. The Therefore, similarly to the first embodiment, also in the variable resistance element in the present embodiment, a voltage is applied between the first electrode 14 and the second electrode 17 so that one electrode can pass through the variable resistor 51. As a path of the current I flowing toward the other electrode, a relatively highly conductive region in the variable resistor 51 can be used, so that it is not necessary to perform a forming process. Since the variable resistor 51 exhibits a constant oxygen concentration distribution, it exhibits the same switching characteristics as in FIG. 3 and functions as a variable resistance element.

[第3実施形態]
本発明素子及び本発明方法の第3実施形態(以下、適宜「本実施形態」と記載)について、図10〜図13の各図を参照して説明を行う。図10は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図10(a)〜図10(i)に分けて図示している。また、図11は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ#40〜#48は図11に示されるフローチャートの各ステップを表すものとする。また、上記第1実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
[Third Embodiment]
A third embodiment (hereinafter referred to as “this embodiment” as appropriate) of the element of the present invention and the method of the present invention will be described with reference to FIGS. FIG. 10 schematically shows a schematic cross-sectional view in each process when manufacturing a semiconductor device in the present embodiment, and is divided into FIGS. 10A to 10I for each process. Show. FIG. 11 is a flowchart of the manufacturing process of this embodiment, and each step # 40 to # 48 in the following sentence represents each step of the flowchart shown in FIG. Moreover, about the step by the process similar to each step of the said 1st Embodiment, that effect is described and detailed description is omitted.

まず、図10(a)に示すように、トランジスタ回路等(図示せず)及びメタル配線12c、12dを適宜形成した半導体基板11上に例えばSiO膜等の絶縁膜13(以下、「第1層間絶縁膜13」と称する)をCVD法にて400nm程度の厚みで全面に堆積する(ステップ#40)。 First, as shown in FIG. 10A, an insulating film 13 such as a SiO 2 film (hereinafter referred to as “first”) is formed on a semiconductor substrate 11 on which a transistor circuit (not shown) and metal wirings 12c and 12d are appropriately formed. (Referred to as “interlayer insulating film 13”) is deposited on the entire surface to a thickness of about 400 nm by the CVD method (step # 40).

次に、図10(b)に示すように、ステップ#12と同様、メタル配線(12c、12d)の上面を露出させるように第1層間絶縁膜13を開口し、コンタクトホール20c、20dを形成する(ステップ#41)。   Next, as shown in FIG. 10B, as in step # 12, the first interlayer insulating film 13 is opened to expose the upper surfaces of the metal wirings (12c, 12d), and contact holes 20c, 20d are formed. (Step # 41).

次に、図10(c)に示すように、ステップ#13と同様、W等の第1電極材料膜14をCVD法にて500nm程度の厚みで全面に堆積してコンタクトホール20c、20dを全て前記第1電極材料膜14で充填する(ステップ#42)。   Next, as shown in FIG. 10C, as in step # 13, a first electrode material film 14 such as W is deposited on the entire surface with a thickness of about 500 nm by the CVD method to form all the contact holes 20c and 20d. The first electrode material film 14 is filled (step # 42).

次に、図10(d)に示すように、ステップ#14と同様、第1層間絶縁膜13の上面を少なくとも露出させるまで第1電極材料膜14を平坦化する(ステップ#43)。これにより、コンタクトホール20内に充填された第1電極材料膜14によって、各メタル配線12c、12dに接続してコンタクト構造の電極(以下、適宜「第1電極14c」、「第2電極14d」と記載)が形成される。   Next, as shown in FIG. 10D, as in step # 14, the first electrode material film 14 is flattened until at least the upper surface of the first interlayer insulating film 13 is exposed (step # 43). Thus, the first electrode material film 14 filled in the contact hole 20 is connected to each of the metal wirings 12c and 12d to form an electrode having a contact structure (hereinafter referred to as “first electrode 14c” and “second electrode 14d” as appropriate). Is formed).

次に、図10(e)に示すように、TiN等の抵抗材料膜15をスパッタ法にて例えば60nmの厚みで全面に堆積する(ステップ#44)。ここで堆積させる抵抗材料膜15の膜厚は、第1実施形態におけるステップ#15の堆積膜厚より厚いものとする。   Next, as shown in FIG. 10E, a resistive material film 15 such as TiN is deposited on the entire surface to a thickness of 60 nm, for example, by sputtering (step # 44). The film thickness of the resistive material film 15 deposited here is larger than the deposited film thickness of Step # 15 in the first embodiment.

次に、ステップ#16と同様、図10(f)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15をパターニングする(ステップ#45)。   Next, as in step # 16, as shown in FIG. 10F, the resistance material film 15 is patterned by a known etching technique using a resist formed by a known photolithography technique as a mask (step # 45).

次に、図10(g)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15の一部を、所定の厚み(例えば30nm)まで薄膜化する(ステップ#46)。これにより、抵抗材料膜15は、膜厚の厚い部分15aと、膜厚の薄い部分15bとで構成されることになる。なお、ステップ#46においては、膜厚の厚い部分15aが第1電極14c、第2電極14dの上面を覆い、膜厚の薄い部分15bが両電極の上面を覆わず、両電極に狭持される領域の上面に形成されるようにエッチング処理を行う。また、以下では、適宜、膜厚の厚い部分15a、膜厚の薄い部分15bをそれぞれ単に「抵抗材料膜15a」、「抵抗材料膜15b」と記載する。   Next, as shown in FIG. 10G, a part of the resistive material film 15 is thinned to a predetermined thickness (for example, 30 nm) by a known etching technique using a resist formed by a known photolithography technique as a mask. (Step # 46). As a result, the resistance material film 15 is composed of a thick portion 15a and a thin portion 15b. In step # 46, the thick portion 15a covers the upper surfaces of the first electrode 14c and the second electrode 14d, and the thin portion 15b does not cover the upper surfaces of both electrodes, and is sandwiched between the two electrodes. Etching is performed so as to be formed on the upper surface of the region. Hereinafter, the thick portion 15a and the thin portion 15b are simply referred to as “resistive material film 15a” and “resistive material film 15b”, respectively.

次に、図10(h)に示すように、ステップ#17と同様、抵抗材料膜15を酸化させて可変抵抗体51を形成する(ステップ#47)。このとき、抵抗材料膜15bが完全に膜厚相当分が酸化されて、当該形成領域に可変抵抗体51が形成されるように酸化条件を設定する。これにより、抵抗材料膜15aについては、表面から所定の膜厚分(ほぼ抵抗材料膜15bの膜厚相当分)だけ酸化が進行し、残りの膜厚分については酸化されずに残存する。すなわち、図10(h)に示すように、抵抗材料膜15bが可変抵抗体51に変化したことによって、抵抗材料膜15aが2つの抵抗材料膜15c、15dに分断される。そして、抵抗材料膜15cと抵抗材料膜15dを可変抵抗体51が電気的に接続する構成となる。   Next, as shown in FIG. 10H, the variable resistance body 51 is formed by oxidizing the resistance material film 15 in the same manner as in Step # 17 (Step # 47). At this time, the oxidation condition is set so that the resistance material film 15b is completely oxidized for the film thickness and the variable resistor 51 is formed in the formation region. As a result, the resistance material film 15a is oxidized from the surface by a predetermined film thickness (almost equivalent to the film thickness of the resistance material film 15b), and the remaining film thickness remains without being oxidized. That is, as shown in FIG. 10H, when the resistance material film 15b is changed to the variable resistor 51, the resistance material film 15a is divided into two resistance material films 15c and 15d. The variable resistor 51 is electrically connected to the resistance material film 15c and the resistance material film 15d.

なお、このとき、領域J内の可変抵抗体51は、第1実施形態と同様、方向d1に酸素濃度の勾配を有した状態で形成される。   At this time, the variable resistor 51 in the region J is formed in a state having an oxygen concentration gradient in the direction d1 as in the first embodiment.

次に、図10(i)に示すように、ステップ#18と同様、第2層間絶縁膜16を形成する(ステップ#48)。   Next, as shown in FIG. 10I, the second interlayer insulating film 16 is formed in the same manner as in Step # 18 (Step # 48).

上記ステップ#40〜#48を経て形成される本発明素子は、第1電極14cと可変抵抗体51が、抵抗材料膜15cを介して第1接続領域14xにおいて電気的に接続される。また、第2電極17と可変抵抗体51とは、抵抗材料膜15dを介して第2接続領域17xにおいて電気的に接続される。言い換えれば、第1電極14cと抵抗材料膜15cとを一つの電極と見なせば、この電極は可変抵抗体51と第2接続領域17xにおいて電気的に接続されることとなり、同様に、第2電極14dと抵抗材料膜15dとを一つの電極と見なせば、この電極は可変抵抗体51と第2接続領域17xにおいて電気的に接続されることとなる。   In the element of the present invention formed through the above steps # 40 to # 48, the first electrode 14c and the variable resistor 51 are electrically connected to each other in the first connection region 14x through the resistive material film 15c. Further, the second electrode 17 and the variable resistor 51 are electrically connected in the second connection region 17x via the resistive material film 15d. In other words, if the first electrode 14c and the resistive material film 15c are regarded as one electrode, this electrode is electrically connected to the variable resistor 51 in the second connection region 17x, and similarly, If the electrode 14d and the resistive material film 15d are regarded as one electrode, the electrode is electrically connected to the variable resistor 51 in the second connection region 17x.

すなわち、図10(i)に示されるように、一方の電極(第1電極14c及び抵抗材料膜15c)と可変抵抗体51とが電気的に接続する第1接続領域14xと、他方の電極(第2電極14d及び抵抗材料膜15d)と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度の勾配方向d1に垂直な第1方向d2に離間して形成される。従って、第1実施形態と同様、本実施形態における可変抵抗素子においても、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。   That is, as shown in FIG. 10 (i), the first connection region 14 x in which one electrode (the first electrode 14 c and the resistance material film 15 c) and the variable resistor 51 are electrically connected, and the other electrode ( The second connection region 17x in which the second electrode 14d and the resistive material film 15d) and the variable resistor 51 are electrically connected is in a first direction d2 perpendicular to the gradient direction d1 of the oxygen concentration in the variable resistor 51. They are formed apart. Therefore, similarly to the first embodiment, also in the variable resistance element in the present embodiment, a voltage is applied between the first electrode 14 and the second electrode 17 so that one electrode can pass through the variable resistor 51. As a path of the current I flowing toward the other electrode, a relatively highly conductive region in the variable resistor 51 can be used, so that it is not necessary to perform a forming process. Since the variable resistor 51 exhibits a constant oxygen concentration distribution, it exhibits the same switching characteristics as in FIG. 3 and functions as a variable resistance element.

図12は、本実施形態における本発明素子の別の構成例である。図12に示される構成は、図10の場合と比較して、可変抵抗体に電気的に接続される2つの電極が、それぞれ異なる層に形成される点が異なる。以下、簡単に製造工程につき説明する。   FIG. 12 shows another configuration example of the element of the present invention in this embodiment. The configuration shown in FIG. 12 is different from the case of FIG. 10 in that two electrodes electrically connected to the variable resistor are formed in different layers. The manufacturing process will be briefly described below.

まず、図12(a)に示されるように、トランジスタ回路等(図示せず)及びメタル配線12を適宜形成した半導体基板11上に第1層間絶縁膜13を400nm程度の厚みで全面に堆積した後、メタル配線12の上面を露出させるように第1層間絶縁膜13を開口し、コンタクトホール20を形成する。   First, as shown in FIG. 12A, a first interlayer insulating film 13 having a thickness of about 400 nm is deposited on the entire surface of a semiconductor substrate 11 on which a transistor circuit and the like (not shown) and a metal wiring 12 are appropriately formed. Thereafter, the first interlayer insulating film 13 is opened so that the upper surface of the metal wiring 12 is exposed, and a contact hole 20 is formed.

次に、図12(b)に示されるように、全面にTiN等の抵抗材料膜15を、コンタクトホール20内を完全には充填しないようにスパッタ法にて堆積した後、パターニングする。なお、このとき、コンタクトホール20内の内側壁に堆積される膜厚は、コンタクトホール20底部、並びに第1層間絶縁膜13上層に堆積される膜厚よりも十分薄くなる。   Next, as shown in FIG. 12B, a resistive material film 15 such as TiN is deposited on the entire surface by sputtering so as not to completely fill the contact hole 20, and then patterned. At this time, the film thickness deposited on the inner side wall in the contact hole 20 is sufficiently thinner than the film thickness deposited on the bottom of the contact hole 20 and the upper layer of the first interlayer insulating film 13.

次に、図12(c)に示されるように、例えば、酸素を含む250〜450℃の雰囲気下で熱酸化することにより、抵抗材料膜15を酸化させて、可変抵抗体51を形成する。このとき、膜厚が薄いコンタクトホール20の内側壁に堆積された抵抗材料膜15については、膜厚相当分の酸化を進行させ、メタル配線12上層並びに第1層間絶縁膜13上層に堆積されている抵抗材料膜15については膜厚の一部を酸化させ、一部未酸化の抵抗材料膜15を残存させる。すなわち、図12(c)に示すように、コンタクトホール20の内側壁に堆積されていた金属膜が可変抵抗体51に変化したことによって、抵抗材料膜15が、メタル配線上層に堆積されている抵抗材料膜15dと第1層間絶縁膜13上に堆積されている抵抗材料膜15cとに分断される。そして、抵抗材料膜15cと抵抗材料膜15dを可変抵抗体51が電気的に接続する構成となる。   Next, as illustrated in FIG. 12C, the variable resistance body 51 is formed by oxidizing the resistance material film 15 by, for example, thermal oxidation in an atmosphere containing oxygen at 250 to 450 ° C. At this time, the resistance material film 15 deposited on the inner wall of the contact hole 20 having a small film thickness is subjected to oxidation corresponding to the film thickness and deposited on the upper layer of the metal wiring 12 and the upper layer of the first interlayer insulating film 13. As for the resistance material film 15, a part of the film thickness is oxidized, and a part of the unoxidized resistance material film 15 is left. That is, as shown in FIG. 12C, the resistance material film 15 is deposited on the metal wiring upper layer by changing the metal film deposited on the inner wall of the contact hole 20 to the variable resistor 51. The resistive material film 15 d is divided into a resistive material film 15 c deposited on the first interlayer insulating film 13. The variable resistor 51 is electrically connected to the resistance material film 15c and the resistance material film 15d.

なお、コンタクトホール20内側壁部分(領域J)においては、コンタクトホール20の中心軸から外側に向かって酸化が進行する。このため、かかる領域に形成される可変抵抗体51は、酸化方向と同方向(方向d1)に酸素濃度の勾配を有する。   In the inner wall portion (region J) of the contact hole 20, oxidation proceeds from the central axis of the contact hole 20 toward the outside. For this reason, the variable resistor 51 formed in such a region has an oxygen concentration gradient in the same direction (direction d1) as the oxidation direction.

次に、図12(d)に示されるように、第2層間絶縁膜16を形成する。そして、図12(e)に示されるように、抵抗材料膜15cの上方領域の一部を開口してコンタクトホール30を形成する。このとき、第2実施形態のステップ#34と同様、可変抵抗体51についてもエッチング処理を行い、電極膜15cの上面が露出するまでエッチングを行ってコンタクトホール30を形成する。   Next, as shown in FIG. 12D, a second interlayer insulating film 16 is formed. Then, as shown in FIG. 12E, a contact hole 30 is formed by opening a part of the upper region of the resistive material film 15c. At this time, similarly to step # 34 of the second embodiment, the variable resistor 51 is also etched, and etching is performed until the upper surface of the electrode film 15c is exposed, thereby forming the contact hole 30.

次に、図12(f)に示されるように、第1電極材料膜14を全面に堆積してコンタクトホール30を全て前記第1電極材料膜14で充填する。   Next, as shown in FIG. 12 (f), the first electrode material film 14 is deposited on the entire surface, and the contact holes 30 are all filled with the first electrode material film 14.

次に、図12(g)に示されるように、第2層間絶縁膜16の上面を少なくとも露出させるまで第1電極材料膜14を平坦化する。これにより、コンタクトホール30内に充填された第1電極材料膜14によって、コンタクト構造の第1電極14が形成される。   Next, as shown in FIG. 12G, the first electrode material film 14 is planarized until at least the upper surface of the second interlayer insulating film 16 is exposed. Thereby, the first electrode 14 having a contact structure is formed by the first electrode material film 14 filled in the contact hole 30.

すなわち、上記の方法に基づいて形成される本発明素子は、一方の電極(第1電極14と抵抗材料膜15c)と可変抵抗体51とが第1接続領域14xにおいて電気的に接続される。一方、他方の電極(抵抗材料膜15d)と可変抵抗体51とが第2接続領域17xにおいて電気的に接続される。そして、これらの第1接続領域14xと第2接続領域17xとは、可変抵抗体51内の酸素濃度の勾配方向d1に直交する第1方向d2に離間して形成される。従って、図12に示される構成例においても、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。   That is, in the element of the present invention formed based on the above method, one electrode (the first electrode 14 and the resistive material film 15c) and the variable resistor 51 are electrically connected in the first connection region 14x. On the other hand, the other electrode (resistance material film 15d) and the variable resistor 51 are electrically connected in the second connection region 17x. The first connection region 14x and the second connection region 17x are formed apart from each other in a first direction d2 orthogonal to the oxygen concentration gradient direction d1 in the variable resistor 51. Accordingly, also in the configuration example shown in FIG. 12, by applying a voltage between the first electrode 14 and the second electrode 17, it flows from one electrode toward the other electrode through the variable resistor 51. As a path of the current I, a region having a relatively high conductivity in the variable resistor 51 can be used, so that it is not necessary to perform a forming process. Since the variable resistor 51 exhibits a constant oxygen concentration distribution, it exhibits the same switching characteristics as in FIG. 3 and functions as a variable resistance element.

なお、図12の構成例の場合、1箇所の抵抗材料膜15dに対し、可変抵抗体51を介して電気的に接続される抵抗材料膜15cが2箇所に形成される。このため、図13に示されるように、それぞれの抵抗材料膜15cに対して電気的に接続するように第1電極14を形成することで、異なる2つの電極間に可変抵抗体が狭持されてなる可変抵抗素子を2つ形成することができる(可変抵抗体51a、51b)。これにより、1つの構成単位で2ビットの記憶が可能となり、素子サイズの増加を抑制しながら記憶容量の増大化を図ることができる。   In the case of the configuration example of FIG. 12, the resistive material film 15 c that is electrically connected via the variable resistor 51 is formed at two locations with respect to the resistive material film 15 d at one location. For this reason, as shown in FIG. 13, by forming the first electrode 14 so as to be electrically connected to each resistive material film 15c, the variable resistor is sandwiched between two different electrodes. Can be formed (variable resistors 51a and 51b). Accordingly, 2 bits can be stored in one structural unit, and the storage capacity can be increased while suppressing an increase in element size.

[第4実施形態]
本発明方法の第4実施形態(以下、適宜「本実施形態」と記載)について、図14〜図16の各図を参照して説明を行う。図14は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図14(a)〜図14(m)に分けて図示している。また、図15は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ#50〜#62は図15に示されるフローチャートの各ステップを表すものとする。また、第1実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
[Fourth Embodiment]
A fourth embodiment of the method of the present invention (hereinafter referred to as “this embodiment” as appropriate) will be described with reference to FIGS. FIG. 14 schematically shows a schematic cross-sectional view in each step when manufacturing a semiconductor device in the present embodiment, and is divided into FIG. 14A to FIG. 14M for each step. Show. FIG. 15 is a flowchart of the manufacturing process of the present embodiment, and each step # 50 to # 62 in the following sentence represents each step of the flowchart shown in FIG. Moreover, about the step by the process similar to each step of 1st Embodiment, that effect is described and detailed description is omitted.

まず、ステップ#11〜#14と同様の処理により、半導体基板11上にメタル配線12、第1層間絶縁膜13、第1電極14を形成する(図14(a)〜(d)、ステップ#50〜#53)。   First, the metal wiring 12, the first interlayer insulating film 13, and the first electrode 14 are formed on the semiconductor substrate 11 by the same processing as steps # 11 to # 14 (FIGS. 14A to 14D, step #). 50- # 53).

次に、図14(e)に示されるように、Pt等の導電膜18をスパッタ法にて例えば60nmの厚みで全面に堆積する(ステップ#54)。   Next, as shown in FIG. 14E, a conductive film 18 such as Pt is deposited on the entire surface with a thickness of 60 nm, for example, by sputtering (step # 54).

次に、図14(f)に示されるように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって導電膜18をパターニングする(ステップ#55)。本ステップにより、導電膜18の形成領域が、他の領域よりも上面位置が高くなり、段差が形成される。   Next, as shown in FIG. 14F, the conductive film 18 is patterned by a known etching technique using a resist formed by a known photolithography technique as a mask (step # 55). By this step, the formation region of the conductive film 18 has a top surface higher than the other regions, and a step is formed.

次に、図14(g)に示されるように、TiN等の抵抗材料膜15をスパッタ法にて例えば30nmの厚みで全面に堆積する(ステップ#56)。本ステップにより、導電膜18の外側面にも抵抗材料膜15が堆積される。   Next, as shown in FIG. 14G, a resistive material film 15 such as TiN is deposited on the entire surface by sputtering, for example, to a thickness of 30 nm (step # 56). By this step, the resistive material film 15 is also deposited on the outer surface of the conductive film 18.

次に、ステップ#16と同様、図14(h)に示されるように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15をパターニングする(ステップ#57)。   Next, as in step # 16, as shown in FIG. 14H, the resistance material film 15 is patterned by a known etching technique using a resist formed by a known photolithography technique as a mask (step # 57). .

次に、ステップ#17と同様、図14(i)に示されるように、抵抗材料膜15を酸化させて可変抵抗体51を形成する(ステップ#58)。このとき、抵抗材料膜15に対し、堆積膜厚分だけ酸化を進行させ、抵抗材料膜15の全体を可変抵抗体51に変化させる。なお、本ステップにより第1層間絶縁膜13の上層に堆積されていた抵抗材料膜15(領域J)に対しては、下向き方向d1に酸化が進行する。このため、かかる領域に形成される可変抵抗体51も、酸化方向と同方向(方向d1)に酸素濃度の勾配を有する。   Next, as in step # 17, as shown in FIG. 14I, the resistance material film 15 is oxidized to form the variable resistor 51 (step # 58). At this time, the resistance material film 15 is oxidized by the deposited film thickness, and the entire resistance material film 15 is changed to the variable resistor 51. Note that oxidation proceeds in the downward direction d1 for the resistive material film 15 (region J) deposited on the upper layer of the first interlayer insulating film 13 by this step. For this reason, the variable resistor 51 formed in such a region also has an oxygen concentration gradient in the same direction as the oxidation direction (direction d1).

次に、ステップ#18と同様、図14(j)に示されるように、第2層間絶縁膜16を形成する(ステップ#59)。   Next, as in step # 18, as shown in FIG. 14J, the second interlayer insulating film 16 is formed (step # 59).

次に、ステップ#19と同様、図14(k)に示されるように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、第2層間絶縁膜16を開口し、コンタクトホール30を形成する(ステップ#60)。このとき、第2実施形態のステップ#34と同様、可変抵抗体51についてもエッチング処理を行い、導電膜18の上面が露出するまでエッチングを行ってコンタクトホール30を形成する。   Next, as in step # 19, as shown in FIG. 14K, the second interlayer insulating film 16 is opened and a contact hole 30 is formed using a resist formed by a known photolithography technique as a mask (see FIG. 14K). Step # 60). At this time, similarly to Step # 34 of the second embodiment, the variable resistor 51 is also etched and etched until the upper surface of the conductive film 18 is exposed to form the contact hole 30.

次に、ステップ#20と同様、図14(l)に示されるように、第2電極材料膜17を全面に堆積してコンタクトホール30を全て前記第2電極材料膜17で充填する(ステップ#61)。   Next, as in step # 20, as shown in FIG. 14L, the second electrode material film 17 is deposited on the entire surface, and the contact holes 30 are all filled with the second electrode material film 17 (step #). 61).

次に、ステップ#21と同様、図14(m)に示されるように、第2層間絶縁膜16の上面を少なくとも露出させるまで第2電極材料膜17を平坦化する(ステップ#62)。これにより、コンタクトホール30内に充填された第2電極材料膜17によって、コンタクト構造の第2電極17が形成される。   Next, as in step # 21, as shown in FIG. 14M, the second electrode material film 17 is flattened until at least the upper surface of the second interlayer insulating film 16 is exposed (step # 62). Thereby, the second electrode 17 having a contact structure is formed by the second electrode material film 17 filled in the contact hole 30.

上記ステップ#50〜#62を経て形成される本発明素子は、第1電極14と可変抵抗体51が第1接続領域14xにおいて電気的に接続される。また、第2電極17と可変抵抗体51とは、導電膜18を介して第2接続領域17xにおいて電気的に接続される。   In the element of the present invention formed through the above steps # 50 to # 62, the first electrode 14 and the variable resistor 51 are electrically connected in the first connection region 14x. The second electrode 17 and the variable resistor 51 are electrically connected to each other in the second connection region 17x through the conductive film 18.

すなわち、図14(m)に示されるように、一方の電極(第1電極14)と可変抵抗体51とが電気的に接続する第1接続領域14xと、他方の電極(第2電極17及び導電膜18)と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度の勾配方向d1(紙面上下向き)に垂直な第1方向d2(紙面上横方向)に離間して形成される。従って、第1実施形態と同様、本実施形態における可変抵抗素子においても、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。   That is, as shown in FIG. 14 (m), the first connection region 14x in which one electrode (first electrode 14) and the variable resistor 51 are electrically connected, and the other electrode (second electrode 17 and The second connection region 17x in which the conductive film 18) and the variable resistor 51 are electrically connected to each other is in a first direction d2 (paper surface) perpendicular to the oxygen concentration gradient direction d1 (up and down on the paper surface) in the variable resistor 51. It is formed apart in the horizontal direction. Therefore, similarly to the first embodiment, also in the variable resistance element in the present embodiment, a voltage is applied between the first electrode 14 and the second electrode 17 so that one electrode can pass through the variable resistor 51. As a path of the current I flowing toward the other electrode, a relatively highly conductive region in the variable resistor 51 can be used, so that it is not necessary to perform a forming process. Since the variable resistor 51 exhibits a constant oxygen concentration distribution, it exhibits the same switching characteristics as in FIG. 3 and functions as a variable resistance element.

図16は、本実施形態における本発明素子の別の構成例である。図16は、図14(m)と比較して、第1層間絶縁膜13の上層の一部領域に第3層間絶縁膜61を形成し、その上層に導電膜18及び第2電極17を形成した構成である。なお、図14の構成と比べて第3層間絶縁膜61の堆積工程、並びにエッチング工程が新たに追加するのみで実現可能であるため、工程の説明は省略する。   FIG. 16 shows another configuration example of the element of the present invention in this embodiment. 16, compared with FIG. 14 (m), the third interlayer insulating film 61 is formed in a partial region of the upper layer of the first interlayer insulating film 13, and the conductive film 18 and the second electrode 17 are formed thereon. This is the configuration. Compared to the configuration of FIG. 14, the third interlayer insulating film 61 deposition process and the etching process can be realized only by adding a new process, and the description of the process is omitted.

図16に示される構成例の場合においても、図14(m)の場合と同様、一方の電極(第1電極14)と可変抵抗体51とが電気的に接続する第1接続領域14xと、他方の電極(第2電極17及び導電膜18)と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度の勾配方向d1(紙面上下向き)に垂直な第1方向d2(紙面上横方向)に離間して形成されるため、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができ、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。   Also in the case of the configuration example shown in FIG. 16, as in the case of FIG. 14 (m), the first connection region 14 x in which one electrode (first electrode 14) and the variable resistor 51 are electrically connected, The other electrode (the second electrode 17 and the conductive film 18) and the second connection region 17x in which the variable resistor 51 is electrically connected are in the gradient direction d1 of oxygen concentration in the variable resistor 51 (upward and downward in the drawing). Since the first electrode 14 and the second electrode 17 are applied with a voltage between the first electrode 14 and the second electrode 17, they are separated from each other in the variable resistor 51. As a path of the current I flowing toward the other electrode via the, a region having a relatively high conductivity in the variable resistor 51 can be used, and there is no need to perform a forming process. Since the variable resistor 51 exhibits a constant oxygen concentration distribution, it exhibits the same switching characteristics as in FIG. 3 and functions as a variable resistance element.

[第5実施形態]
本発明方法の第5実施形態(以下、適宜「本実施形態」と記載)について、図17〜図19の各図を参照して説明を行う。図17は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図17(a)〜図17(j)に分けて図示している。また、図18は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ#65〜#74は図18に示されるフローチャートの各ステップを表すものとする。また、上記各実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
[Fifth Embodiment]
A fifth embodiment of the method of the present invention (hereinafter referred to as “this embodiment” as appropriate) will be described with reference to FIGS. FIG. 17 schematically shows a schematic cross-sectional view in each process when manufacturing a semiconductor device in the present embodiment, and is divided into FIGS. 17A to 17J for each process. Show. FIG. 18 is a flowchart of the manufacturing process of the present embodiment, and each step # 65 to # 74 in the following sentence represents each step of the flowchart shown in FIG. Moreover, about the step by the process similar to each step of said each embodiment, that is described and detailed description is omitted.

まず、図17(a)〜(d)に示すように、第3実施形態のステップ#40〜#43と同様に、トランジスタ回路等(図示せず)及びメタル配線12c、12dを適宜形成した半導体基板11上に、第1層間絶縁膜13、第1電極14c、第2電極14dを形成する(ステップ#65〜#68)。   First, as shown in FIGS. 17A to 17D, similarly to steps # 40 to # 43 of the third embodiment, a semiconductor in which transistor circuits and the like (not shown) and metal wirings 12c and 12d are appropriately formed. A first interlayer insulating film 13, a first electrode 14c, and a second electrode 14d are formed on the substrate 11 (steps # 65 to # 68).

次に、図17(e)に示すように、第4実施形態のステップ#54と同様、Pt等の導電膜18を全面に堆積する(ステップ#69)。   Next, as shown in FIG. 17E, a conductive film 18 such as Pt is deposited on the entire surface as in Step # 54 of the fourth embodiment (Step # 69).

次に、図17(f)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって導電膜18をパターニングし、導電膜18c、18dを形成する(ステップ#70)。   Next, as shown in FIG. 17F, the conductive film 18 is patterned by a known etching technique using a resist formed by a known photolithography technique as a mask to form conductive films 18c and 18d (step # 70). ).

次に、図17(g)に示すように、第4実施形態のステップ#56と同様、TiN等の抵抗材料膜15をスパッタ法にて例えば30nmの厚みで全面に堆積する(ステップ#71)。本ステップにより、導電膜18c、18dの各外側面にも抵抗材料膜15が堆積される。   Next, as shown in FIG. 17G, as in step # 56 of the fourth embodiment, a resistive material film 15 such as TiN is deposited on the entire surface by sputtering, for example, to a thickness of 30 nm (step # 71). . By this step, the resistive material film 15 is also deposited on the outer surfaces of the conductive films 18c and 18d.

次に、図17(h)に示すように、第4実施形態のステップ#57と同様、抵抗材料膜15をパターニングする(ステップ#72)   Next, as shown in FIG. 17H, the resistive material film 15 is patterned similarly to Step # 57 of the fourth embodiment (Step # 72).

次に、図17(i)に示すように、第4実施形態のステップ#58と同様、抵抗材料膜15を酸化させて可変抵抗体51を形成する(ステップ#73)。本ステップにおいても、第4実施形態と同様、抵抗材料膜15に対し、堆積膜厚分だけ酸化を進行させ、抵抗材料膜15の全体を可変抵抗体51に変化させる。なお、本ステップにより第1層間絶縁膜13の上層に堆積されていた抵抗材料膜15(領域J)に対しては、下向き方向d1に酸化が進行する。このため、かかる領域に形成される可変抵抗体51も、酸化方向と同方向(方向d1)に酸素濃度の勾配を有する。   Next, as shown in FIG. 17I, the variable material 51 is formed by oxidizing the resistive material film 15 in the same manner as in Step # 58 of the fourth embodiment (Step # 73). Also in this step, as in the fourth embodiment, the resistance material film 15 is oxidized by the deposited film thickness, and the entire resistance material film 15 is changed to the variable resistor 51. Note that oxidation proceeds in the downward direction d1 for the resistive material film 15 (region J) deposited on the upper layer of the first interlayer insulating film 13 by this step. For this reason, the variable resistor 51 formed in such a region also has an oxygen concentration gradient in the same direction as the oxidation direction (direction d1).

次に、図17(j)に示すように、第4実施形態のステップ#59と同様、第2層間絶縁膜16を形成する(ステップ#74)。   Next, as shown in FIG. 17J, the second interlayer insulating film 16 is formed (step # 74) as in step # 59 of the fourth embodiment.

上記ステップ#65〜#74を経て形成される本発明素子は、図17(j)に示されるように、第1電極14と可変抵抗体51が、導電膜18cを介して第1接続領域14xにおいて電気的に接続される。また、第2電極17と可変抵抗体51とが、導電膜18dを介して第2接続領域17xにおいて電気的に接続される。   As shown in FIG. 17J, the element of the present invention formed through the above steps # 65 to # 74 has the first electrode 14 and the variable resistor 51 connected to the first connection region 14x via the conductive film 18c. Are electrically connected. The second electrode 17 and the variable resistor 51 are electrically connected in the second connection region 17x via the conductive film 18d.

すなわち、図17(j)に示されるように、一方の電極(第1電極14及び導電膜18c)と可変抵抗体51とが電気的に接続する第1接続領域14xと、他方の電極(第2電極17及び導電膜18d)と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度の勾配方向d1(紙面上下向き)に垂直な第1方向d2(紙面上横方向)に離間して形成される。従って、第1実施形態と同様、本実施形態における可変抵抗素子においても、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。   That is, as shown in FIG. 17J, the first connection region 14x in which one electrode (the first electrode 14 and the conductive film 18c) and the variable resistor 51 are electrically connected, and the other electrode (the first electrode) The second connection region 17x in which the two electrodes 17 and the conductive film 18d) and the variable resistor 51 are electrically connected to each other is perpendicular to the gradient direction d1 of oxygen concentration in the variable resistor 51 (upward and downward in the drawing). They are spaced apart in the direction d2 (the horizontal direction on the paper). Therefore, similarly to the first embodiment, also in the variable resistance element in the present embodiment, a voltage is applied between the first electrode 14 and the second electrode 17 so that one electrode can pass through the variable resistor 51. As a path of the current I flowing toward the other electrode, a relatively highly conductive region in the variable resistor 51 can be used, so that it is not necessary to perform a forming process. Since the variable resistor 51 exhibits a constant oxygen concentration distribution, it exhibits the same switching characteristics as in FIG. 3 and functions as a variable resistance element.

図19は、本実施形態における本発明素子の別の構成例である。図19に示される構成は、図17の場合と比較して、可変抵抗体に電気的に接続される2つの電極が、それぞれ異なる層に形成される点が異なる。以下、簡単に製造工程につき説明する。   FIG. 19 shows another configuration example of the element of the present invention in this embodiment. The configuration shown in FIG. 19 is different from the case of FIG. 17 in that two electrodes electrically connected to the variable resistor are formed in different layers. The manufacturing process will be briefly described below.

まず、図19(a)に示されるように、トランジスタ回路等(図示せず)を適宜形成した半導体基板11上にPt等の金属膜を堆積した後、パターニングして導電膜18aを形成する。   First, as shown in FIG. 19A, after depositing a metal film such as Pt on the semiconductor substrate 11 on which a transistor circuit or the like (not shown) is appropriately formed, a conductive film 18a is formed by patterning.

次に、図19(b)に示されるように、第1層間絶縁膜13を400nm程度の厚みで全面に堆積した後、Pt等の金属膜を堆積し、この金属膜をパターニングして導電膜18b、18cを形成する。このとき、導電膜18b及び18cは、水平方向に離間するとともに、両金属膜に狭持された領域の下方に導電膜18aが位置するように形成する。   Next, as shown in FIG. 19B, after depositing a first interlayer insulating film 13 with a thickness of about 400 nm on the entire surface, a metal film such as Pt is deposited, and this metal film is patterned to form a conductive film. 18b and 18c are formed. At this time, the conductive films 18b and 18c are formed so as to be spaced apart in the horizontal direction and the conductive film 18a positioned below the region sandwiched between the two metal films.

次に、図19(c)に示されるように、導電膜18aの上面が露出するまで第1層間絶縁膜13を開口し、コンタクトホール20を形成する。   Next, as shown in FIG. 19C, the first interlayer insulating film 13 is opened until the upper surface of the conductive film 18a is exposed, and a contact hole 20 is formed.

次に、図19(d)に示されるように、全面にTiN等の抵抗材料膜15を、コンタクトホール20内を完全には充填しないようにスパッタ法にて堆積する。   Next, as shown in FIG. 19D, a resistive material film 15 such as TiN is deposited on the entire surface by sputtering so as not to completely fill the contact hole 20.

次に、図19(e)に示されるように、抵抗材料膜15をパターニングした後、例えば、酸素を含む250〜450℃の雰囲気下で熱酸化することにより、抵抗材料膜15を膜厚相当分酸化させて、可変抵抗体51を形成する。   Next, as shown in FIG. 19E, after the resistance material film 15 is patterned, the resistance material film 15 is subjected to thermal oxidation in an atmosphere containing oxygen at 250 to 450 ° C. The variable resistor 51 is formed by partial oxidation.

なお、コンタクトホール20内側壁部分(領域J)においては、コンタクトホール20の中心軸から外側に向かって酸化が進行する。このため、かかる領域に形成される可変抵抗体51は、酸化方向と同方向(方向d1)に酸素濃度の勾配を有する。   In the inner wall portion (region J) of the contact hole 20, oxidation proceeds from the central axis of the contact hole 20 toward the outside. For this reason, the variable resistor 51 formed in such a region has an oxygen concentration gradient in the same direction (direction d1) as the oxidation direction.

次に、図19(f)に示されるように、全面に第2層間絶縁膜16を堆積した後、導電膜18bの上方位置において、導電膜18bが露出するまで第2層間絶縁膜16及び可変抵抗体51をエッチングし、コンタクトホール30を形成する。   Next, as shown in FIG. 19F, after the second interlayer insulating film 16 is deposited on the entire surface, the second interlayer insulating film 16 and the variable thickness are exposed until the conductive film 18b is exposed at a position above the conductive film 18b. The resistor 51 is etched to form the contact hole 30.

次に、図19(g)に示されるように、全面にW等の電極材料膜を成膜した後、平坦化処理を施し、コンタクト構造の第2電極17を形成する。   Next, as shown in FIG. 19G, after an electrode material film such as W is formed on the entire surface, a planarization process is performed to form a second electrode 17 having a contact structure.

すなわち、上記の方法に基づいて形成される本発明素子は、一方の電極(導電膜18a)と可変抵抗体51とが第1接続領域14xにおいて電気的に接続される。一方、他方の電極(第2電極17と導電膜18b)と可変抵抗体51とが第2接続領域17xにおいて電気的に接続される。そして、これらの第1接続領域14xと第2接続領域17xとは、可変抵抗体51内の酸素濃度の勾配方向d1に垂直な方向d2に離間して形成される。従って、図19に示される構成例においても、一方の電極と他方の電極の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。   That is, in the element of the present invention formed based on the above method, one electrode (conductive film 18a) and the variable resistor 51 are electrically connected in the first connection region 14x. On the other hand, the other electrode (the second electrode 17 and the conductive film 18b) and the variable resistor 51 are electrically connected in the second connection region 17x. The first connection region 14x and the second connection region 17x are formed apart from each other in a direction d2 perpendicular to the gradient direction d1 of the oxygen concentration in the variable resistor 51. Accordingly, also in the configuration example shown in FIG. 19, by applying a voltage between one electrode and the other electrode, the current I flowing from the one electrode toward the other electrode through the variable resistor 51. Since a region having a relatively high conductivity in the variable resistor 51 can be used as the path of the variable resistor 51, there is no need to perform a forming process. Since the variable resistor 51 exhibits a constant oxygen concentration distribution, it exhibits the same switching characteristics as in FIG. 3 and functions as a variable resistance element.

なお、図19の構成例の場合、図12の構成例の場合と同様、1箇所の導電膜18aに対し、可変抵抗体51を介して電気的に接続される金属膜が2箇所に形成される(18b、18c)。このため、図20に示されるように、それぞれの金属膜(18b、18c)に対して電気的に接続するように第2電極17を形成することで、異なる2つの電極間に可変抵抗体が狭持されてなる可変抵抗素子を2つ形成することができる(可変抵抗体51a、51b)。これにより、1つの構成単位で2ビットの記憶が可能となり、素子サイズの増加を抑制しながら記憶容量の増大化を図ることができる。   In the case of the configuration example of FIG. 19, as in the case of the configuration example of FIG. 12, two metal films that are electrically connected via the variable resistor 51 are formed on one conductive film 18 a. (18b, 18c). For this reason, as shown in FIG. 20, by forming the second electrode 17 so as to be electrically connected to the respective metal films (18b, 18c), a variable resistor is formed between two different electrodes. Two variable resistance elements sandwiched between the two can be formed (variable resistors 51a and 51b). Accordingly, 2 bits can be stored in one structural unit, and the storage capacity can be increased while suppressing an increase in element size.

[第6実施形態]
本発明素子及び本発明方法の第6実施形態(以下、適宜「本実施形態」と記載)について、図21〜図26の各図を参照して説明を行う。なお、本実施形態は、上記各実施形態と比較して抵抗材料膜として利用する材料が異なる構成である。以下では、上記各実施形態と同一の構成要素並びに工程については説明を簡略化する。
[Sixth Embodiment]
A sixth embodiment (hereinafter referred to as “this embodiment” where appropriate) of the element of the present invention and the method of the present invention will be described with reference to FIGS. In addition, this embodiment is a structure from which the material utilized as a resistance material film differs compared with said each embodiment. Below, description is simplified about the component and process which are the same as said each embodiment.

具体的には、上述の各実施形態で抵抗材料膜として用いたTiN膜に代えて、Co膜を利用する点が異なる。例えば、第1実施形態と同様の工程によって製造するに際しては、まず、第1実施形態におけるステップ#11〜#14と同様の工程により、半導体基板11上にメタル配線12、第1層間絶縁膜13、第1電極14を形成した後、ステップ#15に代えて、抵抗材料膜としてCo膜を堆積する。その後、ステップ#16〜#17により、Coで形成された抵抗材料膜15(Co膜15)をパターニングし、その後抵抗材料膜15を酸化させて、可変抵抗体51を形成する。このとき、Co膜15の露出されている表面から内側方向に、特に紙面上において上面側から下向きに熱酸化が進行し、一例として酸化コバルト膜が形成される。そして、第1実施形態の場合と同様、ステップ#17の酸化処理によって領域C内の可変抵抗体51は、方向d1に酸素濃度の勾配を有した状態で形成される。   Specifically, a difference is that a Co film is used instead of the TiN film used as the resistance material film in each of the above-described embodiments. For example, when manufacturing by the same process as in the first embodiment, first, the metal wiring 12 and the first interlayer insulating film 13 are formed on the semiconductor substrate 11 by the same process as steps # 11 to # 14 in the first embodiment. After the first electrode 14 is formed, a Co film is deposited as a resistive material film instead of Step # 15. Thereafter, in steps # 16 to # 17, the resistance material film 15 (Co film 15) made of Co is patterned, and then the resistance material film 15 is oxidized to form the variable resistor 51. At this time, thermal oxidation proceeds inward from the exposed surface of the Co film 15, particularly downward from the upper surface side on the paper surface, and as an example, a cobalt oxide film is formed. As in the case of the first embodiment, the variable resistor 51 in the region C is formed in a state having an oxygen concentration gradient in the direction d1 by the oxidation treatment in step # 17.

その後は、第1実施形態のステップ#18〜#21と同様の工程を経て、コンタクトホール30を形成し、コンタクトホール31に第2電極材料膜17を充填する。これにより、本発明素子1が製造される。なお、このようにして製造された本発明素子1は、第1実施形態と同様、第1電極14と第2電極17とが水平方向に離間した状態で形成されるとともに、第1電極14と可変抵抗体51が第1接続領域14xにおいて電気的に接続される構成である。   Thereafter, the contact hole 30 is formed through the same processes as steps # 18 to # 21 of the first embodiment, and the contact hole 31 is filled with the second electrode material film 17. Thereby, the element 1 of the present invention is manufactured. The element 1 of the present invention thus manufactured is formed in a state where the first electrode 14 and the second electrode 17 are spaced apart from each other in the horizontal direction, as in the first embodiment. The variable resistor 51 is electrically connected in the first connection region 14x.

図21は、上記方法により、抵抗材料膜としてCo膜を用いて製造された本発明素子1のスイッチング特性を示すグラフであり、図3(b)のグラフと同様、可変抵抗体15の膜厚を30nmとして製造された本発明素子1の特性を示している。なお、このスイッチング特性の取得方法並びにグラフ上における表示方法は、図3(b)の場合と同一である。すなわち、第1電極14と第2電極17の間において、第1パルス電圧(電圧−2.0〔V〕、パルス幅35〔nsec〕。図面上では「−2.0V」と表記)と第2パルス電圧(電圧+4.0〔V〕、パルス幅35〔nsec〕。図面上では「+4.0V」と表記)を交互に印加し、各電圧印加後に測定される抵抗値(読み出し抵抗値)の測定結果の範囲をグラフ上に表示したものである。尚、読み出し処理は、0.5〔V〕の電圧を印加して測定された抵抗値を表記している。   FIG. 21 is a graph showing the switching characteristics of the element 1 of the present invention manufactured by using the Co film as the resistance material film by the above method, and the film thickness of the variable resistor 15 is the same as the graph of FIG. The characteristics of the element 1 of the present invention manufactured with a thickness of 30 nm are shown. The switching characteristic acquisition method and the graph display method are the same as those in FIG. That is, between the first electrode 14 and the second electrode 17, the first pulse voltage (voltage −2.0 [V], pulse width 35 [nsec]. Indicated on the drawing as “−2.0 V”) and the first pulse voltage. Two pulse voltages (voltage +4.0 [V], pulse width 35 [nsec], expressed as “+4.0 V” in the drawing) are alternately applied, and the resistance value (readout resistance value) measured after each voltage application. The measurement result range is displayed on a graph. In the reading process, a resistance value measured by applying a voltage of 0.5 [V] is shown.

図21によれば、図3の場合と同様、電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移する現象、すなわちスイッチング現象が見られる。そして、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、図3と同様のスイッチング現象を生じさせることができることが分かる。   According to FIG. 21, as in FIG. 3, a phenomenon in which the resistance value transitions between a high resistance and a low resistance under a voltage condition, that is, a switching phenomenon is observed. And it turns out that the same switching phenomenon as FIG. 3 can be produced, without passing through the forming process which applies a high voltage previously with respect to an initial state, and forms a current pathway in an insulator.

図22は、上記方法により、抵抗材料膜としてCo膜を用いて製造された可変抵抗体膜51を、図4の場合と同様にEDXで原子%プロファイル分析した結果を示したものである。なお、測定対象としては、可変抵抗体51の膜厚が10nmの酸化コバルトを用いた。また、EDXによる分析対象原子についても、図4の場合と同様の理由により、O、Si及び抵抗材料膜材料(すなわちCo)として測定を行った。さらに、図22は、図4と同様、第2層間絶縁膜16から可変抵抗体51及び第1層間絶縁膜13に向かう方向を走査方向d1とし、第2層間絶縁膜16側からこの走査方向d1の変分を横軸、各原子の含有%を縦軸としてグラフ化したものである。そして(1)がO、(2)がSi、(3)がCoの各含有%をそれぞれ示している。   FIG. 22 shows the result of atomic% profile analysis by EDX on the variable resistor film 51 manufactured using the Co film as the resistive material film by the above method, as in FIG. In addition, as a measuring object, the cobalt oxide whose film thickness of the variable resistor 51 is 10 nm was used. In addition, the atoms to be analyzed by EDX were also measured as O, Si, and a resistive material film material (ie, Co) for the same reason as in FIG. Further, in FIG. 22, as in FIG. 4, the direction from the second interlayer insulating film 16 toward the variable resistor 51 and the first interlayer insulating film 13 is the scanning direction d1, and the scanning direction d1 from the second interlayer insulating film 16 side. Are plotted on the horizontal axis, and the content percentage of each atom is plotted on the vertical axis. (1) is O, (2) is Si, and (3) is Co.

図22によれば、可変抵抗体膜51内において、(1)のOは走査方向d1に進むに連れ含有%が低下しており、一方、(3)のCoは含有%が増加している。このことから、可変抵抗体膜(酸化コバルト膜)51内では、酸素は走査方向d1と同方向に濃度勾配を有し、一方、Coは、d1とは逆方向に濃度勾配を有することが分かる。つまり、可変抵抗体膜51において、第2層間絶縁膜16側、すなわち酸化コバルト膜51の上部領域では酸素が最も多く存在し、第1層間絶縁膜13側、すなわち酸化コバルト膜51の下部領域では酸素が比較的少なく、一方で、金属であるCoが多く存在していることを示している。つまり、酸素濃度の高い上部領域ではCo濃度が低いため高抵抗状態である一方、酸素濃度の低い下部領域では一部酸化されているとしてもCo濃度が比較的高く絶縁体になるほどには高抵抗化していないと考えられる。   According to FIG. 22, in the variable resistor film 51, the content percentage of O in (1) decreases as it advances in the scanning direction d1, while the content percentage of Co in (3) increases. . From this, it can be seen that in the variable resistor film (cobalt oxide film) 51, oxygen has a concentration gradient in the same direction as the scanning direction d1, while Co has a concentration gradient in the direction opposite to d1. . That is, in the variable resistor film 51, oxygen is most present in the second interlayer insulating film 16 side, that is, in the upper region of the cobalt oxide film 51, and in the first interlayer insulating film 13 side, that is, in the lower region of the cobalt oxide film 51. This shows that oxygen is relatively small, while a large amount of Co, which is a metal, is present. In other words, the upper region with a high oxygen concentration is in a high resistance state because the Co concentration is low, while the lower region with a low oxygen concentration has a high resistance so that the Co concentration becomes relatively high even if it is partially oxidized. It is thought that it has not become.

従って、抵抗材料膜としてCoを用いた場合においても、TiNの場合と同様、可変抵抗体51は、上部領域(図5内の領域51a)では抵抗値が比較的高く、下部領域(図5内の領域51b)では抵抗値が比較的低いことが分かる。よって、可変抵抗体51に対して電圧を印加するに際し、酸素濃度勾配の有する方向d1に直交する第1方向、つまり、図5内の第1方向d2に離間した2点(2領域)間に電圧を印加した場合、電流Iは可変抵抗体51内の比較的低抵抗の下部領域51b付近を流れることができる。第1実施形態において上述したように、この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しないため、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体51は、図22に示すように一定の酸素濃度分布を示すため、図21に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。   Therefore, even when Co is used as the resistance material film, the variable resistor 51 has a relatively high resistance value in the upper region (region 51a in FIG. 5) and the lower region (in FIG. 5) as in the case of TiN. It can be seen that the resistance value is relatively low in the region 51b). Therefore, when a voltage is applied to the variable resistor 51, the first direction orthogonal to the direction d1 having the oxygen concentration gradient, that is, between two points (two regions) separated in the first direction d2 in FIG. When a voltage is applied, the current I can flow in the vicinity of the lower region 51 b having a relatively low resistance in the variable resistor 51. As described above in the first embodiment, since there is no region having a high resistance value, that is, an insulator region in this current path, it is not necessary to perform a forming process for forming a current path in the insulator in advance. On the other hand, since the variable resistor 51 shows a constant oxygen concentration distribution as shown in FIG. 22, it does not function easily as a perfect conductor because it easily exhibits switching characteristics by voltage application as shown in FIG. It functions as a variable resistance element that changes the value.

従って、本実施形態においても、第1実施形態と同様、可変抵抗体51に対して電圧を印加するための2つの電極(第1電極14、第2電極17)を有しており、この第1電極14と可変抵抗体51とが電気的に接続する第1接続領域14xと、第2電極17と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度勾配の有する方向d1に垂直な第1方向d2に離間して形成される構成である(図1(k)、図5参照)。従って、これら両電極間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域51bを利用することができるため、あらかじめフォーミングプロセスを行う必要がない。すなわち、抵抗材料膜としてCo膜を用いた場合も、TiN膜の場合と同様の効果を得ることができる。   Accordingly, the present embodiment also has two electrodes (first electrode 14 and second electrode 17) for applying a voltage to the variable resistor 51, as in the first embodiment. The first connection region 14x in which the first electrode 14 and the variable resistor 51 are electrically connected and the second connection region 17x in which the second electrode 17 and the variable resistor 51 are electrically connected include the variable resistor 51. It is the structure formed apart in the 1st direction d2 perpendicular | vertical to the direction d1 which an inside oxygen concentration gradient has (refer FIG.1 (k) and FIG. 5). Therefore, by applying a voltage between these two electrodes, a path of current I flowing from one electrode through the variable resistor 51 to the other electrode is used as a relatively conductive material in the variable resistor 51. Since the high area 51b can be used, it is not necessary to perform a forming process in advance. That is, even when the Co film is used as the resistance material film, the same effect as that of the TiN film can be obtained.

従って、第2〜第5実施形態に記載した方法で本発明素子を製造する場合において、抵抗材料膜としてTiNに代えてCoを利用した場合においても、フォーミングプロセスを行うことなく、スイッチング特性を示すことができるという上記第2〜第5実施形態の場合と同様の効果を得ることができる。   Therefore, in the case where the element of the present invention is manufactured by the method described in the second to fifth embodiments, even when Co is used instead of TiN as the resistance material film, the switching characteristic is exhibited without performing the forming process. The same effect as in the case of the second to fifth embodiments can be obtained.

また、本実施形態では、抵抗材料膜としてCo膜を利用した場合を説明したが、Ta膜やNi膜を利用しても同様の効果を奏することができる。   In this embodiment, the case where the Co film is used as the resistance material film has been described. However, the same effect can be obtained even when the Ta film or the Ni film is used.

図23は、ステップ#15においてTa膜を堆積する以外は、上記実施形態と同様の方法で製造された本発明素子1のスイッチング特性を示すグラフであり、図3、図21のグラフと同様、可変抵抗体15の膜厚を30nmとして製造された本発明素子1の特性を示している。なお、このスイッチング特性の取得方法並びにグラフ上における表示方法についても、図3(b)及び図21の場合と同一である。   FIG. 23 is a graph showing the switching characteristics of the element 1 of the present invention manufactured by the same method as that of the above embodiment except that the Ta film is deposited in Step # 15. As in the graphs of FIGS. The characteristics of the element 1 of the present invention manufactured with the variable resistor 15 having a thickness of 30 nm are shown. The switching characteristic acquisition method and the display method on the graph are also the same as those shown in FIGS.

図23によれば、図3、図21の場合と同様、電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移するスイッチング現象が見られる。そして、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、図3と同様のスイッチング現象を生じさせることができることが分かる。   According to FIG. 23, similar to the case of FIG. 3 and FIG. 21, a switching phenomenon is observed in which the resistance value changes between a high resistance and a low resistance under a voltage condition. And it turns out that the same switching phenomenon as FIG. 3 can be produced, without passing through the forming process which applies a high voltage previously with respect to an initial state, and forms a current pathway in an insulator.

また、図24は、抵抗材料膜としてTa膜を用いて製造された可変抵抗体膜51を、図4、図22の場合と同様にEDXで原子%プロファイル分析した結果を示したものであり、測定対象としては、可変抵抗体51の膜厚が10nmの酸化タンタルを用いた。なお、図24のグラフを得る測定方法並びにグラフ表示方法については、図4及び図22の場合と同様であり、(1)がO、(2)がSi、(3)がTaの各含有%をそれぞれ示している。   FIG. 24 shows the result of atomic% profile analysis by EDX on the variable resistor film 51 manufactured using the Ta film as the resistance material film, similarly to the case of FIGS. As a measurement object, tantalum oxide having a variable resistor 51 with a film thickness of 10 nm was used. Note that the measurement method and the graph display method for obtaining the graph of FIG. 24 are the same as those of FIGS. 4 and 22, and (1) is O, (2) is Si, and (3) is Ta. Respectively.

図24によれば、可変抵抗体膜51内において、(1)のOは走査方向d1に進むに連れ含有%が低下しており、一方、(3)のTaは含有%が増加している。このことから、可変抵抗体膜(酸化タンタル膜)51内では、酸素は走査方向d1と同方向に濃度勾配を有し、一方、Taは、d1とは逆方向に濃度勾配を有することが分かる。つまり、抵抗材料膜としてTiN、Coを用いた場合と同様、可変抵抗体膜51において、第2層間絶縁膜16側、すなわち酸化タンタル膜51の上部領域では酸素が最も多く存在し、第1層間絶縁膜13側、すなわち酸化タンタル膜51の下部領域では酸素が比較的少なく、一方で、金属であるTaが多く存在していることを示している。従って、抵抗材料膜としてTaを用いた場合においても、TiNやCoの場合と同様、可変抵抗体51は、上部領域(図5内の領域51a)では抵抗値が比較的高く、下部領域(図5内の領域51b)では抵抗値が比較的低いことが分かる。よって、可変抵抗体51に対して電圧を印加するに際し、酸素濃度勾配の有する方向d1に直交する第1方向、つまり、図5内の第1方向d2に離間した2点(2領域)間に電圧を印加した場合、電流Iは可変抵抗体51内の比較的低抵抗の下部領域51b付近を流れることができる。第1実施形態において上述したように、この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しないため、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体51は、図24に示すように一定の酸素濃度分布を示すため、図23に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。   According to FIG. 24, the content% of O in (1) decreases in the scanning direction d1 in the variable resistor film 51, while the content% of Ta in (3) increases. . From this, it can be seen that in the variable resistor film (tantalum oxide film) 51, oxygen has a concentration gradient in the same direction as the scanning direction d1, while Ta has a concentration gradient in the direction opposite to d1. . That is, as in the case of using TiN and Co as the resistance material film, the variable resistor film 51 has the most oxygen in the second interlayer insulating film 16 side, that is, in the upper region of the tantalum oxide film 51, and the first interlayer In the insulating film 13 side, that is, in the lower region of the tantalum oxide film 51, oxygen is relatively low, while a large amount of Ta, which is a metal, is present. Therefore, even when Ta is used as the resistive material film, the variable resistor 51 has a relatively high resistance value in the upper region (region 51a in FIG. 5) and the lower region (see FIG. 5) as in the case of TiN and Co. It can be seen that the resistance value is relatively low in the region 51b) in FIG. Therefore, when a voltage is applied to the variable resistor 51, the first direction orthogonal to the direction d1 having the oxygen concentration gradient, that is, between two points (two regions) separated in the first direction d2 in FIG. When a voltage is applied, the current I can flow in the vicinity of the lower region 51 b having a relatively low resistance in the variable resistor 51. As described above in the first embodiment, since there is no region having a high resistance value, that is, an insulator region in this current path, it is not necessary to perform a forming process for forming a current path in the insulator in advance. On the other hand, since the variable resistor 51 shows a constant oxygen concentration distribution as shown in FIG. 24, the variable resistor 51 does not easily function as a perfect conductor because of its switching characteristics as shown in FIG. It functions as a variable resistance element that changes the value.

また、図25は、ステップ#15においてNi膜を堆積する以外は、上記実施形態と同様の方法で製造された本発明素子1のスイッチング特性を示すグラフであり、図3、図21のグラフと同様、可変抵抗体15の膜厚を30nmとして製造された本発明素子1の特性を示している。なお、このスイッチング特性の取得方法並びにグラフ上における表示方法についても、図3(b)及び図21の場合と同一である。   FIG. 25 is a graph showing the switching characteristics of the element 1 of the present invention manufactured by the same method as the above embodiment except that the Ni film is deposited in Step # 15. Similarly, the characteristics of the element 1 of the present invention manufactured with the variable resistor 15 having a thickness of 30 nm are shown. The switching characteristic acquisition method and the display method on the graph are also the same as those shown in FIGS.

図25によれば、図3、図21の場合と同様、電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移するスイッチング現象が見られる。そして、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、図3と同様のスイッチング現象を生じさせることができることが分かる。   According to FIG. 25, as in the case of FIG. 3 and FIG. 21, a switching phenomenon is observed in which the resistance value changes between a high resistance and a low resistance under a voltage condition. And it turns out that the same switching phenomenon as FIG. 3 can be produced, without passing through the forming process which applies a high voltage previously with respect to an initial state, and forms a current pathway in an insulator.

また、図26は、抵抗材料膜としてNi膜を用いて製造された可変抵抗体膜51を、図4、図22の場合と同様にEDXで原子%プロファイル分析した結果を示したものであり、測定対象としては、可変抵抗体51の膜厚が10nmの酸化ニッケルを用いた。なお、図26のグラフを得る測定方法並びにグラフ表示方法についても、図4及び図22の場合と同様であり、(1)がO、(2)がSi、(3)がNiの各含有%をそれぞれ示している。   FIG. 26 shows the result of atomic% profile analysis by EDX on the variable resistor film 51 manufactured using the Ni film as the resistance material film, similarly to the case of FIG. 4 and FIG. As a measurement object, nickel oxide whose variable resistor 51 has a thickness of 10 nm was used. The measurement method and the graph display method for obtaining the graph of FIG. 26 are also the same as those in FIGS. 4 and 22, and (1) is O, (2) is Si, and (3) is Ni. Respectively.

図26によれば、可変抵抗体膜51内において、(1)のOは走査方向d1に進むに連れ含有%が低下しており、一方、(3)のNiは含有%が増加している。このことから、可変抵抗体膜(酸化ニッケル膜)51内では、酸素は走査方向d1と同方向に濃度勾配を有し、一方、Niは、d1とは逆方向に濃度勾配を有することが分かる。つまり、抵抗材料膜としてTiN、Coを用いた場合と同様、可変抵抗体膜51において、第2層間絶縁膜16側、すなわち酸化ニッケル膜51の上部領域では酸素が最も多く存在し、第1層間絶縁膜13側、すなわち酸化ニッケル膜51の下部領域では酸素が比較的少なく、一方で、金属であるNiが多く存在していることを示している。従って、抵抗材料膜としてNiを用いた場合においても、TiNやCoの場合と同様、可変抵抗体51は、上部領域(図5内の領域51a)では抵抗値が比較的高く、下部領域(図5内の領域51b)では抵抗値が比較的低いことが分かる。よって、可変抵抗体51に対して電圧を印加するに際し、酸素濃度勾配の有する方向d1に直交する第1方向、つまり、図5内の第1方向d2に離間した2点(2領域)間に電圧を印加した場合、電流Iは可変抵抗体51内の比較的低抵抗の下部領域51b付近を流れることができる。第1実施形態において上述したように、この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しないため、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体51は、図26に示すように一定の酸素濃度分布を示すため、図25に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。   According to FIG. 26, in the variable resistor film 51, the content percentage of O in (1) decreases as it proceeds in the scanning direction d1, while the content percentage of Ni in (3) increases. . From this, it can be seen that in the variable resistor film (nickel oxide film) 51, oxygen has a concentration gradient in the same direction as the scanning direction d1, while Ni has a concentration gradient in the direction opposite to d1. . That is, as in the case of using TiN or Co as the resistance material film, the variable resistor film 51 has the largest amount of oxygen in the second interlayer insulating film 16 side, that is, in the upper region of the nickel oxide film 51, and the first interlayer In the insulating film 13 side, that is, in the lower region of the nickel oxide film 51, oxygen is relatively low, while a large amount of Ni, which is a metal, is present. Therefore, even when Ni is used as the resistance material film, the variable resistor 51 has a relatively high resistance value in the upper region (region 51a in FIG. 5) and the lower region (FIG. It can be seen that the resistance value is relatively low in the region 51b) in FIG. Therefore, when a voltage is applied to the variable resistor 51, the first direction orthogonal to the direction d1 having the oxygen concentration gradient, that is, between two points (two regions) separated in the first direction d2 in FIG. When a voltage is applied, the current I can flow in the vicinity of the lower region 51 b having a relatively low resistance in the variable resistor 51. As described above in the first embodiment, since there is no region having a high resistance value, that is, an insulator region in this current path, it is not necessary to perform a forming process for forming a current path in the insulator in advance. On the other hand, since the variable resistor 51 shows a constant oxygen concentration distribution as shown in FIG. 26, the variable resistor 51 does not easily function as a perfect conductor because of its switching characteristics as shown in FIG. It functions as a variable resistance element that changes the value.

以上のように、抵抗材料膜として利用可能な材料はTiNに限られるものではなく、Co,Ta,Niを用いても上記第1〜第5実施形態と同様の効果を奏することができる。そして、本実施形態で例示した金属材料に限られず、他の遷移金属(Cu、V、Zn、Nb、W等)または遷移金属の窒化物を抵抗材料膜として利用した場合においても、同様の効果を示すことができる。この場合、可変抵抗素子が有する可変抵抗体51は、抵抗材料膜として用いられた金属または金属窒化物が酸化されることで、生成された金属酸化物または金属酸窒化物で形成される。   As described above, the material that can be used as the resistance material film is not limited to TiN, and even if Co, Ta, or Ni is used, the same effects as those in the first to fifth embodiments can be obtained. Further, the present invention is not limited to the metal materials exemplified in the present embodiment, and the same effect can be obtained when other transition metals (Cu, V, Zn, Nb, W, etc.) or transition metal nitrides are used as the resistance material film. Can be shown. In this case, the variable resistor 51 included in the variable resistance element is formed of the metal oxide or metal oxynitride generated by oxidizing the metal or metal nitride used as the resistance material film.

[別実施形態]
以下、別実施形態につき説明する。
[Another embodiment]
Hereinafter, another embodiment will be described.

〈1〉 上述した第1実施形態において、ステップ#11で堆積された第1層間絶縁膜13、並びにステップ#18で堆積された第2層間絶縁膜16をいずれもSiO膜としたが、これらの層間絶縁膜はSiO膜に限られるものではなく、SiN膜、SiON膜、SiOF膜、SiOC膜等の耐酸化性を有する任意の適切な絶縁膜を用いることが可能である。また、第1層間絶縁膜13と第2層間絶縁膜16とが異なる材料の絶縁膜で構成されるものとしても良い。第2実施形態以後の各実施形態においても同様とする。 <1> In the first embodiment described above, the first interlayer insulating film 13 deposited in step # 11 and the second interlayer insulating film 16 deposited in step # 18 are both SiO 2 films. The interlayer insulating film is not limited to the SiO 2 film, and any appropriate insulating film having oxidation resistance such as a SiN film, a SiON film, a SiOF film, or a SiOC film can be used. Further, the first interlayer insulating film 13 and the second interlayer insulating film 16 may be formed of insulating films made of different materials. The same applies to each of the second and subsequent embodiments.

〈2〉 上述した第1実施形態において、ステップ#13及びステップ#20で成膜した電極材料膜14及び17をいずれもW膜としたが、導電性を示す他の金属材料膜(Ti 、Cu、Fe、W、Ni、V、Co等の遷移金属、若しくは遷移金属の窒化物、若しくはPtまたはIrを含む合金)であっても構わない。また、ステップ#11において第1層間絶縁膜13を堆積させる下地となる半導体基板11はトランジスタ回路等が適宜形成されているものとしたが、必ずしも当該回路が形成されている必要はない。第2実施形態以後の各実施形態においても同様とする。   <2> In the first embodiment described above, the electrode material films 14 and 17 formed in step # 13 and step # 20 are both W films, but other metal material films (Ti 2, Cu 2) exhibiting conductivity are used. , Fe, W, Ni, V, Co, or other transition metals, transition metal nitrides, or alloys containing Pt or Ir. In step # 11, the semiconductor substrate 11 serving as a base on which the first interlayer insulating film 13 is deposited has a transistor circuit and the like formed as appropriate. However, the circuit does not necessarily have to be formed. The same applies to each of the second and subsequent embodiments.

〈3〉 上述した第1実施形態において、ステップ#11及びステップ#18では、各層間絶縁膜をCVD法で堆積するものとしたが、パルス化レーザ堆積、rf−スパッタリング、電子ビーム蒸発、熱蒸発、スピンオン堆積等の任意の適切な堆積技術を用いて堆積することも可能である。第2実施形態以後の各実施形態においても同様とする。   <3> In step # 11 and step # 18 in the first embodiment described above, each interlayer insulating film is deposited by the CVD method. However, pulsed laser deposition, rf-sputtering, electron beam evaporation, thermal evaporation are performed. It is also possible to deposit using any suitable deposition technique such as spin-on deposition. The same applies to each of the second and subsequent embodiments.

〈4〉 上述した第1実施形態において、ステップ#17に係る酸化工程はガス種にO、O、HO、NO、NO等酸素を含んだ分子を用いた熱酸化法の他、プラズマ酸化法或いはイオン注入法等を用いるものとしても構わない。第2実施形態以後の各実施形態においても同様とする。 <4> In the first embodiment described above, the oxidation process according to step # 17 is a thermal oxidation method using molecules containing oxygen such as O 2 , O 3 , H 2 O, N 2 O, NO in the gas species. In addition, a plasma oxidation method, an ion implantation method, or the like may be used. The same applies to each of the second and subsequent embodiments.

〈5〉 上述した第4及び第5実施形態において、導電膜18をPt膜としたが、Ti 、Cu、Fe、W、Ni、V、Co等の遷移金属、若しくは遷移金属の窒化物、若しくはPtまたはIrを含む合金で形成することも可能である。第6実施形態においても同様とする。   <5> In the fourth and fifth embodiments described above, the conductive film 18 is a Pt film, but a transition metal such as Ti, Cu, Fe, W, Ni, V, Co, or a transition metal nitride, or It is also possible to form an alloy containing Pt or Ir. The same applies to the sixth embodiment.

本発明に係る可変抵抗素子の製造方法の第1実施形態の製造工程における各工程の概略断面図The schematic sectional drawing of each process in the manufacturing process of 1st Embodiment of the manufacturing method of the variable resistance element which concerns on this invention. 本発明に係る可変抵抗素子の製造方法の第1実施形態の製造工程を示すフローチャートThe flowchart which shows the manufacturing process of 1st Embodiment of the manufacturing method of the variable resistance element which concerns on this invention. 本発明に係る可変抵抗素子の断面撮影図、並びにスイッチング特性を示すグラフSectional view of variable resistance element according to the present invention, and graph showing switching characteristics 本発明に係る可変抵抗素子、可変抵抗体膜の原子含有率プロファイルAtomic content profile of variable resistance element and variable resistance film according to the present invention 本発明に係る可変抵抗素子の断面構造図を一部拡大した模式図The schematic diagram which expanded partially the cross-section figure of the variable resistance element concerning this invention 本発明に係る可変抵抗素子の第1実施形態の別の構成例Another configuration example of the first embodiment of the variable resistance element according to the present invention 本発明に係る可変抵抗素子の第1実施形態のさらに別の構成例Still another configuration example of the first embodiment of the variable resistance element according to the present invention. 本発明に係る可変抵抗素子の製造方法の第2実施形態の製造工程における各工程の概略断面図The schematic sectional drawing of each process in the manufacturing process of 2nd Embodiment of the manufacturing method of the variable resistance element which concerns on this invention. 本発明に係る可変抵抗素子の製造方法の第2実施形態の製造工程を示すフローチャートThe flowchart which shows the manufacturing process of 2nd Embodiment of the manufacturing method of the variable resistance element which concerns on this invention. 本発明に係る可変抵抗素子の製造方法の第3実施形態の製造工程における各工程の概略断面図The schematic sectional drawing of each process in the manufacturing process of 3rd Embodiment of the manufacturing method of the variable resistance element which concerns on this invention. 本発明に係る可変抵抗素子の製造方法の第3実施形態の製造工程を示すフローチャートThe flowchart which shows the manufacturing process of 3rd Embodiment of the manufacturing method of the variable resistance element which concerns on this invention. 本発明に係る可変抵抗素子の第3実施形態の別の構成例Another configuration example of the third embodiment of the variable resistance element according to the present invention 本発明に係る可変抵抗素子の第3実施形態の別の構成例Another configuration example of the third embodiment of the variable resistance element according to the present invention 本発明に係る可変抵抗素子の製造方法の第4実施形態の製造工程における各工程の概略断面図The schematic sectional drawing of each process in the manufacturing process of 4th Embodiment of the manufacturing method of the variable resistance element which concerns on this invention. 本発明に係る可変抵抗素子の製造方法の第4実施形態の製造工程を示すフローチャートThe flowchart which shows the manufacturing process of 4th Embodiment of the manufacturing method of the variable resistance element which concerns on this invention. 本発明に係る可変抵抗素子の第4実施形態の別の構成例Another configuration example of the fourth embodiment of the variable resistance element according to the present invention 本発明に係る可変抵抗素子の製造方法の第5実施形態の製造工程における各工程の概略断面図Schematic sectional drawing of each process in the manufacturing process of 5th Embodiment of the manufacturing method of the variable resistance element which concerns on this invention. 本発明に係る可変抵抗素子の製造方法の第5実施形態の製造工程を示すフローチャートThe flowchart which shows the manufacturing process of 5th Embodiment of the manufacturing method of the variable resistance element which concerns on this invention. 本発明に係る可変抵抗素子の第5実施形態の別の構成例Another configuration example of the fifth embodiment of the variable resistance element according to the present invention 本発明に係る可変抵抗素子の第5実施形態の別の構成例Another configuration example of the fifth embodiment of the variable resistance element according to the present invention 本発明に係る可変抵抗素子の第6実施形態のスイッチング特性を示すグラフThe graph which shows the switching characteristic of 6th Embodiment of the variable resistance element which concerns on this invention 本発明に係る可変抵抗素子の第6実施形態における可変抵抗体膜の原子含有率プロファイルAtomic content profile of variable resistance film in sixth embodiment of variable resistance element according to present invention 本発明に係る可変抵抗素子の第6実施形態のスイッチング特性を示す別のグラフAnother graph showing the switching characteristics of the sixth embodiment of the variable resistance element according to the present invention 本発明に係る可変抵抗素子の第6実施形態における可変抵抗体膜の別の原子含有率プロファイルAnother atomic content profile of the variable resistor film in the sixth embodiment of the variable resistance element according to the present invention 本発明に係る可変抵抗素子の第6実施形態のスイッチング特性を示すさらに別のグラフStill another graph showing the switching characteristics of the sixth embodiment of the variable resistance element according to the present invention. 本発明に係る可変抵抗素子の第6実施形態における可変抵抗体膜のさらに別の原子含有率プロファイルStill another atomic content profile of the variable resistance film in the sixth embodiment of the variable resistance element according to the present invention 従来構成の可変抵抗素子の概略構造図Schematic structure diagram of variable resistance element with conventional configuration 1T/1R型メモリセルの一構成例を示す等価回路図Equivalent circuit diagram showing one configuration example of 1T / 1R type memory cell 1T/1R型メモリセルの断面模式図Cross-sectional schematic diagram of a 1T / 1R type memory cell 1R型のメモリセルの一構成例を示す等価回路図Equivalent circuit diagram showing one configuration example of 1R type memory cell 1R型メモリセルの断面模式図Cross-sectional schematic diagram of 1R type memory cell

符号の説明Explanation of symbols

1: 本発明に係る可変抵抗素子
11: 半導体基板
12、12c、12d: メタル配線
13: 第1層間絶縁膜(SiO膜)
14、14c: 第1電極材料膜(W膜)、第1電極
14d: 第2電極
14x: 第1接続領域
15、15c、15d: 抵抗材料膜(TiN膜)
16: 第2層間絶縁膜(SiO膜)
17: 第2電極材料膜(W膜)、第2電極
17x: 第2接続領域
18: 導電膜(Pt膜)
20、20c、20d: コンタクトホール
30: コンタクトホール
51: 可変抵抗体膜
101: 上部電極
102: 可変抵抗体
103: 下部電極
104: メモリセルアレイ
105: ビット線デコーダ
106: ワード線デコーダ
107: ソース線デコーダ
111: 半導体基板
112: 素子分離領域
113: ゲート絶縁膜
114: ゲート電極
115: ドレイン拡散層領域
116: ソース拡散層領域
117: コンタクトプラグ
118: 下部電極
119: 可変抵抗体
120: 上部電極
121: コンタクトプラグ
122: コンタクトプラグ
123: ビット線
124: ソース線
131: メモリセルアレイ
132: ビット線デコーダ
133: ワード線デコーダ
141: 下部電極配線
142: 可変抵抗体
143: 上部電極配線
210
BL1〜BLm: ビット線
R: 可変抵抗素子
SL1〜SLn: ソース線
T: 選択トランジスタ
WL1〜WLn: ワード線
1: Variable resistance element according to the present invention 11: Semiconductor substrate 12, 12c, 12d: Metal wiring 13: First interlayer insulating film (SiO 2 film)
14, 14c: First electrode material film (W film), first electrode 14d: Second electrode 14x: First connection region 15, 15c, 15d: Resistance material film (TiN film)
16: Second interlayer insulating film (SiO 2 film)
17: Second electrode material film (W film), second electrode 17x: Second connection region 18: Conductive film (Pt film)
20, 20c, 20d: Contact hole 30: Contact hole 51: Variable resistor film 101: Upper electrode 102: Variable resistor 103: Lower electrode 104: Memory cell array 105: Bit line decoder 106: Word line decoder 107: Source line decoder 111: Semiconductor substrate 112: Element isolation region 113: Gate insulating film 114: Gate electrode 115: Drain diffusion layer region 116: Source diffusion layer region 117: Contact plug 118: Lower electrode 119: Variable resistor 120: Upper electrode 121: Contact Plug 122: Contact plug 123: Bit line 124: Source line 131: Memory cell array 132: Bit line decoder 133: Word line decoder 141: Lower electrode wiring 142: Variable resistor 143: Upper part Pole wiring 210
BL1 to BLm: Bit line R: Variable resistance element SL1 to SLn: Source line T: Select transistor WL1 to WLn: Word line

Claims (13)

半導体基板上に、第1電極、第2電極、及び前記両電極の間に形成される可変抵抗体を有し、前記両電極間への電圧パルスの印加に応じて前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、
前記第1電極と前記可変抵抗体とを電気的に接続する第1接続領域と、前記第2電極と前記可変抵抗体とを電気的に接続する第2接続領域とが、所定の第1方向に離間して形成されており、
前記可変抵抗体が、前記第1方向と直交する方向に酸素濃度勾配を有する金属酸化物または金属酸窒化物で構成されていることを特徴とする可変抵抗素子。
A first electrode, a second electrode, and a variable resistor formed between the two electrodes on a semiconductor substrate, and an electric resistance between the two electrodes according to application of a voltage pulse between the two electrodes. Is a variable resistance element that reversibly changes,
A first connection region that electrically connects the first electrode and the variable resistor, and a second connection region that electrically connects the second electrode and the variable resistor are in a predetermined first direction. Are spaced apart from each other,
The variable resistance element is made of a metal oxide or metal oxynitride having an oxygen concentration gradient in a direction orthogonal to the first direction.
前記第1方向が、前記半導体基板の基板面に平行な方向であり、
前記可変抵抗体が、前記半導体基板の基板面に直交する方向に前記酸素濃度勾配を有することを特徴とする請求項1に記載の可変抵抗素子。
The first direction is a direction parallel to a substrate surface of the semiconductor substrate;
The variable resistance element according to claim 1, wherein the variable resistor has the oxygen concentration gradient in a direction orthogonal to a substrate surface of the semiconductor substrate.
前記第1方向が、前記半導体基板の基板面に直交する方向であり、
前記可変抵抗体が、前記半導体基板の基板面に平行な方向に前記酸素濃度勾配を有することを特徴とする請求項1に記載の可変抵抗素子。
The first direction is a direction orthogonal to the substrate surface of the semiconductor substrate;
The variable resistance element according to claim 1, wherein the variable resistor has the oxygen concentration gradient in a direction parallel to a substrate surface of the semiconductor substrate.
前記可変抵抗体が、Cu、Ni,V、Zn、Nb、Ti、W、Co、Taの少なくともいずれか一つを含む遷移金属の酸化物または酸窒化物で構成されることを特徴とする請求項1〜3のいずれか1項に記載の可変抵抗素子。   The variable resistor includes an oxide or oxynitride of a transition metal containing at least one of Cu, Ni, V, Zn, Nb, Ti, W, Co, and Ta. Item 4. The variable resistance element according to any one of Items 1 to 3. 請求項1に記載の可変抵抗素子の製造方法であって、
前記半導体基板上の所定のメタル配線領域の直上層にコンタクト構造の前記第1電極を形成する第1工程と、
その後に、前記第1電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第2工程と、
その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第3工程と、
その後に、前記第1電極の形成領域の上方を除く所定の領域内に、前記可変抵抗体と接触するようにコンタクト構造の前記第2電極を形成する第4工程と、を有することを特徴とする可変抵抗素子の製造方法。
It is a manufacturing method of the variable resistance element according to claim 1,
Forming a first electrode of a contact structure on a layer immediately above a predetermined metal wiring region on the semiconductor substrate;
Then, a second step of depositing and patterning a predetermined resistive material film as a material of the variable resistor on the entire surface immediately above the first electrode, and patterning;
Thereafter, an oxidation treatment is performed on the resistance material film, and the oxidation proceeds from the exposed surface of the resistance material film toward the inner side, whereby an oxygen concentration gradient in a direction perpendicular to the substrate surface of the semiconductor substrate is obtained. A third step of changing to the variable resistor having:
And a fourth step of forming the second electrode having a contact structure so as to come into contact with the variable resistor in a predetermined region except above the formation region of the first electrode. A method for manufacturing a variable resistance element.
前記第2工程の終了後、前記第3工程の開始前に、少なくとも前記第1電極の形成領域上方に位置する前記抵抗材料膜を薄膜化して、前記抵抗材料膜に段差を設ける第5工程を有し、
前記第3工程が、前記第5工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第5工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、
前記第4工程が、未酸化の前記抵抗材料膜が存在する領域内において、当該未酸化の前記抵抗材料膜に接触するようにコンタクト構造の前記第2電極を形成する工程であることを特徴とする請求項5に記載の可変抵抗素子の製造方法。
After the end of the second step, and before the start of the third step, a fifth step of thinning the resistive material film located at least above the formation region of the first electrode and providing a step in the resistive material film, Have
The third step oxidizes a portion corresponding to the thickness of the resistance material film thinned by the fifth step, so that the resistance material film in the region not thinned by the fifth step is oxidized. It is a process that leaves it partially in an unoxidized state,
The fourth step is a step of forming the second electrode having a contact structure in contact with the unoxidized resistive material film in a region where the unoxidized resistive material film exists. A method for manufacturing a variable resistance element according to claim 5.
前記第1工程の終了後、前記第2工程の開始前に、前記第1電極の形成領域上方を少なくとも除く領域に所定の導電膜を形成することで、前記導電膜の形成領域と非形成領域との間に段差を設ける第6工程を有し、
前記第2工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であり、
前記第4工程が、前記可変抵抗体の直下層に前記導電膜が形成されている領域内において、当該前記導電膜に接触するようにコンタクト構造の前記第2電極を形成する工程であることを特徴とする請求項5に記載の可変抵抗素子の製造方法。
After the first step is finished and before the second step is started, a predetermined conductive film is formed in a region at least excluding the upper portion of the first electrode formation region, so that the conductive film formation region and the non-formation region are formed. A sixth step of providing a step between and
The second step is a step of patterning after depositing the resistive material film over the entire surface including the surface having the step.
The fourth step is a step of forming the second electrode having a contact structure in contact with the conductive film in a region where the conductive film is formed immediately below the variable resistor. 6. The method of manufacturing a variable resistance element according to claim 5, wherein
前記第6工程が、前記第1工程の終了後、前記導電膜の形成領域の直下層に段差用層間絶縁膜を形成した後に、前記導電膜を形成する工程であり、前記段差用層間絶縁膜と前記導電膜とによって、前記導電膜の形成領域と前記導電膜の非形成領域との間に段差を設ける工程であることを特徴とする請求項7に記載の可変抵抗素子の製造方法。   The sixth step is a step of forming the conductive film after forming the step interlayer insulating film directly under the conductive film forming region after the first step, and forming the step interlayer insulating film. The method of manufacturing a variable resistance element according to claim 7, wherein a step is provided between the conductive film formation region and the conductive film non-formation region by the conductive film and the conductive film. 請求項1に記載の可変抵抗素子の製造方法であって、
前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第1工程と、
その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第2工程と、
その後に、前記可変抵抗体と接触するように、前記半導体基板の基板面に平行な方向に離間してコンタクト構造の前記第1電極、及びコンタクト構造の前記第2電極を形成する第3工程と、を有することを特徴とする可変抵抗素子の製造方法。
It is a manufacturing method of the variable resistance element according to claim 1,
A first step of depositing and patterning a predetermined resistive material film to be a material of the variable resistor on the entire surface;
Thereafter, an oxidation treatment is performed on the resistance material film, and the oxidation proceeds from the exposed surface of the resistance material film toward the inner side, whereby an oxygen concentration gradient in a direction perpendicular to the substrate surface of the semiconductor substrate is obtained. A second step of changing to the variable resistor having:
A third step of forming the first electrode of the contact structure and the second electrode of the contact structure spaced apart in a direction parallel to the substrate surface of the semiconductor substrate so as to contact the variable resistor; The manufacturing method of the variable resistance element characterized by having these.
請求項1に記載の可変抵抗素子の製造方法であって、
前記半導体基板に平行な方向に離間して形成された複数のメタル配線領域の直上層にコンタクト構造の前記第1電極及びコンタクト構造の前記第2電極を形成する第1工程と、
その後に、前記第1電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第2工程と、
その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第3工程と、有することを特徴とする可変抵抗素子の製造方法。
It is a manufacturing method of the variable resistance element according to claim 1,
A first step of forming the first electrode of a contact structure and the second electrode of a contact structure on a layer immediately above a plurality of metal wiring regions formed apart in a direction parallel to the semiconductor substrate;
Then, a second step of depositing and patterning a predetermined resistive material film as a material of the variable resistor on the entire surface immediately above the first electrode, and patterning;
Thereafter, an oxidation treatment is performed on the resistance material film, and the oxidation proceeds from the exposed surface of the resistance material film toward the inner side, whereby an oxygen concentration gradient in a direction perpendicular to the substrate surface of the semiconductor substrate is obtained. And a third step of changing to the variable resistor having: and a method of manufacturing a variable resistance element.
前記第2工程の終了後、前記第3工程の開始前に、前記第1電極の形成領域上方と前記第2電極の形成領域上方に挟まれた所定の領域に位置する前記抵抗材料膜を薄膜化する第4工程を有し、
前記第3工程が、前記第4工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第4工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、
前記第4工程が、
前記第3工程で薄膜化された前記抵抗材料膜の膜厚相当分の酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させるとともに、前記第3工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させることで、前記第1電極の直上層に残存する前記抵抗材料膜と、前記第2電極の直上層に残存する前記抵抗材料膜とを、前記可変抵抗体によって分断する工程であることを特徴とする請求項10に記載の可変抵抗素子の製造方法。
After the end of the second step and before the start of the third step, the resistive material film located in a predetermined region sandwiched between the formation region of the first electrode and the formation region of the second electrode is thinned Having a fourth step,
The third step oxidizes a portion corresponding to the thickness of the resistive material film thinned by the fourth step, so that the resistive material film in the region not thinned by the fourth step It is a process that leaves it partially in an unoxidized state,
The fourth step is
By proceeding with oxidation corresponding to the film thickness of the resistance material film thinned in the third step, the resistance material film is changed to the variable resistor having an oxygen concentration gradient in a direction perpendicular to the substrate surface of the semiconductor substrate. In addition, the resistive material film in the region that has not been thinned by the third step is left in a partially unoxidized state, so that the resistive material film that remains in the layer immediately above the first electrode; The method of manufacturing a variable resistance element according to claim 10, wherein the resistance material film remaining on a layer immediately above the second electrode is divided by the variable resistor.
前記第1工程の終了後、前記第2工程の開始前に、前記第1電極及び前記第2電極の直上層に所定の導電膜を堆積後パターニングすることで、前記導電膜を前記第1電極と接触する領域と前記第2電極と接触する領域とに分断するとともに、前記導電膜の形成領域と非形成領域との間に段差を設ける第5工程を有し、
前記第2工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であることを特徴とする請求項10に記載の可変抵抗素子の製造方法。
After the completion of the first step and before the start of the second step, a predetermined conductive film is deposited and patterned on the first electrode and the second electrode, thereby patterning the conductive film to the first electrode. A fifth step of dividing the region into contact with the second electrode and the region in contact with the second electrode, and providing a step between the formation region and the non-formation region of the conductive film,
11. The method of manufacturing a variable resistance element according to claim 10, wherein the second step is a step of depositing the resistive material film on the entire surface including the surface having the step and then patterning.
前記抵抗材料膜が、Cu、Ni,V、Zn、Nb、Ti、W、Co、Taの少なくともいずれか一つを含む遷移金属、または遷移金属の窒化物で構成されることを特徴とする請求項5〜12のいずれか1項に記載の可変抵抗素子の製造方法。   The resistance material film is composed of a transition metal containing at least one of Cu, Ni, V, Zn, Nb, Ti, W, Co, and Ta, or a transition metal nitride. Item 15. The method for manufacturing a variable resistance element according to any one of Items 5 to 12.
JP2008228961A 2007-10-05 2008-09-05 Variable resistance element and manufacturing method thereof Expired - Fee Related JP5308105B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008228961A JP5308105B2 (en) 2007-10-05 2008-09-05 Variable resistance element and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007261923 2007-10-05
JP2007261923 2007-10-05
JP2008228961A JP5308105B2 (en) 2007-10-05 2008-09-05 Variable resistance element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009105383A true JP2009105383A (en) 2009-05-14
JP5308105B2 JP5308105B2 (en) 2013-10-09

Family

ID=40706743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008228961A Expired - Fee Related JP5308105B2 (en) 2007-10-05 2008-09-05 Variable resistance element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5308105B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130344A (en) * 2007-11-28 2009-06-11 Sony Corp Memory element and storage device
WO2009125777A1 (en) * 2008-04-07 2009-10-15 日本電気株式会社 Resistance change element and method for manufacturing the same
WO2011043448A1 (en) * 2009-10-09 2011-04-14 日本電気株式会社 Semiconductor device and method for manufacturing same
WO2011071009A1 (en) * 2009-12-08 2011-06-16 日本電気株式会社 Variable-resistance element using an electrochemical reaction, and manufacturing method therefor
WO2011118513A1 (en) * 2010-03-26 2011-09-29 Kabushiki Kaisha Toshiba Resistance change device and memory cell array
WO2011158821A1 (en) * 2010-06-16 2011-12-22 日本電気株式会社 Semiconductor device and manufacturing method for semiconductor device
JP2012060072A (en) * 2010-09-13 2012-03-22 Sharp Corp Non-volatile semiconductor memory device and manufacturing method of the same
WO2012046454A1 (en) * 2010-10-08 2012-04-12 パナソニック株式会社 Nonvolatile storage element and method for manufacturing same
US8394669B2 (en) 2009-07-13 2013-03-12 Panasonic Corporation Resistance variable element and resistance variable memory device
JP5700602B1 (en) * 2014-02-05 2015-04-15 ウィンボンド エレクトロニクス コーポレーション Nonvolatile semiconductor memory
CN112331768A (en) * 2020-11-13 2021-02-05 上海华力集成电路制造有限公司 Method for manufacturing RRAM device and method for preparing gradient insulating layer structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000015882A2 (en) * 1998-08-25 2000-03-23 University Of Houston Method for switching the properties of perovskite materials
JP2002537627A (en) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション Microelectronic device for storing information and method thereof
JP2008235427A (en) * 2007-03-19 2008-10-02 Sharp Corp Variable-resistance element and its manufacturing method and its driving method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000015882A2 (en) * 1998-08-25 2000-03-23 University Of Houston Method for switching the properties of perovskite materials
JP2002537627A (en) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション Microelectronic device for storing information and method thereof
JP2008235427A (en) * 2007-03-19 2008-10-02 Sharp Corp Variable-resistance element and its manufacturing method and its driving method

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130344A (en) * 2007-11-28 2009-06-11 Sony Corp Memory element and storage device
US8373149B2 (en) 2008-04-07 2013-02-12 Nec Corporation Resistance change element and manufacturing method thereof
WO2009125777A1 (en) * 2008-04-07 2009-10-15 日本電気株式会社 Resistance change element and method for manufacturing the same
US8394669B2 (en) 2009-07-13 2013-03-12 Panasonic Corporation Resistance variable element and resistance variable memory device
WO2011043448A1 (en) * 2009-10-09 2011-04-14 日本電気株式会社 Semiconductor device and method for manufacturing same
US8766233B2 (en) 2009-10-09 2014-07-01 Nec Corporation Semiconductor device with variable resistance element and method for manufacturing the same
WO2011071009A1 (en) * 2009-12-08 2011-06-16 日本電気株式会社 Variable-resistance element using an electrochemical reaction, and manufacturing method therefor
JP5621784B2 (en) * 2009-12-08 2014-11-12 日本電気株式会社 Method for manufacturing variable resistance element using electrochemical reaction
US8878153B2 (en) 2009-12-08 2014-11-04 Nec Corporation Variable resistance element having gradient of diffusion coefficient of ion conducting layer
US9219229B2 (en) 2010-03-26 2015-12-22 Kabushiki Kaisha Toshiba Resistance change device and memory cell array
CN102782847A (en) * 2010-03-26 2012-11-14 株式会社东芝 Resistance change device and memory cell array
US8916848B2 (en) 2010-03-26 2014-12-23 Kabushiki Kaisha Toshiba Resistance change device and memory cell array
JP2011205045A (en) * 2010-03-26 2011-10-13 Toshiba Corp Resistance change element, memory cell array, and resistance change device
WO2011118513A1 (en) * 2010-03-26 2011-09-29 Kabushiki Kaisha Toshiba Resistance change device and memory cell array
US9029825B2 (en) 2010-06-16 2015-05-12 Nec Corporation Semiconductor device and manufacturing method for semiconductor device
JP5794231B2 (en) * 2010-06-16 2015-10-14 日本電気株式会社 Semiconductor device and manufacturing method of semiconductor device
WO2011158821A1 (en) * 2010-06-16 2011-12-22 日本電気株式会社 Semiconductor device and manufacturing method for semiconductor device
JP2012060072A (en) * 2010-09-13 2012-03-22 Sharp Corp Non-volatile semiconductor memory device and manufacturing method of the same
JP5241962B2 (en) * 2010-10-08 2013-07-17 パナソニック株式会社 Nonvolatile memory element and manufacturing method thereof
WO2012046454A1 (en) * 2010-10-08 2012-04-12 パナソニック株式会社 Nonvolatile storage element and method for manufacturing same
US9184381B2 (en) 2010-10-08 2015-11-10 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile storage element and method for manufacturing same
JP5700602B1 (en) * 2014-02-05 2015-04-15 ウィンボンド エレクトロニクス コーポレーション Nonvolatile semiconductor memory
CN112331768A (en) * 2020-11-13 2021-02-05 上海华力集成电路制造有限公司 Method for manufacturing RRAM device and method for preparing gradient insulating layer structure
CN112331768B (en) * 2020-11-13 2023-02-03 上海华力集成电路制造有限公司 Method for manufacturing RRAM device and method for preparing gradient insulating layer structure

Also Published As

Publication number Publication date
JP5308105B2 (en) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5308105B2 (en) Variable resistance element and manufacturing method thereof
JP4061328B2 (en) Variable resistance element and manufacturing method thereof
JP4805865B2 (en) Variable resistance element
JP4017650B2 (en) Variable resistance element and manufacturing method thereof
JP5016699B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
JP5732827B2 (en) Storage element, storage device, and operation method of storage device
JP4555397B2 (en) Variable resistance nonvolatile memory device
JP5438707B2 (en) Variable resistance element, method of manufacturing the same, and nonvolatile semiconductor memory device including the variable resistance element
JP4460646B2 (en) Nonvolatile memory element, nonvolatile memory device, and nonvolatile semiconductor device
US8530877B2 (en) Non-volatile semiconductor device
JP4529654B2 (en) Storage element and storage device
JP5039857B2 (en) Storage device and manufacturing method thereof
JPWO2007023569A1 (en) Nonvolatile semiconductor memory device and writing method thereof
KR20050074928A (en) Nonvolatile semiconductor memory device
WO2011052239A1 (en) Variable resistance non-volatile memory device, and method of forming memory cell
JP2010021381A (en) Nonvolatile memory element, its manufacturing method and nonvolatile semiconductor device using same
JP2010015662A (en) Resistance change type non volatile storage device
JP4939324B2 (en) Variable resistance element and manufacturing method thereof
JP4648940B2 (en) Method for manufacturing variable resistance element
US7615459B1 (en) Manufacturing method for variable resistive element
JP2014033094A (en) Variable resistive element and manufacturing method therefor, and nonvolatile semiconductor memory device
JP5357532B2 (en) Variable resistance element and manufacturing method thereof
JP2014022660A (en) Variable resistance element, and nonvolatile semiconductor memory device provided with variable resistance element
JP5369518B2 (en) Resistance element and manufacturing method thereof
JP2009043850A (en) Variable resistance element, and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees