JP2014022660A - Variable resistance element, and nonvolatile semiconductor memory device provided with variable resistance element - Google Patents

Variable resistance element, and nonvolatile semiconductor memory device provided with variable resistance element Download PDF

Info

Publication number
JP2014022660A
JP2014022660A JP2012161946A JP2012161946A JP2014022660A JP 2014022660 A JP2014022660 A JP 2014022660A JP 2012161946 A JP2012161946 A JP 2012161946A JP 2012161946 A JP2012161946 A JP 2012161946A JP 2014022660 A JP2014022660 A JP 2014022660A
Authority
JP
Japan
Prior art keywords
electrode
variable resistance
oxygen
metal oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012161946A
Other languages
Japanese (ja)
Inventor
Yukio Tamai
幸夫 玉井
Takashi Nakano
貴司 中野
Yushi Inoue
雄史 井上
Takahiro Shibuya
隆広 渋谷
Isamu Asano
勇 浅野
Kazuo Aizawa
一雄 相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc, Sharp Corp filed Critical Elpida Memory Inc
Priority to JP2012161946A priority Critical patent/JP2014022660A/en
Publication of JP2014022660A publication Critical patent/JP2014022660A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a variable resistance element which can be driven at a low voltage and a low current, and is suitable for a highly integrated nonvolatile memory.SOLUTION: A variable resistance element 2 is formed of a metal oxide film 13 sandwiched between a first electrode 15 and a second electrode 12, and is formed by arranging oxygen pulling out substances 14 in the first electrode 15, which can pull out oxygen from the metal oxide film 13. The oxygen pulling out substances are in contact with the metal oxide film 13 in a part of a boundary face of the metal oxide film 13 and the first electrode 15. Oxide generation free energy of the oxygen pulling out substance 14 is lower than that of the first electrode 15, and accordingly, regions 16 having high oxygen deficient concentration are locally formed in the metal oxide film 13. Thereby, leak current at the forming can be maintained to be low while a forming voltage is reduced. As a result, the variable resistance element can be driven at a low voltage and a low current.

Description

本発明は、第1電極、第2電極、及び、かかる両電極間に金属酸化物からなる層を可変抵抗体として挟持し構成される不揮発性の可変抵抗素子、及び、かかる可変抵抗素子を情報の記憶に用いる不揮発性半導体記憶装置に関する。   The present invention relates to a non-volatile variable resistance element configured by sandwiching a first electrode, a second electrode, and a layer made of a metal oxide as a variable resistor between both electrodes, and the variable resistance element. The present invention relates to a non-volatile semiconductor memory device used for storing data.

近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメモリ(NVRAM:Nonvolatile Random Access Memory)として、FeRAM(Ferroelectric RAM)、MRAM(Magnetic RAM)、PRAM(Phase Change RAM)等の様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及び、プロセス整合性という観点から、激しい開発競争が行われている。   In recent years, various devices such as FeRAM (Ferroelectric RAM), MRAM (Magnetic RAM), PRAM (Phase Change RAM), etc. as next-generation non-volatile random access memory (NVRAM) capable of high-speed operation instead of flash memory. A structure has been proposed, and intense development competition has been conducted from the viewpoint of high performance, high reliability, low cost, and process consistency.

これら既存技術に対して、電圧パルスを印加することによって可逆的に電気抵抗が変化する可変抵抗素子を用いた抵抗性不揮発性メモリRRAM(Resistive Random Access Memory)(登録商標)が提案されている。この構成を図12に示す。   For these existing technologies, a resistive non-volatile memory RRAM (Resistive Random Access Memory) (registered trademark) using a variable resistive element whose electric resistance reversibly changes by applying a voltage pulse has been proposed. This configuration is shown in FIG.

図7に示されるように、従来構成の可変抵抗素子は、下部電極103と可変抵抗体102と上部電極101とが順に積層された構造となっており、上部電極101及び下部電極103間に電圧パルスを印加することにより、抵抗値を可逆的に変化させることができる性質を有する。この可逆的な抵抗変化動作(以下では「スイッチング動作」と称する)によって変化する抵抗値を読み出すことによって、新規な不揮発性半導体記憶装置が実現できる構成である。   As shown in FIG. 7, the variable resistance element of the conventional configuration has a structure in which a lower electrode 103, a variable resistor 102, and an upper electrode 101 are sequentially stacked, and a voltage is applied between the upper electrode 101 and the lower electrode 103. By applying a pulse, the resistance value can be reversibly changed. A novel nonvolatile semiconductor memory device can be realized by reading a resistance value that changes by this reversible resistance change operation (hereinafter referred to as “switching operation”).

この不揮発性半導体記憶装置は、可変抵抗素子を備える複数のメモリセル夫々を行方向及び列方向にマトリクス状に配列してメモリセルアレイを形成するとともに、このメモリセルアレイの各メモリセルに対するデータの書き込み、消去、及び読み出し動作を制御する周辺回路を配置して構成される。そして、このメモリセルとしては、その構成要素の違いから、1つのメモリセルが1つの選択トランジスタTと1つの可変抵抗素子Rとから構成される(「1T1R型」と称される)メモリセルや、1つの可変抵抗素子Rのみから構成される(「1R型」と称される)メモリセル等が存在する。このうち、1T1R型メモリセルの構成例を図8に示す。   In this nonvolatile semiconductor memory device, a plurality of memory cells including variable resistance elements are arranged in a matrix in the row direction and the column direction to form a memory cell array, and data is written to each memory cell in the memory cell array. Peripheral circuits for controlling erase and read operations are arranged. As this memory cell, one memory cell is composed of one select transistor T and one variable resistance element R (referred to as “1T1R type”) because of the difference in the components. There is a memory cell or the like composed of only one variable resistance element R (referred to as “1R type”). Among these, FIG. 8 shows a configuration example of a 1T1R type memory cell.

図8は1T1R型のメモリセルによるメモリセルアレイの一構成例を示す等価回路図である。各メモリセルの選択トランジスタTのゲートはワード線(WL1〜WLn)に接続されており、各メモリセルの選択トランジスタTのソースはソース線(SL1〜SLn)に接続されている(nは自然数)。また、各メモリセル毎の可変抵抗素子Rの一方の電極は選択トランジスタTのドレインに接続されており、可変抵抗素子Rの他方の電極はビット線(BL1〜BLm)に接続されている(mは自然数)。又、各ワード線WL1〜WLnはそれぞれワード線デコーダ106に接続され、各ソース線SL1〜SLnはそれぞれソース線デコーダ107に接続され、各ビット線BL1〜BLmはそれぞれビット線デコーダ105に接続されている。そして、アドレス入力(図示せず)に応じてメモリセルアレイ104内の特定のメモリセルへの書込み、消去及び読み出し動作のための特定のビット線、ワード線及びソース線が選択される構成である。   FIG. 8 is an equivalent circuit diagram showing a configuration example of a memory cell array including 1T1R type memory cells. The gate of the selection transistor T of each memory cell is connected to the word lines (WL1 to WLn), and the source of the selection transistor T of each memory cell is connected to the source lines (SL1 to SLn) (n is a natural number). . One electrode of the variable resistance element R for each memory cell is connected to the drain of the selection transistor T, and the other electrode of the variable resistance element R is connected to the bit lines (BL1 to BLm) (m Is a natural number). The word lines WL1 to WLn are connected to the word line decoder 106, the source lines SL1 to SLn are connected to the source line decoder 107, and the bit lines BL1 to BLm are connected to the bit line decoder 105, respectively. Yes. A specific bit line, word line, and source line for write, erase, and read operations to a specific memory cell in the memory cell array 104 are selected according to an address input (not shown).

このように選択トランジスタTと可変抵抗素子Rとが直列に配置される構成により、ワード線の電位変化によって選択されたメモリセルのトランジスタがオン状態となり、更にビット線の電位変化によって選択されたメモリセルの可変抵抗素子Rのみに選択的に書込、或いは消去することができる構成となっている。   As described above, the selection transistor T and the variable resistance element R are arranged in series, so that the transistor of the memory cell selected by the change in the potential of the word line is turned on, and the memory selected by the change in the potential of the bit line. The cell can be selectively written or erased only to the variable resistance element R of the cell.

図9は、1R型のメモリセルの一構成例を示す等価回路図である。各メモリセルは可変抵抗素子Rのみから構成されており、可変抵抗素子Rの一方の電極はワード線(WL1〜WLn)に、他方の電極はビット線(BL1〜BLm)に接続されている。また、各ワード線WL1〜WLnはそれぞれワード線デコーダ106に接続され、各ビット線BL1〜BLmはそれぞれビット線デコーダ105に接続されている。そして、アドレス入力(図示せず)に応じてメモリセルアレイ108内の特定のメモリセルへの書込み、消去及び読み出し動作のための特定のビット線及びワード線が選択される構成である。   FIG. 9 is an equivalent circuit diagram illustrating a configuration example of a 1R type memory cell. Each memory cell includes only the variable resistance element R, and one electrode of the variable resistance element R is connected to the word lines (WL1 to WLn) and the other electrode is connected to the bit lines (BL1 to BLm). The word lines WL1 to WLn are connected to the word line decoder 106, and the bit lines BL1 to BLm are connected to the bit line decoder 105, respectively. A specific bit line and word line for writing, erasing and reading operations to a specific memory cell in the memory cell array 108 are selected according to an address input (not shown).

上記の可変抵抗素子Rにおいて、可変抵抗体として用いられる可変抵抗材料としては、米国ヒューストン大のShangquing LiuやAlex Ignatiev等によって、超巨大磁気抵抗効果で知られるペロブスカイト材料に電圧パルスを印加することによって可逆的に電気抵抗を変化させる方法が下記の特許文献1及び非特許文献1に開示されている。この方法は超巨大磁気抵抗効果で知られるペロブスカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変化が現れる。尚、特許文献1に例示する素子構造では、可変抵抗体の材料としてはペロブスカイト型酸化物であるプラセオジウム・カルシウム・マンガン酸化物Pr1−xCaMnO(PCMO)膜が用いられている。 In the above variable resistance element R, as a variable resistance material used as a variable resistor, by applying a voltage pulse to a perovskite material known for a super-giant magnetoresistance effect by, for example, Shangquing Liu of the University of Houston of USA or Alex Ignatiev Methods for reversibly changing the electrical resistance are disclosed in Patent Document 1 and Non-Patent Document 1 below. Although this method uses a perovskite material known for its giant magnetoresistance effect, a resistance change of several orders of magnitude appears even at room temperature without applying a magnetic field. In the element structure exemplified in Patent Document 1, a praseodymium / calcium / manganese oxide Pr 1-x Ca x MnO 3 (PCMO) film, which is a perovskite oxide, is used as a variable resistor material.

又、他の可変抵抗体材料としては、チタン酸化(TiO)膜、ニッケル酸化(NiO)膜、酸化亜鉛(ZnO)膜、酸化ニオブ(Nb)膜などの遷移金属元素の酸化物についても、可逆的な抵抗変化を示すことが非特許文献2及び非特許文献3などから知られている。 Other variable resistor materials include oxides of transition metal elements such as titanium oxide (TiO 2 ) films, nickel oxide (NiO) films, zinc oxide (ZnO) films, and niobium oxide (Nb 2 O 5 ) films. It is known from Non-Patent Document 2 and Non-Patent Document 3 that it exhibits reversible resistance change.

米国特許第6204139号明細書US Pat. No. 6,204,139

Liu,S.Q.ほか、“Electric−pulse−induced reversible Resistance change effect in magnetoresistive films”,Applied Physics Letter, Vol.76,pp.2749−2751,2000年Liu, S .; Q. In addition, “Electrical-pulse-induced reversible resistance change effect in magnetosensitive films”, Applied Physics Letter, Vol. 76, pp. 2749-2751, 2000 H.Pagniaほか、“Bistable Switchingin Electroformed Metal−Insulator−MetalDevices”,Phys.Stat.Sol.(a),vol.108,pp.11−65,1988年H. Pagna, et al., “Bistable Switching in Electroformed Metal-Insulator-Metal Devices”, Phys. Stat. Sol. (A), vol. 108, pp. 11-65, 1988 Baek,I.G.ほか、“Highly Scalable Non−volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses”,IEDM 04,pp.587−590,2004年Baek, I. et al. G. In addition, “Highly Scalable Non-volatile Resistive Memory Using Simple Binary Oxide Driven Asymmetric Universal Voltage Pulses”, IEDM 04, p. 587-590, 2004

このような遷移金属酸化物を可変抵抗体とする可変抵抗素子では、抵抗スイッチングが可能な状態とするために、所謂フォーミングと呼ばれるソフトブレークダウン処理を行う必要が生じる。かかるソフトブレークダウンの結果として、金属酸化物中にフィラメント状に形成された酸素欠陥による導電パス(以降、適宜「フィラメント」と称す)が生成され、かかるフィラメントの開閉によって、抵抗変化が生じるといわれている。このソフトブレークダウンに必要な電圧(フォーミング電圧)は、情報記録のための書き込み電圧に比べて高い。   In such a variable resistance element using a transition metal oxide as a variable resistor, it is necessary to perform a soft breakdown process called so-called forming in order to make resistance switching possible. As a result of such soft breakdown, a conductive path (hereinafter referred to as “filament” as appropriate) is generated due to oxygen defects formed in a filament shape in the metal oxide, and it is said that a resistance change occurs due to opening and closing of the filament. ing. The voltage (forming voltage) required for this soft breakdown is higher than the write voltage for information recording.

一方、高集積な不揮発メモリを実現するにあたって、微細なトランジスタを用いて可変抵抗素子を駆動する必要があるため、フォーミング電圧を低減する必要がある。   On the other hand, in order to realize a highly integrated nonvolatile memory, it is necessary to drive the variable resistance element using a fine transistor, so it is necessary to reduce the forming voltage.

ここで、フォーミング電圧は、可変抵抗体として用いる金属酸化物の膜厚にほぼ比例することが知られており、最も簡単にフォーミング電圧を下げる方法は、非特許文献3に示されているように、金属酸化物の膜厚を薄くすることである。   Here, it is known that the forming voltage is substantially proportional to the film thickness of the metal oxide used as the variable resistor. The simplest method for reducing the forming voltage is as shown in Non-Patent Document 3. It is to reduce the thickness of the metal oxide.

ところが、金属酸化物の膜厚が薄くなると、フォーミング時のリーク電流(絶縁破壊時の電流)が大きくなる。結果、フォーミングに必要な電流が大きくなってしまう。   However, as the metal oxide film becomes thinner, the leakage current during forming (current during dielectric breakdown) increases. As a result, the current required for forming becomes large.

ところで、可変抵抗素子の書き換えに必要な電流は、フォーミング時の電流量と正の相関があることが知られている。すなわち、フォーミング時の電流量が大きいと、可変抵抗素子の書き換えに必要な電流も大きくなる。これは、フォーミング時の電流が大きいほど、生成されるフィラメントパスの太さが太く、また、ばらつきが大きくなることによる。逆に、フォーミング時に流れる電流を制限し、フィラメントパスの太さを細く形成するほど、抵抗スイッチングの原因であるフィラメントパスの開閉に必要な電流、つまり、書き換えに必要な電流を少なくすることができる。   Incidentally, it is known that the current required for rewriting the variable resistance element has a positive correlation with the amount of current during forming. That is, if the amount of current during forming is large, the current required for rewriting the variable resistance element also increases. This is because the larger the current during forming, the thicker the filament path generated and the greater the variation. On the contrary, the current required for opening / closing the filament path that causes resistance switching, that is, the current required for rewriting can be reduced as the current flowing during forming is limited and the thickness of the filament path is reduced. .

したがって、フォーミング電圧を低減するため、単に金属酸化物膜の膜厚を薄くしただけでは、フォーミング時の電流量が増加し、可変抵抗素子の書き換えに必要な電流が増加するため、結局、微細なトランジスタを用いて可変抵抗素子を駆動することが困難となる。   Therefore, simply reducing the film thickness of the metal oxide film to reduce the forming voltage increases the amount of current during forming and increases the current required for rewriting the variable resistance element. It becomes difficult to drive the variable resistance element using the transistor.

上記の従来技術における問題点を鑑み、本発明は、フォーミング電圧を低減しながらも、フォーミング時のリーク電流を低減し、低電圧かつ低電流でフォーミングが可能な構成の可変抵抗素子を提供することをその目的とする。   SUMMARY OF THE INVENTION In view of the above-described problems in the prior art, the present invention provides a variable resistance element having a configuration capable of forming at low voltage and low current by reducing leakage current during forming while reducing forming voltage. Is the purpose.

更に、かかる可変抵抗素子を備え、製造が容易な高集積の不揮発性半導体記憶装置を提供することをその目的とする。   It is another object of the present invention to provide a highly integrated nonvolatile semiconductor memory device that includes such a variable resistance element and is easy to manufacture.

上記目的を達成するための本発明に係る可変抵抗素子は、第1電極と第2電極の間にn型の金属酸化物膜が挟持され、前記両電極間への電気的ストレスの印加に応じて、前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、
前記可変抵抗素子は、
フォーミング処理を施すことにより、前記両電極間の抵抗状態が前記フォーミング処理前の初期高抵抗状態から可変抵抗状態に変化し、前記可変抵抗状態において、前記両電極間に前記電気的ストレスを印加することにより、前記両電極間の電気抵抗で規定される抵抗状態が二以上の異なる状態間で遷移し、当該遷移後の一の抵抗状態を情報の記憶に用いるものであり、
前記可変抵抗状態において、前記第1電極に前記第2電極を基準として正の電圧を印加すると、より低抵抗の抵抗状態に遷移し、
前記金属酸化物膜から酸素を引き抜き可能な酸素引き抜き物質が、前記第1電極内の少なくとも前記金属酸化膜との界面に、島状または粒子状に分散配置され、
前記酸素引き抜き物質を構成する酸素を除く少なくとも1つの元素の酸化物生成自由エネルギーが、前記酸素引き抜き物質を除く前記第1電極を構成する元素の酸化物生成自由エネルギーより低く、
前記酸素引き抜き物質が、前記金属酸化物膜と前記第1電極の界面の一部において前記金属酸化物膜と接触していることを特徴とする。
In order to achieve the above object, a variable resistance element according to the present invention has an n-type metal oxide film sandwiched between a first electrode and a second electrode, and responds to application of electrical stress between the electrodes. A variable resistance element in which the electrical resistance between the electrodes changes reversibly,
The variable resistance element is:
By performing the forming process, the resistance state between the electrodes changes from the initial high resistance state before the forming process to the variable resistance state, and the electrical stress is applied between the electrodes in the variable resistance state. Thus, the resistance state defined by the electrical resistance between the two electrodes transitions between two or more different states, and one resistance state after the transition is used for storing information,
In the variable resistance state, when a positive voltage is applied to the first electrode with reference to the second electrode, a transition is made to a lower resistance state,
An oxygen extracting material capable of extracting oxygen from the metal oxide film is dispersed and arranged in islands or particles at least at the interface with the metal oxide film in the first electrode,
The oxide formation free energy of at least one element excluding oxygen constituting the oxygen abstraction material is lower than the oxide formation free energy of the element constituting the first electrode excluding the oxygen abstraction material,
The oxygen-extracting substance is in contact with the metal oxide film at a part of the interface between the metal oxide film and the first electrode.

上記特徴の本発明に係る可変抵抗素子は、更に、前記酸素引き抜き物質が粒子状に、前記第1電極内に分散配置されてなり、前記酸素引き抜き物質の平均粒径が50nm以下であることが好ましい。   In the variable resistance element according to the present invention having the above characteristics, the oxygen-extracting substance is further dispersed in the first electrode in the form of particles, and the average particle diameter of the oxygen-extracting substance is 50 nm or less. preferable.

上記特徴の本発明に係る可変抵抗素子は、更に、前記金属酸化物膜が、Hf,Zr,Ti,Ta,V,Nb,Wの何れかの元素の酸化物、またはチタン酸ストロンチウムで構成されていることが好ましい。   In the variable resistance element according to the present invention having the above characteristics, the metal oxide film is further composed of an oxide of any element of Hf, Zr, Ti, Ta, V, Nb, and W, or strontium titanate. It is preferable.

上記特徴の本発明に係る可変抵抗素子は、更に、前記酸素引き抜き物質が、Ti,V,Al,Hf,Zrの何れかの元素を含んで構成されていることが好ましい。   In the variable resistance element according to the present invention having the above characteristics, it is preferable that the oxygen extracting material further includes any element of Ti, V, Al, Hf, and Zr.

上記特徴の本発明に係る可変抵抗素子は、更に、前記第2電極の仕事関数が4.5eV以上であることが好ましい。   In the variable resistance element according to the present invention having the above characteristics, the work function of the second electrode is preferably 4.5 eV or more.

上記目的を達成するための本発明に係る不揮発性半導体記憶装置は、上記特徴の本発明に係る可変抵抗素子を複数、行または列方向のうち少なくとも列方向に配列したメモリセルアレイを備えることを特徴とする。   In order to achieve the above object, a non-volatile semiconductor memory device according to the present invention comprises a memory cell array in which a plurality of variable resistance elements according to the present invention having the above characteristics are arranged in at least the column direction in the row or column direction. And

本発明に依れば、金属酸化物膜(可変抵抗体)を第1電極と第2電極で挟持した可変抵抗素子において、第1電極内に、酸化物生成自由エネルギーの低い酸素引き抜き物質を配し、かかる酸素引き抜き物質が、金属酸化物膜と第1電極の界面の一部において前記金属酸化物膜と接触している。これにより、金属酸化物膜から酸素引き抜き物質に酸素が抜き取られ、金属酸化物膜中に酸素欠損濃度の高い領域が局所的に形成されることにより、フォーミング電圧を低減しつつフォーミング時のリーク電流を低く維持できる。   According to the present invention, in a variable resistance element in which a metal oxide film (variable resistor) is sandwiched between a first electrode and a second electrode, an oxygen extracting material having a low free energy for oxide formation is disposed in the first electrode. The oxygen-extracting substance is in contact with the metal oxide film at a part of the interface between the metal oxide film and the first electrode. As a result, oxygen is extracted from the metal oxide film into the oxygen-extracting substance, and a region having a high oxygen deficiency concentration is locally formed in the metal oxide film, thereby reducing leakage current during forming while reducing the forming voltage. Can be kept low.

これにより、フォーミング電圧を低くしながら、フォーミングに必要な電流を大きくすることなくフォーミングが可能となり、低電圧・低電流で駆動可能な可変抵抗素子を実現できる。この結果、耐圧の低い微細トランジスタを用いて容易に可変抵抗素子の駆動が可能となり、かかる可変抵抗素子を備えた高集積の不揮発性半導体記憶装置を容易に実現することが可能になる。   As a result, forming can be performed without increasing the current required for forming while lowering the forming voltage, and a variable resistance element that can be driven with low voltage and low current can be realized. As a result, the variable resistance element can be easily driven using a fine transistor with a low breakdown voltage, and a highly integrated nonvolatile semiconductor memory device including such a variable resistance element can be easily realized.

本発明の可変抵抗素子の構造の一例を示す断面模式図Sectional schematic diagram showing an example of the structure of the variable resistance element of the present invention 金属の酸化物生成自由エネルギー、及び、仕事関数値を示す表Table showing metal oxide free energy and work function values フォーミング電圧測定時において、可変抵抗素子に印加した電圧に対する可変抵抗素子に流れる電流量の変化を示す図The figure which shows the change of the electric current amount which flows into a variable resistance element with respect to the voltage applied to the variable resistance element at the time of forming voltage measurement Ta又はTiを第1電極とする従来の可変抵抗素子において、熱処理後の第1電極と金属酸化物膜(抵抗変化層)との境界近傍の酸素濃度分布を示す図The figure which shows oxygen concentration distribution of the boundary vicinity of the 1st electrode and metal oxide film (resistance change layer) after heat processing in the conventional variable resistance element which uses Ta or Ti as the 1st electrode. 本発明に係る不揮発性半導体記憶装置の概略の構成を示す回路ブロック図1 is a circuit block diagram showing a schematic configuration of a nonvolatile semiconductor memory device according to the present invention. 本発明の可変抵抗素子を備えるメモリセルアレイの概略の構造を示す断面図Sectional drawing which shows the schematic structure of a memory cell array provided with the variable resistance element of this invention 従来構成の可変抵抗素子の素子構造を示す模式図Schematic diagram showing the element structure of a conventional variable resistance element 1T1R型メモリセルの一構成例を示す等価回路図Equivalent circuit diagram showing one configuration example of 1T1R type memory cell 1R型のメモリセルの一構成例を示す等価回路図Equivalent circuit diagram showing one configuration example of 1R type memory cell 粒子状または島状の酸素引き抜き物質の大きさを示す図Diagram showing the size of particulate or island-like oxygen scavenging substances 粒子状または島状の酸素引き抜き物質の平均粒径の算出方法を示す図The figure which shows the calculation method of the average particle diameter of the particulate or island-like oxygen drawing substance

〈第1実施形態〉
図1は本発明の一実施形態に係る不揮発性半導体記憶装置(以降、適宜「本発明装置1」と称す)において用いる可変抵抗素子2の素子構造を模式的に示す断面図である。尚、以降に示す図面では、説明の都合上、要部を強調して示すこととし、素子各部の寸法比と実際の寸法比とは必ずしも一致しない場合がある。
<First Embodiment>
FIG. 1 is a cross-sectional view schematically showing an element structure of a variable resistance element 2 used in a nonvolatile semiconductor memory device according to an embodiment of the present invention (hereinafter, referred to as “present apparatus 1” as appropriate). In the drawings shown below, for the convenience of explanation, the main part is shown with emphasis, and the dimensional ratio of each part of the element may not always match the actual dimensional ratio.

本実施形態では、抵抗変化層(可変抵抗体)としてバンドギャップの大きな絶縁物層である酸化ハフニウム(HfO)を選んで用いる。しかしながら、本発明はこの構成に限定されるものではない。抵抗変化層として酸化ジルコニウム(ZrO)、酸化チタン(TiO)、酸化タンタル(TaO)、酸化バナジウム(VO)、酸化ニオブ(NbO)、酸化タングステン(WO)、或いは、チタン酸ストロンチウム(SrTiO)等を用いてもよい。尚、これらは全て、n型の金属酸化物である。 In the present embodiment, hafnium oxide (HfO X ), which is an insulating layer having a large band gap, is selected and used as the variable resistance layer (variable resistor). However, the present invention is not limited to this configuration. Zirconium oxide (ZrO X ), titanium oxide (TiO X ), tantalum oxide (TaO X ), vanadium oxide (VO X ), niobium oxide (NbO X ), tungsten oxide (WO X ), or titanic acid as the resistance change layer Strontium (SrTiO x ) or the like may be used. These are all n-type metal oxides.

尚、これらの遷移金属酸化物を抵抗変化層として用いる場合、可変抵抗素子の製造直後の初期抵抗は非常に高く、電気的ストレスによって高抵抗状態と低抵抗状態を切り替え可能な状態にするためには、使用前に、通常の書き換え動作に用いる電圧パルスより電圧振幅が大きく、かつパルス幅が長い電圧パルスを製造直後の初期状態の可変抵抗素子に印加し、抵抗スイッチングがおきる電流パスを形成する、所謂フォーミング処理を行っておく必要がある。このフォーミング処理によって形成される電流パス(フィラメントと呼ばれる)がその後の素子の電気特性を決定することが知られている。   When these transition metal oxides are used as the resistance change layer, the initial resistance immediately after the manufacture of the variable resistance element is very high, so that a high resistance state and a low resistance state can be switched by an electrical stress. Before use, a voltage pulse having a voltage amplitude larger than that of a voltage pulse used for a normal rewrite operation and a longer pulse width is applied to a variable resistance element in an initial state immediately after manufacturing to form a current path in which resistance switching occurs. It is necessary to perform so-called forming processing. It is known that the current path (called a filament) formed by this forming process determines the electrical characteristics of the subsequent device.

可変抵抗素子2は、基板10上に形成された絶縁膜11上に、第2電極12、抵抗変化層である金属酸化物膜13、及び、第1電極15がこの順で堆積ならびにパターニングされ、形成されている。ここで、可変抵抗素子2は、第2電極12と金属酸化物膜13との界面側において、ショットキー界面が形成され、かかる界面近傍の電子状態が電気的ストレスの印加により可逆的に変化し、この結果抵抗が変化するように構成されている。   In the variable resistance element 2, a second electrode 12, a metal oxide film 13 that is a resistance change layer, and a first electrode 15 are deposited and patterned in this order on an insulating film 11 formed on a substrate 10. Is formed. Here, in the variable resistance element 2, a Schottky interface is formed on the interface side between the second electrode 12 and the metal oxide film 13, and the electronic state in the vicinity of the interface changes reversibly by application of electrical stress. As a result, the resistance is changed.

さらに、第1電極15内に、酸素引き抜き物質14が配されている。酸素引き抜き物質14は、金属酸化物膜13と第1電極15との界面の一部において、金属酸化物膜13と接触している。   Further, an oxygen extracting material 14 is disposed in the first electrode 15. The oxygen extracting material 14 is in contact with the metal oxide film 13 at a part of the interface between the metal oxide film 13 and the first electrode 15.

酸素引き抜き物質14は、金属酸化物膜13から酸素を引き抜く能力を有しているとともに、抵抗スイッチングが第2電極12の界面側で安定に起こるように、仕事関数が第2電極12よりも小さな材料で構成される。より具体的には、第2電極12の仕事関数が4.5eV以上となり、酸素引き抜き物質14の仕事関数が第2電極12の仕事関数未満、好適には、4.5eV以下となるように、第2電極12及び酸素引き抜き物質14の材料を選択する。酸素引き抜き物質14は、金属酸化物膜13と接触しているため、熱処理プロセスおよびフォーミング電圧の印加の際に、金属酸化物膜13中の酸素が酸素引き抜き物質14側に移動することで、フィラメントの形成を容易にする。   The oxygen extracting material 14 has the ability to extract oxygen from the metal oxide film 13 and has a work function smaller than that of the second electrode 12 so that resistance switching occurs stably on the interface side of the second electrode 12. Composed of materials. More specifically, the work function of the second electrode 12 is 4.5 eV or more, and the work function of the oxygen extracting material 14 is less than the work function of the second electrode 12, preferably 4.5 eV or less. The materials of the second electrode 12 and the oxygen extracting substance 14 are selected. Since the oxygen extracting material 14 is in contact with the metal oxide film 13, the oxygen in the metal oxide film 13 moves to the oxygen extracting material 14 side during the heat treatment process and the forming voltage application, so that the filament Facilitates the formation of

一方、第1電極15は、酸素引き抜き物質14よりも酸素を引き抜き難い材料で構成する。換言すると、第1電極15は、その酸化物生成自由エネルギーが、酸素引き抜き物質14を構成する酸素を除く少なくとも1つの元素の酸化物生成自由エネルギーよりも高い材料の中から選択される。更に、第1電極15の酸化物生成自由エネルギーが、酸素引き抜き物質14を構成する酸素を除く少なくとも1つの元素の酸化物生成自由エネルギーよりも、酸素分子一モルあたり100kJ以上高いことがより好ましい。これにより、酸素引き抜き物質14は、金属酸化物膜13と第1電極15との界面の一部において、金属酸化物膜13と接触しているため、酸素引き抜き物質14と金属酸化物膜13との金属酸化物膜13側の接触部分において酸素欠損濃度の高い部分(図1の領域16)が、金属酸化物膜13内に局所的に形成される。   On the other hand, the first electrode 15 is made of a material that is less likely to extract oxygen than the oxygen extracting material 14. In other words, the first electrode 15 is selected from materials whose oxide generation free energy is higher than the oxide generation free energy of at least one element excluding oxygen constituting the oxygen extracting material 14. Furthermore, the oxide formation free energy of the first electrode 15 is more preferably 100 kJ or more per mole of oxygen molecule than the oxide formation free energy of at least one element excluding oxygen constituting the oxygen extracting material 14. Thereby, since the oxygen extracting substance 14 is in contact with the metal oxide film 13 at a part of the interface between the metal oxide film 13 and the first electrode 15, the oxygen extracting substance 14 and the metal oxide film 13 A portion having a high oxygen vacancy concentration (region 16 in FIG. 1) in the contact portion on the metal oxide film 13 side is locally formed in the metal oxide film 13.

第1電極15も、酸素引き抜き物質14と同様、抵抗スイッチングが第2電極12の界面側で安定に起こるように、仕事関数が第2電極12よりも小さな材料で構成されることが好ましい。より好ましくは、第1電極15の仕事関数が4.5eV以下となるように、第1電極15の材料を選択するとよい。   The first electrode 15 is also preferably made of a material having a work function smaller than that of the second electrode 12 so that resistance switching occurs stably on the interface side of the second electrode 12, similarly to the oxygen extracting material 14. More preferably, the material of the first electrode 15 may be selected so that the work function of the first electrode 15 is 4.5 eV or less.

ここで、酸素引き抜き物質14として利用可能な、酸素を引き抜きやすい導電性材料の例としては、Ti(4.3eV)、V(4.3eV)、Al(4.2eV)、Hf(3.9eV)、Zr(4.1eV)の各金属が挙げられる。尚、括弧内に各金属の仕事関数値を示した。このような導電性材料を、ナノ粒子状に形成して第1電極内に分散配置するか、或いはナノサイズの島状に金属酸化物膜13上に形成することで、金属酸化物膜13と第1電極15との界面の一部において酸素引き抜き物質14が金属酸化物膜13と接触する可変抵抗素子2を形成できる。かかるナノ粒子状の酸素引き抜き物質14の平均粒径、或いは、かかるナノサイズの島状の酸素引き抜き物質の平均の大きさは、フィラメント径と同程度の大きさであることが好ましい。かかるフィラメント径は、フォーミングの条件や金属酸化物膜13の材料に依存するが、50nm程度以下と考えられている。したがって、かかる平均粒径または平均の大きさは、夫々、50nm以下が好ましく、5〜10nmがより好ましい。   Here, as an example of a conductive material that can be used as the oxygen extracting substance 14 and easily extract oxygen, Ti (4.3 eV), V (4.3 eV), Al (4.2 eV), Hf (3.9 eV). ) And Zr (4.1 eV). The work function value of each metal is shown in parentheses. Such a conductive material is formed in the form of nanoparticles and dispersed in the first electrode, or formed on the metal oxide film 13 in the form of nano-sized islands. The variable resistance element 2 in which the oxygen extracting material 14 is in contact with the metal oxide film 13 at a part of the interface with the first electrode 15 can be formed. The average particle diameter of the nanoparticulate oxygen extracting material 14 or the average size of the nanosized island oxygen extracting material is preferably about the same as the filament diameter. The filament diameter is considered to be about 50 nm or less, although it depends on the forming conditions and the material of the metal oxide film 13. Accordingly, the average particle diameter or average size is preferably 50 nm or less, and more preferably 5 to 10 nm.

また、第2電極12として利用可能な材料の例としては、窒化チタン(TiN:4.7eV)あるいは酸窒化チタンの他、比較的仕事関数の大きく、LSI製造プロセスでよく用いられる材料として、窒化タンタル(TaNx:窒素の化学量論的組成xに依存して、4.05〜5.4eV)、酸窒化タンタル、窒化チタンアルミニウム、又は、W(4.5eV),Ni(5.2eV)等が利用可能である。尚、括弧内に各金属の仕事関数値を示した。   Examples of materials that can be used as the second electrode 12 include titanium nitride (TiN: 4.7 eV) or titanium oxynitride, a material having a relatively large work function and often used in an LSI manufacturing process. Tantalum (TaNx: 4.05 to 5.4 eV depending on the stoichiometric composition x of nitrogen), tantalum oxynitride, aluminum aluminum nitride, W (4.5 eV), Ni (5.2 eV), etc. Is available. The work function value of each metal is shown in parentheses.

第1電極15として利用可能な材料として、Ta、Ti、V、Al、W、Nb、Hf、Zrの各金属の酸化物の427℃(製造プロセスによる熱履歴を考慮して、700K)における酸素分子一モルあたりの酸化物生成自由エネルギー[kJ/mol]の値、及び、各金属の仕事関数値を、図2に示す。図2に示すように、酸化物生成自由エネルギーはHf、Al、Zr、Ti、Ta、Nb、V、Wの順で低い。例えば、酸素引き抜き物質14としてTiOを用いる場合、第1電極材料としてTa、Nb、V、Wが夫々、利用できる。 As a material that can be used as the first electrode 15, oxygen at 427 ° C. (700 K in consideration of the thermal history of the manufacturing process) of oxides of metals such as Ta, Ti, V, Al, W, Nb, Hf, and Zr. The value of oxide formation free energy [kJ / mol] per mole of molecule and the work function value of each metal are shown in FIG. As shown in FIG. 2, the oxide formation free energy is low in the order of Hf, Al, Zr, Ti, Ta, Nb, V, and W. For example, when TiO X is used as the oxygen extracting substance 14, Ta, Nb, V, and W can be used as the first electrode material, respectively.

このようにして構成された可変抵抗素子2は、フォーミング処理後の可変抵抗状態において、第1電極15に第2電極12を基準として正の電圧を印加すると、より低抵抗の抵抗状態に遷移し、第2電極12に第1電極15を基準として正の電圧を印加すると、より高抵抗の抵抗状態に遷移する。すなわち、可変抵抗素子2は、高抵抗化と低抵抗化とで書き換えに必要な電圧パルスの極性が逆の、バイポーラ型のスイッチング特性を示す。   The variable resistance element 2 thus configured transitions to a lower resistance state when a positive voltage is applied to the first electrode 15 with respect to the second electrode 12 in the variable resistance state after the forming process. When a positive voltage is applied to the second electrode 12 with the first electrode 15 as a reference, a transition is made to a higher resistance state. That is, the variable resistance element 2 exhibits a bipolar switching characteristic in which the polarity of the voltage pulse necessary for rewriting is reversed between an increase in resistance and a decrease in resistance.

以下に可変抵抗素子2の製造方法について示す。まず、単結晶シリコン基板10上に、絶縁膜11として厚さ200nmのシリコン酸化膜を熱酸化法により形成する。その後、第2電極12の材料として、例えば厚さ100nmの窒化チタン膜を、スパッタリング法によりシリコン酸化膜11上に形成する。   A method for manufacturing the variable resistance element 2 will be described below. First, a 200 nm thick silicon oxide film is formed as the insulating film 11 on the single crystal silicon substrate 10 by a thermal oxidation method. Thereafter, a titanium nitride film having a thickness of, for example, 100 nm is formed on the silicon oxide film 11 as a material of the second electrode 12 by a sputtering method.

その後、かかる窒化チタン膜12上に、金属酸化物膜13の材料として、例えば、厚さが3〜5nm(ここでは、5nm)の酸化ハフニウム膜を、スパッタリングまたはALD(Atomic Layer Deposition)等により成膜し、更に、酸素引き抜き物質14としてチタンを粒子状または島状となるように堆積する。ここで、酸素引き抜き物質を粒子状または島状に堆積するには、スパッタリング、熱プラズマを用いたナノ粒子堆積、ナノ粒子溶液への浸漬等、一般的に知られた方法を用いることができる。   Thereafter, a hafnium oxide film having a thickness of 3 to 5 nm (here, 5 nm) is formed on the titanium nitride film 12 by sputtering or ALD (Atomic Layer Deposition) as a material of the metal oxide film 13, for example. Further, titanium is deposited as the oxygen extracting substance 14 in a particle shape or an island shape. Here, in order to deposit the oxygen extracting substance in the form of particles or islands, generally known methods such as sputtering, nanoparticle deposition using thermal plasma, and immersion in a nanoparticle solution can be used.

例えば、スパッタリングによる堆積では、プラズマからの基板表面へのイオン照射を十分行い、ターゲットからの元素が基板上でマイグレーションして島状成長しやすいようにする。イオンの基板表面への照射エネルギーを10〜50eV程度、基板表面へのイオンの単位時間単位面積あたり照射数の、ターゲットから基板表面へ飛来する原子の単位時間単位面積当たりの照射数に対する比を10以上とすることが好ましい。また、300℃程度以上の基板加熱を併用してもよい。ナノ粒子径は、プラズマ励起電力、基板へのイオン照射エネルギ、基板加熱温度、ターゲット-基板間距離等により制御することができる。   For example, in the deposition by sputtering, ion irradiation from the plasma to the substrate surface is sufficiently performed so that an element from the target migrates on the substrate and easily grows in an island shape. The irradiation energy of ions to the substrate surface is about 10 to 50 eV, and the ratio of the number of ions per unit time unit area to the substrate surface to the number of irradiation per unit time unit area of atoms flying from the target to the substrate surface is 10 The above is preferable. Moreover, you may use together the board | substrate heating of about 300 degreeC or more. The nanoparticle diameter can be controlled by plasma excitation power, ion irradiation energy to the substrate, substrate heating temperature, target-substrate distance, and the like.

また、熱プラズマによるナノ粒子堆積は、大気圧に近いプラズマ原料ガスに高周波電力を印加して生成される熱プラズマ中に原料(金属粉末や金属粉末を分散した溶液等)を注入する堆積法である。熱プラズマ中に注入された金属は蒸発し、基板に飛来する途中に冷却されてナノ粒子となる。ナノ粒子径は、高周波電力、蒸発金属源-基板間距離により制御することができる。   Nanoparticle deposition by thermal plasma is a deposition method in which raw material (metal powder or a solution in which metal powder is dispersed) is injected into thermal plasma generated by applying high-frequency power to a plasma source gas close to atmospheric pressure. is there. The metal injected into the thermal plasma evaporates and is cooled while flying to the substrate to become nanoparticles. The nanoparticle diameter can be controlled by the high-frequency power and the distance between the evaporated metal source and the substrate.

また、ナノ粒子溶液への浸漬による堆積では、Langmuir-Blodgett(LB)膜を用いる。金属酸化物膜13の上にLB膜を単層成膜した基板を、表面処理をしたナノ粒子が分散された溶液に浸漬するとナノ粒子が基板表面に堆積される。上述の通り、これら粒子状または島状の酸素引き抜き物質14の平均粒径は、50nm以下が好ましく、5〜10nmがより好ましい。ナノ粒子を分散させた溶液は、様々な粒径範囲のものが入手可能であり、上述したように50nm以下が好ましく、より好ましくは5〜10nmのものを選択すればよい。   In addition, a Langmuir-Blodgett (LB) film is used for deposition by immersion in a nanoparticle solution. When a substrate having a single layer of LB film formed on the metal oxide film 13 is immersed in a solution in which nanoparticles subjected to surface treatment are dispersed, the nanoparticles are deposited on the substrate surface. As described above, the average particle size of the particulate or island-like oxygen extracting material 14 is preferably 50 nm or less, and more preferably 5 to 10 nm. The solution in which the nanoparticles are dispersed is available in various particle size ranges, and is preferably 50 nm or less, more preferably 5 to 10 nm as described above.

粒子状または島上の酸素引き抜き物質14の大きさは、断面観察で測定することができる。図10に示すように、酸素引き抜き物質14の断面形状は種々想定されるが、図10の矢印で示すように各粒子の大きさをφiとし、平均粒径φmを、φm=Σfiφi/Σfiで算出すればよい(図11)。この平均粒径φmを、好ましくは50nm以下、より好ましくは5〜10nmとすればよい。 The size of the oxygen scavenging substance 14 in the form of particles or islands can be measured by cross-sectional observation. As shown in FIG. 10, various cross-sectional shapes of the oxygen extracting material 14 are assumed. As shown by the arrows in FIG. 10, the size of each particle is φi, and the average particle diameter φm is φm = Σ i fiφi / it may be calculated by the sigma i fi (Figure 11). The average particle diameter φm is preferably 50 nm or less, more preferably 5 to 10 nm.

その後、酸素引き抜き物質14上に、第1電極15の材料として、例えば、厚さ150nmのタンタル薄膜をスパッタリング法により形成する。最後にフォトレジスト工程によるパターンを形成して、ドライエッチングにより例えば0.4μm×0.4μmの素子領域を図1に示すように形成する。これにより、可変抵抗素子2が作製される。以降、熱処理を行うとともに、必要に応じて層間絶縁膜形成、配線等を行う。   Thereafter, a tantalum thin film having a thickness of, for example, 150 nm is formed on the oxygen extracting substance 14 as a material of the first electrode 15 by a sputtering method. Finally, a pattern by a photoresist process is formed, and an element region of, for example, 0.4 μm × 0.4 μm is formed by dry etching as shown in FIG. Thereby, the variable resistance element 2 is produced. Thereafter, heat treatment is performed, and interlayer insulation film formation, wiring, and the like are performed as necessary.

その後、フォーミング電圧を第1電極と第2電極間に印加して、可変抵抗素子2を抵抗変化が可能な可変抵抗状態に形成する。   Thereafter, a forming voltage is applied between the first electrode and the second electrode to form the variable resistance element 2 in a variable resistance state in which the resistance can be changed.

以下に、上記構成が課題解決に有効であることを説明する。図3は、上述した可変抵抗素子2の製造において、酸素引き抜き物質14の堆積を除いたプロセスで作製した従来構成の可変抵抗素子3(3a、3b)のI‐V特性を示す図であり、フォーミング電圧測定時において、可変抵抗素子に印加した電圧に対する可変抵抗素子に流れる電流量の変化を示している。図中、電流が急峻に増大する電圧が、フォーミング電圧の測定値である。また、図3では、第1電極15としてTaを用いた素子3aと、第1電極15を、本実施形態で酸素引き抜き物質として用いるTiのみで構成した素子3bのI‐V特性を比較している。尚、実験は半導体パラメータアナライザ(アジレント・テクノロジー社の4156C)を用いて、印加電圧を0Vから5Vまで、10mVステップで増加させながら、電流量が所定値を超えた電圧を測定した。   Hereinafter, it will be described that the above configuration is effective for solving the problem. FIG. 3 is a diagram showing IV characteristics of a variable resistance element 3 (3a, 3b) having a conventional configuration manufactured by a process excluding the deposition of the oxygen extracting material 14 in the manufacture of the variable resistance element 2 described above. A change in the amount of current flowing through the variable resistance element with respect to the voltage applied to the variable resistance element during forming voltage measurement is shown. In the figure, the voltage at which the current sharply increases is the measured value of the forming voltage. Further, in FIG. 3, the IV characteristics of the element 3a using Ta as the first electrode 15 and the element 3b including only the Ti used for the first electrode 15 as an oxygen extracting material in this embodiment are compared. Yes. In the experiment, a semiconductor parameter analyzer (Agilent Technology 4156C) was used to measure the voltage at which the amount of current exceeded a predetermined value while increasing the applied voltage from 0 V to 5 V in 10 mV steps.

5nmの膜厚のHfOを金属酸化物膜13とし、100nmのTaを第1電極15に用いた素子3aと、同じく5nmの膜厚のHfOを金属酸化物膜13とし、第1電極15としてTaに替えて100nmのTiを用いた素子3bとを比較すると、Ta電極を用いるよりも、Ti電極を用いたほうが、フォーミング電圧を低くすることができる。これは、TiがTaよりも酸化物生成自由エネルギーが低く、金属酸化物膜13から酸素を抜き取りやすいためである。 The element 3a using 5 nm thick HfO X as the metal oxide film 13 and 100 nm Ta as the first electrode 15 and the same 5 nm thick HfO X as the metal oxide film 13 are used as the first electrode 15. As compared with the element 3b using 100 nm Ti instead of Ta, the forming voltage can be lowered by using the Ti electrode rather than using the Ta electrode. This is because Ti has a lower free energy for oxide formation than Ta and oxygen can be easily extracted from the metal oxide film 13.

図4は、350℃で熱処理後の素子3aと素子3bの第1電極15と金属酸化物膜13層との境界近傍の酸素濃度分布をSIMS(Secondary-Ion Mass Spectroscopy: 二次イオン質量分析法)により測定したものである。図4から分かるように、Ti電極を用いる素子3b(図4右)の方が、Ta電極を用いる素子3a(図4左)と比べて、電極側への酸素の拡散が大きいことが分かる。   FIG. 4 shows the SIMS (Secondary-Ion Mass Spectroscopy: Secondary Ion Mass Spectroscopy) analysis of the oxygen concentration distribution in the vicinity of the boundary between the first electrode 15 and the metal oxide film 13 layer of the element 3a and element 3b after heat treatment at 350 ° C. ). As can be seen from FIG. 4, the element 3b using the Ti electrode (FIG. 4 right) has a larger oxygen diffusion to the electrode side than the element 3a using the Ta electrode (FIG. 4 left).

したがって、第1電極15としてTa電極を用いたうえで、第1電極15内に、酸素引き抜き物質14としてTaよりも酸化物生成自由エネルギーの低いTiを配することで、Tiと金属酸化物膜13が接する界面の金属酸化物膜13側において、酸素欠損濃度の高い領域16が形成され、耐圧が下がることによりフォーミング電圧を低減することができる。   Therefore, after using a Ta electrode as the first electrode 15, Ti and a metal oxide film are disposed in the first electrode 15 as the oxygen extracting substance 14 with Ti having a lower free energy of oxide generation than Ta. A region 16 having a high oxygen vacancy concentration is formed on the side of the metal oxide film 13 at the interface with which 13 is in contact, and the withstand voltage decreases, so that the forming voltage can be reduced.

ただし、酸素引き抜き物質14が金属酸化物膜13と全面で接している場合、金属酸化物膜13の全面に渡って酸素欠損が導入されてしまうため、フォーミング時のリーク電流が大きくなりすぎる(初期状態の抵抗値が低くなりすぎる)という懸念が生じる。この結果、フォーミングに必要な電流が大きくなるという問題、及び、高抵抗状態の抵抗値を高くできないという問題が別に発生する。   However, when the oxygen extracting material 14 is in contact with the entire surface of the metal oxide film 13, oxygen vacancies are introduced over the entire surface of the metal oxide film 13, so that the leakage current at the time of forming becomes too large (initial stage). There is a concern that the resistance value of the state becomes too low). As a result, there arises another problem that the current required for forming becomes large and that the resistance value in the high resistance state cannot be increased.

高抵抗状態の抵抗値は、原理的に初期状態の抵抗値よりも高くはできない。このため、初期状態の抵抗値が十分高くない場合に一定以上の抵抗変化比を実現しようとすると、低抵抗状態の抵抗値を低くせざるをえない。しかしながら、この結果として低抵抗状態から高抵抗状態へ遷移させるための書き込み電流が大きくなってしまう。   In principle, the resistance value in the high resistance state cannot be higher than the resistance value in the initial state. For this reason, if an attempt is made to achieve a certain resistance change ratio when the resistance value in the initial state is not sufficiently high, the resistance value in the low resistance state has to be lowered. However, as a result, the write current for making a transition from the low resistance state to the high resistance state becomes large.

しかしながら、本発明では、酸素引き抜き物質14を金属酸化物膜13との界面の全面で接触する構成とせず、第1電極15と金属酸化物膜13との界面の一部において接触する構成としている。このように構成することで、第1電極15と金属酸化物膜13の界面のうち、酸素引き抜き物質14と接していない界面では第1電極15側への酸素引き抜き効果は小さいため、リーク電流増大を抑制しつつ、フォーミング電圧を低減することができる。好ましくは、酸素引き抜き物質14が金属酸化物膜13と接触して、酸素欠損濃度の高い領域16が形成される界面の面積が、第1電極面積に比べて十分小さければ(好ましくは、1/10以下)、フォーミングに必要な電圧を低減し、且つ、リーク電流を低く抑えることが可能となる。   However, in the present invention, the oxygen extracting substance 14 is not in contact with the entire surface of the interface with the metal oxide film 13 but in contact with part of the interface between the first electrode 15 and the metal oxide film 13. . With such a configuration, the effect of extracting oxygen toward the first electrode 15 is small at the interface between the first electrode 15 and the metal oxide film 13 that is not in contact with the oxygen extracting material 14, so that the leakage current increases. The forming voltage can be reduced while suppressing the above. Preferably, if the oxygen extracting material 14 is in contact with the metal oxide film 13 and the area of the interface where the region 16 having a high oxygen vacancy concentration is formed is sufficiently smaller than the first electrode area (preferably 1 / 10 or less), the voltage required for forming can be reduced and the leakage current can be kept low.

以上より、可変抵抗素子2は、酸素引き抜き物質14が金属酸化物膜13から局所的に酸素を引き抜くことにより、局所的に耐圧の低い領域を形成できるため、フォーミング電圧を低減しつつ、リーク電流を低く維持できる。この結果、高集積の不揮発性メモリに適した低電圧・低電流で駆動可能な可変抵抗素子を実現できる。   As described above, since the variable resistance element 2 can form a region having a low withstand voltage locally by the oxygen extracting material 14 extracting oxygen from the metal oxide film 13, the leakage current can be reduced while reducing the forming voltage. Can be kept low. As a result, it is possible to realize a variable resistance element that can be driven with a low voltage and a low current and is suitable for a highly integrated nonvolatile memory.

〈第2実施形態〉
上述の可変抵抗素子2を備える本発明装置1の例を図5に示す。図5は、本発明装置1の概略の構成を示す回路ブロック図であり、本発明装置1は、夫々、メモリセルアレイ21、制御回路22、電圧発生回路23、ワード線デコーダ24、ビット線デコーダ25を備えてなる。
Second Embodiment
An example of the device 1 of the present invention including the above-described variable resistance element 2 is shown in FIG. FIG. 5 is a circuit block diagram showing a schematic configuration of the device 1 of the present invention. The device 1 of the present invention includes a memory cell array 21, a control circuit 22, a voltage generation circuit 23, a word line decoder 24, and a bit line decoder 25, respectively. It is equipped with.

メモリセルアレイ21は、可変抵抗素子2を含むメモリセルを行及び列方向に夫々複数マトリクス状に配置した、列方向に延伸するビット線により同一列に属するメモリセルが接続され、行方向に延伸するワード線により同一行に属するメモリセル同士が相互に接続される、例えば図8又は図9の等価回路図で示されるメモリセルアレイであり、ワード線を介して選択ワード線電圧及び非選択ワード線電圧の何れかを、ビット線を介して選択ビット線電圧及び非選択ビット線電圧の何れかを、夫々、各別に印加することにより、書き込み、消去、読み出し、及びフォーミング処理の各動作時において、外部からのアドレス入力で指定される動作対象の一または複数のメモリセルを選択することができる。   The memory cell array 21 includes a plurality of memory cells including the variable resistance elements 2 arranged in a matrix in the row and column directions, and memory cells belonging to the same column are connected by bit lines extending in the column direction, and extend in the row direction. For example, the memory cell array shown in the equivalent circuit diagram of FIG. 8 or FIG. 9 in which memory cells belonging to the same row are connected to each other by a word line, a selected word line voltage and an unselected word line voltage via the word line Any one of the selected bit line voltage and the non-selected bit line voltage is applied to each via the bit line, so that the external operation is performed in each of the write, erase, read, and forming processes. It is possible to select one or a plurality of memory cells to be operated designated by address input from.

また、メモリセルアレイ21は、単位メモリセルに電流制限素子を含まない1R構造のメモリセルアレイ(図9参照)、或いは単位メモリセルに電流制限素子としてダイオードを含む1D1R構造のメモリセルアレイ、或いは単位メモリセルに電流制限素子としてトランジスタを含む1T1R構造のメモリセルアレイ(図8参照)の何れかであってもよい。1D1R構造のメモリセルアレイにおいては、ダイオードの一方端と可変抵抗素子の一電極とが直列に接続されてメモリセルを構成し、ダイオードの他方端と可変抵抗素子の他電極の何れか一方が、夫々、ビット線及びワード線の何れか一方と接続している。1T1R構造のメモリセルアレイにおいては、トランジスタのソース或いはドレインの何れか一方と可変抵抗素子の一電極とが直列に接続されてメモリセルを構成し、可変抵抗素子と接続しないトランジスタのソース或いはドレインの他方、及び、トランジスタと接続しない不揮発性可変抵抗素子の他電極との何れか一方が、列方向に延伸するビット線に接続し、もう一方が接地電圧を供給するための共通のソース線に接続し、トランジスタのゲート端子同士が行方向に延伸するワード線に接続している。   The memory cell array 21 may be a 1R structure memory cell array (see FIG. 9) in which the unit memory cell does not include a current limiting element, or a 1D1R structure memory cell array in which the unit memory cell includes a diode as a current limiting element, or a unit memory cell. 1T1R memory cell array (see FIG. 8) including a transistor as a current limiting element. In a memory cell array having a 1D1R structure, one end of a diode and one electrode of a variable resistance element are connected in series to form a memory cell, and either one of the other end of the diode and the other electrode of the variable resistance element is Are connected to either the bit line or the word line. In a memory cell array having a 1T1R structure, either one of a source or drain of a transistor and one electrode of a variable resistance element are connected in series to form a memory cell, and the other of the source or drain of a transistor not connected to the variable resistance element One of the other electrodes of the non-volatile variable resistance element not connected to the transistor is connected to a bit line extending in the column direction, and the other is connected to a common source line for supplying a ground voltage. The gate terminals of the transistors are connected to a word line extending in the row direction.

制御回路22は、メモリセルアレイ21の書き込み(セット)、消去(リセット)、読み出しの各メモリ動作の制御、及び、フォーミング処理の制御を行う。具体的には、制御回路22はアドレス線から入力されたアドレス信号、データ線から入力されたデータ入力、制御信号線から入力された制御入力信号に基づいて、ワード線デコーダ24、ビット線デコーダ25を制御して、メモリセルの各メモリ動作及びフォーミング処理を制御する。尚、図5に示す例では、制御回路22は、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。   The control circuit 22 controls each memory operation of writing (setting), erasing (resetting) and reading of the memory cell array 21, and controls forming processing. Specifically, the control circuit 22 uses the word line decoder 24 and the bit line decoder 25 based on the address signal input from the address line, the data input input from the data line, and the control input signal input from the control signal line. To control each memory operation and forming process of the memory cell. In the example shown in FIG. 5, the control circuit 22 has functions as a general address buffer circuit, data input / output buffer circuit, and control input buffer circuit (not shown).

電圧発生回路23は、書き込み(セット)、消去(リセット)、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、動作対象のメモリセルを選択するために必要な選択ワード線電圧及び非選択ワード線電圧を発生してワード線デコーダ24に供給し、選択ビット線電圧及び非選択ビット線電圧を発生してビット線デコーダ25に供給する。   The voltage generation circuit 23 is configured to select a selected word line voltage and non-voltage necessary for selecting a memory cell to be operated in each memory operation of writing (set), erasing (reset), and reading, and a memory cell forming process. A selected word line voltage is generated and supplied to the word line decoder 24, and a selected bit line voltage and a non-selected bit line voltage are generated and supplied to the bit line decoder 25.

ワード線デコーダ24は、書き込み(セット)、消去(リセット)、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、動作対象のメモリセルがアドレス線に入力され指定されると、かかるアドレス線に入力されたアドレス信号に対応するワード線を選択し、選択されたワード線と非選択のワード線に、夫々選択ワード線電圧と非選択ワード線電圧を各別に印加する。   When a memory cell to be operated is input to an address line and specified in each of memory operations for writing (set), erasing (reset), and reading, and a memory cell forming process, the word line decoder 24 receives the address A word line corresponding to an address signal input to the line is selected, and a selected word line voltage and a non-selected word line voltage are respectively applied to the selected word line and the non-selected word line.

ビット線デコーダ25は、書き込み(セット)、消去(リセット)、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、動作対象のメモリセルがアドレス線に入力され指定されると、かかるアドレス線に入力されたアドレス信号に対応するビット線を選択し、選択されたビット線と非選択のビット線に、夫々選択ビット線電圧と非選択ビット線電圧を各別に印加する。   When the memory cell to be operated is input to the address line and specified in each of the write (set), erase (reset), and read memory operations and the memory cell forming process, the bit line decoder 25 receives the address. A bit line corresponding to the address signal input to the line is selected, and a selected bit line voltage and a non-selected bit line voltage are respectively applied to the selected bit line and the non-selected bit line.

尚、制御回路22、電圧発生回路23、ワード線デコーダ24、ビット線デコーダ25の詳細な回路構成、デバイス構造、並びに、製造方法については、公知の回路構成を用いて実現可能であり、公知の半導体製造技術を用いて作製が可能であるので説明を割愛する。   The detailed circuit configuration, device structure, and manufacturing method of the control circuit 22, the voltage generation circuit 23, the word line decoder 24, and the bit line decoder 25 can be realized using a known circuit configuration. Since it can be manufactured using a semiconductor manufacturing technique, the description is omitted.

本発明の可変抵抗素子2を備えるメモリセルアレイ21の一例の構造断面図を図6に示す。図6に示すメモリセルアレイ21aは、1T1R構造のメモリセルアレイであり、アイランド状に形成された第1電極15は、層間絶縁膜33上を列方向(図6の横方向)に延伸するビット線BLに接続されている。アイランド状の金属配線31及びコンタクトプラグ32を介して下層に形成されるトランジスタTを接続するコンタクトプラグが、金属酸化物膜13と接する第2電極12となっている。そして、第2電極12の金属酸化物膜13との接触部分(素子形成領域)において、第2電極12、金属酸化物膜13、酸素引き抜き物質14、及び、第1電極15からなる可変抵抗素子2が形成されている。   FIG. 6 shows a structural cross-sectional view of an example of the memory cell array 21 including the variable resistance element 2 of the present invention. The memory cell array 21a shown in FIG. 6 is a memory cell array having a 1T1R structure, and the first electrode 15 formed in an island shape has a bit line BL extending on the interlayer insulating film 33 in the column direction (lateral direction in FIG. 6). It is connected to the. A contact plug that connects the transistor T formed in the lower layer through the island-shaped metal wiring 31 and the contact plug 32 serves as the second electrode 12 in contact with the metal oxide film 13. And in the contact part (element formation area) of the 2nd electrode 12 with the metal oxide film 13, the variable resistance element which consists of the 2nd electrode 12, the metal oxide film 13, the oxygen extraction substance 14, and the 1st electrode 15 2 is formed.

尚、上記実施形態において、1T1R構造のメモリセルアレイにおいては、ソース線を全メモリセルに共通とし、接地電圧が供給されているとしたが、かかるソース線は列方向に延伸し、同一列に属するメモリセル同士を相互に接続していてもよく、或いは行方向に延伸し、同一行に属するメモリセル同士を相互に接続していてもよい。更に、電圧発生回路23により供給される選択ソース線電圧及び非選択ソース線電圧を各ソース線に各別に印加するソース線デコーダ26(図示せず)を備えることで、書き込み(セット)、消去(リセット)、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、行或いは列毎にメモリセルを指定して動作対象のメモリセルを選択することが可能になる。かかるソース線デコーダ26は、動作対象のメモリセルがアドレス線に入力され指定されると、かかるアドレス線に入力されたアドレス信号に対応するソース線を選択し、選択されたソース線と非選択のソース線に、夫々選択ソース線電圧と非選択ソース線電圧を各別に印加する。   In the above embodiment, in the memory cell array having the 1T1R structure, the source line is common to all the memory cells and the ground voltage is supplied. However, the source line extends in the column direction and belongs to the same column. The memory cells may be connected to each other, or the memory cells that extend in the row direction and belong to the same row may be connected to each other. Furthermore, by providing a source line decoder 26 (not shown) for individually applying the selected source line voltage and the unselected source line voltage supplied by the voltage generation circuit 23 to each source line, writing (set) and erasing ( It is possible to select a memory cell to be operated by designating a memory cell for each row or column at the time of each memory operation for resetting and reading and at the time of memory cell forming processing. When the memory cell to be operated is input to the address line and designated, the source line decoder 26 selects the source line corresponding to the address signal input to the address line, and selects the selected source line and the non-selected source line. A selected source line voltage and an unselected source line voltage are respectively applied to the source lines.

また、上記実施形態において、メモリセルアレイ21が、メモリセルにダイオードを含む1D1R構造のクロスポイント型メモリセルアレイ、或いはメモリセルにトランジスタを含む1T1R構造のクロスポイント型メモリセルアレイである場合を例示したが、本発明はこの構成に限られるものではなく、抵抗変化層としての金属酸化物膜13を備え、酸素引き抜き物質14を第1電極15内に更に備える本発明の可変抵抗素子をメモリセルに採用する限り、かかるメモリセルを複数マトリクス状に配列して構成された任意のメモリセルアレイに適用可能である。   In the above embodiment, the memory cell array 21 is a 1D1R cross-point memory cell array including a diode in the memory cell, or a 1T1R cross-point memory cell array including a transistor in the memory cell. The present invention is not limited to this configuration, and the variable resistance element of the present invention, which includes the metal oxide film 13 as a resistance change layer and further includes the oxygen extracting material 14 in the first electrode 15, is employed in the memory cell. As long as the memory cells are arranged in a matrix, the present invention can be applied to any memory cell array.

更に、上記実施形態では、可変抵抗素子2の構成として、金属酸化物膜13が第2電極12と直接接している場合を例示したが、本発明はこれに限られるものではない。非線形の電流制限素子としての機能を備えるように、第2電極12と金属酸化物膜13との間にトンネル絶縁膜を挿入した構成や、フォーミング処理により形成されるフィラメントの素子ばらつきを低減するために、フォーミング処理の完了に伴い可変抵抗素子の両電極間に流れる急激な電流の増大を抑制するためのバッファ層を挿入した構成が考えられる。   Furthermore, although the case where the metal oxide film 13 is in direct contact with the second electrode 12 is illustrated as a configuration of the variable resistance element 2 in the above embodiment, the present invention is not limited to this. In order to reduce the element variation of the filament formed by forming the tunnel insulating film between the second electrode 12 and the metal oxide film 13 so as to have a function as a non-linear current limiting element, and the forming process. In addition, a configuration in which a buffer layer for suppressing a sudden increase in current flowing between both electrodes of the variable resistance element upon completion of the forming process is conceivable.

また、上記実施形態では可変抵抗素子2の構成として、図1に示される素子構造のものを例示したが、本発明はかかる構造の素子に限られるものではない。   Moreover, in the said embodiment, although the thing of the element structure shown by FIG. 1 was illustrated as a structure of the variable resistance element 2, this invention is not limited to the element of this structure.

本発明は、不揮発性半導体記憶装置に利用可能であり、特に電圧印加によって抵抗状態が遷移し、かかる遷移後の抵抗状態が不揮発的に保持される不揮発性の可変抵抗素子を備えてなる不揮発性半導体記憶装置に利用可能である。   INDUSTRIAL APPLICABILITY The present invention can be used for a nonvolatile semiconductor memory device, and particularly includes a nonvolatile variable resistance element in which a resistance state transitions due to voltage application and the resistance state after the transition is held in a nonvolatile manner. It can be used for a semiconductor memory device.

1: 本発明に係る不揮発性半導体記憶装置
2: 本発明に係る可変抵抗素子
3、3a、3b: 従来例の可変抵抗素子
10: 基板
11: 絶縁膜(シリコン酸化膜)
12: 第2電極
13: 金属酸化物膜
14: 酸素引き抜き物質
15: 第1電極
16: 金属酸化物膜から酸素引き抜き物質に酸素が移動することにより、局所的に高酸素欠損濃度となる領域
21、21a、104、108: メモリセルアレイ
22: 制御回路
23: 電圧発生回路
24、106: ワード線デコーダ
25、105: ビット線デコーダ
26、107: ソース線デコーダ
31: 金属配線
32: コンタクトプラグ
33: 層間絶縁膜
101: 上部電極
102: 可変抵抗体
103: 下部電極
BL、BL1〜BLm: ビット線
R: 可変抵抗素子
SL、SL1〜SLn: ソース線
T: 選択トランジスタ
WL、WL1〜WLn: ワード線
1: Nonvolatile semiconductor memory device according to the present invention 2: Variable resistance element according to the present invention 3, 3a, 3b: Conventional variable resistance element 10: Substrate 11: Insulating film (silicon oxide film)
12: Second electrode 13: Metal oxide film 14: Oxygen extracting material 15: First electrode 16: Region where oxygen concentration is locally increased by oxygen moving from the metal oxide film to the oxygen extracting material 21 21a, 104, 108: memory cell array 22: control circuit 23: voltage generation circuit 24, 106: word line decoder 25, 105: bit line decoder 26, 107: source line decoder 31: metal wiring 32: contact plug 33: interlayer Insulating film 101: Upper electrode 102: Variable resistor 103: Lower electrode BL, BL1 to BLm: Bit line R: Variable resistance element SL, SL1 to SLn: Source line T: Select transistor WL, WL1 to WLn: Word line

Claims (6)

第1電極と第2電極の間にn型の金属酸化物膜が挟持され、前記両電極間への電気的ストレスの印加に応じて、前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、
前記可変抵抗素子は、
フォーミング処理を施すことにより、前記両電極間の抵抗状態が前記フォーミング処理前の初期高抵抗状態から可変抵抗状態に変化し、
前記可変抵抗状態において、前記両電極間に前記電気的ストレスを印加することにより、前記両電極間の電気抵抗で規定される抵抗状態が二以上の異なる状態間で遷移し、当該遷移後の一の抵抗状態を情報の記憶に用いるものであり、
前記可変抵抗状態において、前記第1電極に前記第2電極を基準として正の電圧を印加すると、より低抵抗の抵抗状態に遷移し、
前記金属酸化物膜から酸素を引き抜き可能な酸素引き抜き物質が、前記第1電極内の少なくとも前記金属酸化膜との界面に、島状または粒子状に分散配置され、
前記酸素引き抜き物質を構成する酸素を除く少なくとも1つの元素の酸化物生成自由エネルギーが、前記酸素引き抜き物質を除く前記第1電極を構成する元素の酸化物生成自由エネルギーより低く、
前記酸素引き抜き物質が、前記金属酸化物膜と前記第1電極の界面の一部において前記金属酸化物膜と接触していることを特徴とする可変抵抗素子。
An n-type metal oxide film is sandwiched between the first electrode and the second electrode, and the electrical resistance between the two electrodes changes reversibly according to the application of electrical stress between the two electrodes. A resistance element,
The variable resistance element is:
By performing the forming process, the resistance state between the two electrodes changes from the initial high resistance state before the forming process to a variable resistance state,
In the variable resistance state, by applying the electrical stress between the electrodes, the resistance state defined by the electrical resistance between the electrodes transitions between two or more different states, and one after the transition. Is used for storing information,
In the variable resistance state, when a positive voltage is applied to the first electrode with reference to the second electrode, a transition is made to a lower resistance state,
An oxygen extracting material capable of extracting oxygen from the metal oxide film is dispersed and arranged in islands or particles at least at the interface with the metal oxide film in the first electrode,
The oxide formation free energy of at least one element excluding oxygen constituting the oxygen abstraction material is lower than the oxide formation free energy of the element constituting the first electrode excluding the oxygen abstraction material,
The variable resistance element, wherein the oxygen extracting material is in contact with the metal oxide film at a part of an interface between the metal oxide film and the first electrode.
前記酸素引き抜き物質が粒子状に、前記第1電極内に分散配置されてなり、
前記酸素引き抜き物質の平均粒径が50nm以下であることを特徴とする請求項1に記載の可変抵抗素子。
The oxygen-extracting substance is dispersed in the form of particles in the first electrode;
The variable resistance element according to claim 1, wherein an average particle diameter of the oxygen extracting material is 50 nm or less.
前記金属酸化物膜が、Hf,Zr,Ti,Ta,V,Nb,Wの何れかの元素の酸化物、またはチタン酸ストロンチウムで構成されていることを特徴とする請求項1又は2に記載の可変抵抗素子。   The metal oxide film is made of an oxide of any element of Hf, Zr, Ti, Ta, V, Nb, and W, or strontium titanate. Variable resistance element. 前記酸素引き抜き物質が、Ti,V,Al,Hf,Zrの何れかの元素を含んで構成されていることを特徴とする請求項1〜3の何れか一項に記載の可変抵抗素子。   The variable resistance element according to any one of claims 1 to 3, wherein the oxygen extracting material is configured to include any element of Ti, V, Al, Hf, and Zr. 前記第2電極の仕事関数が4.5eV以上であることを特徴とする請求項1〜4の何れか一項に記載の可変抵抗素子。   The variable resistance element according to claim 1, wherein a work function of the second electrode is 4.5 eV or more. 請求項1〜5の何れか一項に記載の可変抵抗素子を複数、行または列方向のうち少なくとも列方向に配列したメモリセルアレイを備えることを特徴とする不揮発性半導体記憶装置。
6. A non-volatile semiconductor memory device comprising a memory cell array in which a plurality of variable resistance elements according to claim 1 are arranged in at least a column direction in a row or column direction.
JP2012161946A 2012-07-20 2012-07-20 Variable resistance element, and nonvolatile semiconductor memory device provided with variable resistance element Pending JP2014022660A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012161946A JP2014022660A (en) 2012-07-20 2012-07-20 Variable resistance element, and nonvolatile semiconductor memory device provided with variable resistance element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012161946A JP2014022660A (en) 2012-07-20 2012-07-20 Variable resistance element, and nonvolatile semiconductor memory device provided with variable resistance element

Publications (1)

Publication Number Publication Date
JP2014022660A true JP2014022660A (en) 2014-02-03

Family

ID=50197190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012161946A Pending JP2014022660A (en) 2012-07-20 2012-07-20 Variable resistance element, and nonvolatile semiconductor memory device provided with variable resistance element

Country Status (1)

Country Link
JP (1) JP2014022660A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016114311A1 (en) * 2015-01-15 2016-07-21 国立研究開発法人物質・材料研究機構 Resistance change element and method for manufacturing same
US10103328B2 (en) 2016-03-18 2018-10-16 Toshiba Memory Corporation Nonvolatile memory device
KR20230030276A (en) * 2021-08-25 2023-03-06 포항공과대학교 산학협력단 2 Terminal Atom-based Switching Device and Manufacturing Method for the Same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016114311A1 (en) * 2015-01-15 2016-07-21 国立研究開発法人物質・材料研究機構 Resistance change element and method for manufacturing same
JP2016131216A (en) * 2015-01-15 2016-07-21 国立研究開発法人物質・材料研究機構 Resistance change type element and manufacturing method of the same
US10290802B2 (en) 2015-01-15 2019-05-14 National Insitute for Materials Science Variable resistance device and method for manufacturing same
US10103328B2 (en) 2016-03-18 2018-10-16 Toshiba Memory Corporation Nonvolatile memory device
KR20230030276A (en) * 2021-08-25 2023-03-06 포항공과대학교 산학협력단 2 Terminal Atom-based Switching Device and Manufacturing Method for the Same
KR102573868B1 (en) 2021-08-25 2023-08-31 포항공과대학교 산학협력단 2 Terminal Atom-based Switching Device and Manufacturing Method for the Same

Similar Documents

Publication Publication Date Title
JP5438707B2 (en) Variable resistance element, method of manufacturing the same, and nonvolatile semiconductor memory device including the variable resistance element
US7772029B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
JP5156060B2 (en) Nonvolatile semiconductor memory device
JP3989506B2 (en) Variable resistance element, manufacturing method thereof, and semiconductor memory device including the same
US7777215B2 (en) Resistive memory structure with buffer layer
JP4607257B2 (en) Nonvolatile memory element and nonvolatile memory device
JP4805865B2 (en) Variable resistance element
EP1914806A1 (en) Variable resistor element and production method therefor and storage device provided with it
US20130193396A1 (en) Variable resistive element, and non-volatile semiconductor memory device
JP2008306157A (en) Variable resistive element and method for manufacturing the same, and nonvolatile semiconductor storage device
WO2007023569A1 (en) Nonvolatile semiconductor storage device and its write method
WO2007046144A1 (en) Resistive memory element and its manufacturing method and nonvolatile semiconductor memory device
JP2013004655A (en) Nonvolatile semiconductor storage device and manufacturing method of the same
JP2014022660A (en) Variable resistance element, and nonvolatile semiconductor memory device provided with variable resistance element
JP5369071B2 (en) Method for forming variable resistance element and nonvolatile semiconductor memory device
JP5680927B2 (en) Variable resistance element and nonvolatile semiconductor memory device
KR101123736B1 (en) ReRAM memory device with multi-level and manufacturing method of the same
JP2013197504A (en) Variable resistive element and nonvolatile semiconductor memory device
JP6092696B2 (en) Memory cell using variable resistance element
JP5357532B2 (en) Variable resistance element and manufacturing method thereof
JP2009043850A (en) Variable resistance element, and manufacturing method thereof
TWI597834B (en) Structure of memory
JP2009212245A (en) Variable resistance element
JP2009295944A (en) Variable resistive element and method of manufacturing the same