JP4805865B2 - Variable resistance element - Google Patents
Variable resistance element Download PDFInfo
- Publication number
- JP4805865B2 JP4805865B2 JP2007070322A JP2007070322A JP4805865B2 JP 4805865 B2 JP4805865 B2 JP 4805865B2 JP 2007070322 A JP2007070322 A JP 2007070322A JP 2007070322 A JP2007070322 A JP 2007070322A JP 4805865 B2 JP4805865 B2 JP 4805865B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- variable
- resistance element
- resistance
- variable resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、一方の電極と他方の電極と可変抵抗体とを備え、前記可変抵抗体が前記一方の電極と前記他方の電極とに挟持された領域に存し、両電極間に電圧パルスを印加することにより電気抵抗が変化する可変抵抗素子に関する。
The present invention comprises one electrode, the other electrode, and a variable resistor, wherein the variable resistor exists in a region sandwiched between the one electrode and the other electrode, and a voltage pulse is applied between the two electrodes. It relates applied to the variable resistive element whose electrical resistance varies by.
近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメモリ(NVRAM:Nonvolatile Random Access Memory)として、FeRAM(Ferroelectric RAM)、MRAM(Magnetic RAM)、PRAM(Phase Change RAM)などの様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及び、プロセス整合性という観点から、激しい開発競争が行われている。しかしながら、現状のこれらメモリデバイスには各々一長一短があり、SRAM、DRAM、フラッシュメモリの各利点を併せ持つ「ユニバーサルメモリ」の理想実現には未だ遠い。 In recent years, various devices such as next-generation non-volatile random access memory (NVRAM: Nonvolatile Random Access Memory) that can replace high-speed flash memory, such as FeRAM (Ferroelectric RAM), MRAM (Magnetic RAM), and PRAM (Phase Change RAM) A structure has been proposed, and intense development competition has been conducted from the viewpoint of high performance, high reliability, low cost, and process consistency. However, each of these current memory devices has advantages and disadvantages, and it is still far from the ideal realization of a “universal memory” having the advantages of SRAM, DRAM, and flash memory.
これら既存技術に対して、電圧パルスを印加することによって可逆的に電気抵抗が変化する可変抵抗素子を用いた抵抗性不揮発性メモリRRAM(Resistive Random Access Memory)(登録商標)が提案されている。この構成を図20に示す。 For these existing technologies, a resistive non-volatile memory RRAM (Resistive Random Access Memory) (registered trademark) using a variable resistive element whose electric resistance reversibly changes by applying a voltage pulse has been proposed. This configuration is shown in FIG.
図20に示されるように、可変抵抗素子は、2つの電極(第1電極2、及び第2電極3)の間に可変抵抗体4が狭持される構成となっており、図20では、特に可変抵抗体4がその上下層に形成されている両電極(2及び3)によって上下方向に狭持される場合について示されている。そして、これら両電極の間に電圧パルスを印加することにより、抵抗値を可逆的に変化させることができる性質を有する。この可逆的な抵抗変化動作(以下では「スイッチング動作」と称する)によって変化する抵抗値を読み出すことによって、新規な不揮発性半導体記憶装置が実現できる構成である。
As shown in FIG. 20, the variable resistance element has a configuration in which the
この不揮発性半導体記憶装置は、可変抵抗素子を備える複数のメモリセル夫々を行方向及び列方向にマトリクス状に配列してメモリセルアレイを形成するとともに、このメモリセルアレイの各メモリセルに対するデータの書き込み、消去、及び読み出し動作を制御する周辺回路を配置して構成される。そして、このメモリセルとしては、その構成要素の違いから、1つのメモリセルが1つの選択トランジスタTと1つの可変抵抗素子Rとから構成される(「1T/1R型」と称される)メモリセルや、1つの可変抵抗素子Rのみから構成される(「1R型」と称される)メモリセルなどが存在する。 In this nonvolatile semiconductor memory device, a plurality of memory cells including variable resistance elements are arranged in a matrix in the row direction and the column direction to form a memory cell array, and data is written to each memory cell in the memory cell array. Peripheral circuits for controlling erase and read operations are arranged. As the memory cell, a memory cell is composed of one selection transistor T and one variable resistance element R (referred to as “1T / 1R type”) because of the difference in its constituent elements. There are cells, memory cells composed of only one variable resistance element R (referred to as “1R type”), and the like.
ところで、可変抵抗体4を構成する材料としては、米国ヒューストン大のShangquing LiuやAlex Ignatievなどによって、超巨大磁気抵抗効果で知られるペロブスカイト材料に電圧パルスを印加することによって可逆的に電気抵抗を変化させる方法が下記の特許文献1及び非特許文献1に開示されている。この方法は超巨大磁気抵抗効果で知られるペロブスカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変化が現れるという極めて画期的なものである。なお、特許文献1に例示する素子構造では、可変抵抗体の材料としてはペロブスカイト型酸化物である結晶性プラセオジウム・カルシウム・マンガン酸化物Pr1−XCaXMnO3(PCMO)膜が用いられている。
By the way, as a material constituting the
図21は、可変抵抗体4にPCMO膜91を用いて構成した場合の従来の可変抵抗素子の概略断面構造図である。図21に示される従来の可変抵抗素子90は、基板(例えばSi基板)11上に、下地絶縁膜12、第2電極3、PCMO膜91(可変抵抗体4に相当)、第1電極2、層間絶縁膜14、及び導電膜(メタル配線)23及び24が形成されている。なお、導電膜23及び24は、夫々、予め層間絶縁膜13に形成されていたコンタクトホール25及び26を充填するように形成されており、これによって第1電極2及び第2電極3夫々に対する電気的コンタクトがとられている。
FIG. 21 is a schematic cross-sectional structure diagram of a conventional variable resistance element when the
このような構成の下、メタル配線23及び24に印加すべき電圧を適宜制御することで、第1電極2及び第2電極3に印加される電圧を制御し、これによって可変抵抗体4(PCMO膜91)の抵抗値を変化させることができ、可変抵抗素子としての機能が奏される。
Under such a configuration, by appropriately controlling the voltage to be applied to the
又、このような可変抵抗体4の材料は、遷移金属の酸化物である、酸化チタン(TiO2)膜、ニッケル酸化(NiO)膜、酸化亜鉛(ZnO)膜、酸化ニオブ(Nb2O5)膜についても可逆的な抵抗変化を示すことが非特許文献2及び特許文献2等から知られている。特に酸化チタンや酸化ニッケルは可変抵抗素子に流れ込む電流による熱上昇によって、酸化物中に局所的に抵抗率が低下した領域(以下、適宜「フィラメントパス」と称する)が形成されたり、フィラメントパスが分解されたりすることによって、抵抗変化が発生していると考えられている。
The material of the
更に、可変抵抗体4の材料としては、酸化チタン(TiO2)膜、ニッケル酸化(NiO)膜、酸化亜鉛(ZnO)膜、酸化ニオブ(Nb2O5)膜などの遷移金属元素の酸化物についても、可逆的な抵抗変化を示すことが非特許文献2及び特許文献2等から知られている。このうち、酸化チタンを用いたスイッチング動作の現象が非特許文献3〜6に、酸化ニッケルについては非特許文献7に詳細に報告されている。
Further, the material of the
電圧パルスにより抵抗が変化する可変抵抗体4の材料として、上記ペロブスカイト型酸化物を用いた場合、結晶化温度が500℃〜700℃と高く、LSIの配線形成後に形成できない。又、ペロブスカイトの構成元素は、現在、LSIプロセスで用いられていない材料がほとんどであり、これらの元素がデバイス特性に影響を及ぼす可能性があるため、これらの元素の汚染の検証や対策が必要となる。
When the perovskite oxide is used as the material of the
例えば、ペロブスカイト型酸化物としてPCMOを用いた場合、一方の極性の印加パルスで抵抗値を上げ、逆の極性のパルスで抵抗を下げることができるが、これとは全く逆の極性の組み合わせによっても抵抗が同様に変動できてしまう特性がある。このため、抵抗を下げる際に印加される極性パルスを可変抵抗素子に対して繰り返し印加すると、逆に抵抗が上昇してしまう場合がある。 For example, when PCMO is used as the perovskite type oxide, the resistance value can be increased with an applied pulse of one polarity and the resistance can be decreased with a pulse of the opposite polarity, but even with a combination of completely opposite polarities There is a characteristic that the resistance can be similarly varied. For this reason, when the polarity pulse applied when lowering the resistance is repeatedly applied to the variable resistance element, the resistance may increase.
これに対して、可変抵抗体4の材料として酸化チタンや酸化ニッケルを用いる場合、チタンやニッケル元素がLSIプロセスで広く用いられているため、デバイス特性に影響を及ぼす可能性はない。しかしながら、従来検討されてきた酸化チタンや酸化ニッケルの可変抵抗素子の抵抗変化は、電圧パルス印加条件によりフィラメントパスが形成されたり分解されたりして低抵抗や高抵抗となる現象に基づくものである。このスイッチング動作を得るためには、最初に特定の電圧を印加してフィラメントパスを形成する必要がある(以下では「フォーミングプロセス」と称する)。
On the other hand, when titanium oxide or nickel oxide is used as the material of the
又、スイッチング動作回数の増加によりフィラメントパスの径や、フィラメント密度が変化することによって抵抗値が変動したり、抵抗値がフィラメントで決まっているため低抵抗状態の素子には面積依存性が見られないなどの課題があり、デバイスとして実用化には至っていない。 Also, the resistance value fluctuates due to the change in the filament path diameter and filament density due to the increase in the number of switching operations, and the resistance value is determined by the filament, so the element in the low resistance state has an area dependency. There are problems such as not being available, and it has not been put into practical use as a device.
本発明は、上記の問題に鑑みてなされたものであり、LSIプロセス整合性が良く、更にフィラメントパスを形成しなくても抵抗スイッチング動作が可能で、かつ安定な抵抗値、保持特性を示す可変抵抗素子を提供することを目的とする。 The present invention has been made in view of the above-described problems, has good LSI process consistency, can perform resistance switching operation without forming a filament path, and can exhibit a stable resistance value and holding characteristics. An object is to provide a resistance element.
上記目的を達成するための本発明に係る可変抵抗素子は、第1電極と第2電極の間に可変抵抗体が狭持され、前記第1電極と前記第2電極の間に電圧パルスが印加されることで両電極間の電気抵抗が変化する可変抵抗素子であって、前記可変抵抗体が、遷移金属酸化物又は遷移金属酸窒化物で構成されており、前記第1電極と接触する第1接触面から、前記第2電極と接触する第2接触面に向けて、含有されている酸素濃度が低下するように構成され、
前記第1電極が前記第2電極に対して正極性となるようなパルス電圧を両電極間に印加することで、前記可変抵抗素子の抵抗特性が低抵抗状態から高抵抗状態に遷移し、
前記第1電極が前記第2電極に対して負極性となるようなパルス電圧を両電極間に印加することで、前記可変抵抗素子の抵抗特性を高抵抗状態から低抵抗状態に遷移することを第1の特徴とする。
In order to achieve the above object, in the variable resistance element according to the present invention, a variable resistor is sandwiched between the first electrode and the second electrode, and a voltage pulse is applied between the first electrode and the second electrode. The variable resistance element is configured to change the electric resistance between the two electrodes, and the variable resistor is made of a transition metal oxide or a transition metal oxynitride and is in contact with the first electrode. 1 the contact surface toward the second contact surface in contact with the second electrode, the oxygen concentration being contained configured to decrease,
By applying a pulse voltage between the two electrodes so that the first electrode is positive with respect to the second electrode, the resistance characteristic of the variable resistance element transitions from a low resistance state to a high resistance state,
The resistance characteristic of the variable resistance element is changed from a high resistance state to a low resistance state by applying a pulse voltage between the electrodes so that the first electrode is negative with respect to the second electrode. First feature.
本発明に係る可変抵抗素子の上記第1の特徴構成によれば、可変抵抗体を構成する材料に含有されている酸素が、第1電極と接触する第1接触面近傍領域において高い酸素濃度を示しており、第2電極と接触する第2接触面に向けてその濃度が低下するような構成である。従って、酸素濃度が高い第1接触面近傍においては酸素欠陥が少なく、第1接触面から第2接触面に向かって酸素欠陥が多くなる。酸素欠陥が存在しない又は少ない領域においては、酸素欠陥が多い領域と比較してキャリア(電子)の濃度が低いため、高抵抗状態となる。このため、パルス電圧が印加される前の初期状態において、酸素濃度が均一な可変抵抗体を有する従来の可変抵抗素子よりもある程度高抵抗状態を示すこととなる。 According to the first characteristic configuration of the variable resistance element according to the present invention, the oxygen contained in the material constituting the variable resistor has a high oxygen concentration in the region near the first contact surface in contact with the first electrode. It is the structure which is shown and the density | concentration falls toward the 2nd contact surface which contacts a 2nd electrode. Accordingly, there are few oxygen defects near the first contact surface where the oxygen concentration is high, and there are many oxygen defects from the first contact surface toward the second contact surface. In a region where there are no or few oxygen vacancies, the concentration of carriers (electrons) is lower than in a region where there are many oxygen vacancies. For this reason, in the initial state before the pulse voltage is applied, the resistance state is somewhat higher than that of a conventional variable resistance element having a variable resistor having a uniform oxygen concentration.
このとき、第2電極に対する第1電極の電圧が正極性となるようなパルス電圧が印加されると、酸素濃度の低い領域である第2接触面近傍領域に電子が注入され、この電子の一部が酸素原子の欠陥準位に捕獲される結果、酸素イオンが生成される。この酸素イオンは負極性であるため、正極性電圧が印加されている第1電極に引き寄せられた後、第1接触面近傍に存在する酸素欠陥に捕獲される。上記のとおり、第1接触面近傍は、初期状態において、ある程度酸素欠陥の量が少なく構成されているところ、前記のパルス電圧が印加されることによって更に酸素欠陥の量が減少するため、当該領域近傍において更に高抵抗化されることとなる。 At this time, when a pulse voltage is applied so that the voltage of the first electrode with respect to the second electrode becomes positive, electrons are injected into the region near the second contact surface, which is a region with a low oxygen concentration, and one of the electrons is injected. As a result, the oxygen ions are generated. Since this oxygen ion has a negative polarity, after being attracted to the first electrode to which a positive voltage is applied, it is trapped by oxygen defects existing in the vicinity of the first contact surface. As described above, the vicinity of the first contact surface is configured so that the amount of oxygen defects is small to some extent in the initial state. However, since the amount of oxygen defects is further reduced by applying the pulse voltage, In the vicinity, the resistance is further increased.
逆に、第1電極に対する第2電極の電圧が正極性となるようなパルス電圧が印加されると、可変抵抗体内の酸素イオンが正極性電圧が印加されている第2電極側に移動することから、第1接触面近傍領域において酸素欠陥の量が増加し、当該領域近傍における抵抗特性が低抵抗化される。 Conversely, when a pulse voltage is applied so that the voltage of the second electrode with respect to the first electrode is positive, oxygen ions in the variable resistor move to the second electrode to which the positive voltage is applied. Therefore, the amount of oxygen defects increases in the region near the first contact surface, and the resistance characteristics in the region near the region are reduced.
ところで、可変抵抗体は、第1接触面近傍領域に形成されている領域と、それ以外の領域とが直列に接続されて構成されているものと見ることができるため、第1接触面近傍領域の抵抗特性が高抵抗状態であれば可変抵抗体全体としても高抵抗状態を示し、逆に、第1接触面近傍領域の抵抗特性が低抵抗状態であれば可変抵抗体全体としても低抵抗状態を示す。従って、上記のようにパルス電圧の極性の正負を反転させることで、抵抗特性のスイッチングが可能となる。
即ち、初期状態における酸素濃度が高く酸素欠陥量が少ない第1電極側に正電圧が印加されることで、負極性電圧が印加されることで第2電極側の可変抵抗体内部で生成された酸素イオンが第1電極側に引き寄せられる結果、更に酸素欠陥量が減少されて第1電極近傍領域において高抵抗状態を実現することができ、可変抵抗素子全体としても高抵抗状態を実現することができる。逆に、第1電極側に負電圧が印加されることで、第1電極側の可変抵抗体内部で生成されて第2電極側に引き寄せされる結果、第1電極側近傍領域内の酸素欠陥量が増加し、第1電極近傍領域において低抵抗状態を実現することができ、可変抵抗素子全体としても低抵抗状態を実現することができる。
By the way, since it can be considered that the variable resistor is configured by connecting the region formed in the region near the first contact surface and the other region in series, the region near the first contact surface. If the resistance characteristic of the variable resistor is high, the variable resistor as a whole exhibits a high resistance state. Conversely, if the resistance characteristic in the vicinity of the first contact surface is low, the variable resistor as a whole is low Indicates. Therefore, by switching the polarity of the polarity of the pulse voltage as described above, switching of the resistance characteristics can be performed.
That is, when a positive voltage is applied to the first electrode side with a high oxygen concentration and a small amount of oxygen defects in the initial state, a negative voltage is applied to generate the variable electrode on the second electrode side. As a result of oxygen ions being attracted to the first electrode side, the amount of oxygen defects can be further reduced, and a high resistance state can be realized in the region near the first electrode, and the high resistance state can also be realized as the entire variable resistance element. it can. On the contrary, when a negative voltage is applied to the first electrode side, it is generated inside the variable resistor on the first electrode side and attracted to the second electrode side. As a result, oxygen vacancies in the region near the first electrode side The amount increases, a low resistance state can be realized in the region near the first electrode, and the low resistance state can also be realized as the entire variable resistance element.
即ち、本構成によれば、電極との接触面近傍における酸素欠陥の量を制御することで抵抗特性を変化させるため、従来構成のようにフィラメントパスを形成する必要がない。従って、従来構成のように、スイッチング動作回数の増加による抵抗値の変動等の問題が発生することがなく、安定した抵抗値並びに保持特性を示す可変抵抗素子の実現が図られる。
That is, according to this configuration, for changing the resistance characteristic by controlling the amount of oxygen defects in the contact surface near the electrode, it is not necessary to form a filament path as in the conventional configuration. Therefore, unlike the conventional configuration, problems such as fluctuations in the resistance value due to an increase in the number of switching operations do not occur, and a variable resistance element exhibiting a stable resistance value and holding characteristics can be realized.
又、本発明に係る可変抵抗素子は、上記第1の特徴構成に加えて、前記可変抵抗体を構成する前記遷移金属酸化物又は前記遷移金属酸窒化物が、前記第1接触面から前記第2接触面の方向に10nm進んだ位置において、含有されている酸素濃度を前記第1接触面と比較して15%以上低下させることを第2の特徴とする。 In addition to the first characteristic configuration, the variable resistance element according to the present invention may further include the transition metal oxide or the transition metal oxynitride constituting the variable resistor from the first contact surface. The second feature is that the oxygen concentration contained in the position advanced by 10 nm in the direction of the two contact surfaces is reduced by 15% or more compared to the first contact surface.
本発明に係る可変抵抗素子の上記第2の特徴構成によれば、フォーミングプロセスを行うことなく初期状態の可変抵抗素子に対する抵抗特性の遷移を確実に実現することができる。 According to the second characteristic configuration of the variable resistance element according to the present invention, it is possible to reliably realize the transition of the resistance characteristic with respect to the variable resistance element in the initial state without performing the forming process.
又、本発明に係る可変抵抗素子は、上記第1又は第2の特徴構成に加えて、前記可変抵抗体を構成する前記遷移金属酸化物又は前記遷移金属酸窒化物が、前記第1接触面から前記第2接触面に向けて微結晶の体積密度を低下させることを第3の特徴とする。 In addition to the first or second characteristic configuration, the variable resistance element according to the present invention may be configured such that the transition metal oxide or the transition metal oxynitride constituting the variable resistor has the first contact surface. The third feature is that the volume density of the microcrystals is decreased from the first to the second contact surface.
一般的に、遷移金属酸化物又は遷移金属酸窒化物の微結晶の体積密度が高いほど酸素欠陥量は少なく、前記体積密度が低いほど酸素欠陥量は多くなる。従って、本発明に係る可変抵抗素子の上記第3の特徴構成によれば、第1接触面近傍領域において酸素欠陥量を少なくすることができるため、印加電圧の極性を変化させて当該領域近傍の酸素欠陥量の多寡を制御することで、フィラメントパスを形成することなく可変抵抗素子の抵抗特性を変化させることができる。
In general, the higher the volume density of transition metal oxide or transition metal oxynitride microcrystals, the smaller the amount of oxygen defects, and the lower the volume density, the greater the amount of oxygen defects. Therefore, according to the third characteristic configuration of the variable resistance element according to the present invention, since the amount of oxygen defects can be reduced in the region near the first contact surface, the polarity of the applied voltage is changed to change the region near the region. By controlling the amount of oxygen defects, the resistance characteristics of the variable resistance element can be changed without forming a filament path.
又、本発明に係る可変抵抗素子は、上記第1〜第3の何れか一の特徴構成に加えて、前記第2電極が前記第1電極の形成面に向かって突出する突出部を有し、前記可変抵抗体が、前記第1電極と連結するように前記第2電極の突出部の先端に形成される層状の遷移金属酸化物又は遷移金属酸窒化物の多結晶体であって、当該多結晶体の結晶成長方向と前記第1接触面の界面とによって形成される角度が0°以上22°以下であることを第4の特徴とする。
Moreover, the variable resistance element according to the present invention has a protruding portion in which the second electrode protrudes toward the formation surface of the first electrode in addition to any one of the first to third characteristic configurations. The variable resistor is a layered transition metal oxide or transition metal oxynitride polycrystal formed at the tip of the protrusion of the second electrode so as to be connected to the first electrode, A fourth feature is that the angle formed by the crystal growth direction of the polycrystalline body and the interface of the first contact surface is not less than 0 ° and not more than 22 °.
又、本発明に係る可変抵抗素子は、上記第1〜第4の何れか一の特徴構成に加えて、前記可変抵抗体が、Ti又はNiの酸化物又は酸窒化物で構成されることを第5の特徴とする。 Further, the variable resistance element according to the present invention is characterized in that, in addition to any one of the first to fourth characteristic configurations, the variable resistor is made of an oxide or oxynitride of Ti or Ni. The fifth feature.
尚、当該可変抵抗体は、上記材料以外の遷移金属材料の酸化物又は酸窒化物、例えば、Cu、Nb、Zn、Co、W、V等で構成されるものとしても良い。 The variable resistor may be composed of an oxide or oxynitride of a transition metal material other than the above materials, for example, Cu, Nb, Zn, Co, W, V, or the like.
又、上記目的を達成するため、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴構成を有する可変抵抗素子の製造方法であって、基板上に前記第2電極を形成する第1工程と、前記第1工程終了後、前記第2電極の一部を露出させる第2工程と、前記第2工程終了後、前記第2電極の露出面に接触するように前記可変抵抗体を形成する第3工程と、前記第3工程終了後、前記可変抵抗体と接触するように前記第1電極を形成する第4工程と、を有し、前記第3工程が、前記第2電極の露出面近傍から、所定の方向に向かって含有される酸素濃度が上昇又は低下するような条件下で前記可変抵抗体を形成する工程であることを第1の特徴とする In order to achieve the above object, a variable resistance element manufacturing method according to the present invention is a variable resistance element manufacturing method having the first characteristic configuration, wherein the second electrode is formed on a substrate. One step, a second step of exposing a part of the second electrode after completion of the first step, and a step of exposing the variable resistor so as to contact the exposed surface of the second electrode after completion of the second step. A third step of forming, and a fourth step of forming the first electrode so as to come into contact with the variable resistor after completion of the third step, wherein the third step comprises the step of forming the second electrode. The first feature is that the variable resistor is formed under a condition in which the concentration of oxygen contained in the predetermined direction increases or decreases from the vicinity of the exposed surface.
本発明に係る可変抵抗素子の製造方法の上記第1の特徴によれば、製造後の可変抵抗素子が備える可変抵抗体は、第1電極と接触する第1接触面近傍領域において高い酸素濃度を示しており、第2電極と接触する第2接触面に向けてその濃度が低下するような構成となる。従って、印加パルス電圧の正負極性を変更して第1接触面近傍領域に存在する酸素欠陥量の多寡を調整することで、フィラメントパスを形成することなく抵抗特性の変化が可能な可変抵抗素子を製造が可能となる。 According to the first feature of the method of manufacturing a variable resistance element according to the present invention, the variable resistor provided in the manufactured variable resistance element has a high oxygen concentration in a region near the first contact surface in contact with the first electrode. It has shown and becomes the structure that the density | concentration falls toward the 2nd contact surface which contacts a 2nd electrode. Therefore, by changing the positive / negative polarity of the applied pulse voltage and adjusting the amount of oxygen defects present in the region near the first contact surface, a variable resistance element capable of changing resistance characteristics without forming a filament path is provided. Manufacture is possible.
又、本方法によれば、従来の半導体装置の製造プロセスを利用することができるため、新たな専用装置を別途必要とすることがなく、従来の製造装置を用いて安定的なスイッチング特性を示す可変抵抗素子の製造が可能となる。 In addition, according to the present method, since a conventional manufacturing process of a semiconductor device can be used, a new dedicated device is not required and a stable switching characteristic is exhibited using the conventional manufacturing apparatus. A variable resistance element can be manufactured.
又、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴に加えて、前記第3工程が、前記第2電極の露出面から前記第2電極の内部方向に向かって前記可変抵抗体内部の酸素濃度が低下するような条件下での酸化処理であることを第2の特徴とする。 In the variable resistance element manufacturing method according to the present invention, in addition to the first feature, the third step includes the variable resistance element extending from an exposed surface of the second electrode toward an inner direction of the second electrode. The second feature is that the oxidation treatment is performed under such a condition that the oxygen concentration inside the body is lowered.
本発明に係る可変抵抗素子の製造方法の上記第2の特徴によれば、酸化時間や酸化時の温度条件を制御することにより、前記露出面近傍領域の酸素濃度と、前記露出面近傍領域から内部方向に進んだ位置における酸素濃度との濃淡の程度を容易に調整することができる。 According to the second feature of the variable resistance element manufacturing method of the present invention, by controlling the oxidation time and the temperature condition during oxidation, the oxygen concentration in the region near the exposed surface and the region near the exposed surface It is possible to easily adjust the degree of shading with the oxygen concentration at the position advanced in the inner direction.
又、本発明に係る可変抵抗素子の製造方法は、上記第2の特徴に加えて、前記第3工程が、反応温度を2段階以上変化させながら酸化処理を施す工程であることを第3の特徴とする。 The variable resistance element manufacturing method according to the present invention is characterized in that, in addition to the second feature, the third step is a step of performing an oxidation treatment while changing the reaction temperature in two or more stages. Features.
本発明に係る可変抵抗素子の製造方法の上記第3の特徴によれば、複雑な制御を行うことなく、可変抵抗体内の位置に応じて含有される酸素濃度を調整することができる。 According to the third feature of the method of manufacturing a variable resistance element according to the present invention, the oxygen concentration contained can be adjusted according to the position in the variable resistance body without performing complicated control.
尚、当該第3工程に係る酸化処理としては、酸素又は酸素を含むガスをプラズマで励起することによって発生される酸素ラジカルによって酸化を行うプラズマ酸化処理や、オゾン雰囲気下で酸化を行うオゾン酸化処理、酸素或いは酸素を含むガスの雰囲気下で酸化を行う通常の熱酸化処理等を採用することができる。かかる場合も反応温度を2段階以上変化させながら行うことで、可変抵抗体内の位置に応じて含有される酸素濃度の調整が可能となる。 In addition, as the oxidation treatment according to the third step, plasma oxidation treatment in which oxidation is performed by oxygen radicals generated by exciting oxygen or a gas containing oxygen with plasma, or ozone oxidation treatment in which oxidation is performed in an ozone atmosphere. Ordinary thermal oxidation treatment in which oxidation is performed in an atmosphere of oxygen or a gas containing oxygen can be employed. In such a case, the oxygen concentration contained can be adjusted according to the position in the variable resistor body by changing the reaction temperature in two or more steps.
又、本発明に係る可変抵抗素子の製造方法は、上記第2又は第3の特徴に加えて、前記第1工程が、前記基板上に所定形状にパターニングされた第1導電膜を堆積する工程と、その後に、第1層間絶縁膜を堆積後、所定領域を開口して前記第1導電膜の一部上面を露出させる開口部を形成する工程と、その後に、前記開口部を完全には充填しない範囲の膜厚で、前記第1導電膜と接触するように前記開口部の底面及び内側側面を含む全面に第2導電膜を堆積する工程と、その後に、第2層間絶縁膜を堆積する工程と、を有し、前記第1導電膜と前記第2導電膜とが結合されることで前記第2電極を形成する工程であり、前記第2工程が、前記第1層間絶縁膜の上面が露出するまで前記第2層間絶縁膜及び前記第2導電膜を除去する工程であることを第4の特徴とする。 In the variable resistance element manufacturing method according to the present invention, in addition to the second or third feature, the first step deposits a first conductive film patterned in a predetermined shape on the substrate. And after that, after depositing the first interlayer insulating film, forming a predetermined region to open an opening that exposes a part of the upper surface of the first conductive film, and then completely opening the opening. A step of depositing a second conductive film on the entire surface including the bottom surface and the inner side surface of the opening so as to be in contact with the first conductive film in a film thickness range that does not fill, and then a second interlayer insulating film is deposited A step of forming the second electrode by combining the first conductive film and the second conductive film, wherein the second step is a step of forming the first interlayer insulating film. Removing the second interlayer insulating film and the second conductive film until the upper surface is exposed; The door and the fourth characteristic.
又、本発明に係る可変抵抗素子の製造方法は、上記第4の特徴に加えて、前記第3工程が、前記第2導電膜の結晶成長方向に対して68°以上90°以下の方向で前記第2導電膜に対して酸化処理を施す工程であることを第5の特徴とする。 In the variable resistance element manufacturing method according to the present invention, in addition to the fourth feature, the third step is performed in a direction of 68 ° or more and 90 ° or less with respect to the crystal growth direction of the second conductive film. A fifth feature is that the second conductive film is oxidized.
本発明に係る可変抵抗素子の製造方法の上記第5の特徴によれば、低抵抗特性における抵抗値と高抵抗特性における抵抗値との抵抗比を大きくすることができるため、定常状態において抵抗特性が遷移するようなことがなく、安定したスイッチング特性の実現が可能な可変抵抗素子を製造することができる。 According to the fifth feature of the variable resistance element manufacturing method of the present invention, since the resistance ratio between the resistance value in the low resistance characteristic and the resistance value in the high resistance characteristic can be increased, the resistance characteristic in a steady state. Therefore, it is possible to manufacture a variable resistance element that can realize stable switching characteristics.
尚、例えば第2導電型がTiNである場合、前記結晶成長方向とは、NaCl型結晶構造の(1,1,1)優先配向面の法線方向を指すものとし、このとき、かかる方向に対して68°以上90°以下の方向で当該第2導電膜に対して酸化処理が施されることとなる。 For example, when the second conductivity type is TiN, the crystal growth direction refers to the normal direction of the (1,1,1) preferential orientation plane of the NaCl type crystal structure. On the other hand, the second conductive film is oxidized in a direction of 68 ° or more and 90 ° or less.
又、本発明に係る可変抵抗素子の製造方法は、上記第2又は第3の特徴に加えて、前記第1工程が、前記基板上に第1導電膜と第1層間絶縁膜を堆積後、両者を所定形状にパターニングすることで、パターニングされた前記第1導電膜によって前記第2電極を形成する工程であり、前記第2工程が、前記第1工程においてパターニングされた前記第1導電膜の側壁部分を露出する工程であることを特徴とする第6の特徴とする。 Further, in the variable resistance element manufacturing method according to the present invention, in addition to the second or third feature, the first step includes depositing a first conductive film and a first interlayer insulating film on the substrate. The second electrode is formed by patterning the first conductive film by patterning both into a predetermined shape, and the second step is the step of forming the first conductive film patterned in the first step. A sixth feature is a step of exposing the side wall portion.
又、本発明に係る可変抵抗素子の製造方法は、上記第6の特徴に加えて、前記第3工程が、前記第2工程において露出された前記第1導電膜の側壁部分に対し、当該第1導電膜の結晶成長方向に対して直交する方向で酸化処理を施す工程であることを第7の特徴とする。 In the variable resistance element manufacturing method according to the present invention, in addition to the sixth feature, the third step is performed on the side wall portion of the first conductive film exposed in the second step. A seventh feature is that the oxidation treatment is performed in a direction orthogonal to the crystal growth direction of one conductive film.
本発明に係る可変抵抗素子の製造方法の上記第7の特徴によれば、低抵抗特性における抵抗値と高抵抗特性における抵抗値との抵抗比を大きくすることができるため、定常状態において抵抗特性が遷移するようなことがなく、安定したスイッチング特性の実現が可能な可変抵抗素子を製造することができる。 According to the seventh feature of the variable resistance element manufacturing method according to the present invention, the resistance ratio between the resistance value in the low resistance characteristic and the resistance value in the high resistance characteristic can be increased. Therefore, it is possible to manufacture a variable resistance element that can realize stable switching characteristics.
又、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴に加えて、前記第1工程が、前記基板上に第1導電膜を堆積後、所定形状にパターニングすることで、パターニングされた前記第1導電膜によって前記第2電極を形成する工程であり、前記第2工程が、
第1層間絶縁膜を全面に堆積後、所定領域を開口して前記第2電極の一部上面を露出させる開口部を形成する工程であり、前記第3工程が、遷移金属酸化物又は遷移金属酸窒化物で構成される可変抵抗体膜を、前記開口部の底面に位置する前記第2電極の露出面近傍から上方へ向かって含有される酸素濃度が上昇するような条件下で、前記開口部を充填するように全面に堆積する工程であることを第8の特徴とする。
In addition to the first feature described above, the variable resistance element manufacturing method according to the present invention is characterized in that, in the first step, the first conductive film is deposited on the substrate and then patterned into a predetermined shape. Forming the second electrode with the first conductive film formed, and the second step comprises:
After the first interlayer insulating film is deposited on the entire surface, a predetermined region is opened to form an opening that exposes a part of the upper surface of the second electrode, and the third step is a transition metal oxide or transition metal The variable resistor film made of oxynitride is formed under the condition that the concentration of oxygen contained upward from the vicinity of the exposed surface of the second electrode located on the bottom surface of the opening is increased. The eighth feature is that the step of depositing the entire surface so as to fill the portion.
本発明に係る可変抵抗素子の製造方法の上記第8の特徴によれば、前記開口部内に堆積される可変抵抗体は、上面近傍領域における含有酸素濃度が高く、前記開口部底面に向かって含有酸素濃度が低下するような条件下で成膜される。従って、その後に当該可変抵抗体の上面に第1電極を堆積することで、第1電極との接触面近傍領域における酸素濃度を高くし、第2電極との接触面に向けて酸素濃度が低下するような可変抵抗体を実現することができるため、印加パルス電圧の正負極性を変更して第1接触面近傍領域に存在する酸素欠陥量の多寡を調整することで、フィラメントパスを形成することなく抵抗特性の変化が可能な可変抵抗素子を製造が可能となる。 According to the eighth feature of the method of manufacturing a variable resistance element according to the present invention, the variable resistor deposited in the opening has a high oxygen concentration in the region near the upper surface and is contained toward the bottom of the opening. The film is formed under such a condition that the oxygen concentration is lowered. Therefore, by subsequently depositing the first electrode on the upper surface of the variable resistor, the oxygen concentration in the region near the contact surface with the first electrode is increased, and the oxygen concentration is lowered toward the contact surface with the second electrode. Therefore, a filament path can be formed by adjusting the amount of oxygen defects present in the vicinity of the first contact surface by changing the positive / negative polarity of the applied pulse voltage. Thus, it becomes possible to manufacture a variable resistance element capable of changing the resistance characteristics.
又、本発明に係る可変抵抗素子の製造方法は、上記第8の特徴に加えて、前記第3工程が、酸素流量又は酸素分圧を2段階以上変化させながら前記可変抵抗体膜をALD法、CVD法、又は反応性スパッタリング法によって堆積する工程であることを第9の特徴とする。 In addition to the eighth feature, the variable resistance element manufacturing method according to the present invention includes an ALD method in which the third step changes the oxygen flow rate or oxygen partial pressure while changing the oxygen flow rate or oxygen partial pressure by two or more steps. The ninth feature is that the deposition is performed by the CVD method or the reactive sputtering method.
本発明に係る可変抵抗素子の製造方法の上記第9の特徴によれば、複雑な制御を行うことなく、可変抵抗体内の位置に応じて含有される酸素濃度を調整することができる。 According to the ninth feature of the method of manufacturing a variable resistance element according to the present invention, the oxygen concentration contained can be adjusted according to the position in the variable resistor without performing complicated control.
本発明の構成によれば、フィラメントパスを形成することなく抵抗スイッチング動作が可能となる。これにより、フィラメントパスの形成状態に基づいて抵抗特性が変化する従来構成と比較して、スイッチング後の抵抗特性を安定化することができる。従って、本発明に係る可変抵抗素子を備えることで、データの保持特性が良好な不揮発性半導体記憶装置の実現が可能となる。 According to the configuration of the present invention, a resistance switching operation can be performed without forming a filament path. Thereby, the resistance characteristic after switching can be stabilized as compared with the conventional configuration in which the resistance characteristic changes based on the formation state of the filament path. Therefore, by providing the variable resistance element according to the present invention, it is possible to realize a nonvolatile semiconductor memory device with good data retention characteristics.
以下において、本発明に係る可変抵抗素子(以下、適宜「本発明素子」と称する)、及びその製造方法、並びにその駆動方法(以下、適宜「本発明方法」と称する)の各実施形態について図面を参照して説明する。 Hereinafter, each embodiment of a variable resistance element according to the present invention (hereinafter appropriately referred to as “the present invention element”), a manufacturing method thereof, and a driving method thereof (hereinafter appropriately referred to as “the present invention method”) will be described. Will be described with reference to FIG.
[第1実施形態]
本発明素子及びその製造方法、並びに駆動方法の第1実施形態(以下、適宜「本実施形態」と称する)につき、以下の図1〜図11の各図を参照して説明する。
[First Embodiment]
A first embodiment (hereinafter referred to as “this embodiment” as appropriate) of an element of the present invention, a method for manufacturing the same, and a driving method will be described with reference to the following FIGS.
図1は、本実施形態に係る本発明素子の概略断面構造図である。本発明素子1は、基板下地絶縁膜12が形成された半導体基板11上に、導電性材料13及び16からなる第2電極3と、導電性材料21からなる第1電極2とを下からこの順に有し、第2電極3(を構成する導電性材料16)と第1電極2との間に可変抵抗体20が形成されている。又、導電性材料13と導電性材料21との間には第1層間絶縁膜14及び第2層間絶縁膜17が成膜されており、導電性材料21(第1電極2)は第3層間絶縁膜22で覆われている。そして、第1層間絶縁膜14及び第2層間絶縁膜22の所定領域にはコンタクトホールが形成され、当該コンタクトホール内を充填される導電性材料(メタル配線)23及び24によって第1電極2及び第2電極3に対する電気的接続が可能となっている。
FIG. 1 is a schematic cross-sectional structure diagram of an element of the present invention according to this embodiment. In the
以下に、図1及び図2〜図4の各図を参照して本発明素子1の製造工程について説明する。尚、以下の図2(a)〜(e)、図3(a)〜(d)の各図は、本発明素子1を製造する際の一過程における概略断面構造図である(紙面の都合上2図面に分かれている)。又、図4は本発明素子1の製造工程をフローチャートにしたものであり、以下の文中の各ステップは、図4に示されるフローチャートの一ステップを表すものとする。
Below, with reference to each figure of FIG.1 and FIGS.2-4, the manufacturing process of this
尚、図1〜図3の各図に示される各概略断面構造図は、あくまで模式的に図示されたものであるため、実際の構造の寸法の縮尺と図面の縮尺とは必ずしも一致するものではない。又、各工程で堆積される各膜の膜厚並びに開口部の直径等の寸法の数値はあくまで一例であって、この値に限定されるものではない。以下の各実施形態においても同様とする。 Each schematic cross-sectional structure diagram shown in each of FIGS. 1 to 3 is merely schematically illustrated, and therefore, the scale of the actual structure does not necessarily match the scale of the drawing. Absent. The numerical values of the thickness of each film deposited in each process and the diameter of the opening and the like are merely examples, and are not limited to these values. The same applies to the following embodiments.
まず、図2(a)に示すように、下地絶縁膜12が形成された半導体基板11上に、例えばスパッタリング法によって導電性材料である第1導電膜13(以下、TiN膜とする)を膜厚200nm程度で堆積する。その後、フォトリソグラフィ法及びエッチング法によって所定の形状にパターニングを施す(ステップ#1)。
First, as shown in FIG. 2A, a first conductive film 13 (hereinafter referred to as a TiN film), which is a conductive material, is formed on a
次に、図2(b)に示すように、例えばCVD(Chemical Vapor Deposition)法によって絶縁性材料である第1層間絶縁膜14(以下、SiO2膜とする)を膜厚500nm程度堆積する。その後、表面をCMP(Chemical Mechanical Polishing)法により平坦化する(ステップ#2)。なお、平坦化後の第1導電膜13の上部に形成されている第1層間絶縁膜14の膜厚は200nm程度である。
Next, as shown in FIG. 2B, a first interlayer insulating film 14 (hereinafter referred to as an SiO 2 film), which is an insulating material, is deposited to a thickness of about 500 nm by, for example, a CVD (Chemical Vapor Deposition) method. Thereafter, the surface is planarized by a CMP (Chemical Mechanical Polishing) method (step # 2). The film thickness of the first
次に、図2(c)に示すように、フォトリソグラフィ法及びエッチング法によって第1導電膜13が下層に形成されている一部の領域内に、第1導電膜13の上面が露出するように第1層間絶縁膜14に直径400nm程度の開口部15を形成する(ステップ#3)。
Next, as shown in FIG. 2C, the upper surface of the first
次に、図2(d)に示すように、開口部15を完全には充填しない程度に、基板面全体に第2導電膜16をスパッタリング法により堆積させる(ステップ#4)。なお、第2導電膜16は第1導電膜13と同一の材料とし、ここではTiN膜とする。このとき、例えば、第2導電膜16の膜厚を50nm程度とすると、開口部15の外側側壁には膜厚20nm程度の第2導電膜16が堆積し、その内側は開口された状態のままとなる。
Next, as shown in FIG. 2D, the second
次に、図2(e)に示すように、ステップ#2と同様、例えばCVD法によって第2層間絶縁膜17(SiO2膜とする)を膜厚400nm程度で堆積させる(ステップ#5)。
Next, as shown in FIG. 2E, as in
次に、図3(a)に示すように、第1層間絶縁膜14の上面が露出する程度にまで第2層間絶縁膜17及び第2導電膜16を除去し、ステップ#4において開口部15の外側側壁に沿って堆積された第2導電膜16の上面を露出させる(ステップ#6)。当該工程により、第2導電膜16の上面が環状に露出する。このとき、当該環状に露出されている第2導電膜16の内側はステップ#5で堆積された第2層間絶縁膜17が形成されており、環状に露出されている第2導電膜16の外側はステップ#2で堆積された第1層間絶縁膜14が形成されている。
Next, as shown in FIG. 3A, the second
次に、図3(b)に示すように、第2導電膜16に対し、露出面から第1導電膜13の方向に向かって酸化処理を施す(ステップ#7)。当該酸化処理によって、TiN膜で構成されていた第2導電膜16の一部がTiON等のチタン酸窒化物(以下、単に「TiON」と記載)に変化し、これによって可変抵抗体20が形成される。このとき、可変抵抗体20を構成するTiONに含まれる酸素濃度が、露出面近傍から第1導電膜13の形成位置方向(図面では下向き)に向けて低くなるような条件下でステップ#7に係る酸化処理を施す。
Next, as shown in FIG. 3B, the second
具体的には、例えば250℃程度のオゾン雰囲気下で第2導電膜16の露出面に対して酸化処理を施し、その後、連続的又は2段階以上の複数段階に分けて断続的に反応温度を上昇させながら酸化処理を施し、最終的には450℃程度まで上昇させるものとする。尚、この反応温度の値は一例であり、初期の段階では200℃〜300℃程度の温度条件下で酸化処理を行い、温度上昇を行いながら、最終的には250℃〜450℃程度の温度条件下で酸化処理を行うものとして良い。本ステップにより、可変抵抗体20を構成するTiONの微結晶の占める体積密度は、露出面近傍領域において高密度となり、第1導電膜13形成領域に向かって低下する構成となる。
Specifically, for example, the exposed surface of the second
次に、図3(c)に示すように、ステップ#7で形成された可変抵抗体20に接触するように、上面に第3導電膜21(ここでは第1導電膜13、第2導電膜16と同様にTiN膜とする)を堆積する(ステップ#8)。
Next, as shown in FIG. 3C, the third conductive film 21 (here, the first
本ステップ#8を経ることにより、可変抵抗体20は、第2導電膜16と第1導電膜13が一体化されることで構成される第2電極3と、第3導電膜21によって構成される第1電極2との間に狭持されることとなり、図20に示される概念構成図と同一の構成を示すこととなる。
By passing through this
次に、図3(d)に示すように、CVD法によって絶縁性材料である第3層間絶縁膜22(以下、SiO2膜とする)を膜厚500nm程度堆積する(ステップ#9)。 Next, as shown in FIG. 3D, a third interlayer insulating film 22 (hereinafter referred to as an SiO 2 film), which is an insulating material, is deposited by a CVD method to a thickness of about 500 nm (step # 9).
その後、第3導電膜21の形成領域の上部に位置する第3層間絶縁膜22、並びに第1導電膜13の形成領域の上部に位置する第1層間絶縁膜14及び第3層間絶縁膜22に対してそれぞれ下部の導電膜の上面が露出するようにコンタクトホールを形成し、当該コンタクトホール内を導電性材料(例えば、膜厚400nmのAl−Si−Cu膜と膜厚50nmのTiN膜の積層構造)で充填することで、メタル配線23及び24を形成する(ステップ#10、図1参照)。これにより、メタル配線23を介して第2導電膜21(第1電極2)に対して電圧印加が可能となり、メタル配線24を介して第1導電膜13(第2電極3)に対して電圧印加が可能となる。
Thereafter, the third
図5は、上述した本実施形態の製造方法に基づいて製造された本発明素子の抵抗特性を示すグラフである。比較のために、ステップ#7において、均一条件下で酸化処理を行う従来の酸化処理を施して製造された可変抵抗素子の抵抗特性を並べて表示している。図5(a)が、温度条件を変化させずに酸化処理を行った場合の抵抗特性を示すグラフであり、図5(b)が、温度条件を変化させながら酸化処理を行った場合の抵抗特性を示すグラフである。即ち、図5(a)は、可変抵抗体4内の酸素濃度が均一な可変抵抗素子についての抵抗特性であり、図5(b)は、可変抵抗体4内の酸素濃度が位置によって異なるように設定されている可変抵抗素子についての抵抗特性である。尚、図5(b)では、第1電極2と接触する第1接触面から第2電極3の方向に10nm進んだ位置において、含有されている酸素濃度が30%低下している可変抵抗素子を用いて測定を行った。
FIG. 5 is a graph showing resistance characteristics of the element of the present invention manufactured based on the manufacturing method of the present embodiment described above. For comparison, in
尚、図5(a)及び(b)では、横軸は印加されるパルス電圧の大きさを示し、縦軸は当該パルス電圧印加後に測定した可変抵抗素子の抵抗値を示しており、パルス電圧の正負は、第2電極3に対する第1電極2の極性の正負によって定義している。又、パルス電圧印加後の可変抵抗素子の抵抗特性の測定方法については後述する。
In FIGS. 5A and 5B, the horizontal axis indicates the magnitude of the applied pulse voltage, and the vertical axis indicates the resistance value of the variable resistance element measured after the pulse voltage is applied. Is defined by the polarity of the polarity of the
従来の方法に基づいて製造された可変抵抗素子の抵抗特性を初期状態から変化させるためには、上述したように所期のフィラメントパスを形成するためのフォーミングプロセスを行う必要がある。図5(a)では、初期状態A0から低抵抗状態A1に対して抵抗特性を変化させるために、絶対値の十分大きなパルス電圧(グラフでは−7V)の印加を行うことで当該フォーミングプロセスが実行されている。このフォーミングプロセスの実行によりフィラメントパスが形成された後は、フォーミングプロセス時に印加したパルス電圧よりも絶対値の小さい正負両極性の電圧を交互に印加することで、抵抗特性のスイッチングが実現できる。図5(a)では、+2.2Vのパルス電圧と−1.8Vのパルス電圧を交互に印加することで、高抵抗状態と低抵抗状態との間での遷移が可能となっている。 In order to change the resistance characteristic of the variable resistance element manufactured based on the conventional method from the initial state, it is necessary to perform the forming process for forming the desired filament path as described above. In FIG. 5A, in order to change the resistance characteristics from the initial state A0 to the low resistance state A1, the forming process is executed by applying a pulse voltage having a sufficiently large absolute value (−7 V in the graph). Has been. After the filament path is formed by executing this forming process, the switching of the resistance characteristics can be realized by alternately applying positive and negative polarities whose absolute values are smaller than the pulse voltage applied during the forming process. In FIG. 5A, transition between a high resistance state and a low resistance state is possible by alternately applying a pulse voltage of + 2.2V and a pulse voltage of −1.8V.
これに対し、本実施形態に基づく製造方法で製造された本発明素子の場合、図5(b)に示されるように、一度抵抗特性を変化させた後の可変抵抗素子の抵抗特性を変化させるために印加すべき電圧(抵抗特性をB1からB2に変化させるために必要な−1.8V程度の電圧、或いは、抵抗特性をB2からB3に変化させるために必要な+2.2V程度の電圧)の絶対値と同程度の電圧を初期状態B0において印加することで、抵抗特性の変化が実現できている。図5(b)では、一度抵抗特性を変化させた後の可変抵抗素子を高抵抗特性に遷移させるために必要なパルス電圧と同一のパルス電圧+2.2Vが印加されることで、初期状態から抵抗特性B1に遷移されていることが分かる。このことは、本実施形態に基づく製造方法で製造された本発明素子の抵抗特性を変化させる際には、従来必要であったフォーミングプロセスが不要となっていることを示唆するものと言える。以下、この理由について検討する。 On the other hand, in the case of the element of the present invention manufactured by the manufacturing method based on the present embodiment, as shown in FIG. 5B, the resistance characteristic of the variable resistance element after changing the resistance characteristic once is changed. Voltage to be applied (a voltage of about −1.8V required to change the resistance characteristics from B1 to B2 or a voltage of about + 2.2V required to change the resistance characteristics from B2 to B3) By applying a voltage of the same level as the absolute value in the initial state B0, the resistance characteristic can be changed. In FIG. 5B, by applying the same pulse voltage + 2.2V as the pulse voltage necessary for changing the variable resistance element after changing the resistance characteristics to the high resistance characteristics from the initial state. It can be seen that the transition is made to the resistance characteristic B1. This can be said to suggest that the forming process, which has been conventionally required, is unnecessary when changing the resistance characteristics of the element of the present invention manufactured by the manufacturing method according to the present embodiment. The reason for this will be discussed below.
上記ステップ#7において、反応温度を変化させながら酸化処理を行うことにより、第2導電膜16に対する酸化の進行程度が変化する。一定の処理時間の下では、反応温度が低い場合と比較して、反応温度が高いほど第2導電膜16の酸化が進行する。即ち、反応温度が低い場合と比較して反応温度が高いほど、同一時間内において第2導電膜16の露出面から第1導電膜13の形成位置方向に対して、より酸化が進行することとなる。
In
この結果、反応温度が低い状態でも酸化が可能な第2導電膜16の露出面近傍に対しては、長時間の酸化処理が施される一方、反応温度が低い状態では酸化が進行せず、反応温度が所定温度以上の下で酸化が行われる領域に対しては、前記の露出面近傍と比較して酸化が施される時間が少ない。従って、露出面近傍では、長時間に亘って第2導電膜16(TiN)が酸化される結果、酸化によって生成される可変抵抗体20(TiON等)に含有される酸素濃度が高くなる。逆に、露出面近傍から第1導電膜13の形成位置方向(内部方向)に進んだ領域においては、露出面近傍と比較して酸化処理が行われる時間が短いため、酸化によって生成される可変抵抗体20(TiON等)に含有される酸素濃度が低くなる。即ち、本ステップ#7において生成される可変抵抗体20は、露出面近傍において含有される酸素濃度が高く、露出面近傍から第1導電膜13の形成位置方向に向かってその酸素濃度が低下することとなる。
As a result, the exposed surface vicinity of the second
ところで、可変抵抗体20は、初期状態において酸素欠陥を有しており、この酸素欠陥の多寡は、含有される酸素濃度の影響を受ける。即ち、酸素濃度が高い露出面近傍、即ち、第2導電膜21(第1電極2)との接触面近傍においては酸素欠陥が少なく、第1接触面から第1導電膜13の形成位置方向に向かって酸素欠陥が多くなる。酸素欠陥が存在しない又は少ない領域においては、酸素欠陥が多い領域と比較してキャリア(電子)の濃度が低いため、高抵抗状態となる。
By the way, the
図6は、本発明素子に対してパルス電圧を印加したときの抵抗状態変化を説明するための模式図である。尚、以下では、説明の理解を容易にするため、図6を参照して説明を行う際には、図20で用いた符号と同一の符号を用いて説明を行う。 FIG. 6 is a schematic diagram for explaining a resistance state change when a pulse voltage is applied to the element of the present invention. In the following description, in order to facilitate understanding of the description, the description will be made using the same reference numerals as those used in FIG.
上述したように、可変抵抗体4(可変抵抗体20に対応)は、第1電極2(第3導電膜21に対応)との接触面近傍において酸素濃度が高く、第2電極3(第1導電膜13、未酸化状態の第2導電膜16)の方向に向かって酸素濃度が低下するように形成される(図6(a)参照)。
As described above, the variable resistor 4 (corresponding to the variable resistor 20) has a high oxygen concentration in the vicinity of the contact surface with the first electrode 2 (corresponding to the third conductive film 21), and the second electrode 3 (first electrode). It is formed so that the oxygen concentration decreases in the direction of the
ここで、図6(b)に示すように、酸素濃度が低い第2電極3に対して酸素濃度が高い第1電極2側が正極性となるようなパルス電圧(又はパルス電流。以下では単に「パルス電圧」と記載)を印加する。このとき、当該印加パルスによって酸素濃度が低い領域である第2電極3側から可変抵抗体4に対して電子が注入される。この注入された電子の一部は、可変抵抗体4内に存在する酸素原子の欠陥準位に捕獲され、この酸素原子を酸素イオンにイオン化する。当該酸素イオンは負極性であるため、正極性電圧が印加されている第1電極2側に移動し、第1電極2側の可変抵抗体4内部に存在する酸素欠陥に捕獲される。この結果、第1電極2側では酸素欠陥の量が更に減少し、当該領域が高抵抗状態となる(図6(c)参照)。可変抵抗体4は、第1電極2側に形成されている領域と、それ以外の領域とが直列に接続されて構成されているものと見ることができるため、第1電極2側に形成されている領域が高抵抗状態となることにより、可変抵抗体4が全体として高抵抗状態を示すこととなる。
Here, as shown in FIG. 6B, a pulse voltage (or pulse current) in which the
一方、図6(d)に示すように、前記とは逆極性のパルス電圧、即ち、酸素濃度が高い第1電極2に対して酸素濃度が低い第2電極3側が正極性となるようなパルス電圧を印加すると、可変抵抗体4内の酸素イオンは、正極性電圧が印加されている第2電極3側に移動する。この酸素イオンの移動により、酸素原子には酸素欠陥が発生する。酸素イオンは、高抵抗状態となる第1電極2側において多く存在するため、当該パルス電圧が印加されることで第1電極2側の領域には酸素欠陥が多く発生することとなる。この結果、第1電極2側の抵抗状態が低抵抗化されるため、可変抵抗体4が全体として低抵抗化されることとなる。
On the other hand, as shown in FIG. 6 (d), a pulse voltage having a polarity opposite to that described above, that is, a pulse in which the
本実施形態では、ステップ#7において、温度を変化させながら酸化処理を行うことで、可変抵抗体4が有する酸素濃度を領域に応じて異ならせると共に、第1電極2と接触する領域近傍の可変抵抗体4に対しては十分に酸化可能な範囲内の温度条件下で酸化処理が施される。この結果、第1電極2と接触する領域近傍の可変抵抗体4の酸素濃度は高濃度状態となり、製造後の初期状態に係る酸素欠陥の量を減少させることができる。従って、図6(b)に示すような極性のパルス電圧を印加することで、第1電極2と接触する領域近傍に存在する酸素欠陥の量に対して十分な酸素イオンの補填が行われるため、容易に高抵抗領域を形成することができる。
In the present embodiment, in
又、本発明素子においては、上記可変抵抗体4の高抵抗化における酸素イオンの移動先となる第1電極2側近傍の可変抵抗体4の酸素濃度を高くしたので、高抵抗化された後の抵抗状態の遷移、即ち低抵抗化、に寄与する酸素イオンを第1電極2側に近いほど多く形成することができると共に、低抵抗化のための電圧が印加されるまでこれらの酸素イオンの移動が困難となるため、高抵抗状態を安定的に維持することができる。
In the element of the present invention, the oxygen concentration of the
又、本発明素子においては、可変抵抗体4の電気抵抗を高抵抗状態から低抵抗状態とする際に、他方の電極に対して負極性になるようにパルス電圧が印加される第1電極2側と接触する領域近傍の可変抵抗体4の酸素濃度を高くし、他方の電極である第2電極3側に向かって酸素濃度が低下するように構成したので、第2電極3側への酸素イオンの移動が容易になり、より効率的に酸素欠陥の生成による低抵抗化が可能となる。更に、第1電極2側と接触する領域近傍の可変抵抗体4の酸素濃度を低くして初期状態の酸素欠陥量を多くしたので、第2電極3側から移動してくる酸素イオンの補填による酸素欠陥量の低下を回避し、高抵抗状態に遷移させるためのパルス電圧が印加されるまでの間、低抵抗状態を安定的に維持することができる。
Further, in the element of the present invention, when the electric resistance of the
特に、図5を参照することにより、温度条件を変化させずに製造を行うことで酸素濃度が可変抵抗体4内全体において略均一である可変抵抗素子(図5(a))の場合は、フォーミングプロセスが必要となる一方、温度条件を変化させて製造することで、可変抵抗体4に含有されている酸素濃度が第1電極2と接触する第1接触面から第2電極3の方向に10nm進んだ位置において、含有されている酸素濃度が30%低下している可変抵抗素子(図5(b))の場合には、フォーミングプロセスが不要となっていることが分かる。温度条件を種々変更し、可変抵抗体に含有されている酸素濃度を変更させることにより、第1電極2と接触する第1接触面から第2電極3の方向に10nm進んだ位置において、含有されている酸素濃度が15%以上低下していればフォーミングプロセスが不要となることが確認された。
In particular, referring to FIG. 5, in the case of a variable resistance element (FIG. 5A) in which the oxygen concentration is substantially uniform throughout the
本発明は、パルス電圧によって抵抗値が変化する可変抵抗体を備える可変抵抗素子が示す抵抗値によって、情報記憶に活用することをその目的の一つとするものであるため、パルス電圧を印加後に決定される可変抵抗素子の抵抗値が、次のパルス電圧印加後まで安定的に保持されるかどうかという問題は重要である。この点について以下に図面を参照して検証する。 One of the objects of the present invention is to use it for information storage based on a resistance value indicated by a variable resistance element including a variable resistor whose resistance value varies depending on the pulse voltage. The problem of whether or not the resistance value of the variable resistance element to be maintained is stably held until after the next pulse voltage application is important. This point will be verified below with reference to the drawings.
図7は、上記の方法によって製造された本発明素子に対し、スイッチング動作を数回行った後、可変抵抗素子を高温状態(150℃)に維持した状態で、10時間、100時間、1000時間後に適宜室温下で抵抗値を読み出した結果を示すグラフである。図7(a)は、可変抵抗素子を低抵抗状態で保持した場合を示しており、図7(b)は、可変抵抗素子を高抵抗状態で保持した場合を示している。 FIG. 7 shows 10 hours, 100 hours, and 1000 hours with the variable resistance element maintained at a high temperature (150 ° C.) after several switching operations for the element of the present invention manufactured by the above method. It is a graph which shows the result of having read out resistance value suitably under room temperature later. FIG. 7A shows a case where the variable resistance element is held in a low resistance state, and FIG. 7B shows a case where the variable resistance element is held in a high resistance state.
図7(a)及び(b)に示されるように、上記方法によって製造された本発明素子は、高温状態の下で1000時間経過した後においても、自己の抵抗状態が低抵抗状態であるか高抵抗状態であるかによらず、自己の抵抗状態を維持することが可能であることが確認された。 As shown in FIGS. 7A and 7B, the element of the present invention manufactured by the above method is in a low resistance state even after 1000 hours have passed under a high temperature state. It was confirmed that it was possible to maintain its own resistance state regardless of whether it was in a high resistance state.
図7の測定結果は、本発明素子が高温状態においても良好な抵抗値を保持することが可能であり、安定的な抵抗特性を示すことを示唆するものである。即ち、本発明素子が電圧パルスの印加によってデータを繰り返し書き換え可能で、高温環境下でも良好なデータ保持特性を有する不揮発性記憶装置として適用することが可能であることを意味するものである。 The measurement results in FIG. 7 suggest that the element of the present invention can maintain a good resistance value even in a high temperature state and exhibits a stable resistance characteristic. That is, it means that the element of the present invention can be applied as a nonvolatile memory device that can rewrite data repeatedly by applying a voltage pulse and has good data retention characteristics even in a high temperature environment.
尚、本発明素子1の低抵抗状態における抵抗値と高抵抗状態における抵抗値との比率(以下、適宜「本発明素子1の抵抗比」と略記する)を向上させることでスイッチング特性を良好にするためには、所定の角度条件の下でステップ#7における酸化処理を行うことも有用である。
The switching characteristics are improved by improving the ratio of the resistance value in the low resistance state of the
図8及び図9は、ステップ#7に係る酸化処理において望ましい酸化条件を説明するための模式図である。図8は、ステップ#7に係る酸化処理の実行直前の状態における概念的模式図、図9は、ステップ#7に係る酸化処理終了後、第3導電膜21が堆積された状態(ステップ#8)における概念的模式図である。
8 and 9 are schematic diagrams for explaining desirable oxidation conditions in the oxidation treatment according to
図8に示すように、ステップ#7では、ステップ#4において堆積された第2導電膜16の露出面に対して上方から酸化を施す。ところで、第2導電膜16は、ステップ#4においてスパッタリング法によりTiNが堆積されることで形成されたものであるため、当該膜16は層状の多結晶体で構成されている。ステップ#7では、この第2導電膜16が構成する界面方向、即ち結晶成長方向に対して、68°以上90°以下の角度から当該露出面に対して酸化を行うのが好ましい。
As shown in FIG. 8, in
このとき、ステップ#3における開口部15の形成工程の際、開口部15を所定の角度を有するテーパ形状とし、この角度を調整することで、第2導電膜16の結晶成長方向を調整することができるため、これによって、かかる結晶成長方向と酸化を行う方向とが形成する角度(以下、適宜「酸化角度」と記載)の調整を行う(前記の範囲内に収める)ことができる。
At this time, in the step of forming the
ステップ#3においてテーパ形状を有する開口部15を形成後、ステップ#4において第2導電膜16を堆積することで、開口部15内に充填される第2導電膜16はテーパ角に応じた界面方向(結晶成長方向)を示すこととなる。従って、その後ステップ#5及び#6を経た後、第2導電膜16の露出面の上方から酸化処理を施すことで、テーパ角に応じた酸化角度で第2導電膜16を酸化することができる。この酸化角度が前記68°以上90°以下の範囲内となるよう、予め定められたテーパ角を有するテーパ形状の開口部15をステップ#3において形成する。
After forming the
このような角度条件の下で酸化処理が施されると、図9に示されるように、酸化処理によって形成された可変抵抗体20を構成するTiONの界面方向(結晶成長方向)と、ステップ#8において堆積される第3導電膜21を構成するTiNの接触界面とは0°以上22°以下の範囲となる。
When the oxidation treatment is performed under such an angle condition, as shown in FIG. 9, the interface direction (crystal growth direction) of TiON constituting the
図10は、ステップ#7における酸化角度と製造後の本発明素子1の抵抗比との関係を示すグラフであり、酸化角度を横軸に、縦軸に抵抗比を縦軸としてグラフ化したものである。
FIG. 10 is a graph showing the relationship between the oxidation angle in
図10を参照すれば、TiNの結晶方向と酸化方向とが形成する角度が65°以下の範囲であれば、概ね抵抗比は40倍程度以下の値を示しているが、68°以上の範囲内であれば120倍以上の高い抵抗比が実現されている。抵抗比が高いほど、高抵抗状態と低抵抗状態との区別が顕著化されるため、定常状態において抵抗特性が遷移するようなことがなく、安定したスイッチング特性が実現できる。従って、68°以上90°以下の範囲内の角度で第2導電膜16に対して酸化を行うことで、更に安定したスイッチング特性の実現が図られる。
Referring to FIG. 10, if the angle formed by the TiN crystal direction and the oxidation direction is 65 ° or less, the resistance ratio generally shows a value of about 40 times or less, but the range is 68 ° or more. Within the range, a high resistance ratio of 120 times or more is realized. As the resistance ratio is higher, the distinction between the high resistance state and the low resistance state becomes more prominent, so that the resistance characteristic does not transition in the steady state, and stable switching characteristics can be realized. Therefore, the more stable switching characteristics can be realized by oxidizing the second
以下、図5或いは図7に示すような可変抵抗素子の抵抗特性を測定するための測定方法につき、説明する。 Hereinafter, a measurement method for measuring the resistance characteristic of the variable resistance element as shown in FIG. 5 or FIG. 7 will be described.
図11は、可変抵抗素子への電圧パルスの印加、及びI−V特性を測定するための測定装置の構成を示したものである。当該測定装置30は、測定対象となる可変抵抗素子R(本発明素子1)、パルスジェネレータ34、デジタルオシロスコープ31、パラメータアナライザ32、及び切替スイッチ33を備えて構成される。パラメータアナライザ32は、例えば、アジレントテクノロジー社製の型番4156Bを用い、電流電圧測定器として使用する。
FIG. 11 shows a configuration of a measuring apparatus for applying a voltage pulse to a variable resistance element and measuring an IV characteristic. The
測定の際には、可変抵抗素子Rの一方の端子をデジタルオシロスコープ31のグランドに接続し、他方の端子を切替スイッチ33の固定端に接続する。更に、デジタルオシロスコープ31の一端子とパルスジェネレータ34の一端子とを接続する。そして、切替スイッチ33の可動端の一方の端子と、デジタルオシロスコープ31の他端子及びパルスジェネレータ30の他端子とを接続して一方の回路を形成する。更に、切替スイッチの可動端の他方の端子とパラメータアナライザ32とを接続し他方の回路を形成する。このようにして切替スイッチ33の可動端の切替動作によって、双方の回路を切り替え可能に形成し、測定系とする。
At the time of measurement, one terminal of the variable resistance element R is connected to the ground of the
そして、電圧パルス印加時には、切替スイッチ33を操作してパルスジェネレータ34と可変抵抗素子Rを電気的に接続して電圧パルスを印加する。この時発生させる電圧パルスをデジタルオシロスコープ31にて観測する。続いて、切替スイッチ33をパラメータアナライザ32に接続して(パルスジェネレータ34とは切断して)、可変抵抗素子RのI−V特性を測定する。
When applying the voltage pulse, the
本発明素子1の抵抗特性を測定する際においては、まず本発明素子1の第1電極2側に+2.2V(電圧振幅2.2Vの正極性パルス)、パルス幅(パルス印加時間)50n秒で電圧が印加されるようにパルスジェネレータ34から電圧パルスを発生させ、印加後の抵抗値をパラメータアナライザ32でI−V特性を測定して求める。測定後は、本発明素子1の第1電極2側に−1.8V(電圧振幅1.8Vの負極性パルス)、パルス幅35n秒で電圧が印加されるようにパルスジェネレータ34から電圧パルスを発生させ、印加後の抵抗値をパラメータアナライザ32でI−V特性を測定して求める。
When measuring the resistance characteristics of the
又、I−V特性の測定は、上記電圧パルスの印加毎に行い、+0.5Vの電圧印加時の電流値を測定する。その結果より、電圧パルス印加後の可変抵抗素子の抵抗値を導出する。尚、上述した本発明方法に基づいて製造された本発明素子1は、±2.0V程度の電圧パルスを印加することで抵抗値は変化するが、±0.5Vの比較的低い電圧を印加しても抵抗値が殆ど変化しないため、電圧パルス印加後の可変抵抗素子の抵抗値を、それ以後の電圧パルス印加に影響を与えずに測定できる。
The IV characteristic is measured every time the voltage pulse is applied, and the current value when a voltage of +0.5 V is applied is measured. From the result, the resistance value of the variable resistance element after application of the voltage pulse is derived. The
尚、製造された本発明素子の抵抗特性を測定する測定方法については、後述する各実施形態においても本実施形態と同様とする。 In addition, about the measuring method which measures the resistance characteristic of this manufactured element of this invention, it is the same also as this embodiment also in each embodiment mentioned later.
又、上記において、ステップ#7では、オゾンを用いた酸化処理を行うものとしたが、酸素又は酸素を含むガスの雰囲気下で酸化処理を行うものとしても構わないし、酸素又は酸素を含むガスをプラズマで励起することにより、酸素ラジカルを発生させて、第2導電膜16を酸化するものとしても良い。
In
又、上記において、ステップ#7では、温度条件を適宜変化させながら酸化処理を行うことで、形成される可変抵抗体20に含有される酸素濃度を第2導電膜16の露出面近傍領域から第1導電膜13の形成位置に向かって低下させる構成としたが、酸素濃度に差異が生じるような条件下での酸化処理であれば、必ずしも温度条件の変化を伴う必要はない。例えば、反応律速状態の下では、同一温度下であっても露出面近傍領域から離れるほど酸素濃度に差異が生じるため、このような状況下で酸化処理を行った場合であっても、上述した本発明素子1と同様の効果を奏することができる。以下の各実施形態において、酸化処理を行う場合も同様とする。
In
又、上述した本発明素子1の製造方法においては、フォトリソグラフィ法を行う際に実行されるフォトレジストの塗布、露光、及び現像の各工程、或いは、エッチング後にフォトレジストを剥離する工程、エッチング後やレジスト除去後に行われる洗浄工程等の一般的な工程については省略している。以下の各実施形態においても同様とする。
Moreover, in the manufacturing method of the
[第2実施形態]
本発明素子及びその製造方法、並びに駆動方法の第2実施形態(以下、適宜「本実施形態」と称する)につき、以下の図12〜図15の各図を参照して説明する。
[Second Embodiment]
A second embodiment (hereinafter referred to as “this embodiment” as appropriate) of the element of the present invention, its manufacturing method, and driving method will be described with reference to the following FIGS.
図12は、本実施形態に係る本発明素子の概略断面構造図である。本発明素子1aは、第1実施形態に係る本発明素子1と比較すると、本発明素子1においては可変抵抗体20が基板面に対して直交する方向に形成されているのに対し、本実施形態に係る本発明素子1aにおいては基板面に対して平行方向に可変抵抗体20が形成されている点が異なる。
FIG. 12 is a schematic cross-sectional structure diagram of the element of the present invention according to this embodiment. Compared to the
図12に示される本発明素子1aは、基板下地絶縁膜12が形成された半導体基板11上に、導電性材料13からなる第2電極3と、導電性材料21からなる第1電極2とを下からこの順に有し、導電性材料13(第2電極3)と導電性材料21(第1電極2)との間に可変抵抗体20が形成されている。又、導電性材料13と導電性材料21との間には第1層間絶縁膜14が成膜されており、導電性材料21(第1電極2)は第3層間絶縁膜22で覆われている。そして、第1層間絶縁膜14及び第3層間絶縁膜22の所定領域にはコンタクトホールが形成され、当該コンタクトホール内を充填される導電性材料(メタル配線)23及び24によって第1電極2及び第2電極3に対する電気的接続が可能となっている。
The element 1a of the present invention shown in FIG. 12 includes a
以下に、図12〜図16の各図を参照して本発明素子1aの製造工程について説明する。尚、以下の図13(a)〜(e)の各図は、本発明素子1aを製造する際の一過程における概略断面構造図である。又、図14は本発明素子1aの製造工程をフローチャートにしたものであり、以下の文中の各ステップは、図14に示されるフローチャートの一ステップを表すものとする。 Below, with reference to each figure of FIGS. 12-16, the manufacturing process of this invention element 1a is demonstrated. In addition, each figure of the following FIG. 13 (a)-(e) is a schematic sectional structure figure in one process at the time of manufacturing this invention element 1a. FIG. 14 is a flowchart showing the manufacturing process of the element 1a of the present invention, and each step in the following sentence represents one step of the flowchart shown in FIG.
まず、図13(a)に示すように、下地絶縁膜12が形成された半導体基板11上に、例えばスパッタリング法によって導電性材料である第1導電膜13(以下、TiN膜とする)を膜厚40nm程度で堆積する(ステップ#21)。
First, as shown in FIG. 13A, a first conductive film 13 (hereinafter referred to as a TiN film), which is a conductive material, is formed on a
次に、図13(b)に示すように、例えばCVD法によって絶縁性材料である第1層間絶縁膜14(以下、SiO2膜とする)を膜厚500nm程度堆積する(ステップ#22)。 Next, as shown in FIG. 13B, a first interlayer insulating film 14 (hereinafter referred to as an SiO 2 film), which is an insulating material, is deposited by a CVD method, for example, to a thickness of about 500 nm (step # 22).
次に、図13(c)に示すように、フォトリソグラフィ法及びエッチング法によって、第1導電膜13及び第1層間絶縁膜14をパターニングし、第1導電膜13の側壁部分を露出する(ステップ#23)。このとき、第1導電膜13の上面は第1層間絶縁膜14に覆われている。
Next, as shown in FIG. 13C, the first
次に、図13(d)に示すように、第1導電膜13に対し、露出面から第1導電膜13の内部方向に向かって酸化処理を施す(ステップ#24)。当該酸化処理によって、TiN膜で構成されていた第1導電膜13の一部がTiON等のチタン酸窒化物(以下、単に「TiON」と記載)に変化し、これによって可変抵抗体20が形成される。このとき、可変抵抗体20を構成するTiONに含まれる酸素濃度が、露出面近傍から第1導電膜13の内部方向(図面では左向き)に向けて低くなるような条件下でステップ#24に係る酸化処理を施す。
Next, as shown in FIG. 13D, oxidation treatment is performed on the first
具体的には、例えば250℃程度の酸素ガスをプラズマで励起することにより酸素ラジカルを発生させて第1導電膜13の露出面に対して酸化処理を施し、その後、連続的又は2段階以上の複数段階に分けて断続的に反応温度を上昇させながら酸化処理を施し、最終的には450℃程度まで上昇させるものとする。尚、本実施形態の場合、第1実施形態と異なり、酸化処理が施される方向は、第1導電膜13を構成するTiNの結晶方向に対して直交する方向となる(図15参照)。本ステップにより、可変抵抗体20を構成するTiONの微結晶の占める体積密度は、露出面近傍領域において高密度となり、第1導電膜13の内部方向(図面左向き、当該露出面から離れる方向)に向かって低下する構成となる。
Specifically, for example, oxygen radicals are generated by exciting an oxygen gas at about 250 ° C. with plasma to oxidize the exposed surface of the first
又、上記の反応温度の値は一例であり、初期の段階では200℃〜300℃程度の温度条件下で酸化処理を行い、温度上昇を行いながら、最終的には250℃〜450℃程度の温度条件下で酸化処理を行うものとして良い。又、第1実施形態で上述したのと同様に、オゾン雰囲気による酸化法を用いて酸化処理を行うものとしても良い。 In addition, the above reaction temperature value is an example. In the initial stage, oxidation treatment is performed under a temperature condition of about 200 ° C. to 300 ° C., and the temperature is increased, and finally the temperature is about 250 ° C. to 450 ° C. The oxidation treatment may be performed under temperature conditions. In addition, as described above in the first embodiment, the oxidation treatment may be performed using an oxidation method in an ozone atmosphere.
次に、図13(e)に示すように、可変抵抗体20と接触するように第3導電膜21を形成する(ステップ#25)。具体的には、例えばPtを膜厚150nm程度でスパッタ法によって堆積した後、フォトリソグラフィ法及びエッチング法によって図13(e)に示されるような形状にパターニングを行う。尚、本実施形態では、ステップ#24における酸化方向が第1導電膜13を構成するTiNの結晶方向に対して直交する方向であるため、可変抵抗体20を構成するTiONの結晶方向と第3導電膜21を構成するPtの接触界面とが形成する角度は略0°程度となる(図16参照)。
Next, as shown in FIG. 13E, the third
その後、CVD法によって絶縁性材料である第3層間絶縁膜22(以下、SiO2膜とする)を膜厚500nm程度堆積し、第1実施形態と同様の方法でメタル配線23及び24を形成する(ステップ#26、図12参照)。これにより、メタル配線23を介して第2導電膜21(第1電極2)に対して電圧印加が可能となり、メタル配線24を介して第1導電膜13(第2電極3)に対して電圧印加が可能となる。
Thereafter, a third interlayer insulating film 22 (hereinafter referred to as an SiO 2 film), which is an insulating material, is deposited by CVD to a thickness of about 500 nm, and
本実施形態においても、第1実施形態と同様、製造後の初期状態における本発明素子1aが備える可変抵抗体20(4)は、第3導電膜21(第1電極2)との接触面において含有される酸素濃度が高く、第1導電膜13(第2電極3)の形成領域に向かって酸素濃度を低下させる構成を示す。従って、本実施形態に係る本発明素子1aにおいても、第1実施形態に係る本発明素子1と同様、初期状態に対してフォーミングプロセスを行うことなく、酸素濃度が低い第1導電膜13に対して酸素濃度が高い第3導電膜21側が正極性となるようなパルス電圧を印加することで高抵抗化が図られ、逆に、酸素濃度が高い第3導電膜21に対して酸素濃度が低い第1導電膜13側が正極性となるようなパルス電圧を印加することで低抵抗化が図られる。
Also in the present embodiment, as in the first embodiment, the variable resistor 20 (4) included in the element 1a of the present invention in the initial state after manufacture is in contact with the third conductive film 21 (first electrode 2). A configuration in which the concentration of oxygen contained is high and the oxygen concentration is decreased toward the formation region of the first conductive film 13 (second electrode 3) is shown. Therefore, also in the element 1a of the present invention according to the present embodiment, similarly to the
尚、上記において、ステップ#24では、プラズマを用いて酸化処理を行うものとしたが、第1実施形態と同様、オゾン或いは酸素又は酸素を含むガスの雰囲気下で加熱することで酸化処理を行うものとしても良い。
In
[第3実施形態]
本発明素子及びその製造方法、並びに駆動方法の第2実施形態(以下、適宜「本実施形態」と称する)につき、以下の図17〜図19の各図を参照して説明する。
[Third Embodiment]
A second embodiment (hereinafter referred to as “this embodiment” as appropriate) of the element of the present invention, its manufacturing method, and driving method will be described with reference to the following FIGS.
図17は、本実施形態に係る本発明素子の概略断面構造図である。本発明素子1bは、第1実施形態における本発明素子1が備える可変抵抗体20が、上面視形状が環状であってその内側に絶縁膜17を有する構成であるのに対し、本実施形態における本発明素子1bが備える可変抵抗体20は、内側が完全に可変抵抗体20で充填されており、絶縁膜17を備えない構成である点が異なる。
FIG. 17 is a schematic sectional view of the element of the present invention according to this embodiment. The
図17に示される本発明素子1bは、基板下地絶縁膜12が形成された半導体基板11上に、導電性材料13からなる第2電極3と、導電性材料21からなる第1電極2とを下からこの順に有し、導電性材料13(第2電極3)と導電性材料21(第1電極2)との間に可変抵抗体20が形成されている。又、導電性材料13と導電性材料21との間には第1層間絶縁膜14が成膜されており、導電性材料21(第1電極2)は第3層間絶縁膜22で覆われている。そして、第1層間絶縁膜14及び第3層間絶縁膜22の所定領域にはコンタクトホールが形成され、当該コンタクトホール内を充填される導電性材料(メタル配線)23及び24によって第1電極2及び第2電極3に対する電気的接続が可能となっている。
The
以下に、図17〜図19の各図を参照して本発明素子1bの製造工程について説明する。尚、以下の図18(a)〜(e)の各図は、本発明素子1bを製造する際の一過程における概略断面構造図である。又、図19は本発明素子1bの製造工程をフローチャートにしたものであり、以下の文中の各ステップは、図19に示されるフローチャートの一ステップを表すものとする。
Below, with reference to each figure of FIGS. 17-19, the manufacturing process of this
まず、下地絶縁膜12が形成された半導体基板11上に、例えばスパッタリング法によって導電性材料である第1導電膜13(以下、Pt膜とする)を膜厚200nm程度で堆積した後、フォトリソグラフィ法及びエッチング法によって所定の形状にパターニングを施す(ステップ#31)。そして、図18(a)に示すように、例えばCVD法によって絶縁性材料である第1層間絶縁膜14(以下、SiO2膜とする)を膜厚400nm程度堆積した後、表面をCMP法により平坦化する(ステップ#32)。尚、平坦化後の第1導電膜13の上部に形成されている第1層間絶縁膜14の膜厚は100nm程度である。
First, a first conductive film 13 (hereinafter referred to as a Pt film), which is a conductive material, is deposited on the
次に、図18(b)に示すように、フォトリソグラフィ法及びエッチング法によって第1導電膜13が下層に形成されている一部の領域内に、第1導電膜13の上面が露出するように第1層間絶縁膜14に直径275nm程度の開口部15を形成する(ステップ#33)。
Next, as shown in FIG. 18B, the upper surface of the first
次に、図18(c)に示すように、ALD法(Atomic Layer Deposition)法により可変抵抗体20を構成する遷移金属酸化膜又は遷移金属酸窒化膜(以下、ここではNiO膜とする)を膜厚200nm程度堆積し、開口部15内を可変抵抗体膜20で充填する(ステップ#34)。このとき、開口部15内に充填される可変抵抗体膜20に含有される酸素濃度が、開口部15の最上面近傍領域において酸素濃度が高く、第1導電膜13の上面位置方向に向かって酸素濃度が低下するような条件下でステップ#34に係る成膜を行う。
Next, as shown in FIG. 18C, a transition metal oxide film or a transition metal oxynitride film (hereinafter referred to as a NiO film) constituting the
具体的には、NiO膜の成膜の際、酸素ガスを添加した状態で成膜するものとし、成膜処理の初期段階においてはこの添加される酸素ガスの流量を少なく設定し、その後連続的又は2段階以上の複数段階に分けて断続的に酸素ガスの流量を増加していきながら成膜処理を行うこととする。これにより、成膜されるNiO膜は、上面に近いほど酸素濃度が高く、上面から離れるほど、即ち、第1導電膜13の露出面(上面)に近付くほど酸素濃度が低下する。
Specifically, when the NiO film is formed, the film is formed in a state where oxygen gas is added. In the initial stage of the film forming process, the flow rate of the added oxygen gas is set to be small, and then continuously. Alternatively, the film formation process is performed while the flow rate of oxygen gas is intermittently increased in two or more stages. As a result, the NiO film to be formed has a higher oxygen concentration as it is closer to the upper surface, and the oxygen concentration is lower as it is farther from the upper surface, that is, closer to the exposed surface (upper surface) of the first
尚、本ステップでは、ALD法による成膜の他、CVD法や反応性スパッタリング法によって可変抵抗体膜を成膜するものとしても良い。CVD法に基づいて成膜する場合には、前記のALD法の場合と同様、添加される酸素ガスの流量を変化させることで成膜条件を変化させ、これにより成膜される可変抵抗体膜20の含有酸素濃度に勾配を持たせることができる。又、反応性スパッタリング法による場合には、Ar/O2ガスの下でスパッタリングを行い、O2ガスの分圧を変化させることで成膜条件を変化させて、成膜される可変抵抗体膜20の含有酸素濃度に勾配を持たせることができる。この場合、例えば、初期段階においては、Ar流量を90〜100sccm程度、O2流量を0〜10sccm程度でスパッタ処理を行い、その後、連続的又は2段階以上の複数段階に分けて断続的にO2分圧を増加させながらスパッタ処理を行って、最終的にAr流量を40〜60sccm程度、O2流量を40〜60sccm程度でスパッタ処理を行うものとすることができる。
In this step, in addition to the film formation by the ALD method, the variable resistor film may be formed by the CVD method or the reactive sputtering method. When the film is formed based on the CVD method, the variable resistor film is formed by changing the film forming condition by changing the flow rate of the added oxygen gas as in the case of the ALD method. It is possible to give a gradient to the oxygen concentration of 20. In the case of the reactive sputtering method, sputtering is performed under Ar / O 2 gas, and the film forming conditions are changed by changing the partial pressure of O 2 gas, so that the variable resistor film is formed. It is possible to give a gradient to the oxygen concentration of 20. In this case, for example, in the initial stage, the sputtering process is performed at an Ar flow rate of about 90 to 100 sccm and an O 2 flow rate of about 0 to 10 sccm, and thereafter, intermittently divided into a plurality of stages of continuous or two or more stages. 2 minutes performing sputtering while increasing the pressure, eventually 40~60Sccm about the Ar flow rate, the O 2 flow rate can be made to perform the sputtering process in
次に、図18(d)に示すように、開口部15の外部に堆積された可変抵抗体膜20、即ち第1層間絶縁膜14の上面に堆積された可変抵抗体20をCMP法により除去し、平坦化する(ステップ#35)。
Next, as shown in FIG. 18D, the
次に、図18(e)に示すように、ステップ#35で形成された可変抵抗体20に接触するように、上面に第3導電膜21を堆積する(ステップ#36)。具体的には、例えばPtを膜厚150nm程度でスパッタ法によって堆積した後、フォトリソグラフィ法及びエッチング法によって図18(e)に示されるような形状にパターニングを行う。
Next, as shown in FIG. 18E, the third
その後、CVD法によって絶縁性材料である第3層間絶縁膜22(以下、SiO2膜とする)を膜厚500nm程度堆積し、第1実施形態と同様の方法でメタル配線23及び24を形成する(ステップ#37、図17参照)。これにより、メタル配線23を介して第2導電膜21(第1電極2)に対して電圧印加が可能となり、メタル配線24を介して第1導電膜13(第2電極3)に対して電圧印加が可能となる。
Thereafter, a third interlayer insulating film 22 (hereinafter referred to as an SiO 2 film), which is an insulating material, is deposited by CVD to a thickness of about 500 nm, and
本実施形態においても、第1及び第2実施形態と同様、製造後の初期状態における本発明素子1bが備える可変抵抗体20(4)は、第3導電膜21(第1電極2)との接触面において含有される酸素濃度が高く、第1導電膜13(第2電極3)の形成領域に向かって酸素濃度を低下させる構成を示す。従って、本実施形態に係る本発明素子1bにおいても、上記各実施形態と同様、初期状態に対してフォーミングプロセスを行うことなく、酸素濃度が低い第1導電膜13に対して酸素濃度が高い第3導電膜21側が正極性となるようなパルス電圧を印加することで高抵抗化が図られ、逆に、酸素濃度が高い第3導電膜21に対して酸素濃度が低い第1導電膜13側が正極性となるようなパルス電圧を印加することで低抵抗化が図られる。
Also in the present embodiment, as in the first and second embodiments, the variable resistor 20 (4) included in the
尚、第1及び第2実施形態では、第2電極3としてTiNを利用するものとしたが、酸化処理されることで生成される酸化物が抵抗可変特性(スイッチング特性)を有する材料であれば、TiNに限定されるものではない。即ち、TiNの他、Cu、Ni、Ti、Nb、Zn、Co、W、V等の遷移金属材料、又はこれらの窒化物で構成されるものとしても構わないし、更にこれらの複合膜で構成されるものとしても良い。このとき、第1及び第2実施形態では、第2電極3として利用される材料が酸化されることで生成される遷移金属酸化物又は遷移金属酸窒化物が可変抵抗体4として利用される。
In the first and second embodiments, TiN is used as the
又、第1及び第2実施形態における第1電極2の材料、及び第3実施形態の第1電極2及び第2電極3の材料は、一般的に電極としての機能を奏する導電性材料であれば良く、上述したTiN、Ptの他、Ir、Os、Ru、Rh、Pd、Ti、Al、Cu、Zn、Mn、Zr、Ni、V、W、Co等の遷移金属材料、又はこれらの窒化物で構成されるものとしても構わないし、更にこれらの複合膜で構成されるものとしても良い。
The material of the
又、第3実施形態における可変抵抗体4の材料としては、上述したNiO膜の他、抵抗可変特性(スイッチング特性)を有する遷移金属酸化物又は繊維金属酸窒化物であれば、いかなる材料(例えばCuO、NiO、TiON等)であっても構わない。
In addition to the NiO film described above, the material of the
1: 本発明に係る第1実施形態の可変抵抗素子
1a: 本発明に係る第2実施形態の可変抵抗素子
1b: 本発明に係る第3実施形態の可変抵抗素子
2: 第1電極
3: 第2電極
4: 可変抵抗体
11: 半導体基板
12: 下地絶縁膜
13: 第1導電膜
14: (第1)層間絶縁膜
16: 第2導電膜
17: 第2層間絶縁膜
20: 可変抵抗体
21: 第3導電膜
22: 第3層間絶縁膜
23: 導電膜(メタル配線)
24: 導電膜(メタル配線)
25: コンタクトホール
26: コンタクトホール
30: 抵抗特性測定装置
31: パルスジェネレータ
31a: パルスジェネレータの出力端子
32: デジタルオシロスコープ
32a、32b: デジタルオシロスコープの入力端子
32g: デジタルオシロスコープのグランド端子
33: パラメータアナライザ
34: 切替スイッチ
34a: 切替スイッチの固定端
34b、34c: 切替スイッチの可動端
90: 従来の可変抵抗素子
91: PCMO膜
1: Variable resistance element according to the first embodiment of the present invention 1a: Variable resistance element according to the second embodiment of the
24: Conductive film (metal wiring)
25: Contact hole 26: Contact hole 30: Resistance characteristic measuring device 31: Pulse generator 31a: Output terminal of pulse generator 32: Digital oscilloscope 32a, 32b: Input terminal of digital oscilloscope 32g: Ground terminal of digital oscilloscope 33: Parameter analyzer 34 : Changeover switch 34a: fixed end of changeover switch 34b, 34c: movable end of changeover switch 90: conventional variable resistance element 91: PCMO film
Claims (5)
前記可変抵抗体が、
鉄を除く遷移金属の酸化物、又は、遷移金属酸窒化物で構成されており、
前記第1電極と接触する第1接触面から、前記第2電極と接触する第2接触面に向けて、含有されている酸素濃度が低下するように構成され、
前記第1電極が前記第2電極に対して正極性となるようなパルス電圧を両電極間に印加することで、前記可変抵抗素子の抵抗特性が低抵抗状態から高抵抗状態に遷移し、
前記第1電極が前記第2電極に対して負極性となるようなパルス電圧を両電極間に印加することで、前記可変抵抗素子の抵抗特性を高抵抗状態から低抵抗状態に遷移することを特徴とする可変抵抗素子。 A variable resistance element in which a variable resistor is sandwiched between a first electrode and a second electrode, and an electric resistance between the two electrodes is changed by applying a voltage pulse between the first electrode and the second electrode. Because
The variable resistor is
It is composed of transition metal oxides excluding iron or transition metal oxynitrides,
The oxygen concentration contained is reduced from the first contact surface in contact with the first electrode toward the second contact surface in contact with the second electrode,
By applying a pulse voltage between the two electrodes so that the first electrode is positive with respect to the second electrode, the resistance characteristic of the variable resistance element transitions from a low resistance state to a high resistance state,
The resistance characteristic of the variable resistance element is changed from a high resistance state to a low resistance state by applying a pulse voltage between the electrodes so that the first electrode is negative with respect to the second electrode. A variable resistance element.
前記可変抵抗体が、前記第1電極と連結するように前記第2電極の突出部の先端に形成される層状の遷移金属酸化物又は遷移金属酸窒化物の多結晶体であって、当該多結晶体の結晶成長方向と前記第1接触面の界面とによって形成される角度が0°以上22°以下であることを特徴とする請求項1〜請求項3の何れか1項に記載の可変抵抗素子。 The second electrode has a protrusion protruding toward the formation surface of the first electrode;
The variable resistor is a layered transition metal oxide or transition metal oxynitride polycrystal formed at the tip of the protruding portion of the second electrode so as to be connected to the first electrode, The variable according to any one of claims 1 to 3, wherein an angle formed by a crystal growth direction of a crystal body and an interface between the first contact surfaces is not less than 0 ° and not more than 22 °. Resistance element.
The variable resistance element according to any one of claims 1 to 4, wherein the variable resistor is made of an oxide or oxynitride of Ti or Ni.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070322A JP4805865B2 (en) | 2007-03-19 | 2007-03-19 | Variable resistance element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070322A JP4805865B2 (en) | 2007-03-19 | 2007-03-19 | Variable resistance element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008235427A JP2008235427A (en) | 2008-10-02 |
JP4805865B2 true JP4805865B2 (en) | 2011-11-02 |
Family
ID=39907910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007070322A Expired - Fee Related JP4805865B2 (en) | 2007-03-19 | 2007-03-19 | Variable resistance element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4805865B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013109386A1 (en) * | 2012-01-20 | 2013-07-25 | Micron Technology, Inc. | Memory cells and methods of forming memory cells |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5308105B2 (en) * | 2007-10-05 | 2013-10-09 | シャープ株式会社 | Variable resistance element and manufacturing method thereof |
JP2009164580A (en) * | 2007-11-07 | 2009-07-23 | Interuniv Micro Electronica Centrum Vzw | METHOD FOR MANUFACTURING MEMORY ELEMENT COMPRISING RESISTIVITY-SWITCHING NiO LAYER AND DEVICES OBTAINED THEREOF |
JP5423941B2 (en) * | 2007-11-28 | 2014-02-19 | ソニー株式会社 | Storage element, manufacturing method thereof, and storage device |
JP5374865B2 (en) * | 2007-12-10 | 2013-12-25 | 富士通株式会社 | Resistance change element, memory device using the same, and manufacturing method thereof |
US8624214B2 (en) | 2008-06-10 | 2014-01-07 | Panasonic Corporation | Semiconductor device having a resistance variable element and a manufacturing method thereof |
WO2010021134A1 (en) | 2008-08-20 | 2010-02-25 | パナソニック株式会社 | Variable resistance nonvolatile memory device and memory cell formation method |
CN102124564A (en) | 2008-10-30 | 2011-07-13 | 松下电器产业株式会社 | Nonvolatile semiconductor storage device and manufacturing method therefor |
JP5406515B2 (en) * | 2008-12-04 | 2014-02-05 | シャープ株式会社 | Variable resistance element and manufacturing method thereof |
JP2010251352A (en) * | 2009-04-10 | 2010-11-04 | Panasonic Corp | Nonvolatile storage element and method of manufacturing the same |
US8395925B2 (en) | 2009-06-08 | 2013-03-12 | Panasonic Corporation | Forming method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
CN101834274B (en) * | 2010-04-15 | 2012-08-01 | 复旦大学 | Preparation method of variable resistance metal nitride materials |
JP5161404B2 (en) | 2011-02-01 | 2013-03-13 | パナソニック株式会社 | Method of manufacturing variable resistance nonvolatile memory device |
JP2013201276A (en) | 2012-03-23 | 2013-10-03 | Toshiba Corp | Resistance change element and non-volatile memory device |
JP6576235B2 (en) * | 2015-12-21 | 2019-09-18 | 東京エレクトロン株式会社 | Lower electrode of DRAM capacitor and manufacturing method thereof |
JP7203593B2 (en) * | 2018-12-25 | 2023-01-13 | 東京エレクトロン株式会社 | SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD |
WO2021085475A1 (en) * | 2019-11-01 | 2021-05-06 | 国立研究開発法人科学技術振興機構 | Current sensor and electric power conversion circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6972238B2 (en) * | 2003-05-21 | 2005-12-06 | Sharp Laboratories Of America, Inc. | Oxygen content system and method for controlling memory resistance properties |
KR101051704B1 (en) * | 2004-04-28 | 2011-07-25 | 삼성전자주식회사 | Memory device using multilayer with resistive gradient |
JP2008060091A (en) * | 2005-01-14 | 2008-03-13 | Matsushita Electric Ind Co Ltd | Resistance variable element |
JP3889023B2 (en) * | 2005-08-05 | 2007-03-07 | シャープ株式会社 | Variable resistance element, method for manufacturing the same, and memory device including the same |
JP4699932B2 (en) * | 2006-04-13 | 2011-06-15 | パナソニック株式会社 | Resistance change element, resistance change memory using the same, and manufacturing method thereof |
JP2008205007A (en) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | Variable resistance element and resistance switching method of the same |
-
2007
- 2007-03-19 JP JP2007070322A patent/JP4805865B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013109386A1 (en) * | 2012-01-20 | 2013-07-25 | Micron Technology, Inc. | Memory cells and methods of forming memory cells |
JP2015508226A (en) * | 2012-01-20 | 2015-03-16 | マイクロン テクノロジー, インク. | Memory cell and method of forming memory cell |
Also Published As
Publication number | Publication date |
---|---|
JP2008235427A (en) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4805865B2 (en) | Variable resistance element | |
KR100682926B1 (en) | Nonvolatile memory device using resistance material and fabrication method of the same | |
US7796416B2 (en) | Variable resistance element, its manufacturing method and semiconductor memory device comprising the same | |
US7615769B2 (en) | Nonvolatile memory device and fabrication method thereof | |
US7259387B2 (en) | Nonvolatile semiconductor memory device | |
JP3889023B2 (en) | Variable resistance element, method for manufacturing the same, and memory device including the same | |
JP5732827B2 (en) | Storage element, storage device, and operation method of storage device | |
TWI402980B (en) | Resistive memory structure with buffer layer | |
TWI472018B (en) | Memory elements and memory devices | |
JP5438707B2 (en) | Variable resistance element, method of manufacturing the same, and nonvolatile semiconductor memory device including the variable resistance element | |
TWI540775B (en) | Resistance change nonvolatile memory device, semiconductor device, and method of operating resistance change nonvolatile memory device | |
JP5156060B2 (en) | Nonvolatile semiconductor memory device | |
JP4529654B2 (en) | Storage element and storage device | |
JP5308105B2 (en) | Variable resistance element and manufacturing method thereof | |
US20100264396A1 (en) | Ring-shaped electrode and manufacturing method for same | |
JP4613478B2 (en) | Semiconductor memory element and semiconductor memory device using the same | |
JP2007067415A (en) | Nonvolatile memory device and method for manufacturing the same | |
KR20150093149A (en) | Memory element and memory device | |
JP2007049156A (en) | Method of manufacturing memory device for stabilizing reset current | |
JP4648940B2 (en) | Method for manufacturing variable resistance element | |
US7615459B1 (en) | Manufacturing method for variable resistive element | |
JP2014022660A (en) | Variable resistance element, and nonvolatile semiconductor memory device provided with variable resistance element | |
JP6162931B2 (en) | Storage element and storage device | |
JP5215741B2 (en) | Variable resistance element | |
JP2009043850A (en) | Variable resistance element, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110811 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4805865 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |