KR101123736B1 - ReRAM memory device with multi-level and manufacturing method of the same - Google Patents

ReRAM memory device with multi-level and manufacturing method of the same Download PDF

Info

Publication number
KR101123736B1
KR101123736B1 KR1020100033448A KR20100033448A KR101123736B1 KR 101123736 B1 KR101123736 B1 KR 101123736B1 KR 1020100033448 A KR1020100033448 A KR 1020100033448A KR 20100033448 A KR20100033448 A KR 20100033448A KR 101123736 B1 KR101123736 B1 KR 101123736B1
Authority
KR
South Korea
Prior art keywords
region
resistance change
change material
layer
resistance
Prior art date
Application number
KR1020100033448A
Other languages
Korean (ko)
Other versions
KR20110114038A (en
Inventor
김태근
김희동
안호명
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020100033448A priority Critical patent/KR101123736B1/en
Publication of KR20110114038A publication Critical patent/KR20110114038A/en
Application granted granted Critical
Publication of KR101123736B1 publication Critical patent/KR101123736B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 ReRAM 메모리 장치 및 그 제조 방법을 공개한다. 본 발명의 ReRAM 메모리 장치는 인가되는 전계에 따라서 저항 상태가 변화되는 저항 변화층에 전기적인 두께가 서로 다른 복수의 영역을 형성함으로써, 각 영역의 저항 상태를 선택적으로 변화시킴으로써, 멀티 레벨을 프로그램할 수 있다. 따라서, 본 발명은 저항 변화층의 각 영역을 구성하는 저항 변화성 물질 종류 및 해당 물질의 물리적 두께를 조절함으로써 간편하게 멀티 레벨 프로그램이 가능한 ReRAM 메모리 장치를 제조할 수 있다.The present invention discloses a ReRAM memory device and a method of manufacturing the same. The ReRAM memory device of the present invention can program multiple levels by selectively changing a resistance state of each region by forming a plurality of regions having different electrical thicknesses in a resistance change layer whose resistance state changes in accordance with an applied electric field. Can be. Accordingly, the present invention can manufacture a ReRAM memory device that can be easily multi-level programmed by adjusting the type of the resistive change material constituting each region of the resistive change layer and the physical thickness of the material.

Description

멀티 레벨 ＲｅＲＡＭ 메모리 장치 및 그 제조 방법{ReRAM memory device with multi-level and manufacturing method of the same}Relevel memory device with multi-level and manufacturing method of the same

본 발명은 비휘발성 메모리 장치에 관한 것으로서, 보다 구체적으로는 저항 변화 메모리 장치에 관한 것이다.
The present invention relates to a nonvolatile memory device, and more particularly to a resistance change memory device.

반도체 메모리 장치는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 크게 RAM(Random Access Memory)과 ROM(Read Only Memory)으로 나눌 수 있다. ROM은 전원이 끊어지더라도 저장된 데이터가 소멸하지 않는 비휘발성 메모리(nonvolatile memory)이다. ROM에는 PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(Flash Memory Device) 등이 있다. RAM은 전원이 끊어지면 저장된 데이터가 소멸하는 소위 휘발성 메모리(volatile memory)이다. RAM에는 Dynamic RAM(DRAM)과 Static RAM(SRAM) 등이 있다.A semiconductor memory device is a memory device that stores data and can be read out when needed. Semiconductor memory devices can be roughly divided into random access memory (RAM) and read only memory (ROM). ROM is nonvolatile memory that does not lose its stored data even when its power is interrupted. The ROM includes PROM (Programmable ROM), EPROM (Erasable PROM), EEPROM (Electrically EPROM), and Flash Memory Device. RAM is a so-called volatile memory that loses its stored data when the power is turned off. RAM includes Dynamic RAM (DRAM) and Static RAM (SRAM).

그 외에 DRAM의 커패시터를 비휘발성을 지닌 물질로 대체한 반도체 메모리 장치가 등장하고 있다. 강유전체 커패시터를 이용한 강유전체 램(ferroelectric RAM; FRAM), 티엠알(TMR; tunneling magneto-resistive) 막을 이용한 마그네틱 램(magnetic RAM; MRAM), 그리고 칼코게나이드계 화합물(chalcogenide alloys)을 이용한 상변화 메모리 장치(phase change memory device), 질화막에 전하를 포획하여 프로그램을 수행하는 SONOS 구조의 메모리 장치, 및 저항 변화를 이용한 ReRAM(Resistance Memory) 등이 있다. In addition, semiconductor memory devices that replace DRAM capacitors with nonvolatile materials are emerging. Phase change memory devices using ferroelectric RAM (FRAM) using ferroelectric capacitors, magnetic RAM (MRAM) using TMR (tunneling magneto-resistive) films, and chalcogenide alloys (phase change memory device), a memory device of a SONOS structure for capturing charge in a nitride film and performing a program, and a resistance memory (ReRAM) using a resistance change.

이 중, 저항 변화 메모리(resistive random access memory device; 이하 'ReRAM'이라 한다)는 박막에 인가되는 특정 전압에 따라 박막의 저항 상태가 급격히 변화하는 것을 이용하여 비휘발성 메모리로 사용하고자 하는 소자를 말한다.Among these, a resistive random access memory device (hereinafter referred to as a "ReRAM") refers to a device to be used as a nonvolatile memory by using a rapidly changing resistance state of a thin film according to a specific voltage applied to the thin film. .

ReRAM 소자는 무한대의 기록 및 재생에 대한 열화가 없고, 고온 동작이 가능하며 비휘발성으로 데이터의 안정성 등 탁월한 이점이 있다. 또한 입력 펄스 인가시 1000배 이상 저항 변화에 10 내지 20 ns 정도로 고속 동작이 가능하다. 그리고 상기 ReRAM 소자의 저항층은 공정상 단일막 구조를 갖기 때문에 고집적화 및 고속화가 가능 할 뿐만 아니라 기존의 CMOS 공정과 집적 공정(integration process) 기술이 사용가능함으로 소비 에너지를 최소화 할 수 있다.ReRAM devices have no deterioration for infinite recording and playback, can operate at high temperatures, and have excellent advantages such as non-volatile data stability. In addition, when the input pulse is applied, high-speed operation is possible about 10 to 20 ns when the resistance change is more than 1000 times. In addition, since the resistive layer of the ReRAM device has a single layer structure in process, high integration and high speed are possible, and the conventional CMOS process and integration process technology can be used to minimize energy consumption.

도 1 은 종래 기술에 따른 ReRAM 소자의 단면을 도시한 도면이다. 도 1을 참조하면, ReRAM 소자는 기판(10) 상에 순차적으로 형성된 하부 전극(12), 저항층(14) 및 상부 전극(16)을 포함하는 구조를 갖는다. 여기서 하부 전극(12) 및 상부 전극(16)은 일반적인 전도성 물질로, 주로 금속으로 형성된다. 1 is a cross-sectional view of a conventional ReRAM device. Referring to FIG. 1, a ReRAM device has a structure including a lower electrode 12, a resistance layer 14, and an upper electrode 16 sequentially formed on a substrate 10. In this case, the lower electrode 12 and the upper electrode 16 are made of a general conductive material, and mainly made of metal.

ReRAM 소자의 저항층(24)의 재질로는 현재 산화물(oxide)이 많이 사용되고 있으며, 구체적으로 산화물로는 이원 산화물(binary oxides)와 페로브스카이트 산화물이 사용되고 있으며, 최근에는 상기 페로브스카이트 산화물에 금속을 도핑하거나 함유시켜 사용하고 있다.As the material of the resistive layer 24 of the ReRAM device, oxides are currently used. Specifically, binary oxides and perovskite oxides are used as oxides, and recently, the perovskite oxides are used. The metal is doped or contained in the oxide.

그러나, 기존의 ReRAM소자는 저항의 크기에 따라서 논리값 '0' 또는 논리값 '1' 중 어느 한 상태를 나타내는 단일 비트(single bit) 구조이다. 따라서 메모리 장치의 크기를 증가시키지 않으면서도 두 가지 이상의 상태를 프로그램할 수 있는 정보저장 능력이 증가된 메모리 장치가 요구된다.
However, the conventional ReRAM device has a single bit structure representing either the logic value '0' or the logic value '1' depending on the size of the resistor. Therefore, there is a need for a memory device having an increased information storage capability capable of programming two or more states without increasing the size of the memory device.

본 발명이 해결하고자 하는 과제는, 하나의 셀내에서 복수의 레벨을 프로그램할 수 있는 멀티 레벨 ReRAM 메모리 장치 및 그 제조 방법을 제공하는 것이다.
An object of the present invention is to provide a multi-level ReRAM memory device capable of programming a plurality of levels in one cell and a method of manufacturing the same.

상술한 과제를 해결하기 위한 본 발명의 바람직한 실시예에 따른 멀티 레벨 ReRAM 메모리 장치는, 반도체 기판; 상기 반도체 기판위에 형성된 하부 전극층; 전기적 두께가 서로 다른 복수의 영역이 병렬로 상기 하부 전극층 위에 형성되고, 인가되는 전계의 세기에 따라서 저항이 변화되어, 흐르는 전류의 양을 제어하는 저항 변화층; 및 상기 저항 변화층 위에 형성된 상기 상부 전극층을 포함한다.A multilevel ReRAM memory device according to a preferred embodiment of the present invention for solving the above problems is a semiconductor substrate; A lower electrode layer formed on the semiconductor substrate; A resistance change layer in which a plurality of regions having different electrical thicknesses are formed in parallel on the lower electrode layer and whose resistance is changed according to the intensity of an applied electric field, thereby controlling the amount of current flowing; And the upper electrode layer formed on the resistance change layer.

또한, 상기 저항 변화층은, 제 1 저항 변화 물질이 형성된 제 1 영역; 상기 제 1 저항 변화 물질과 제 2 저항 변화 물질이 순차적으로 적층되도록 형성된 제 2 영역; 및 상기 제 2 저항 변화 물질이 형성된 제 3 영역을 포함할 수 있다.The resistance change layer may include: a first region in which a first resistance change material is formed; A second region formed such that the first resistance change material and the second resistance change material are sequentially stacked; And a third region in which the second resistance change material is formed.

또한, 상기 제 2 저항 변화 물질의 유전상수는 상기 제 1 저항 변화 물질의 유전상수보다 작은 것이 바람직하다.In addition, the dielectric constant of the second resistance change material is preferably smaller than the dielectric constant of the first resistance change material.

또한, 상기 제 1 영역의 물리적 두께는 상기 제 2 영역에 형성된 제 1 저항 변화 물질의 물리적 두께와 동일한 것이 바람직하다.In addition, the physical thickness of the first region is preferably the same as the physical thickness of the first resistance change material formed in the second region.

또한, 상기 제 3 영역의 물리적 두께는 상기 제 2 영역의 물리적 두께와 동일한 것이 바람직하다.In addition, the physical thickness of the third region is preferably the same as the physical thickness of the second region.

또한, 상기 제 3 영역의 전기적 두께가 가장 두껍고, 상기 제 1 영역의 전기적 두께가 가장 얇은 것이 바람직하다.In addition, it is preferable that the electrical thickness of the third region is the thickest and the electrical thickness of the first region is the thinnest.

또한, 상기 저항 변화층은 복수의 영역이 서로 다른 유전 상수를 갖는, 저항 변화 물질들로 형성될 수 있다.In addition, the resistance change layer may be formed of resistance change materials in which a plurality of regions have different dielectric constants.

한편, 상술한 과제를 해결하기 위한 본 발명의 바람직한 실시예에 따른 멀티 레벨 ReRAM 메모리 장치 제조 방법은, (a) 반도체 기판위에 하부 전극층을 형성하는 단계; (b) 전기적 두께가 서로 다른 복수의 영역이 병렬로 상기 하부 전극층 위에 형성되도록, 인가되는 전계에 따라서 흐르는 전류의 양을 제어하는 저항 변화층을 상기 하부 전극층 위에 형성하는 단계; 및 (c) 상기 저항 변화층 위에 상기 상부 전극층을 형성하는 단계를 포함한다.On the other hand, the multi-level ReRAM memory device manufacturing method according to a preferred embodiment of the present invention for solving the above problems, (a) forming a lower electrode layer on a semiconductor substrate; (b) forming a resistance change layer on the lower electrode layer to control an amount of current flowing according to an applied electric field such that a plurality of regions having different electrical thicknesses are formed in parallel on the lower electrode layer; And (c) forming the upper electrode layer on the resistance change layer.

또한, 상기 (b) 단계는, 제 1 저항 변화 물질로 제 1 영역을 형성하고, 상기 제 1 저항 변화 물질과 제 2 저항 변화 물질이 순차적으로 적층되도록 제 2 영역을 형성하며, 상기 제 2 저항 변화 물질로 제 3 영역을 형성할 수 있다.In the step (b), the first region is formed of a first resistance change material, and the second region is formed so that the first resistance change material and the second resistance change material are sequentially stacked, and the second resistance is formed. The third region may be formed of the change material.

또한, 상기 제 2 저항 변화 물질의 유전상수는 상기 제 1 저항 변화 물질의 유전상수보다 작은 것이 바람직하다.In addition, the dielectric constant of the second resistance change material is preferably smaller than the dielectric constant of the first resistance change material.

또한, 상기 (b) 단계는, 상기 제 1 영역의 물리적 두께가 상기 제 2 영역에 형성된 제 1 저항 변화 물질의 물리적 두께와 동일하도록 상기 저항 변화층을 형성하는 것이 바람직하다.In addition, in the step (b), it is preferable to form the resistance change layer such that the physical thickness of the first region is the same as the physical thickness of the first resistance change material formed in the second region.

또한, 상기 (b) 단계는, 상기 제 3 영역의 물리적 두께가 상기 제 2 영역의 물리적 두께와 동일하도록 상기 저항 변화층을 형성하는 것이 바람직하다.In addition, in the step (b), it is preferable to form the resistance change layer such that the physical thickness of the third region is the same as the physical thickness of the second region.

또한, 상기 (b) 단계는, 상기 제 3 영역의 전기적 두께가 가장 두껍고, 상기 제 1 영역의 전기적 두께가 가장 얇도록 상기 저항 변화층을 형성하는 것이 바람직하다.In the step (b), it is preferable to form the resistance change layer such that the electrical thickness of the third region is the thickest and the electrical thickness of the first region is the thinnest.

또한, 상기 (b) 단계는, (b1) 상기 하부 전극층 위의 상기 제 1 영역 및 상기 제 2 영역에 제 1 저항 변화 물질층을 형성하는 단계; (b2) 상기 제 1 영역에 대응되는 상기 제 1 저항 변화 물질층의 상부에 포토 레지스트를 형성하고 제 2 저항 변화 물질을 상기 제 1 저항 변화 물질층보다 두껍게 증착하여, 상기 제 2 영역의 상기 제 1 저항 변화 물질층 및 상기 제 3 영역의 상기 하부 전극층 위에 제 2 저항 변화 물질층을 형성하는 단계; 및 (b3) 상기 포토 레지스트가 드러나도록 상기 제 2 저항 변화 물질층의 상부를 제거하여 평탄화하고, 상기 포토 레지스트를 제거하는 단계를 포함할 수 있다.In addition, the step (b) may include: (b1) forming a first resistance change material layer in the first region and the second region on the lower electrode layer; (b2) forming a photoresist on the first resistive change material layer corresponding to the first region and depositing a second resistive change material thicker than the first resistive change material layer to form the photoresist in the second region. Forming a second resistive change material layer over the first resistive change material layer and the lower electrode layer in the third region; And (b3) removing and planarizing an upper portion of the second resistance change material layer to expose the photoresist, and removing the photoresist.

본 발명은 인가되는 전계에 따라서 저항 상태가 변화되는 저항 변화층에 전기적인 두께가 서로 다른 복수의 영역을 형성함으로써, 각 영역의 저항 상태를 선택적으로 변화시킴으로써, 멀티 레벨을 프로그램할 수 있다. 따라서, 본 발명은 저항 변화층의 각 영역을 구성하는 저항 변화성 물질 종류 및 해당 물질의 물리적 두께를 조절함으로써 간편하게 멀티 레벨 프로그램이 가능한 ReRAM 메모리 장치를 제조할 수 있다.
According to the present invention, a plurality of regions having different electrical thicknesses are formed in a resistance change layer in which a resistance state changes in accordance with an applied electric field, thereby selectively changing the resistance state of each region, thereby enabling multi-level programming. Accordingly, the present invention can manufacture a ReRAM memory device that can be easily multi-level programmed by adjusting the type of the resistive change material constituting each region of the resistive change layer and the physical thickness of the material.

도 1은 종래 기술에 따른 ReRAM 메모리 장치의 구조를 도시하는 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 멀티 레벨 ReRAM 메모리 장치의 구조를 도시하는 도면이다.
도 3은 본 발명의 바람직한 실시예에 따른 멀티 레벨 ReRAM 메모리 장치의 동작을 설명하는 도면이다.
도 4a 내지 도 4f는 본 발명의 바람직한 실시예에 따라서 멀티 레벨 ReRAM 메모리 장치를 제조하는 방법을 설명하는 도면이다.
도 5는 변형 실시예의 일예를 도시하는 도면이다.1 is a view showing the structure of a conventional ReRAM memory device.
2 is a diagram showing the structure of a multi-level ReRAM memory device according to a preferred embodiment of the present invention.
3 is a diagram illustrating an operation of a multilevel ReRAM memory device according to an exemplary embodiment of the present invention.
4A-4F illustrate a method of manufacturing a multilevel ReRAM memory device in accordance with a preferred embodiment of the present invention.
5 is a diagram illustrating an example of a modified embodiment.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명의 바람직한 실시예에 따른 멀티 레벨 ReRAM 메모리 장치의 구조를 도시하는 도면이다. 도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 멀티 레벨 ReRAM 메모리 장치는, 반도체 기판(210) 위에 하부 전극층(220), 저항 변화층(230), 상부 전극층(240)이 순차적으로 형성된 구조를 갖는다.2 is a diagram showing the structure of a multi-level ReRAM memory device according to a preferred embodiment of the present invention. Referring to FIG. 2, a multilevel ReRAM memory device according to an exemplary embodiment of the present invention has a structure in which a lower electrode layer 220, a resistance change layer 230, and an upper electrode layer 240 are sequentially formed on a semiconductor substrate 210. Has

반도체 기판(210)과 하부 전극층(220)은 상술한 종래의 일반적인 ReRAM 메모리 장치의 제조 방법과 동일한 방식으로 형성된다.The semiconductor substrate 210 and the lower electrode layer 220 are formed in the same manner as the manufacturing method of the conventional general ReRAM memory device described above.

저항 변화층(230)은 인가되는 바이어스 전압의 크기(즉, 인가되는 전계의 크기)에 따라서 내부에 전류가 흐를 수 있는 경로(필라멘트)가 형성되어 전류의 흐름을 조절함으로써, 내부 저항 특성이 변화된다. 특히, 본 발명의 바람직한 실시예에 따른 저항 변화층(230)은 2개의 저항 변화 물질을 이용하여 서로 전기적 두께가 상이한 3개의 영역을 하부 전극층(220) 위에 병렬적으로 형성함으로써, 4가지 레벨(2bit)의 상태를 프로그램할 수 있다. The resistance change layer 230 has a path (filament) through which current can flow according to the magnitude of the applied bias voltage (that is, the magnitude of the applied electric field) to control the flow of the current, thereby changing the internal resistance characteristics. do. In particular, the resistance change layer 230 according to the preferred embodiment of the present invention uses three resistance change materials to form three regions having different electrical thicknesses in parallel on the lower electrode layer 220, thereby providing four levels ( 2bit) state can be programmed.

저항 변화층(230)의 위에는 상부 전극층(240)이 형성되어 있으며, 상부 전극층(240)에 전압을 인가하여 저항 변화층(230)에 전계를 인가할 수 있다.The upper electrode layer 240 is formed on the resistance change layer 230, and an electric field may be applied to the resistance change layer 230 by applying a voltage to the upper electrode layer 240.

도 3은 본 발명의 바람직한 실시예에 따른 멀티 레벨 ReRAM 메모리 장치의 동작을 설명하는 도면이다. 3 is a diagram illustrating an operation of a multilevel ReRAM memory device according to an exemplary embodiment of the present invention.

도 3을 더 참조하여 동작 방식을 설명하면, 일반적인 저항 변화 물질은 실리콘 질화막(Si3N4)과 같이, 내부에 디펙트가 존재하여 하부 전극층(220) 및 상부 전극층(240)으로부터 터널링하여 유입된 전하를 포획할 수 있는 물질로 형성된다.Referring to FIG. 3, the general resistance change material has a defect therein, such as silicon nitride (Si 3 N 4 ), and tunnels from the lower electrode layer 220 and the upper electrode layer 240 to flow therein. It is formed of a material capable of capturing a charged charge.

또한, 상부 전극층(240) 및 하부 전극층(220)에 프로그램 전압(바이어스 전압)이 인가되면, 저항 변화층(230) 내부로 전하들이 유입되어 포획되고, 유입된 전하들이 임의로 서로 연결되어 전류가 흐를 수 있는 경로(필라멘트(235))를 형성한다. 이렇게 형성된 경로에 의해 전류가 흐르게 되어 저항 변화층(230)은 저저항 상태로 변화되어 유지된다.In addition, when a program voltage (bias voltage) is applied to the upper electrode layer 240 and the lower electrode layer 220, charges are introduced into the resistance change layer 230 to be trapped, and the introduced charges are arbitrarily connected to each other to flow a current. To form a path (filament 235). The current flows through the thus formed path, so that the resistance change layer 230 is changed and maintained in a low resistance state.

그 후, 프로그램 소거 전압이 인가되면 저항 변화층(230) 내부에 포획된 전하들이 상부 전극층(240) 또는 하부 전극층(220)으로 유출되면서 저저항 상태에서 연결된 필라멘트들이 하나씩 단절되면서 고저항 상태로 변경되어 다음 프로그램 전압이 인가될 때까지 유지된다.Then, when the program erase voltage is applied, charges trapped inside the resistance change layer 230 flow out to the upper electrode layer 240 or the lower electrode layer 220, and the connected filaments are disconnected one by one in the low resistance state, thereby changing to a high resistance state. Until the next program voltage is applied.

도 2 및 도 3에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 저항 변화층(230)은 제 1 저항 변화 물질층(231)만으로 구성된 제 1 영역(230-1), 제 1 저항 변화 물질층(231)과 제 2 저항 변화 물질층(232)이 적층된 제 2 영역(230-2), 및 제 2 저항 변화 물질층(232)만으로 구성된 제 3 영역(230-3)이 하부 전극층(220) 위에서 서로 병렬로 배치되어 구성된다.As shown in FIG. 2 and FIG. 3, the resistance change layer 230 according to the preferred embodiment of the present invention may include a first region 230-1 and a first resistance change composed of only the first resistance change material layer 231. The second region 230-2 in which the material layer 231 and the second resistance change material layer 232 are stacked, and the third region 230-3 consisting of only the second resistance change material layer 232 are provided in the lower electrode layer. 220 is arranged in parallel with each other above.

이 때, 제 1 영역(230-1)의 제 1 저항 변화 물질층(231)과 제 2 영역(230-2)에 위치한 제 1 저항 변화 물질층(231)은 일체로 동일한 두께로 형성되는 것이 바람직하다. 또한, 제 2 영역(230-2)의 전체 두께는 제 3 영역(230-3)의 전체 두께와 동일한 것이 바람직하다. 따라서, 제 2 영역(230-2)에 배치된 제 2 저항 변화 물질층(232)의 상면은 제 3 영역(230-3)의 제 2 저항 변화 물질층(232)의 상면과 일치되어 평탄화되어 있다.At this time, the first resistance change material layer 231 of the first region 230-1 and the first resistance change material layer 231 positioned in the second region 230-2 are integrally formed to have the same thickness. desirable. In addition, the entire thickness of the second region 230-2 is preferably the same as the entire thickness of the third region 230-3. Accordingly, the top surface of the second resistance change material layer 232 disposed in the second region 230-2 may be planarized to coincide with the top surface of the second resistance change material layer 232 of the third region 230-3. have.

또한, 제 1 영역(230-1) 내지 제 3 영역(230-3)은 전기적 두께가 서로 상이하도록 형성되어, 각 영역에 대응되는 크기의 전계를 인가함으로써 저항 변화층의 각 영역의 저항 상태를 선택적으로 변화시켜 멀티 레벨 프로그램이 가능하게 된다.In addition, the first region 230-1 to the third region 230-3 are formed so that electrical thicknesses are different from each other, and the resistance state of each region of the resistance change layer is applied by applying an electric field having a size corresponding to each region. It can be selectively changed to enable multi-level programming.

도 2 및 도 3에 도시된 본 발명의 바람직한 실시예에서는, 저항 변화층(230)을 3개 영역으로 나누고, 저항 변화층(230)에 3단계 크기로 전계를 인가하여, 각 단계에 따라서 3개의 영역이 각각 고저항 상태와 저저항 상태간에 스위칭되도록 형성함으로써, 멀티 레벨 프로그램을 구현한다. 전기적 두께가 두꺼우면 두꺼울수록 더 큰 전계가 인가되어야 저항 상태가 변화됨을 의미한다.In the preferred embodiment of the present invention shown in Figs. 2 and 3, the resistance change layer 230 is divided into three regions, and an electric field is applied to the resistance change layer 230 in a three-step size. The three regions are configured to switch between high and low resistance states, respectively, thereby implementing a multi-level program. The thicker the electrical thickness, the higher the field means that the resistance state changes when a larger electric field is applied.

도 2 및 도 3에 도시된 예에서는, 제 1 저항 변화 물질의 유전상수가 제 2 저항 변화 물질의 유전 상수보다 더 크도록 물질들을 선택하여, 각 영역의 전기적인 두께가, 제 3 영역(230-3)이 제일 크고, 제 1 영역(230-1)이 제일 작도록 형성하였다.In the example shown in FIGS. 2 and 3, the materials are selected such that the dielectric constant of the first resistance change material is greater than the dielectric constant of the second resistance change material, such that the electrical thickness of each region is increased by the third region 230. -3) was formed to be the largest and the first region 230-1 to be the smallest.

도 3을 참조하여 설명하면, 제 1 저항 변화 물질(A)의 유전 상수가 9이고, 제 2 저항 변화 물질(B)의 유전 상수가 4이며, 제 1 영역(230-1)의 물리적 두께가 10nm, 제 2 영역(230-2)의 물리적인 두께가 20nm, 제 3 영역(230-3)의 물리적인 두께가 20nm라고 가정하면, 제 1 저항 변화 물질을 기준으로 한 제 1 영역(230-1) 내지 제 3 영역(230-3)의 전기적 두께(EOT)는 다음의 수학식 1에 따라서 각각 10nm(제 1 영역(230-1)), 32.5nm(제 2 영역(230-2)), 45nm(제 3 영역(230-3))으로 계산된다.Referring to FIG. 3, the dielectric constant of the first resistance change material A is 9, the dielectric constant of the second resistance change material B is 4, and the physical thickness of the first region 230-1 is Assuming that the physical thickness of 10 nm, the second region 230-2 is 20 nm, and the physical thickness of the third region 230-3 is 20 nm, the first region 230-based on the first resistance change material The electrical thickness EOT of each of the first through third regions 230-3 is 10 nm (the first region 230-1) and 32.5 nm (the second region 230-2), respectively, according to Equation 1 below. , 45 nm (third region 230-3).

Figure 112010023225447-pat00001
Figure 112010023225447-pat00001

상기 수학식 1에서 d 는 물리적인 두께를 나타내고, kA 는 기준 물질의 유전 상수를 나타내며, 분자의 k 는 상대적으로 측정되는 물질의 유전 상수를 나타낸다. In Equation 1, d represents the physical thickness, k A represents the dielectric constant of the reference material, k of the molecule represents the dielectric constant of the material to be measured relatively.

도 3의 하단에는 전기적 두께에 대응하여 저항을 변화시키기 위해서 필요한 전계의 크기를 도식적으로 표시하였다. 도 3에 도시된 바와 같이, 작은 크기의 전계를 인가해도 전기적 두께가 얇은 제 1 영역(230-1)의 저항 상태는 변화시킬 수 있는 반면, 전기적 두께가 두꺼운 제 3 영역(230-3)의 저항 상태를 변경하기 위해서는 큰 전계를 인가해야 한다. 따라서, 전기적 두께를 조절하여 저항 변화에 필요한 전계의 크기를 3단계로 구분함으로써, 멀티 레벨을 프로그램할 수 있다.In the lower part of FIG. 3, the magnitude of the electric field required to change the resistance corresponding to the electrical thickness is schematically illustrated. As shown in FIG. 3, even when a small electric field is applied, the resistance state of the first region 230-1 having a small electrical thickness can be changed, while the third region 230-3 has a thick electrical thickness. To change the resistance state, a large electric field must be applied. Therefore, the multi-level can be programmed by dividing the magnitude of the electric field required for the resistance change by adjusting the electrical thickness in three stages.

논리값 [00]인 상태(프로그램되지 않은 상태)를 레벨 0으로 설정하고, 논리값 [01]이 프로그램된 상태를 레벨 1로 설정하며, 논리값 [10]이 프로그램된 상태를 레벨 2로 설정하고, 논리값 [11]이 프로그램된 상태를 레벨 3으로 설정하면, 레벨 0인 상태에서는 제 1 영역(230-1) 내지 제 3 영역(230-3) 모두 고저항 상태로서 전류가 흐르지 않는다.Set the state (programmed state) of logic value [00] to level 0, set the state programmed with logic value [01] to level 1, and set the state programmed with logic value [10] to level 2 When the state in which the logic value [11] is programmed is set to level 3, in the level 0 state, no current flows as the high resistance state in all of the first region 230-1 to the third region 230-3.

레벨 1을 프로그램하기 위해서, 제 1 영역(230-1)의 저항 상태를 변경시키기에 충분한 제 1 셋전압(Vset1)을 상부 전극층(240)에 인가하면, 제 1 영역(230-1)의 저항 변화 물질(A)은 고저항 상태에서 저저항 상태로 변화되어 전류가 흐를 수 있게 된다. 그러나, 제 2 영역(230-2) 및 제 3 영역(230-3)은 고저항 상태로 유지되어 전류가 흐르지 않는다.In order to program the level 1, when the first set voltage Vset1 sufficient to change the resistance state of the first region 230-1 is applied to the upper electrode layer 240, the resistance of the first region 230-1 is applied. The change material A changes from a high resistance state to a low resistance state so that a current can flow. However, the second region 230-2 and the third region 230-3 remain in a high resistance state so that no current flows.

레벨 2를 프로그램하기 위해서, 제 2 영역(230-2)의 저항 상태를 변경시키기에 충분한 제 2 셋전압(Vset2)(Vset2>Vset1)을 상부 전극층(240)에 인가하면, 제 1 영역(230-1) 및 제 2 영역(230-2)에 위치한 저항 변화 물질(A)뿐만 아니라, 제 2 영역(230-2)의 저항 변화 물질(B)도 고저항 상태에서 저저항 상태로 변화되어, 제 1 영역(230-1) 및 제 2 영역(230-2)는 모두 고저항 상태에서 저저항 상태로 변화되고, 제 1 영역(230-1) 및 제 2 영역(230-2)을 통해서 전류가 흐르게 된다. 따라서, 레벨 1보다는 많은 양의 전류가 흐를 수 있게 된다. 그러나, 제 3 영역(230-3)은 고저항 상태로 유지되어 전류가 흐르지 않는다.In order to program level 2, when the second set voltage Vset2 (Vset2> Vset1) sufficient to change the resistance state of the second region 230-2 is applied to the upper electrode layer 240, the first region 230 -1) and the resistance change material A located in the second region 230-2, as well as the resistance change material B in the second region 230-2, change from a high resistance state to a low resistance state, Both the first region 230-1 and the second region 230-2 are changed from a high resistance state to a low resistance state, and current flows through the first region 230-1 and the second region 230-2. Will flow. Therefore, a larger amount of current can flow than level 1. However, the third region 230-3 is maintained in a high resistance state so that no current flows.

마지막으로, 레벨 3을 프로그램하기 위해서, 제 3 영역(230-3)의 저항 상태를 변경시키기에 충분한 제 3 셋전압(Vset3)(Vset3>Vset2>Vset1)을 상부 전극층(240)에 인가하면, 제 1 영역(230-1) 내지 제 3 영역(230-3)의 모든 저항 변화 물질(A, B)이 고저항 상태에서 저저항 상태로 변화되어, 저항 변화층(230)의 모든 영역을 통해서 전류가 흐르게 된다. 따라서, 레벨 2보다는 많은 양의 전류가 흐를 수 있게 된다.Finally, in order to program level 3, if a third set voltage Vset3 (Vset3> Vset2> Vset1) sufficient to change the resistance state of the third region 230-3 is applied to the upper electrode layer 240, All the resistance change materials (A, B) of the first region 230-1 to the third region 230-3 are changed from the high resistance state to the low resistance state, and through all the regions of the resistance change layer 230. Current will flow. Therefore, a larger amount of current can flow than level 2.

상술한 바와 같이 프로그램된 상태는, 상부 전극층(240)에 읽기 전압을 인가하였을 때, 흐르는 전류의 양을 확인함으로써 식별된다.The state programmed as described above is identified by checking the amount of current flowing when a read voltage is applied to the upper electrode layer 240.

한편, 프로그램된 상태는 프로그램시 인가된 전압과 반대 극성의 전압을 상부 전극층(240)에 인가하여 소거할 수 있다.The programmed state may be erased by applying a voltage having a polarity opposite to that applied during programming to the upper electrode layer 240.

상술한 본 발명의 바람직한 실시예에서는, 프로그램 셋전압들 Vset3, Vset2, 및 Vset1을 각각 3V, 2V, 1V 로 설정하여 500ns 동안의 시간동안 상부 전극층(240)에 인가하였다.In the above-described preferred embodiment of the present invention, the program set voltages Vset3, Vset2, and Vset1 are set to 3V, 2V, and 1V, respectively, and applied to the upper electrode layer 240 for a time of 500 ns.

지금까지 본 발명의 바람직한 실시예에 따른 멀티 레벨 ReRAM 메모리 장치의 구성에 대해서 설명하였다. 이하에는 도 4a 내지 도 4f를 참조하여 그 제조 방법을 설명한다.So far, the configuration of the multi-level ReRAM memory device according to the preferred embodiment of the present invention has been described. Hereinafter, a manufacturing method thereof will be described with reference to FIGS. 4A to 4F.

도 4a 내지 도 4f는 본 발명의 바람직한 실시예에 따라서 멀티 레벨 ReRAM 메모리 장치를 제조하는 방법을 설명하는 도면이다. 도 4a 내지 도 4f를 참조하여 설명하면, 먼저, 반도체 기판(210)위에 하부 전극층(220)을 증착하여 형성한다(도 4a 참조).4A-4F illustrate a method of manufacturing a multilevel ReRAM memory device in accordance with a preferred embodiment of the present invention. Referring to FIGS. 4A to 4F, first, the lower electrode layer 220 is formed on the semiconductor substrate 210 by depositing it (see FIG. 4A).

반도체 기판(210)은 통상의 반도체 메모리 장치의 제작에 이용되는 것이면 어느 것이든 가능하며 본 발명에서 특별히 한정하지는 않는다. 대표적으로 Si 기판, SiO2 기판, Si/SiO2 다층 기판, 폴리실리콘 기판 등이 이용될 수 있다.The semiconductor substrate 210 can be any one as long as it is used for fabricating a conventional semiconductor memory device and is not particularly limited in the present invention. Typically, a Si substrate, a SiO 2 substrate, a Si / SiO 2 multilayer substrate, a polysilicon substrate, or the like may be used.

기판상에 형성되는 하부 전극층(220)은 ReRAM 소자에 일반적으로 이용되는 전극과 동일한 재질 및 두께로 형성될 수 있다. 즉, 하부 전극층(220)은 5 내지 500nm 의 두께로 Ag, Pt, Au, Al, Cu, Ti 및 이들의 합금 등을 이용하여 형성될 수 있다.The lower electrode layer 220 formed on the substrate may be formed of the same material and thickness as an electrode generally used in a ReRAM device. That is, the lower electrode layer 220 may be formed using Ag, Pt, Au, Al, Cu, Ti, alloys thereof, or the like with a thickness of 5 to 500 nm.

하부 전극층(220)이 형성되면, 도 4b에 도시된 바와 같이, 하부 전극층(220) 위에 제 1 저항 변화 물질을 증착하여, 5 ~ 500nm 의 두께로 제 1 저항 변화 물질층(231)을 형성한다. 제 1 저항 변화 물질로는 Binary metal oxide계열의 Nb2O5, NiO, MgO, TiO2, ZrO2, CuO2, 또는 Cubic perobskite oxides계열의 Nb:SrTiO3, Cr:SrTiO3, Cr:SrZrO3, 또는 Ferromagnetic materials계열의 PrxCa1-xMnO3 등이 이용될 수 있다.When the lower electrode layer 220 is formed, as shown in FIG. 4B, the first resistance change material is deposited on the lower electrode layer 220 to form the first resistance change material layer 231 having a thickness of 5 to 500 nm. . The first resistance change material may be Nb2O5, NiO, MgO, TiO2, ZrO2, CuO2, or Cubic perobskite oxides, Nb: SrTiO3, Cr: SrTiO3, Cr: SrZrO3, or PrxCa1-xMnO3. And the like can be used.

그 후, 도 4c 에 도시된 바와 같이, 저항 변화층(230)의 제 1 영역(230-1), 제 2 영역(230-2), 및 제 3 영역(230-3)을 형성할 위치를 설정하고, 제 1 저항 변화 물질층(231) 위의 제 1 영역(230-1) 및 제 2 영역(230-2)에 대응되는 위치에 포토레지스트(410)를 형성하고, 제 3 영역(230-3)에 대응되는 위치에 형성된 제 1 저항 변화 물질층(231)을 식각하여 제거한다.Thereafter, as shown in FIG. 4C, a position at which the first region 230-1, the second region 230-2, and the third region 230-3 of the resistance change layer 230 is formed is formed. The photoresist 410 is formed in a position corresponding to the first region 230-1 and the second region 230-2 on the first resistance change material layer 231, and the third region 230. The first resistance change material layer 231 formed at the position corresponding to −3) is etched and removed.

제 3 영역(230-3)의 저항 변화 물질층이 제거되면, 도 4d에 도시된 바와 같이, 기존의 포토레지스트(410)를 제거하고, 잔존하는 제 1 저항 변화 물질층(231) 위에 제 1 영역(230-1)에 대응되는 위치에 포토레지스트(420)를 다시 형성하고, 그 위에 제 2 저항 변화 물질을 증착하여 제 2 저항 변화 물질층(232)을 형성한다. 이 때, 제 2 저항 변화 물질로는 상술한 저항 변화 물질들 중에서 제 1 저항 변화 물질과 유전 상수가 서로 다른 물질이 이용되고, 바람직하게는, 제 1 저항 변화 물질보다 유전 상수가 작은 물질이 이용된다.When the resistive change material layer of the third region 230-3 is removed, as shown in FIG. 4D, the existing photoresist 410 is removed, and the first resistive material layer 231 remains on the first resistive change material layer 231. The photoresist 420 is again formed at a position corresponding to the region 230-1, and a second resistance change material layer is deposited thereon to form the second resistance change material layer 232. In this case, as the second resistance change material, a material having a different dielectric constant from the first resistance change material is used among the above-described resistance change materials, and preferably, a material having a smaller dielectric constant than the first resistance change material is used. do.

도 4d에 도시된 공정이 수행되면, 저항 변화층(230)의 제 1 영역(230-1)에는 제 1 저항 변화 물질층(231), 포토레지스트(420), 제 2 저항 변화 물질층(232)이 순차적으로 형성되고, 제 2 영역(230-2)에는 제 1 저항 변화 물질층(231) 및 제 2 저항 변화 물질층(232)이 순차적으로 형성되며, 제 3 영역(230-3)에는 하부 전극층(220) 위에 제 2 저항 변화 물질층(232)이 형성된다.When the process illustrated in FIG. 4D is performed, the first resistive change material layer 231, the photoresist 420, and the second resistive change material layer 232 may be formed in the first region 230-1 of the resistive change layer 230. ) Is sequentially formed, and the first resistive change material layer 231 and the second resistive change material layer 232 are sequentially formed in the second region 230-2, and in the third region 230-3. The second resistance change material layer 232 is formed on the lower electrode layer 220.

그 후, 도 4e에 도시된 바와 같이, 제 2 저항 변화 물질층(232)의 상부를 제거하고 평탄화한 후, 제 1 영역(230-1)에 형성된 포토레지스트(420)를 제거한다. 그러면, 제 1 영역(230-1)에는 제 1 저항 변화 물질층(231)만이 남고, 제 2 영역(230-2)에는 제 1 영역(230-1)과 동일한 두께의 제 1 저항 변화 물질층(231)과 제 2 저항 변화 물질층(232)이 형성되며, 제 3 영역(230-3)에는 제 2 영역(230-2)과 동일한 두께의 제 2 저항 변화 물질층(232)이 형성되어 있다.Thereafter, as shown in FIG. 4E, after the upper portion of the second resistance change material layer 232 is removed and planarized, the photoresist 420 formed in the first region 230-1 is removed. Then, only the first resistance change material layer 231 remains in the first region 230-1, and the first resistance change material layer having the same thickness as the first region 230-1 remains in the second region 230-2. 231 and a second resistance change material layer 232 are formed, and a second resistance change material layer 232 having the same thickness as that of the second area 230-2 is formed in the third region 230-3. have.

그 후, 도 4f 에 도시된 바와 같이, 제 1 영역(230-1) 내지 제 3 영역(230-3)에 걸쳐서 저항 변화층(230) 위에 하부 전극층(220)과 동일한 재질의 상부 전극층(240)을 형성하여, 멀티 레벨 ReRAM 메모리 장치를 완성한다.Thereafter, as illustrated in FIG. 4F, the upper electrode layer 240 having the same material as the lower electrode layer 220 over the resistance change layer 230 over the first region 230-1 to the third region 230-3. ) To complete the multilevel ReRAM memory device.

상술한 바와 같이, 본 발명은 제 1 저항 변화 물질 및 제 2 저항 변화 물질을 유전 상수가 서로 다른 물질로 선택하고, 이들 물질층의 물리적 두께를 조절하면, 저항 변화층(230)의 각 영역별로 전기적인 두께를 다르게 설정할 수 있다. 따라서, 저항 상태를 변화시키기 위해서 인가되어야 할 전계의 크기를 복수개로 분리할 수 있고, 이로 인해서 복수 레벨의 프로그램이 가능해 진다.As described above, according to the present invention, when the first resistance change material and the second resistance change material are selected as materials having different dielectric constants, and the physical thicknesses of these material layers are adjusted, each region of the resistance change layer 230 The electrical thickness can be set differently. Therefore, the magnitude of the electric field to be applied in order to change the resistance state can be separated into a plurality, thereby enabling a plurality of levels of programming.

상술한 본 발명의 바람직한 실시예 이외에도, 저항 변화층(230)의 영역을 복수개로 분리하고, 각 영역의 저항 상태를 변화시키기 위해서 필요한 전계의 크기(즉, 전극에 인가되는 전압의 크기)를 명확하게 분리할 수 있도록 변형된 예라면, 본 발명의 기술적 사상의 범위내에 포함된다.In addition to the above-described preferred embodiments of the present invention, the area of the resistance change layer 230 is divided into a plurality of areas, and the magnitude of the electric field (that is, the magnitude of the voltage applied to the electrode) required for changing the resistance state of each area is clearly defined. If the modified form so that it can be separated, it is included within the scope of the technical idea of the present invention.

예컨대, 도 5에 도시된 바와 같이, 반도체 기판(510) 위에 하부 전극층(520), 저항 변화층(530), 및 상부 전극층(540)이 순차적으로 형성되고, 저항 변화층(530)은 서로 동일한 물리적 두께를 갖으며, 서로 다른 유전 상수를 갖는 3개의 저항 변화물질층(530-1, 530-2, 530-3)을 서로 병렬로 형성하는 것도 가능하다.
For example, as shown in FIG. 5, the lower electrode layer 520, the resistance change layer 530, and the upper electrode layer 540 are sequentially formed on the semiconductor substrate 510, and the resistance change layers 530 are identical to each other. It is also possible to form three resistance change material layers 530-1, 530-2, and 530-3 having a physical thickness and different dielectric constants in parallel with each other.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
So far I looked at the center of the preferred embodiment for the present invention. Those skilled in the art will appreciate that the present invention can be implemented in a modified form without departing from the essential features of the present invention. Therefore, the disclosed embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

210 반도체 기판
220 하부 전극층
230 저항 변화층
230-1 제 1 영역
230-2 제 2 영역
230-3 제 3 영역
231 제 1 저항 변화 물질층
232 제 2 저항 변화 물질층
240 상부 전극층210 semiconductor substrate
220 Lower electrode layer
230 resistance change layer
230-1 first area
230-2 second area
230-3 third area
231 first resistance change material layer
232 second resistance change material layer
240 upper electrode layer

Claims (14)

반도체 기판;
상기 반도체 기판위에 형성된 하부 전극층;
전기적 두께가 서로 다른 복수의 영역이 병렬로 상기 하부 전극층 위에 형성되고, 인가되는 전계의 세기에 따라서 저항이 변화되어, 흐르는 전류의 양을 제어하는 저항 변화층; 및
상기 저항 변화층 위에 형성된 상부 전극층을 포함하는 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치.A semiconductor substrate;
A lower electrode layer formed on the semiconductor substrate;
A resistance change layer in which a plurality of regions having different electrical thicknesses are formed in parallel on the lower electrode layer and whose resistance is changed according to the intensity of an applied electric field, thereby controlling the amount of current flowing; And
And an upper electrode layer formed on the resistance change layer. 제 1 항에 있어서, 상기 저항 변화층은
제 1 저항 변화 물질이 형성된 제 1 영역;
상기 제 1 저항 변화 물질과 제 2 저항 변화 물질이 순차적으로 적층되도록 형성된 제 2 영역; 및
상기 제 2 저항 변화 물질이 형성된 제 3 영역을 포함하는 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치.The method of claim 1, wherein the resistance change layer
A first region in which a first resistance change material is formed;
A second region formed such that the first resistance change material and the second resistance change material are sequentially stacked; And
And a third region in which the second resistance change material is formed. 제 2 항에 있어서,
상기 제 2 저항 변화 물질의 유전상수는 상기 제 1 저항 변화 물질의 유전상수보다 작은 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치.The method of claim 2,
And the dielectric constant of the second resistance change material is less than the dielectric constant of the first resistance change material. 제 3 항에 있어서,
상기 제 1 영역의 물리적 두께는 상기 제 2 영역에 형성된 제 1 저항 변화 물질의 물리적 두께와 동일한 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치.The method of claim 3, wherein
And wherein the physical thickness of the first region is the same as the physical thickness of the first resistive change material formed in the second region. 제 3 항에 있어서,
상기 제 3 영역의 물리적 두께는 상기 제 2 영역의 물리적 두께와 동일한 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치.The method of claim 3, wherein
The physical thickness of the third region is the same as the physical thickness of the second region. 제 3 항에 있어서,
상기 제 3 영역의 전기적 두께가 가장 두껍고, 상기 제 1 영역의 전기적 두께가 가장 얇은 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치.The method of claim 3, wherein
And wherein the electrical thickness of the third region is the thickest and the electrical thickness of the first region is the thinnest. 제 1 항에 있어서, 상기 저항 변화층은
복수의 영역이 서로 다른 유전 상수를 갖는, 저항 변화 물질들로 형성된 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치.The method of claim 1, wherein the resistance change layer
And wherein the plurality of regions are formed of resistive change materials having different dielectric constants. (a) 반도체 기판위에 하부 전극층을 형성하는 단계;
(b) 전기적 두께가 서로 다른 복수의 영역이 병렬로 상기 하부 전극층 위에 형성되도록, 인가되는 전계에 따라서 흐르는 전류의 양을 제어하는 저항 변화층을 상기 하부 전극층 위에 형성하는 단계; 및
(c) 상기 저항 변화층 위에 상부 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치 제조 방법.(a) forming a lower electrode layer on the semiconductor substrate;
(b) forming a resistance change layer on the lower electrode layer to control an amount of current flowing according to an applied electric field such that a plurality of regions having different electrical thicknesses are formed in parallel on the lower electrode layer; And
(c) forming an upper electrode layer over the resistance change layer. 제 8 항에 있어서, 상기 (b) 단계는
제 1 저항 변화 물질로 제 1 영역을 형성하고,
상기 제 1 저항 변화 물질과 제 2 저항 변화 물질이 순차적으로 적층되도록 제 2 영역을 형성하며,
상기 제 2 저항 변화 물질로 제 3 영역을 형성하는 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치 제조 방법.The method of claim 8, wherein step (b)
Forming a first region with a first resistance change material,
Forming a second region such that the first resistance change material and the second resistance change material are sequentially stacked;
And forming a third region of the second resistance change material. 제 9 항에 있어서,
상기 제 2 저항 변화 물질의 유전상수는 상기 제 1 저항 변화 물질의 유전상수보다 작은 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치 제조 방법.The method of claim 9,
And wherein the dielectric constant of the second resistance change material is less than the dielectric constant of the first resistance change material. 제 10 항에 있어서, 상기 (b) 단계는
상기 제 1 영역의 물리적 두께가 상기 제 2 영역에 형성된 제 1 저항 변화 물질의 물리적 두께와 동일하도록 상기 저항 변화층을 형성하는 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치 제조 방법.The method of claim 10, wherein step (b)
And forming the resistance change layer such that the physical thickness of the first region is equal to the physical thickness of the first resistance change material formed in the second region. 제 10 항에 있어서, 상기 (b) 단계는
상기 제 3 영역의 물리적 두께가 상기 제 2 영역의 물리적 두께와 동일하도록 상기 저항 변화층을 형성하는 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치 제조 방법.The method of claim 10, wherein step (b)
And forming the resistance change layer such that the physical thickness of the third region is equal to the physical thickness of the second region. 제 10 항에 있어서, 상기 (b) 단계는
상기 제 3 영역의 전기적 두께가 가장 두껍고, 상기 제 1 영역의 전기적 두께가 가장 얇도록 상기 저항 변화층을 형성하는 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치 제조 방법.The method of claim 10, wherein step (b)
And forming the resistance change layer such that the electrical thickness of the third region is the thickest and the electrical thickness of the first region is the thinnest. 제 10 항에 있어서, 상기 (b) 단계는
(b1) 상기 하부 전극층 위의 상기 제 1 영역 및 상기 제 2 영역에 제 1 저항 변화 물질층을 형성하는 단계;
(b2) 상기 제 1 영역에 대응되는 상기 제 1 저항 변화 물질층의 상부에 포토 레지스트를 형성하고 제 2 저항 변화 물질을 상기 제 1 저항 변화 물질층보다 두껍게 증착하여, 상기 제 2 영역의 상기 제 1 저항 변화 물질층 및 상기 제 3 영역의 상기 하부 전극층 위에 제 2 저항 변화 물질층을 형성하는 단계; 및
(b3) 상기 포토 레지스트가 드러나도록 상기 제 2 저항 변화 물질층의 상부를 제거하여 평탄화하고, 상기 포토 레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 멀티 레벨 ReRAM 메모리 장치 제조 방법.The method of claim 10, wherein step (b)
(b1) forming a first resistance change material layer in the first region and the second region on the lower electrode layer;
(b2) forming a photoresist on the first resistive change material layer corresponding to the first region and depositing a second resistive change material thicker than the first resistive change material layer to form the photoresist in the second region. Forming a second resistive change material layer over the first resistive change material layer and the lower electrode layer in the third region; And
(b3) removing and planarizing an upper portion of the second resistive change material layer to expose the photoresist, and removing the photoresist.
KR1020100033448A 2010-04-12 2010-04-12 ReRAM memory device with multi-level and manufacturing method of the same KR101123736B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100033448A KR101123736B1 (en) 2010-04-12 2010-04-12 ReRAM memory device with multi-level and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100033448A KR101123736B1 (en) 2010-04-12 2010-04-12 ReRAM memory device with multi-level and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20110114038A KR20110114038A (en) 2011-10-19
KR101123736B1 true KR101123736B1 (en) 2012-03-16

Family

ID=45029188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100033448A KR101123736B1 (en) 2010-04-12 2010-04-12 ReRAM memory device with multi-level and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101123736B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130087233A (en) 2012-01-27 2013-08-06 삼성전자주식회사 Variable resistance memory device and method of forming the same
KR20140035558A (en) 2012-09-14 2014-03-24 삼성전자주식회사 Variable resistance memory device and method of forming the same
KR101505512B1 (en) * 2013-09-27 2015-03-24 고려대학교 산학협력단 Transparent electrode and manufacturing method of the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198941A (en) 2007-02-15 2008-08-28 Fujitsu Ltd Semiconductor device and manufacturing method for semiconductor device
US20080298114A1 (en) 2007-05-31 2008-12-04 Micron Technology, Inc. Phase change memory structure with multiple resistance states and methods of programming an sensing same
KR20100034325A (en) * 2008-09-23 2010-04-01 광주과학기술원 Resistance ram device and method for forming of resistance ram device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198941A (en) 2007-02-15 2008-08-28 Fujitsu Ltd Semiconductor device and manufacturing method for semiconductor device
US20080298114A1 (en) 2007-05-31 2008-12-04 Micron Technology, Inc. Phase change memory structure with multiple resistance states and methods of programming an sensing same
KR20100034325A (en) * 2008-09-23 2010-04-01 광주과학기술원 Resistance ram device and method for forming of resistance ram device

Also Published As

Publication number Publication date
KR20110114038A (en) 2011-10-19

Similar Documents

Publication Publication Date Title
US8324065B2 (en) Resistive memory and methods of processing resistive memory
JP4981304B2 (en) Nonvolatile memory element and nonvolatile memory element array having one resistor and one diode
JP5028011B2 (en) Nonvolatile memory device including two types of resistors
JP5190520B2 (en) High-capacity one-time programmable memory cell using metal oxide
US7521704B2 (en) Memory device using multi-layer with a graded resistance change
US8279657B2 (en) Nonvolatile memory element and nonvolatile memory device
JP4529654B2 (en) Storage element and storage device
US20130193396A1 (en) Variable resistive element, and non-volatile semiconductor memory device
US8586978B2 (en) Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device
US7964869B2 (en) Memory element, memory apparatus, and semiconductor integrated circuit
KR100738070B1 (en) Nonvolitile Memory Device Comprising One Resistance Material and One Transistor
KR101457812B1 (en) 2-Terminal Switching Device Having Bipolar Switching Property, Fabrication Methods for the Same, and Resistance Memory Cross-Point Array Having the Same
JP2009033160A (en) Semiconductor device with transition metal oxide layer and method for manufacturing the same
JP2008205191A (en) Nonvolatile semiconductor memory element and nonvolatile semiconductor memory device
US20140091274A1 (en) Memory devices having unit cell as single device and methods of manufacturing the same
KR20150101997A (en) Storage apparatus and method for manufacturing same
US9012879B2 (en) Morphology control of ultra-thin MeOx layer
CN102456695A (en) Semiconductor memory device
KR101123736B1 (en) ReRAM memory device with multi-level and manufacturing method of the same
KR101152437B1 (en) ReRAM of having Buffer Layer and Method of fabricating the same
JP2014022660A (en) Variable resistance element, and nonvolatile semiconductor memory device provided with variable resistance element
TWI443820B (en) Diode memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee