JP2009100505A - 3-level power converter - Google Patents

3-level power converter

Info

Publication number
JP2009100505A
JP2009100505A JP2007267634A JP2007267634A JP2009100505A JP 2009100505 A JP2009100505 A JP 2009100505A JP 2007267634 A JP2007267634 A JP 2007267634A JP 2007267634 A JP2007267634 A JP 2007267634A JP 2009100505 A JP2009100505 A JP 2009100505A
Authority
JP
Japan
Prior art keywords
voltage
phase
level power
power conversion
command value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007267634A
Other languages
Japanese (ja)
Inventor
Kenji Fujita
憲司 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2007267634A priority Critical patent/JP2009100505A/en
Publication of JP2009100505A publication Critical patent/JP2009100505A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a 3-level power converter capable of substantially equalizing positive and negative amplitudes of an output phase voltage by suppressing the variation in a DC side neutral point potential while preventing a voltage command value from exceeding the controllable range of a PWM control circuit when an asynchronous load and the like is connected. <P>SOLUTION: The 3-level power converter is provided with positive and negative voltage side capacitors 1 and 2, and a power conversion circuit block consisting of a plurality of 3-level power conversion circuits. In the power converter, a block 3A is provided with first to third 3-level power conversion circuits 4-6 for outputting three-phase AC voltage; a fourth 3-level power conversion circuit 7 for outputting neutral point voltage of the three-phase AC voltage; first to third PWM control circuits 184-186 for comparing each of phase command values of the three-phase AC voltage with a carrier signal to generate a switching pulse; a subtractor 12, an amplifier 13 and a multiplier 15 for generating a neutral point voltage command value having an amplitude corresponding to the difference in voltage between the capacitors 1 and 2; and a fourth PWM control circuit 19 for comparing the neutral point voltage command value with the carrier signal to generate a driving pulse of the fourth 3-level power conversion circuit 7. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、３レベルの電圧を出力する電力変換装置に関し、特に、直流側中性点電位の変動を抑制する制御手段を備えた電力変換装置に関するものである。   The present invention relates to a power conversion device that outputs three-level voltages, and more particularly to a power conversion device that includes a control unit that suppresses fluctuations in a DC neutral point potential.

３レベル電力変換装置において直流側中性点電位の変動を抑制する制御方式として、特許文献１に示すものがある。
図８は、特許文献１に記載された３レベル電力変換装置の回路図である。図８において、１，２は直流電源電圧を２分割する正電圧側，負電圧側コンデンサ、３は互いに並列接続された３レベル電力変換回路４，５，６からなる電力変換回路ブロック、１０，１１はコンデンサ１，２の両端にそれぞれ接続された電圧検出器、１２は減算器、１３は増幅器、１５は乗算器、１７は加算器、１８は３レベル電力変換回路４，５，６に対応して設けられた３レベルＰＷＭ制御回路、２０は電流検出器、３６は極性判別回路、ＤＣ＋，ＤＣ−は直流電源に接続される直流入出力端子、０は直流側中性点、Ｕ，Ｖ，Ｗは交流入出力端子である。 As a control method for suppressing the fluctuation of the DC side neutral point potential in the three-level power converter, there is one disclosed in Patent Document 1.
FIG. 8 is a circuit diagram of the three-level power conversion device described in Patent Document 1. In FIG. 8, 1 and 2 are positive voltage side and negative voltage side capacitors that divide the DC power supply voltage into two, 3 is a power conversion circuit block comprising three level power conversion circuits 4, 5, and 6 connected in parallel to each other, 11 is a voltage detector connected to both ends of the capacitors 1 and 2, 12 is a subtractor, 13 is an amplifier, 15 is a multiplier, 17 is an adder, 18 is a three-level power conversion circuit 4, 5, 6 A three-level PWM control circuit, 20 is a current detector, 36 is a polarity discrimination circuit, DC + and DC− are DC input / output terminals connected to a DC power supply, 0 is a DC side neutral point, U and V , W are AC input / output terminals.

この従来技術の動作は、次の通りである。
正電圧側コンデンサ電圧Ｅｄ１と負電圧側コンデンサ電圧Ｅｄ２とをそれぞれ電圧検出器１０，１１によって検出し、検出されたコンデンサ電圧の差ΔＥ（＝Ｅｄ１−Ｅｄ２）を減算器１２により演算する。この電圧差ΔＥを、増幅器１３を介して乗算器１５の第１の入力端子に出力する。 The operation of this prior art is as follows.
The positive voltage side capacitor voltage E d1 and the negative voltage side capacitor voltage E d2 are detected by the voltage detectors 10 and 11, respectively, and the difference ΔE (= E d1 −E d2 ) of the detected capacitor voltage is calculated by the subtractor 12. To do. This voltage difference ΔE is output to the first input terminal of the multiplier 15 via the amplifier 13.

また、極性判別回路３６は、３相交流電圧の指令値Ｖｕ ＊，Ｖｖ ＊，Ｖｗ ＊と電流検出回路２０により検出された３相交流電流Ｉｕ，Ｉｖ，Ｉｗとの位相関係から、電力変換回路ブロック３における電力の向きを判断する。そして、直流側から交流側に電力が供給されている場合は極性判別信号として＋１を、交流側から直流側に電力が供給されている場合は極性判別信号として−１を、乗算器１５の第２の入力端子に出力する。 In addition, the polarity determination circuit 36 has a phase between the command values V u * , V v * , V w * of the three-phase AC voltage and the three-phase AC currents I u , I v , I w detected by the current detection circuit 20. From the relationship, the direction of power in the power conversion circuit block 3 is determined. When power is supplied from the DC side to the AC side, +1 is used as the polarity determination signal. When power is supplied from the AC side to the DC side, −1 is used as the polarity determination signal. 2 output to the input terminal.

乗算器１５は、前記電圧差ΔＥに相当する信号に上記極性判別信号を乗算することで、電圧差ΔＥを低減するための電圧指令値の補正信号ＤＣｏｆｆｓｅｔを演算する。この補正信号ＤＣｏｆｆｓｅｔと３相交流電圧の指令値Ｖｕ ＊，Ｖｖ ＊，Ｖｗ ＊とが加算器１７により加算され、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗを３レベルＰＷＭ制御回路１８に出力する。
３レベルＰＷＭ制御回路１８は、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗに基づいてパルス幅変調制御を行い、３レベル電力変換回路４，５，６の半導体スイッチング素子をオンオフ制御して上記電圧指令値Ｒｕ，Ｒｖ，Ｒｗに相当する交流電圧を出力する。 The multiplier 15 calculates a voltage command value correction signal DC offset for reducing the voltage difference ΔE by multiplying a signal corresponding to the voltage difference ΔE by the polarity determination signal. The correction signal DC offset and the command values V u * , V v * , and V w * of the three-phase AC voltage are added by the adder 17, and the corrected voltage command values R u , R v , and R w are set to three levels. Output to the PWM control circuit 18.
The three-level PWM control circuit 18 performs pulse width modulation control based on the corrected voltage command values R u , R v , and R w , and performs on / off control of the semiconductor switching elements of the three-level power conversion circuits 4, 5, and 6. Thus, an AC voltage corresponding to the voltage command values R u , R v , R w is output.

次に、正電圧側コンデンサ１の電圧Ｅｄ１の方が負電圧側コンデンサ２の電圧Ｅｄ２より大きい場合の動作について説明する。
電力変換回路ブロック３において、直流側から交流側に電力が供給されている場合には、電圧指令値の補正信号ＤＣｏｆｆｓｅｔが正の値となり、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗが正側にシフトする。これにより、正電圧側コンデンサ１から出力する電力が多くなるため、正電圧側コンデンサ１の電圧が低下する。
一方、交流側から直流側に電力が供給されている場合には、電圧指令値の補正信号ＤＣｏｆｆｓｅｔが負の値となり、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗが負側にシフトする。これにより、負電圧側コンデンサ２に流入する電力が多くなるため、負電圧側コンデンサ２の電圧が上昇する。 Next, an operation when the voltage E d1 of the positive voltage side capacitor 1 is larger than the voltage E d2 of the negative voltage side capacitor 2 will be described.
In the power conversion circuit block 3, when power is supplied from the DC side to the AC side, the correction signal DC offset of the voltage command value becomes a positive value, and the corrected voltage command values R u , R v , R w shifts to the positive side. Thereby, since the electric power output from the positive voltage side capacitor 1 increases, the voltage of the positive voltage side capacitor 1 decreases.
On the other hand, when power is supplied from the AC side to the DC side, the correction signal DC offset of the voltage command value becomes a negative value, and the corrected voltage command values R u , R v , R w become negative. shift. Thereby, since the electric power flowing into the negative voltage side capacitor 2 increases, the voltage of the negative voltage side capacitor 2 rises.

以上のように、図８の従来技術では、コンデンサ１，２の電圧差ΔＥと電力の方向とを用いて電圧指令値の補正信号ＤＣｏｆｆｓｅｔを調整することで、正電圧側コンデンサ１の電圧と負電圧側コンデンサ２の電圧とをバランスさせ、直流側中性点電位の変動を抑制している。 As described above, in the prior art of FIG. 8, the voltage of the positive voltage side capacitor 1 is adjusted by adjusting the correction signal DC offset of the voltage command value using the voltage difference ΔE between the capacitors 1 and 2 and the direction of power. The voltage of the negative voltage side capacitor 2 is balanced to suppress fluctuations in the DC side neutral point potential.

なお、特許文献１と同様に、２個のコンデンサの直列接続回路と３レベルインバータとを備えた電力変換装置において、直流側中性点電位の変動を抑制するようにした従来技術が特許文献２に記載されている。
この特許文献２に係る従来技術は、３レベルインバータの直流側に接続されたチョッパを備え、３レベルインバータの中性点電流とチョッパの電流との偏差がゼロになるようにチョッパを制御することにより、直流側中性点から各コンデンサに流れる電流を小さくして直流側中性点電位の変動を抑制している。 As in Patent Document 1, in a power conversion device including a series connection circuit of two capacitors and a three-level inverter, a conventional technique for suppressing fluctuations in the DC side neutral point potential is disclosed in Patent Document 2. It is described in.
The prior art according to Patent Document 2 includes a chopper connected to the DC side of the three-level inverter, and controls the chopper so that the deviation between the neutral point current of the three-level inverter and the current of the chopper becomes zero. Thus, the current flowing from the DC neutral point to each capacitor is reduced to suppress fluctuations in the DC neutral point potential.

特開２００３−１６９４８０号公報（段落［０００５］〜［０００７］、図１５等）JP 2003-169480 A (paragraphs [0005] to [0007], FIG. 15 etc.) 特開平９−６５６５８号公報（段落［００６３］〜［００６８］、図４等）JP-A-9-65658 (paragraphs [0063] to [0068], FIG. 4 etc.)

図８の３レベル電力変換装置を無停電電源装置の出力側に利用する場合、交流出力側に接続される負荷は、常に３相平衡負荷であるとは限らず、不平衡負荷や単相整流負荷などの非対称な特性を持つことがある。図８の電力変換装置によれば、直流側中性点電位の変動を抑制できることは確かであるが、非対称負荷等を考慮した全負荷範囲で変動を抑制するには、増幅器１３のゲインを無限大にする必要がある。しかしながら、このような対策は制御の安定性を損なうだけでなく、補正信号ＤＣｏｆｆｓｅｔが過大になって補正後の電圧指令値Ｒｕ，Ｒｖ，ＲｗがＰＷＭ制御回路１８の可制御範囲を超えてしまうという問題がある。 When the three-level power converter shown in FIG. 8 is used on the output side of the uninterruptible power supply, the load connected to the AC output side is not always a three-phase balanced load, but an unbalanced load or single-phase rectification. May have asymmetric characteristics such as load. According to the power conversion device of FIG. 8, it is certain that the fluctuation of the DC side neutral point potential can be suppressed. However, in order to suppress the fluctuation in the entire load range in consideration of the asymmetric load or the like, the gain of the amplifier 13 is infinite. It needs to be large. However, such a countermeasure not only impairs the stability of the control, but the correction signal DC offset becomes excessive, and the corrected voltage command values R u , R v , R w fall within the controllable range of the PWM control circuit 18. There is a problem of exceeding.

また、別の問題として、図８の電力変換装置に正負非対称な特性を持つ負荷を接続すると、出力相電圧の振幅が正負で異なった値になる。
図９は、図８の電力変換装置に負荷装置を接続した場合の接続図であり、２１は直流電源、３７は、図８のコンデンサ１，２及び電力変換回路ブロック３（第１〜第３の３レベル電力変換回路４〜６）からなる３レベル電力変換装置、２３は、抵抗２４，２６，２８，３０，３２，３４及び整流素子２５，２７，２９，３１，３３，３５からなる負荷装置である。 As another problem, when a load having a positive / negative asymmetric characteristic is connected to the power conversion device of FIG. 8, the amplitude of the output phase voltage is different between positive and negative values.
FIG. 9 is a connection diagram when a load device is connected to the power conversion device of FIG. 8, 21 is a DC power supply, 37 is the capacitors 1 and 2 and the power conversion circuit block 3 (first to third) of FIG. 8. The three-level power conversion device 23 comprising three-level power conversion circuits 4 to 6) is a load comprising resistors 24, 26, 28, 30, 32, 34 and rectifier elements 25, 27, 29, 31, 33, 35. Device.

図１０は、図９に示した負荷装置２３における抵抗２４，２８，３２の抵抗値を抵抗２６，３０，３４の抵抗値に対し１０倍程度大きい値として、非対称負荷を模擬した場合の動作波形図である。この図１０において、Ｒｕ，Ｒｖ，Ｒｗは補正された電圧指令値を、ＤＣｏｆｆｓｅｔは電圧指令値の補正信号を、Ｖｕｖ，Ｖｖｗ，Ｖｗｕは３相交流の線間電圧を、Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎは３相交流出力の相電圧を、Ｉｕｌｏａｄ，Ｉｖｌｏａｄ，Ｉｗｌｏａｄは各相の負荷電流を、Ｅｄ１は正電圧側コンデンサ電圧を、Ｅｄ２は負電圧側コンデンサ電圧を示している。 FIG. 10 shows an operation waveform when the resistance value of the resistors 24, 28 and 32 in the load device 23 shown in FIG. 9 is set to a value about 10 times larger than the resistance values of the resistors 26, 30 and 34 and an asymmetric load is simulated. FIG. In FIG. 10, R u , R v , R w are corrected voltage command values, DC offset is a voltage command value correction signal, and V uv , V vw , V wu are three-phase AC line voltages. , V u−n , V v−n , V w−n are the phase voltages of the three-phase AC output, I load , I vload , I wload are the load current of each phase, and E d1 is the positive voltage side capacitor voltage. , E d2 indicates the negative voltage side capacitor voltage.

図１０に示すように、電圧指令値に補正信号ＤＣｏｆｆｓｅｔを加算しているため、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗは、負荷電流が正負でバランスしている場合に比べて大きい。このため、電圧指令値Ｒｕ，Ｒｖ，ＲｗがＰＷＭ制御回路１８の制御範囲を超えないように、直流中間電圧に余裕を持つ必要がある。
また、線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕの振幅は正負で等しいが、相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎの振幅は正負で異なる値となる。このように相電圧の振幅が正負で異なる原因は、図８の従来技術では交流側中性点電位を制御する手段がないため、負荷条件によって交流側中性点電位が変動するからである。 As shown in FIG. 10, since the correction signal DC offset is added to the voltage command value, the corrected voltage command values R u , R v , and R w are compared with the case where the load current is balanced between positive and negative. Big. For this reason, it is necessary to have a margin in the DC intermediate voltage so that the voltage command values R u , R v and R w do not exceed the control range of the PWM control circuit 18.
The amplitudes of the line voltages V uv , V vw , and V wu are equal in both positive and negative directions, but the amplitudes of the phase voltages V u−n , V v−n , and V w−n are positive and negative and have different values. The reason why the amplitude of the phase voltage is different between positive and negative in this way is that there is no means for controlling the AC side neutral point potential in the prior art of FIG. 8, and therefore the AC side neutral point potential varies depending on the load condition.

なお、特許文献１に記載されたどの制御方法を使用したとしても、交流側中性点電位を制御する手段がないことに変わりはなく、相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎの正負の振幅の相違は解消することができない。 In addition, no matter which control method described in Patent Document 1 is used, there is no change in the means for controlling the AC side neutral point potential, and the phase voltages V u−n , V v−n , V w The difference between the positive and negative amplitudes of −n cannot be resolved.

また、特許文献２にも、３レベルインバータに非対称負荷が接続された場合の、出力相電圧の正負の振幅の相違を解消するための具体的手段は開示されていない。   Also, Patent Document 2 does not disclose specific means for eliminating the difference between the positive and negative amplitudes of the output phase voltage when an asymmetric load is connected to the three-level inverter.

そこで、本発明の解決課題は、非対称負荷等が接続された場合において、電圧指令値がＰＷＭ制御回路の可制御範囲を超える等の不都合を生じることなく直流側中性点電位の変動を抑制すると共に、出力相電圧の正負の振幅をほぼ等しくすることができる３レベル電力変換装置を提供することにある。   Therefore, the problem to be solved by the present invention is that when an asymmetrical load or the like is connected, the fluctuation of the DC side neutral point potential is suppressed without causing inconvenience such as the voltage command value exceeding the controllable range of the PWM control circuit. Another object of the present invention is to provide a three-level power converter capable of making the positive and negative amplitudes of the output phase voltage substantially equal.

上記課題を解決するために、本発明では、３相交流電圧を出力する第１〜第３の１た。う概念がいねんいに、倍の振幅値３レベル電力変換回路とは別に、３相交流の中性点電圧（以下、Ｎ相電圧ともいう）を出力する第４の３レベル電力変換回路を備え、正電圧側コンデンサと負電圧側コンデンサとの電圧差に応じた振幅を有し、かつキャリア信号に同期したＮ相電圧の指令値を生成してＮ相電圧を制御する。
前記電圧差がない場合には、Ｎ相電圧の指令値をゼロにして第４の電力変換回路が常に直流側中性点電位を出力するようにし、前記電圧差が生じた場合には、第４の電力変換回路から出力されるＮ相電圧の中に、正側電圧を出力する期間と負側電圧を出力する期間とを持たせることにより、各コンデンサを流れる電流を制御して前記電圧差を低減させる。 In order to solve the above-described problems, the present invention provides first to third outputs of a three-phase AC voltage. In addition to the double-amplitude three-level power conversion circuit, a fourth three-level power conversion circuit that outputs a three-phase AC neutral point voltage (hereinafter also referred to as an N-phase voltage) is provided. The N-phase voltage is controlled by generating an N-phase voltage command value having an amplitude corresponding to the voltage difference between the positive voltage side capacitor and the negative voltage side capacitor and synchronized with the carrier signal.
When there is no voltage difference, the command value of the N-phase voltage is set to zero so that the fourth power conversion circuit always outputs a DC side neutral point potential. When the voltage difference occurs, The N-phase voltage output from the power conversion circuit 4 has a period for outputting a positive side voltage and a period for outputting a negative side voltage, thereby controlling the current flowing through each capacitor to control the voltage difference. Reduce.

すなわち、請求項１に係る発明は、直流電源に接続されて３レベルの直流電圧を得る正電圧側コンデンサ及び負電圧側コンデンサと、前記各コンデンサの両端に接続され、半導体スイッチング素子のオンオフにより直流−交流変換を行って交流電圧を出力すると共に互いに並列接続されてなる複数の３レベル電力変換回路からなる電力変換回路ブロックと、を備えた３レベル電力変換装置において、
前記電力変換回路ブロックは、３相交流電圧を出力するための第１〜第３の３レベル電力変換回路と、前記３相交流電圧の中性点電圧を出力するための第４の３レベル電力変換回路と、
前記３相交流電圧の各相指令値とキャリア信号とを比較して第１〜第３の３レベル電力変換回路に対するスイッチングパルスを生成する第１〜第３のＰＷＭ制御回路と、
前記正電圧側コンデンサと前記負電圧側コンデンサとの電圧差に応じた振幅を有する中性点電圧指令値を生成する手段と、
前記中性点電圧指令値とキャリア信号とを比較して第４の３レベル電力変換回路に対するスイッチングパルスを生成する第４のＰＷＭ制御回路と、を備えたものである。 In other words, the invention according to claim 1 is connected to a DC power source to obtain a three-level DC voltage, a positive voltage side capacitor and a negative voltage side capacitor, and is connected to both ends of each of the capacitors. A power converter circuit block comprising a power converter circuit block composed of a plurality of power converter circuits that perform AC conversion to output an AC voltage and are connected in parallel to each other;
The power conversion circuit block includes first to third three-level power conversion circuits for outputting a three-phase AC voltage, and a fourth three-level power for outputting a neutral point voltage of the three-phase AC voltage. A conversion circuit;
First to third PWM control circuits for comparing each phase command value of the three-phase AC voltage with a carrier signal to generate switching pulses for the first to third three-level power conversion circuits;
Means for generating a neutral point voltage command value having an amplitude corresponding to a voltage difference between the positive voltage side capacitor and the negative voltage side capacitor;
A fourth PWM control circuit that compares the neutral point voltage command value with a carrier signal and generates a switching pulse for the fourth three-level power conversion circuit.

請求項２に係る発明は、請求項１に記載した３レベル電力変換装置において、
前記中性点電圧指令値を生成する手段が、
前記正電圧側コンデンサと前記負電圧側コンデンサとの電圧差と、第４のＰＷＭ制御回路におけるキャリア信号に同期した方形波信号と、の積を、前記中性点電圧指令値として生成するものである。 The invention according to claim 2 is the three-level power converter according to claim 1,
Means for generating the neutral point voltage command value,
A product of a voltage difference between the positive voltage side capacitor and the negative voltage side capacitor and a square wave signal synchronized with the carrier signal in the fourth PWM control circuit is generated as the neutral point voltage command value. is there.

請求項３に係る発明は、請求項１に記載した３レベル電力変換装置において、
前記３相交流電圧の各相指令値に同期して３倍の周波数成分を含む交流電圧信号により、前記各相指令値を補正して第１〜第３のＰＷＭ制御回路にそれぞれ与えると共に、前記交流電圧信号により、元の前記中性点電圧指令値を補正して第４のＰＷＭ制御回路に与えるものである。 The invention according to claim 3 is the three-level power converter according to claim 1,
Each of the phase command values is corrected and supplied to the first to third PWM control circuits by an AC voltage signal including a frequency component of three times in synchronization with each phase command value of the three-phase AC voltage, The original neutral point voltage command value is corrected by the AC voltage signal and supplied to the fourth PWM control circuit.

本発明によれば、不平衡負荷や単相整流負荷などの正負非対称な特性を持つ負荷が接続される時に直流側中性点電位の変動抑制制御を行う場合にも、３相交流電圧の電圧指令値がＰＷＭ制御回路の可制御範囲を超えることがなく、しかも出力相電圧の振幅が正負で異なることがない。
また、電力変換回路における電力方向を判別する極性判別回路を用いなくても、直流側中性点電圧の変動を抑制することができるので、構成の簡略化にも寄与する。 According to the present invention, the voltage of the three-phase AC voltage can be controlled even when fluctuation suppression control of the DC side neutral point potential is performed when a load having a positive / negative asymmetric characteristic such as an unbalanced load or a single-phase rectifying load is connected. The command value does not exceed the controllable range of the PWM control circuit, and the amplitude of the output phase voltage does not differ between positive and negative.
In addition, the fluctuation of the DC neutral point voltage can be suppressed without using a polarity discriminating circuit that discriminates the power direction in the power conversion circuit, which contributes to simplification of the configuration.

以下、図に沿って本発明の実施形態を説明する。
まず、図１は請求項１，２に係る本発明の第１実施形態を示すブロック図である。図１において、３Ａは互いに並列に接続された第１〜第４の３レベル電力変換回路４，５，６，７からなる電力変換回路ブロックである。これらの３レベル電力変換回路４，５，６，７は何れも同一の構成であり、半導体スイッチング素子Ｑ１〜Ｑ４及びダイオードＤ１〜Ｄ６から構成されている。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a first embodiment of the present invention according to claims 1 and 2. In FIG. 1, 3A is a power conversion circuit block composed of first to fourth three-level power conversion circuits 4, 5, 6 and 7 connected in parallel to each other. These three-level power converter circuit 4, 5, 6, 7 are all the same structure, and a semiconductor switching element Q 1 to Q 4 and the diode D 1 to D 6.

また、８はリアクトルであり、第１〜第３の３レベル電力変換回路４，５，６のスイッチング素子Ｑ２，Ｑ３同士の接続点と交流入出力端子Ｕ，Ｖ，Ｗとの間に接続された巻線８４，８５，８６と、第４の３レベル電力変換回路７のスイッチング素子Ｑ２，Ｑ３同士の接続点と中性点Ｎとの間に接続された巻線８７とからなっている。なお、フィルタコンデンサ９の各コンデンサは交流入出力端子Ｕ，Ｖ，Ｗに対してスター結線されている。 Reference numeral 8 denotes a reactor, which is provided between a connection point between the switching elements Q 2 and Q 3 of the first to third three-level power conversion circuits 4, 5 and 6 and the AC input / output terminals U, V and W. From the connected windings 84, 85, 86 and the winding 87 connected between the connection point between the switching elements Q 2 , Q 3 of the fourth three-level power conversion circuit 7 and the neutral point N It has become. Each capacitor of the filter capacitor 9 is star-connected to the AC input / output terminals U, V, and W.

更に、１４は方形波信号を出力する発振回路であり、その出力は増幅器１３の出力が第１の入力端子に加えられた乗算器１５の第２の入力端子に加えられており、増幅器１５の出力は３レベル電力変換回路７用の第４の３レベルＰＷＭ制御回路１９に加えられている。ここで、第１〜第３の３レベル電力変換回路４，５，６に対応して設けられた３レベルＰＷＭ制御回路１８は、第１〜第３の３レベルＰＷＭ制御回路１８４，１８５，１８６からなるものとする。
その他の構成は図８と同一であるため、説明を省略する。 Reference numeral 14 denotes an oscillation circuit that outputs a square wave signal. The output of the oscillation circuit 14 is applied to the second input terminal of the multiplier 15 to which the output of the amplifier 13 is applied to the first input terminal. The output is applied to a fourth three-level PWM control circuit 19 for the three-level power conversion circuit 7. Here, the three-level PWM control circuit 18 provided corresponding to the first to third three-level power conversion circuits 4, 5, 6 is the first to third three-level PWM control circuits 184, 185, 186. It shall consist of
Other configurations are the same as those in FIG.

上記のように構成されたこの実施形態は、要するに、図８のブロック図に対して、３相交流のＮ相電圧（中性点電圧）を出力する第４の３レベル電力変換回路７と、第４の３レベルＰＷＭ制御回路１９と、発振回路１４とを追加したものである。ここで、リアクトル８及びフィルタコンデンサ９は、出力電圧に含まれる高周波成分を除去するために一般的に利用されるフィルタであり、本発明に必要不可欠なものではない。   In short, this embodiment configured as described above includes a fourth three-level power conversion circuit 7 that outputs a three-phase AC N-phase voltage (neutral point voltage) with respect to the block diagram of FIG. A fourth three-level PWM control circuit 19 and an oscillation circuit 14 are added. Here, the reactor 8 and the filter capacitor 9 are filters that are generally used to remove high-frequency components contained in the output voltage, and are not essential to the present invention.

この実施形態の動作は、次の通りである。
正電圧側コンデンサ電圧Ｅｄ１と負電圧側コンデンサ電圧Ｅｄ２とをそれぞれ電圧検出器１０，１１によって検出し、その電圧差ΔＥ（＝Ｅｄ１−Ｅｄ２）を減算器１２により演算する。この電圧差ΔＥを、増幅器１３を介して乗算器１５の第１の入力端子に出力する。また、発振回路１４は、３レベルＰＷＭ制御回路１８，１９のキャリア信号に同期した方形波信号を乗算器１５の第２の入力端子に出力する。 The operation of this embodiment is as follows.
The positive voltage side capacitor voltage E d1 and the negative voltage side capacitor voltage E d2 are detected by the voltage detectors 10 and 11, respectively, and the voltage difference ΔE (= E d1 −E d2 ) is calculated by the subtractor 12. This voltage difference ΔE is output to the first input terminal of the multiplier 15 via the amplifier 13. The oscillation circuit 14 outputs a square wave signal synchronized with the carrier signal of the three-level PWM control circuits 18 and 19 to the second input terminal of the multiplier 15.

乗算器１５は、発振回路１４からの方形波信号と電圧差ΔＥに相当する信号とを乗算してＮ相電圧の指令値Ｒｎを演算し、第４の３レベルＰＷＭ制御回路１９に出力する。３レベルＰＷＭ制御回路１９は、上記指令値Ｒａに基づいてパルス幅変調制御を行い、第４の３レベル電力変換回路７のスイッチング素子Ｑ１〜Ｑ４に対するスイッチングパルスを生成してこれらをオンオフ制御する。
また、第１〜第３のＰＷＭ制御回路１８４，１８５，１８６からなる３レベルＰＷＭ制御回路１８は、３相交流電圧の電圧指令値Ｖｕ ＊，Ｖｖ ＊，Ｖｗ ＊に基づいてパルス幅変調制御を行い、第１〜第３の３レベル電力変換回路４，５，６のスイッチング素子Ｑ１〜Ｑ４に対するスイッチングパルスを生成してこれらをオンオフ制御する。 The multiplier 15 multiplies the square wave signal from the oscillation circuit 14 and a signal corresponding to the voltage difference ΔE to calculate an N-phase voltage command value R n and outputs the command value R n to the fourth three-level PWM control circuit 19. . 3-level PWM control circuit 19 performs a pulse width modulation control based on the command value R a, off them generates switching pulses of the fourth three-level power converter circuit 7 to the switching element Q 1 to Q 4 Control.
The three-level PWM control circuit 18 including the first to third PWM control circuits 184, 185 and 186 has a pulse width based on the voltage command values V u * , V v * and V w * of the three-phase AC voltage. Modulation control is performed to generate switching pulses for the switching elements Q 1 to Q 4 of the first to third three-level power conversion circuits 4, 5 and 6, and turn them on / off.

次に、図２ａ〜図２ｄはＰＷＭ制御回路の出力するパルスパターンの例を示し、図３ａ〜図３ｊは各パルスパターンにおける電流経路を示している。なお、図２，図３では、説明を容易にするためにＵ相とＮ相のみを示してあり、Ｕ相と同様な動作となるＶ相及びＷ相の説明を省略している。   2a to 2d show examples of pulse patterns output from the PWM control circuit, and FIGS. 3a to 3j show current paths in the respective pulse patterns. 2 and 3, only the U phase and the N phase are shown for ease of explanation, and descriptions of the V phase and the W phase that operate in the same manner as the U phase are omitted.

図２ａ〜図２ｄにおいて、Ｒｕ（＝Ｖｕ ＊）はＵ相電圧の指令値を、ＲｎはＮ相電圧の指令値を、Ｔｒｉ１，Ｔｒｉ２はＰＷＭ制御の三角波キャリア信号を、Ｖｕは第１の３レベル電力変換回路４の出力電圧を、Ｖｎは第４の３レベル電力変換回路７の出力電圧を、Ｉｃ１，Ｉｃ２はコンデンサ１，２から流出する電流を示している。
また、図３ａ〜図３ｊにおいて、ＳＷｕＰ，ＳＷｎＰは正電圧側スイッチング素子（図１におけるスイッチング素子Ｑ１に相当）を、ＳＷｕ０，ＳＷｎ０は直流側中性点側スイッチング素子（同じくスイッチング素子Ｑ２，Ｑ３に相当）を、ＳＷｕＮ，ＳＷｎＮは負電圧側スイッチング素子（同じくスイッチング素子Ｑ４に相当）を示している。 2a to 2d, R u (= V u * ) is a U-phase voltage command value, R n is an N-phase voltage command value, T ri1 and T ri2 are PWM controlled triangular wave carrier signals, u represents the output voltage of the first three-level power conversion circuit 4, V n represents the output voltage of the fourth three-level power conversion circuit 7, and I c1 and I c2 represent the current flowing out of the capacitors 1 and 2, respectively. Yes.
Further, in FIG 3a~ Figure 3j, SW uP, SW nP is a positive voltage side switching element (corresponding to the switching element Q 1 in FIG. 1), SW u0, SW n0 DC side neutral point switching element (also switching the equivalent) to the element Q 2, Q 3, SW uN , SW nN represents the negative voltage side switching element (also corresponding to the switching element Q 4).

図２ａ，図２ｂは、コンデンサ１，２の電圧差ΔＥがない場合のパルスパターンの例である。
このように電圧差ΔＥがゼロの場合、Ｎ相電圧の指令値Ｒｎに用いる方形波の振幅はゼロとなり、電力変換回路７は常に直流側中性点電圧を出力する。
図２ａに示すように、Ｕ相電圧が正のときには、図３ａの経路で電流が流れてコンデンサ１から負荷装置２３に電力が供給される。図２ｂに示すように、Ｕ相電圧が負のときには、図３ｆの経路で電流が流れてコンデンサ２から負荷装置２３に電力が供給される。 2a and 2b show examples of pulse patterns when there is no voltage difference ΔE between the capacitors 1 and 2. FIG.
Thus, when the voltage difference ΔE is zero, the amplitude of the square wave used for the command value R n of the N-phase voltage is zero, and the power conversion circuit 7 always outputs the DC side neutral point voltage.
As shown in FIG. 2a, when the U-phase voltage is positive, current flows through the path of FIG. As shown in FIG. 2b, when the U-phase voltage is negative, current flows through the path of FIG. 3f, and power is supplied from the capacitor 2 to the load device 23.

図２ｃ，図２ｄは、正電圧側コンデンサ１の電圧Ｅｄ１の方が負電圧側コンデンサ２の電圧Ｅｄ２より大きく、ΔＥ（＝Ｅｄ１−Ｅｄ２）＞０である場合のパルスパターンの例である。
この場合には、上記の電圧差ΔＥに応じて、増幅器１３及び乗算器１５によりＮ相電圧の指令値Ｒｎの振幅を増加させることで、第４の３レベル電力変換回路７から正側電圧と負側電圧とを出力させる期間を持たせる。 2c and 2d show examples of pulse patterns when the voltage E d1 of the positive voltage side capacitor 1 is larger than the voltage E d2 of the negative voltage side capacitor 2 and ΔE (= E d1 −E d2 )> 0. It is.
In this case, in accordance with the voltage difference Delta] E, by increasing the amplitude of the command value R n of the N-phase voltage by the amplifier 13 and the multiplier 15, the positive-side voltage from the fourth three-level power converter circuit 7 And a period for outputting the negative voltage.

すなわち、図２ｃにおいて、図３ｅの動作モードは電力変換回路７が正側電圧を出力する期間であり、図３ｃ，図３ｄの動作モードは電力変換回路７が負側電圧を出力する期間である。
また、図３ａ，図３ｄの動作モードではコンデンサ１からの電流Ｉｃ１により負荷装置２３に電力が供給され、図３ｃ，図３ｄの動作モードではコンデンサ２からの電流Ｉｃ２により負荷装置２３に電力が供給される。Ｎ相電圧の指令値Ｒｎの振幅を大きくすると図３ｃ，図３ｄの動作モードとなる期間が増加し、コンデンサ２からより多くの電力を供給するようになって負電圧側のコンデンサ電圧Ｅｄ２が低下する。 That is, in FIG. 2c, the operation mode of FIG. 3e is a period in which the power conversion circuit 7 outputs a positive side voltage, and the operation mode in FIGS. 3c and 3d is a period in which the power conversion circuit 7 outputs a negative side voltage. .
3a and 3d, power is supplied to the load device 23 by the current Ic1 from the capacitor 1. In the operation modes of FIGS. 3c and 3d, power is supplied to the load device 23 by the current Ic2 from the capacitor 2. Is supplied. When the amplitude of the command value R n of the N-phase voltage is increased, the period of the operation mode shown in FIGS. 3c and 3d is increased, and more power is supplied from the capacitor 2 so that the capacitor voltage E d2 on the negative voltage side is increased. Decreases.

図２ｄにおいて，図３ｈ，図３ｉの動作モードは電力変換回路７が正側電圧を出力する期間であり、図３ｊの動作モードは電力変換回路７が負側電圧を出力する期間である。
図３ｈ，図３ｉの動作モードではコンデンサ１からの電流Ｉｃ１により負荷装置２３に電力が供給され、図３ｆ，図３ｉの動作モードではコンデンサ２からの電流Ｉｃ２により負荷装置２３に電力が供給される。Ｎ相電圧の指令値Ｒｎの振幅を大きくすると、図３ｈ，図３ｉの動作モードの期間が増加してコンデンサ１からより多くの電力を供給するようになり、正電圧側コンデンサＥｄ１の電圧が低下する。 2d, the operation modes in FIGS. 3h and 3i are periods in which the power conversion circuit 7 outputs a positive voltage, and the operation modes in FIG. 3j are periods in which the power conversion circuit 7 outputs a negative voltage.
In the operation modes of FIGS. 3h and 3i, power is supplied to the load device 23 by the current I c1 from the capacitor 1, and in the operation modes of FIGS. 3f and 3i, power is supplied to the load device 23 by the current I c2 from the capacitor 2. Is done. When the amplitude of the command value R n of the N-phase voltage is increased, the operation mode period of FIGS. 3h and 3i is increased to supply more power from the capacitor 1, and the voltage of the positive voltage side capacitor E d1 is increased. Decreases.

以上のように、コンデンサ１，２の電圧差ΔＥに応じてＮ相電圧の指令値Ｒｎの振幅を変化させることにより、上記電圧差ΔＥを低減して直流側中性点電位の変動を抑制することができる。
また、本実施形態では、従来技術のように乗算器１５の出力を用いて３レベルＰＷＭ制御回路１８に対する電圧指令値Ｒｕ，Ｒｖ，Ｒｗを補正する構成をとらないため、これらの電圧指令値Ｒｕ，Ｒｖ，Ｒｗが３レベルＰＷＭ制御回路１８の可制御範囲を超えてしまうおそれもない。加えて、電力の方向を検出するための極性判別回路も不要である。 As described above, by changing the amplitude of the command value R n of the N-phase voltage according to the voltage difference ΔE capacitors 1, suppressing the fluctuation of the DC-side neutral point potential by reducing the voltage difference ΔE can do.
In the present embodiment, the voltage command values R u , R v , and R w for the three-level PWM control circuit 18 are not corrected using the output of the multiplier 15 as in the prior art. There is no possibility that the command values R u , R v and R w exceed the controllable range of the three-level PWM control circuit 18. In addition, there is no need for a polarity discrimination circuit for detecting the direction of power.

更に、本実施形態において、Ｎ相電圧の指令値Ｒｎの１キャリア周期間での平均値はゼロであるので、Ｎ相電圧の出力電圧もゼロとなる。ここで、出力相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎは、第１〜第３の３レベル電力変換回路４，５，６が出力する交流電圧Ｖｕ，Ｖｖ，Ｖｗから第４の３レベル電力変換回路７が出力するＮ相電圧Ｖｎを差し引いた値である。
よって、コンデンサ１，２の電圧差ΔＥを低減して直流側中性点電位の変動を抑制する制御を行っても、３相交流電圧の指令値Ｖｕ ＊，Ｖｖ ＊，Ｖｗ ＊に相当する電圧が交流入出力端子Ｕ，Ｖ，Ｗに現れる。従って、３相交流電圧の指令値Ｖｕ ＊，Ｖｖ ＊，Ｖｗ ＊として正負の振幅が等しい信号を用いることにより、正負の振幅が等しい相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎを得ることができる。 Further, in the present embodiment, the average value of between 1 carrier cycle command value R n of the N-phase voltage because it is zero, the output voltage of the N-phase voltage becomes zero. Here, the output phase voltages V u−n , V v−n , and V w−n are the AC voltages V u , V v , and V output from the first to third three-level power conversion circuits 4, 5, and 6. from w is a value obtained by subtracting the n-phase voltage V n to the fourth three-level power converter circuit 7 outputs.
Therefore, even if control is performed to reduce the voltage difference ΔE between the capacitors 1 and 2 and suppress the fluctuation of the neutral point potential on the DC side, the command values V u * , V v * , and V w * of the three-phase AC voltage are obtained. Corresponding voltages appear at the AC input / output terminals U, V, W. Accordingly, by using signals having equal positive and negative amplitudes as command values V u * , V v * , V w * of the three-phase AC voltage, phase voltages V u-n , V v-n , V having equal positive / negative amplitudes are used. wn can be obtained.

次に、図４は図１の電力変換装置に負荷装置２３を接続した場合の接続図を示しており、３７Ａは、図１におけるコンデンサ１，２、電力変換回路ブロック３Ａ（第１〜第４の３レベル電力変換回路４〜７）、リアクトル８及びフィルタコンデンサ９からなる３レベル電力変換装置である。その他の構成は図９と同様である。ここでは、図９の場合と同様に、抵抗２４，２８，３２の抵抗値を抵抗２６，３０，３４の抵抗値の１０倍程度大きい値として非対称負荷を模擬することとする。
また、図５は上記非対称負荷の接続時における動作波形であり、ＲｎはＮ相電圧の指令値を、ＩｎｌｏａｄはＮ相電流を示している。その他の波形の符号は図１０と同様である。 Next, FIG. 4 shows a connection diagram when the load device 23 is connected to the power converter of FIG. 1, and 37A is the capacitors 1 and 2 and the power converter circuit block 3A (first to fourth) in FIG. 3 level power conversion circuits 4 to 7), a reactor 8 and a filter capacitor 9. Other configurations are the same as those in FIG. Here, as in the case of FIG. 9, the asymmetric load is simulated by setting the resistance values of the resistors 24, 28, and 32 to be about 10 times larger than the resistance values of the resistors 26, 30, and 34.
FIG. 5 is an operation waveform when the asymmetric load is connected. R n represents an N-phase voltage command value and I nload represents an N-phase current. The other waveform symbols are the same as those in FIG.

図５に示すように、この実施形態によれば、正方向より負方向の方が大きい負荷電流Ｉｕｌｏａｄ，Ｉｖｌｏａｄ，Ｉｗｌｏａｄが流れた場合においても、コンデンサ電圧Ｅｄ１，Ｅｄ２をバランスさせながら正負の振幅が等しい相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎを得ることができる。 As shown in FIG. 5, according to this embodiment, the positive direction from the load towards the negative direction is large current I uload, I vload, even when I WLOAD flows, are balanced capacitor voltages E d1, E d2 However, phase voltages V u−n , V v−n , and V w−n having the same positive / negative amplitude can be obtained.

次いで、図６は請求項１，３に係る本発明の第２実施形態を示すブロック図である。
図６において、１６，１７は加算器であり、また、Ｖｎ ＊は、３相交流電圧の指令値Ｖｕ ＊，Ｖｖ ＊，Ｖｗ ＊に同期して３倍の周波数成分を含む交流電圧信号としてのＮ相電圧の指令値である。他の構成は図１と同一である。 Next, FIG. 6 is a block diagram showing a second embodiment of the present invention according to claims 1 and 3.
In FIG. 6, reference numerals 16 and 17 denote adders, and V n * is an alternating current including a frequency component that is three times in synchronization with the command values V u * , V v * , and V w * of the three-phase alternating voltage. This is a command value of the N-phase voltage as a voltage signal. Other configurations are the same as those in FIG.

この第２実施形態の動作は、次の通りである。
正電圧側コンデンサ電圧Ｅｄ１及び負電圧側コンデンサ電圧Ｅｄ２を検出し、電圧差ΔＥ（＝Ｅｄ１−Ｅｄ２）を抑制するための指令値Ｒｎを演算するまでの動作は，図１の第１実施形態と同一であるため、説明を省略する。 The operation of the second embodiment is as follows.
The operation until the command value R n for detecting the positive voltage side capacitor voltage E d1 and the negative voltage side capacitor voltage E d2 and calculating the voltage difference ΔE (= E d1 −E d2 ) is calculated in FIG. Since it is the same as 1st Embodiment, description is abbreviate | omitted.

加算器１６は、乗算器１５から出力されたＮ相電圧の指令値Ｒｎと上記指令値Ｖｎ ＊とを加算し、その出力である指令値Ｒｎ’を第４の３レベルＰＷＭ制御回路１９に出力する。また、加算器１７は、上記指令値Ｖｎ ＊と３相交流電圧の指令値Ｖｕ ＊，Ｖｖ ＊，Ｖｗ ＊とを加算し、加算後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗを第１〜第３の３レベルＰＷＭ制御回路１８４〜１８６に出力する。
第１〜第４の３レベルＰＷＭ制御回路１８４〜１８６，１９は、電圧指令値Ｒｕ，Ｒｖ，Ｒｗ，Ｒｎ’に基づきパルス幅変調制御を行って第１〜第４の３レベル電力変換回路４，５，６，７のスイッチング素子に対するスイッチングパルスを生成し、これらのスイッチング素子をオンオフ制御して電圧指令値Ｒｕ，Ｒｖ，Ｒｗ，Ｒｎ’に相当する交流電圧Ｖｕ，Ｖｖ，Ｖｗ，Ｖｎを出力する。 The adder 16 adds the command value R n of the N-phase voltage output from the multiplier 15 and the command value V n *, and outputs the command value R n ′ as the output to the fourth three-level PWM control circuit. 19 output. The adder 17 adds the command value V n * and the command values V u * , V v * , V w * of the three-phase AC voltage, and adds the voltage command values R u , R v , R after the addition. w is output to the first to third three-level PWM control circuits 184 to 186.
The first to fourth three-level PWM control circuits 184 to 186, 19 perform the pulse width modulation control based on the voltage command values R u , R v , R w , R n ′, and first to fourth three levels. Switching pulses are generated for the switching elements of the power conversion circuits 4, 5, 6, 7, and these switching elements are controlled to be turned on / off, and the AC voltage V corresponding to the voltage command values R u , R v , R w , R n ′. u, V v, V w, and outputs the V n.

図６においても、第１実施形態と同様に、出力相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎは３相交流電圧の指令値Ｖｕ ＊，Ｖｖ ＊，Ｖｗ ＊に相当する電圧となる。従って、３相交流電圧の指令値Ｖｕ ＊，Ｖｖ ＊，Ｖｗ ＊に正負の振幅が等しい信号を用いることで、正負の振幅が等しい出力相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎを得ることができる。 In FIG. 6, as in the first embodiment, the output phase voltages V u−n , V v−n , and V w−n are set to the command values V u * , V v * , and V w * of the three-phase AC voltage. Corresponding voltage. Accordingly, by using signals having equal positive and negative amplitudes for the command values V u * , V v * , and V w * of the three-phase AC voltage, output phase voltages V u−n , V v−n , with equal positive / negative amplitudes, Vw-n can be obtained.

ここで、３レベルＰＷＭ制御回路１８，１９はキャリア信号の振幅によって決まる入力可能な電圧指令値の最大値と最小値とを有するため、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗ，Ｒｎ’も上記入力条件を満足しなければならない。この実施形態のようにＮ相電圧の指令値Ｖｎ ＊として３相交流電圧の指令値Ｖｕ ＊，Ｖｖ ＊，Ｖｗ ＊に同期して３倍の周波数成分を含む交流電圧信号を用いることで、電圧指令値Ｒｕ，Ｒｖ，Ｒｗ，Ｒｎ’の最大値を低く抑えることができる。 Here, since the three-level PWM control circuits 18 and 19 have the maximum value and the minimum value of the voltage command value that can be input determined by the amplitude of the carrier signal, the corrected voltage command values R u , R v , R w , R n ′ must also satisfy the above input condition. Command value of the command value V n * a 3-phase AC voltage of the N-phase voltage V u * as in this embodiment, V v *, in synchronism with V w * using an AC voltage signal including a triple frequency component Thus, the maximum values of the voltage command values R u , R v , R w , R n ′ can be suppressed low.

図７は、図６の電力変換装置に非対称負荷を接続した場合の動作波形であり、Ｎ相電圧の指令値Ｖｎ ＊に、３相交流電圧の指令値Ｖｕ ＊，Ｖｖ ＊，Ｖｗ ＊に対して３倍の周波数で０．１５倍の振幅を持つ正弦波を入力した場合の例である。なお、図５と同一の波形には同一の符号を付してある。
本実施形態においても、正方向より負方向の方が大きい負荷電流Ｉｕｌｏａｄ，Ｉｖｌｏａｄ，Ｉｗｌｏａｄが流れた場合でも、コンデンサ電圧Ｅｄ１，Ｅｄ２をバランスさせながら正負の振幅が等しい相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎを得ることができる。 FIG. 7 is an operation waveform when an asymmetric load is connected to the power conversion device of FIG. 6, and the command value V u * , V v * , V of the three-phase AC voltage is added to the command value V n * of the N-phase voltage. In this example, a sine wave having a frequency three times that of w * and an amplitude of 0.15 times is input. In addition, the same code | symbol is attached | subjected to the waveform same as FIG.
In this embodiment, the positive direction from the load towards the negative direction is large current I uload, I vload, even if I WLOAD flows, capacitor voltage E d1, E d2 are balanced with positive and negative amplitudes are equal phase voltage V u-n , Vv -n , and Vw-n can be obtained.

本発明の第１実施形態を示すブロック図である。1 is a block diagram showing a first embodiment of the present invention. 図１の動作を説明するためのパルスパターンを示す図である。It is a figure which shows the pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するためのパルスパターンを示す図である。It is a figure which shows the pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するためのパルスパターンを示す図である。It is a figure which shows the pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するためのパルスパターンを示す図である。It is a figure which shows the pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。It is a figure which shows the electric current path | route in each pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。It is a figure which shows the electric current path | route in each pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。It is a figure which shows the electric current path | route in each pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。It is a figure which shows the electric current path | route in each pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。It is a figure which shows the electric current path | route in each pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。It is a figure which shows the electric current path | route in each pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。It is a figure which shows the electric current path | route in each pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。It is a figure which shows the electric current path | route in each pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。It is a figure which shows the electric current path | route in each pulse pattern for demonstrating the operation | movement of FIG. 図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。It is a figure which shows the electric current path | route in each pulse pattern for demonstrating the operation | movement of FIG. 図１の電力変換装置に負荷装置を接続した場合の接続図である。It is a connection diagram at the time of connecting a load apparatus to the power converter device of FIG. 図４の負荷装置が非対称負荷である場合の動作波形図である。FIG. 5 is an operation waveform diagram when the load device of FIG. 4 is an asymmetric load. 本発明の第２実施形態を示すブロック図である。It is a block diagram which shows 2nd Embodiment of this invention. 図６の電力変換装置に非対称負荷を接続した場合の動作波形図である。It is an operation | movement waveform diagram at the time of connecting an asymmetrical load to the power converter device of FIG. 従来技術を示すブロック図である。It is a block diagram which shows a prior art. 図８の電力変換装置に負荷装置を接続した場合の接続図である。It is a connection diagram at the time of connecting a load apparatus to the power converter device of FIG. 図９の負荷装置が非対称負荷である場合の動作波形図である。FIG. 10 is an operation waveform diagram when the load device of FIG. 9 is an asymmetric load.

符号の説明Explanation of symbols

１，２：コンデンサ
３，３Ａ：電力変換回路ブロック
４，５，６，７：３レベル電力変換回路
８：リアクトル
８４〜８７：巻線
９：フィルタコンデンサ
１０，１１：電圧検出器
１２：減算器
１３：増幅器
１４：発振回路
１５：乗算器
１６，１７：加算器
１８，１９，１８４，１８５，１８６：３レベルＰＷＭ制御回路
２０：電流検出器
２１：直流電源
２３：負荷装置
２４，２６，２８，３０，３２，３４：抵抗
２５，２７，２９，３１，３３，３５：整流素子
３６：極性判別回路
３７，３７Ａ：３レベル電力変換装置 1, 2: Capacitor 3, 3A: Power conversion circuit block 4, 5, 6, 7: Three-level power conversion circuit 8: Reactor 84 to 87: Winding 9: Filter capacitor 10, 11: Voltage detector 12: Subtractor 13: Amplifier 14: Oscillator 15: Multiplier 16, 17: Adders 18, 19, 184, 185, 186: 3-level PWM control circuit 20: Current detector 21: DC power supply 23: Load devices 24, 26, 28 , 30, 32, 34: resistors 25, 27, 29, 31, 33, 35: rectifier element 36: polarity discrimination circuit 37, 37A: 3-level power converter

Claims (3)

直流電源に接続されて３レベルの直流電圧を得る正電圧側コンデンサ及び負電圧側コンデンサと、前記各コンデンサの両端に接続され、半導体スイッチング素子のオンオフにより直流−交流変換を行って交流電圧を出力すると共に互いに並列接続されてなる複数の３レベル電力変換回路からなる電力変換回路ブロックと、を備えた３レベル電力変換装置において、
前記電力変換回路ブロックは、３相交流電圧を出力するための第１〜第３の３レベル電力変換回路と、前記３相交流電圧の中性点電圧を出力するための第４の３レベル電力変換回路と、
前記３相交流電圧の各相指令値とキャリア信号とを比較して第１〜第３の３レベル電力変換回路に対するスイッチングパルスを生成する第１〜第３のＰＷＭ制御回路と、
前記正電圧側コンデンサと前記負電圧側コンデンサとの電圧差に応じた振幅を有する中性点電圧指令値を生成する手段と、
前記中性点電圧指令値とキャリア信号とを比較して第４の３レベル電力変換回路に対するスイッチングパルスを生成する第４のＰＷＭ制御回路と、
を備えたことを特徴とする３レベル電力変換装置。 Connected to a DC power source to obtain a three-level DC voltage, a positive voltage side capacitor and a negative voltage side capacitor, connected to both ends of each capacitor, and outputs AC voltage by performing DC-AC conversion by turning on and off the semiconductor switching element. And a power conversion circuit block comprising a plurality of three-level power conversion circuits connected in parallel to each other,
The power conversion circuit block includes first to third three-level power conversion circuits for outputting a three-phase AC voltage, and a fourth three-level power for outputting a neutral point voltage of the three-phase AC voltage. A conversion circuit;
First to third PWM control circuits for comparing each phase command value of the three-phase AC voltage with a carrier signal to generate switching pulses for the first to third three-level power conversion circuits;
Means for generating a neutral point voltage command value having an amplitude corresponding to a voltage difference between the positive voltage side capacitor and the negative voltage side capacitor;
A fourth PWM control circuit that compares the neutral point voltage command value with a carrier signal to generate a switching pulse for a fourth three-level power conversion circuit;
A three-level power conversion device comprising: 請求項１に記載した３レベル電力変換装置において、
前記中性点電圧指令値を生成する手段は、
前記正電圧側コンデンサと前記負電圧側コンデンサとの電圧差と、第４のＰＷＭ制御回路におけるキャリア信号に同期した方形波信号と、の積を、前記中性点電圧指令値として生成することを特徴とする３レベル電力変換装置。 The three-level power converter according to claim 1,
Means for generating the neutral point voltage command value,
Generating a product of a voltage difference between the positive voltage side capacitor and the negative voltage side capacitor and a square wave signal synchronized with a carrier signal in the fourth PWM control circuit as the neutral point voltage command value. A characteristic three-level power converter. 請求項１に記載した３レベル電力変換装置において、
前記３相交流電圧の各相指令値に同期して３倍の周波数成分を含む交流電圧信号により、前記各相指令値を補正して第１〜第３のＰＷＭ制御回路にそれぞれ与えると共に、前記交流電圧信号により、元の前記中性点電圧指令値を補正して第４のＰＷＭ制御回路に与えることを特徴とする３レベル電力変換装置。 The three-level power converter according to claim 1,
Each of the phase command values is corrected and supplied to the first to third PWM control circuits by an AC voltage signal including a frequency component of three times in synchronization with each phase command value of the three-phase AC voltage, 3. A three-level power converter according to claim 1, wherein the original neutral point voltage command value is corrected by an AC voltage signal and applied to the fourth PWM control circuit.
JP2007267634A 2007-10-15 2007-10-15 3-level power converter Withdrawn JP2009100505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007267634A JP2009100505A (en) 2007-10-15 2007-10-15 3-level power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007267634A JP2009100505A (en) 2007-10-15 2007-10-15 3-level power converter

Publications (1)

Publication Number Publication Date
JP2009100505A true JP2009100505A (en) 2009-05-07

Family

ID=40703018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007267634A Withdrawn JP2009100505A (en) 2007-10-15 2007-10-15 3-level power converter

Country Status (1)

Country Link
JP (1) JP2009100505A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044838A (en) * 2010-08-23 2012-03-01 Sanken Electric Co Ltd Inverter circuit
CN102739100A (en) * 2012-06-11 2012-10-17 合肥工业大学 Three-level three-phase four-bridge arm converter
CN103534923A (en) * 2011-05-11 2014-01-22 伊顿公司 Power conversion apparatus and methods employing variable-level inverters
JP2014033609A (en) * 2012-07-31 2014-02-20 General Electric Co <Ge> Intelligent level transition systems and methods for transformerless uninterruptible power supply
CN103746584A (en) * 2014-01-10 2014-04-23 南京理工大学 Carrier offset-based control method for mid-point voltage balance of multilevel inverter
WO2014073247A1 (en) * 2012-11-07 2014-05-15 三菱電機株式会社 Power conversion device
EP2677654A4 (en) * 2012-04-19 2016-04-13 Fuji Electric Co Ltd Inverter circuit
CN107317494A (en) * 2017-08-09 2017-11-03 厦门科华恒盛股份有限公司 A kind of balance control method and device at three-level converter and its bus midpoint
US10461662B1 (en) 2018-09-19 2019-10-29 Kabushiki Kaisha Toshiba AC/DC converter
CN112514233A (en) * 2018-08-08 2021-03-16 三菱电机株式会社 Load driving device, refrigeration cycle application apparatus, and air conditioner

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044838A (en) * 2010-08-23 2012-03-01 Sanken Electric Co Ltd Inverter circuit
CN103534923A (en) * 2011-05-11 2014-01-22 伊顿公司 Power conversion apparatus and methods employing variable-level inverters
EP2677654A4 (en) * 2012-04-19 2016-04-13 Fuji Electric Co Ltd Inverter circuit
CN102739100B (en) * 2012-06-11 2014-09-10 合肥工业大学 Three-level three-phase four-bridge arm converter
CN102739100A (en) * 2012-06-11 2012-10-17 合肥工业大学 Three-level three-phase four-bridge arm converter
JP2014033609A (en) * 2012-07-31 2014-02-20 General Electric Co <Ge> Intelligent level transition systems and methods for transformerless uninterruptible power supply
WO2014073247A1 (en) * 2012-11-07 2014-05-15 三菱電機株式会社 Power conversion device
JP5819010B2 (en) * 2012-11-07 2015-11-18 三菱電機株式会社 Power converter
JPWO2014073247A1 (en) * 2012-11-07 2016-09-08 三菱電機株式会社 Power converter
CN103746584A (en) * 2014-01-10 2014-04-23 南京理工大学 Carrier offset-based control method for mid-point voltage balance of multilevel inverter
CN107317494A (en) * 2017-08-09 2017-11-03 厦门科华恒盛股份有限公司 A kind of balance control method and device at three-level converter and its bus midpoint
CN107317494B (en) * 2017-08-09 2019-11-29 科华恒盛股份有限公司 A kind of three-level converter and its balance control method and device at bus midpoint
CN112514233A (en) * 2018-08-08 2021-03-16 三菱电机株式会社 Load driving device, refrigeration cycle application apparatus, and air conditioner
US10461662B1 (en) 2018-09-19 2019-10-29 Kabushiki Kaisha Toshiba AC/DC converter

Similar Documents

Publication Publication Date Title
JP2009100505A (en) 3-level power converter
US9509229B2 (en) Power supply apparatus including power conversion circuit controlled by PWM control circuit
US7952896B2 (en) Power conversion architecture with zero common mode voltage
US7920395B2 (en) Pulse width modulation method for a power converter
JP5040287B2 (en) Three-phase AC-AC converter
EP1921740B1 (en) Power converter control
JP6134733B2 (en) Polyphase converter system and method
JP6864116B2 (en) Power conversion system
CN110521102B (en) Power conversion device
US11394295B2 (en) Power supply apparatus
US20150188454A1 (en) Inverter device, control circuit for inverter device, and method for controlling inverter device
CN112005482A (en) Three-level power conversion device, method for controlling three-level power conversion device, and storage medium
JP2009022094A (en) Three-phase ac-ac converter
JP5270272B2 (en) Inverter control circuit, grid-connected inverter system provided with this inverter control circuit, program for realizing this inverter control circuit, and recording medium recording this program
JP2003169480A (en) Control apparatus for neutral point clamp system power converter
WO2016114330A1 (en) Five-level power conversion device and control method
JP4712148B2 (en) Power converter
JPH03107373A (en) Power converter and control method thereof
JP6955206B2 (en) Power conversion system
JP3233097B2 (en) Power converter and control method thereof
JP2010220332A (en) Power converting device
US11863098B2 (en) Multi-level inverter
JP2007097394A (en) Electric power transformer
JP5768957B2 (en) Control device for three-phase V-connection inverter
JP4448294B2 (en) Power converter

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110104