JP2009099963A - Method of forming wiring board having solder bump - Google Patents

Method of forming wiring board having solder bump Download PDF

Info

Publication number
JP2009099963A
JP2009099963A JP2008244989A JP2008244989A JP2009099963A JP 2009099963 A JP2009099963 A JP 2009099963A JP 2008244989 A JP2008244989 A JP 2008244989A JP 2008244989 A JP2008244989 A JP 2008244989A JP 2009099963 A JP2009099963 A JP 2009099963A
Authority
JP
Japan
Prior art keywords
mask
solder
wiring board
pads
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008244989A
Other languages
Japanese (ja)
Inventor
Takuya Hanto
琢也 半戸
Hajime Saiki
一 斉木
Motonobu Kurahashi
元信 倉橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008244989A priority Critical patent/JP2009099963A/en
Publication of JP2009099963A publication Critical patent/JP2009099963A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board provided with a solder bump, in which a solder ball is difficult to be took off or displaced by a mask for mounting a ball, while the solder bump is formed precisely in a desired position. <P>SOLUTION: In the forming method, a flux F1 is supplied in the whole bump forming region R1 including a plurality of pads 21. The ball mounting mask 51 is prepared when the step of a ball mounting is carried out. The mask 51 has a plurality of openings 54 formed in a position corresponding to the plurality of pads 21, and has a recess 55 in a position corresponding to the bump forming region R1 in the buck side 53 of the mask with occupying a wider region than the bump forming region R1. Then, the solder ball 61 is supplied and disposed on the plurality of pads 21 through the plurality of openings 54 with a mask 51 placed on the substrate main plane 12. After that, the solder bump 62 is formed by heating and melting the solder ball 61. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、はんだバンプを有する配線基板の製造方法に係り、特にはボール搭載用マスクを用いてはんだボールを搭載することではんだバンプを形成する配線基板の製造方法に関するものである。   The present invention relates to a method of manufacturing a wiring board having solder bumps, and particularly to a method of manufacturing a wiring board in which solder bumps are formed by mounting solder balls using a ball mounting mask.

従来、ICチップを搭載してなる配線基板(いわゆる半導体パッケージ)がよく知られている。ICチップの底面には通常多数の端子が設けられており、それら端子との電気的な接続を図るための構造として、配線基板の主面上にははんだバンプを有するパッド(いわゆるC4パッド:(Controlled Collapsed Chip Connectionパッド))が多数設けられている(例えば、特許文献1参照)。以下、上記の配線基板におけるはんだバンプの形成方法について簡単に説明する。   Conventionally, a wiring board (so-called semiconductor package) on which an IC chip is mounted is well known. A large number of terminals are usually provided on the bottom surface of the IC chip. As a structure for electrical connection with the terminals, pads having solder bumps on the main surface of the wiring board (so-called C4 pads: ( Many Controlled Collapsed Chip Connection pads) are provided (see, for example, Patent Document 1). Hereinafter, a method for forming solder bumps on the wiring board will be briefly described.

まず、基板主面上のバンプ形成領域内に形成された複数のパッドに対して、フラックスを印刷塗布する。次に、複数の開口部を有するボール搭載用マスクを基板主面上に配置し、この状態で複数の開口部を介して複数のパッド上にはんだボールを供給しかつ搭載させる。次に、リフローによりはんだボールを加熱溶融させることにより、はんだバンプが形成される(例えば、特許文献1参照)。
特開2006−73999号公報
First, flux is printed and applied to a plurality of pads formed in a bump formation region on the main surface of the substrate. Next, a ball mounting mask having a plurality of openings is disposed on the main surface of the substrate, and in this state, solder balls are supplied and mounted on the plurality of pads through the plurality of openings. Next, solder bumps are formed by heating and melting the solder balls by reflow (for example, see Patent Document 1).
JP 2006-73999 A

ところが、上記従来技術の場合、はんだボールを搭載する直前に粘度の高いフラックスの印刷塗布を行っているため、フラックスがマスク裏面に接触、付着しやすかった。この場合、フラックスの粘着作用によって、はんだボールがマスク側に持ち去られたり、あるいははんだボールがパッド上から位置ズレしたりする等の事態が発生し、所望とする位置にはんだバンプを正確に形成できなくなり、不良品発生率が高くなるという問題があった。また、はんだボールの持ち去りや位置ズレを未然に防止しようとすると、煩雑な修正作業が必要になり、生産性の低下につながるという問題があった。   However, in the case of the above-described prior art, since the flux with high viscosity is printed and applied immediately before mounting the solder balls, the flux is likely to contact and adhere to the back surface of the mask. In this case, due to the adhesive action of the flux, the solder ball may be carried away to the mask side, or the solder ball may be displaced from the pad, and the solder bump can be accurately formed at the desired position. There was a problem that the occurrence rate of defective products increased. Further, if it is attempted to prevent the solder ball from being removed or misaligned, complicated correction work is required, leading to a reduction in productivity.

なお、最近では電子部品の小型化の流れを受けて、はんだボールも小径化する傾向にあるが、この場合はんだボールが軽量になるため、持ち去りや位置ズレといった問題がいっそう深刻になる可能性があった。   In recent years, with the trend toward miniaturization of electronic components, solder balls are also becoming smaller in diameter. However, in this case, solder balls become lighter, and problems such as removal and misalignment may become more serious. was there.

ここで、フラックスの塗布位置や塗布量を細かく制御し、パッド上にのみ適量のフラックスを正確に塗布することで、はんだボールの持ち去りや位置ズレを未然に防止することも考えられる。しかしながら、この方法の場合、ある程度限界があり、しかも生産性の低下につながってしまう。   Here, it is conceivable to prevent the solder ball from being taken away or misaligned by precisely controlling the flux application position and application amount and accurately applying an appropriate amount of flux only on the pad. However, this method has a certain limit, and leads to a decrease in productivity.

本発明は上記の課題に鑑みてなされたものであり、その目的は、ボール搭載用マスクによるはんだボールの持ち去りや位置ズレが起こりにくく、所望とする位置にはんだバンプを正確に形成することができる、はんだバンプを有する配線基板の製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and the object thereof is to prevent solder balls from being removed and misaligned by a ball mounting mask, and to accurately form solder bumps at desired positions. Another object of the present invention is to provide a method for manufacturing a wiring board having solder bumps.

上記課題を解決するための手段としては、基板主面上のバンプ形成領域内に複数のパッドが配置された基板を準備する基板準備工程と、前記複数のパッドを含む前記バンプ形成領域の全体にフラックスを供給するフラックス供給工程と、マスク表面及びマスク裏面を有し、前記複数のパッドに対応する位置に前記マスク表面及び前記マスク裏面を連通する複数の開口部が形成され、前記マスク裏面側において前記バンプ形成領域に対応する位置に当該バンプ形成領域よりも広い領域を占有する凹部が形成されたボール搭載用マスクを用い、このボール搭載用マスクを前記基板主面側に配置した状態で前記複数の開口部を介して前記複数のパッド上にはんだボールを供給しかつ搭載させるボール搭載工程と、搭載された前記はんだボールを加熱溶融させてはんだバンプを形成するリフロー工程とを含むことを特徴とする、はんだバンプを有する配線基板の製造方法がある。   Means for solving the above problems include a substrate preparation step of preparing a substrate in which a plurality of pads are arranged in a bump formation region on the substrate main surface, and a whole of the bump formation region including the plurality of pads. A flux supply step for supplying flux, a mask surface and a mask back surface, and a plurality of openings that communicate with the mask surface and the mask back surface are formed at positions corresponding to the plurality of pads. Using a ball mounting mask in which a recess that occupies a wider area than the bump forming region is formed at a position corresponding to the bump forming region, and the plurality of ball mounting masks are arranged on the substrate main surface side. A ball mounting step of supplying and mounting solder balls on the plurality of pads through the openings of the substrate, and heating the mounted solder balls Characterized in that it comprises a reflow process of forming solder bumps by fusion, there is a method of manufacturing a wiring board having solder bumps.

従って、この手段によると、ボール搭載用マスクの所定箇所に所定の広さの凹部を設けたことにより、ボール搭載工程においてマスクを配置したときに、バンプ形成領域の全体に供給されたフラックスがマスク裏面に対して接触、付着しなくなる。ゆえに、当該マスクによるはんだボールの持ち去りや位置ズレが起こりにくくなり、所望とする位置にはんだバンプを正確に形成することができる。しかも、フラックス供給工程においては、複数のパッドを含むバンプ形成領域の全体にフラックスを供給するという方法を採用しているため、複数のパッド上にのみフラックスを正確に供給するという方法に比べて、生産性を向上することができる。   Therefore, according to this means, by providing a concave portion having a predetermined width at a predetermined position of the ball mounting mask, the flux supplied to the entire bump forming area when the mask is disposed in the ball mounting process. It will not contact or adhere to the back side. Therefore, it is difficult for the solder ball to be taken away or misaligned by the mask, and the solder bump can be accurately formed at a desired position. In addition, in the flux supply process, since the method of supplying the flux to the entire bump forming region including a plurality of pads is adopted, compared to the method of accurately supplying the flux only on the plurality of pads, Productivity can be improved.

以下、上記手段にかかるはんだバンプを有する配線基板の製造方法について説明する。   A method for manufacturing a wiring board having solder bumps according to the above means will be described below.

基板準備工程では、基板主面上のバンプ形成領域内に複数のパッドが配置された基板を準備する。基板材料は特に限定されず任意であるが、例えば、樹脂基板などが好適である。好適な樹脂基板としては、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)等からなる基板が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)との複合材料からなる基板を使用してもよい。その具体例としては、ガラス−BT複合基板、高Tgガラス−エポキシ複合基板(FR−4、FR−5等)等の高耐熱性積層板などがある。また、これらの樹脂とポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。他の基板材料として、例えば各種のセラミックなどを選択することもできる。なお、かかる基板の構造としては特に限定されないが、例えばコア基板の片面または両面にビルドアップ層を有するビルドアップ多層配線基板が好適である。   In the substrate preparation step, a substrate in which a plurality of pads are arranged in a bump formation region on the substrate main surface is prepared. The substrate material is not particularly limited and is arbitrary. For example, a resin substrate is preferable. Suitable resin substrates include substrates made of EP resin (epoxy resin), PI resin (polyimide resin), BT resin (bismaleimide-triazine resin), PPE resin (polyphenylene ether resin), and the like. In addition, a substrate made of a composite material of these resins and glass fibers (glass woven fabric or glass nonwoven fabric) may be used. Specific examples thereof include a highly heat-resistant laminate such as a glass-BT composite substrate and a high Tg glass-epoxy composite substrate (FR-4, FR-5, etc.). A substrate made of a composite material of these resins and organic fibers such as polyamide fibers may be used. Alternatively, a substrate made of a resin-resin composite material obtained by impregnating a thermosetting resin such as an epoxy resin with a three-dimensional network fluorine-based resin base material such as continuous porous PTFE may be used. As another substrate material, for example, various ceramics can be selected. The structure of the substrate is not particularly limited. For example, a build-up multilayer wiring substrate having a build-up layer on one side or both sides of the core substrate is preferable.

上記基板主面上のバンプ形成領域の位置及び数は特に限定されず任意であるが、例えばいわゆる多数個取り基板の場合には配線基板の取り数に相当する数だけバンプ形成領域が存在している。バンプ形成領域は基板における一方の主面のみに存在していてもよいが、他方の主面にも存在していてもよい。   The position and number of bump formation regions on the substrate main surface are not particularly limited and are arbitrary. For example, in the case of a so-called multi-cavity substrate, there are bump formation regions corresponding to the number of wiring substrates. Yes. The bump formation region may exist only on one main surface of the substrate, but may also exist on the other main surface.

バンプ形成領域内に配置される複数のパッドについて、その用途は限定されないが、例えばICチップをフリップチップ接続するためのパッド(いわゆるC4パッド)であることがよい。即ち、フリップチップ接続のためのパッド上には、大きさの小さいICチップ側の端子との電気的接続を図るために小さなはんだバンプを形成する必要があり、そのために小径のはんだボールが使用されることが多いからである。   The use of the plurality of pads arranged in the bump formation region is not limited. For example, the pads may be pads (so-called C4 pads) for flip-chip connection of IC chips. That is, on the pads for flip chip connection, it is necessary to form small solder bumps for electrical connection with the terminals on the IC chip side having a small size. For this purpose, small diameter solder balls are used. This is because there are many cases.

基板主面上に配置された複数のパッドは、例えば基板主面の最表層にて完全に露出した状態で配置されていてもよいが、基板主面を覆うソルダーレジストの開口部を介して露出した状態で配置されていることがよい。即ち、この構造であると、凹状をしたソルダーレジストの開口部の底部にパッドが位置した状態となるため、パッド上にフラックスが保持されやすく、それゆえ当該パッド上にはんだボールが仮固定されやすくなる。   The plurality of pads arranged on the main surface of the substrate may be arranged, for example, in a state of being completely exposed on the outermost layer of the main surface of the substrate, but exposed through an opening of a solder resist covering the main surface of the substrate. It is good to be arranged in the state. That is, with this structure, since the pad is positioned at the bottom of the opening of the concave solder resist, the flux is easily held on the pad, and therefore, the solder ball is likely to be temporarily fixed on the pad. Become.

続くフラックス供給工程では、複数のパッドを含むバンプ形成領域の全体にフラックスを供給する。その際には、当該バンプ形成領域に対してフラックスをできるだけ薄く均一に供給することが好ましい。フラックスの供給方法としては特に限定されず任意の手法を採用することができるが、例えばメッシュマスクを用いた印刷法によれば薄くて均一なフラックス印刷層が比較的簡単に形成可能なため好適である。その他、塗布法、スタンプ法などのフラックス供給方法を採用することも可能である。   In the subsequent flux supply process, the flux is supplied to the entire bump forming region including a plurality of pads. In that case, it is preferable to supply the flux as thinly and uniformly as possible to the bump formation region. The method for supplying the flux is not particularly limited, and any method can be adopted. For example, a printing method using a mesh mask is preferable because a thin and uniform flux printing layer can be formed relatively easily. is there. In addition, a flux supply method such as a coating method or a stamp method can be employed.

フラックスの厚さ(ソルダーレジストが存在する場合にはその上にあるフラックスの厚さ)は、使用するフラックスの組成、粘度等に応じて適宜設定されるが、マスク裏面への付着を防ぐため、凹部の深さよりも薄くなるように例えば数百μm以下に設定される。   The thickness of the flux (if the solder resist is present, the thickness of the flux on it) is appropriately set according to the composition of the flux to be used, the viscosity, etc., in order to prevent adhesion to the back of the mask, For example, it is set to several hundred μm or less so as to be thinner than the depth of the recess.

前記フラックスの供給領域は、前記バンプ形成領域よりも大きく、かつ、前記凹部の占有領域よりも小さくなるように設定されることがよい。その理由は以下の通りである。即ち、フラックスの供給領域がバンプ形成領域よりも小さいと、当該領域外周部に位置するバンプにフラックスが十分に供給されなくなり、不良品発生率が高くなるおそれがあるからである。一方、フラックスの供給領域が凹部の占有領域よりも大きいと、マスク裏面にフラックスが付着してしまい、好ましくないからである。   The flux supply region may be set to be larger than the bump formation region and smaller than the region occupied by the recess. The reason is as follows. That is, if the supply area of the flux is smaller than the bump formation area, the flux is not sufficiently supplied to the bumps located in the outer periphery of the area, which may increase the defective product generation rate. On the other hand, if the flux supply area is larger than the area occupied by the recesses, the flux adheres to the back surface of the mask, which is not preferable.

続くボール搭載工程では、ボール搭載用マスクを用いてはんだボールの搭載を行う。ここで使用するボール搭載用マスクは、マスク表面及びマスク裏面を有し、前記複数のパッドに対応する位置に前記マスク表面及び前記マスク裏面を連通する複数の開口部が形成され、前記マスク裏面側において前記バンプ形成領域に対応する位置に当該バンプ形成領域よりも広い領域を占有する凹部が形成された構造を有している。   In the subsequent ball mounting process, solder balls are mounted using a ball mounting mask. The ball mounting mask used here has a mask surface and a mask back surface, and a plurality of openings that communicate the mask surface and the mask back surface are formed at positions corresponding to the plurality of pads. In FIG. 4, a recess is formed in a position corresponding to the bump forming area, which occupies an area wider than the bump forming area.

かかるボール搭載用マスクは、金属、樹脂、セラミック等といった任意の材料を用いて作製されることが可能であるが、例えばステンレス、銅、アルミニウム、ニッケル等の金属材料を用いて作製されることが好ましい。その理由は以下の通りである。即ち、上記構造のマスクにおいて凹部を形成した箇所は他の箇所に比べて肉薄なためそもそも低強度になっているにもかかわらず、複数の開口部の形成によっていっそう低強度になっている。その一方で当該マスクは、搭載すべきはんだボールの直径に比較して余りに厚すぎても取扱性等の低下をきたすため、ある程度薄く平板状に形成する必要がある。その点、金属材料を選択した場合には、マスクを薄く形成したときでも所定の強度を付与できるからである。
ボール搭載用マスクの撓み量(マスクテンション)は特に限定されず任意に設定可能であるが、例えば、0.17mm±0.01mmにすることがよい。即ち、この程度の撓み量に設定しておくことで、マスク裏面に対してフラックスが付着しにくくなるからである。
Such a ball mounting mask can be made using any material such as metal, resin, ceramic, etc., but can be made using a metal material such as stainless steel, copper, aluminum, nickel, etc. preferable. The reason is as follows. That is, in the mask having the above-described structure, the portion where the concave portion is formed is thinner than the other portions, so that the strength is originally low, but the strength is further reduced by the formation of the plurality of openings. On the other hand, the mask needs to be formed to be thin and flat to some extent because the handleability and the like are lowered even if it is too thick compared to the diameter of the solder ball to be mounted. In that respect, when a metal material is selected, a predetermined strength can be imparted even when the mask is formed thin.
The deflection amount (mask tension) of the ball mounting mask is not particularly limited and can be arbitrarily set. For example, the deflection amount is preferably 0.17 mm ± 0.01 mm. That is, by setting the amount of bending to such a degree, it becomes difficult for the flux to adhere to the back surface of the mask.

前記ボール搭載用マスクの板厚は特に限定されないが、搭載すべきはんだボールの直径よりも若干大きい程度であることが好ましく、具体的には搭載すべきはんだボールの直径の5μm以上20μm以下であることが好ましい。5μm未満であると材料によってはマスクに十分な機械的強度が付与できなくなるおそれがあり、20μm超であるとはんだボールの位置決め精度が低下するおそれがあるからである。   The plate thickness of the ball mounting mask is not particularly limited, but is preferably slightly larger than the diameter of the solder ball to be mounted. Specifically, it is 5 μm or more and 20 μm or less of the diameter of the solder ball to be mounted. It is preferable. If the thickness is less than 5 μm, depending on the material, sufficient mechanical strength may not be imparted to the mask, and if it exceeds 20 μm, the positioning accuracy of the solder ball may be reduced.

ボール搭載用マスクに凹部を形成する方法としては、マスク材料に応じて適宜選択することが可能であり、例えば金属材料を選択した場合には、ハーフエッチングを行うことが、生産性及びコスト性の観点から好適である。なお、ハーフエッチング以外にも切削加工やプレス加工などの方法を採用することも可能である。この場合におけるハーフエッチングの量は、例えばマスク板厚の30%以上70%以下であることが好ましい。30%未満であると、凹部が浅くなりすぎてしまい、マスク裏面に対するフラックスの付着を防止しにくくなるからである。一方、70%超であると、凹部が深くなる分だけ、そこが肉薄になってしまい、機械的強度が弱くなってしまうおそれがあるからである。   The method of forming the recesses in the ball mounting mask can be selected as appropriate according to the mask material. For example, when a metal material is selected, half-etching can improve productivity and cost. It is preferable from the viewpoint. In addition to the half etching, it is also possible to adopt a method such as cutting or pressing. The amount of half etching in this case is preferably 30% or more and 70% or less of the mask plate thickness, for example. If it is less than 30%, the recess becomes too shallow, and it becomes difficult to prevent the flux from adhering to the back surface of the mask. On the other hand, if it exceeds 70%, the concave portion becomes deeper as the concave portion becomes deeper, and the mechanical strength may be reduced.

ボール搭載用マスクにおける複数の開口部は、複数のパッドに対応する位置にて、マスク表面及びマスク裏面を連通するように形成される。これら開口部の形成方法としては、マスク形成材料に応じて、エッチング、ドリル加工、パンチング加工、レーザ加工などといった従来公知の任意の手法を採用することができる。これら開口部の内径は、搭載すべきはんだボールの直径よりも大きくなるように形成され、例えば搭載すべきはんだボールの直径の5μm以上100μm以下の大きさに形成される。5μm未満であると、開口部を介してはんだボールを確実に通過させることが困難になるおそれがある。一方、100μm超であると、開口部を介してはんだボールを確実に通過させることができるものの、所定の位置にはんだボールを搭載しにくくなるおそれがある。さらに、バンプ形成領域内にある複数のパッドがファインピッチである場合に適用しにくくなってしまう。   The plurality of openings in the ball mounting mask are formed so as to communicate the mask front surface and the mask back surface at positions corresponding to the plurality of pads. As a method for forming these openings, any conventionally known method such as etching, drilling, punching, or laser processing can be adopted depending on the mask forming material. The inner diameters of these openings are formed so as to be larger than the diameter of the solder ball to be mounted, for example, the diameter of the solder ball to be mounted is 5 μm to 100 μm. If it is less than 5 μm, it may be difficult to reliably pass the solder ball through the opening. On the other hand, if it exceeds 100 μm, the solder ball can be surely passed through the opening, but it may be difficult to mount the solder ball at a predetermined position. Furthermore, it becomes difficult to apply when a plurality of pads in the bump formation region have a fine pitch.

ボール搭載用マスクの好適な製造方法としては、例えば、ステンレス板を選択するとともに、そのステンレス板においてマスク裏面側となる面をハーフエッチングして凹部を形成した後、前記凹部がある箇所の所定位置に対してレーザ孔明け加工を施して複数の開口部を形成すること、が挙げられる。この製造方法の利点は、凹部形成後の肉薄箇所に対して孔明けを行っているため、孔明け時の加工負担が少なく、コスト性及び生産性を向上できることである。別の利点は、先に孔明け加工をした後に凹部を形成する場合に比べて、形状のよい複数の開口部を高い精度で形成できることである。   As a suitable manufacturing method of the ball mounting mask, for example, a stainless steel plate is selected, and after forming a recess by half-etching the surface on the stainless steel plate on the back side of the mask, a predetermined position of the location where the recess is present And forming a plurality of openings by laser drilling. The advantage of this manufacturing method is that since a hole is made in a thin portion after the formation of the recess, the processing burden at the time of drilling is small, and cost and productivity can be improved. Another advantage is that a plurality of openings having a good shape can be formed with high accuracy compared to the case where the recesses are formed after the drilling process is performed first.

ボール搭載工程において使用されるはんだボールの大きさは特に限定されず、形成されるべきはんだバンプの用途に応じて適宜設定可能であるが、例えば、直径が110μm以下の微小はんだボールを用いることがよい。微小はんだボールを用いた場合、いわゆるC4パッドのファイン化に対応して、小さなはんだバンプを比較的容易に形成することができるからである。また、微小かつ軽量のはんだボールを使用した場合、マスクによる持ち去りや位置ズレといった本願特有の問題が起こりやすく、それゆえ上記手段を採用する意義が大きいからである。   The size of the solder ball used in the ball mounting process is not particularly limited and can be set as appropriate according to the application of the solder bump to be formed. For example, a fine solder ball having a diameter of 110 μm or less is used. Good. This is because, when a fine solder ball is used, a small solder bump can be formed relatively easily in accordance with the so-called fineness of the C4 pad. In addition, when a small and lightweight solder ball is used, problems peculiar to the present application such as removal by a mask and positional deviation are likely to occur, and therefore, the significance of adopting the above means is great.

はんだボールに使用されるはんだ材料としては特に限定されないが、例えば錫鉛共晶はんだ(Sn/37Pb:融点183℃)が使用される。錫鉛共晶はんだ以外のSn/Pb系はんだ、例えばSn/36Pb/2Agという組成のはんだ(融点190℃)などを使用してもよい。また、上記のような鉛入りはんだ以外にも、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等の鉛フリーはんだを選択することも可能である。   Although it does not specifically limit as a solder material used for a solder ball, For example, a tin lead eutectic solder (Sn / 37Pb: Melting | fusing point 183 degreeC) is used. Sn / Pb solder other than tin-lead eutectic solder, for example, solder having a composition of Sn / 36Pb / 2Ag (melting point 190 ° C.) may be used. In addition to the above lead-containing solder, Sn-Ag solder, Sn-Ag-Cu solder, Sn-Ag-Bi solder, Sn-Ag-Bi-Cu solder, Sn-Zn solder It is also possible to select lead-free solder such as Sn—Zn—Bi solder.

そして、かかるマスクを用いるとともに、このボール搭載用マスクを前記基板主面側に配置した状態で前記複数の開口部を介して前記複数のパッド上にはんだボールを供給しかつ搭載させる。すると、はんだボールがフラックスの粘着力をもって各パッド上に仮固定される。   Then, using such a mask, solder balls are supplied and mounted on the plurality of pads through the plurality of openings in a state where the ball mounting mask is disposed on the substrate main surface side. Then, the solder ball is temporarily fixed on each pad with the adhesive force of the flux.

続くリフロー工程では、各パッド上に搭載された前記はんだボールを所定温度に加熱して溶融させることにより、所定形状のはんだバンプを形成する。以上のプロセスを経て、はんだバンプを有する配線基板が製造される。   In the subsequent reflow process, the solder balls mounted on each pad are heated to a predetermined temperature and melted to form solder bumps having a predetermined shape. Through the above process, a wiring board having solder bumps is manufactured.

以下、本発明を具体化した一実施形態の配線基板の製造方法を図1〜図7に基づき詳細に説明する。   Hereinafter, a method for manufacturing a wiring board according to an embodiment of the present invention will be described in detail with reference to FIGS.

図1に示されるように、本実施形態の配線基板10は、両面にビルドアップ層14,15を備える両面ビルドアップ多層配線基板である。配線基板10を構成するコア基板16は、平面視で略矩形状の板状部材であって、その複数箇所には図示しないスルーホール導体が形成されている。これらのスルーホール導体は、コア基板16の上面側のビルドアップ層14の導体と、コア基板16の下面側のビルドアップ層15の導体とを電気的に接続している。   As shown in FIG. 1, the wiring board 10 of this embodiment is a double-sided build-up multilayer wiring board provided with build-up layers 14 and 15 on both sides. The core substrate 16 constituting the wiring substrate 10 is a substantially rectangular plate-like member in plan view, and through-hole conductors (not shown) are formed at a plurality of locations. These through-hole conductors electrically connect the conductor of the buildup layer 14 on the upper surface side of the core substrate 16 and the conductor of the buildup layer 15 on the lower surface side of the core substrate 16.

上面側のビルドアップ層14の表面(基板第1主面12)上には平面視で略矩形状のバンプ形成領域R1が設定されるとともに、そのバンプ形成領域R1内には高さ80μm〜100μm程度のはんだバンプ62が設けられている。これらのはんだバンプ62は、ICチップ71側の端子とのフリップチップ接続に用いられる、いわゆるC4用のバンプである。一方、下面側のビルドアップ層15の表面(基板第2主面13)上にもバンプ形成領域が設定されるとともに、そのバンプ形成領域内には高さ400μm〜600μm程度のはんだバンプ63が設けられている。これらのはんだバンプ63は、図示しないマザーボード側の端子との電気的接続に用いられる、いわゆるBGAバンプである。   A substantially rectangular bump formation region R1 in a plan view is set on the surface of the buildup layer 14 on the upper surface side (substrate first main surface 12), and the height within the bump formation region R1 is 80 μm to 100 μm. A degree of solder bump 62 is provided. These solder bumps 62 are so-called C4 bumps used for flip-chip connection with terminals on the IC chip 71 side. On the other hand, a bump formation region is also set on the surface of the buildup layer 15 on the lower surface side (substrate second main surface 13), and a solder bump 63 having a height of about 400 μm to 600 μm is provided in the bump formation region. It has been. These solder bumps 63 are so-called BGA bumps that are used for electrical connection with a motherboard-side terminal (not shown).

本実施形態の配線基板10におけるビルドアップ層14,15は、いずれも同様の構造を有するものであるため、ここでは上面側のビルドアップ層14のみについて詳細に説明する。図7に示されるように、ビルドアップ層14は、層間絶縁層31,32と、銅めっき導体層43,44とを交互に積層してなる。層間絶縁層32上には複数のパッド21が形成されている。層間絶縁層32はソルダーレジスト33によって全体的に被覆されている。ソルダーレジスト33には、複数のパッド21の位置に対応して複数の開口部22が形成されている。層間絶縁層31,32はいずれもその厚さが約30μmであって、例えば連続多孔質PTFEにエポキシ樹脂を含浸させた樹脂−樹脂複合材料からなる。層間絶縁層31,32における所定箇所には、それぞれ銅めっきからなるフィルドビア導体41,42が設けられている。フィルドビア導体41は、導体層43,44同士を導通している。フィルドビア導体42は、導体層44とパッド21とを導通している。   Since both the build-up layers 14 and 15 in the wiring board 10 of the present embodiment have the same structure, only the top-side build-up layer 14 will be described in detail here. As shown in FIG. 7, the buildup layer 14 is formed by alternately laminating interlayer insulating layers 31 and 32 and copper plating conductor layers 43 and 44. A plurality of pads 21 are formed on the interlayer insulating layer 32. The interlayer insulating layer 32 is entirely covered with a solder resist 33. A plurality of openings 22 are formed in the solder resist 33 corresponding to the positions of the plurality of pads 21. Each of the interlayer insulating layers 31 and 32 has a thickness of about 30 μm, and is made of, for example, a resin-resin composite material obtained by impregnating continuous porous PTFE with an epoxy resin. Filled via conductors 41 and 42 made of copper plating are provided at predetermined positions in the interlayer insulating layers 31 and 32, respectively. The filled via conductor 41 is electrically connected to the conductor layers 43 and 44. The filled via conductor 42 conducts the conductor layer 44 and the pad 21.

次に、はんだバンプ62,63を有する本実施形態の配線基板10の製造方法について説明する。   Next, a method for manufacturing the wiring board 10 of the present embodiment having the solder bumps 62 and 63 will be described.

まず、図2に示されるように、基板第1主面12上のバンプ形成領域R1内に複数のパッド21が配置された基板11を準備する(基板準備工程)。この段階では、ソルダーレジスト33における各開口部22を介して各パッド21が露出している。   First, as shown in FIG. 2, a substrate 11 is prepared in which a plurality of pads 21 are arranged in a bump formation region R1 on the first substrate main surface 12 (substrate preparation step). At this stage, each pad 21 is exposed through each opening 22 in the solder resist 33.

続くフラックス供給工程では、上記基板11を図示しない従来周知の印刷装置にセットして、メッシュマスクを用いた印刷を行うことにより、基板第1主面12側にフラックスF1を薄く均一に塗布する(図3参照)。このとき、複数のパッド21を含むバンプ形成領域R1よりも一回り大きな領域(フラックスF1の供給領域R2)の全体に、フラックスF1を塗布するようにする。ただし、フラックスF1の供給領域R2は、後述するボール搭載用マスク51の凹部55の占有領域R3よりも小さくなるように設定される(図4,図5参照)。具体的にいうと、本実施形態では、バンプ形成領域R1の外形線よりも約0.5mm大きな領域をフラックスF1の供給領域R2とし、その全体にフラックスF1をベタ塗りするようにしている。   In the subsequent flux supply step, the substrate 11 is set in a conventionally known printing apparatus (not shown), and printing using a mesh mask is performed, whereby the flux F1 is thinly and uniformly applied to the substrate first main surface 12 side ( (See FIG. 3). At this time, the flux F1 is applied to the entire region (flux F1 supply region R2) that is slightly larger than the bump forming region R1 including the plurality of pads 21. However, the supply area R2 of the flux F1 is set to be smaller than the occupation area R3 of the recess 55 of the ball mounting mask 51 described later (see FIGS. 4 and 5). More specifically, in the present embodiment, a region that is approximately 0.5 mm larger than the outline of the bump forming region R1 is used as the supply region R2 of the flux F1, and the flux F1 is solidly applied to the entire region.

続くボール搭載工程では、図4に示すボール搭載用マスク51を用いてはんだボール61の搭載を行う。本実施形態では、搭載すべきはんだボール61として、直径が約100μmの微小はんだボールを用いている。このボール搭載用マスク51は、マスク表面52及びマスク裏面53を有する板厚約110μmのステンレス板からなる。ここでは、マスク51の板厚が、搭載すべきはんだボール61の直径(100μm)よりも10μm程度大きくなるように設定されている。このマスク51において前記複数のパッド21に対応する位置には、マスク表面52及びマスク裏面53を連通する複数の開口部54が形成されている。複数の開口部54は平面視で円形状の孔であって、その内径は搭載すべきはんだボール61の直径(100μm)よりも数十μm程度大きく、130μm〜170μm程度となっている。また、マスク裏面53側においてバンプ形成領域R1に対応する位置には、平面視で当該バンプ形成領域R1よりも若干広い領域(凹部55の占有領域R3)を占有する矩形状の凹部55が形成されている。具体的にいうと、本実施形態では、フラックスF1の供給領域R2の外形線よりも約0.5mm大きな領域を、凹部55の占有領域R3として設定している。凹部55の深さは55μmであって、マスク板厚の50%となるように設定されている。なお、凹部55の位置に対応した肉薄部分の厚さは55μmとなっている。   In the subsequent ball mounting process, the solder balls 61 are mounted using the ball mounting mask 51 shown in FIG. In the present embodiment, as a solder ball 61 to be mounted, a fine solder ball having a diameter of about 100 μm is used. This ball mounting mask 51 is made of a stainless steel plate having a mask surface 52 and a mask back surface 53 and having a plate thickness of about 110 μm. Here, the plate thickness of the mask 51 is set to be about 10 μm larger than the diameter (100 μm) of the solder ball 61 to be mounted. In the mask 51, a plurality of openings 54 that communicate the mask front surface 52 and the mask back surface 53 are formed at positions corresponding to the plurality of pads 21. The plurality of openings 54 are circular holes in plan view, and the inner diameter thereof is about several tens of micrometers larger than the diameter (100 μm) of the solder ball 61 to be mounted, and is about 130 μm to 170 μm. Further, a rectangular recess 55 that occupies a region (occupied region R3 of the recess 55) slightly larger than the bump formation region R1 in plan view is formed at a position corresponding to the bump formation region R1 on the mask back surface 53 side. ing. Specifically, in this embodiment, an area that is approximately 0.5 mm larger than the outline of the supply area R2 of the flux F1 is set as the occupation area R3 of the recess 55. The depth of the recess 55 is 55 μm and is set to be 50% of the mask plate thickness. In addition, the thickness of the thin part corresponding to the position of the recessed part 55 is 55 micrometers.

本実施形態で使用するボール搭載用マスク51は、ステンレス板においてマスク裏面53側となる面をハーフエッチングして凹部55を形成した後、前記凹部55がある箇所の所定位置に対してレーザ孔明け加工を施して複数の開口部54を形成する、という手順で製造されたものである。この製造方法によると、凹部55の形成後の肉薄箇所に対して開口部54の形成のための孔明けを行っているので、孔明け時の加工負担が少なく、コスト性及び生産性を向上することができる。また、先に孔明け加工をした後に凹部55を形成する場合に比べて、形状のよい複数の開口部54を高い精度で形成することができる。しかも、機械的な加工ではなく光学的な加工を選択したことで、微細な孔を効率よく多数形成することができる。   The ball mounting mask 51 used in this embodiment forms a recess 55 by half-etching the surface of the stainless steel plate on the mask back surface 53 side, and then laser drills a predetermined position where the recess 55 is located. It is manufactured by a procedure in which a plurality of openings 54 are formed by processing. According to this manufacturing method, since the hole for forming the opening 54 is drilled in the thin portion after the recess 55 is formed, the processing burden at the time of drilling is small, and the cost and productivity are improved. be able to. In addition, the plurality of openings 54 having a good shape can be formed with high accuracy as compared with the case where the recess 55 is formed after the previous drilling process. In addition, by selecting optical processing instead of mechanical processing, a large number of fine holes can be formed efficiently.

そして次に、図6に示されるように、凹部55をフラックスF1の供給領域R2に対向させるようにして、ボール搭載用マスク51のマスク裏面53側を基板第1主面12側のソルダーレジスト33表面に密着させて配置する。このとき、凹部55の内底面とソルダーレジスト33表面との間には空隙ができるため、フラックスF1がマスク裏面53側に接触、付着するような事態が回避される。このようなマスク配置状態でボール搭載用マスク51のマスク表面52側に、はんだボール61である直径約100μmの微小はんだボールを多数供給する。すると、はんだボール61が複数の開口部54内に落ち込んで、各開口部54の直下にある各パッド21上に載り、各パッド21に対してフラックスF1の粘着力をもって仮固定される。即ち、この工程を経ることにより、複数のはんだボール61が複数の開口部54を介して複数のパッド21上に供給、搭載される。   Next, as shown in FIG. 6, the concave surface 55 is made to face the supply region R <b> 2 of the flux F <b> 1, and the mask back surface 53 side of the ball mounting mask 51 is the solder resist 33 on the substrate first main surface 12 side. Place it in close contact with the surface. At this time, since a gap is formed between the inner bottom surface of the recess 55 and the surface of the solder resist 33, a situation in which the flux F1 contacts and adheres to the mask back surface 53 side is avoided. In such a mask arrangement state, a large number of fine solder balls having a diameter of about 100 μm as the solder balls 61 are supplied to the mask surface 52 side of the ball mounting mask 51. Then, the solder balls 61 fall into the plurality of openings 54 and are placed on the pads 21 immediately below the openings 54, and are temporarily fixed to the pads 21 with the adhesive force of the flux F1. That is, through this step, the plurality of solder balls 61 are supplied and mounted on the plurality of pads 21 through the plurality of openings 54.

続くリフロー工程では、上記基板11を従来周知のリフロー炉内にセットし、各パッド21上に搭載された各はんだボール61を所定温度に加熱して溶融させる。その結果、図7に示すような所定形状のはんだバンプ62が形成される。なお、詳細な説明は省略するが、基板第2主面13側におけるはんだバンプ63の形成もこれに準拠して行う。以上のプロセスを経て、はんだバンプ62を有する配線基板10が製造される。   In the subsequent reflow process, the substrate 11 is set in a conventionally known reflow furnace, and each solder ball 61 mounted on each pad 21 is heated to a predetermined temperature and melted. As a result, a solder bump 62 having a predetermined shape as shown in FIG. 7 is formed. In addition, although detailed description is abbreviate | omitted, formation of the solder bump 63 in the board | substrate 2nd main surface 13 side is also performed based on this. Through the above process, the wiring substrate 10 having the solder bumps 62 is manufactured.

従って、本実施の形態によれば以下の効果を得ることができる。   Therefore, according to the present embodiment, the following effects can be obtained.

(1)この実施形態では、ボール搭載用マスク51のマスク裏面53側の所定箇所に、バンプ形成領域R1よりも大きくかつ凹部55の占有領域R3よりも小さい領域を占有する凹部55を設けている。従って、ボール搭載工程において当該マスク51を基板第1主面12側に配置したときに、バンプ形成領域R1の全体に供給されたフラックスF1がマスク裏面53に対して接触、付着しなくなる。ゆえに、当該マスク51によるはんだボール61の持ち去りや位置ズレが起こりにくくなり、所望とする位置にはんだバンプ62を正確に形成でき、不良品発生率を低減することができる。   (1) In this embodiment, a concave portion 55 that occupies a region larger than the bump formation region R1 and smaller than the occupation region R3 of the concave portion 55 is provided at a predetermined position on the mask back surface 53 side of the ball mounting mask 51. . Therefore, when the mask 51 is arranged on the substrate first main surface 12 side in the ball mounting process, the flux F1 supplied to the entire bump forming region R1 does not contact and adhere to the mask back surface 53. Therefore, it becomes difficult for the solder balls 61 to be taken away or misaligned by the mask 51, and the solder bumps 62 can be accurately formed at desired positions, and the defective product generation rate can be reduced.

(2)この実施形態では、フラックス供給工程において複数のパッド21を含むバンプ形成領域R1の全体に対し、いわゆるベタ塗りによってフラックスF1を供給するという方法を採用している。そのため、複数のパッド21上にのみフラックスF1を正確に供給するという方法とは異なり、フラックスF1の塗布位置や塗布量を細かく制御する必要がなく、生産性を向上することができる。また、はんだボール61の持ち去りや位置ズレを防止するための煩雑な修正作業も不要になり、このことも生産性の向上に寄与する。   (2) In this embodiment, a method is adopted in which the flux F1 is supplied by so-called solid coating to the entire bump forming region R1 including the plurality of pads 21 in the flux supply step. Therefore, unlike the method of accurately supplying the flux F1 only on the plurality of pads 21, it is not necessary to finely control the application position and application amount of the flux F1, and the productivity can be improved. Further, complicated correction work for preventing the solder ball 61 from being taken away or misaligned becomes unnecessary, which also contributes to improvement in productivity.

なお、本発明の実施の形態は以下のように変更してもよい。   In addition, you may change embodiment of this invention as follows.

・上記実施形態では、本発明を両面にビルドアップ層14,15を備える両面ビルドアップ多層配線基板に具体化したが、片面にのみビルドアップ層14を備える片面ビルドアップ多層配線基板に具体化してもよい。あるいは、ビルドアップ層を備えないタイプの多層配線基板に具体化してもよい。   In the above embodiment, the present invention is embodied in the double-sided build-up multilayer wiring board having the build-up layers 14 and 15 on both sides, but is embodied in the single-sided build-up multilayer wiring board having the build-up layer 14 on only one side. Also good. Alternatively, it may be embodied in a multilayer wiring board of a type that does not include a buildup layer.

・上記実施形態では、メッシュマスクを用いた印刷法を採用してフラックスF1の供給を行ったが、メッシュマスク以外のフラックス印刷用マスクを用いる印刷法や、この種のマスクを用いない印刷法などを採用してもよく、あるいは印刷法以外の手法を採用してもよい。   In the above embodiment, the flux F1 is supplied by using a printing method using a mesh mask. However, a printing method using a flux printing mask other than the mesh mask, a printing method not using this type of mask, and the like. Or a method other than the printing method may be employed.

・上記実施形態では、搭載されるべきはんだボール61として直径が約100μmの微小はんだボールを用いたが、例えば直径が300μm〜500μm程度の比較的大きなはんだボールを用いることもできる。   In the above embodiment, a small solder ball having a diameter of about 100 μm is used as the solder ball 61 to be mounted. However, for example, a relatively large solder ball having a diameter of about 300 μm to 500 μm can be used.

・上記実施形態では、ボール搭載用マスク51の凹部55をハーフエッチで形成していたが、これを切削加工などにより形成してもよい。また、上記実施形態では、当該マスク51における複数の開口部54をレーザ孔明け加工により形成していたが、それらをドリル加工などにより形成してもよい。   In the above embodiment, the concave portion 55 of the ball mounting mask 51 is formed by half-etching, but this may be formed by cutting or the like. Moreover, in the said embodiment, although the several opening part 54 in the said mask 51 was formed by laser drilling, you may form them by drilling etc.

・また、上記実施形態では、ボール搭載用マスク51を金属材料により形成していたが、例えば樹脂材料により形成してもよい。この場合、金型成形時に凹部55及び複数の開口部54を同時形成するようにしてもよい。   In the above embodiment, the ball mounting mask 51 is formed of a metal material, but may be formed of a resin material, for example. In this case, you may make it form the recessed part 55 and the some opening part 54 simultaneously at the time of metal mold | die shaping | molding.

・上記実施形態においては、配線基板10の備える複数のパッド21は、ICチップ71をフリップチップ接続するためのパッドであったが、ICチップ71以外の電子部品や別の配線基板をフリップチップ接続するためのパッドであってもよい。   In the above embodiment, the plurality of pads 21 included in the wiring board 10 are pads for flip chip connection of the IC chip 71, but flip chip connection of electronic components other than the IC chip 71 and another wiring board is possible. It may be a pad.

本発明を具体化した一実施形態のはんだバンプを有する配線基板の概略図。1 is a schematic view of a wiring board having solder bumps according to an embodiment of the present invention. 上記配線基板の製造方法を説明するための要部拡大断面図。The principal part expanded sectional view for demonstrating the manufacturing method of the said wiring board. 上記配線基板の製造方法を説明するための要部拡大断面図。The principal part expanded sectional view for demonstrating the manufacturing method of the said wiring board. 上記配線基板の製造方法を説明するための要部拡大断面図。The principal part expanded sectional view for demonstrating the manufacturing method of the said wiring board. 上記配線基板の製造方法を説明するための要部拡大平面図。The principal part enlarged plan view for demonstrating the manufacturing method of the said wiring board. 上記配線基板の製造方法を説明するための要部拡大断面図。The principal part expanded sectional view for demonstrating the manufacturing method of the said wiring board. 上記配線基板の製造方法を説明するための要部拡大断面図。The principal part expanded sectional view for demonstrating the manufacturing method of the said wiring board.

符号の説明Explanation of symbols

10…はんだバンプを有する配線基板
11…基板
12…基板主面としての基板第1主面
21…複数のパッド
22…ソルダーレジストの開口部
33…ソルダーレジスト
51…ボール搭載用マスク
52…マスク表面
53…マスク裏面
54…複数の開口部
55…凹部
61…はんだボール
62…はんだバンプ
71…ICチップ
F1…フラックス
R1…バンプ形成領域
R2…フラックスの供給領域
R3…凹部の占有領域
DESCRIPTION OF SYMBOLS 10 ... Wiring board which has solder bump 11 ... Board | substrate 12 ... Board | substrate 1st main surface as a board | substrate main surface 21 ... Several pads 22 ... Solder resist opening 33 ... Solder resist 51 ... Mask for ball mounting 52 ... Mask surface 53 ... Mask back surface 54 ... Multiple openings 55 ... Recess 61 ... Solder ball 62 ... Solder bump 71 ... IC chip F1 ... Flux R1 ... Bump formation area R2 ... Flux supply area R3 ... Recessed area

Claims (9)

基板主面上のバンプ形成領域内に複数のパッドが配置された基板を準備する基板準備工程と、
前記複数のパッドを含む前記バンプ形成領域の全体にフラックスを供給するフラックス供給工程と、
マスク表面及びマスク裏面を有し、前記複数のパッドに対応する位置に前記マスク表面及び前記マスク裏面を連通する複数の開口部が形成され、前記マスク裏面側において前記バンプ形成領域に対応する位置に当該バンプ形成領域よりも広い領域を占有する凹部が形成されたボール搭載用マスクを用い、このボール搭載用マスクを前記基板主面側に配置した状態で前記複数の開口部を介して前記複数のパッド上にはんだボールを供給しかつ搭載させるボール搭載工程と、
搭載された前記はんだボールを加熱溶融させてはんだバンプを形成するリフロー工程と
を含むことを特徴とする、はんだバンプを有する配線基板の製造方法。
A substrate preparation step of preparing a substrate in which a plurality of pads are arranged in a bump formation region on the substrate main surface;
A flux supplying step for supplying a flux to the entire bump forming region including the plurality of pads;
A plurality of openings that have a mask surface and a mask back surface and that communicate with the mask surface and the mask back surface are formed at positions corresponding to the plurality of pads, and are located at positions corresponding to the bump formation regions on the mask back surface side. Using a ball mounting mask formed with a recess that occupies a wider area than the bump forming region, the ball mounting mask is disposed on the substrate main surface side, and the plurality of openings are disposed through the plurality of openings. A ball mounting process for supplying and mounting solder balls on the pads;
And a reflow step of forming solder bumps by heating and melting the mounted solder balls. A method of manufacturing a wiring board having solder bumps.
前記フラックスの供給領域は、前記バンプ形成領域よりも大きく、かつ、前記凹部の占有領域よりも小さくなるように設定されることを特徴とする請求項1に記載のはんだバンプを有する配線基板の製造方法。   2. The method of manufacturing a wiring board having solder bumps according to claim 1, wherein the supply region of the flux is set to be larger than the bump formation region and smaller than the region occupied by the recess. Method. 前記ボール搭載用マスクにおける前記凹部はハーフエッチングにより形成された凹部であり、前記ハーフエッチングの量はマスク板厚の30%以上70%以下であることを特徴とする請求項1または2に記載のはんだバンプを有する配線基板の製造方法。   The said recessed part in the said mask for ball mounting is a recessed part formed by half etching, The amount of the said half etching is 30% or more and 70% or less of a mask board thickness, The Claim 1 or 2 characterized by the above-mentioned. A method of manufacturing a wiring board having solder bumps. 前記基板主面がソルダーレジストによって覆われるとともに、前記複数のパッドが前記ソルダーレジストの開口部を介して露出していることを特徴とする請求項1乃至3のいずれか1項に記載のはんだバンプを有する配線基板の製造方法。   4. The solder bump according to claim 1, wherein the main surface of the substrate is covered with a solder resist, and the plurality of pads are exposed through openings of the solder resist. 5. A method of manufacturing a wiring board having 前記ボール搭載用マスクは、搭載すべきはんだボールの直径の5μm以上20μm以下のマスク板厚を有するステンレス板であることを特徴とする請求項1乃至4のいずれか1項に記載のはんだバンプを有する配線基板の製造方法。   5. The solder bump according to claim 1, wherein the ball mounting mask is a stainless steel plate having a mask plate thickness of 5 μm or more and 20 μm or less of a diameter of a solder ball to be mounted. A method for manufacturing a wiring board. 前記ボール搭載用マスクは、前記ステンレス板においてマスク裏面側となる面をハーフエッチングして前記凹部を形成した後、前記凹部がある箇所の所定位置に対してレーザ孔明け加工を施して複数の開口部を形成することにより製造されたものであることを特徴とする請求項5に記載のはんだバンプを有する配線基板の製造方法。   The ball mounting mask has a plurality of openings formed by laser-etching a predetermined position where the recess is present after half-etching the surface on the back side of the mask in the stainless steel plate to form the recess. 6. The method of manufacturing a wiring board having solder bumps according to claim 5, wherein the wiring board is manufactured by forming a portion. 前記複数のパッドは、ICチップをフリップチップ接続するためのパッドであることを特徴とする請求項1乃至6のいずれか1項に記載のはんだバンプを有する配線基板の製造方法。   7. The method of manufacturing a wiring board having solder bumps according to claim 1, wherein the plurality of pads are pads for flip-chip connection of IC chips. 前記はんだボールは直径が110μm以下の微小はんだボールであることを特徴とする請求項7に記載のはんだバンプを有する配線基板の製造方法。   The method of manufacturing a wiring board having solder bumps according to claim 7, wherein the solder balls are minute solder balls having a diameter of 110 μm or less. 前記ボール搭載用マスクの撓み量は0.17mm±0.01mmであることを特徴とする請求項1乃至8のいずれか1項に記載のはんだバンプを有する配線基板の製造方法。   9. The method of manufacturing a wiring board having solder bumps according to claim 1, wherein the deflection amount of the ball mounting mask is 0.17 mm ± 0.01 mm.
JP2008244989A 2007-09-25 2008-09-24 Method of forming wiring board having solder bump Pending JP2009099963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008244989A JP2009099963A (en) 2007-09-25 2008-09-24 Method of forming wiring board having solder bump

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007248082 2007-09-25
JP2008244989A JP2009099963A (en) 2007-09-25 2008-09-24 Method of forming wiring board having solder bump

Publications (1)

Publication Number Publication Date
JP2009099963A true JP2009099963A (en) 2009-05-07

Family

ID=40518391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008244989A Pending JP2009099963A (en) 2007-09-25 2008-09-24 Method of forming wiring board having solder bump

Country Status (3)

Country Link
JP (1) JP2009099963A (en)
CN (1) CN101400216B (en)
TW (1) TWI463582B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044616A (en) * 2009-08-21 2011-03-03 Kyushu Hitachi Maxell Ltd Mask for conductive ball arrangement, and method for manufacturing the same
JP2011216660A (en) * 2010-03-31 2011-10-27 Ngk Spark Plug Co Ltd Method of manufacturing wiring board with solder bump
WO2012137457A1 (en) * 2011-04-04 2012-10-11 パナソニック株式会社 Mounting structure and method for manufacturing same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101947677A (en) * 2010-05-26 2011-01-19 惠州市奥申特光电技术有限公司 Non-contact laser welding technique
JP2013093538A (en) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd Wiring board and manufacturing method of the same
CN113629065A (en) * 2021-06-30 2021-11-09 合肥京东方星宇科技有限公司 Driving back plate, chip, light-emitting substrate, manufacturing method of light-emitting substrate and display device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308578A (en) * 1997-05-07 1998-11-17 Mitsui High Tec Inc Mask for printing solder ball
JP2000049183A (en) * 1998-05-29 2000-02-18 Hitachi Ltd Formation of bump
JP2000100863A (en) * 1998-09-17 2000-04-07 Senju Metal Ind Co Ltd Forming method for solder bump
JP2001267731A (en) * 2000-01-13 2001-09-28 Hitachi Ltd Method of manufacturing electronic part and the same fitted with bump
JP2004193334A (en) * 2002-12-11 2004-07-08 Senju Metal Ind Co Ltd Bump-forming sheet, and its manufacturing method
JP2004214700A (en) * 2004-04-05 2004-07-29 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing the same
JP2005347673A (en) * 2004-06-07 2005-12-15 Hitachi Metals Ltd Method for mounting conductive ball and its mounting equipment
JP2006005276A (en) * 2004-06-21 2006-01-05 Hitachi Metals Ltd Arraying mask of conductive ball, and arraying apparatus using thereof
JP2006287215A (en) * 2005-03-11 2006-10-19 Hitachi Metals Ltd Mask for arranging conductive ball and device for arranging conductive balls using the same
WO2007004657A1 (en) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. Printed wiring board

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308578A (en) * 1997-05-07 1998-11-17 Mitsui High Tec Inc Mask for printing solder ball
JP2000049183A (en) * 1998-05-29 2000-02-18 Hitachi Ltd Formation of bump
JP2000100863A (en) * 1998-09-17 2000-04-07 Senju Metal Ind Co Ltd Forming method for solder bump
JP2001267731A (en) * 2000-01-13 2001-09-28 Hitachi Ltd Method of manufacturing electronic part and the same fitted with bump
JP2004193334A (en) * 2002-12-11 2004-07-08 Senju Metal Ind Co Ltd Bump-forming sheet, and its manufacturing method
JP2004214700A (en) * 2004-04-05 2004-07-29 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing the same
JP2005347673A (en) * 2004-06-07 2005-12-15 Hitachi Metals Ltd Method for mounting conductive ball and its mounting equipment
JP2006005276A (en) * 2004-06-21 2006-01-05 Hitachi Metals Ltd Arraying mask of conductive ball, and arraying apparatus using thereof
JP2006287215A (en) * 2005-03-11 2006-10-19 Hitachi Metals Ltd Mask for arranging conductive ball and device for arranging conductive balls using the same
WO2007004657A1 (en) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. Printed wiring board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044616A (en) * 2009-08-21 2011-03-03 Kyushu Hitachi Maxell Ltd Mask for conductive ball arrangement, and method for manufacturing the same
JP2011216660A (en) * 2010-03-31 2011-10-27 Ngk Spark Plug Co Ltd Method of manufacturing wiring board with solder bump
WO2012137457A1 (en) * 2011-04-04 2012-10-11 パナソニック株式会社 Mounting structure and method for manufacturing same
KR20140019788A (en) * 2011-04-04 2014-02-17 파나소닉 주식회사 Mounting structure and method for manufacturing same
JP5967489B2 (en) * 2011-04-04 2016-08-10 パナソニックIpマネジメント株式会社 Mounting structure
US9603295B2 (en) 2011-04-04 2017-03-21 Panasonic Intellectual Property Management Co., Ltd. Mounted structure and manufacturing method of mounted structure
KR101719189B1 (en) * 2011-04-04 2017-03-23 파나소닉 아이피 매니지먼트 가부시키가이샤 Mounting structure and method for manufacturing same

Also Published As

Publication number Publication date
TWI463582B (en) 2014-12-01
CN101400216B (en) 2012-07-18
TW200919605A (en) 2009-05-01
CN101400216A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
TWI499012B (en) Wiring substrate and method for manufacturing the same
US20130098670A1 (en) Wiring substrate and manufacturing method of the same
WO2014155455A1 (en) Wiring board
JP4949281B2 (en) Manufacturing method of wiring board with components
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP2009099963A (en) Method of forming wiring board having solder bump
TWI458416B (en) Wiring substrate manufacturing method
KR20130129292A (en) Method for producing package substrate for mounting semiconductor element, package substrate for mounting semiconductor element, and semiconductor package
JP4835629B2 (en) Manufacturing method of semiconductor device
JP5479959B2 (en) Manufacturing method of wiring board having solder bump, mask for mounting solder ball
JP2010267741A (en) Method for manufacturing semiconductor device
JP2011014572A (en) Method of manufacturing circuit board, and solder bump
KR100726242B1 (en) Method for manufacturing substrate used to mount flip chip
JP4065264B2 (en) Substrate with relay substrate and method for manufacturing the same
JP5350099B2 (en) Circuit board manufacturing method
JP7336258B2 (en) Printed wiring board and manufacturing method thereof
JP5479842B2 (en) Bump forming method and wiring board
JP2020061449A (en) Wiring board and method of manufacturing the same
CN110634752A (en) Printed circuit board, package substrate including the same, and method of manufacturing the same
JP2011199179A (en) Manufacturing method of wiring board having solder bump
JP2022161152A (en) Printed wiring board and manufacturing method for printed wiring board
JP2021005609A (en) Printed wiring board and manufacturing method thereof
JP2006049457A (en) Wiring board with built-in parts and manufacturing method thereof
JP2007027337A (en) Substrate with extension board and its manufacturing method
JP2006013395A (en) Method for manufacturing wiring board, and linkage wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090723

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20110318

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Effective date: 20110523

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111115

A521 Written amendment

Effective date: 20120215

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120223

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120427