JP2009098256A - 液晶パネル、電子機器及び液晶パネルの駆動方法 - Google Patents
液晶パネル、電子機器及び液晶パネルの駆動方法 Download PDFInfo
- Publication number
- JP2009098256A JP2009098256A JP2007267653A JP2007267653A JP2009098256A JP 2009098256 A JP2009098256 A JP 2009098256A JP 2007267653 A JP2007267653 A JP 2007267653A JP 2007267653 A JP2007267653 A JP 2007267653A JP 2009098256 A JP2009098256 A JP 2009098256A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal panel
- pixel
- wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【解決手段】互いに一定の距離を挟んで対向配置される第1及び第2の基板と、第1及び第2の基板間に封止された液晶層と、第1の基板上に層違いに形成される画素電極及び対向電極と、画素電極と前記対向電極との間に電界を発生させ、液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルに、以下の構造を適用する。すなわち、各段の画素列を駆動するゲート電極配線に、その各次段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を追加する。
【選択図】図7
Description
そこで、信号振幅が小さく済む、画素電位をカップリングで変調する駆動(以下、「容量結合駆動方式」と呼ぶ。)の採用が求められる。
容量結合駆動方式を採用する場合、画素電位のカップリング変調が必要となる。ところが、画素電極13と対向電極15との間に形成される保持容量は非常に大きくなるため、カップリング容量を大きく取る必要がある。
さらに、配線パターンは、半導体配線層と対向するように形成されることが望ましい。さらにまた、ここでの半導体配線層は、薄膜トランジスタの半導体層と一体に形成されることが望ましい。
さらに、配線パターンは、半導体配線層と対向するように形成されることが望ましい。さらにまた、ここでの半導体配線層は、薄膜トランジスタの半導体層と一体に形成されることが望ましい。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
(A−1)パネル構造
図4に、形態例1に係るFFS液晶パネル41の平面構成を示す。なお図4は、画素配線や周辺回路が形成される下部ガラス基板43を上方から見た状態を概念的に表している。
カラー表示は、下部ガラス基板43と共に液晶層を挟むように配置される上部ガラス基板(不図示)に形成されるカラーフィルタにより実現される。カラーフィルタは、R(赤)、G(緑)、B(青)の3原色である。
各画素53の駆動には、アクティブマトリクス駆動方式が使用される。
また、画素53の保持容量Csは、画素電極と対向電極との間に寄生する容量として形成される。各画素53に対応する信号電圧は、この保持容量Csに1水平走査期間の間保持される。
また、スイッチングトランジスタ55のチャネル層を形成する半導体層の一端(主電極)は信号線DLに接続され、他端(主電極)は画素電極13の一部と電気的に接続される。なお、スイッチングトランジスタ55のゲート電極(制御端子)は各段に対応するゲート線WLに接続される。
これらの周辺回路は、それぞれ独立したIC(半導体集積回路)として実装しても良いし、画素アレイ部45と同一プロセスにより基板上に形成することもできる。
図6に、この形態例で使用する各画素領域の配線構造を拡大した図を示す。なお図6では、図面の見やすさの観点から画素電極13及び対向電極15は表していない。すなわち、図6は、ゲート線WL、信号線DL、半導体配線層としてのポリシリコン層57のみを図示している。
図7では、この配線パターンの確認が容易なように、図6から信号線DLの配線パターンを除いて示している。
しかし、この形態例では、各段のゲート線WLとその各次段に位置する遮光用電極(特許請求の範囲における「カップリング構造」)とを電気的に接続し、遮光用電極の電位をゲート線WLの印加電位により変調駆動する。
従って、ゲート線WLの遮光用電極部分とポリシリコン層57との間には、十分大きな容量値のカップリング容量を確保することができる。
しかも、特筆すべきは、既存の配線領域を使用するので(すなわち、新たに配線を設置することがないので)、画素領域の開口率は従来例と変わらないことである。なお、この形態例の場合、ポリシリコン層57の線幅は遮光用電極の線幅よりも狭く形成されているものを使用する。
図8に、図6に開示した配線構造を有する画素回路の駆動動作例を示す。
なお図8は、第n−1ライン目のゲート線WLn-1 (図8(A))、第nライン目のゲート線WLn (図8(B))、第mライン目の信号線DLm (図8(C))に印加する駆動波形の2フレーム分を示している。
(図8(D))の波形も示している。
この駆動方法では、第nライン目のゲート線WLn-1 に印加されるゲート電圧をスイッチング電源として使用し、第n−1ライン目のゲート線WLn-1 に印加されるゲート電圧を変調電圧として使用する。
すなわち、ゲート電圧は、スイッチングトランジスタ53をオン/オフ制御する期間と、画素電極の電位Vpix_n (図8(D))を変調/保持する期間とに分かれる。
ここでは、第nライン目の画素に着目し、その駆動動作を説明する。
以上のように、この形態例で説明したゲート配線構造の採用により、FFS液晶パネルの特徴である高開口率を保ちながら、容量結合駆動とするFFS液晶パネルを実現できる。
(B−1)パネル構造
図9に、形態例2に係るFFS液晶パネル61の平面構成を示す。なお図9には、図4との対応部分に同一符号を付して示す。
この形態例の場合も、パネルの基本的な構造は形態例1と同じである。
また、各画素65の駆動は、アクティブマトリクス駆動方式により実現される。
また、画素65の保持容量Csは、画素電極と対向電極との間に寄生する容量として形成される。各画素65に対応する信号電圧は、この保持容量Csに1水平走査期間の間保持される。
また、スイッチングトランジスタ67のチャネル層を形成する半導体層の一端(主電極)は信号線DLに接続され、他端(主電極)は画素電極13の一部と電気的に接続される。なお、スイッチングトランジスタ67のゲート電極は(制御端子)はゲート線WLに接続される。
これらの周辺回路は、それぞれ独立したIC(半導体集積回路)として実装しても良いし、画素アレイ部45と同一プロセスにより基板上に形成することもできる。
図11に、この形態例で使用する各画素の配線構造を拡大した図を示す。なお図11では、図面の見やすさの観点から画素電極13及び対向電極15は表していない。すなわち、図11は、ゲート線WL、信号線DL、半導体配線層としてのポリシリコン層57のみを図示している。
図11では、この配線パターンの確認が容易なように、図10から信号線DLの配線パターンを除いて示している。
従って、ゲート線WLの遮光用電極部分とポリシリコン層69との間には、十分大きな容量値のカップリング容量を確保することができる。
しかも、特筆すべきは、既存の配線領域を使用するので(すなわち、新たに配線を設置することがないので)、画素領域の開口率は従来例と変わらないことである。なお、この形態例の場合、ポリシリコン層69の線幅は遮光用電極の線幅よりも狭く形成されているものを使用する。
図13に、図11に開示した配線構造を有する画素回路の駆動動作例を示す。
なお図13は、第n−1ライン目のゲート線WLn-1 (図13(A))、第nライン目のゲート線WLn (図13(B))、第mライン目の信号線DLm (図13(C))に印加する駆動波形の2フレーム分を示している。
(図13(D))の波形も示している。
この駆動方法では、第nライン目のゲート線WLn に印加されるゲート電圧をスイッチング電源として使用し、第n+1ライン目のゲート線WLn+1 に印加されるゲート電圧を変調電圧として使用する。
すなわち、ゲート電圧は、スイッチングトランジスタ67をオン/オフ制御する期間と、画素電極の電位Vpix_n (図13(D))を変調/保持する期間とに分かれる。
ここでは、第nライン目の画素に着目し、その駆動動作を説明する。
以上のように、この形態例で説明したゲート配線構造の採用により、FFS液晶パネルの特徴である高開口率を保ちながら、対向電極を直流駆動(Vcom駆動)とするFFS液晶パネルを実現できる。
(C−1)ゲート線幅とポリシリコン層幅との関係
前述した形態例の場合には、いずれの場合もゲート線WLの遮光用電極部分の線幅が、当該遮光用電極部分と対向するポリシリコン層57の線幅よりも広い場合について説明した。
図14に、形態例1に対応する配線構造に適用した場合の構成例を示す。図15に、形態例2に対応する配線構造に適用した場合の構成例を示す。
前述の形態例に係る説明では、薄膜トランジスタを構成するチャネル層の材料がポリシリコンである場合について説明したが、アモルファスシリコン、有機材料その他の半導体の特性を有する材料であれば良い。従って、特許請求の範囲における「半導体配線層」は、いわゆる半導体だけでなく、半導体の特性を有する材料で形成された配線も含まれる。
前述の形態例では、スイッチングトランジスタとして機能する薄膜トランジスタのチャネル層を形成するポリシリコン層(半導体配線層)が逆L字形状又はその上下反転形状に形成される場合について説明した。
前述の形態例の説明では、画素領域内の電極が図2に示す画素構造を有する場合について説明した。
しかし、画素領域内の電極が図3に示す画素構造を有する場合にも適用できる。勿論、他の電極構造の場合にも適用できる。
前述の形態例に係る説明では、基板をガラス基板としたが、プラスティック基板その他の基板を用いても良い。
(a)表示モジュール
前述した形態例におけるFFS液晶パネルは、外部配線等を実装したパネルモジュール形態での流通も考えられる。
前述の形態例では、FFS液晶パネルについての形態例を説明した。しかし、前述したFFS液晶パネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
図18に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機91の筐体正面には、フロントパネル93及びフィルターガラス95等で構成される表示画面97が配置される。表示画面97の部分が、形態例で説明したFFS液晶パネルに対応する。
ビデオカメラ121は、本体123の前方に被写体を撮像する撮像レンズ125、撮影のスタート/ストップスイッチ127及び表示画面129で構成される。このうち、表示画面129の部分が、形態例で説明したFFS液晶パネルに対応する。
ノート型コンピュータ151は、下型筐体153、上側筐体155、キーボード157及び表示画面159で構成される。このうち、表示画面159の部分が、形態例で説明したFFS液晶パネルに対応する。
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
15 対向電極
41 FFS液晶パネル
55 スイッチングトランジスタ
57 ポリシリコン層
WL ゲート線
DL 信号線
Claims (11)
- 互いに一定の距離を挟んで対向配置される第1及び第2の基板と、
前記第1及び第2の基板間に封止された液晶層と、
前記第1の基板上に層違いに形成される画素電極及び対向電極と、
前記画素電極と前記対向電極との間に電界を発生させ、前記液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルにおいて、
各段の画素列を駆動するゲート電極配線が、その各次段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を有する
ことを特徴とする液晶パネル。 - 請求項1に記載の液晶パネルにおいて、
前記カップリング構造は、各段の画素列に対応するゲート電極配線から信号線に沿って次段方向に延びる配線パターンである
ことを特徴とする液晶パネル。 - 請求項1又は2に記載の液晶パネルにおいて、
前記配線パターンは、前記半導体配線層と対向するように形成される
ことを特徴とする液晶パネル。 - 請求項1〜3のうちいずれか1つに記載の液晶パネルにおいて、
前記半導体配線層は、薄膜トランジスタの半導体層と一体に形成される
ことを特徴とする液晶パネル。 - 互いに一定の距離を挟んで対向配置される第1及び第2の基板と、
前記第1及び第2の基板間に封止された液晶層と、
前記第1の基板上に層違いに形成される画素電極及び対向電極と、
前記画素電極と前記対向電極との間に電界を発生させ、前記液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルにおいて、
各段の画素列を駆動するゲート電極配線が、その各前段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を有する
ことを特徴とする液晶パネル。 - 請求項5に記載の液晶パネルにおいて、
前記カップリング構造は、各段の画素列に対応するゲート電極配線から信号線に沿って前段方向に延びる配線パターンである
ことを特徴とする液晶パネル。 - 請求項5又は6に記載の液晶パネルにおいて、
前記配線パターンは、前記半導体配線層と対向するように形成される
ことを特徴とする液晶パネル。 - 請求項5〜7のうちいずれか1つに記載の液晶パネルにおいて、
前記半導体配線層は、薄膜トランジスタの半導体層と一体に形成される
ことを特徴とする液晶パネル。 - 互いに一定の距離を挟んで対向配置される第1及び第2の基板と、前記第1及び第2の基板間に封止された液晶層と、前記第1の基板上に層違いに形成される画素電極及び対向電極と、前記画素電極と前記対向電極との間に電界を発生させ、前記液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルであって、各段の画素列を駆動するゲート電極配線が、その各次段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を有する液晶パネルと、
当該液晶パネルを駆動する駆動回路と、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。 - 互いに一定の距離を挟んで対向配置される第1及び第2の基板と、前記第1及び第2の基板間に封止された液晶層と、前記第1の基板上に層違いに形成される画素電極及び対向電極と、前記画素電極と前記対向電極との間に電界を発生させ、前記液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルであって、各段の画素列を駆動するゲート電極配線が、その各前段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を有する液晶パネルと、
当該液晶パネルを駆動する駆動回路と、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。 - 互いに一定の距離を挟んで対向配置される第1及び第2の基板と、前記第1及び第2の基板間に封止された液晶層と、前記第1の基板上に層違いに形成される画素電極及び対向電極と、前記画素電極と前記対向電極との間に電界を発生させ、前記液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルの駆動方法において、
前記画素電極をゲート電極配線とのカップリングにより変調駆動する
ことを特徴とする液晶パネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007267653A JP2009098256A (ja) | 2007-10-15 | 2007-10-15 | 液晶パネル、電子機器及び液晶パネルの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007267653A JP2009098256A (ja) | 2007-10-15 | 2007-10-15 | 液晶パネル、電子機器及び液晶パネルの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009098256A true JP2009098256A (ja) | 2009-05-07 |
Family
ID=40701359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007267653A Pending JP2009098256A (ja) | 2007-10-15 | 2007-10-15 | 液晶パネル、電子機器及び液晶パネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009098256A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014041248A (ja) * | 2012-08-22 | 2014-03-06 | Stanley Electric Co Ltd | 液晶表示装置 |
JP2016027436A (ja) * | 2015-11-11 | 2016-02-18 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11168215A (ja) * | 1997-12-03 | 1999-06-22 | Seiko Epson Corp | アクティブマトリクス基板およびその製造方法、並びに液晶表示装置 |
JP2000258801A (ja) * | 1999-03-11 | 2000-09-22 | Sanyo Electric Co Ltd | 表示装置 |
JP2000284723A (ja) * | 1999-03-30 | 2000-10-13 | Sanyo Electric Co Ltd | 表示装置 |
WO2001033292A1 (fr) * | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
JP2007093859A (ja) * | 2005-09-28 | 2007-04-12 | Sanyo Epson Imaging Devices Corp | 液晶装置および電子機器 |
-
2007
- 2007-10-15 JP JP2007267653A patent/JP2009098256A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11168215A (ja) * | 1997-12-03 | 1999-06-22 | Seiko Epson Corp | アクティブマトリクス基板およびその製造方法、並びに液晶表示装置 |
JP2000258801A (ja) * | 1999-03-11 | 2000-09-22 | Sanyo Electric Co Ltd | 表示装置 |
JP2000284723A (ja) * | 1999-03-30 | 2000-10-13 | Sanyo Electric Co Ltd | 表示装置 |
WO2001033292A1 (fr) * | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
JP2007093859A (ja) * | 2005-09-28 | 2007-04-12 | Sanyo Epson Imaging Devices Corp | 液晶装置および電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014041248A (ja) * | 2012-08-22 | 2014-03-06 | Stanley Electric Co Ltd | 液晶表示装置 |
JP2016027436A (ja) * | 2015-11-11 | 2016-02-18 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10431136B2 (en) | Array substrate, display panel, and display device | |
US20230296943A1 (en) | Liquid crystal display device | |
US11852928B2 (en) | Display device | |
US20140232973A1 (en) | Liquid crystal panel and electronic apparatus | |
JP5909198B2 (ja) | 液晶表示パネル及び電子機器 | |
JP5845067B2 (ja) | 表示装置の駆動方法 | |
JP2012145930A (ja) | 液晶表示装置の駆動方法 | |
US9188824B2 (en) | Display device | |
KR20180028821A (ko) | 보더리스 타입의 액정표시장치 | |
US10157561B2 (en) | Electronic device display with zigzag pixel design | |
JP5458059B2 (ja) | 液晶パネル及び電子機器 | |
US20100157221A1 (en) | Liquid crystal panel and electronic apparatus | |
CN100529924C (zh) | 电光装置及具备其的电子设备 | |
JP2009098256A (ja) | 液晶パネル、電子機器及び液晶パネルの駆動方法 | |
JP2014078024A (ja) | 液晶パネル及び電子機器 | |
JPWO2014087869A1 (ja) | 薄膜トランジスタアレイ基板、及び、液晶表示装置 | |
KR100827261B1 (ko) | 전기 광학 장치, 및 이것을 구비한 전자 기기 | |
JP2007093846A (ja) | 電気光学装置、および電子機器 | |
JP2006323280A (ja) | 液晶表示装置 | |
KR20130103345A (ko) | 표시 장치 및 전자 기기 | |
JP2011180524A (ja) | 電気光学装置及び電子機器 | |
JP2008170686A (ja) | 液晶表示装置、液晶表示装置の駆動方法および電子機器 | |
JP2014063191A (ja) | 液晶パネル及び電子機器 | |
JP2011090347A (ja) | 液晶パネル及び電子機器 | |
JP2004110022A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101005 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121225 |