JP2009093042A - 液晶パネル及びその製造方法 - Google Patents

液晶パネル及びその製造方法 Download PDF

Info

Publication number
JP2009093042A
JP2009093042A JP2007265231A JP2007265231A JP2009093042A JP 2009093042 A JP2009093042 A JP 2009093042A JP 2007265231 A JP2007265231 A JP 2007265231A JP 2007265231 A JP2007265231 A JP 2007265231A JP 2009093042 A JP2009093042 A JP 2009093042A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
substrates
columnar
columnar spacers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007265231A
Other languages
English (en)
Inventor
Yasutaka Masunaga
靖隆 増永
Shinji Hashikura
真次 橋倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007265231A priority Critical patent/JP2009093042A/ja
Publication of JP2009093042A publication Critical patent/JP2009093042A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】ラビング処理時に塵などが表示領域に持込まれないようにして品質の向上を図っ
た液晶パネルを提供すること。
【解決手段】本発明は、表示領域DAに配向膜が形成された一対の基板2、3を用いて、
いずれか一方の基板の周縁にシール材4を塗布し、両基板間にフォトスペーサ5aを介在
して貼り合せて、内部に所定の大きさの空間を形成して、この空間に液晶を封入した液晶
パネル1において、一対の基板のいずれか一方の基板は、表示領域の周囲の前記表示領域
内の配向膜をラビング処理する方向と交差する方向に少なくとも2本の仮想線Y、Y
を設定して、互いに隣接する一方の仮想線Y上に複数本の柱状スペーサ5〜5を所
定間隔をおいて立設配列し、隣接する他の仮想線Y上に複数本の柱状スペーサ511
14を前記一方の仮想線上の柱状スペーサ間に位置するように所定間隔をおいて配列し
た。
【選択図】図3

Description

本発明はパネル製造工程の配向膜ラビング処理時に残渣塵などが表示領域へ持込まれな
いようにして表示品質を向上させた液晶パネル及びその製造方法に関するものである。
近年、パーソナルコンピュータ、携帯電話機やその他の携帯情報端末などの電子機器の
表示装置として、液晶パネルが多く使用されている。この液晶パネルは、通常、薄膜トラ
ンジスタ(TFT)等からなるスイッチング素子及び画素電極などが形成されたTFTア
レイ基板(以下、AR基板という)と、このAR基板と略同じ大きさを有し、対向電極及
びカラーフィルタなどが形成されたカラーフィルタ基板(以下、CF基板という)とを間
にシール材を介在して貼り合せて、これらのAR基板、CF基板及びシール材で囲まれた
空間中に液晶を封入した構成となっている。
この液晶パネルは、通常、複数枚の小型パネル(以下、液晶セルともいう)を纏めて形
成できる大きさの大判の基板、すなわち一方をAR基板用マザー基板、他方をCF基板用
マザー基板とした2枚の基板を用いて、種々の処理工程を経て製造される。ところが、こ
の製造工程においてパネル内部に塵などが混入して液晶の抵抗値が低下し表示不良を起こ
すことがある。そこで、この課題を解決するための構成を有する液晶パネルの製造方法が
提案されている(例えば、下記特許文献1参照)。
図6Aは下記特許文献1に開示された液晶パネル製造工程の工程図、図6Bは1個の液
晶セルの平面図である。以下には、図6を参照して下記特許文献1に開示された液晶パネ
ルの製造工程について説明する。
まず、ステップS1、S6において、それぞれ上下2枚の大判のマザー基板、すなわち
AR基板用のITO付基板(上板)及びCF基板用のITO付基板(下板)が用意される
。そして、ITO付基板(上板)は、その表面が個々の液晶セル分(以下、セルともいう
)に区分されて、この区分された個々のセル領域に各種電極のパターニングが行われる(
ステップS2)。その上に順に電極保護膜及び配向膜が形成されて、その後に、表示領域
の周囲にシール材10が塗布される(ステップS2〜S5)。ステップS5では、液晶封
入口11となる箇所を開口させることなく閉塞した状態でシール材10が塗布される(図
6B参照)。
一方、ITO付基板(下板)も、その表面が個々のセルに区分されて、その区分された
個々のセル領域に所定の電極のパターニングが行われて、その上に順に電極保護膜及び配
向膜が形成される(ステップS6)。
これらの上下板基板は、互いに対向配置して貼り合せてシール材10が硬化される(ス
テップS7)。貼り合せた上下板基板は個々のセルPに分断し、分断されたセルはそれぞ
れ洗浄される(ステップS8及びS9)。次いで、この洗浄されたセルは、図6Bに示す
Z−Z線で切断して液晶封入口11を開口させる。このとき、初めて液晶封入口11が開
口される。続いて、この開口から液晶が充填されて、その後、封入口が封止材で閉塞され
る。封入口が閉塞されたセルは洗浄されて、このセル表面に付着した液晶などを除去して
工程が終了する(ステップS10〜S13)。
特開平5−165040号公報(段落〔0022〕〜〔0035〕、図1)
上記特許文献1に開示された液晶パネルの製造方法によれば、ステップS5において基
板上にシール材10を塗布する際に、液晶封入口11を閉塞しておき、ステップS10、
すなわち個々のセルPに分断し、こられのセルPを洗浄した後に液晶封入口11が開口さ
れてこのタイミングで液晶が封入される。したがって、液晶を封入時点では前工程のステ
ップまでにセルPに付着した塵或いはイオン性物質などは洗浄されて除去されているので
、これらの塵などがセルPへの液晶充填時に液晶へ混入されることがなくなる。ところが
、このような塵の液晶への混入は、液晶封入口11からだけでなく、配向膜を形成した後
のラビング処理時に、貼り合せ前の基板内部へ持込まれて基板表面に付着し、そのまま後
工程へ送られて加工処理された後に液晶に混入することがある。一方、ラビング処理は、
配向膜を形成した後に行われるが、このラビング処理は、基板にポリイミド系樹脂等の有
機高分子膜を成膜し、この樹脂膜の表面にフェルトや木綿などの繊維からなるラビング布
などを所定の荷重下で一定方向に擦りつけることによって配向膜の表面が液晶分子を所定
方向へ向くように配向される。そして、このラビング処理時に、基板に処理中に生じた残
渣塵などが残っていると、基板の表示領域内に持込まれてしまうことがある。勿論、ラビ
ング布などに付着した塵なども持込まれることがある。このような残渣を含む塵が表示領
域内に持込まれると、次工程で液晶に混入されてしまい表示不良の原因となることがある
本発明はこの課題を解決するためになされたものであって、本発明の目的は、表示品質
の向上を図った液晶パネルを提供することにある。
また、本発明の他の目的は、ラビング処理時に残渣塵などが表示領域に持込まれないよ
うにして表示品質の向上を図った液晶パネルの製造方法を提供することにある。
上記目的を達成するために、本願の液晶パネルに係る発明は、表示領域に配向膜が形成
された一対の基板を用いて、いずれか一方の基板の周縁にシール材を塗布し、両基板間に
スペーサを介在して貼り合せて、内部に所定大きさの空間を形成して、この空間に液晶を
封入した液晶パネルにおいて、
前記一対の基板のいずれか一方の基板は、前記表示領域の周囲の前記表示領域内の配向
膜をラビング処理する方向と交差する方向に少なくとも2本の仮想線を設定して、互いに
隣接する一方の仮想線上に複数本の柱状スペーサを所定間隔をおいて立設配列し、隣接す
る他の仮想線上に複数本の柱状スペーサを前記一方の仮想線上の柱状スペーサ間に位置す
るように所定間隔をおいて配列したことを特徴とする。
上記液晶パネルに係る発明においては、互いに隣接する少なくとも2本の仮想線の一方
の仮想線上に、複数本の柱状スペーサを所定間隔をおいて立設配列し、この一方の仮想線
に隣接する他の仮想線上に複数本の柱状スペーサを一方の仮想線上の柱状スペーサ間にそ
れぞれ配列したので、ラビング処理時に、基板処理の際に発生した残渣塵などがこの配列
の柱状スペーサに捕獲されて表示領域へ持込まれることがなくなるので表示品質を向上さ
せることができる。
また、上記液晶パネルに係る発明においては、前記一方の仮想線上に配列される複数本
の柱状スペーサの互いに隣接する柱状スペーサ同士の中間に、前記隣接する他の仮想線上
に配設される柱状スペーサが位置していると好ましい。
上記液晶パネルに係る発明の好ましい態様によれば、一方の仮想線上の隣接するスペー
サの中間に他の仮想線上のスペーサがそれぞれ規則性を持って配列され、スペーサ同士の
間隔が狭くなるので残渣塵などの捕獲が確実になる。
また、上記液晶パネルに係る発明においては、前記柱状スペーサは、角柱型又は丸棒型
に形成されていると好ましい。
上記液晶パネルに係る発明の好ましい態様によれば、柱状スペーサを角柱型又は丸棒型
に形成することにより、形状が簡単で作成が容易になる。
また、上記液晶パネルに係る発明においては、前記柱状スペーサは、前記ラビング方向
に対する面の一部に窪みが形成されていると好ましい。
上記液晶パネルに係る発明の好ましい態様によれば、柱状スペーサのラビング方向に対
する面に窪みを設けたので、ラビング処理時に、残渣塵等がこの窪み内に効率よく捕獲す
ることが可能になる。
また、上記液晶パネルに係る発明においては、前記一対の基板のいずれか一方の基板の
表示領域にはフォトスペーサを配設し、前記柱状スペーサを該フォトスペーサと同一材料
を用いて同一工程で形成すると好ましい。
上記液晶パネルに係る発明の好ましい態様によれば、製造工程を増やすことなく、簡単
に表示領域周囲部の柱状スペーサを形成できる。
本願の液晶パネルの製造方法に係る発明は、以下の(i)〜(iv)に示す工程を有する
ことを特徴とする。
(i)表示領域に配向膜が形成された一対の基板を用い、少なくともいずれか一方の基板
の表示領域の周囲に、該表示領域内の前記配向膜をラビング処理する方向と交差する方向
に互いに隣接する少なくとも2本の仮想線を設定して、該2本の下層線のうち、一方の仮
想線上に複数本の柱状スペーサを所定間隔をおいて立設配列し、隣接する他の仮想線上に
複数本の柱状スペーサを前記一方の仮想線上の柱状スペーサ間に位置するように配列する
工程。
(ii)前記柱状スペーサを形成した基板の前記配向膜にラビング処理を施す工程、
(iii)前記一対の基板のいずれか一方の基板の周縁部に、該周縁部の一部分を除いてシ
ール材を所定幅長に塗布して両基板を貼り合せて内部に所定大きさの空間を形成すると共
に該シール材を除いた箇所に液晶注入口を形成する工程、
(iv)前記液晶注入口から前記空間に液晶を注入し、該注入口を封止材で封止する工程。
上記液晶パネルの製造方法に係る発明によれば、互いに隣接する少なくとも2本の仮想
線の一方の仮想線上に、複数本の柱状スペーサを所定間隔をおいて立設配列し、この一方
の仮想線に隣接する他の仮想線上に複数本の柱状スペーサを一方の仮想線上の柱状スペー
サ間に位置するようにそれぞれ配列したので、ラビング処理時に、基板処理の際に発生し
た残渣塵等は上述の配列で形成された柱状スペーサに捕獲される。これにより、残渣塵等
の表示領域への持込をなくすことができる。
また、上記液晶パネルの製造方法に係る発明においては、前記(i)の工程において、
前記一方の仮想線上に配列される複数本の柱状スペーサの互いに隣接する柱状スペーサ同
士の中間に、前記隣接する他の仮想線上に配設される柱状スペーサを位置させると好まし
い。
上記液晶パネルの製造方法に係る発明の好ましい態様によれば、一方の仮想線上の隣接
するスペーサの中間に他の仮想線上のスペーサがそれぞれ規則性を持って配列されるので
、残渣塵などの捕獲が確実になる。
また、上記液晶パネルの製造方法に係る発明においては、前記(i)の工程において、
前記柱状スペーサを角柱型又は丸棒型に形成すると好ましい。
上記液晶パネルの製造方法に係る発明の好ましい態様によれば、柱状スペーサを角柱型
又は丸棒型に形成することにより、形状が簡単で作成が容易になる。
また、上記液晶パネルの製造方法に係る発明においては、前記(i)の工程において、
前記柱状スペーサに前記ラビング処理方向に対する面の一部に窪みを形成すると好ましい
上記液晶パネルの製造方法に係る発明の好ましい態様によれば、柱状スペーサのラビン
グ方向に対する面に窪みを設けたので、ラビング処理時に、残渣塵等がこの窪み内に効率
よく捕獲することが可能になる。
また、上記液晶パネルの製造方法に係る発明においては、前記(i)の工程において、
前記一対の基板のいずれか一方の基板の表示領域にフォトスペーサを配設し、前記柱状ス
ペーサを該表示領域内のフォトスペーサと同一材料を用いて同一工程で形成すると好まし
い。
上記液晶パネルの製造方法に係る発明の好ましい態様によれば、製造工程を増やすこと
なく、簡単に表示領域周囲部の柱状スペーサを形成できる。
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するための液晶パネル及びその製造方法を例示するもので
あって、本発明をこの液晶パネル及びその製造方法に特定することを意図するものではな
く、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。
図1は本発明の実施例1に係る液晶パネルの平面図である。図2は図1の液晶パネルを
構成するCF基板の裏面図である。図3は図2のIII部分の拡大平面図である。図4は図
3のIV−IV線の断面図である。図5は実施例2の液晶パネルを構成するCF基板の一部拡
大平面図である。なお、図5に示す拡大平面図は、図3に示す拡大平面図に対応したもの
である。また、この明細書における説明のために用いられた各図面においては、各層や各
部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせて
表示しており、必ずしも実際の寸法に比例して表示されているものではない。
初めに、図1を参照して、本発明の実施例に係る液晶パネルの概要及びAR基板を説明
する。
本実施例に係る液晶パネル1は、アクティブマトリクス型の液晶表示パネルからなり、
画素電極及び液晶を駆動するスイッチング素子などが形成されたAR基板2と、このAR
基板2と対向する面にカラーフィルタ及び対向電極が形成されたCF基板3とを有する。
また、これらの基板は間にシール材4を介在させて貼り合わせられて、内部に所定の大き
さの空間を形成し、この空間に液晶を注入した後に、注入口4aを封止材で封止した構造
を有している。AR基板2とCF基板3とは、シール材4で囲まれた内部に、所定形状の
スペーサが配設されて両基板間のギャップ、いわゆる液晶セルギャップが均一に保持され
ている。
これらのAR基板2及びCF基板3は、それぞれ複数枚の基板を纏めて形成できる大き
さの大判のAR基板用マザー基板及びCF基板用マザー基板を用いて、種々の処理工程を
経て製造される。これらの工程には、AR基板及びCF基板の各表示領域に配向膜を形成
した後に、この配向膜を配向するラビング処理工程が含まれている。
AR基板2は、短辺2a、2b及び長辺2c、2dを有する矩形状の電気絶縁性の透明
基板、例えばガラス基板で形成されている。そして、この基板表面の表示領域DAには、
複数本のゲート線とソース線とがマトリクス状に配線されて、これらの線が交差する箇所
に液晶を駆動するスイッチング素子が形成されている。このスイッチング素子には、例え
ば薄膜トランジスタ(TFT)が使用される。また、このAR基板2には、TFTの他に
画素電極などが形成されて、これらの各種配線等の上にトップコート層が形成されている
。トップコート層は、保護絶縁膜及び配向膜等からなり、最上層が配向膜となっている。
この配向膜は例えばポリイミドで形成されている。そして、このAR基板2は、製造工程
において、例えば一方の長辺2d側からラビング処理が開始される。
このAR基板2は、CF基板3より若干大判であって、両基板を貼り合せたときに張り
出す張り出し部2a'が形成される大きさの基板を使用し、この張り出し部2a'に液晶駆
動用のICチップDrが搭載されている。AR基板2の表示領域DAの周囲には、シール
材4が一部を途切れさせて塗布される。このシール材の途切れた箇所4aは、CF基板と
貼り合せたときに液晶注入口となる。
次に、図2〜図4を参照して、CF基板3の構造を説明する。
CF基板3は、短辺3a、3b及び長辺3c、3dを有する矩形状の電気絶縁性及び光
透過性を有する透明基板、例えばガラス基板からなり、AR基板2より若干小型になって
いる。このCF基板3は、その表面に表示領域DAとこの表示領域DAの周囲を囲む周辺
領域PAとを有しており、周辺領域PAは非表示領域となっている。なお、表示領域DA
はシール材4で囲まれた内部の領域となっている。
この表示領域DAには、図3及び図4に示すように、CF基板3の表面にAR基板2の
各画素に対応してブラックマトリクスBMが配設され、このブラックマトリクスBMに囲
まれた領域にカラーフィルタ、例えば赤色(R)、緑色(G)、青色(B)カラーフィル
タが配設され、さらに、これらのカラーフィルタ上にトップコート層7が形成されている
。トップコート層7は、保護絶縁膜及び配向膜等からなり、最上層が配向膜となっている
。この配向膜は例えばポリイミドで形成されている。このCF基板3は、製造工程におい
て、一方の長辺3d側からラビング処理が開始される。すなわち、ラビング処理方向は、
図3に示す矢印RD方向となっている。
このCF基板3は、AR基板2との間で均一なセルギャップを保持するために、CF基
板3の表示領域DA及び非表示領域PAにそれぞれ柱状のフォトスペーサ5aが配設され
る。表示領域DA内のフォトスペーサ5aは、配向膜の上に配設される。また、このフォ
トスペーサ5aは、所定太さ及び高さを有する丸棒型或いは角型の柱状体からなり、アク
リル系感光ポリマー、ポリイミド系感光ポリマーで形成される。そして、このフォトスペ
ーサ5aは、公知のフォトリソグラフィー法で形成される。具体的には、配向膜上にフォ
トレジストを塗布し、フォトマスクを使用して露光し、その後で現像することにより形成
される。この表示領域DA内のフォトスペーサ5aは、例えば青色(B)カラーフィルタ
の上に所定の間隔で設けるのが好ましい。これは、青色(B)カラーフィルタが視認しに
くく、フォトスペーサ5a周辺部の配向が多少乱れても、配向不良として視認されにくい
からである。なお、このフォトスペーサ5aは、柱状体に限定されるものでなく、他の形
状のスペーサでもよい。
CF基板4の非表示領域PAに形成される柱状スペーサ5〜5、511〜514
、表示領域DA内の配向膜のラビング方向RDと交差(直交)する方向に少なくとも2本
の第1、第2仮想線Y、Yを設定して、互いに隣接する一方の仮想線Y上に複数本
(4本)の柱状スペーサ5〜5を所定間隔毎に立設配列され、隣接する他の仮想線Y
上に複数本(4本)の柱状スペーサ511〜514を所定間隔毎に立設配列される。こ
れらの柱状スペーサ5〜5及び511〜514は隣接するもの同士がそれぞれ隙間L
をあけて設けられており、第2仮想線Y上の各柱状スペーサ511〜514が第1仮
想線Yの各柱状スペーサ5〜5の間に位置するように配設されている。第1、第2
仮想線Y、Yの間隔は隙間Lと同じかこれより短くなっている。この配列により、
第1仮想線Yに隣接する柱状スペーサ(5、5)の間隔をLとすると、この間隔
のほぼ中間に第2仮想線Yの柱状スペーサ(511)が形成されている。第2仮想
線Yの柱状スペーサ(511)と第1仮想線Yの各スペーサ(5、5)間の距離
は、(1/2)Lに設定されている。
この配列にすると、ラビング処理時に、図3の矢印方向RDからラビング処理がされる
と、CF基板3に残渣塵等が残っていても、これらは、第1、第2仮想線Y、Y上の
柱状スペーサ5〜5、511〜514に衝突して、大きな残渣塵等は第1仮想線Y
上の柱状スペーサの隙間Lを通過しにくく、そこである程度の残渣塵等の移動が阻止さ
れる。また、この隙間Lより小さい残渣塵等は、第1仮想線Y上の柱状スペーサと第
2仮想線Y上の柱状スペーサとの間で移動が阻止される。したがって、残渣塵等は非表
示領域PAで移動が阻止されて、表示領域DAへ持込まれることがなくなる。なお、この
非表示領域PAの柱状スペーサ5〜5、511〜514は、表示領域DAのフォトス
ペーサ5aと同一材料及び同じ工程で作成されると好ましい。これにより、特別の工程を
増やすことなく簡単に形成できる。また、本実施例1では、フォトスペーサ5aをCF基
板3に設けたが、AR基板2側に設けてもよい。
次に、図5を参照して、実施例2の液晶パネルを説明する。
実施例2に係る液晶パネル1Aは、CF基板3Aの構成が上記実施例1の液晶パネル1
と異なり、他の構成は同じになっている。そこで、共通する構成要素には同じ符号を付し
て説明を省略し、以下には、異なる構成についてのみ詳述する。
本実施例2の液晶パネル1AのCF基板3Aは、上記実施例1に示すCF基板3と同じ
配列で柱状スペーサが設けられている。すなわち、CF基板3Aの非表示領域PAには、
図5に示すように、第1仮想線Y'上に複数本(4本)の柱状スペーサ6〜6が、
第1仮想線Y'に対して所定の隙間をあけてこの第1仮想線Y'と隣接する第2仮想線
Y'上に複数本(4本)の柱状スペーサ611〜614がそれぞれ隙間Lをあけて形
成されている。また、第2仮想線Y'上の柱状スペーサ611〜614が第1仮想線Y'
上の柱状スペーサ6〜6の間に位置するように配設されている。そして、各柱状ス
ペーサ6〜6及び611〜614は、ラビング処理をする方向RDに対する長手方向
の外壁面の一部に所定形状の窪みが形成されている。
このように、複数本の柱状スペーサ6〜6、611〜614を所定の規則性を持た
せて配列するとともに、それぞれの柱状スペーサ6〜6、611〜614のラビング
方向RDに対する位置に窪みを形成することにより、ラビング処理時に残渣塵等がこの窪
み部分に効率よく捕獲される。したがって、残渣塵等が表示領域DA内に更に持ち込まれ
難くなり、表示不良をより低減できる。
また、非表示領域PAに形成される柱状スペーサ6〜6、611〜614を表示領
域DA内の柱状のフォトスペーサ6aと同一材料を用いて同一工程で形成することにより
、製造工程を増やすことなく、簡単に非表示領域PAの柱状スペーサ6〜6、611
〜614を形成することができる。
また実施例1,実施例2には、ラビング方向RDはフォトスペーサ5〜5、511
〜514、6〜6、611〜614に対して垂直方向にラビングするように記載され
ているが、ラビング方向は各機種の仕様に合わせて変更可能である。例えば、ラビング方
向が斜め方向の角度からラビングされていたとしても、仮想線Y、仮想線Yには交差
する。
図1は本発明の実施例1に係る液晶パネルの平面図である。 図2は図1の液晶パネルを構成するCF基板の裏面図である。 図3は図2のIII部分の拡大平面図である。 図4は図3のIV−IV線の断面図である。 図5は実施例2の液晶パネルを構成するCF基板の一部拡大平面図である。 図6Aは公知技術の液晶パネル製造工程のフロー図、図6Bはマザー基板の平面図である。
符号の説明
1、1A:液晶パネル 2:AR基板 3、3A:CF基板 4:シール材 5a、6a
:(表示領域内の)フォトスペーサ 5〜5、511〜514、6〜6、611
〜614:(非表示領域内の)柱状スペーサ BM:ブラックマトリクス DA:表示領
域 PA:周辺領域(非表示領域)Y、Y、Y'、Y':第1、第2仮想線

Claims (10)

  1. 表示領域に配向膜が形成された一対の基板を用いて、いずれか一方の基板の周縁にシー
    ル材を塗布し、両基板間にスペーサを介在して貼り合せて、内部に所定大きさの空間を形
    成して、この空間に液晶を封入した液晶パネルにおいて、
    前記一対の基板のいずれか一方の基板は、前記表示領域の周囲の前記表示領域内の配向
    膜をラビング処理する方向と交差する方向に少なくとも2本の仮想線を設定して、互いに
    隣接する一方の仮想線上に複数本の柱状スペーサを所定間隔をおいて立設配列し、隣接す
    る他の仮想線上に複数本の柱状スペーサを前記一方の仮想線上の柱状スペーサ間に位置す
    るように所定間隔をおいて配列したことを特徴とする液晶パネル。
  2. 前記一方の仮想線上に配列される複数本の柱状スペーサの互いに隣接する柱状スペーサ
    同士の中間に、前記隣接する他の仮想線上に配設される柱状スペーサが位置していること
    を特徴とする請求項1に記載の液晶パネル。
  3. 前記柱状スペーサは、角柱型又は丸棒型に形成されていることを特徴とする請求項1に
    記載の液晶パネル。
  4. 前記柱状スペーサは、前記ラビング方向に対する面の一部に窪みが形成されていること
    を特徴とする請求項1に記載の液晶パネル。
  5. 前記一対の基板のいずれか一方の基板の表示領域にはフォトスペーサを配設し、前記柱
    状スペーサを該フォトスペーサと同一材料を用いて同一工程で形成したことを特徴とする
    請求項1に記載の液晶パネル。
  6. 以下の(i)〜(iv)に示す工程を有することを特徴とする液晶パネルの製造方法。
    (i)表示領域に配向膜が形成された一対の基板を用い、少なくともいずれか一方の基板
    の表示領域の周囲に、該表示領域内の前記配向膜をラビング処理する方向と交差する方向
    に互いに隣接する少なくとも2本の仮想線を設定して、該2本の下層線のうち、一方の仮
    想線上に複数本の柱状スペーサを所定間隔をおいて立設配列し、隣接する他の仮想線上に
    複数本の柱状スペーサを前記一方の仮想線上の柱状スペーサ間に位置するように配列する
    工程。
    (ii)前記柱状スペーサを形成した基板の前記配向膜にラビング処理を施す工程、
    (iii)前記一対の基板のいずれか一方の基板の周縁部に、該周縁部の一部分を除いてシ
    ール材を所定幅長に塗布して両基板を貼り合せて内部に所定大きさの空間を形成すると共
    に該シール材を除いた箇所に液晶注入口を形成する工程、
    (iv)前記液晶注入口から前記空間に液晶を注入し、該注入口を封止材で封止する工程。
  7. 前記(i)の工程において、前記一方の仮想線上に配列される複数本の柱状スペーサの
    互いに隣接する柱状スペーサ同士の中間に、前記隣接する他の仮想線上に配設される柱状
    スペーサを位置させたことを特徴とする請求項6に記載の液晶パネルの製造方法。
  8. 前記(i)の工程において、前記柱状スペーサを角柱型又は丸棒型に形成したことを特
    徴とする請求項6に記載の液晶パネル。
  9. 前記(i)の工程において、前記柱状スペーサに前記ラビング処理方向に対する面の一
    部に窪みを形成したことを特徴とする請求項6に記載の液晶パネルの製造方法。
  10. 前記(i)の工程において、前記一対の基板のいずれか一方の基板の表示領域にフォト
    スペーサを配設し、前記柱状スペーサを該表示領域内のフォトスペーサと同一材料を用い
    て同一工程で形成したことを特徴とする請求項6に記載の液晶パネルの製造方法。
JP2007265231A 2007-10-11 2007-10-11 液晶パネル及びその製造方法 Pending JP2009093042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007265231A JP2009093042A (ja) 2007-10-11 2007-10-11 液晶パネル及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007265231A JP2009093042A (ja) 2007-10-11 2007-10-11 液晶パネル及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009093042A true JP2009093042A (ja) 2009-04-30

Family

ID=40665068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007265231A Pending JP2009093042A (ja) 2007-10-11 2007-10-11 液晶パネル及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009093042A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341360A (ja) * 2001-05-21 2002-11-27 Matsushita Electric Ind Co Ltd 液晶パネル
JP2003005189A (ja) * 1999-10-05 2003-01-08 Matsushita Electric Ind Co Ltd 液晶表示素子、液晶表示素子用基板、液晶表示装置、液晶表示素子の製造方法、及び液晶表示素子の駆動方法
JP2005084224A (ja) * 2003-09-05 2005-03-31 Sony Corp 液晶表示素子および液晶表示素子の製造方法
JP2006163346A (ja) * 2004-12-03 2006-06-22 Lg Phillips Lcd Co Ltd 液晶表示装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005189A (ja) * 1999-10-05 2003-01-08 Matsushita Electric Ind Co Ltd 液晶表示素子、液晶表示素子用基板、液晶表示装置、液晶表示素子の製造方法、及び液晶表示素子の駆動方法
JP2002341360A (ja) * 2001-05-21 2002-11-27 Matsushita Electric Ind Co Ltd 液晶パネル
JP2005084224A (ja) * 2003-09-05 2005-03-31 Sony Corp 液晶表示素子および液晶表示素子の製造方法
JP2006163346A (ja) * 2004-12-03 2006-06-22 Lg Phillips Lcd Co Ltd 液晶表示装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3905448B2 (ja) 液晶表示素子及びその製造方法
JP2005301283A (ja) 目視で切断精度を確認するための記号を有するlcdパネル
JP2012529667A (ja) 液晶パネル切断方法およびこれを利用する液晶パネル製造方法
JP3842710B2 (ja) 液晶表示素子用基板、液晶表示素子及びその製造方法
KR100996544B1 (ko) 잉크젯 방식을 이용한 스페이서의 형성방법 및액정표시패널의 제조방법
US20100033660A1 (en) Array substrate and liquid crystal display panel
JPH11183915A (ja) アクティブマトリクス型液晶表示装置
US9766507B2 (en) Liquid crystal display device
JP2004094217A (ja) 液晶表示器の自己位置合わせ画素電極の製造方法
KR100557498B1 (ko) 액정표시소자 및 그 제조방법
JPH11119230A (ja) 液晶表示装置及び液晶表示装置の製造方法
JP2007114461A (ja) 液晶表示パネルの製造方法
JP2009093042A (ja) 液晶パネル及びその製造方法
JP2007108610A (ja) カラーフィルター及びそれを用いた液晶表示装置とその製造方法
JP2009103872A (ja) アクティブマトリクス基板及び液晶表示装置、並びにアクティブマトリクス基板の製造方法
KR101245018B1 (ko) 액정표시패널의 제조방법
JP2007052360A (ja) カラーフィルタ基板、液晶表示パネルおよび複数のカラーフィルタ基板の製造方法
TW200408892A (en) Method for forming seal pattern of liquid crystal display device
KR20070015697A (ko) 액정 표시 패널과 이의 제조방법
JP2007010705A (ja) 液晶装置及びその製造方法
JP2008076771A (ja) 液晶表示装置とその製造方法
KR20130066917A (ko) 합착키를 구비한 프린지 필드형 액정표시장치 및 이를 이용한 프린지 필드형 액정표시장치의 제조방법
KR20090099354A (ko) 액정표시장치 및 그 제조방법
JP2011180183A (ja) 表示パネル及びその製造方法
JP2007520745A (ja) 表示装置及び表示装置を製造する方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100817

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131119